特許 7558134 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-19

(45)【発行日】2024-09-30

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/861 20060101AFI20240920BHJP

   H01L 29/868 20060101ALI20240920BHJP

   H01L 29/78 20060101ALI20240920BHJP

   H01L 29/739 20060101ALI20240920BHJP

   H01L 21/329 20060101ALI20240920BHJP

【ＦＩ】

H01L29/91 D

H01L29/78 657D

H01L29/78 655A

H01L29/91 B

H01L29/91 J

【請求項の数】 12

(21)【出願番号】P 2021167974

(22)【出願日】2021-10-13

(65)【公開番号】P2023058164

(43)【公開日】2023-04-25

【審査請求日】2023-10-05

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】月東 綾則

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２０１３－０２１１４２（ＪＰ，Ａ）

【文献】特開２０１２－００９８１１（ＪＰ，Ａ）

【文献】国際公開第２０１４／０５４１２１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

第１主面および第２主面を有する半導体基体と、
第１電極と、
第２電極と、
を備える半導体装置であって、
前記半導体基体は、
前記半導体基体のうち前記第２主面側に設けられた第１導電型の第１半導体層と、
前記第１半導体層より前記第１主面側に設けられ前記第１半導体層よりも第１導電型の不純物濃度が低い第１導電型の第２半導体層と、
前記第２半導体層より前記第１主面側に設けられた第２導電型の第３半導体層と、
を備え、
前記第１半導体層は前記第２主面において前記第２電極と電気的に接続されており、
前記第３半導体層は前記第１主面において前記第１電極と電気的に接続されており、
前記半導体基体の厚さ方向に関する前記第３半導体層の不純物濃度分布は複数のピークを有し、
前記第３半導体層の厚みＷ、
前記第２半導体層の厚みＷ_Ｎ－、
電気素量ｑ、
半導体材料の比誘電率ε_ｓ、
真空の誘電率ε_０、
定格電圧Ｖ_ｒ、
定格電流密度Ｊ_ｒ、
前記第２半導体層における第２導電型キャリアのキャリアライフタイムτ、
前記第３半導体層のドーズ量Ｄ_Ａ、
および前記半導体装置のオン状態における前記第２半導体層の平均キャリア濃度と、前記半導体装置のリカバリー過程における前記第２半導体層のうち前記第２半導体層と前記第３半導体層との境界部分の空乏層内の電荷濃度と、の関係を表し以下の数式１で与えられるα（τ）は、以下の数式２を満たす、

【数1】

【数2】

半導体装置。

【請求項2】

請求項１に記載の半導体装置であって、
前記第３半導体層の厚みＷ、
前記第２半導体層の厚みＷ_Ｎ－、
電気素量ｑ、
前記半導体材料の比誘電率ε_ｓ、
真空の誘電率ε_０、
前記定格電圧Ｖ_ｒ、
前記定格電流密度Ｊ_ｒ、
前記第２半導体層における第２導電型キャリアのキャリアライフタイムτ、
前記第３半導体層のドーズ量Ｄ_Ａ、
および前記α（τ）は、
以下の数式３を満たす、

【数3】

半導体装置。

【請求項3】

請求項１に記載の半導体装置であって、
前記第３半導体層の厚みＷ、
前記第２半導体層の厚みＷ_Ｎ－、
電気素量ｑ、
前記半導体材料の比誘電率ε_ｓ、
真空の誘電率ε_０、
前記定格電圧Ｖ_ｒ、
前記定格電流密度Ｊ_ｒ、
前記第２半導体層における第２導電型キャリアのキャリアライフタイムτ、
前記第３半導体層のドーズ量Ｄ_Ａ、
および前記α（τ）は、
以下の数式４を満たす、

【数4】

半導体装置。

【請求項4】

請求項１から３のいずれか１項に記載の半導体装置であって、
前記第３半導体層の厚みＷ、
前記第２半導体層の厚みＷ_Ｎ－、
電気素量ｑ、
前記半導体材料の比誘電率ε_ｓ、
真空の誘電率ε_０、
前記定格電圧Ｖ_ｒ、
前記定格電流密度Ｊ_ｒ、
前記第２半導体層における第２導電型キャリアのキャリアライフタイムτ、
前記第３半導体層のドーズ量Ｄ_Ａ、
および前記α（τ）は、
以下の数式５を満たす、

【数5】

半導体装置。

【請求項5】

請求項１から４のいずれか１項に記載の半導体装置であって、
前記第３半導体層の領域であって前記不純物濃度分布の前記複数のピークのうち最も前記第１主面側のピークと最も前記第２主面側のピークとに挟まれた領域における第２導電型の不純物濃度の最低値は、前記第２半導体層の第１導電型の不純物濃度よりも高い、
半導体装置。

【請求項6】

請求項１から５のいずれか１項に記載の半導体装置であって、
前記第３半導体層の前記不純物濃度分布の最大値は１．０×１０^１７ｃｍ^－３以下である、
半導体装置。

【請求項7】

請求項１から６のいずれか１項に記載の半導体装置であって、
前記第３半導体層の前記不純物濃度分布の最大値は２．５×１０^１６ｃｍ^－３以下である、
半導体装置。

【請求項8】

請求項１から７のいずれか一項に記載の半導体装置であって、
前記第３半導体層の領域であって前記不純物濃度分布の前記複数のピークのうち最も前記第１主面側のピークと最も前記第２主面側のピークとに挟まれた領域における第２導電型の不純物濃度の最低値は、前記第３半導体層の前記不純物濃度分布の最大値の１／１０以上である、
半導体装置。

【請求項9】

請求項１から８のいずれか一項に記載の半導体装置であって、
前記第３半導体層の不純物濃度は、前記第３半導体層の前記不純物濃度分布の前記複数のピークのうち最も前記第２主面側のピークにおいて最も高い、
半導体装置。

【請求項10】

請求項１から９のいずれか一項に記載の半導体装置であって、
前記第３半導体層において、前記不純物濃度分布の前記複数のピークのうち最も第１主面側のピークにおける不純物濃度は面内方向の位置によって異なる、
半導体装置。

【請求項11】

請求項１０に記載の半導体装置であって、
前記第３半導体層において、前記不純物濃度分布の前記複数のピークのうち最も第１主面側のピークにおける不純物濃度が高い領域と低い領域とが面内方向のある一方向に関して交互に配置されている、
半導体装置。

【請求項12】

半導体装置の製造方法であって、
前記半導体装置は、
第１主面および第２主面を有する半導体基体と、
第１電極と、
第２電極と、
を備え、
前記半導体基体は、
前記半導体基体のうち第２主面側に設けられた第１導電型の第１半導体層と、
前記第１半導体層より第１主面側に設けられ前記第１半導体層よりも第１導電型の不純物濃度が低い第１導電型の第２半導体層と、
前記第２半導体層より第１主面側に設けられた第２導電型の第３半導体層と、
を備え、
前記第１半導体層は前記第２主面において前記第２電極と電気的に接続されており、
前記第３半導体層は前記第１主面において前記第１電極と電気的に接続されており、
前記半導体基体の厚さ方向に関する前記第３半導体層の不純物濃度分布は複数のピークを有し、
オン状態における前記第２半導体層内の平均キャリア濃度と、リカバリー過程における前記第２半導体層のうち前記第２半導体層と前記第３半導体層との境界部分の空乏層内の電荷濃度と、の関係を求め、
前記関係に基づいて前記第３半導体層の厚さを定める、
半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

例えば特許文献１に、スイッチング損失の低減のための構成を備えた半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１３－０２１１４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体装置において、大電流かつ大電圧のリカバリー動作中に、半導体層が完全空乏化し半導体装置が破壊されるという問題がある。

【0005】

本開示は上記の問題を解決するためのものであり、大電流かつ大電圧のリカバリー動作中に半導体層が完全空乏化することを抑制でき、大電流かつ大電圧のリカバリー動作中における半導体層の完全空乏化による半導体装置の破壊を抑制できる半導体装置の提供を目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、第１主面および第２主面を有する半導体基体と、第１電極と、第２電極と、を備える半導体装置であって、半導体基体は、半導体基体のうち第２主面側に設けられた第１導電型の第１半導体層と、第１半導体層より第１主面側に設けられ第１半導体層よりも第１導電型の不純物濃度が低い第１導電型の第２半導体層と、第２半導体層より第１主面側に設けられた第２導電型の第３半導体層と、を備え、第１半導体層は第２主面において第２電極と電気的に接続されており、第３半導体層は第１主面において第１電極と電気的に接続されており、半導体基体の厚さ方向に関する第３半導体層の不純物濃度分布は複数のピークを有し、第３半導体層の厚みＷ、第２半導体層の厚みＷ_Ｎ－、電気素量ｑ、半導体材料の比誘電率ε_ｓ、真空の誘電率ε_０、定格電圧Ｖ_ｒ、定格電流密度Ｊ_ｒ、第２半導体層における第２導電型キャリアのキャリアライフタイムτ、第３半導体層のドーズ量Ｄ_Ａ、および半導体装置のオン状態における第２半導体層の平均キャリア濃度と、半導体装置のリカバリー過程における第２半導体層のうち第２半導体層と第３半導体層との境界部分の空乏層内の電荷濃度と、の関係を表しα（τ）＝４．１５／（（ｌｎ（２．５８τ＋１））^４．７７＋２２５）で与えられるα（τ）は、Ｗ ＞(１．６ε_ｓε_０Ｖ_ｒ)/ｑＤ_Ａ‐（２ｑＷ_Ｎ‐Ｄ_Ａ）／（２．５α（τ）Ｊ_ｒτ）を満たす、半導体装置である。

【発明の効果】

【0007】

本開示により、大電流かつ大電圧のリカバリー動作中に半導体層が完全空乏化することを抑制でき、大電流かつ大電圧のリカバリー動作中における半導体層の完全空乏化による半導体装置の破壊を抑制できる半導体装置が提供される。

【図面の簡単な説明】

【0008】

【図1】実施の形態１の半導体装置を示す図である。

【図2】実施の形態２の半導体装置を示す図である。

【図3】実施の形態１および比較例の半導体装置の不純物濃度の分布を示す図である。

【図4】実施の形態１および比較例の半導体装置の、不純物濃度の最大値と最大リカバリー遮断パワーとの関係を示す図である。

【図5】実施の形態１および比較例の半導体装置の、順方向電圧降下とリカバリー損失との関係を示す図である。

【図6】実施の形態１および比較例の半導体装置のリーク電流を示す図である。

【図7】実施の形態１の半導体装置の製造方法における製造途中の状態を示す図である。

【図8】実施の形態１の半導体装置の製造方法における製造途中の状態を示す図である。

【図9】実施の形態１の半導体装置の製造方法における製造途中の状態を示す図である。

【図10】実施の形態１の半導体装置のリカバリー動作における電流と電圧の時間変化を示す図である。

【図11】実施の形態１の半導体装置のリカバリー動作における電流と電圧の時間変化を示す図である。

【図12】実施の形態１の半導体装置のリカバリー動作における電流と電圧の時間変化を示す図である。

【図13】実施の形態１の半導体装置の、Ｎ－型基板１とＰ型拡散層３の境界のＰＮ接合部６の近傍の電界分布を示す図である。

【図14】実施の形態１の半導体装置のオン状態とリカバリー状態とでのキャリア濃度分布を示す図である。

【図15】実施の形態１の半導体装置のオン状態とリカバリー状態とでのキャリア濃度分布を示す図である。

【図16】実施の形態１の半導体装置のオン状態とリカバリー状態とでのキャリア濃度分布を示す図である。

【図17】実施の形態１の半導体装置において経験的に得られる比例係数α（τ）を示す図である。

【図18】実施の形態１の半導体装置において、各定格電圧に対し電源電圧Ｖ_ｃｃの代表的な値を示す図である。

【図19】実施の形態１の半導体装置において、各定格電圧に対し定格電流密度の代表的な値とスイッチング直前のオン状態での大電流密度の代表的な値を示す図である。

【図20】実施の形態１の半導体装置において、各定格電圧に対しＮ－型基板１の厚みの代表的な値を示す図である。

【図21】比較例の半導体装置を示す図である。

【図22】比較例の半導体装置を示す図である。

【図23】実施の形態１の半導体装置の製造方法を示すフローチャートである。

【発明を実施するための形態】

【0009】

以下の記述において、半導体層の導電型であるＮ型とＰ型は入れ替えてもよい。

【0010】

＜比較例＞
図２１は比較例の半導体装置１０ｚ１を示す。図２２は比較例の半導体装置１０ｚ２を示す。

【0011】

半導体装置１０ｚ１は、半導体基体１００、アノード電極４、およびカソード電極５を備える。

【0012】

半導体基体１００は、第１主面１００ａおよび第２主面１００ｂを有する。半導体基体１００は、Ｎ－型基板１、Ｎ型拡散層２、Ｐ型拡散層３ｚ１を備える。

【0013】

Ｎ型拡散層２は半導体基体１００の第２主面１００ｂ側に位置する。Ｎ－型基板１はＮ型拡散層２より第１主面１００ａ側に位置する。Ｐ型拡散層３はＮ－型基板１より第１主面１００ａ側に位置する。Ｎ－型基板１のＮ型不純物濃度はＮ型拡散層２のＮ型不純物濃度よりも低い。

【0014】

半導体装置１０ｚ２は、半導体装置１０ｚ１と比べると、Ｐ型拡散層３ｚ１の代わりにＰ型拡散層３ｚ２を備える。また、半導体装置１０ｚ２においては、Ｎ－型基板１にライフタイムキラー７が設けられている。

【0015】

半導体装置１０ｚ１および半導体装置１０ｚ２はそれぞれダイオードである。以下の記述では半導体装置１０ｚ１を比較例１として、半導体装置１０ｚ２を比較例２として参照する場合がある。

【0016】

図２１のＢ－Ｂ線におけるＰ型拡散層３ｚ１およびＮ－型基板１の不純物濃度が図３に示されている（図３の比較例１）。

【0017】

図２２のＣ－Ｃ線におけるＰ型拡散層３ｚ２およびＮ－型基板１の不純物濃度が図３に示されている（図３の比較例２）。

【0018】

図３において、横軸は厚み方向の位置を表す。図３において、深さ０μｍは第１主面１００ａに対応する。

【0019】

半導体装置１０ｚ１では、スイッチング損失の低減のためにＰ型拡散層３ｚ１へのドーズ量が減らされ、Ｐ型拡散層３ｚ１の不純物濃度が下がっている。しかし、Ｐ型拡散層３ｚ１の不純物濃度が２．５Ｅ１６ｃｍ^－３以下の場合、順方向に高電圧が印加されかつ大電流が流れていたオン状態からスイッチングが行われた後のリカバリー動作中に、Ｐ型拡散層３ｚ１とＮ－型基板１との境界の空乏層がアノード電極４まで広がり、Ｐ型拡散層３ｚ１の内部のリカバリー電流により装置が破壊される。そのため、Ｐ型拡散層３ｚ１の不純物濃度を下げることによるスイッチング損失の低減には限界がある。

【0020】

半導体装置１０ｚ２では、スイッチング損失の低減のために、Ｎ－型基板１にライフタイムキラー７が設けられている。ライフタイムキラー７は、第２主面１００ｂ側からの電子線照射によって形成される。電子線は半導体基体１００の第２主面１００ｂ側表層部のＮ型拡散層２の領域を通過するため、電子線照射によって半導体装置１０ｚ２の特性のばらつきが増加する。

【0021】

スイッチング損失の低減のために、Ｐ型拡散層３ｚ１またはＰ型拡散層３ｚ２の不純物濃度を、面内方向の位置によって変化させ、例えば不純物濃度が相対的に高いＰ＋領域と不純物濃度が相対的に低いＰ領域とを面内方向に交互に配置するという方法も考えられる。この場合、順方向に大電流が流れていたオン状態からスイッチングが行われた後のリカバリー動作中であって逆方向に高電圧が印加されている場合に、Ｐ＋領域とＰ領域の境界部分に電界が集中することでアバランシェ電流が発生し、Ｐ＋領域とＰ領域の境界部分が熱により破壊される。

【0022】

＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は実施の形態１の半導体装置１０を示す図である。

【0023】

半導体装置１０は、半導体基体１００、アノード電極４、およびカソード電極５を備える。

【0024】

半導体基体１００は、第１主面１００ａおよび第２主面１００ｂを有する。半導体基体１００は、Ｎ－型基板１（第２半導体層の一例）、Ｎ型拡散層２（第１半導体層の一例）、およびＰ型拡散層３（第３半導体層の一例）を備える。半導体基体１００は、第１主面１００ａの表層部に、一方の導電型からなる半導体層であるＰ型拡散層３を有する。

【0025】

Ｎ－型基板１とＰ型拡散層３の接合部分をＰＮ接合部６と呼ぶ。

【0026】

Ｐ型拡散層３は第１主面１００ａにおいてアノード電極４と電気的に接続されている。Ｎ型拡散層２は第２主面１００ｂにおいてカソード電極５と電気的に接続されている。

【0027】

Ｐ型拡散層３はＰ型拡散層３ａ、Ｐ型拡散層３ｂ、およびＰ型拡散層３ｃを備える。

【0028】

Ｎ型拡散層２は半導体基体１００のうち、第２主面１００ｂ側の表層部に位置する。

【0029】

Ｎ－型基板１はＮ型拡散層２より第１主面１００ａ側に位置する。Ｐ型拡散層３はＮ－型基板１より第１主面１００ａ側に位置する。Ｎ－型基板１のＮ型不純物濃度はＮ型拡散層２のＮ型不純物濃度よりも低い。

【0030】

Ｎ－型基板１は、Ｎ型不純物として例えばヒ素またはリン等を有する半導体層である。

【0031】

Ｎ型拡散層２、Ｐ型拡散層３、およびＮ－型基板１によりダイオードの構造が形成されている。

【0032】

半導体装置１０はダイオードである。半導体装置１０は、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、逆導通絶縁ゲートバイポーラトランジスタ）のように、ダイオードをその一部として内蔵するパワー半導体装置であってもよい。

【0033】

Ｎ－型基板１のＮ型不純物濃度は１．０Ｅ１２ｃｍ^－３～１．０Ｅ１４ｃｍ^－３である。

【0034】

Ｎ型拡散層２は、Ｎ型不純物として例えばヒ素またはリン等を有する半導体層である。Ｎ型拡散層２のＮ型不純物の濃度は１．０Ｅ１４ｃｍ^－３～１．０Ｅ２１ｃｍ^－３である。

【0035】

Ｐ型拡散層３はｐ型不純物として例えばボロンまたはアルミ等を有する半導体層である。厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布は、複数のピークを持つ。以下では、厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布が２つのピークを持つ場合を例にとり説明するが、厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布は３つ以上のピークを有していてもよい。

【0036】

厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布の２つのピーク近傍の領域がそれぞれＰ型拡散層３ａおよびＰ型拡散層３ｃである。また、当該２つのピークに挟まれた領域、つまりＰ型拡散層３ａとＰ型拡散層３ｃとに挟まれた領域がＰ型拡散層３ｂである。

【0037】

図１のＡ－Ａ線における不純物濃度の分布の一例が図３に示されている（図３の実施の形態１）。図３において、深さ０μｍは第１主面１００ａに対応する。図３では、Ｎ型の不純物濃度とＰ型の不純物濃度の差の絶対値がプロットされている。Ｐ型拡散層３ｂではＰ型不純物の不純物濃度がＮ型不純物の不純物濃度より高く、Ｎ－型基板１ではＮ型不純物の不純物濃度がＰ型不純物の不純物濃度より高い。

【0038】

Ｐ型拡散層３の不純物濃度分布の最大値は１．０×１０^１７ｃｍ^－３以下である。

【0039】

Ｐ型拡散層３ｂのＰ型不純物濃度はＮ－型基板１のＮ型不純物濃度Ｎ_Ｄより高い。これにより、ラッチアップを抑制できる。厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布が３つ以上のピークを有している場合も同様である。つまり、Ｐ型拡散層３の領域であって厚み方向に関するＰ型拡散層３の不純物濃度分布の複数のピークのうち最も第１主面１００ａ側のピークと最も第２主面１００ｂ側のピークとに挟まれた領域におけるＰ型の不純物濃度の最低値は、Ｎ－型基板１のＮ型の不純物濃度よりも高い。

【0040】

Ｐ型拡散層３ｂのＰ型不純物濃度は１．０×１０^１３ｃｍ^－３以上である。

【0041】

厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布の２つのピークのうち第１主面１００ａ側のピークにおいて不純物濃度が最も高い。厚み方向に関するＰ型拡散層３の不純物濃度分布が３つ以上のピークを有する場合においても、例えば、当該３つ以上のピークのうち最も第１主面１００ａ側のピークにおいて不純物濃度が最も高い。

【0042】

厚み方向に関するＰ型拡散層３の不純物濃度分布は、２つのピークを有し当該２つのピークのうち第２主面１００ｂ側のピークにおいて不純物濃度が最も高い、というものであってもよい。厚み方向に関するＰ型拡散層３の不純物濃度分布が３つ以上のピークを有する場合においても、例えば、当該３つ以上のピークのうち最も第２主面１００ｂ側のピークにおいて不純物濃度が最も高くてよい。

【0043】

＜Ａ－２．比較例との比較＞
図４から図６は本実施の形態の半導体装置と、比較例の半導体装置との比較を行った結果を示す図である。

【0044】

図４は比較例の半導体装置１０ｚ１と実施の形態１の半導体装置１０の、Ｐ型拡散層３における不純物濃度の最大値と最大リカバリー遮断パワーＰｒｒの関係を示す図である。図４のデータは、１５０℃におけるものである。最大リカバリー遮断パワーは、半導体装置１０ｚ１または半導体装置１０に許容される逆方向電流の電力の最大値である。図４に示されるように、比較例１の構成においては、Ｐ型拡散層３ｚ１における不純物濃度の最大値が２．５Ｅ１６ｃｍ^－３以下になると、Ｐｒｒが大幅に低下する。一方、本実施の形態の構成においては、Ｐ型拡散層３における不純物濃度の最大値が２．５Ｅ１６ｃｍ^－３以下であっても、Ｐｒｒが大幅には低下していない。このように、厚み方向に関するＰ型拡散層３のＰ型不純物濃度分布が２つのピークを有することで、最大リカバリー遮断パワーＰｒｒの低下を抑制しつつ、Ｐ型拡散層３への不純物の注入量を下げることができる。Ｐ型拡散層３への不純物の注入量を下げることで、オン状態でのＰ型拡散層３からＮ－型基板１へのホールの流入を抑制でき、また、スイッチング損失を抑制できる。

【0045】

図５は、実施の形態１、比較例１、比較例２、および比較例３の半導体装置の、順方向電圧降下Ｖｆとリカバリー損失Ｅｒｅｃのトレードオフ関係を示す図である。図５において、比較例３は、比較例１に対しＰ型拡散層３ｚ１のＰ型不純物濃度を高くする変更を加えた構成を表す。比較例１の半導体装置１０ｚ１においては、最大リカバリー遮断パワーＰｒｒの低下を抑制しようとすると、Ｅｒｅｃが低い構成を実現できない。比較例３の半導体装置では、比較例２と比べ、順方向電圧降下Ｖｆが小さくなる一方、リカバリー損失Ｅｒｅｃが大きくなっている。本実施の形態の半導体装置１０および比較例２の半導体装置１０ｚ２では、最大リカバリー遮断パワーＰｒｒの低下を抑制し、かつ、Ｅｒｅｃが小さくできている。本実施の形態の半導体装置１０では、電子線照射によりライフタイムキラーの形成を行うことなく、比較例２の半導体装置１０ｚ２とほぼ同等のＥｒｅｃを実現できている。

【0046】

図６は、比較例の半導体装置と実施の形態１の半導体装置１０のリーク電流Ｉｒｒｍを示す図である。図６では、リーク電流Ｉｒｒｍの製品間のばらつきがエラーバーで示されている。電子線照射を行うことによりライフタイムキラー７が形成された半導体装置１０ｚ２においては、電子線照射において電子線がＮ型拡散層２の領域を通過するため、製品間でのリーク電流のばらつきが増大している。そのため、半導体装置１０ｚ２では、逆回復安全動作領域（ＲＲＳＯＡ、Ｒｅｖｅｒｓｅ Ｒｅｃｏｖｅｒｙ Ｓａｆｅ Ｏｐｅｒａｔｉｏｎ Ａｒｅａ）の製品間のばらつきが増大する。本実施の形態の半導体装置１０では、半導体装置１０ｚ２と比べリーク電流のばらつきが抑えられている。そのため、本実施の形態の半導体装置１０では、逆回復安全動作領域の製品間のばらつきが抑えられる。

【0047】

＜Ａ－３．Ｐ型拡散層３の厚みＷ＞
Ｐ型拡散層３の厚みＷは、高エネルギー（つまり、ＭｅＶ級の）イオン注入機の制限と、熱拡散における時間および温度の制限と、により、２０μｍ以下であることが望ましい。

【0048】

Ｐ型拡散層３の厚みＷの下限は、半導体装置１０の用途、Ｎ－型基板１のキャリアライフタイム、Ｎ－型基板１の厚みＷ_Ｎ－およびＰ型拡散層３のドーズ量Ｄ_Ａに依存する。半導体装置１０の用途は、例えば、オン状態における電流密度Ｊおよび電源電圧Ｖ_ｃｃがどのようなものであるか、を意味する。以下では、半導体装置１０の破壊を避けるために好ましいＰ型拡散層３の厚みＷの下限について説明する。

【0049】

＜Ａ－３－１．半導体装置１０が破壊される原因＞
半導体装置１０がリカバリー動作中に破壊される原因として電流破壊と電圧破壊が挙げられる。電圧破壊には、Ｐ型拡散層３の完全空乏化、ダイナミックアバランシェ、および電圧のオーバーシュートの３種類がある。

【0050】

Ｐ型拡散層３の完全空乏化は、アノード電極４とカソード電極５の間の電圧Ｖ_ｋａが順方向電圧から逆方向電圧に変わった後、Ｖ_ｋａが電源電圧Ｖ_ｃｃへ上昇している間に起きる。ここで、Ｖ_ｋａは、逆方向電圧が印加されている場合を正としている。Ｐ型拡散層３の完全空乏化を発生しやすくする条件は、Ｐ型拡散層３の不純物濃度が低いこと、オン状態における電流密度が大きいこと、およびＮ－型基板１におけるキャリアライフタイムが長いこと、等である。Ｐ型拡散層３の完全空乏化による半導体装置１０の破壊のメカニズムは、Ｎ－型基板１内のキャリア濃度が高いことにより、Ｎ－型基板１とＰ型拡散層３の境界からＰ型拡散層３側に広がる空乏層がアノード電極４まで伸び、Ｎ－型基板１とＰ型拡散層３の境界のＰＮ接合部６の電界が臨界電界以下のままアノード層が完全空乏化し、空乏層内でリカバリー電流が激増し、半導体装置１０が熱破壊される、というものである。

【0051】

ダイナミックアバランシェは、電圧Ｖ_ｋａが順方向電圧から逆方向電圧に変わった後、Ｖ_ｋａが電源電圧Ｖ_ｃｃへ上昇している間に起きる。ダイナミックアバランシェを発生しやすくする条件は、Ｐ型拡散層３の不純物濃度が高いこと、オン状態における電流密度が大きいこと、およびＮ－型基板１におけるキャリアライフタイムが長いこと等である。ダイナミックアバランシェによる半導体装置１０の破壊のメカニズムは、Ｐ型拡散層３およびＮ－型基板１内のキャリア濃度が高いことにより、Ｖ_ｋａが静耐圧以下の電圧でもＮ－型基板１とＰ型拡散層３の境界のＰＮ接合部６の電界が臨界電界を超え、アヴァランシェ・ブレークダウンが発生する、というものである。

【0052】

電圧のオーバーシュート（ｓｎａｐ ｏｆｆとも言う）は、電圧Ｖ_ｋａが順方向電圧から逆方向電圧に変わった後、Ｖ_ｋａが電源電圧Ｖ_ｃｃ以上に上昇している間に起きる。電圧のオーバーシュートを発生しやすくする条件は、オン状態における電流密度が小さいことおよびＮ－型基板１におけるキャリアライフタイムが短いこと等である。電圧のオーバーシュートによる半導体装置１０の破壊のメカニズムは、Ｎ－型基板１内のキャリアの濃度が劇的に減少し、瞬間的にアノード電極４とカソード電極５の間に静耐圧以上の電圧が印可されて、Ｎ－型基板１とＰ型拡散層３の境界のＰＮ接合部６の電界が臨界電界を超え、アヴァランシェ・ブレークダウンが発生する、というものである。

【0053】

以下では、電圧破壊のうちＰ型拡散層３の完全空乏化を抑制するための条件として、Ｐ型拡散層３の厚みＷの下限を導く。

【0054】

＜Ａ－３－２．リカバリー動作中のＰ型拡散層３の空乏化＞
Ｐ型拡散層３の不純物濃度はＮ－型基板１の不純物濃度よりも高く、前者は後者の例えば１０^４～１０^７倍である。そのため、半導体装置１０に静的に逆電圧が印加される場合、Ｎ－型基板１とＰ型拡散層３の境界部分の空乏層は主にＮ－型基板１の中で広がり、Ｐ型拡散層３内部の空乏層の広がりは無視できる。

【0055】

一方、リカバリー動作中のＮ－型基板１とＰ型拡散層３の境界部分の空乏層の広がり方は、半導体装置１０に静的な逆電圧が印加された場合とは異なる。

【0056】

半導体装置１０のオン状態では、Ｐ型拡散層３およびＮ型拡散層２からキャリアがＮ－型基板１に流入し、電導度変調が起きている。半導体装置１０のオン状態では、Ｎ－型基板１におけるキャリア濃度はＮ－型基板１の不純物濃度より高く、前者は後者の例えば１０^２～１０^５倍である。半導体装置１０のスイッチングの直後、つまり半導体装置１０に加えられる電圧が順方向から逆方向に切り替わった直後には、Ｎ－型基板１のキャリア濃度は高いままであり、Ｎ－型基板１のキャリア濃度とＰ型拡散層３のキャリア濃度とが比較的近い。そのため、半導体装置１０のスイッチング後のリカバリー動作中においては、Ｎ－型基板１とＰ型拡散層３の境界部分の空乏層は、Ｎ－型基板１とＰ型拡散層３の両方に広がる。

【0057】

オン状態における電流が大きいと、リカバリー動作中のＮ－型基板１のキャリア濃度が高いため、空乏層のＰ型拡散層３内での広がりが大きくなる。Ｐ型拡散層３の不純物濃度が低いと、空乏層のＰ型拡散層３内での広がりが大きくなる。例えば、半導体装置１０のスイッチングを高速化するためにＰ型拡散層３の不純物濃度をオン状態のＮ－型基板１内のキャリア濃度と相当するレベルまで下げる場合があるが、このような場合、空乏層はＰ型拡散層３内で広がりやすい。

【0058】

＜Ａ－３－３．リカバリー動作中にＰ型拡散層３において空乏層が最も広くなるタイミング＞
リカバリー動作中、アノード電極４とカソード電極５の間の電圧Ｖ_ｋａが高くなると、空乏層が広くなる。また、リカバリー動作中の逆方向電流が大きいと、Ｎ－型基板１における電荷密度が高くなり、Ｐ型拡散層３内での空乏層の広がりが大きくなる。よって、リカバリー動作中のうち、電圧Ｖ_ｋａと逆方向電流とがともに最大値に近い時に、空乏層のＰ型拡散層３内部での広がりが最も大きく、また、その時に、Ｐ型拡散層３の空乏化による半導体装置１０の破壊が発生しやすくなる。

【0059】

図１０、図１１、および図１２は、＜Ａ－１．構成＞で説明した範囲で構成の異なる半導体装置１０について、リカバリー動作中の電圧Ｖ_ｋａと電流Ｉの時間変化を示す図である。図１０、図１１、および図１２において、電流Ｉは、電流が順方向に流れている場合を正として示されている。

【0060】

図１０、図１１、および図１２に示されるように、時間ｔ＝１μｓ付近におけるスイッチング後、Ｖ_ｋａが電源電圧Ｖ_ｃｃとなる時間ｔ_１の付近で、電流Ｉの絶対値も最大値付近になる。よって、近似的にＶ_ｋａ ＝ Ｖ_ｃｃの時のアノード層の空乏層が最も広いと想定する。

【0061】

＜Ａ－３－４．Ｐ型拡散層３の空乏化の構造的要因分析＞
これまでの分析をもとに、Ｐ型拡散層３における空乏層が、半導体装置１０の構成にどのように依存するかを分析する。＜Ａ－３－３．リカバリー動作中にＰ型拡散層３において空乏層が最も広くなるタイミング＞の分析に基づき、リカバリー動作中にＰＮ接合部６に大きさＶ_ｃｃの逆電圧が印加されている状態（以下、状態Ｓと呼ぶ）での、Ｐ型拡散層３内の空乏層の幅Ｗ_Ａを考える。

【0062】

図１３は、状態ＳでのＮ－型基板１とＰ型拡散層３の境界のＰＮ接合部６の近傍の電界分布を示す図である。分析のため、ＰＮ接合部６が階段接合（Ａｂｒｕｐｔ ＰＮ ｊｕｎｃｔｉｏｎ）である、つまりＰＮ接合部６の近傍において電荷分布が階段状に変化する、とモデリングする。ポアソン方程式（Ｐｏｉｓｓｏｎ’ｓ ｅｑｕａｔｉｏｎ）より、状態ＳにおいてＰＮ接合部６に印可される電圧Ｖ_ｃｃ、Ｐ型拡散層３の平均不純物濃度Ｎ_Ａ、状態ＳにおけるＰ型拡散層３側の空乏層の幅Ｗ_Ａ、状態ＳにおけるＮ－型基板１側の空乏層内の電荷密度Ｎ’_Ｄ、状態ＳにおけるＮ－型基板１側の空乏層幅Ｗ_ＤＤに関して、以下の数式１および数式２の関係が成り立つ。

【0063】

【数1】

【0064】

【数2】

【0065】

ここで、ｑは電気素量、ε_ｓはＰ型拡散層３およびＮ－型基板１の半導体材料の比誘電率、ε_０は真空の誘電率である。Ｎ_ＡはＰ型拡散層３の平均不純物濃度である。近似的にモデリングするため、厚み方向の位置によるＰ型拡散層３のＰ型不純物濃度の違いは無視し、平均不純物濃度Ｎ_Ａを用いている。

【0066】

数式２より、数式１は、

【0067】

【数3】

【0068】

となる。また、数式３より、以下の数式４および数式５を経て、状態ＳにおけるＰ型拡散層３側の空乏層の幅Ｗ_Ａは数式６のように求まる。

【0069】

【数4】

【0070】

【数5】

【0071】

【数6】

【0072】

Ｐ型拡散層３の完全空乏化を避けるためには、Ｐ型拡散層３の厚みＷが、Ｐ型拡散層３側の空乏層の幅Ｗ_Ａよりも大きい必要がある。そのため、Ｐ型拡散層３の厚みＷは、以下の数式７の条件を満たしていることが好ましい。

【0073】

【数7】

【0074】

以下、数式７の条件を、状態ＳにおけるＮ－型基板１側の空乏層内の電荷密度Ｎ’_Ｄを含まない形に書き換える。

【0075】

そのために、まず、スイッチング前のオン状態でのＮ－型基板１内の平均キャリア濃度ｎ_Ａｖｇと、スイッチング前のオン状態での電流密度J、Ｎ－型基板１におけるＰ型拡散層３と同じ導電型のキャリア（つまり、Ｐ型キャリア）のキャリアライフタイムτ、Ｎ－型基板１の厚みＷ_Ｎ－と、の関係を考える。

【0076】

図１４、図１５、および図１６は、半導体装置１０のオン状態とリカバリー状態とにおける、Ｎ－型基板のキャリア濃度を示す図である。オン状態においては電子濃度とホール濃度はほぼ等しいため、オン状態における電子濃度とホール濃度は図中ではどちらもキャリア濃度として同じ線で示されている。

【0077】

図１４はオン状態での電流密度Ｊが小さい場合（図１４の線１４ａ、線１４ｂ、線１４ｃ）と大きい場合（図１４の線１４ｄ、線１４ｅ、線１４ｆ）のデータを示す図である。

【0078】

図１５はＮ－型基板１におけるＰ型キャリアのキャリアライフタイムが短い場合（図１５の線１５ａ、線１５ｂ、線１５ｃ）と長い場合（図１５の線１５ｄ、線１５ｅ、線１５ｆ）とのデータを示す図である。

【0079】

図１６はＮ－型基板１が厚い場合（図１６の線１６ａ、線１６ｂ、線１６ｃ）と薄い場合（図１６の線１６ｄ、線１６ｅ、線１６ｆ）とのデータを示す図である。

【0080】

図１４、図１５、および図１６において、線１４ａ、線１５ａ、線１６ａ、線１４ｄ、線１５ｄ、および線１６ｄはオン状態のキャリア濃度を示す。

【0081】

図１４、図１５、および図１６において、線１４ｂ、線１５ｂ、線１６ｂ、線１４ｅ、線１５ｅ、および線１６ｅはリカバリー状態のホール濃度を示す。

【0082】

図１４、図１５、および図１６において、線１４ｃ、線１５ｃ、線１６ｃ、線１４ｆ、線１５ｆ、および線１６ｆはリカバリー状態の電子濃度を示す。

【0083】

図１４、図１５、および図１６において、横軸ＸはＮ－型基板１の厚み方向の位置である。図１４および図１５において、Ｘ＝Ｘ_０はＮ－型基板１とＰ型拡散層３の境界、Ｘ＝Ｘ_１はＮ－型基板１とＮ型拡散層２の境界を表す。図１６において、Ｘ＝Ｘ_０はＮ－型基板１とＰ型拡散層３の境界、Ｘ＝Ｘ_１はＮ－型基板１が厚い場合のＮ－型基板１とＮ型拡散層２の境界を示す。

【0084】

図１４、図１５、および図１６において、リカバリー状態の各データは、リカバリー過程においてアノード電極４とカソード電極５の間の電圧Ｖ_ｋａがある同じ特定の値となった瞬間のデータである。

【0085】

図１４、図１５、および図１６より、以下の（ａ）、（ｂ）、および（ｃ）の関係がわかる。

【0086】

（ａ）オン状態での電流密度Ｊが増加すると、オン状態でのＮ－型基板１内のキャリア濃度が高くなる。

【0087】

（ｂ）Ｎ－型基板１におけるＰ型キャリアのキャリアライフタイムτが長くなると、オン状態でのＮ－型基板１内のキャリア濃度が高くなる。

【0088】

（ｃ）Ｎ－型基板１の厚みＷ_Ｎ－が薄くなると、オン状態でのＮ－型基板１内のキャリア濃度が高くなる。

【0089】

よって、近似的に、オン状態でのＮ－型基板１内の平均キャリア濃度ｎ_Ａｖｇは、オン状態での電流密度Ｊ、Ｎ－型基板１におけるＰ型キャリアのキャリアライフタイムτ、およびＮ－型基板１の厚みＷ_Ｎ－を用いて表される。以下の関係式は公知である（例えば、Baliga, B. Jayant, “Fundamentals of Power Semiconductor Devices”, p.212, Springer, 2008を参照）。

【0090】

【数8】

【0091】

次に、状態ＳにおけるＮ－型基板１側の空乏層内の電荷密度Ｎ’_Ｄとオン状態でのＮ－型基板１内の平均キャリア濃度ｎ_Ａｖｇの関係を求める。状態ＳにおけるＮ－型基板１側の空乏層内の電荷密度Ｎ’_Ｄは、数式９のように、４つの成分の和として表される。

【0092】

【数9】

【0093】

ここで、ｐは状態ＳにおけるＮ－型基板１のホール濃度、ｎは状態ＳにおけるＮ－型基板１の電子濃度、Ｎ_ＤはＮ－型基板１の不純物濃度である。Ｒは状態ＳにおいてＮ－型基板１でディープレベルに捕捉されている電子とホールからの電荷密度への寄与を表す。Ｒは、ディープレベルに捕捉されている電子の濃度からディープレベルに捕捉されているホールの濃度を引いたものである。ディープレベルにおける再結合では電子とホールが一対一で再結合するが、その過程においてディープレベルに捕捉されている電子とホールの数は一般に異なるため、ディープレベルに捕捉されている電子とホールとは全体として電荷に寄与する。

【0094】

図１４、図１５、および図１６より、ｐ＞＞Ｎ_Ｄおよびｐ＞ｎであることが分かる。よって、数式９は、

【0095】

【数10】

【0096】

となる。

【0097】

図１４、図１５、および図１６より、オン状態でのＮ－型基板１内の平均キャリア濃度ｎ_Ａｖｇが高くなると、状態ＳでのＮ－型基板１側の空乏層内でのキャリア濃度が高くなることが分かる。また、図１４、図１５、および図１６よりより、状態ＳでのＮ－型基板１側の空乏層内でのキャリアの濃度がオン状態でのＮ－型基板１内の平均キャリア濃度ｎ_Ａｖｇに依存することが分かる。

【0098】

Ｎ－型基板１内でディープレベルに補足されている電子とホールからの電荷密度への寄与Ｒは、Ｎ－型基板１におけるホールのキャリアライフタイムτに依存する。よって、Ｎ’_Ｄとｎ_Ａｖｇの関係は、数式１１により近似的に表される。

【0099】

【数11】

【0100】

ここで、α（τ）は経験的に得られる比例係数である。シミュレーション結果に対するフィッティングから、

【0101】

【数12】

【0102】

が得られた。数式１２の右辺におけるτは、τをμｓ単位で表した際の数値である。図１７は、シミュレーションにより得られたα（τ）およびフィッティングにより得られた数式１２を示す図である。図１７においてシミュレーションにより得られたα（τ）は白抜きの三角形により、数式１２は実線により示されている。数式１２とシミュレーションにより得られたα（τ）のずれは５％以内である。図１７では、シミュレーションにより得られたＮ’_Ｄおよびｎ_Ａｖｇも合わせて示されている。

【0103】

数式８および数式１２より、数式７は、

【0104】

【数13】

【0105】

【数14】

【0106】

【数15】

【0107】

となる。

【0108】

Ｐ型拡散層３の平均不純物濃度Ｎ_Ａ、ドーズ量Ｄ_Ａ、およびＰ型拡散層３の厚みＷは数式１６の関係を満たす。

【0109】

【数16】

【0110】

よって、数式１６は、数式１５を用いて、以下のように変形される。

【0111】

【数17】

【0112】

【数18】

【0113】

【数19】

【0114】

【数20】

【0115】

以上より、リカバリー動作におけるＰ型拡散層３の完全空乏化を抑制するために、Ｐ型拡散層３の厚みＷは数式２０の関係を満たすことが好ましい。

【0116】

例えば図１０、１１、および１２に示されるように、スイッチング後、Ｖ_ｋａは一時的に電源電圧よりも大きくなる。Ｖ_ｋａが定格電圧を超えないようにするために、半導体装置１０を用いる際の電源電圧Ｖ_ｃｃは定格電圧Ｖ_ｒよりも低く設定される。図１８は、半導体装置１０の定格電圧Ｖ_ｒそれぞれに対し、想定される電源電圧Ｖ_ｃｃの代表的な値を示す図である。例えば、Ｐ型拡散層３の厚みＷが、数式２０の電源電圧Ｖ_ｃｃに定格電圧Ｖ_ｒの０．８倍を代入した条件式を満たしている場合、図１８に示される電源電圧Ｖ_ｃｃを用いた際の半導体装置１０のリカバリー動作中におけるＰ型拡散層３の完全空乏化を抑制できる。Ｐ型拡散層３の厚みＷが、数式２０の電源電圧Ｖ_ｃｃに定格電圧Ｖ_ｒの０．９倍を代入した条件式を満たしている場合、半導体装置１０のリカバリー動作中におけるＰ型拡散層３の完全空乏化をより抑制できる。

【0117】

オン状態における電流密度Ｊとして例えば定格電流密度Ｊ_ｒを用いてもよい。Ｐ型拡散層３の完全空乏化はスイッチング直前のオン状態において大電流を流している場合に発生するため、設計上の余裕を確保するため、スイッチング直前のオン状態における電流密度が定格電流密度Ｊ_ｒより大きいと想定してもよい。スイッチング直前のオン状態における大電流密度として想定される電流密度Ｊの代表的な値は例えば定格電流密度Ｊ_ｒの２．５倍である。

【0118】

図１９は、半導体装置１０の定格電圧それぞれに対し、想定される定格電流密度Ｊ_ｒの代表的な値とスイッチング直前のオン状態における大電流密度として想定される代表的な値である２．５×定格電流密度Ｊ_ｒとを示す図である。

【0119】

スイッチング直前のオン状態における電流密度Ｊとして、定格電流密度Ｊ_ｒの２．５倍の値を想定することで、スイッチング直前のオン状態において大電流が流れていた場合において、Ｐ型拡散層３の完全空乏化を抑制できる。スイッチング直前のオン状態における電流密度Ｊとして、定格電流密度Ｊ_ｒの３倍の値を想定することで、Ｐ型拡散層３の完全空乏化をより抑制できる。

【0120】

電源電圧Ｖ_ｃｃとして定格電圧Ｖ_ｒの０．８倍、スイッチング直前のオン状態における電流密度Ｊとして定格電流密度Ｊ_ｒの２．５倍を想定した場合、Ｐ型拡散層３の厚みＷは、

【0121】

【数21】

【0122】

を満たす。これにより、半導体装置１０においては、大電流かつ大電圧のリカバリー動作中におけるＰ型拡散層３の完全空乏化が抑制される。

【0123】

電源電圧Ｖ_ｃｃとして定格電圧Ｖ_ｒの０．９倍、スイッチング直前のオン状態における電流密度Ｊとして定格電流密度Ｊ_ｒの２．５倍を想定した場合、Ｐ型拡散層３の厚みＷは、

【0124】

【数22】

【0125】

を満たす。

【0126】

電源電圧Ｖ_ｃｃとして定格電圧Ｖ_ｒの０．８倍、スイッチング直前のオン状態における電流密度Ｊとして定格電流密度Ｊ_ｒの３倍を想定した場合、Ｐ型拡散層３の厚みＷは、

【0127】

【数23】

【0128】

を満たす。

【0129】

電源電圧Ｖ_ｃｃとして定格電圧Ｖ_ｒの０．９倍、スイッチング直前のオン状態における電流密度Ｊとして定格電流密度Ｊ_ｒの３倍を想定した場合、Ｐ型拡散層３の厚みＷは、

【0130】

【数24】

【0131】

を満たす。

【0132】

大電流かつ大電圧のリカバリー動作中のＰ型拡散層３の完全空乏化の問題は、低速アプリケーション用（例えば、電力系統用など）の半導体装置よりも、高速アプリケーション用（例えば、電車用など）の半導体装置において起こりやすい。本実施の形態で説明した構成を有する半導体装置１０は、高速アプリケーション用であっても、大電流かつ大電圧のリカバリー動作中におけるＰ型拡散層３の完全空乏化を抑制でき、また、Ｐ型拡散層３の当該完全空乏化による半導体装置１０の破壊を抑制できる。

【0133】

定格電流密度Ｊ_ｒは、半導体装置１０の定格電流の値を、半導体装置１０の活性領域、つまり電流が流れる領域の平面視での面積で割ることで求められる。半導体装置１０がＲＣ－ＩＧＢＴのようにトランジスタと組み合わされている場合には、ダイオードの順方向の定格電流を、Ｎ－型基板１、Ｎ型拡散層２およびＰ型拡散層３を備えるダイオードの活性領域の面積で割ることで、定格電流密度Ｊ_ｒが求められる。

【0134】

図２０は、半導体装置１０の定格電圧それぞれに対し、想定されるＮ－型基板１の厚みＷ_Ｎ－の代表的な値を示す図である。

【0135】

半導体装置１０のスイッチング損失を下げるために、Ｐ型拡散層３の不純物濃度の最大値は１．０×１０^１７ｃｍ^－３以下であることが望ましい。よって、Ｐ型拡散層３のドーズ量Ｄ_Ａは、Ｐ型拡散層３の不純物濃度の最大値が１．０×１０^１７ｃｍ^－３以下となるようなものであることが望ましい。

【0136】

上記の数式２１から数式２４を導く際には、Ｐ型拡散層３における厚み方向のＰ型不純物濃度は一定であると仮定したため、Ｐ型拡散層３の厚み方向に関する不純物濃度分布は、当該仮定から離れすぎないものであることが好ましい。つまり、Ｐ型拡散層３ｂにおけるＰ型不純物濃度の最低値は、Ｐ型拡散層３ａの不純物濃度の最大値の１／１０以上かつＰ型拡散層３ｃの不純物濃度の最大値の１／１０以上であることが好ましい。Ｐ型拡散層３の厚み方向に関する不純物濃度分布が３つ以上のピークを持つ場合も同様である。つまり、Ｐ型拡散層３の領域であってＰ型拡散層３の厚み方向に関する不純物濃度分布の複数のピークのうち最も第１主面１００ａ側のピークと最も第２主面１００ｂ側のピークとに挟まれた領域におけるＰ型の不純物濃度の最低値は、例えば、Ｐ型拡散層３の厚み方向に関する不純物濃度分布の最大値の１／１０以上である。

【0137】

＜Ａ－４．製造方法＞
図２３は半導体装置１０の製造方法を示すフローチャートである。

【0138】

図７および図８は半導体装置１０の製造途中の状態を示す図である。

【0139】

まず、ステップＳ１において、Ｎ－型基板１を準備する。

【0140】

次に、ステップＳ２において、Ｎ－型基板１の第１主面１００ａ側の表層部に１回目のイオン注入を行う（図７を参照）。これにより、Ｎ－型基板１に不純物導入領域３０が形成される。ステップＳ２においてＮ－型基板１に注入されるイオンは例えばボロンである。

【0141】

次に、ステップＳ３において、Ｎ－型基板１の第１主面１００ａ側の表層部に２回目のイオン注入を行う（図８を参照）。これにより、Ｎ－型基板１に不純物導入領域３１が形成される。ステップＳ３では、ステップＳ２のイオン注入でイオンが注入された箇所よりも浅い箇所にイオンを注入する。ステップＳ３においてＮ－型基板１に注入されるイオンは例えばボロンである。

【0142】

次に、ステップＳ４において、熱処理を行い、ステップＳ２およびステップＳ３で注入された不純物を活性化させる。これにより、Ｐ型拡散層３が形成される（図１を参照）。

【0143】

次に、ステップＳ５において、アノード電極４を形成する。

【0144】

次に、ステップＳ６において、イオン注入および熱処理により、Ｎ型拡散層２を形成する。

【0145】

次に、ステップＳ７において、カソード電極５を形成する。

【0146】

以上の工程を経て、図１に示される半導体装置１０が得られる。

【0147】

本実施の形態の半導体装置の製造方法では、数式２１を満たすようにＰ型拡散層３の厚みＷを定める。ステップＳ２およびステップＳ３においては、例えばイオンビームのエネルギーを調整することにより、イオンが注入される深さを調整でき、また、Ｐ型拡散層３の厚みを調整できる。

【0148】

ステップＳ２およびステップＳ３において注入するイオンの量を調整することにより、Ｐ型拡散層３の不純物濃度分布のピークにおける不純物濃度を調整できる。

【0149】

以上説明したように、本実施の形態の半導体装置の製造方法では、オン状態におけるＮ－型基板１内の平均キャリア濃度ｎ_Ａｖｇと、リカバリー過程におけるＮ－型基板１のうちＮ－型基板１とＰ型拡散層３との境界部分の空乏層内の電荷濃度と、の関係を求め、当該関係に基づいてＰ型拡散層３の厚さを定める。

【0150】

＜Ｂ．実施の形態２＞
図２は実施の形態２の半導体装置１０ｂを示す。

【0151】

半導体装置１０ｂにおいては、Ｐ型拡散層３ａの不純物濃度は面内方向の位置によって異なる。半導体装置１０ｂはその他の点では実施の形態１の半導体装置１０と同様である。

【0152】

半導体装置１０ｂにおいては、Ｐ型拡散層３ａは、Ｐ型拡散層３ａ１とＰ型拡散層３ａ２を備える。Ｐ型拡散層３ａ１のＰ型不純物濃度はＰ型拡散層３ａ２のＰ型不純物濃度よりも高い。また、Ｐ型拡散層３ａ２のＰ型不純物濃度はＰ型拡散層３ｂのＰ型不純物濃度よりも高い。Ｐ型拡散層３ａ２における不純物濃度の最大値は１．０Ｅ１７ｃｍ^－３以下である。

【0153】

Ｐ型拡散層３ａ１とＰ型拡散層３ａ２とは、例えば、図２に示されるように面内の一方向に関して交互に配置されている。Ｐ型拡散層３ａ１とＰ型拡散層３ａ２とは、例えば、面内の一方向に交互に一定の周期で配置される。Ｐ型拡散層３ａ１とＰ型拡散層３ａ２とが当該面内の一方向と交差する方向に延在していてもよいし、当該面内の一方向と交差する方向に関してもＰ型拡散層３ａ１とＰ型拡散層３ａ２とが交互に位置するようにＰ型拡散層３ａ１とＰ型拡散層３ａ２とが配置されていてもよい。

【0154】

Ｐ型拡散層３の厚み方向の不純物濃度分布が３つ以上のピークを持つ場合も同様である。Ｐ型拡散層３の厚み方向の不純物濃度分布の複数のピークのうち、最も第１主面１００ａ側のピークにおけるＰ型不純物濃度は、面内方向によって異なる。Ｐ型拡散層３の厚み方向の不純物濃度分布の複数のピークのうち、最も第１主面１００ａ側のピークにおけるＰ型不純物濃度は、例えば、面内の一方向に交互に配置される。Ｐ型拡散層３の厚み方向の不純物濃度分布の複数のピークのうち、最も第１主面１００ａ側のピークにおけるＰ型不純物濃度は、例えば、面内の一方向に関して交互に一定の周期で配置される。

【0155】

Ｐ型拡散層３ａの不純物濃度が面内方向の位置によって異なることで、Ｐ型拡散層３ａとアノード電極４の抵抗を抑え、かつオン状態でのＰ型拡散層３からＮ－型基板１へのホールの流入を抑制することができる。Ｎ－型基板１へのホールの流入を抑制することで、リカバリー損失を低減できる。

【0156】

上記の＜比較例＞で説明したように、比較例の半導体装置１０ｚ１のＰ型拡散層３ｚ１または半導体装置１０ｚ２のＰ型拡散層３ｚ２の不純物濃度を面内方向の位置によって変化させた場合、不純物濃度が低い位置でＰ型拡散層３ｚ１またはＰ型拡散層３ｚ２の完全空乏化が起こり半導体装置が破壊される恐れがある。本実施の形態では、Ｐ型拡散層３の厚み方向の不純物濃度分布が複数のピークを持ち、当該複数のピークのうち、最も第１主面１００ａ側のピークにおけるＰ型不純物濃度が面内方向によって異なることで、大電流かつ大電圧のリカバリー動作中におけるＰ型拡散層３の完全空乏化およびそれによる半導体装置の破壊が抑制される。

【0157】

また、Ｐ型拡散層３の厚み方向の不純物濃度分布が複数のピークを持つことで、Ｐ型拡散層３ａにおける面内方向の不純物濃度の勾配が、Ｐ型拡散層３ａのうちＮ－型基板１側部分において緩和され、ダイナミックアバランシェによる半導体装置１０ｂの破壊が抑制される。

【0158】

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

【符号の説明】

【0159】

１ 型基板、２ Ｎ型拡散層、３，３ａ，３ａ１，３ａ２，３ｂ，３ｃ，３ｚ１，３ｚ２ Ｐ型拡散層、４ アノード電極、５ カソード電極、６ ＰＮ接合部、７ ライフタイムキラー、１０，１０ｂ，１０ｚ１，１０ｚ２ 半導体装置、３０，３１ 不純物導入領域、１００ 半導体基体、１００ａ 第１主面、１００ｂ 第２主面。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】