特許 7558202 電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-19

(45)【発行日】2024-09-30

(54)【発明の名称】電子装置

(51)【国際特許分類】

   H05K 3/34 20060101AFI20240920BHJP

   H01L 25/04 20230101ALI20240920BHJP

   H01L 25/18 20230101ALI20240920BHJP

   H01L 33/00 20100101ALI20240920BHJP

   H01L 33/62 20100101ALI20240920BHJP

   G09F 9/33 20060101ALI20240920BHJP

   G09F 9/00 20060101ALI20240920BHJP

   G09F 9/30 20060101ALI20240920BHJP

【ＦＩ】

H05K3/34 501D

H01L25/04 Z

H05K3/34 501E

H01L33/00 L

H01L33/62

G09F9/33

G09F9/00 338

G09F9/30 330

【請求項の数】 11

(21)【出願番号】P 2021570002

(86)(22)【出願日】2020-05-20

(65)【公表番号】

(43)【公表日】2022-07-27

(86)【国際出願番号】 CN2020091206

(87)【国際公開番号】W WO2020238717

(87)【国際公開日】2020-12-03

【審査請求日】2023-03-03

(31)【優先権主張番号】201910438448.4

(32)【優先日】2019-05-24

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】202010389540.9

(32)【優先日】2020-05-08

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】521220769

【氏名又は名称】方略電子股▲ふん▼有限公司

【氏名又は名称原語表記】Ｐａｎｅｌｓｅｍｉ Ｃｏｒｐｏｒａｔｉｏｎ

【住所又は居所原語表記】１５Ｆ．， Ｎｏ．２０７， Ｓｅｃ ３， Ｂｅｉｘｉｎ Ｒｄ．， Ｘｉｎｄｉａｎ Ｄｉｓｔ．， Ｎｅｗ Ｔａｉｐｅｉ Ｃｉｔｙ， Ｔａｉｗａｎ，

(74)【代理人】

【識別番号】100076831

【弁理士】

【氏名又は名称】伊藤 捷雄

(72)【発明者】

【氏名】李 晋棠

【審査官】鹿野 博司

(56)【参考文献】

【文献】国際公開第２０１７／０４３２１６（ＷＯ，Ａ１）

【文献】特開２００５－３２２９３７（ＪＰ，Ａ）

【文献】特開２００３－１４０５７２（ＪＰ，Ａ）

【文献】特開２００３－１１５６１３（ＪＰ，Ａ）

【文献】特開２００９－２２４１９１（ＪＰ，Ａ）

【文献】特開２０１８－０７３９０５（ＪＰ，Ａ）

【文献】特開平１０－２７５９６６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／３４

Ｈ０５Ｋ １／１６

Ｈ０１Ｌ ２５／０４

Ｈ０１Ｌ ３３／００

Ｈ０１Ｌ ３３／６２

Ｇ０９Ｆ ９／３３

Ｇ０９Ｆ ９／００

Ｇ０９Ｆ ９／３０

(57)【特許請求の範囲】

【請求項1】

１つ又は複数の表面実装構造を備える電子装置であって、各該表面実装構造は、
対向する第１の表面と第２の表面とが画定されている基板と、
前記基板の前記第１の表面上に設けられ、少なくとも２本の信号線を備えるパターン回路と、
前記基板の前記第１の表面と前記第２の表面とを連通しており、且つそれぞれが前記少なくとも２本の信号線に対応している少なくとも２つのスルーホールと、
前記基板の前記第１の表面に設けられ、かつその両端が前記パターン回路の前記少なくとも２本の信号線に電気的に接続されている少なくとも１つの光電素子と、
複数の接続パッド組を備える駆動回路板であり、各前記接続パッド組は各前記表面実装構造に対応し、且つ各前記表面実装構造の前記基板の前記第２の表面は前記駆動回路板の複数の接続パッド組を有する表面に設けられ、各前記接続パッド組は少なくとも２つの接続パッドを有し、前記少なくとも２つの接続パッドは前記表面実装構造の前記少なくとも２つのスルーホールにそれぞれ対応している、前記駆動回路板と、
前記１つ又は複数の表面実装構造に対応している１つ又は複数の導電性部材組であり、各前記導電性部材組は少なくとも２つの導電性部材を有し、このうち、各前記表面実装構造の前記少なくとも２つのスルーホール中に導電材料を設けて前記少なくとも２つの導電性部材を形成し、前記少なくとも２つの導電性部材を前記基板の前記第１の表面及び前記第２の表面に延在させることで、それぞれ各前記表面実装構造の前記少なくとも２本の信号線を電気的に接続し、前記駆動回路板の各前記接続パッド組の前記少なくとも２つの接続パッドに直接電気的に接続している、１つ又は複数の導電性部材組と、を備え、
前記駆動回路板が順番に前記接続パッド、対応する前記スルーホール内に位置する前記導電性部材及び対応する信号線を介して、対応する前記光電素子に電気的に接続されることによって前記光電素子を駆動することを特徴とする電子装置。

【請求項2】

前記導電性部材には、はんだペースト、銅ペースト、又は銀ペースト、若しくはその組合わせが含まれる、請求項１に記載の電子装置。

【請求項3】

各前記表面実装構造と対応する前記駆動回路板との間に設けられ、且つ前記表面実装構造と対応して設けられている、バインダを更に備える、請求項１に記載の電子装置。

【請求項4】

前記駆動回路板及び前記基板は一方向で側縁をそれぞれ画定しており、且つ前記駆動回路板の前記側縁と前記基板の前記側縁とが間隔を画定している、請求項１に記載の電子装置。

【請求項5】

前記光電素子の個数は複数であり、前記複数の光電素子は画素間隔を画定しており、前記駆動回路板の前記側縁と前記基板の前記側縁との前記間隔は前記方向で画素間隔の２倍未満である、請求項４に記載の電子装置。

【請求項6】

前記スルーホールと少なくとも一部が重なるとともに、前記スルーホールに位置する前記導電性部材と各前記信号線とが延在している導電パッドとにそれぞれ電気的に接続されているサブ導電性部材を更に備える、請求項１に記載の電子装置。

【請求項7】

前記表面実装構造の前記基板には前記第１の表面と前記第２の表面とを接続する周縁を更に画定しており、前記少なくとも２つのスルーホールは前記基板の前記周縁には位置していない、請求項１に記載の電子装置。

【請求項8】

前記表面実装構造及び対応する前記導電性部材組中にて、前記複数の導電性部材の個数は前記複数のスルーホールの個数未満である、請求項１に記載の電子装置。

【請求項9】

前記表面実装構造には個数が２よりも大きい複数本の信号線及び複数の光電素子が配設されており、各前記信号線には個数が２よりも大きい複数のスルーホールが対応しており、このうち、少なくとも２つの光電素子は同一の信号線上で同一のスルーホール及びその対応する導電性部材を共用している、請求項１に記載の電子装置。

【請求項10】

前記表面実装構造の前記少なくとも１つの光電素子にはチップ又はパッケージが含まれ、前記チップ又は前記パッケージには１つ又は複数の発光ダイオード、１つ又は複数のサブミニ発光ダイオード、１つ又は複数のマイクロ発光ダイオード、又は１つ又は複数のイメージセンサ、若しくはその組合せが含まれる、請求項１に記載の電子装置。

【請求項11】

前記表面実装構造中のパターン回路は薄膜配線又は薄膜素子を備える、請求項１に記載の電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、従来の表面実装技術（ＳＭＴ）とは異なる電子装置及びその製造方法に関する。

【背景技術】

【0002】

電子装置の製造分野において、表面実装技術（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ， ＳＭＴ）は、例えば、プリント回路板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ， ＰＣＢ）の表面上に電子部品をはんだ付けする技術の一つであって、過去のスルーホール部品とは異なり、表面実装技術では電子製品を大幅に小型化して、より薄型化及び軽量化・小型化の目的を達成することができる。

【0003】

従来では、表面実装部材を回路板の接点にはんだ付けすることは、主にはんだペースト（Ｓｏｌｄｅｒ Ｐａｓｔｅ）によって実現され、はんだペーストは回路板には部品をはんだ付けすることが必要なボンディングパッド（又はランド）の上に印刷すればよい。その後、表面実装部材をパッドの上に置き、ソルダーフィートをはんだペーストの位置に対応させて、更に高温リフロー炉にてはんだペーストを液化させると、液化したはんだペーストによりソルダーフィートが被覆され、冷却した後に表面実装部材が回路板の上にはんだ付けられる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の目的は、従来の表面実装部材と駆動回路板とを電気的に接続する技術とは異なる電子装置及びその製造方法を提供するものである。

【0005】

上記目的を達成するために、本発明に係る電子装置は、１つ又は複数の表面実装構造と、駆動回路板と、１つ又は複数の導電性部材組とを備える。各表面実装構造は、基板と、パターン回路と、少なくとも２つのスルーホールと、少なくとも１つの光電素子とを有する。基板には、対向する第１の表面と第２の表面とが画定されている。パターン回路は基板の第１の表面の上に設けられ、パターン回路は少なくとも２本の信号線を備える。少なくとも２つのスルーホールは基板の第１の表面と第２の表面とを連通しており、且つ少なくとも２つのスルーホールはそれぞれ少なくとも２本の信号線に対応している。少なくとも１つの光電素子は基板の第１の表面に設けられ、且つその両端はパターン回路の少なくとも２本の信号線にそれぞれ電気的に接続されている。駆動回路板は、複数の接続パッド組を備えており、各接続パッド組は各表面実装構造に対応し、且つ各表面実装構造の基板の第２の表面は駆動回路板の複数の接続パッド組を有する表面に設けられ、各接続パッド組は少なくとも２つの接続パッドを有し、少なくとも２つの接続パッドは表面実装構造の少なくとも２つのスルーホールにそれぞれ対応している。１つ又は複数の導電性部材組は１つ又は複数の表面実装構造に対応しており、各導電性部材組は少なくとも２つの導電性部材を有し、少なくとも２つの導電性部材は表面実装構造中の少なくとも２つのスルーホールに対応して設けられるとともに、基板の第１の表面及び第２の表面に延在しており、このうち、各少なくとも２つのスルーホール中に設けられた少なくとも２つの導電性部材はそれぞれ各表面実装構造の少なくとも２本の信号線を駆動回路板の各接続パッド組の少なくとも２つの接続パッドに電気的に接続している。

【0007】

一部実施例において、導電性部材には、はんだペースト、銅ペースト、又は銀ペース
ト、若しくはその組合わせが含まれる。

【0008】

一部実施例において、電子装置は更に、各表面実装構造と対応する駆動回路板との間に設けられ、且つ表面実装構造と対応して設けられたバインダを更に備える

【0010】

一部実施例において、駆動回路板及び基板は一方向で側縁をそれぞれ画定しており、且つ駆動回路板の側縁と基板の側縁とが互いに近接している。

【0011】

一部実施例において、光電素子の個数は複数であり、これら光電素子は画素間隔を画定しており、駆動回路板の側縁と基板の側縁との間隔は該方向で画素間隔の２倍未満である。

【0012】

一部実施例において、電子装置は更に、該スルーホールと少なくとも一部が重なるとともに、該スルーホールに位置する該導電性部材と各該信号線とが延在している導電パッドとにそれぞれ電気的に接続されているサブ導電性部材を備える。

【0013】

一部実施例において、表面実装構造の基板に、第１の表面と第２の表面とを接続する周縁を更に画定しており、少なくとも２つのスルーホールは基板の周縁には位置していない。

【0014】

一部実施例において、表面実装構造及び対応する導電性部材組中にて、これら導電性部材の個数はこれらスルーホールの個数未満である。

【0015】

一部実施例において、表面実装構造には個数が２よりも大きい複数本の信号線及び複数の光電素子が配設されており、各信号線には個数が２よりも大きい複数のスルーホールが対応しており、このうち、少なくとも２つの光電素子は同一の信号線上で同一のスルーホール及びその対応する導電性部材を共用している。

【0016】

一部実施例において、表面実装構造の少なくとも１つの光電素子にはチップ又はパッケージが含まれ、チップ又はパッケージには１つ又は複数の発光ダイオード、１つ又は複数のサブミニ発光ダイオード、１つ又は複数のマイクロ発光ダイオード、又は１つ又は複数のイメージセンサ、若しくはその組合せが含まれる。

【0017】

一部実施例において、表面実装構造中のパターン回路は薄膜配線又は薄膜素子を備える。

【0024】

上記によれば、本発明の電子装置において、表面実装構造は基板と、パターン回路と、少なくとも２つのスルーホールと、少なくとも１つの光電素子とを有しており、パターン回路は少なくとも２本の信号線を備えており、少なくとも２つのスルーホールは基板の第１の表面と第２の表面とを連通しており、且つ少なくとも２つのスルーホールはそれぞれ少なくとも２本の信号線に対応しており、少なくとも１つの光電素子は基板の第１の表面に配設され、且つその両端はパターン回路の少なくとも２本の信号線にそれぞれ電気的に接続されている。駆動回路板の接続パッド組は少なくとも２つの接続パッドを有しており、少なくとも２つの接続パッドはそれぞれ表面実装構造の少なくとも２つのスルーホールに対応している。及び、導電性部材組の少なくとも２つの導電性部材は表面実装構造中の少なくとも２つのスルーホールに対応して設けられるとともに、基板の第１の表面及び第２の表面に延在している。このうち、少なくとも２つのスルーホール中に設けられた少なくとも２つの導電性部材はそれぞれ表面実装構造の少なくとも２本の信号線を駆動回路板の接続パッド組の少なくとも２つの接続パッドに電気的に接続するという設計により、本発明の電子装置及びその製造方法は、従来の表面実装部材と駆動回路板とを電気的に接続する技術とは異なっている。

【図面の簡単な説明】

【0025】

【図1A】本発明の一つの実施例の表面実装構造のレイアウトの概略図である。

【図1B】図１Ａ中に示された、１Ｂ-１Ｂ切断線に沿った断面概略図である。

【図1C】図１Ａ中に示された、１Ｃ-１Ｃ切断線に沿った断面概略図である。

【図2】本発明の一つの実施例の駆動回路板のレイアウトの概略図である。

【図3】本発明の一つの実施例の電子装置のレイアウトの概略図である。

【図4A】本発明の異なる実施例の表面実装構造のレイアウトの概略図である。

【図4B】本発明の異なる実施例の表面実装構造のレイアウトの概略図である。

【図5A】本発明のまた一つの実施例の表面実装構造のレイアウトの概略図である。

【図5B】図５Ａ中に示された、５Ｂ-５Ｂ切断線に沿った断面概略図である。

【図5C】図５Ａ中に示された、５Ｃ-５Ｃ切断線に沿った断面概略図である。

【図5D】図５Ａ中に示された、５Ｄ-５Ｄ切断線に沿った断面概略図である。

【図5E】図５Ａ中に示された、５Ｅ-５Ｅ切断線に沿った断面概略図である。

【図6】本発明のまた一つの実施例の駆動回路板のレイアウトの概略図である。

【図7】本発明のまた一つの実施例の電子装置のレイアウトの概略図である。

【図8A】本発明のまた一つの実施例の表面実装構造のレイアウトの概略図である。

【図8B】図８Ａの表面実装構造の回路概略図である。

【図9A】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9B】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9C】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9D】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9E】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9F】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9G】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9H】本発明の一つの実施例の電子装置の製造手順概略図である。

【図9I】図９Ｈ中に示された、９Ｉ-９Ｉ切断線に沿った断面概略図である。

【図10A】本発明の他の一つの実施例の電子装置の局部製造手順概略図である。

【図10B】本発明の他の一つの実施例の電子装置の局部製造手順概略図である。

【図11A】本発明のまた一つの実施例の電子装置の局部拡大概略図である。

【図11B】本発明のまた一つの実施例の電子装置の局部拡大概略図である。

【発明を実施するための形態】

【0026】

以下にて関連する図面を参照して、本発明の一部実施例に係る電子装置及びその製造方法を説明するが、同じ構成要素には同じ符号を付して説明する。

【0027】

本発明の電子装置及びその製造方法は下記する査定待ちの台湾特許出願案に関係するものであり、これらの全ては本出願案と合わせて同じ所有者に帰属しており、これらの各々の特許出願案の全ての内容は参照する方式で本文に組み込んである。
（１）台湾特許出願案第１０７１２２６６２号、発明名称「電子装置及びその製造方法」。
（２）台湾特許出願案第１０８１０７１７４号、発明名称「電子装置及びその製造方法」。
（３）台湾特許出願案第１０６１３６５２３号、発明名称「電子装置及びその製造方法」。及び
（４）台湾特許出願案第１０６１１６７２５号、発明名称「電子装置及びその製造方法」。

【0028】

本発明の電子装置は、少なくとも１つの表面実装構造と、駆動回路板と、少なくとも１つの導電性部材組とを備える。このうち、導電性部材組、表面実装構造、及び駆動回路板のうちの接続パッド組は、その個数が互いに対応するとともに、各導電性部材組の少なくとも２つの導電性部材はそれぞれ各表面実装構造の少なくとも２つのスルーホールに配置されることで、各接続パッド組の少なくとも２つの接続パッドに接触して、各導電性部材組は各表面実装構造を駆動回路板に電気的に接続することができる。表面実装構造、接続パッド組及び導電性部材組の個数を互いに対応させて、接続パッド組中の接続パッド、導電性部材組中の導電性部材と、表面実装構造のスルーホールとを各種個数の配列で組み合わせることで、本発明の電子装置の異なる実施態様を実現することができる。なお、表面実装構造及び駆動回路板は、個別の製造工程により製造された２つの個別の部材であるということが合理的に理解されることができ、しかも本発明でカバーされ、そしてその等価的な実施態様によって、表面実装構造と駆動回路板との間は各種個数の配列で組み合わせることで、互いの組合せの柔軟性、及び応用はかなり広汎に亘ることになる。各実施態様は下記にて分けて説明する。

【0029】

図１Ａは本発明一つの実施例の表面実装構造のレイアウトの概略図であり、図１Ｂ及び図１Ｃは、それぞれ図１Ａ中に示された、１Ｂ-１Ｂ切断線及び１Ｃ-１Ｃ切断線に沿った断面概略図であり、図２は本発明の一つの実施例の駆動回路板のレイアウトの概略図であり、そして、図３は本発明の一つの実施例の電子装置のレイアウトの概略図である。

【0030】

まず図３を参照されたい。電子装置１は、複数の表面実装構造２と、駆動回路板３と、複数の導電性部材組とを備える。複数の表面実装構造２は駆動回路板３上に設けられ、且つ対応する導電性部材組を介してそれぞれ駆動回路板３に電気的に接続されている。本実施例の複数の表面実装構造２は、例えば２次元マトリクス配列の方式で駆動回路板３上に設けられることで、駆動回路板３を介してこれら表面実装構造２を駆動する。異なる実施例において、これら表面実装構造２は、例えば１次元マトリクス配列又は不規則の配列といったその他配列方式としてもよく、これに限定されない。ここで、表面実装構造２はパッシブマトリクス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ， ＰＭ）型の光電構造を例としており、パッシブマトリクスの駆動回路板３を組み合わせて、電子装置１をパッシブマトリクス型装置とすることができる。異なる実施例において、アクティブ型の駆動回路板を組み合わせると、電子装置はアクティブマトリクス型装置とすることができる。

【0031】

図１Ａないし図１Ｃに示すように、各表面実装構造２は、基板２１と、パターン回路２２と、少なくとも２つのスルーホール２３と、少なくとも１つの光電素子２４とを備える。

【0032】

基板２１には、対向する第１の表面Ｓ１と第２の表面Ｓ２とが画定されている。このうち、基板２１は絶縁基板とするか、又は導電基板に絶縁層を更に増設することができ、基板２１は軟質基板又は硬質基板とすることができるが、これに限定されない。

【0033】

パターン回路２２は基板２１の第１の表面Ｓ１上に設けられ、且つパターン回路２２は少なくとも２本の信号線Ｌ１、Ｌ２を備える。一部実施例において、パターン回路２２は、例えば導電性配線又は絶縁層といった薄膜配線及び/又は薄膜トランジスタ、キャパシタ又は抵抗器などの素子である薄膜素子を備えることができる。本実施例のパターン回路２２は薄膜配線を備えており、しかも２本の信号線Ｌ１、Ｌ２及び、各信号線Ｌ１、Ｌ２に接続された導電パターンを備えるものを例としている。また説明するが、パターン回路２２は１つの通称であって、基板２１上に形成された膜層又は素子であれば、いずれもパターン回路と言うことができる。一部実施例において、パターン回路２２は、例えば走査線又はデータ線といった信号を送信するリード線又は配線を備えてもよく、電子装置の機能及び用途に応じて決定してもよい。

【0034】

少なくとも２つのスルーホール２３は基板２１の第１の表面Ｓ１と第２の表面Ｓ２（図１Ｂ及び図１Ｃも参照）とを連通しており、且つ少なくとも２つのスルーホール２３はそれぞれ少なくとも２本の信号線Ｌ１、Ｌ２に対応している。本実施例の表面実装構造２は、２つのスルーホール２３を有し、且つ２つのスルーホール２３が、少なくとも２本の信号線Ｌ１、Ｌ２が延在している導電パッドにそれぞれ位置しているものを例としている。このうち、１つのスルーホール２３は信号線Ｌ１に対応するとともに、信号線Ｌ１を接続する導電パターン上に位置しており、そして他方のスルーホール２３は信号線Ｌ２に対応するとともに、信号線Ｌ２を接続する導電パターン上に位置している。また、本実施例の表面実装構造２の基板２１は、第１の表面Ｓ１と第２の表面Ｓ２とを接続する周縁Ｓ３を更に画定しており、そして２つのスルーホール２３は基板２１の内側に位置しており、基板２１の周縁Ｓ３上には位置していない。このような設計によって、従来の表面実装部材では基板の周縁上にスルーホールを設けて、且つスルーホール内の導電性材料を用いて駆動回路板に電気的に接続するという手法と比べて、本実施例では２つのスルーホール２３が基板２１の内側に位置していることから、表面実装構造２を駆動回路板３に電気的に接続する際の占有空間が小さくなり、ひいては電子装置１が同じサイズであるという前提において電子装置１の素子設置密度を向上することができる（つまり電子装置の解像度を向上する）。

【0035】

少なくとも１つの光電素子２４は基板２１の第１の表面Ｓ１に設けられ、且つその両端はパターン回路２２の少なくとも２本の信号線Ｌ１、Ｌ２にそれぞれ電気的に接続されている。光電素子２４にはチップ（ｃｈｉｐ）又はパッケージ（ｐａｃｋａｇｅ）が含まれ、チップ又はパッケージは例えば１つ又は複数の発光ダイオード（ＬＥＤ）、１つ又は複数のサブミニ発光ダイオード（ｍｉｎｉ ＬＥＤ）、１つ又は複数のマイクロ発光ダイオード（ｍｉｃｒｏ ＬＥＤ）、若しくは、１つ又は複数のイメージセンサ（ｉｍａｇｅ ｓｅｎｓｏｒ）、若しくはその組合せが含まれるが、これに限定されない。本実施例の光電素子２４の個数は１個であり、しかも１つのフリップチップ型の発光ダイオードチップが含まれ、且つ２つの接続パッドＰ１、Ｐ２を介して、信号線Ｌ１、Ｌ２に接続された導電パターン上に対応するように設けられることで、光電素子２４は２つの接続パッドＰ１、Ｐ２を介してパターン回路２２の２本の信号線Ｌ１、Ｌ２に電気的に接続されている。一部実施例において、発光ダイオードチップは例えば赤色光、又は青色光、又は緑色光、又は紫外線、又は赤外線、又はその他波長の光線を出射することができるが、これに限定されない。

【0036】

図２を参照されたい。駆動回路板３は複数の接続パッド組３１を備えており、これら接続パッド組３１は２次元マトリクス状に配列されている。各接続パッド組３１は各表面実装構造２に対応しており、且つ各表面実装構造２の基板２１の第２の表面Ｓ２は、駆動回路板３にて複数の接続パッド組３１を有する表面に設けられている（図３）。言い換えるならば、本実施例において、各々の表面実装構造２はそれぞれその下表面（第２の表面Ｓ２）を介して駆動回路板３の表面の対応する接続パッド組３１に設けられている（１つの表面実装構造２は１つの単位の接続パッド組３１に対応している）。このうち、各々の接続パッド組３１は少なくとも２つの接続パッド３１１、３１２を有しており、且つ少なくとも２つの接続パッド３１１、３１２はそれぞれ表面実装構造２の少なくとも２つのスルーホール２３に対応している。本実施例の各接続パッド組３１は２つの接続パッド３１１、３１２を有するとともに、それぞれ２つのスルーホール２３に対応して設けられたものを例としている（接続パッド３１１、３１２の合計個数はスルーホール２３の個数と同数である）。このうち、接続パッド３１１は表面実装構造２のうちの１つのスルーホール２３（図１Ａの右上側のスルーホール２３）に対応して接続されており、そして接続パッド３１２は表面実装構造２の他の１つのスルーホール２３（図１Ａの左下側のスルーホール２３）に対応して接続されている。また、本実施例の駆動回路板３は更に、交差して設けられた複数本のリード線Ｔ１、Ｔ２を備えてもよく、各接続パッド組３１のこれら接続パッド３１１は、横方向に設けられたリード線Ｔ１上に順次設けられており、且つ各接続パッド組３１のこれら接続パッド３１２は、縦方向に設けられたリード線Ｔ２上に順次設けられている。

【0037】

再度図１Ａ及び図３を参照されたい。複数の導電性部材組はこれら表面実装構造２に対応している。このうち、各導電性部材組は少なくとも２つの導電性部材４１を有しており、少なくとも２つの導電性部材４１は表面実装構造２における少なくとも２つのスルーホール２３に対応して設けられるとともに、基板２１の第１の表面Ｓ１及び第２の表面Ｓ２に延在している。本実施例の各導電性部材組は、２つの導電性部材４１を有するものを例としている。導電性部材４１の材料には、例えばはんだペースト、銅ペースト、又は銀ペースト、若しくはその組合せが含まれるが、これに限定されない。ここで、各導電性部材組のこの２つの導電性部材４１は、各表面実装構造２における２つのスルーホール２３内に個別に対応して設けられており（本実施例では、導電性部材４１の個数はスルーホール２３の個数と同数である）、しかも基板２１の第１の表面Ｓ１及び第２の表面Ｓ２に延在することで、各表面実装構造２の各スルーホール２３中に設けられた導電性部材４１が、それぞれ各表面実装構造２の２本の信号線Ｌ１、Ｌ２を駆動回路板３の各接続パッド組３１の２つの接続パッド３１１、３１２に電気的に接続することができる。言い換えるならば、本実施例は、表面実装構造２の内側に位置する２つのスルーホール２３及び２つのスルーホール２３内に位置する導電性部材組（２つの導電性部材４１）、及び駆動回路板３上の接続パッド組３１（接続パッド３１１、３１２）を用いて、駆動回路板３が対応する接続パッド３１１、３１２、対応する導電性部材４１及び対応する信号線Ｌ１、Ｌ２を介して、対応する光電素子２４に電気的に接続されることで、各光電素子２４（発光ダイオード）の発光を駆動することができるというものである。

【0038】

そして、図４Ａ及び図４Ｂは、それぞれ本発明の異なる実施例の表面実装構造のレイアウトの概略図である。

【0039】

上記した実施例の表面実装構造２との主な相違点は、図１Ａの表面実装構造２では２本の信号線Ｌ１、Ｌ２と、１つの光電素子２４しかないのに対し、図４Ａ及び図４Ｂの表面実装構造では、２よりも大きい３本の信号線と、２つの光電素子２４とがそれぞれ配設されている点である。このうち、図４Ａの２つの光電素子２４は横方向配列（１×２）であるが、図４Ａの２つの光電素子２４は縦方向配列（２×１）である。

【0040】

図４Ａの表面実装構造には３本の信号線（増設した信号線はＬ４で表記する）及び２つの光電素子２４が配設されている。このうち、左側の光電素子２４は信号線Ｌ１と信号線Ｌ２とに電気的に接続されるとともに、それぞれ信号線Ｌ１、Ｌ２及び対応する２つのスルーホール２３（及び２つの導電性部材、図示せず）を介して、それぞれ駆動回路板（図示せず）に電気的に接続されており、そして右側の光電素子２４は信号線Ｌ１と信号線Ｌ４とに電気的に接続され、且つ信号線Ｌ４は対応するスルーホール２３（及び導電性部材）を介して駆動回路板に電気的に接続されている。よって、図４Ａの２つの光電素子２４は、同一の信号線Ｌ１上で同一のスルーホール２３（及びその対応する導電性部材）を共用している。このようなスルーホール２３を共用するように配設することにより、電子装置の素子設置密度を向上できるのみならず、同じ画素（同数の光電素子２４）を維持した状態でも、スルーホールの個数を減らして穴開けコストを削減することもできる。

【0041】

また、図４Ｂの表面実装構造にも個数が２よりも大きい３本の信号線（増設した信号線はＬ３で表記する）及び２つの光電素子２４が配設されている。このうち、上側の光電素子２４は信号線Ｌ１と信号線Ｌ２とに電気的に接続されるとともに、それぞれ信号線Ｌ１、Ｌ２及び対応する２つのスルーホール２３（及び２つの導電性部材、図示せず）を介して、それぞれ駆動回路板（図示せず）に電気的に接続されており、そして下側の光電素子２４は信号線Ｌ２と信号線Ｌ３とに電気的に接続され、且つ信号線Ｌ３は対応するスルーホール２３（及び導電性部材、図示せず）を介して駆動回路板に電気的に接続されている。よって、図４Ｂの２つの光電素子２４は、同一の信号線Ｌ２上で同一のスルーホール２３（及びその対応する導電性部材）を共用している。このスルーホール２３を共用するように配設することにより、電子装置の素子設置密度を向上して、コストを削減することができる。

【0042】

また、図５Ａないし図７を参照されたい。このうち、図５Ａは本発明のまた一つの実施例の表面実装構造のレイアウトの概略図であり、図５Ｂないし図５Ｅは、それぞれ図５Ａ中に示された、５Ｂ-５Ｂ切断線、５Ｃ-５Ｃ切断線、５Ｄ-５Ｄ切断線及び５Ｅ-５Ｅ切断線に沿った断面概略図であり、図６は本発明のまた一つの実施例の駆動回路板のレイアウトの概略図であり、そして図７は本発明のまた一つの実施例の電子装置のレイアウトの概略図である。

【0043】

まず図７を参照されたい。電子装置１ａは、複数の表面実装構造２ａと、駆動回路板３ａと、複数の導電性部材組とを備える。複数の表面実装構造２ａは駆動回路板３ａ上に設けられるとともに、対応する導電性部材組を介してそれぞれ駆動回路板３ａに電気的に接続されている。本実施例の複数の表面実装構造２ａは、２次元マトリクス配列の方式駆動回路板３ａ上に設けられ。駆動回路板３ａは、これら表面実装構造２ａを駆動する。当然のこと、表面実装構造は１次元マトリクス配列に限定されない。本実施例の表面実装構造２ａは、パッシブマトリクス式（ＰＭ）の光電構造を例としており、パッシブタイプの駆動回路板３ａを組み合わせることで、電子装置１ａをパッシブマトリクス型装置としている。

【0044】

図５Ａに示すように、上記した実施例の表面実装構造２との主な相違点は、図５Ａの表面実装構造２ａでは基板２１上に４つの光電素子２４が設けられており、４つの光電素子２４が２×２のマトリクス状に配列されている点である。また、表面実装構造２ａは更に、４本の信号線Ｌ１、Ｌ２、Ｌ３、Ｌ４を有する。

【0045】

図５Ａでは、パターン回路２２ａは４本の信号線Ｌ１、Ｌ２、Ｌ３、Ｌ４を備える以外に、各信号線Ｌ１、Ｌ２、Ｌ３、Ｌ４に接続された導電パターンを更に備える。このうち、信号線Ｌ１、Ｌ３は横方向で配設されるとともに、縦方向に配設された信号線Ｌ２、Ｌ４と交差することで４つの画素を画定しており、各画素には１つの光電素子２４が対応している。また、本実施例のスルーホール２３の個数は４つであり、且つ各々の１つのスルーホール２３（及び対応する光電素子２４）はそれぞれ１本の信号線Ｌ１、Ｌ２、Ｌ３、Ｌ４に対応している。このうち、４つのスルーホール２３のいずれもが基板２１の内側に位置しており、しかも基板２１の周縁Ｓ３には位置していないことから、これにより、従来のものと比べて、同じサイズであるという前提にて電子装置１ａの素子設置密度を向上することができる。

【0046】

また、図６に示すように、本実施例の駆動回路板３ａの各接続パッド組は８つの接続パッド３１１、３１２、…３１８を有する。図６の左上側領域Ａの接続パッド組を例とすると、このうちの４つの接続パッド３１１、３１２、３１７、３１８はそれぞれ表面実装構造２ａの４つのスルーホール２３に対応している。本実施例の接続パッド３１１～３１８の個数（８つ）がスルーホール２３の個数（４つ）よりも多く、各導電性部材組の導電性部材４１の個数もまたスルーホール２３の個数と同数である。

【0047】

説明したいことは次の点である。即ち、異なる実施例において、表面実装構造と駆動回路板とを電気的に接続した構成を保持して、表面実装構造及び対応する導電性部材組にて、もしこれら導電性部材４１の個数がこれらスルーホール２３の個数よりも少なければ、スルーホール２３が多くなる（ドリル穴をより多く開ける）。しかし導電性部材４１が少ないとき、各表面実装構造中の各々１つのスルーホール２３中に導電性部材４１を配設せずとも対応する光電素子を駆動することができる。よって、これら導電性部材４１の個数はこれらスルーホール２３の個数よりも少なくすることができ、少なくとも２つの光電素子が同一の信号線上で同一のスルーホール２３を共用し、及び上記したスルーホール２３に対応する導電性部材４１を共用する設計により、電子装置の製造コストを削減でき（それほど多くの導電性部材４１を配設する製造工程を必要とせず、コストを低くできる）、同時に電子装置を同じ画素（同数の光電素子２４）の状態を維持することができる、ということである。当業者が使用者の異なるニーズを柔軟に満たすために、同数の表面実装構造を製造するという状況にて、個数がスルーホールと同数又はスルーホールよりも少ない導電性部材を選択することができ、表面実装構造と駆動回路板との電気的な接続を保持して、駆動回路板を用いてこれら表面実装構造上の光電素子を駆動するようにするだけでよい。また、導電性部材のスルーホールを配設しなくとも、上記した製造工程にて不具合が生じた場合には、電気的な接続の補強用として導電性部材を再度設置してもよい。

【0048】

また、再度図５Ａ及び図６を参照されたい。本実施例の表面実装構造２ａでは、信号線Ｌ１で電気的に接続された２つの上側（横方向）の光電素子２４で言えば、この２つの光電素子２４は同一の信号線Ｌ１上で同一のスルーホール２３及びその対応する導電性部材４１も共用しており、そして駆動回路板３ａの対応する接続パッド３１１に電気的に接続されている。信号線Ｌ３で電気的に接続された２つの下側（横方向）の光電素子２４で言えば、この２つの光電素子２４は同一の信号線Ｌ３上で同一のスルーホール２３及びその対応する導電性部材４１も共用しており、そして駆動回路板３ａの対応する接続パッド３１７に電気的に接続されている。

【0049】

また、更に、信号線Ｌ２で電気的に接続された２つの左側（縦方向）の光電素子２４で言えば、この２つの光電素子２４は同一の信号線Ｌ２上で同一のスルーホール２３及びその対応する導電性部材４１も共用しており、そして駆動回路板３ａの対応する接続パッド３１２に電気的に接続されている。更に、信号線Ｌ４で電気的に接続された２つの右側（縦方向）の光電素子２４で言えば、この２つの光電素子２４は同一の信号線Ｌ４上で同一のスルーホール２３及びその対応する導電性部材４１も共用しており、そして駆動回路板３ａの対応する接続パッド３１８に電気的に接続されている。これらスルーホール２３を共用するように配設することで、電子装置１ａの素子設置密度を向上するのみならず、コストも削減することができる（ドリル穴は光電素子２４（画素）よりも少ないため）。

【0050】

また、図８Ａは本発明の又一つの実施例の表面実装構造のレイアウトの概略図であり、そして図８Ｂは図８Ａの表面実装構造の回路概略図である。図８Ａ及び図８Ｂに示すように、本実施例の表面実装構造２ｂはアクティブマトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ， ＡＭ）型の光電構造を例としており、アクティブタイプの駆動回路板（図示せず）を組み合わせて、構成された電子装置をアクティブマトリクス型装置とすることができる。一部実施例において、複数の表面実装構造２ｂは２次元マトリクス配列の方式、又はその他配列方式で対応する駆動回路板上に配設することで、駆動回路板を介してこれら表面実装構造２ｂの光電素子２４を駆動することができる。

【0051】

図８Ａに示すように、上記した実施例の表面実装構造２ａとの主な相違点は、本実施例の表面実装構造２ｂは９つの光電素子２４を有し、且つ３×３のマトリクス配列に配列されている点である（合計９つの画素を有する）。このうち、各光電素子２４（各画素）は３つの発光ダイオード（ＬＥＤ）を備えることで３つのサブ画素を構成しており、各サブ画素はそれぞれ１つの発光ダイオードチップを備えることができ、且つ３つのサブ画素中の３つの発光ダイオードはそれぞれ赤色、青色及び緑色のＬＥＤとすることで、フルカラーの画素を形成して、これによりフルカラーのＬＥＤディスプレイを構成することができる。

【0052】

図８Ａの左上隅の画素を例とすると、パターン回路２２ｂの信号線は、横方向に配置され且つ隣接する画素に接続された複数の信号線Ｖｓｃａｎ、Ｖ-ＬＥＤと、縱方向に配置され且つ隣接する画素に接続された信号線Ｖｄａｔａ-Ｒ、Ｖｄａｔａ-Ｇ、Ｖｄａｔａ-Ｂ、ＶＤＤ-Ｒ、ＶＤＤ-Ｇ、ＶＤＤ-Ｂとを備える。これ以外に、パターン回路２２ｂは更に、領域Ｂ中に位置する薄膜素子、回路及び各信号線に接続された導電パターンを備えることができる。具体的には図８Ａを参照されたい。このうち、領域Ｂ中の薄膜回路には、図８Ｂに示すような２Ｔ１Ｃ回路構成が含まれ得る（図８Ａには図示せず）。図８Ｂの２Ｔ１Ｃ回路構成中には、２つのトランジスタＴ３、Ｔ４と複数本の信号線を備える以外に、更にキャパシタＣを備えることができる。２Ｔ１Ｃ回路構成の素子接続関係は図８Ｂを参照できることから、ここでは別途説明しない。異なる実施例において、領域Ｂ中の薄膜回路は例えば４Ｔ２Ｃ又は５Ｔ１Ｃといったその他の回路構成としてもよい。

【0053】

したがって、信号線Ｖｓｃａｎが伝送する走査信号がトランジスタＴ３を導通させると、データ信号を信号線Ｖｄａｔａを介してトランジスタＴ３を通じてトランジスタＴ４のゲート電極に送信して、トランジスタＴ４を導通させて、データ電圧が信号線ＶＤＤ、トランジスタＴ４を介して対応する光電素子２４に送信されることで光電素子２４を発光させる。当業者は、図８Ｂの回路構成及び図８Ａの素子配置に基づいて、各画素の動作原理及び詳細な手順を理解することができることから、ここでは別途説明しない。

【0054】

また、図８Ａの左上隅の画素のスルーホール２３の個数は４つであり（表面実装構造２ｂ全般で２４個のスルーホール２３を有する）、且つこれらスルーホールに設けられた対応する導電性部材（図示せず）を介して対応する駆動回路板（図示せず）にそれぞれ電気的に接続されることで、駆動回路板を介して表面実装構造２ｂの光電素子２４を発光させるように駆動する。また、図８Ａの表面実装構造２ｂにもスルーホール２３を共用するが配設を有する。

【0055】

本実施例の表面実装構造２ｂの２４個のスルーホール２３はいずれもが基板２１の内側に位置するとともに、基板２１の周縁Ｓ３上には位置していない。これにより、電子装置が同じサイズであるという前提において電子装置の素子設置密度を向上することができ、つまりは同じサイズの電子装置では画素数を向上することができる。また、本実施例の各導電性部材組の導電性部材の個数もまたスルーホール２３の個数と同数である。異なる実施例において、表面実装構造２ｂと駆動回路板とを電気的に接続した構成を保持して、表面実装構造２ｂ及び対応する導電性部材組にて、もしこれら導電性部材の個数がこれらスルーホール２３の個数よりも少なければ、スルーホール２３が多くなるが、しかし導電性部材が少ないとき、各表面実装構造２ｂ中の各々１つのスルーホール２３中に導電性部材を配設せずともその対応する光電素子２４を駆動することができるため、よって、これら導電性部材の個数はこれらスルーホール２３の個数よりも少なくすることができ、電子装置の製造コストを削減できる。

【0056】

また、本発明では電子装置の製造方法を提示しており、以下を含むことができる。各々が、基板と、パターン回路と、少なくとも２つのスルーホールと、少なくとも１つの光電素子とを備える複数の表面実装構造を準備する。基板には対向する第１の表面及び一第２の表面が画定されている。パターン回路は該基板の該第１の表面に形成されており、該パターン回路は少なくとも２本の信号線を備える。少なくとも２つのスルーホールは該基板の該第１の表面と該第２の表面とを連通し、且つ該少なくとも２つのスルーホールはそれぞれ該少なくとも２本の信号線に対応している。少なくとも１つの光電素子は該基板の該第１の表面に設けられ且つその両端はパターン回路も該少なくとも２本の信号線にそれぞれ電気的に接続されている（ステップＳ０１）。駆動回路板を準備するとともに、各該表面実装構造の該基板の該第２の表面を該駆動回路板の複数の接続パッド組を有する表面にそれぞれ設けることであり、このうち、各該接続パッド組は各該表面実装構造に対応するとともに、少なくとも２つの接続パッドを有しており、該少なくとも２つの接続パッドは該表面実装構造の該少なくとも２つのスルーホールにそれぞれ対応している（ステップＳ０２）。及び、各該表面実装構造の該少なくとも２つのスルーホール中に導電材料を設けて少なくとも２つの導電性部材を形成し、該少なくとも２つの導電性部材を該基板の該第１の表面及び該第２の表面に延在させるとともに、各該少なくとも２つのスルーホール中の該少なくとも２つの導電性部材をそれぞれ各該表面実装構造の該少なくとも２本の信号線を該駆動回路板の各該接続パッド組の該少なくとも２つの接続パッドに電気的に接続する（ステップＳ０３）。このうち、ステップＳ０２とステップＳ０３との順序は交換可能である。言い換えれば、まずステップＳ０３の導電材料を設ける製造工程の後、各表面実装構造をそれぞれ駆動回路板上に設けてもよい。

【0057】

以下、図９Ａないし図９Ｈを参照して、上記した製造方法を説明する。このうち、図９Ａないし図９Ｈはそれぞれ本発明の一つの実施例の電子装置の製造手順概略図である。ここで、上記した図７の電子装置１ａの製造方法を例としているが、当業者は、電子装置１ａの製造方法からその他実施例の電子装置の製造手順を類推できる。

【0058】

以下では、まず電子装置１ａの複数の表面実装構造２ａの製造手順を紹介する。

【0059】

図９Ａに示すように、まず大面積の基板２１上に、複数本で配列され且つ横方向配置された信号線Ｌ１、Ｌ３、及び各信号線Ｌ１、Ｌ３に接続された導電パターンを形成する。続いて、基板２１上に、複数本で配列され且つ縦方向配置された信号線Ｌ２、Ｌ４、及び各信号線Ｌ２、Ｌ４に接続された導電パターンを形成することで、複数のパターン回路２２ａを得る。このうち、信号線Ｌ１、Ｌ３と信号線Ｌ２、Ｌ４との短絡を防止するために、信号線Ｌ２、Ｌ４及びこれに接続された導電パターンを形成する前に、信号線Ｌ１、Ｌ３及びその導電パターン上を絶縁層で被覆して（図９Ａでは図示せず）、更に信号線Ｌ２、Ｌ４及びこれに接続された導電パターンを形成する。

【0060】

ここでは、基板２１には対向する第１の表面Ｓ１及び第２の表面Ｓ２が画定されており、パターン回路２２ａは第１の表面Ｓ１上に形成されている。一部実施例において、基板２１は硬質基板又は軟質基板とすることができる。もし基板２１が軟質基板であるとき、後々に素子を後続の製造工程を通じて軟質基板上にスムースに形成することができるようにし、しかもこの軟質基板を取り扱いしやすくするために、まず軟質基板を硬質キャリア板上に形成するとともに、その後のステップ中にて硬質キャリア板を除去することができる。もし基板２１が硬質基板であるとき、この手順は必要としない。基板２１の材質はガラス、樹脂、金属又はセラミックス、又は複合材質とすることができる。このうち、樹脂材質は可撓性を有するとともに、有機高分子材料を含み、有機高分子材料のガラス転移温度（Ｇｌａｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ、 Ｔｇ）は例えば２５０℃ないし６００℃の間とすることができ、好ましい温度範囲は例えば３００℃ないし５００℃の間とすることができる。このように高いガラス転移温度により、後続の製造工程にて基板２１上に直接薄膜製造工程を行って薄膜トランジスタ及びその他素子又は配線を形成することができる。前記した有機高分子材料は熱可塑性材料、例えばポリイミド（ＰＩ）、ポリエチレン（Ｐｏｌｙｅｔｈｙｌｅｎｅ、 ＰＥ）、ポリ塩化ビニル（Ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ、 ＰＶＣ）、ポリスチレン（ＰＳ）、アクリル（アクリル酸、ａｃｒｙｌｉｃ）、フルオロポリマー（Ｆｌｕｏｒｏｐｏｌｙｍｅｒ）、ポリエステル繊維（ｐｏｌｙｅｓｔｅｒ）又はナイロン（ｎｙｌｏｎ）とすることができる。

【0061】

回路２２ａの材料は金属（例えばアルミニウム、銅、銀、モリブデン、チタン）又はその合金により構成される単層又は多層構造を使用することができる。ここで、薄膜製造工程を用いて、基板２１上にパターン回路２２ａを形成することができる。パターン回路２２ａは基板２１上に直接形成することができる。又は、パターン回路２２ａは基板２１上に間接的に形成してもよく、例えば両者の間にはバッファ層又は絶縁層を有するが、これに限定されない。上記した薄膜製造工程は、低温ポリシリコン（ＬＴＰＳ）製造工程、アモルファスシリコン（ａ-Ｓｉ）製造工程又は金属酸化物（例えばＩＧＺＯ）半導体製造工程等を含むことができるが、本発明はこれに限定されない。

【0062】

図９Ｂに示すように、更に複数の接続パッド組（接続パッドＰ１、Ｐ２）を、各信号線Ｌ１、Ｌ２に対応して接続された導電パターン上に形成する。接続パッドＰ１、Ｐ２の材料は例えば銅、銀又は金、又はその組合わせ、又はその他適した導電材料であるが、これに限定されない。一部実施例において、厚めの接続パッドＰ１、Ｐ２を製作するために、例えば電気めっき、プリント、又は蒸着剥離パターニング（Ｌｉｆｔ-ｏｆｆ ｐａｔｔｅｒｎｉｎｇ）製造等方式で接続パッドＰ１、Ｐ２を製作することができる。

【0063】

図９Ｃに示すように、続いて、更に基板２１上に選択的に穴開けを行って複数のスルーホール２３を形成するが、このうち、各スルーホール２３は基板２１の第１の表面Ｓ１と第２の表面Ｓ２とを連通し、且つこれらスルーホール２３はそれぞれ信号線Ｌ１～Ｌ４に対応している。一部実施例において、複数の表面実装構造を準備するステップ中には更に、表面実装構造２ａの各信号線Ｌ１～Ｌ４には個数が２よりも大きい複数のスルーホール２３を対応させるステップを含むことができる。スルーホール２３を共用する方式によって、電子装置の素子設置密度を向上できるのみならず、コストも削減できる。言及しておきたいことは、上記した接続パッドＰ１、Ｐ２の製作と、選択的に穴開けを行う順序は入れ替えてもよい、ということである。

【0064】

図９Ｄに示すように、続いて、光電素子２４の設置工程を行って、複数の光電素子２４を対応する接続パッドＰ１、Ｐ２上にそれぞれ設けて、光電素子２４の２つの端をそれぞれ接続パッドＰ１、Ｐ２を介してパターン回路２２の対応する信号線Ｌ１～Ｌ４に電気的に接続することができる。

【0065】

その後、図９Ｅに示すように、切断工程を行って、複数の表面実装構造２ａを得る。図９Ｅの表面実装構造２ａの構造は図５Ａと同じであることから、詳細な技術内容は上記した図５Ａないし図５Ｅ及びその対応する説明を参照できるため、ここでは別途説明しない。一部実施例において、複数の表面実装構造２ａを準備するステップ中には更に、各表面実装構造２ａに複数の光電素子２４を設けるステップを含むことができ、このうち各光電素子２４一個又は複数のチップを含む。言及しておきたいことは、切断工程は図９Ｄの後に限定されず、図９Ａ、図９Ｂ、又は図９Ｃの後に行ってもよく、各階段設備及びその対応する後工程の製造工程能力により決定することができる、ということである。

【0066】

その後、更に図９Ｅのこれら表面実装構造２ａを図９Ｆの駆動回路板３ａに順次設ける。しかしながら、これら表面実装構造２ａを駆動回路板３ａに順次設ける前に、これら表面実装構造２ａを仮止めするために、図９Ｆを参照するに、駆動回路板３ａを提供するステップ中には更に、複数のバインダ５を駆動回路板３ａにて複数の接続パッド組を有する表面上に形成するとともに、各バインダ５を対応させて表面実装構造２ａを駆動回路板３ａに位置決めするステップを含む。ここで、各バインダ５は例えばレッドグルーであり、各表面実装構造２ａ（一時的に）を駆動回路板３ａ上に固定する（図９Ｇ）。その後、図９Ｈに示すように、更にスルーホール２３内にて導電材料の設置工程を行う。ここで、導電材料をこれらスルーホール２３にジェットプリントする方式でこれら導電性部材４１を形成して、各導電性部材４１をそれぞれ基板２１の第１の表面Ｓ１及び第２の表面Ｓ２に延在させることができ（図９Ｉ）、更にリフロー（ｒｅｆｌｏｗ）製造工程を行った後、各表面実装構造２ａと駆動回路板３ａとを電気的に接続する。このうち、導電材料は、例えばはんだペースト、シルバーペースト、又は異方性導電性接着剤、その組合わせ、又はその他適した材料を含むことができるが、これに限定されない。本実施例では、導電材料を選択的にジェットプリント（Ｊｅｔｔｉｎｇ）する方式でこれらスルーホール２３中にこれら導電性部材４１を形成する。ジェットプリント工程を利用できる以外に、異なる実施例においては更に、例えばディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、又は電気めっき（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）等方式を選択的に用いて導電材料を設けることができるが、これに限定されない。一部実施例において、導電材料を設けるステップ中には更に、導電材料をこれらスルーホール２３中に選択的にジェットプリントすることで、これら導電性部材４１を形成することを含み、これら導電性部材４１の個数をこれらスルーホール２３の個数未満として、電子装置の製作コストを削減できる。

【0067】

更に説明したいことは次の点である。即ち、図９Ｇ中では、導電材料（導電性部材４１）はスルーホール２３中にはまだ設けられていないため、導電材料を設けるステップの前、又はその後、製造方法は更に以下を含むことができる。各表面実装構造２ａの基板２１を封止層（又は保護層/絶縁層、図示せず）で不連続的に敷設することで、各光電素子２４を被覆するが、該封止層はこれらスルーホール２３を被覆してはならない（そうでなければ導電材料を充てんできない）。このうち、封止層は樹脂トランスファー成型（Ｒｅｓｉｎ Ｔｒａｎｓｆｅr Ｍｏｌｄｉｎｇ）又はシーラントのディスペンシング又はその他適当な方式で光電素子２４及びパターン回路２２ａ上を被覆することで、光電素子２４及びパターン回路２２ａに異物が混入することを防止すること、及び後続の製造工程での光電素子２４及びパターン回路２２ａの破損から保護することができる。また、一部実施例において、導電材料を設けることでこれら導電性部材４１を形成するステップの後、更に以下を含むことができる。各表面実装構造２ａの基板２１に封止層を連続的又は不連続的に敷設することで、各光電素子２４を被覆する。ここでは、図９Ｈ中にてすでに導電性部材４１の設置工程を行っていることから、封止層を用いて、各表面実装構造２ａの基板２１第１の表面Ｓ１上の素子、パターン又は回路（スルーホール２３を含む）に異物が混入する、及び後続の製造工程での破損から保護することができる。

【0068】

図１０Ａ及び図１０Ｂを参照されたい。このうち、図１０Ａ及び図１０Ｂは、それぞれ本発明の他の一つの実施例の電子装置１ｃの局部製造工程概略図である。

【0069】

理解を助けるために、図１０Ａを図９Ｄの後続の説明とする。図９Ｄの後、同様にパターン回路２２ａ、接続パッドＰ１、Ｐ２、スルーホール２３等が配設された基板２１に切断工程を行う。しかしながら、図９Ｅとの相違点は、本実施例では、基板２１は切断後に駆動回路板のサイズに近くなる点である。ここで、図１０Ａの駆動回路板は図６又は図９Ｆの駆動回路板３ａとすることができる。よって、図９Ｇの表面実装構造２ａのサイズは駆動回路板３ａのサイズよりも遥かに小さく、且つ複数の表面実装構造２ａを駆動回路板３ａ上にアレイ配置している。一方、図１０Ａの本実施例中では、１つの表面実装構造２ｃは駆動回路板３ａ上に対応して設けられている（本実施例中では、駆動回路板３ａのサイズは概ね表面実装構造２ｃよりも大きい）。しかしながら、基板２１に対する切断は、同様に図９Ａないし図９Ｅ中の２つのステップの間で行われるが、最終的に表面実装構造２ｃと駆動回路板３ａとが一対一で配置されればよい。

【0070】

同様に、表面実装構造２ｃを仮止めするために、少なくとも１つのバインダ５を駆動回路板３ａ上に予め設けるとともに、図１０Ｂに示すように、選択的にスルーホール２３ｃ内で導電材料の設置工程を行うが、上記したように、ジェットプリントで導電材料をこれらスルーホール２３ｃに選択的に設ける方式、及び後続のリフロー工程を用いて、これら導電性部材４１ｃを形成することができる。本実施例において、互いに対応する表面実装構造２ｃ、接続パッド組及び導電性部材組の個数はいずれも１つであって、このうち、表面実装構造２ｃは複数のスルーホール２３ｃを有し、接続パッド組は複数の接続パッドを有し、導電性部材組は複数の導電性部材４１ｃを有する。上記した三者の実施形態及び配列組合せもまた上記したいくつかの実施例に類似しており、例えばスルーホール２３ｃは同様に基板２１の周縁に選択的に位置しないようにしており、導電性部材４１ｃの個数はスルーホール２３ｃの個数に相当するものであって、及び表面実装構造２ｃには個数が２よりも大きい複数本の信号線及び複数の光電素子２４が配設されており、各信号線には個数が２よりも大きい複数のスルーホール２３ｃが対応しており、このうち、少なくとも２つの光電素子２４は同一の信号線上で同一のスルーホール２３ｃ及び上記したスルーホール２３ｃに対応する導電性部材４１ｃを共用している。また、図１０Ａ、図１０Ｂのスルーホール２３ｃではすでに最少個数の配置を採用しているが、一部スルーホールの個数が最少個数の配置ではない実施形態においては、導電性部材４１ｃの個数はスルーホール２３ｃの個数未満を選択することができる。

【0071】

説明したいことは、上記した基板２１のサイズ及び駆動回路板３ａのサイズは少なくとも１つの方向で互いに近い、ということである。例えば、基板２１は駆動回路板３ａよりもＸ軸方向で概ね長く、概ね短く又は同じとすることができる。図１０Ａ、図１０Ｂの実施例に示すように、駆動回路板３ａ及び基板２１はＸ軸方向で２つの側縁３０ａ、２１０をそれぞれ画定しており、基板２１の２つの対向する側縁２１０はＸ軸方向でいずれも駆動回路板３ａの２つの対向する側縁３０ａよりも概ね短いが、これに限定されない。言い換えれば、駆動回路板及び基板は少なくとも１つの方向で少なくとも１つの側縁をそれぞれ画定しており、且つ駆動回路板の側縁と基板の側縁とには間隔を画定しているが、この間隔は０としてもよく、０としなくてもよい。駆動回路板及び基板はＸ軸（又はＹ軸）方向でいずれも２つの側縁を画定しているが、駆動回路板の側縁と基板の側縁との間隔は一致又は対称に限定されるものではないということに注目できる。駆動回路板の側縁と基板の側縁との間隔が０であるとき、２つの側縁は互いに揃っている。

【0072】

また、上記した光電素子の個数が複数であると、これら光電素子は画素間隔を画定することができ、駆動回路板の側縁と基板の側縁との間の間隔がもし所定距離未満、例えばＸ軸（又はＹ軸）方向での画素間隔の２倍未満である場合、他の同じ又は近い構造の電子装置との結合に有利になる。例えば、一部実施例において、複数の電子装置はＸ軸（Ｙ軸）方向で互いに結合しており、このうち、電子装置はＸ軸方向で、駆動回路板の側縁と基板の側縁との間隔を画素の２倍未満に設定し、１つ前の電子装置と結合する他の１つの電子装置もまたＸ軸方向となり、同様に、駆動回路板の側縁と基板の側縁との間隔が画素間隔の２倍未満に設定すると、２つの電子装置の間の画素間隔は各該電子装置の画素間隔の２倍未満となる。

【0073】

図１１Ａ及び図１１Ｂは、それぞれ本発明のまた一つの実施例の電子装置の局部拡大概略図である。図１１Ａに示すように、本実施例と上記した実施例の表面実装構造２ｃとの主な相違点は、図１１Ａの表面実装構造２ｄは基板２１上にて、スルーホール２３ｄは少なくとも２本の信号線が延在している導電パッドＬ１ｄ、Ｌ２ｄにそれぞれ位置しており、導電材料（導電性部材４１ｄ）はスルーホール２３ｄに設けられた後、更にスルーホール２３ｄ上方にサブ導電性部材４２ｄが設けられており、そしてサブ導電性部材４２ｄはスルーホール２３ｄ、導電パッドＬ１ｄ（又は同時にスルーホール２３ｄ、導電パッドＬ２ｄと）と少なくとも一部が重なっている点である。運用例では、リフロー工程にてサブ導電性部材４２ｄを同時にそれぞれ導電性部材４１ｄ、導電パッドＬ１ｄ（導電パッドＬ２ｄ）に電気的に接続して、サブ導電性部材４２ｄは導電性部材４１ｄに適当な作用力を提供して、導電性部材４１がスルーホール２３内に縮退してしまって導電パッドＬ１ｄ（導電パッドＬ２ｄ）に効果的に電気的に接続しづらくなる確率を低減する。一部実施例において、サブ導電性部材４２ｄはマイクロ抵抗器、例えばサイズが０４０２（０.０４インチ×０.０２インチ）であるマイクロ型抵抗器とすることができる。一部実施例において、サブ導電性部材４２ｄの個数は導電性部材４１ｄの個数に合わせて配置することができる。また、一部実施例において、図１１Ｂに示すように、表面実装構造２ｅは基板２１上にて、各スルーホール２３ｅは少なくとも２本の信号線が延在している導電パッドＬ１ｅ、Ｌ２ｅにそれぞれ隣接しており、サブ導電性部材４２ｅはスルーホール２３ｅ及び導電パッドＬ１ｅ（導電パッドＬ２ｅ）と少なくとも一部が重なり、且つサブ導電性部材４２ｅはそれぞれ同時に導電性部材４１ｅ、導電パッドＬ１ｅ（導電パッドＬ２ｅ）に電気的に接続されている。

【0074】

上記をまとめるに、本発明の電子装置及びその製造方法では、少なくとも１つの表面実装構造は少なくとも１つの導電性部材組を介して駆動回路板に接続されており、表面実装構造及び駆動回路板の個数配置は複数対１、１対１とすることができ、場合によっては特定の考慮の下で１対複数の配置とすることができる。各々の表面実装構造は基板と、パターン回路と、少なくとも２つのスルーホールと、少なくとも１つの光電素子とを有しており、パターン回路は少なくとも２本の信号線を備えており、少なくとも２つのスルーホールは基板の第１の表面と第２の表面とを連通しており、且つ少なくとも２つのスルーホールはそれぞれ少なくとも２本の信号線に対応しており、少なくとも１つの光電素子は基板の第１の表面に配設され、且つその両端はパターン回路の少なくとも２本の信号線にそれぞれ電気的に接続されている。駆動回路板の接続パッド組は少なくとも２つの接続パッドを有しており、少なくとも２つの接続パッドはそれぞれ表面実装構造の少なくとも２つのスルーホールに対応している。各々の導電性部材組の少なくとも２つの導電性部材は、表面実装構造中の少なくとも２つのスルーホールに対応して設けられるとともに、基板の第１の表面及び第２の表面に延在している。このうち、少なくとも２つのスルーホール中に設けられた少なくとも２つの導電性部材はそれぞれ表面実装構造の少なくとも２本の信号線を駆動回路板の接続パッド組の少なくとも２つの接続パッドに電気的に接続している。個別の製造工程により製造され且つ互いに独立した表面実装構造及び駆動回路板は、本発明でカバーされており、しかもその均等の実施形態によって、表面実装構造と駆動回路板との間で各種個数の配列組合せが可能であり、互いの組合せの柔軟性はかなり高い。同時に、表面実装構造と駆動回路板とが互いに独立して同一製造工程で製作されるものではないことから、例えば異なる設計が原因でフォトマスクを再製作する等のステップをなくして、コストを削減することができる。本発明の電子装置及びその製造方法は、従来の表面実装部材と駆動回路板とを電気的に接続する技術とは異なっている。

【0075】

また、互いに独立した表面実装構造及び駆動回路板は、例えばポリイミド基板で作成される表面実装構造と、耐熱性レベルがＦＲ４であるエポキシ樹脂を基礎とした駆動回路板とを互いに組み合わせて、ポリイミド基板上では精密工程を行うことができるというアドバンテージと、エポキシ樹脂の駆動回路板の堅牢性（ｒｏｂｕｓｔｎｅｓｓ）とを同時に結合させることができる。このうち、互いに独立した異質材料を結合するという長所は、基板サイズと駆動回路板サイズとが近いとき（例えば少なくとも１つの方向の上で、駆動回路板の側縁と基板の側縁とが互いに近い）、この長所はより突出する。

【0076】

また、電子装置は、サブ導電性部材、又は更にサブ導電性部材に接続したサブ導電パッドを設けることができるものであり、サブ導電性部材は導電性部材に適当な作用力を提供して、導電性部材がスルーホール内に縮退してしまい導電パッドに効果的に電気的に接続しづらくなる確率を低減する。

【0077】

また、本発明の一部実施例では、表面実装構造のスルーホールを共用する配置により、電子装置の素子設置密度を向上できるのみならず、電子装置のコストも削減できる。また、本発明の一部実施例では、電子装置のこれら導電性部材の個数を表面実装構造のこれらスルーホールの個数未満とすることで、電子装置のコストも削減できる。

【0078】

言及しておきたいことは次の点である。即ち、本発明の電子装置は導電性部材組、表面実装構造、駆動回路板の個数配置を制限するものではない。各々の素子の助数詞（ｍｅａｓｕｒｅ ｗｏｒｄｓ）又は先行詞（ａｎｔｅｃｅｄｅｎｔ ｂａｓｉｓ）は「少なくとも１つ」又は「１つ」に限定されるものではなく、本発明中の「１つ」は、「１つ」又は「少なくとも１つ」として理解されるのが好ましいことから、読解と理解を助けるために、本発明では助数詞又は先行詞「１つ」をもって各々の実施例を説明している。しかしこれ故に各々の実施例に対する理解に限定するというものではない。言い換えれば、本発明は同様に「少なくとも１つ」で各々の実施例を展開することができ、例えば、本発明の電子装置は、少なくとも１つの表面実装構造と、少なくとも１つの駆動回路板と、少なくとも１つの導電性部材組とを備える、という具合である。少なくとも１つの表面実装構造は、基板と、パターン回路と、少なくとも２つのスルーホールと、少なくとも１つの光電素子とを有する。基板には、対向する第１の表面と第２の表面とが画定されている。パターン回路は基板の第１の表面上に設けられ、パターン回路は少なくとも２本の信号線を備える。少なくとも２つのスルーホールは基板の第１の表面と第２の表面とを連通しており、且つ少なくとも２つのスルーホールはそれぞれ少なくとも２本の信号線に対応している。少なくとも１つの光電素子は基板の第１の表面に設けられ、且つその両端はパターン回路の少なくとも２本の信号線にそれぞれ電気的に接続されている。少なくとも１つの駆動回路板は、少なくとも１つの接続パッド組を備え、少なくとも１つの接続パッド組は少なくとも１つの表面実装構造に対応しており、且つ少なくとも１つの表面実装構造の基板の第２の表面は少なくとも１つの駆動回路板の少なくとも１つの接続パッド組を有する表面に設けられており、少なくとも１つの接続パッド組は少なくとも２つの接続パッドを有し、少なくとも２つの接続パッドはそれぞれ少なくとも１つの表面実装構造の少なくとも２つのスルーホールに対応している。少なくとも１つの導電性部材組は少なくとも１つの表面実装構造に対応しており、少なくとも１つの導電性部材組は少なくとも２つの導電性部材を有し、少なくとも２つの導電性部材は少なくとも１つの表面実装構造中の少なくとも２つのスルーホールに対応して設けられるとともに、基板の第１の表面及び第２の表面に延在している。このうち、少なくとも２つのスルーホール中に設けられた少なくとも２つの導電性部材はそれぞれ少なくとも１つの表面実装構造の少なくとも２本の信号線を少なくとも１つの駆動回路板の少なくとも１つの接続パッド組の少なくとも２つの接続パッドに電気的に接続している。

【0079】

上記は単に例示に過ぎず、限定するものではない。本発明の技術思想及び範囲を超えることなく、これに対して行う等価の修正又は変更のいずれも、別紙の特許請求の範囲に含まれるものである。

【符号の説明】

【0080】

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ 電子装置
２，２ａ，２ｂ，２ｃ，２ｄ，２ｅ 表面実装構造
２１ 基板
２２，２２ａ，２２ｂ パターン回路
２３，２３ｃ，２３ｄ，２３ｅ スルーホール
２４ 光電素子
２１０，３０ａ 側縁
３，３ａ 駆動回路板
３１ 接続パッド組
３１１～３１８ 接続パッド
４１，４１ｃ，４１ｄ，４１ｅ 導電性部材
４２ｄ，４２ｅ サブ導電性部材
５ バインダ
１Ｂ-１Ｂ，１Ｃ-１Ｃ，５Ｂ-５Ｂ，５Ｃ-５Ｃ，５Ｄ-５Ｄ，５Ｅ-５Ｅ，９Ｉ-９Ｉ
切断線
Ａ，Ｂ 領域
Ｃ キャパシタ
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｖｄａｔａ，Ｖｄａｔａ-Ｒ，Ｖｄａｔａ-Ｇ，Ｖｄａｔａ-Ｂ，ＶＤＤ，ＶＤＤ-Ｒ，ＶＤＤ-Ｇ，ＶＤＤ-Ｂ，Ｖ-ＬＥＤ，Ｖｓｃａｎ 信号線
Ｌ１ｄ，Ｌ２ｄ，Ｌ１ｅ，Ｌ２ｅ 導電パッド
Ｐ１，Ｐ２ 接続パッド
Ｓ１ 第１の表面
Ｓ２ 第２の表面
Ｓ３ 周縁
Ｔ１，Ｔ２ リード線
Ｔ３，Ｔ４ トランジスタ

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図6】

【図7】

【図8A】

【図8B】

【図9A】

【図9B】

【図9C】

【図9D】

【図9E】

【図9F】

【図9G】

【図9H】

【図9I】

【図10A】

【図10B】

【図11A】

【図11B】