特許 7558468 電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-09-19

(45)【発行日】2024-09-30

(54)【発明の名称】電源回路

(51)【国際特許分類】

   H03K 17/06 20060101AFI20240920BHJP

   G05F 1/56 20060101ALI20240920BHJP

   H03K 5/02 20060101ALI20240920BHJP

   H03K 19/0185 20060101ALI20240920BHJP

   H03K 19/094 20060101ALI20240920BHJP

【ＦＩ】

H03K17/06 063

G05F1/56 310L

H03K5/02 L

H03K19/0185 210

H03K19/094 210

【請求項の数】 4

(21)【出願番号】P 2024542401

(86)(22)【出願日】2024-02-29

(86)【国際出願番号】 JP2024007629

【審査請求日】2024-07-17

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100095407

【弁理士】

【氏名又は名称】木村 満

(74)【代理人】

【識別番号】100131152

【弁理士】

【氏名又は名称】八島 耕司

(74)【代理人】

【識別番号】100147924

【弁理士】

【氏名又は名称】美恵 英樹

(74)【代理人】

【識別番号】100148149

【弁理士】

【氏名又は名称】渡邉 幸男

(74)【代理人】

【識別番号】100181618

【弁理士】

【氏名又は名称】宮脇 良平

(74)【代理人】

【識別番号】100174388

【弁理士】

【氏名又は名称】龍竹 史朗

(72)【発明者】

【氏名】李 偉浩

【審査官】東 昌秋

(56)【参考文献】

【文献】特開平１０－３２２１８４（ＪＰ，Ａ）

【文献】特表２０２２－５０４５５６（ＪＰ，Ａ）

【文献】特開平５－１２７７６１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１０／０２５９２３５（ＵＳ，Ａ１）

【文献】国際公開第２０２０／２３０６０４（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １７／００－１７／７０

Ｇ０５Ｆ １／５６

Ｈ０３Ｋ ５／００－ ５／２６

Ｈ０３Ｋ １９／００－１９／２３

(57)【特許請求の範囲】

【請求項1】

グランド電圧を共有する、低電圧のローサイドおよび高電圧のハイサイドがある電圧補償回路であって、
電圧を制御する絶縁型ゲート端子を有する半導体素子と、
前記ハイサイドの回路に接続し、前記ローサイドの電圧と前記ハイサイドの電圧との差に基づく一定の電圧に充電された昇圧コンデンサと、
を備え、
前記半導体素子に対して、前記昇圧コンデンサと前記ローサイドの回路とを直列接続し、前記ローサイドの回路の制御信号の電圧を前記昇圧コンデンサで前記ハイサイドの電圧まで昇圧させ、前記ハイサイドにある前記半導体素子の絶縁型ゲート端子に印加し、
前記半導体素子の抵抗値を制御し、前記半導体素子のソース端子側の電圧を、予め定められた電圧で電圧補償する帰還回路が接続されている、
電圧補償回路と、
電源入力に接続され、電荷を蓄電する出力コンデンサと、
電源入力に接続され、電圧を昇圧させる昇圧回路と、
前記昇圧回路によって充電される電圧補償コンデンサと、
を備え、
前記電圧補償回路は、前記電圧補償コンデンサから前記出力コンデンサへ電圧補償を行う電源回路。

【請求項2】

前記半導体素子の絶縁型ゲート端子とソース端子との間に、ダイオードを接続することで、前記昇圧コンデンサを充電する、
請求項１に記載の電源回路。

【請求項3】

前記ダイオードは、前記ローサイドの電圧に合わせたツェナー電圧のツェナーダイオードである、
請求項２に記載の電源回路。

【請求項4】

チャージポンプ回路を用いて前記昇圧コンデンサを充電する、
請求項１から３のいずれか１項に記載の電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電源回路に関する。

【背景技術】

【0002】

工場における製品の外観検査、製品加工時の位置出しのためのアライメント制御、高速に動作する機械装置の動作観察などのために、高速移動する製品、装置、治具などを撮像することが求められている。特に外観検査およびアライメント制御においては、ブレの無い鮮明な画像を得るために、撮影対象物をごく短時間だけ照明する照明器具、即ち、ストロボ点灯させる照明器具が用いられることがある。照明器具として近年は、長寿命、省電力などの利点から、ＬＥＤ（Light Emitting Diode）を光源としたＬＥＤ照明器具の利用が急速に進んでいる。

【0003】

ＬＥＤを点灯する際、光量を制御するために一般的には電流量の制御を行う。例えば、指定電圧に維持する電圧制御回路とＬＥＤ側に実装された電流制限抵抗の組み合わせによって、ＬＥＤ照明器具の仕様の合わせた電流量に制御する。電圧制御回路と電流制限抵抗を組み合わせた場合は、電圧と電流とが比例しない関係上、少量であっても電圧降下が発生すると、電流量つまり光量が大きく減少する。このため、出力電圧の維持が重要な課題となる。特に、ブレの無い鮮明な画像を得るためにはより短時間により明るい光量での照射が望まれており、出力電圧の維持がより重要である。また、ＬＥＤ照明器具の高輝度化要求に対して、出力電流および出力電圧が増大している。

【0004】

特許文献１には、定電圧回路の正負の電圧入力端間に電圧低下抑制用のコンデンサを設けたパルス電流出力装置を含むＬＥＤストロボ点灯電源装置が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１７－２２０３４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１に記載のＬＥＤストロボ点灯電源装置に含まれるパルス電流出力装置では、出力電流および出力電圧の増大に対応すると、高電圧化により定電圧制御部に選択できる高電圧対応素子が限定的で高価になる。また、電流量の増大による電圧補償速度の高速化要求に対して、高電圧対応素子では逆に電圧補償速度が低下してしまう。電圧補償に限らず、ローサイド回路の信号をハイサイド回路に伝達する回路では、高電圧化により、高電圧対応素子が限定的で高価になり、かつ、伝達速度が低下してしまう。一般的に高電圧化時に伝達速度が低下する原因として、半導体スイッチング素子の端子間の電圧差に由来する電圧増幅時のミラー効果が上げられる。

【0007】

本開示は、上記のような問題点を解決するためになされたものであり、ローサイド回路の信号をハイサイド回路に伝達する回路において、高電圧化しても低コストかつ高速伝達を実現することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するため、本開示に係る電源回路は、電圧補償回路と、出力コンデンサと、昇圧回路と、電圧補償コンデンサとを備える。電圧補償回路は、グランド電圧を共有する、低電圧のローサイドおよび高電圧のハイサイドがある電圧補償回路である。電圧補償回路は、半導体素子と、昇圧コンデンサとを備える。半導体素子は、電圧を制御する絶縁型ゲート端子を有する。昇圧コンデンサは、ハイサイドの回路に接続し、ローサイドの電圧とハイサイドの電圧との差に基づく一定の電圧に充電される。電圧補償回路は、半導体素子に対して、昇圧コンデンサとローサイドの回路とを直列接続し、ローサイドの回路の制御信号の電圧を昇圧コンデンサでハイサイドの電圧まで昇圧させ、ハイサイドにある半導体素子の絶縁型ゲート端子に印加し、半導体素子の抵抗値を制御し、半導体素子のソース端子側の電圧を、予め定められた電圧で電圧補償する帰還回路が接続されている。出力コンデンサは、電源入力に接続され、電荷を蓄電する。昇圧回路は、電源入力に接続され、電圧を昇圧させる。電圧補償コンデンサは、昇圧回路によって充電される。電圧補償回路は、電圧補償コンデンサから出力コンデンサへ電圧補償を行う。

【発明の効果】

【0009】

本開示によれば、ローサイドの信号をハイサイドに伝達する回路において、ローサイドの回路の制御信号の電圧を昇圧コンデンサでハイサイドの電圧まで昇圧させる昇圧コンデンサを設けたことにより、ローサイド回路においては電圧の制約がなくなり、高速なデバイスを低コストの候補から選択することができ、半導体スイッチング素子による電圧増幅が不要となることで、伝達速度の低下を最小限にすることができ、高電圧化しても低コストかつ高速伝達を実現することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１に係るパルス電流出力装置の構成例を示す図

【図2】実施の形態１に係る電流制限回路の一例を示す図

【図3】実施の形態１に係る電流制限回路にインダクタを挿入した一例を示す図

【図4】実施の形態１に係る電流制限回路にインダクタを挿入した他の例を示す図

【図5】実施の形態１に係る電流制限回路の突入電流の抑え込み効果を比較したグラフを示す図

【図6】実施の形態１に係る電流制限回路のインダクタンスを利用した電流の先回り制御を表すグラフを示す図

【図7】実施の形態１に係る電流制限回路を用いた電流制限と抵抗器を用いた電流制限との動作差異を表すグラフを示す図

【図8】実施の形態１に係る電圧監視がある場合とない場合の立ち上げ時の入力コンデンサ電圧とメインコンデンサ電圧との関係を表すグラフを示す図

【図9】実施の形態１に係る電圧監視回路の一例を示す図

【図10】実施の形態１に係る高速電圧補償回路の一例を示す図

【図11】実施の形態１に係る高速電圧補償回路の昇圧コンデンサによる昇圧制御動作を表すグラフを示す図

【図12】実施の形態１に係る高速電圧補償回路における昇圧コンデンサを充電する回路の一例を示す図

【図13】実施の形態１に係る高速電圧補償回路における昇圧コンデンサを充電する回路にオペアンプを保護するツェナーダイオードを付加した一例を示す図

【図14】実施の形態１に係る高速電圧補償回路における昇圧コンデンサを充電する回路に簡易な電圧補償回路を迂回路として付加した一例を示す図

【図15】実施の形態１に係る高速電圧補償回路における昇圧コンデンサを充電する回路に簡易な電圧補償回路を迂回路として付加した場合の充電動作を表すグラフを示す図

【図16】実施の形態１に係る高速電圧補償回路における昇圧コンデンサを充電する回路にチャージポンプ回路を付加した一例を示す図

【図17】実施の形態２に係る複数のＬＥＤのチャンネルを設けたパルス電流出力装置の構成の一例を示す図

【図18】実施の形態２に係る複数のＬＥＤのチャンネルを設けたパルス電流出力装置の構成の他の例を示す図

【図19】実施の形態２に係るパルス電流出力装置の４チャンネルのＬＥＤを連続的に点灯させた場合の電流および電圧の変化を表すグラフを示す図

【図20】実施の形態３に係る高速電圧補償回路を用いた突入電流発生時の電圧低下を防止する電源回路の一例を示す図

【図21】実施の形態３に係る高速電圧補償回路を用いた低リップルの電源回路の一例を示す図

【図22】実施の形態４に係る昇圧コンデンサを用いたレベルシフト回路の一例を示す図

【図23】実施の形態４に係るレベルシフト回路におけるパルス信号の高速高電圧レベルシフトを表すグラフを示す図

【図24】実施の形態４に係るレベルシフト回路におけるローサイドのパルス信号とハイサイドのパルス信号との間の高速伝達を表すグラフを示す図

【発明を実施するための形態】

【0011】

以下に、本実施の形態に係る回路、高速電圧補償回路、電源回路、および、レベルシフト回路について図面を参照して詳細に説明する。なお、図中同一または相当する部分には同じ符号を付す。

【0012】

（実施の形態１）
実施の形態１に係るパルス電流出力装置１の構成について、図１を用いて説明する。パルス電流出力装置１は、電源入力された電流を制限する電流制限回路１１、電流制限回路１１を経由した電流の電荷を蓄電する入力コンデンサ１２、入力コンデンサ１２の電圧を監視する電圧監視回路１３、電圧を昇降圧させる昇降圧回路１４、昇降圧回路１４を経由した電荷を蓄電するメインコンデンサ１５、電圧を補償する高速電圧補償回路１６、高速電圧補償回路１６を経由した電荷を蓄電する出力コンデンサ１７、外部のＬＥＤ２を点灯させるパルス出力を制御するパルス出力制御部１８および出力コンデンサ１７が蓄電する電荷を用いて外部のＬＥＤ２を点灯させるパルス出力スイッチング回路１９を備える。入力コンデンサ１２は、第１コンデンサの例である。メインコンデンサ１５は、第２コンデンサの例である。高速電圧補償回路１６は、電圧補償回路の例である。出力コンデンサ１７は第３コンデンサの例である。

【0013】

外部から電源入力された電流は、電流制限回路１１によって電流制限され、電荷が入力コンデンサ１２に蓄電される。入力コンデンサ１２に蓄電された電荷は、昇降圧回路１４を経由して、メインコンデンサ１５に蓄電される。この時、電圧監視回路１３が入力コンデンサ１２の電圧を監視し、予め定めた電圧に満たない場合には、昇降圧回路１４の昇降圧動作を停止させる。メインコンデンサ１５に蓄電された電荷は、高速電圧補償回路１６を経由して、出力コンデンサ１７に蓄積される。パルス出力制御部１８が、予め定められたデューティ比（点灯時間比）に合わせてパルス出力スイッチング回路１９を制御することによって、出力コンデンサ１７に蓄積された電荷がパルス出力スイッチング回路１９から出力され、外部のＬＥＤ２の点灯が制御される。デューティ比は、パルス出力時間の比率の例である。

【0014】

なお、外部の電源は直流電源だけでなく、交流電源でも良い。交流電源を適用する場合には、電流制限回路１１の前段に、整流回路を設け、整流回路を経由した電流が電流制限回路１１を通って、電荷が入力コンデンサ１２に蓄電される構成となる。

【0015】

ここで、電流制限回路１１について、図２、図３および図４を用いて説明する。図２に示す電流制限回路１１－１は、電流測定用のシャント抵抗器６１により降下した微小電圧を計測し、オペアンプ６２によって指定電圧になるように、Ｐチャンネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）素子６３の抵抗値を変化させることで、一定量以下の電流量となるように制御する例である。Ｐチャンネル型ＭＯＳＦＥＴ素子６３は、半導体素子の例である。例えば、パルス電流出力装置１の仕様を、出力電圧が４８Ｖ、最大出力電流が５０Ａ、デューティ比が１％とする場合、平均電力は４８Ｖ×５０Ａ×０．０１＝２４Ｗである。入力電圧２４Ｖであった場合、必要電流量は２４Ｗ／２４Ｖ＝１Ａとなるが、昇圧時の変換効率および回路の各種損失を鑑みて、例えば２倍の２Ａで電流制限を行えば良い。この場合、シャント抵抗器６１の抵抗値を０．１Ωとすると、電位差が０．２Ｖとなるように、オペアンプ６２の比較対象電圧６４を設計する。オペアンプ６２を含むＰチャンネル型ＭＯＳＦＥＴ素子６３の抵抗値を制御する回路は、第１帰還回路の例である。

【0016】

しかしながら、例えば起動時にオペアンプ６２の制御が間に合わず、突入電流が発生する場合がある。特許文献１に記載の技術のように抵抗器によって電流制限を行う場合よりは高電流の期間が極めて短く、電源仕様によっては電流制限回路１１－１の構成でも許容されることはあるが、この突入電流を防止するために、図３に示すように、電流制限回路１１－１の電流路にインダクタ７１を挿入して電流制限回路１１－２の構成にしても良いし、図４に示すように電流制限回路１１－１の電流路にインダクタ８１を挿入して電流制限回路１１－３の構成にしても良い。

【0017】

図５は、図２、図３および図４に示すそれぞれの構成における突入電流の抑え込み効果を比較したグラフである。グラフ９１が図２に示す電流制限回路１１－１によって制限される電流、グラフ９２が図３に示す電流制限回路１１－２によって制限される電流、グラフ９３が図４に示す電流制限回路１１－３によって制限される電流である。グラフ９２に表されるように、電流制限回路１１－２ではインダクタ７１のインダクタンスによって、電流の急激な変化を抑え込むことで、電流制限回路１１－１よりも突入電流を鈍化させることができる。グラフ９３に表されるように、電流制限回路１１－３ではインダクタ８１のインダクタンスより、電流の変化に先行して発生する誘導起電力の電位差をオペアンプ６２にフィードバックすることで、オペアンプ６２の動作を先行させることができる。電流測定のための電位差は一般的に１Ｖにも満たないので、誘導起電力の電位差は小さくて良く、数μＨのインダクタで十分な効果を有する。

【0018】

図６は、電流制限回路１１－３におけるインダクタンスを利用した電流の先回り制御を表すグラフである。グラフ１０３が示す電流の変化に対して、グラフ１０１が示すインダクタンスによる電圧が先行して変化する。電圧の変化をオペアンプ６２にフィードバックし、オペアンプ６２は電圧変化に対して遅れてグラフ１０４が示す制御を開始し、電流の変化がオーバーシュートする前に、必要な制御が完了する。この結果、図５のグラフ９３に示すように、突入電流を防止することができる。

【0019】

図４に戻り、電流制限回路１１－３において、平衡状態時にオペアンプ６２にフィードバックされる端子８４ａ－端子８４ｂ間の電位差は、インダクタ８１の誘導起電力が０Ｖとなったときの、シャント抵抗器６１とインダクタ８１の直列抵抗による電位差の総和となる。しかしながら、一般的にインダクタの直列抵抗は電流測定用のシャント抵抗器より精度誤差が大きい。このため、電流制限の精度を高める場合は、シャント抵抗器より直列抵抗の抵抗値が十分小さいインダクタを用いると良い。例えば、０．１Ωのシャント抵抗器を用いる場合は、０．０２Ωの直列抵抗のインダクタを用いると良い。一般的にインダクタの直列抵抗の精度誤差は±２０％である。このため、例えば０．１Ω±１％のシャント抵抗器と０．０２Ω±２０％のインダクタを組み合わせた場合、総抵抗としては０．１２Ω±５％以内に収まる。

【0020】

ここで、電流制限回路１１－３を用いて電流制限を行った場合の入力コンデンサ１２の電圧の変化と、抵抗器を用いて電流制限を行った場合の入力コンデンサ１２の電圧の変化とを比較する。図７は、電流制限回路１１－３を用いた電流制限と抵抗器を用いた電流制限との動作差異を表すグラフである。電流のグラフ１１１および入力コンデンサ１２の電圧のグラフ１１３が抵抗器を用いた電流制限に対応し、電流のグラフ１１２および入力コンデンサ１２の電圧のグラフ１１４が電流制限回路１１－３を用いた電流制限に対応する。抵抗器を用いて電流制限では、電流は最初に大電流が流れ、次第に電流値が落ちていく。それに合わせて入力コンデンサ１２の電圧は上昇して停滞する。対して、電流制限回路１１－３を用いた電流制限では、電流は矩形波形的に推移し、入力コンデンサ１２の電圧は比例的に上昇する。電流制限回路１１－３を用いた電流制限では、入力コンデンサ１２の電圧がインダクタ８１のインダクタンスによりオーバーシュートしているが、後段に昇降圧回路１４があるため、入力コンデンサ１２の電圧精度は重要ではなく、逆にオーバーシュートにより昇降圧回路１４の動作を効率化する効果を有する。

【0021】

昇降圧回路１４の昇降圧は、インダクタ、トランスなどのインダクタンスを用いた方法、および、コンデンサを用いたチャージポンプの方法が一般的であり、いずれでも良い。ここでは、インダクタを用いた昇圧またはトランスを用いた絶縁型昇降圧を例に説明する。特にトランスを用いた絶縁型昇降圧の場合、入力と出力の電圧の間で、昇圧と降圧の作用が異なるが、一般的に、スイッチングによる電磁誘導によって電力を絶縁伝送しながら出力側のコンデンサが指定電圧を昇圧また維持するようにスイッチングする動作は変わらない。

【0022】

電源または電流制限回路１１により供給される電流量に対して、昇降圧回路で消費する電流量が一定量を超過すると、入力コンデンサ１２の電圧が低下し、昇降圧効率を大きく下げる。このため、電圧監視回路１３を設け、入力コンデンサ１２の電圧を監視し、一定の電圧以下となった場合には、昇降圧回路の動作を停止し、一定の電圧より大きくなった場合に、昇降圧回路の動作を開始する。

【0023】

図８は、電圧監視がある場合とない場合の立ち上げ時の入力コンデンサ１２の電圧とメインコンデンサ１５の電圧との関係を表すグラフである。電圧監視がない場合、昇降圧回路で消費する電流量が一定量を超過すると、グラフ１２１が示す入力コンデンサ１２の電圧が大きく下がり、グラフ１２２が示すメインコンデンサ１５の電圧が一向に上がらない状況となる。また、電源電圧と入力コンデンサ１２との電圧の電圧差が大きくなり、電圧差×電流量で算出される膨大な損失が電流制限回路１１に発生する。これに対し、電圧を低下しないように、グラフ１２３が示す入力コンデンサ１２の電圧を監視し、一定の電圧以下となった場合に昇降圧回路１４の動作を停止すると、グラフ１２４が示すメインコンデンサ１５の電圧は適切な電圧に迅速に昇圧される。また、電源電圧と入力コンデンサ１２との電圧の乖離を防止することで、電流制限回路１１に発生する損失を抑えることができる。

【0024】

図９は、電圧監視回路１３の一例である。コンパレータ１３２の入力端子１３３および入力端子１３４にそれぞれ入力される電源電圧および入力コンデンサ１２の電圧を、分圧に基づく比率で比較し、閾値を下回った場合に、昇降圧回路１４の動作を停止する。例えば入力コンデンサ１２の電圧が電源電圧の９５％未満の場合に、コンパレータ１３２の出力端子１３５より昇降圧回路１４の昇降圧のためのスイッチング動作を無効化する信号を出力することで、入力コンデンサ１２の電荷消費を停止させる。

【0025】

続いて、高速電圧補償回路１６について、図１０～図１４を用いて説明する。図１０に示す高速電圧補償回路１６－１は、昇降圧回路１４によって充電されたメインコンデンサ１５がＮチャンネルＭＯＳＦＥＴ素子１４２のドレイン端子に接続され、ソース端子にＬＥＤ出力用の出力コンデンサ１７が接続されている。本実施の形態では、メインコンデンサ１５が５０Ｖから５５Ｖまでの間で変化するものとし、出力コンデンサ１７を４８Ｖに固定することを目的とする。このため、オペアンプ１４４が出力コンデンサ１７の電圧と基準電圧とを比較し、出力コンデンサ１７が４８Ｖとなるように、ＮチャンネルＭＯＳＦＥＴ素子１４２の抵抗値を制御する。ＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子とオペアンプ１４４との間には、昇圧を目的とした昇圧コンデンサ１４５が挿入されている。つまり、ＮチャンネルＭＯＳＦＥＴ素子１４２に対して、昇圧コンデンサ１４５とオペアンプ１４４とが直列接続されている。オペアンプ１４４を含むＮチャンネルＭＯＳＦＥＴ素子１４２の抵抗値を制御する回路は、第２帰還回路の例である。オペアンプ１４４は、低電圧のローサイドにあり、出力コンデンサ１７は、高電圧のハイサイドにある。ローサイドとハイサイドはグランド電圧を共有する。

【0026】

図１１は、昇圧コンデンサ１４５による昇圧制御動作を表すグラフである。グラフ１５１は昇圧コンデンサ１４５の充電電圧、グラフ１５２はＮチャンネルＭＯＳＦＥＴ素子１４２のソース端子の電圧、グラフ１５３はＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子に印可される電圧、グラフ１５４はオペアンプ１４４の出力電圧である。図１１に示すように、ゲート端子の静電容量に対して十分に大きい静電容量の昇圧コンデンサ１４５は、出力コンデンサ１７の指定電圧である４８Ｖに基づく一定の電圧に充電されている。昇圧コンデンサ１４５によって、オペアンプ１４４の出力電圧が遅延なくＮチャンネルＭＯＳＦＥＴ素子１４２のソース端子の電圧より高い電圧に昇圧され、ＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子に印可される。つまり、昇圧コンデンサ１４５が充電される一定の電圧はオペアンプ１４４の出力電圧を遅延なくＮチャンネルＭＯＳＦＥＴ素子１４２のソース端子の電圧より高い電圧に昇圧できる電圧である。

【0027】

一般的に、半導体素子は電圧範囲が低い方が高速動作でき、かつ安価である。また、本目的においてはＭＯＳＦＥＴ素子の抵抗値を限られた範囲で使用するため、ＭＯＳＦＥＴ素子のゲート端子を印加する電圧は、ソース端子の電圧に対して５Ｖの電位差であれば十分である。つまり、昇圧コンデンサ１４５を備えることで、オペアンプ１４４の電源電圧も５Ｖの電圧で十分となる。このため、オペアンプ１４４の選択肢が豊富になり、速度優先で選びやすく、昇圧コンデンサ１４５を備えることは、高速な電圧補償回路を実現する上で有効な構成である。加えて、ＭＯＳＦＥＴ素子のソース端子の電圧より高電圧に昇圧することで、高速で低コストのＮチャンネルが使用できることも有利な点である。

【0028】

図１２に示す高速電圧補償回路１６－２は、高速電圧補償回路１６－１の構成に加え、昇圧コンデンサ１４５を充電する回路を含む一例である。ＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子と昇圧コンデンサ１４５の接続部分と、ＮチャンネルＭＯＳＦＥＴ素子１４２のソース端子と出力コンデンサ１７の接続部分との間にダイオード１４６を接続することで、ＮチャンネルＭＯＳＦＥＴ素子１４２のソース端子より電位が低い場合に昇圧コンデンサ１４５が充電される。ＭＯＳＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの絶縁型ゲート端子を有するスイッチング素子の場合、ゲート端子と他の端子との間では電流が流れない。加えて、ＮチャンネルＭＯＳＦＥＴ素子のゲート端子がＮチャンネルＭＯＳＦＥＴ素子のソース端子より高電位の場合には、ダイオードの逆流防止効果により昇圧コンデンサ１４５の充電電圧が維持される。

【0029】

この時、ダイオード１４６にツェナーダイオードを用いることで、ＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子への過電圧の印加を防止することができる。例えば、ローサイドのオペアンプ１４４の動作電源が５Ｖであれば、ローサイドの電圧に合わせてツェナー電圧５．６Ｖ前後のツェナーダイオードを用いると良い。なお、過電圧の印加は、サージの他に電源切断が原因で出力コンデンサ１７が放電し４８Ｖが維持できない場合にも発生しうる。この場合、出力コンデンサ１７の電圧低下に合わせて、昇圧コンデンサ１４５を放電することは合理的な動作である。

【0030】

なお、昇圧コンデンサ１４５を充電する際、オペアンプ１４４の出力端子の電圧を引き上げる場合があり、オペアンプ１４４の動作許容電圧を超過する場合がある。このため、図１３に示す高速電圧補償回路１６－３では、高速電圧補償回路１６－２の構成に加え、オペアンプ１４４の出力端子にツェナーダイオード１４７を接続してオペアンプ１４４を保護している。例えば、オペアンプ１４４の動作電源が５Ｖであれば、５Ｖより若干大きい５．６Ｖ前後のツェナーダイオードを用いると良い。なお、オペアンプ１４４の動作電源に対して、ダイオードでクランプする構成でも良いが、５Ｖ電源を吊り上げる場合もあり、ツェナーダイオードを用いる方が簡便である。

【0031】

図１３に示した構成の課題として、昇圧コンデンサ１４５の充電には、出力コンデンサ１７が充電されている必要があるのに対し、出力コンデンサ１７の充電には昇圧コンデンサ１４５を事前に充電し、ＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子をソース端子より高電圧に印加できるようにする必要があり、前提が相反する点が挙げられる。このため、図１４に示す高速電圧補償回路１６－４では、高速電圧補償回路１６－３の構成に加え、ＰＮＰ型バイポーラトランジスタ１８２およびＮＰＮ型バイポーラトランジスタ１８３を同一のオペアンプ１４４の出力端子に接続することで構成した簡易な電圧補償回路１８１を迂回路として付加している。簡易な電圧補償回路１８１は高速な電圧補償を行う必要はなく、昇降圧回路１４においてメインコンデンサ１５が充電される速度以上の補償速度があれば良い。

【0032】

例えば、パルス電流出力装置１の仕様が、出力電圧が４８Ｖ、最大出力電流が５０Ａ、デューティ比が１％である場合、平均電流量は０．５Ａである。このため、電圧補償に要する電流量は２倍の１Ａあれば十分である。よって、ＰＮＰ型バイポーラトランジスタ１８２において１Ａの電流を流せる部品の選定および抵抗値の決定を行えば良い。

【0033】

図１５は、図１４に示す高速電圧補償回路１６－４の充電動作を表すグラフである。グラフ１９１はオペアンプ１４４の出力端子電圧、グラフ１９２は昇圧コンデンサ１４５の充電電圧、グラフ１９３はＮチャンネルＭＯＳＦＥＴ素子１４２のゲート端子電圧、グラフ１９４は出力コンデンサ１７の電圧、グラフ１９５はメインコンデンサ１５の電圧である。出力コンデンサ１７の電圧が指定電圧４８Ｖに未達の状態では、オペアンプ１４４の出力端子電圧がオペアンプ１４４の電源電圧５Ｖとして出力され、出力コンデンサ１７は簡易な電圧補償回路１８１を経由して充電される。グラフ１９２が示すように昇圧コンデンサ１４５は出力コンデンサ１７の電圧よりツェナーダイオードのツェナー電圧を引いた電圧で充電される。グラフ１９４が示す出力コンデンサ１７の電圧が指定電圧４８Ｖに達すると、簡易な電圧補償回路１８１が電圧補償動作を停止するため、グラフ１９１が示すオペアンプ１４４の出力端子電圧がグランド電圧に引き下がり、グラフ１９２が示す昇圧コンデンサ１４５の電圧はグラフ１９４が示す出力コンデンサ１７の電圧に近い電圧になり、昇圧コンデンサ１４５の充電が完了する。

【0034】

パルス電流出力装置１においては、メインコンデンサ１５に蓄電可能なエネルギー量に基づく連続出力時間の制約があり、かつデューティ比の仕様により、短い間隔で十分長い時間でパルス電流出力を動作していない状態が存在する。この状態においては、昇圧コンデンサが充電動作となるため問題にならないが、仮に出力状態が継続すると充電できずに、昇圧コンデンサ１４５の自然放電による電圧低下が問題となる。この場合は、絶縁電源により充電する方法の他に、より簡易に、図１６に示すように、高速電圧補償回路１６－３の構成に加えて、スイッチングの繰り返しを活用したチャージポンプ回路２０１を設けることで、電圧補償回路１６－５を構成してもよい。これは自然放電対策であり、昇圧コンデンサ１４５の急激な電圧変化は電圧補償動作に影響し望ましくないため、小電流で充電できるように、例えば１００ＫΩ以上の高い抵抗値の抵抗器２０２および抵抗器２０３をチャージポンプ回路２０１に用いると良い。

【0035】

実施の形態１に係るパルス電流出力装置１によれば、半導体素子の抵抗値を動的制御する電流制限回路を備えることにより、制限電流内でコンデンサを高速に充電することができ、パルス電流出力装置の必要電源容量を低減し、パルス電流出力装置を用いる装置のサイズおよびコストを削減することができる。

【0036】

（実施の形態２）
実施の形態２では、複数のＬＥＤを接続し、異なるタイミング点灯させる。実施の形態２に係るパルス電流出力装置１－１およびパルス電流出力装置１－２の構成についてそれぞれ、図１７および図１８を用いて説明する。図１７に示すパルス電流出力装置１－１は、出力コンデンサ１７より前段の回路とパルス出力制御部１８を共有し、パルス出力スイッチング回路１９－１および外部のＬＥＤ２－１とパルス出力スイッチング回路１９－２および外部のＬＥＤ２－２の２つのチャンネルを設けた構成の例である。図１８に示すパルス電流出力装置１－２は、メインコンデンサ１５より前段の回路とパルス出力制御部１８を共有し、高速電圧補償回路１６－１、出力コンデンサ１７－１、パルス出力スイッチング回路１９－１および外部のＬＥＤ２－１と、高速電圧補償回路１６－２、出力コンデンサ１７－２、パルス出力スイッチング回路１９－２および外部のＬＥＤ２－２の２つのチャンネルを設けた構成の例である。図１７および図１８では、便宜上、ＬＥＤのチャンネル数は２チャンネルで記載しているが、３チャンネル以上であってもよい。

【0037】

パルス出力の開始または終了による急な変化が、他のチャンネルに影響する場合があるため、図１８の構成が望ましいが、許容する輝度バラつき、点灯パターンの制約などの製品仕様によっては図１７の構成でも十分な場合がある。

【0038】

図１９は、４チャンネルのＬＥＤを連続的に点灯させた場合の、メインコンデンサ１５の電圧変化を表すグラフである。グラフ２３１～グラフ２３４は各チャンネルのＬＥＤに流れる電流であり、グラフ２３５は出力コンデンサ１７の電圧、グラフ２３６はメインコンデンサ１５の電圧である。

【0039】

一般的に、デューティ比はＬＥＤの保護を目的としたチャンネルごとの点灯時間比の設定である。必要となるメインコンデンサ１５の蓄電容量は、チャンネル数×各チャンネルの最大出力電力×各チャンネルの最大点灯時間である。しかしながら、強く短く点灯することを目的とする製品の場合、仕様上の最大点灯時間を使用することは稀である。このため、最大点灯時間の連続点灯を想定して製品設計を行うと、装置サイズおよび部材、コストが無駄になる可能性が高い。これに対して、例えばメインコンデンサ１５の最低値を更新するごとにメインコンデンサ１５の残量を示すデータを記録してユーザに通知し、稀に不足する場合は使用方法を変更する対処をすることで、メインコンデンサ１５の蓄電容量をチャンネル数×各チャンネルの最大出力電力×各チャンネルの最大点灯時間にする必要がなくなり、前述の装置サイズおよび部材、コストが無駄になる問題を解決することができる。

【0040】

使用方法を変更する対処とは、具体的には、充電時間を設けるために、点灯時間を短くすること、点灯間隔を空けることなどが考えられる。これらの対処が困難である場合は、パルス電流出力装置を複数台用意すれば良い。メインコンデンサ１５の残量を示すデータは、電圧情報の例である。

【0041】

パルス出力制御部２１２およびパルス出力制御部２２２は、高速かつ柔軟な制御を実現するため、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＬＤ（Complex Programmable Logic Device）などのプログラム可能なデバイスが望ましい。これらのデバイスは、内部のレジスタにデータを記録し、外部通信を行うことが比較的容易なため、Ａ－Ｄ変換器を経由して、パルス出力制御部２１２およびパルス出力制御部２２２にメインコンデンサ１５の残量を示すデータを記録し、ユーザに通知する構成にすると良い。この場合、パルス出力制御部２１２およびパルス出力制御部２２２が電圧情報記録部の例である。なお、電圧情報記録部をパルス出力制御部２１２およびパルス出力制御部２２２とは別に備えてもよい。

【0042】

実施の形態２に係るパルス電流出力装置１－１およびパルス電流出力装置１－２によれば、複数のＬＥＤを接続し、異なるタイミング点灯させる場合にも、半導体素子の抵抗値を動的制御する電流制限回路を備えることにより、制限電流内でコンデンサを高速に充電することができ、パルス電流出力装置の必要電源容量を低減し、パルス電流出力装置を用いる装置のサイズおよびコストを削減することができる。

【0043】

（実施の形態３）
高速な電圧補償回路は、パルス電流出力装置以外にも有用である。実施の形態３では、高速電圧補償回路を電源に活用する。実施の形態３に係る高速電圧補償回路を用いた電源回路の構成についてそれぞれ、図２０および図２１を用いて説明する。

【0044】

図２０に示す電源回路は、高速電圧補償回路を用いた突入電流発生時の電圧低下を防止する電源回路である。出力コンデンサ２４５は電源入力より適正な電圧に充電される。並行して電源入力より昇圧回路２４２を経由して、電圧補償コンデンサ２４３が出力コンデンサ２４５より高い電圧に充電される。

【0045】

外部回路２４６の消費電流が、電源入力の供給電流で賄える場合には、出力コンデンサ２４５の電圧は維持されるが、突入電流のように電源入力の供給電流で賄えない場合は、出力コンデンサ２４５の電圧が降下する。出力コンデンサ２４５の電圧が降下すると、高速電圧補償回路２４４が動作し、電圧補償コンデンサ２４３から出力コンデンサ２４５へ電荷を移動させ、出力コンデンサ２４５の指定電圧を維持するように電圧補償する。この時、電圧補償のトリガを例えば０．５Ｖ下げた構成にすると良い。これにより数μｓから数ｍｓの突入電流による電圧降下を防止しつつ、電流変動による電圧平滑化のため出力コンデンサ２４５の容量を減らすことができ、電源装置のサイズを小さくすることができる。

【0046】

図２１に示す電源回路は、高速電圧補償回路を用いた低リップルの電源回路である。電源入力に対して、ローパスフィルタ２５２において電圧補償速度以上の変動を取り除いた上で、電圧補償コンデンサ２５３に蓄電する。外部回路２５６により電流量が変化したときに、出力コンデンサ２５５の電圧維持するように、高速電圧補償回路２５４が高速に電圧補償することで出力時においてもリップルがほとんどない電源を低コストに構成することができる。なお、この構成の場合、図１６に示した自然放電対策が必要である。

【0047】

実施の形態３に係る電源回路によれば、高速電圧補償回路を用いることで突入電流発生時の電圧低下を防止する電源装置のサイズを小さくすることができる。また、高速電圧補償回路を用いることで低リップルの電源装置のコストを低減することができる。

【0048】

（実施の形態４）
入力電圧を遅延なく昇圧する昇圧コンデンサは、パルス電流出力装置以外にも有用である。実施の形態４では、昇圧コンデンサをパルス信号のレベルシフト回路に活用する。実施の形態４に係る昇圧コンデンサを用いたレベルシフト回路の構成についてそれぞれ、図２２を用いて説明する。

【0049】

図２２に示すレベルシフト回路は、３．３Ｖのパルス信号を４８Ｖのパルス信号に高速にレベルシフトする。ローサイドのパルス信号２６１を反転回路２６２において反転し、ローサイドの電圧とハイサイドの電圧との差に基づく一定の電圧に充電された昇圧コンデンサ２６３において昇圧して、遅延なくハイサイドのＰチャンネル型ＭＯＳＦＥＴ２６６のゲート端子に電圧を印加することで、高速にレベルシフトできる。Ｐチャンネル型ＭＯＳＦＥＴ２６６は、絶縁型ゲート端子を有する半導体素子の例である。つまり、昇圧コンデンサ２６３が充電される一定の電圧は、ローサイドのパルス信号２６１を遅延なくハイサイドの電圧に昇圧できる電圧である。ローサイドとハイサイドはグランド電圧を共有する。

【0050】

一般的に高電圧化時に伝達速度が低下する原因として、半導体スイッチング素子の端子間の電圧差に由来する電圧増幅時のミラー効果が上げられるが、昇圧コンデンサ２６３を用いることで、半導体スイッチング素子による電圧増幅が不要となり、伝達速度の低下を最小限にすることが可能となる。

【0051】

昇圧コンデンサ２６３の充電方法としては、図２２に示すようにツェナーダイオード２６４およびツェナーダイオード２６５を設けることで、ローサイドのパルス信号２６１がＨＩ、つまりローサイド電圧が反転回路２６２で反転して０Ｖの時に、充電が実行される。昇圧コンデンサ２６３の充電電圧は、ツェナーダイオード２６４のツェナー電圧で調整を行う。

【0052】

図２３は、昇圧コンデンサを用いたパルス信号の高速高電圧レベルシフトを表すグラフである。グラフ２７１は、ローサイドのパルス信号、グラフ２７２は、ローサイドの電源電圧、グラフ２７３は、ローサイドのパルス信号とローサイドの電源電圧を反転回路２６２で反転したパルス信号電圧、グラフ２７４は、昇圧されたパルス信号電圧、グラフ２７５は、ハイサイドの電源電圧である。グラフ２７３が示すローサイドのパルス信号とローサイドの電源電圧を反転回路２６２で反転したパルス電圧が、グラフ２７４に示すように遅延なくハイサイド電圧に昇圧している。グラフ２７５が示すハイサイドの電源電圧とグラフ２７４が示す昇圧されたパルス信号電圧との差異によりＰチャンネル型ＭＯＳＦＥＴ２６６のゲート端子に負電圧が印加され、Ｐチャンネル型ＭＯＳＦＥＴ２６６のドレイン・ソース間が導通する。

【0053】

その結果、図２４に示すように、グラフ２８１が示すローサイドのパルス信号と、グラフ２８２が示すハイサイドのパルス信号との間で、立ち上がり、立ち下がりともに、高速に伝達することができる。

【0054】

実施の形態４に係るレベルシフト回路によれば、ローサイドの信号をハイサイドに伝達する回路において、ローサイドの回路の制御信号の電圧を昇圧コンデンサでハイサイドの電圧まで昇圧させる昇圧コンデンサを設けたことにより、ローサイド回路においては電圧の制約がなくなり、高速なデバイスを低コストの候補から選択することができ、半導体スイッチング素子による電圧増幅が不要となることで、伝達速度の低下を最小限にすることができ、高電圧化しても低コストかつ高速伝達を実現することができる。

【0055】

上記の実施の形態１では、パルス電流出力装置１は、電流制限回路１１、入力コンデンサ１２、電圧監視回路１３、昇降圧回路１４、メインコンデンサ１５、高速電圧補償回路１６、出力コンデンサ１７、パルス出力制御部１８およびパルス出力スイッチング回路１９を備えたが、これに限らない。パルス電流出力装置１は、少なくとも、電源入力された電流を制限する電流制限回路１１と、電流制限回路１１を経由した電流の電荷を蓄電するメインコンデンサ１５と、外部のＬＥＤ２を点灯させるパルス出力を制御するパルス出力制御部１８と、メインコンデンサ１５が蓄電する電荷を用いて外部のＬＥＤ２を点灯させるパルス出力スイッチング回路１９とを備えればよい。この構成の場合、メインコンデンサ１５は、第１コンデンサの例である。また、パルス電流出力装置１は、電源入力された電流を制限する電流制限回路１１、電流制限回路１１を経由した電流の電荷を蓄電する入力コンデンサ１２、入力コンデンサ１２の電圧を監視する電圧監視回路１３、電圧を昇降圧させる昇降圧回路１４、昇降圧回路１４を経由した電荷を蓄電するメインコンデンサ１５、外部のＬＥＤ２を点灯させるパルス出力を制御するパルス出力制御部１８およびメインコンデンサ１５が蓄電する電荷を用いて外部のＬＥＤ２を点灯させるパルス出力スイッチング回路１９を備える構成にしてもよい。この構成の場合、メインコンデンサ１５は、第２コンデンサの例である。また、あるいは、パルス電流出力装置１は、電源入力された電流を制限する電流制限回路１１、電流制限回路１１を経由した電流の電荷を蓄電するメインコンデンサ１５、電圧を補償する高速電圧補償回路１６、高速電圧補償回路１６を経由した電荷を蓄電する出力コンデンサ１７、外部のＬＥＤ２を点灯させるパルス出力を制御するパルス出力制御部１８および出力コンデンサ１７が蓄電する電荷を用いて外部のＬＥＤ２を点灯させるパルス出力スイッチング回路１９を備える構成にしてもよい。この構成の場合、メインコンデンサ１５は、第１コンデンサの例である。また、それぞれの構成に実施の形態２を組み合わせて、ＬＥＤのチャンネル数を複数チャンネル設けてもよい。

【0056】

なお、本開示は、本開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この開示を説明するためのものであり、本開示の範囲を限定するものではない。即ち、本開示の範囲は、実施の形態ではなく、請求の範囲によって示される。そして、請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、この開示の範囲内とみなされる。

【符号の説明】

【0057】

１，１－１，１－２ パルス電流出力装置、２，２－１，２－２ ＬＥＤ、１１，１１－１，１１－２，１１－３ 電流制限回路、１２ 入力コンデンサ、１３ 電圧監視回路、１４ 昇降圧回路、１５ メインコンデンサ、１６，１６－１，１６－２，１６－３，１６－４，１６－５，２４４，２５４ 高速電圧補償回路、１７，１７－１，１７－２，２４５，２５５ 出力コンデンサ、１８，２１２，２２２ パルス出力制御部、１９，１９－１，１９－２ パルス出力スイッチング回路、６１ シャント抵抗器、６２ オペアンプ、６３ Ｐチャンネル型ＭＯＳＦＥＴ素子、６４ 比較対象電圧、７１，８１ インダクタ、８４ａ，８４ｂ 端子、９１～９３，１０１，１０３，１０４，１１１～１１４，１２１～１２４，１５１～１５４，１９１～１９５，２３１～２３６，２７１～２７５，２８１，２８２ グラフ、１３２ コンパレータ、１３３，１３４ 入力端子、１３５ 出力端子、１４２ ＮチャンネルＭＯＳＦＥＴ素子、１４４ オペアンプ、１４５ 昇圧コンデンサ、１４６ ダイオード、１４７ ツェナーダイオード、１８１ 電圧補償回路、１８２ ＰＮＰ型バイポーラトランジスタ、１８３ ＮＰＮ型バイポーラトランジスタ、２０１ チャージポンプ回路、２０２，２０３ 抵抗器、２４２ 昇圧回路、２４３，２５３ 電圧補償コンデンサ、２４６，２５６ 外部回路、２５２ ローパスフィルタ、２６１ パルス信号、２６２ 反転回路、２６３ 昇圧コンデンサ、２６４，２６５ ツェナーダイオード、２６６ Ｐチャンネル型ＭＯＳＦＥＴ。

【要約】

グランド電圧を共有する、低電圧のローサイドおよび高電圧のハイサイドがある回路であって、電圧を制御する絶縁型ゲート端子を有する半導体素子（１４２）と、ハイサイドの回路に接続し、ローサイドの電圧とハイサイドの電圧との差に基づく一定の電圧に充電された昇圧コンデンサ（１４５）と、を備え、半導体素子（１４２）に対して、昇圧コンデンサとローサイドの回路（１４４）とを直列接続し、ローサイドの回路（１４４）の制御信号の電圧を昇圧コンデンサ（１４５）でハイサイドの電圧まで昇圧させ、ハイサイドにある半導体素子（１４２）の絶縁型ゲート端子に印加する回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】