特許 7558941 内向きに湾曲したリードを含む集積回路パッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-20

(45)【発行日】2024-10-01

(54)【発明の名称】内向きに湾曲したリードを含む集積回路パッケージ

(51)【国際特許分類】

   H01L 23/50 20060101AFI20240924BHJP

【ＦＩ】

H01L23/50 K

【請求項の数】 23

(21)【出願番号】P 2021530788

(86)(22)【出願日】2019-11-21

(65)【公表番号】

(43)【公表日】2022-02-14

(86)【国際出願番号】 US2019062633

(87)【国際公開番号】W WO2020112490

(87)【国際公開日】2020-06-04

【審査請求日】2022-11-21

(31)【優先権主張番号】16/202,808

(32)【優先日】2018-11-28

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ合同会社

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【上記1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】マイケル エル メイヤーズ

(72)【発明者】

【氏名】スコット エフ アイゼンハート

(72)【発明者】

【氏名】リチャード ジェイ セイ

(72)【発明者】

【氏名】スリーニヴァサン ケイ コドゥリ

【審査官】相澤 祐介

(56)【参考文献】

【文献】特開平０８－２７９５８３（ＪＰ，Ａ）

【文献】特開平１１－２３３７０９（ＪＰ，Ａ）

【文献】特開平０５－３２６８０３（ＪＰ，Ａ）

【文献】特開平０６－１４０５５５（ＪＰ，Ａ）

【文献】特開平０５－２１１２０４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／５０

(57)【特許請求の範囲】

【請求項1】

パッケージされた半導体デバイスであって、
各々が内側リード部と外側リード部とを有する複数のリードを含むリードフレームと、
頂部側ボンドパッドを有し、前記リードフレーム上に取り付けられる半導体ダイと、
水平平面と水平方向とを画定する底部表面と頂部表面とを含む、前記半導体ダイのための筐体であって、前記頂部表面と前記底部表面との間の第１の側壁と前記第１の側壁と反対の第２の側壁とを含む、前記筐体と、
を含み、
前記内側リード部が前記筐体の内部にあり、
前記外側リード部が、前記第１及び前記第２の側壁の一方から前記水平方向において外に延在する第１の部分と、垂直方向構成要素を含む遷移部と、末端部とを含み、前記複数のリードの末端部が全て前記水平平面上にあり、
前記外側リード部が、前記筐体から外方に前記水平方向において延在する末端部を有するガルウィングリード形状と、前記筐体に向かって内方に前記底部表面の下に前記水平方向において延在する末端部を有する内方延在リードとの間で交互であり、
前記ガルウィングリード形状の第１の部分が、前記第１及び第２の側壁の一方から第１の距離だけ延在し、前記内方延在リードの第１の部分が、前記第１及び第２の側壁の一方から前記第１の距離と異なる第２の距離だけ延在する、パッケージされた半導体デバイス。

【請求項2】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記内方延在リードの末端部の少なくとも２つが、前記筐体の底部表面に近接して共に接続される、パッケージ化された半導体デバイス。

【請求項3】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記第１の側壁における前記内方延在リードの末端部と前記第２の側壁における前記内方延在リードの末端部とが、前記底部表面の下に延在する、パッケージ化された半導体デバイス。

【請求項4】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記半導体ダイが、フリップチップオンリード（ＦＣＯＬ）構成で前記複数のリード上に取り付けられる、パッケージ化された半導体デバイス。

【請求項5】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記筐体が、モールドされた筐体を含む、パッケージ化された半導体デバイス。

【請求項6】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記半導体ダイのボンドパッドが、前記内側リード部にフリップチップで取り付けられる、パッケージ化された半導体デバイス。

【請求項7】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記リードフレームがダイパッドを更に含み、前記半導体ダイが前記ダイパッド上にその頂部側を上にして取り付けられ、
前記パッケージ化された半導体デバイスが、
前記ボンドパッドと前記内側リード部との間のボンドワイヤを更に含む、パッケージ化された半導体デバイス。

【請求項8】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記内方延在リードが、Ｃ字形又はＪ字形である、パッケージ化された半導体デバイス。

【請求項9】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記末端部の底部表面が、全て、前記筐体の前記底部表面から測定して±０．１ｍｍの固定距離内にある、パッケージ化された半導体デバイス。

【請求項10】

請求項１に記載のパッケージ化された半導体デバイスであって、
前記複数のリードの各々の前記外側リード部の第１の部分が、同じ水平平面に沿って前記第１及び第２の側壁の一方から前記水平方向において外に延在する、パッケージ化された半導体デバイス。

【請求項11】

頂部側ボンドパッドを有する少なくとも１つの半導体ダイを備え、第１の側壁と前記第１の側壁に対向する少なくとも第２の側壁とを有する筐体を含むパッケージ化された半導体デバイスのために構成されるリードフレームであって、
各々が、前記筐体内部の内側リード部と、前記第１及び第２の側壁の一方から水平方向において外に延在する第１の部分と垂直方向構成要素を含む遷移部と末端部とを含む外側リード部とを有する複数のリードであって、前記複数のリードの末端部が全て水平平面上にある、前記複数のリードを含み、
前記外側リード部が、前記筐体から外方に前記水平方向において延在する末端部を有するガルウィングリード形状と、前記筐体に向かって内方に前記筐体の底部表面の下に前記水平方向において延在する末端部を有する内方延在リードとの間で交互であり、
前記ガルウィングリード形状の第１の部分が、前記第１及び第２の側壁の一方から第１の距離だけ延在し、前記内方延在リードの第１の部分が、前記第１及び第２の側壁の一方から前記第１の距離と異なる第２の距離だけ延在する、リードフレーム。

【請求項12】

請求項１１に記載のリードフレームであって、
前記内方延在リードの末端部の少なくとも２つが、前記筐体の底部表面に近接して共に接続される、リードフレーム。

【請求項13】

請求項１１に記載のリードフレームであって、
前記第１の側壁における前記内方延在リードの末端部と前記第２の側壁における前記内方延在リードの末端部とが、前記底部表面の下に延在する、リードフレーム。

【請求項14】

請求項１１に記載のリードフレームであって、
前記半導体ダイのボンドパッドが、前記内側リード部にフリップチップで取り付けられる、リードフレーム。

【請求項15】

請求項１１に記載のリードフレームであって、
ダイパッドを更に含み、
前記半導体ダイが前記ダイパッド上にその頂部側を上にして取り付けられ、前記ボンドパッドと前記内側リード部とがボンドワイヤで接続される、リードフレーム。

【請求項16】

請求項１１に記載のリードフレームであって、
前記内方延在リードが、Ｃ字形又はＪ字形である、リードフレーム。

【請求項17】

請求項１１に記載のリードフレームであって、
前記末端部の底部表面が全て、前記筐体の前記底部表面から測定した固定距離±０．１ｍｍ内にある、リードフレーム。

【請求項18】

請求項１１に記載のリードフレームであって、
前記複数のリードの各々の前記外側リード部の第１の部分が、同じ水平平面に沿って前記第１及び第２の側壁の一方から前記水平方向において外に延在する、リードフレーム。

【請求項19】

パッケージ化された半導体装置であって、
頂部側ボンドパッドを有する半導体ダイと、
水平平面と水平方向とを画定する底部表面と頂部表面とを含む半導体ダイのための筐体であって、前記底部表面と前記頂部表面との間の第１の側壁と前記第１の側壁と反対の第２の側壁とを更に含む、前記筐体と、
その上に前記半導体ダイが搭載されるリードフレームであって、各々が前記筐体の内側の内側リード部と外側リード部とを有する複数のリードを含む、前記リードフレームと、
を含み、
前記複数のリードの外側リード部が、前記筐体に向かって前記底部表面の下に湾曲される末端部を有する内方延在リードとガルウィングリード形状を形成する末端部を有する外方延在リードとを交互に含み、
前記内方延在リードが、前記第１及び第２の側壁の一方から第１の距離だけ水平方向に延在する第１の部分を含み、前記外方延在リードが、前記第１及び第２の側壁の一方から前記第１の距離と異なる第２の距離だけ水平方向に延在する第１の部分を含み、
前記外側リード部の末端部がすべて前記水平平面上にある、パッケージ化された半導体装置。

【請求項20】

請求項１９に記載のパッケージ化された半導体装置であって、
前記内方延在リードが、Ｃ字型である、パッケージ化された半導体装置。

【請求項21】

請求項１９に記載のパッケージ化された半導体装置であって、
前記内方延在リードが、Ｊ字形である、パッケージ化された半導体装置。

【請求項22】

請求項１９に記載のパッケージ化された半導体装置であって、
前記外側リード部の末端部が、互い違いの構成である印刷回路基板（ＰＣＢ）のランドパッドに接続される、パッケージ化された半導体装置。

【請求項23】

請求項１９に記載のパッケージ化された半導体装置であって、
前記複数のリードの外側リード部の各々が、同じ水平平面に沿って前記第１及び第２の側壁の一方から水平方向において前記筐体から退出する、パッケージ化された半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、集積回路（ＩＣ）パッケージのためのリード配置に関する。

【背景技術】

【0002】

少なくとも一つのＩＣダイに対する支持を提供し、環境からの保護を提供し、印刷回路基板（ＰＣＢ）へのＩＣダイの表面実装及びＰＣＢとの相互接続とを可能にする、様々な半導体ＩＣパッケージが知られている。一つの従来のパッケージ構成は、ダイパッドと、ダイパッドの周りの複数のリードとを有するリードフレームを含む。プラスチックパッケージングの場合、頂部を上にしてＩＣダイボンディングした後、概してワイヤボンディングが続くか、又は、頂部を下にしてダイをフリップチップ取り付けした後、リードフレームを用いてモールディングプロセスを行ってモールド筐体を形成して、筐体の外に突出したリードを切断及びトリミングすることで半導体パッケージを得ることができる。

【0003】

ガルウィングリードは、パッケージ材料の側壁表面から本質的に水平に筐体から延在し、その後、水平及び垂直構成要素を備えて斜めの経路に沿って下降し、その後、水平方向に再度外に出て、ＰＣＢへのはんだ付けに適した末端部を提供する。ガルウィングリードは、クワッドフラットパッケージ（ＱＦＰ）やスモールアウトライン集積回路（ＳＯＩＣ）などの表面実装チップ上で一般的に用いられている。平坦なリードパッケージと比べるとガルウィングパッケージは、多少のずれがあっても、顧客のＰＣＢ上のパッケージ実装の間の溶融はんだの表面張力に基づいて、優れた自己整合性能を提供することが知られている。

【0004】

スモールアウトラインガルウィングＩＣパッケージは、標準化されたＰＣＢランドパターン間隔要件により、機能密度（すなわち、それらのピン数）が制限されることが知られている。ＰＣＢの製造複雑度（ピン対ピン又はリード対リードの間隔）及びパッケージの全体的なサイズを増大させることなく、所与の基板面積に一層多くのピン（又はリード）を許容する必要性が高まってきている。影響を受けるパッケージタイプには、ＳＯＩＣ、スモールアウトラインパッケージ（ＳＯＰ）、マイクロスモールアウトラインパッケージ（ＭＳＯＰ）、シュリンクスモールアウトラインパッケージ（ＳＳＯＰ）、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、薄型シュリンクスモールアウトラインパッケージ（ＴＳＳＯＰ）、スモールアウトライントランジスタ（ＳＯＴ）、及び薄型スモールアウトライントランジスタ（ＴＳＯＴ）が含まれる。従来のＳＯＰガルウィングリードパッケージは、０．４ｍｍ（ＴＳＳＯＰ）～０．９５ｍｍ（ＳＯＴ）のピンピッチ、及び、０．２ｍｍ～０．５ｍｍのピン幅を有する。全てのこのようなパッケージから出る全リードの延在しているリード部は、同じガルウィング形状である。

【発明の概要】

【0005】

本概要は、提供される図面を含む詳細な説明において以下に更に記載される、開示される概念の簡潔な選択を簡略化された形態で紹介するために提供されている。この概要は、特許請求される主題の範囲を限定することは意図していない。

【0006】

開示される態様は、パッケージの筐体に向かって内方に湾曲した末端の平坦（水平）端部を有する内方に湾曲したリードと交互になっているガルウィングリードを有するリードフレーム設計を含む。それらの末端部が、ガルウィングリードがそうであるように従来のように全て外方に湾曲する代わりに、筐体に向かって湾曲する交互のリードを有することで、同じリード幅及び妥当なリードピッチを維持しながら、リード（又はピン）密度を増大させ得ることが認識されている。内向きに湾曲したリードは、任意選択でパッケージ筐体の下に延在してもよい。

【0007】

パッケージ化された半導体デバイスが、リードフレーム上に搭載された半導体ダイと、水平平面と水平方向とを画定する半導体ダイのための筐体を含む。リードフレームはリードを含み、リードは各々、筐体内部の内側リード部と外側リード部とを有し、外側リード部は、筐体の側壁の一つから水平方向に外に延在する第１の部分と、垂直方向構成要素を含む遷移部分と、末端部とを含み、リードの末端部は全て水平平面上にある。外側リード部は、筐体から外方に水平方向に延在する末端部を有するガルウィングリード形状と、筐体に向かって内方に水平方向に延在する末端部を有する内方に延在するリードとで交互になっている。リードフレームは単一のリードフレームからなる。

【図面の簡単な説明】

【0008】

ここで、添付の図面を参照し、これらの図面は必ずしも一定の縮尺で描かれてはいない。

【0009】

【図1】例示のパッケージ化された半導体デバイスの断面図であり、パッケージ化された半導体デバイスは、末端部がパッケージの筐体に向かって内方に湾曲している内方に湾曲したリードと交互になっているガルウィングリードを有し、ＩＣ上のボンドパッドがリードにワイヤボンディングされている。

【0010】

【図2A】図１に示されたパッケージ化された半導体デバイスの底面図であり、パッケージ化された半導体デバイスは、任意選択で筐体の下に再び延在する、内方に湾曲したリードの末端部を有する。

【図2B】図１に示されたパッケージ化された半導体デバイスの側面図である。

【図2C】図１に示された例示のパッケージ化された半導体デバイスの頂部斜視図である

【図2D】図１に示された例示のパッケージ化された半導体デバイスの底部斜視図である。

【0011】

【図3A】例示の態様に従った、パッケージ化されたデバイスの底部斜視図であり、パッケージ化されたデバイスは、より良好な熱的性能を提供するために、筐体の下に湾曲し各側で共に接続されている、内方に湾曲した偶数個のリードを有する。

【図3B】例示の態様に従った、パッケージ化されたデバイスの底部斜視図であり、パッケージ化されたデバイスは、より良好な熱的性能を提供するために、ダイパッドの下に湾曲し内方に湾曲した偶数個のリードを有する。

【0012】

【図4】フリップチップオンリード（ＦＣＯＬ）ボンディング配置として示されるはんだ特徴を示すための、例示のパッケージ化された半導体デバイスの部分的に明らかにされた頂部斜視図であり、それぞれに接する半導体ダイのボンドパッド上のはんだ特徴が、内方に湾曲したリードと交互になっているガルウィングリードを含む。

【0013】

【図5A】内方に湾曲したリードと交互になっているガルウィングリードを含むリードフレームを有する、開示されたパッケージ化された半導体デバイスを形成するための例示の方法における工程を示す。

【図5B】内方に湾曲したリードと交互になっているガルウィングリードを含むリードフレームを有する、開示されたパッケージ化された半導体デバイスを形成するための例示の方法における工程を示す。

【図5C】内方に湾曲したリードと交互になっているガルウィングリードを含むリードフレームを有する、開示されたパッケージ化された半導体デバイスを形成するための例示の方法における工程を示す。

【図5D】内方に湾曲したリードと交互になっているガルウィングリードを含むリードフレームを有する、開示されたパッケージ化された半導体デバイスを形成するための例示の方法における工程を示す。

【0014】

【図6A】従来の８ピンＴＳＳＯＰパッケージのリードを搭載するための図示された幾つかの例示の間隔距離を有するインラインランドパッドを備えるＰＣＢのランドパッドのためのフットプリントを示す。

【図6B】リード数を増加させながらリード間隔を増大させることができることを実証する、内方に湾曲したリードである交互のリードを有する開示される１０ピンＴＳＳＯＰパッケージのリードを搭載するための互い違いのランドパッドを備える、別のＰＣＢのランドパッドのためのフットプリントを示す。

【0015】

【図6C】図２Ａ～図２Ｄに示される開示されたＩＣパッケージを示し、図６Ｂに示されたＰＣＢ上の互い違いの構成のランドパッド上に搭載された交互になっている内方に湾曲したリードを有する。

【発明を実施するための形態】

【0016】

例示の態様が図面に関連して記載され、図面において、同様の参照数字は類似又は同等の要素を示すために用いられる。幾つかの行為又は事象は別の順序で及び／又は他の行為又は事象と同時に起こり得るので、行為又は事象の例示される順序は限定するものと見なされるべきではない。また、幾つかの例示される行為又は事象は、本開示に従った手法を実装するために必要とされないことがある。

【0017】

図１は、例示のパッケージ化された半導体デバイス１００の断面図であり、１０３及び１０９として示されるガルウィングリードを有し、これらは、内方に湾曲したリード１０２及び１０８と交互になっており、内方に湾曲したリード１０２及び１０８は、モールディングされた筐体として示されるパッケージの筐体１２０に向かって内方に湾曲している末端部１０２ｃ、１０８ｃを有する。半導体ダイ１８０上のボンドパッド１８０ａが、ボンドワイヤ１６１によってそれぞれのリードにワイヤボンディングされる。また、これらのリードはすべて、同じ金属シートから形成されるため、筐体１２０の内の同じ水平平面上にある。以下で説明する図４は、代替のＦＣＯＬボンディング配置を示す。

【0018】

半導体ダイ１８０は、底部側がダイ取り付け材料１８１（例えば、エポキシ）によってダイパッド１２１に取り付けられた状態で示されている。半導体ダイ１８０は、ＩＣであっても、パワートランジスタなどのディスクリートデバイスダイであってもよい。半導体ダイ１８０は、多数のダイ（スタックされた又は横方向）であってもよく、センサ又は受動構成要素（例えば、コンデンサ、抵抗器、インダクタなどの非半導体）を含んでもよい。筐体１２０はモールディングされた筐体として図１に示したが、より一般的には筐体１２０はセラミック筐体も含み得る。筐体１２０は、各々が水平平面及び水平面内（in-plane）方向を画定する、頂部表面１２０ａ及び底部表面１２０ｂを有し、底部表面１２０ｂと頂部表面１２０ａとの間の第１の側壁１２０ｃ及び第１側壁に対向する少なくとも第２の側壁１２０ｄを含む。

【0019】

外側リード部は、筐体１２０から外方に水平方向に延在する末端部１０３ｃ及び１０９ｃを有するガルウィングリード形状（リード１０３及び１０９）と、筐体材料１２０に向かって内方に水平方向に延在する末端部１０２ｃ及び１０８ｃを有する内方に湾曲したリード（偶数リードとして説明される１０２及び１０８）との間で交互になっている。あるいは、リードが内方への湾曲と外方への湾曲とで交互となる限り、本明細書で用いられる「偶数」及び「奇数」という用語は交換可能であるため、ガルウィング形状のリードを偶数番号のリードとすることができ、内方に湾曲したリードを奇数番号のリードとすることができる。

【0020】

内向きに湾曲したリード１０２、１０８は、Ｃ字形又はＪ字形であることが分かる。内向きに湾曲したリード１０２、１０８の末端部１０２ｃ、１０８ｃは、任意で筐体１２０の下に延在するように示されている。リードフレームは単一のリードフレームからなる。開示されるリードフレームは、単一のリードフレームであり、開示されたリードフレームが接着材料によって互いに接合された２つのスタックされたリードフレームを備える接着されたリードフレーム構成とは明らかに異なるように、別個のリードフレーム片を互いに接合する接合、接着材、又はボンディング材料なしに、全体を通して同じ材料（例えば、銅）の単一の（又は一体の）片であることを意味する。

【0021】

リードは各々、筐体１２０の内部に内側リード部を有し、第１の側壁１２０ｃ及び第２の側壁１２０ｄの一方から水平方向に外に延在する第１の部分１０２ａ、１０３ａ、１０８ａ、１０９ａと、垂直方向構成要素を含む遷移部１０２ｂ、１０３ｂ、１０８ｂ及び１０９ｂと、末端部１０２ｃ、１０３ｃ、１０８ｃ及び１０９ｃとを含む外側リード部を有する。末端部１０２ｃ、１０３ｃ、１０８ｃ、１０９ｃは、いずれも筐体１２０の頂部表面１２０ａと底部表面１２０ｂとによって画定される同一の水平平面上にある。本明細書で用いられるように、同じ水平平面上にあるということは、本明細書では全て基準平面から±０．１ｍｍ（約４ミル（ｍｉｌｓ））以下の平均高さであると定義される水平方向に垂直であるｚ（高さ）方向において本質的に同じ高さを意味する。例えば、末端部１０２ｃ、１０３ｃ、１０８ｃ、及び１０９ｃの頂部表面は、０である最小距離（非露出ダイパッドでは筐体１２０の底部に接する）から、概して４ミル～８ミルであるリードフレーム材料の厚みの４分の３離れた最大距離を有し、そのため、筐体１２０の底部表面１２０ｂから最大３ミル（０．０７６ｍｍ）～６ミル（０．１５２ｍｍ）離れていると計算される。

【0022】

パッケージの底部上の露出したダイパッドの場合、内方に湾曲したリードがダイパッドの下に延在することはなく、ダイパッドの底部表面１２０ｂと内方に湾曲したリードの末端部の底部との垂直オフセット距離は、１ミル（０．０２５ｍｍ）内であるとして本明細書で定義される置かれている平面上でゼロに近くすべきである。底部が露出されたダイパッド構成のためのダイパッドの底部と内方に湾曲したリードとの間の垂直オフセットがこのようにゼロ近くにするのは、内方に湾曲したリードと、ＰＣＢ上のそれぞれのランドパッドへの露出したダイパッドとの両方の間で、信頼性のあるはんだ相互接続を行うことができることを保証するためである。

【0023】

パッケージ化されたデバイス１００全体に対して一つのリードフレームのみを使用することにより、全てのリードを、本質的に同じ平面（高さ）上のパッケージの筐体１２０から水平に出て、それらの末端部１０２ｃ、１０３ｃ、１０８ｃ、及び１０９ｃの端部と同じ平面上にとどまる（同じ金属シートから形成されるため）筐体の内部の同じ水平平面上にある一つの標準の厚みのリードフレームで製造することが可能になる。この態様は、同じ高さで、はんだ（典型的に、末端部１０２ｃ、１０３ｃ、１０８ｃ、及び１０９ｃをＰＣＢにはんだ付けする）を適用することを可能にすることによって、パッケージ設計を単純化し、アッセンブリコストを下げる。

【0024】

図２Ａは、同様に任意選択で筐体１２０の底部表面１２０ｂの下に延在する、内方に湾曲したリード１０２、１０４、１０８、及び１１０の末端部１０２ｃ、１０３ｃ、１０８ｃ、及び１０９ｃを有する、図１に示したパッケージ化された半導体デバイス１００の底面図である。ガルウィングリードは、１０１、１０３、１０５、１０７、１０９、及び１１１として示されている。図２Ｂは、図１に示したパッケージ化された半導体デバイス１００の側面図である。図２Ｃは、末端部１０１ｃ、１０２ｃ、１０３ｃ、１０５ｃ、１０７ｃ、１０９ｃ、及び１１１ｃを示す図１Ａに示した例示のパッケージ化された半導体デバイス１００の頂部斜視図である。図２Ｄは、末端部１０１ｃ、１０２ｃ、１０３ｃ、１０４ｃ、１０５ｃ、１０６、１０７ｃ、１０８ｃ、１０９ｃ、１１０ｃ、及び１１１ｃを示す、図１に示した例示のパッケージ化された半導体デバイス１００の底部斜視図である。

【0025】

図３Ａは、例示の態様に従った、より良好な熱的性能を提供するために、筐体１２０の下で湾曲し、各側で共に接続された、内方に湾曲した偶数個のリード１０２、１０４、１０８、及び１１０を有するパッケージ化されたデバイス３００の底部斜視図である。図３Ｂは、例示の態様に従った、より良好な熱的性能を提供するために、ダイパッド１２１の下で湾曲した内方に湾曲した偶数のリード１０２、１０４、１０８、及び１１０を有するパッケージ化されたデバイス３５０の底部斜視図である。また、従来のタイバーを利用することによって、又はモールディング前にリード曲げ後に金属コネクタを加えることによって、内方に湾曲したリードをモールディング前にダイパッドに接触させるリード曲げがそこに存在してもよい。

【0026】

図４は、例示のパッケージ化された半導体デバイス４００の部分的に明らかにされた頂部斜視図であり、リード４０１、４０２、４０３、４０７、４０８、及び４０９として示されるそれぞれのリードに接する半導体ダイ１８０のボンドパッド上のはんだ特徴４１８を備えるＦＣＯＬボンディング配置として示されるはんだ特徴４１８を示す。はんだ特徴は、はんだボール又はんだでキャップされた（例えば、銅）ピラーを含み得る。内方に湾曲したリードは４０２及び４０８として示され、ガルウィングリードは４０１、４０３、４０７、及び４０９として示されている。

【0027】

図５Ａ～図５Ｄは、内方に湾曲したリードと交互になっているガルウィングリードを含むリードフレームを有する、開示されたパッケージ化された半導体デバイスを形成するための例示の方法における工程を示す。一般に、パッケージ化されたデバイスのアッセンブリプロセスに対して必要とされる変更は限られている。開示された方法は一般に、図４Ｃに後述されるように偶数のリードの内方への曲げである、形成中の一つの追加工程を加えて、現在のパッケージデバイスアッセンブリプロセスにおける同じ工程を全て再利用することができる。リード湾曲は、ＩＣパッケージの少なくとも二つの側部にＩＣパッケージのモールディングされた筐体として示されるパッケージ材料の側壁から外に延在する複数の線形のリードを各々有する、複数のリードフレームを備えるリードフレームシートを含む従来の構成で始めることができる。

【0028】

図５Ａは、標準のクランプであり得るクランプ５１０と、アンビル部５１５ａ及び５１５ｂ（図５Ｂのアンビル部５１５ｂを参照）を含む開示されたアンビル５１５（図５Ｄに示される）と、パンチ１ ５２０ａ及びパンチ２ ５２０ｂ（図５Ｃのパンチ２ ５２０ｂを参照）を含む開示されたパンチとを含む、リード湾曲前の例示のリード湾曲装置を示す。図５Ｂは、ガルウィングリードとなるように湾曲するように意図された奇数リードの外部リード部と、内方に湾曲するように意図された偶数リードとを備えて湾曲させるための第１の湾曲工程のために構成された図示されたピン湾曲装置の、クランプ５１０、アンビル５１５、及びパンチ１５２０ａを示す。アンビル５１５は、交互になっている、アンビル部５１５ａとして示される奇数ピンと、アンビル部５１５ｂとして示される偶数ピンとの接触間が改変されて示され、パンチ１ ５２０ａの方向は、両方とも垂直方向に下向きであるように示されるように移動されている。

【0029】

このように、アンビル５１５は、交互になっているピン（偶数及び奇数）、ガルウィング形状（二つの９０度曲線）を提供するための奇数リードを処理するように構成された一つのアンビル部５１５ａ、及び、一つの本質的に９０度の曲線のみを提供するように構成された別のアンビル部セット５１５ｂに接するように改変されている。偶数リードは、筐体１２０に向かってそれらを内方に湾曲させるための第２の湾曲工程を含む。図５Ｃに示す第２の湾曲工程において、パンチ２ ５２０ｂが、偶数リードの端部を筐体１２０に向かって内方に水平（ｘｙ）平面で湾曲させるように向けられる。図５Ｄは、二つのパンチ、すなわち、全てのリードに適用されるパンチ１ ５２０ａ、及び内方に湾曲することが意図されるリードのみに適用されるパンチ２ ５２０ｂ、を有する例示のリード湾曲装置の別の図を示す。アンビルは５１５として示されているが、上述のように、アンビル５１５は、交互になっている、アンビル５１５ａとして示されている奇数ピンとアンビル５１５ｂとして示されている偶数ピンとの接触の間で改変され、パンチ１ ５２０ａの方向は、両方とも垂直方向に下向きであるように移動されている。

【0030】

開示されたリードフレームリード湾曲は、打ち抜かれエッチングされたリードフレーム、粗面化されて平滑なリードフレーム、及び、被覆／めっきされた又はされないリードフレームを含む、様々なリードフレームタイプに適用することができる。一般に、パッケージング及び出荷媒体又はプロセス（同じチューブ、テープ／リールなど）に対し必要とされる変更はない。

【0031】

開示される態様は、様々なアッセンブリフローに統合されて、様々な異なった半導体ＩＣデバイス及び関連製品を形成することができる。アッセンブリには、単一半導体ダイ、又は、複数のスタックされた半導体ダイを含むＰｏＰ構成などの多重半導体ダイが含まれ得る。様々なパッケージ基板が用いられ得る。半導体ダイは、障壁層、誘電体層、デバイス構造、能動要素、並びに、ソース領域、ドレイン領域、ビットライン、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含む受動要素を含む、その中の種々の要素及び／又はその上の層を含み得る。また、半導体ダイは、バイポーラ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＣＭＯＳ、ＢｉＣＭＯＳ、及びＭＥＭＳを含む、種々のプロセスから形成され得る。

【0032】

例
開示される態様は下記の具体的な例によってさらに例示されるが、これらはいかなる方式でも、本開示の範囲又は内容を限定するものとして解釈されるべきではない。

【0033】

図６Ａは、従来の８ピンＴＳＳＯＰパッケージのリードを取り付けるために示された、幾つかの例示の間隔距離のインラインランドパッドを備えて構成されたＰＣＢのランドパッド６０１～６０８のためのフットプリントを示す。図６Ｂは、リード数を増加させながらリード間隔を増大させることができることを実証する、内方に湾曲したリードである交互のリードを有する開示された１０ピンＴＳＳＯＰパッケージのリードを搭載するための互い違いのランドパッドを備えて構成された、別のＰＣＢのランドパッド６５１～６５５及び６５７～６６１のためのフットプリントを示す。上述のように、内側ランドパッドは、熱又は電気的性能を高めるために共に短絡され得る。ＰＣＢ上のランドパッドは、一般に、ＰＣＢ上の他の構成要素との接触を成すようにさらに配路される。

【0034】

ＰＣＢは、多層状、可撓性又は剛性、セラミック、又は金属被覆を含む、種々の構成であり得る。はんだ又は他の導電性取り付け材料（例えば、はんだ）が、典型的に、パッケージのリードをＰＣＢのランドパッドに電気的及び機械的に接続する。内方に湾曲したリードと交互になっているガルウィングリードを含む開示されたリードフレームを用いることによって、リード間隔を０．２０ｍｍから０．２４ｍｍまで増大させることができ、一方で、パッケージリード数を８ピンから１０ピンまで増加させることもできることが示されている。図６Ｃは、図２Ａ～Ｄに示された開示されたＩＣパッケージを示し、図６Ｂに示された互い違いの構成のＰＣＢ６５０のランドパッド６５１～６５５及び６５７～６６１上に搭載された交互の内方に湾曲したリードを有する。

【0035】

本開示に関連する当業者であれば、特許請求の範囲の範囲内で、開示された態様に多くの変形が可能であり、本開示の範囲から逸脱することなく、さらなる追加、削除、置換、及び改変を上述の態様に対して行うことができることを理解するであろう。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図3A】

【図3B】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図6A】

【図6B】

【図6C】