▶ フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-20
(45)【発行日】2024-10-01
(54)【発明の名称】フリップチップマイクロ発光ダイオードを製造する方法
(51)【国際特許分類】
H01L 33/20 20100101AFI20240924BHJP
H01L 33/44 20100101ALI20240924BHJP
H01L 33/32 20100101ALI20240924BHJP
G09F 9/30 20060101ALI20240924BHJP
G09F 9/33 20060101ALI20240924BHJP
G09F 9/00 20060101ALI20240924BHJP
【ＦＩ】
H01L33/20
H01L33/44
H01L33/32
G09F9/30 348A
G09F9/33
G09F9/00 338
【請求項の数】
19
(21)【出願番号】P 2023532689
(86)(22)【出願日】2021-09-23
(65)【公表番号】
(43)【公表日】2023-12-07
(86)【国際出願番号】 US2021051652
(87)【国際公開番号】W WO2022119619
(87)【国際公開日】2022-06-09
【審査請求日】2023-05-30
(31)【優先権主張番号】63/119,745
(32)【優先日】2020-12-01
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/213,390
(32)【優先日】2021-03-26
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】500507009
【氏名又は名称】ルミレッズ リミテッド ライアビリティ カンパニー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】テオ，ヨウ メン
(72)【発明者】
【氏名】ング，ウィーホン
(72)【発明者】
【氏名】マー，ペイ チー
(72)【発明者】
【氏名】ウォン，チー チュン ジェームス
(72)【発明者】
【氏名】ソ，ゴク ジョー
【審査官】右田 昌士
(56)【参考文献】
【文献】特開２０１１－２４９４２５（ＪＰ，Ａ）
【文献】特開２００６－０７３６１８（ＪＰ，Ａ）
【文献】特開２０１８－０６１０２７（ＪＰ，Ａ）
【文献】特開２０２０－０４３２０９（ＪＰ，Ａ）
【文献】特表２０１６－５２２５８５（ＪＰ，Ａ）
【文献】特表２０１５－５２４１７３（ＪＰ，Ａ）
【文献】米国特許第１０５２２７１２（ＵＳ，Ｂ２）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００ － ３３／６４
Ｇ０９Ｆ ９／００
Ｇ０９Ｆ ９／３０ － ９／３３
(57)【特許請求の範囲】
【請求項1】
マイクロ発光ダイオード（uLED）装置を製造する方法であって、基板上にn型層、活性層、およびp型層を含む複数の半導体層を成膜するステップと、
前記複数の半導体層上にpコンタクト層を成膜するステップと、
前記pコンタクト層上にハードマスク層を成膜するステップと、
前記半導体層、前記pコンタクト層、および前記ハードマスク層の一部をエッチングして、トレンチおよび複数のメサを形成するステップであって、メサの各々は、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有する、ステップと、
前記基板にわたって、前記トレンチ内および前記基板の最上部表面に誘電体材料を成膜するステップと、
第1のエッチングにより、前記pコンタクト層および前記基板の表面の第1の部分を露出させるステップと、
第2のエッチングにより、前記n型層および前記基板の前記表面の第2の部分を露出させるステップであって、前記第1および第2のエッチングにより、前記誘電体材料は、前記メサの前記幅の方向における第1の側における第1の領域と、前記幅の方向における第2の側における第2の領域に分離される、ステップと、
前記第1のエッチングおよび前記第2のエッチングにより露出された領域に、第1の金属を成膜するステップと、
エッチングにより、互いに絶縁されたカソードおよびアノードを形成するステップと、
を有し、
前記各ステップにより、処理構造が形成され、
前記カソードは、前記n型層の前記第1の側壁で前記n型層と電気的に接続されるが、前記n型層の前記第2の側壁では前記n型層と電気的に接続されず、
前記カソードおよび前記アノードは、前記高さ方向に沿って、前記前記n型層の前記底部表面まで延在する、方法。
【請求項2】
前記メサの幅は、100ミクロン未満である、請求項1に記載の方法。
【請求項3】
前記メサの高さは、前記メサの幅と等しく、またはそれ以下である、請求項1に記載の方法。
【請求項4】
前記第1のエッチングおよび／または前記第2のエッチングは、互いに独立に、異方性エッチングを有する、請求項1に記載の方法。
【請求項5】
前記エッチングにより、前記pコンタクト層を露出させるステップの前に、マスキングを行うステップを有する、請求項1に記載の方法。
【請求項6】
前記pコンタクト層の2つの平面配向は、前記エッチングにより、前記pコンタクト層を露出させるステップの間に露出される、請求項1に記載の方法。
【請求項7】
前記n型層の2つの平面配向は、前記エッチングにより、前記n型層を露出させるステップの間に露出される、請求項1に記載の方法。
【請求項8】
前記エッチングにより、前記n型層を露出させるステップの前に、マスキングを行うステップを有する、請求項1に記載の方法。
【請求項9】
前記処理構造上にパッシベーション層を形成するステップを有する、請求項1に記載の方法。
【請求項10】
前記カソードおよび前記アノードの接合表面を支持体に接着させるステップと、前記基板を除去するステップと、
前記メサを個別化して、個々のuLED装置を形成するステップと、
を有する、請求項1に記載の方法。
【請求項11】
前記n型層はN-GaNを含み、前記p型層はP-GaNを含む、請求項1に記載の方法。
【請求項12】
前記第1の領域および前記第2の領域の前記誘電体材料は、各々独立に、SiO2、AlOx、およびSiNからなる群から選択された材料を有し、各々独立に、200nmから1μmの範囲の厚さを有する、請求項1に記載の方法。
【請求項13】
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅にまたがる、請求項1に記載の方法。
【請求項14】
前記p型層は、実質的に前記活性層の幅にまたがる、請求項1に記載の方法。
【請求項15】
表示装置を製造する方法であって、ピックアンドプレース法により、複数のマイクロ発光ダイオード（uLED）をバックプレーンに取り付けるステップと、
表示面を有するハウジング内に前記複数のuLEDを取り囲むステップと、
を有し、
前記uLEDの各々は、
メサであって、
n型層、活性層、およびp型層を含む複数の半導体層と、
前記p型層に接触するpコンタクト層と、
を有し、前記メサは、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅と、を有し、前記pコンタクト層の前記上部表面は、前記n型層の前記第1および第2の側壁とは異なる平面配向を有する、メサと、
前記n型層の前記第1の側壁に接触するが、前記n型層の前記第2の側壁とは接触しないカソードと、
前記pコンタクト層、前記活性層、および前記p型層の第1の側壁を前記カソードから絶縁する誘電体材料の第1の領域と、
前記pコンタクト層の前記上部表面に接触するアノードと、
前記活性層、前記p型層の第2の側壁、および前記n型層の前記第2の側壁を前記アノードから絶縁する誘電体材料の第2の領域と、
を有し、
前記カソードおよび前記アノードは、前記高さ方向に沿って、前記前記n型層の前記底部表面まで延在する、方法。
【請求項16】
前記メサの幅は、100ミクロン未満である、請求項15に記載の方法。
【請求項17】
前記メサの高さは、前記メサの幅以下である、請求項15に記載の方法。
【請求項18】
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅に広がる、請求項15に記載の方法。
【請求項19】
前記p型層は、実質的に前記活性層の幅に広がる、請求項15に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施形態は、全般に、マイクロ発光ダイオード（マイクロLEDまたはuLEDまたはμLED）装置およびその製造方法に関する。より詳細には、本実施形態は、薄膜フリップチップ（TFFC）設計を有する個々のマイクロ発光ダイオード装置に関し、前記設計は、n型層の第1の側壁と接触するカソードと、pコンタクト層の上部表面と接触するアノードとを有し、n型層の第1の側壁およびpコンタクト層の上部表面は、2つの異なる平面配向内にある。
【背景技術】
【0002】
発光ダイオード（LED）は、電流が流れた際に可視光を放射する半導体光源である。LEDは、p型半導体とn型半導体を組み合わせて構成される。通常LEDには、III-V族化合物半導体を使用する。III-V族化合物半導体は、他の半導体を用いた装置に比べて、高温で安定した動作を提供する。III-V族化合物は、典型的には、サファイアアルミニウム酸化物（Al2O3）または炭化ケイ素（SiC）で形成された基板上に形成される。
【0003】
ウェアラブル装置、ヘッドマウントディスプレイ、および大面積ディスプレイを含む各種新たなディスプレイ用途では、100μm×100μm未満の横方向寸法を有する高密度のマイクロLED（μLEDまたはuLED）のアレイで構成された、小型チップが必要となる。マイクロLEDは、通常、赤、青、および緑の波長を含むuLEDを近接して配列することにより、カラーディスプレイの製造に使用されるものよりも小さい、約50μm以下の直径または幅を有する。個々のダイから構成されるディスプレイを組み立てるためのアプローチは、個々のLEDの「ピックアンドプレース」と称される。ピック-アンド-プレース（またはピックアンドプレース）アプローチは、ピックアップステップ、位置合わせステップ、その後の個々の青、緑、および赤の波長のマイクロLEDをバックプレーン上に取り付けるステップ、その後、バックプレーンをドライバ集積回路に電気的に接続するステップを有する。各マイクロLEDのサイズが小さいため、このアセンブリシーケンスは遅く、製造エラーを起こしやすい。さらに、ディスプレイに対して高まる解像度要件を満足させるため、ダイサイズが減少するとともに、各ピックアンドプレース動作において、より多くの数のダイを移送して、必要な寸法のディスプレイを形成する必要がある。
【0004】
スタンドアローン型のuLED画素またはピックアンドプレースアセンブリに使用される装置は、おおまかに2つのカテゴリに分類される：薄膜フリップチップ（TFFC）または垂直薄膜（VTF）である。それぞれには、その特有の利点および用途があり、それらの典型的な設計に関する制限がある。TFFC設計は、通常、より低い順方向電圧、より高い電流駆動能力を提供し、従って、より高い輝度および効率性能が提供される。一方、VTF設計では、より小さく、より高密度のマイクロLED設計のため、より容易な寸法縮小化が提供される。
【発明の概要】
【発明が解決しようとする課題】
【0005】
多数のスタンドアローン型マイクロLED装置にとって、これらを高い信頼性で効率的に製作することが目標であり、マイクロLED装置自体が効率的である必要がある。スタンドアローン型のマイクロLED画素を効率的に製作することにより、光の透過に有効な、ミクロンサイズの間隔を利用することが容易になる。さらに、スタンドアローン型マイクロLEDの取扱いおよび処理を改善したまま、発光領域を最大化する必要性が依然として存在する。
【課題を解決するための手段】
【0006】
本願では、光源およびそれらを製造する方法が提供される。薄膜フリップチップ（TFFC）設計を有するuLEDは、エピタキシーの発光領域（LEA）を最大化したまま、寸法縮小可能な設計を通して、薄膜フリップチップ（TFFC）アーキテクチャと垂直薄膜（VTF）アーキテクチャの両方の利点を提供する点で有意である。また、この設計は、光出力抽出を最大にする。
【0007】
ある態様では、マイクロ発光ダイオード（uLED）装置は、
メサであって、
n型層、活性層、およびp型層を含む複数の半導体層と、
前記p型層と接触するpコンタクト層と、
を有し、前記メサは、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有し、前記pコンタクト層の前記上部表面は、前記n型層の前記第1および第2の側壁とは異なる平面配向を有する、メサと、
前記n型層の前記第1の側壁と接触するカソードと、
前記pコンタクト層、前記活性層、および前記p型層の第1の側壁を前記カソードから絶縁する誘電体材料の第1の領域と、
前記pコンタクト層の前記上部表面と接触するアノードと、
前記活性層、前記p型層の第2の側壁、および前記n型層の前記第2の側壁を前記アノードから絶縁する誘電体材料の第2の領域と、
を有する。
メサであって、
n型層、活性層、およびp型層を含む複数の半導体層と、
前記p型層と接触するpコンタクト層と、
を有し、前記メサは、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有し、前記pコンタクト層の前記上部表面は、前記n型層の前記第1および第2の側壁とは異なる平面配向を有する、メサと、
前記n型層の前記第1の側壁と接触するカソードと、
前記pコンタクト層、前記活性層、および前記p型層の第1の側壁を前記カソードから絶縁する誘電体材料の第1の領域と、
前記pコンタクト層の前記上部表面と接触するアノードと、
前記活性層、前記p型層の第2の側壁、および前記n型層の前記第2の側壁を前記アノードから絶縁する誘電体材料の第2の領域と、
を有する。
【0008】
別の態様では、表示装置は、
バックプレーンと、
前記バックプレーンに取り付けられた複数の個々に配置されたuLED装置であって、前記uLED装置の各々は、本願の任意の実施形態に記載のuLED装置を有する、uLED装置と、
前記複数の個々に配置されたuLED装置を取り囲む表示面を含むハウジングと、
を有する。
バックプレーンと、
前記バックプレーンに取り付けられた複数の個々に配置されたuLED装置であって、前記uLED装置の各々は、本願の任意の実施形態に記載のuLED装置を有する、uLED装置と、
前記複数の個々に配置されたuLED装置を取り囲む表示面を含むハウジングと、
を有する。
【0009】
別の態様は、マイクロ発光ダイオード（uLED）装置を製造する方法を有し、
当該方法は、
基板上にn型層、活性層、およびp型層を含む複数の半導体層を成膜するステップと、
前記複数の半導体層上にpコンタクト層を成膜するステップと、
前記pコンタクト層上にハードマスク層を成膜するステップと、
前記半導体層、前記pコンタクト層、および前記ハードマスク層の一部をエッチングして、トレンチおよび複数のメサを形成するステップであって、メサの各々は、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有する、ステップと、
前記基板にわたって、前記トレンチ内および前記基板の最上部表面に誘電体金属を成膜するステップと、
第1のエッチングにより、前記pコンタクト層および前記基板の表面の第1の部分を露出させるステップと、
第2のエッチングにより、前記n型層および前記基板の前記表面の第2の部分を露出させるステップと、
前記第1のエッチングおよび前記第2のエッチングにより露出された領域に、第1の金属を成膜するステップと、
エッチングにより、互いに絶縁されたカソードおよびアノードを形成するステップと、
を有し、
前記各ステップにより、処理構造が形成される。
当該方法は、
基板上にn型層、活性層、およびp型層を含む複数の半導体層を成膜するステップと、
前記複数の半導体層上にpコンタクト層を成膜するステップと、
前記pコンタクト層上にハードマスク層を成膜するステップと、
前記半導体層、前記pコンタクト層、および前記ハードマスク層の一部をエッチングして、トレンチおよび複数のメサを形成するステップであって、メサの各々は、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有する、ステップと、
前記基板にわたって、前記トレンチ内および前記基板の最上部表面に誘電体金属を成膜するステップと、
第1のエッチングにより、前記pコンタクト層および前記基板の表面の第1の部分を露出させるステップと、
第2のエッチングにより、前記n型層および前記基板の前記表面の第2の部分を露出させるステップと、
前記第1のエッチングおよび前記第2のエッチングにより露出された領域に、第1の金属を成膜するステップと、
エッチングにより、互いに絶縁されたカソードおよびアノードを形成するステップと、
を有し、
前記各ステップにより、処理構造が形成される。
【0010】
別の態様は、表示装置を製造する方法であり、
当該方法は、
ピックアンドプレース法により、複数のマイクロ発光ダイオード（uLED）をバックプレーンに取り付けるステップと、
表示面を有するハウジング内に前記複数のLEDを取り囲むステップと、
を有し、
前記uLEDの各々は、本願の実施形態に記載のuLED装置を有する。
当該方法は、
ピックアンドプレース法により、複数のマイクロ発光ダイオード（uLED）をバックプレーンに取り付けるステップと、
表示面を有するハウジング内に前記複数のLEDを取り囲むステップと、
を有し、
前記uLEDの各々は、本願の実施形態に記載のuLED装置を有する。
【0011】
本開示の前述の特徴を詳細に理解することができるよう、実施形態を参照することにより、前述の簡単に要約された本開示のより特定の説明が得られる。実施形態の一部は、添付図面に示されている。しかしながら、添付図面は、本開示の典型的な実施形態のみを示しており、本開示では、他の同様に有効な実施形態が認められるため、本開示は、その範囲を限定するものではないことに留意する必要がある。本明細書に記載の実施形態は、一例として示されており、添付図面の図に限定されるものではない。同様の参照符号は、同様の素子を表す。図面には、スケールは示されていない。
【図面の簡単な説明】
【0012】
【図1A】1つ以上の実施形態による、基板に堆積された、半導体層、金属層（例えば、pコンタクト層またはp金属反射層）、および誘電体層（例えば、ハードマスク層）のスタックの断面を示した図である。
【図1B】1つ以上の実施形態によるLED装置の製造におけるあるステップの後のスタックの断面を示した図である。
【図1C】1つ以上の実施形態によるLED装置の製造におけるあるステップの後のスタックの断面を示した図である。
【図1D】1つ以上の実施形態によるLED装置の製造におけるあるステップの後のスタックの断面を示した図である。
【図1E】1つ以上の実施形態によるLED装置の製造におけるあるステップの後のスタックの断面を示した図である。
【図1F1】1つ以上の実施形態によるLED装置の製造におけるあるステップ後のスタックの断面を示した図である。
【図1F2】1つ以上の実施形態によるLED装置の製造におけるあるステップ後のスタックの断面を示した図である。
【図1G】1つ以上の実施形態によるLED装置の製造におけるあるステップ後のスタックの断面を示した図である。
【図1H】1つ以上の実施形態によるLED装置の製造におけるあるステップ後のスタックの断面を示した図である。
【図1I】1つ以上の実施形態によるLED装置の製造におけるあるステップ後のスタックの断面を示した図である。
【図1J】1つ以上の実施形態によるLED装置の製造におけるあるステップ後のスタックの断面を示した図である。
【図2A】1つ以上の実施形態による、基板上の個別化されたuLED装置の断面を示した図である。
【図3A】アノードおよびカソードが支持体に接合された後の、基板のリフトオフを示す1つ以上の実施形態による、個別化されたuLED装置の断面を示した図である。
【図3B】アノードおよびカソードが支持体に結合され、パッシベーション層が成膜された1つ以上の実施形態による、個別化されたuLED装置の断面を示した図である。
【図4】1つ以上の実施形態による個別化されたuLED装置の断面を示した図である。
【図5】uLED装置の製造の例示的なプロセスフローを示した図である。
【図6】例示的なディスプレイ装置を概略的に示した図である。
【図7】本願の実施形態によるuLEDを有する、例示的なカメラフラッシュシステムを概略的に示した図である。
【図8】本願の実施形態によるuLEDを有する、例示的な拡張現実／仮想現実（AR／VR）システムを概略的に示した図である。
【発明を実施するための形態】
【0013】
本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構成またはプロセスステップの細部に限定されないことが理解される。本開示には、他の実施形態を用いることができ、本開示は、各種方法で実施され、実現することができる。
【0014】
1つ以上の実施形態において使用される「基板」という用語は、プロセスが作用する表面または表面の一部を有する、構造、中間体、または最終物を表す。また、いくつかの実施形態における基板という用語は、文脈が明確に別の意味を示さない限り、基板の一部のみを表す。さらに、いくつかの実施形態による基板上に成膜するという言及は、裸の基板、または1つ以上の薄膜、特徴物もしくは材料が成膜または形成された基板に、成膜することを含む。
【0015】
1つ以上の実施形態において、「基板」とは、製造プロセス中に薄膜プロセスが実施される基板上に形成される、任意の基板または材料表面を意味する。例示的な実施形態では、処理が行われる基板表面は、用途に応じて、シリコン、酸化ケイ素、シリコンオンインシュレータ（SOI）、歪みシリコン、非晶質シリコン、ドープ化シリコン、炭素ドープ酸化ケイ素、ゲルマニウム、ガリウムヒ素、ガラス、サファイア、ならびに金属、金属窒化物、III族窒化物（例えば、GaN、AlN、InNおよび合金）、金属合金、および他の導電性材料のような、任意の好適な材料、を含む。基板は、これに限定されるものではないが、uLED装置を含む発光ダイオード（LED）装置を有する。ある実施態様では、基板は、前処理プロセスに曝され、基板表面が研磨され、エッチングされ、還元、酸化され、ヒドロキシル化され、熱処理され、UV硬化処理され、電子ビーム硬化処理され、および／または焼成される。基板自体の表面上での直接的な薄膜処理に加えて、いくつかの実施形態では、基板に形成された下地層上で開示の任意の薄膜処理ステップが実施され、「基板表面」という用語は、文脈が示す場合、そのような下地層を含むことが意図される。従って、例えば、薄膜／層または部分薄膜／層が基板表面に成膜された場合、新たに堆積された薄膜／層の露出表面が基板表面となる。
【0016】
「ウェハ」および「基板」という用語は、本開示において相互互換的に使用される。従って、本願で使用されるウェハは、本願に記載のLED装置の形成のための基板として機能する。
【0017】
マイクロLED（uLEDまたはμLED）という用語は、100ミクロン未満の1つ以上の特徴的寸法（例えば、高さ、幅、深さ、厚さなど）を有する発光ダイオードを意味する。1つまたは複数の実施形態において、高さ、幅、深さ、厚さの1つ以上の寸法は、2から25ミクロンの範囲の値を有する。
【0018】
薄膜を堆積する方法には、これに限られるものではないが、スパッタ成膜、原子層成膜（ALD）、化学気相成膜（CVD）、物理気相成膜（PVD）、プラズマ強化原子層成膜（PEALD）、プラズマ強化化学気相成膜（PECVD）、およびそれらの組み合わせが含まれる。
【0019】
薄膜フリップチップ（TFFC）を有するuLEDの利点は、これに限られるものではないが、増大したpコンタクト反射面積を有する増加半導体（エピ層）活性領域；増加した反射側壁；および発光表面からの増加した光抽出を含む。uLEDは設置面積が小さく、光を効率的に取り出すことができ、ミクロレベル以下の作業では、空間や材料の利用に優れる。本願のuLEDは、一般に、先進自動ADBまたは高解像度高輝度ディスプレイに見られる極めて高輝度の要求に適する。また、uLEDは、現在LEDを使用する広範な他のフラッシュ、ディスプレイ、および照明用途にも適している。
【0020】
【0021】
図1Aは、1つ以上の実施形態によるuLED装置の製造のステップ中に基板上に堆積された、半導体層、金属層（例えば、pコンタクト層またはp金属反射層）、および誘電体層（例えば、ハードマスク層）のスタックの断面図である。図1Aおよび図5のフロー図500を参照すると、操作502、504および506において、基板102上に半導体層104が成長される。一つ以上の実施形態では、半導体層104は、エピタキシャル層、III族-窒化物層、またはエピタキシャルIII族-窒化物層を含む。
【0022】
基板は、当業者に知られた任意の基板であってもよい。1つ以上の実施形態では、基板は、サファイア、炭化ケイ素、ケイ素（Si）、石英、酸化マグネシウム（MgO）、酸化亜鉛（ZnO）、スピネルなどの1つ以上を含む。1つ以上の実施形態では、基板は、エピタキシャル層の成長の前にパターン化されていない。従って、いくつかの実施形態では、基板は、パターン化されず、平坦または実質的に平坦であるとみなすことができる。他の実施形態では、基板は、例えば、パターン化されたサファイア基板（PSS）のようにパターン化される。
【0023】
一つ以上の実施形態では、半導体層104は、III族-窒化物材料を有し、特定の実施形態ではエピタキシャルIII族-窒化物材料を有する。いくつかの実施態様では、III族-窒化物材料は、ガリウム（Ga）、アルミニウム（Al）およびインジウム（In）の1つ以上を含む。従って、いくつかの実施態様では、半導体層104は、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化インジウム（InN）、窒化アルミニウムガリウム（AlGaN）、窒化インジウムアルミニウム（InGaN）、窒化インジウムアルミニウム（InAlN）、窒化アルミニウムインジウムガリウム（AlInGaN）等のうちの1つ以上を含む。一つ以上の特定の実施態様では、半導体層104は、p型層、活性領域、およびn型層を有する。
【0024】
1つ以上の実施形態では、基板102は、LED装置層のエピタキシーのため、有機金属気相エピタキシー（MOVPE）反応器内に配置され、半導体層104が成長される。
【0025】
一つ以上の実施形態では、半導体層104は、未ドープIII族-窒化物材料およびドープされたIII族-窒化物材料のスタックを有する。III族-窒化物材料は、p型またはn型のIII族-窒化物材料のいずれが必要であるかに応じて、シリコン（Si）、酸素（O）、ホウ素（B）、リン（P）、ゲルマニウム（Ge）、マンガン（Mn）、またはマグネシウム（Mg）の1つ以上でドープされてもよい。ある実施形態では、半導体層104は、n型層104n、活性層106およびp型層104pを有する。
【0026】
一つ以上の実施形態では、半導体層104は、約2μmから約10μmの範囲の厚さを有し、これには、約2μmから約9μm、2μmから約8μm、2μmから約7μm、2μmから約6μm、2μmから約5μm、2μmから約4μm、2μmから約3μm、3μmから約10μm、3μmから約9μm、3μmから約8μm、3μmから約7μm、3μmから約6μm、3μmから約5μm、3μmから約4μm、4μmから約10μm、4μmから約9μm、4μmから約8μm、4μmから約7μm、4μmから約6μm、4μmから約5μm、5μmから約10μm、5μmから約9μm、5μmから約8μm、5μmから約7μm、5μmから約6μm、6μmから約10μm、6μmから約9μm、6μmから約8μm、6μmから約7μm、7μmから約10μm、7μmから約9μm、または7μmから約8μmが含まれる。
【0027】
1つ以上の実施形態では、活性層106は、n型層104nとp型層104pとの間に形成される。活性層106は、当業者に知られた任意の好適な材料を含んでもよい。一つ以上の実施形態では、活性層106は、III族-窒化物材料の多重量子井戸（MQW）およびIII族-窒化物の電子ブロッキング層で構成される。
【0028】
1つ以上の実施形態では、pコンタクト層105およびハードマスク層108が、p型層104p上に堆積される。図に示されるように、pコンタクト層105は、p型層104p上に堆積され、ハードマスク層108は、pコンタクト層105上にある。いくつかの実施形態では、pコンタクト層105は、p型層104p上に直接成膜される。図示されていない他の実施形態では、p型層104pとpコンタクト層105との間に、1つ以上の追加の層が存在してもよい。いくつかの実施形態では、ハードマスク層108は、pコンタクト層105上に直接成膜される。図示されていない他の実施形態では、ハードマスク層108とpコンタクト層105との間に、1つ以上の追加の層が存在してもよい。ハードマスク層108およびpコンタクト層105は、当業者に知られた任意の好適な技術によって成膜されてもよい。1つ以上の実施形態では、ハードマスク層108およびpコンタクト層105は、スパッタ蒸着、原子層成膜（ALD）、化学気相成膜（CVD）、物理気相成膜（PVD）、プラズマ増強原子層成膜（PEALD）、およびプラズマ増強化学気相成膜（PECVD）のうちの1つ以上により成膜される。
【0029】
本願で使用される「スパッタ成膜」は、スパッタリングにより薄膜成膜する物理気相成膜（PVD）法を表す。スパッタ成膜方では、供給源であるターゲットから基板上に、材料、例えば金属が放出される。この技術は、ターゲットであるソース材料のイオン衝突に基づく。イオン衝突では、純粋に物理的なプロセスにより、すなわちターゲット材料のスパッタリングにより、気相が生じる。
【0030】
本願のいくつかの実施形態で使用される、「原子層成膜」（ALD）または「周期的成膜」は、基板表面上に薄膜を成膜するために使用される気相技術を意味する。ALDのプロセスは、基板の表面または基板の一部が、交互の前駆体、すなわち、2つ以上の反応性化合物に晒され、基板表面上に材料の層が堆積されることを含む。基板が交互の前駆体に晒されると、前駆体が連続的にまたは同時に導入される。前駆体は、処理チャンバの反応ゾーンに導入され、基板または基板の一部は、前駆体に別個に暴露される。
【0031】
いくつかの実施態様で使用される「化学気相成膜（CVD）」は、基板表面上での化学物質の分解により、材料の薄膜が気相から成膜されるプロセスを表す。CVDでは、基板表面が、前駆体および／または補助試薬に同時または実質的に同時に曝露される。本願で使用される「実質的に同時に」とは、コフロー（co-flow）、または前駆体の曝露の大部分が重複される場合のいずれかを表す。
【0032】
いくつかの実施態様で使用される「プラズマ強化原子層成膜（PEALD）」は、基板上に薄膜を成膜するための技術を表す。熱ALDプロセスに対して、PEALDプロセスのいくつかの例では、同じ化学的前駆体から材料が形成されるが、成膜速度はより高く、温度はより低い。一般に、PEALDプロセスにおいて、反応ガスおよび反応プラズマは、内部に基板を有するプロセスチャンバに、順次導入される。第1の反応ガスは、プロセスチャンバ内でパルス化され、基板表面に吸着される。その後、プロセスチャンバ内で反応プラズマがパルス化され、第1の反応ガスと反応して、成膜材料、例えば薄膜が基板上に形成される。熱ALDプロセスと同様、パージ工程は、各反応体の供給の間に行われてもよい。
【0033】
1つ以上の実施形態で使用される「プラズマ強化化学気相成膜（PECVD）」は、基板上に薄膜を成膜する技術を表す。PECVDプロセスでは、キャリアガスに同搬送される気相III族-窒化物材料、または液相III族-窒化物材料の蒸気のような、気相または液相のソース材料が、PECVDチャンバに導入される。プラズマ開始ガスもチャンバに導入される。チャンバ内でのプラズマの形成は、励起されたラジカルを生成する励起されたラジカルは、チャンバ内に配置された基板の表面に化学的に結合され、その上に所望の膜が形成される。
【0034】
1つ以上の実施形態では、ハードマスク層108は、当技術分野で知られた材料およびパターニング技術を用いて形成されてもよい。いくつかの実施形態では、ハードマスク層108は、金属材料もしくは誘電体材料またはフォトレジスト材料を含む。好適な誘電体材料には、これに限られるものではないが、酸化ケイ素（SiO）、窒化ケイ素（SiN）、炭化ケイ素（SiC）、酸化アルミニウム（AlOx）、窒化アルミニウム（AlN）、およびそれらの組み合わせが含まれる。当業者には、酸化ケイ素を表すためのSiOのような式の使用が、元素間の任意の特定の化学量論的関係を意味しないことが認識される。この式は、単に薄膜の主要な元素を特定するに過ぎない。
【0035】
1つ以上の実施形態では、pコンタクト層105は、当業者に知られた任意の好適な金属を含んでもよい。1つ以上の実施形態では、pコンタクト層105は、アルミニウム（Al）、チタン（Ti）、白金（Pt）、銀（Ag）、金（Au）、パラジウム（Pd）、チタン-タングステン（TiW）、またはこれらの各種組み合わせを含む。一実施形態では、pコンタクト層105は、銀（Ag）を含む。一つ以上の実施形態では、pコンタクト層105は、反射性である。
【0036】
pコンタクト層は、p層104p（例えば、p-GaN）とオーミックコンタクトを形成する特性を有する。一実施形態は、p金属を含み、これは、装置の特定の用途の適切な反射特性を有するとともに、pコンタクトのエッチング中にエッチング停止を提供する。1つ以上の実施形態では、pコンタクト層は、蒸着もしくはスパッタリングプロセス、またはその両方の組み合わせにより成膜される。1つ以上の実施形態では、pコンタクト層は、1.5μm以下の厚さ範囲を有する。
【0037】
非限定的な例として、操作502、504、および506でのuLED装置の製造は、サファイアウェハ基板上に成長した窒化ガリウム（GaN）半導体（p-サイドアップ）へのp金属の成膜から始まる。その後、約0.5倍の厚さの半導体層（エピ層）を有する誘電体ハードマスクの成膜が行われる。
【0038】
図1Bは、1つ以上の実施形態によるLED装置100の製造におけるあるステップ後のスタックの断面図である。図1Bおよび図5を参照すると、操作508においてハードマスク層108およびpコンタクト層105がパターン化され、ハードマスク層108およびpコンタクト層105に少なくとも1つの開口110が形成され、半導体層104の上部表面104t、ならびにハードマスク層108およびpコンタクト層105の側壁108s、105sが露出される。
【0039】
1つ以上の実施形態では、ハードマスク層108およびpコンタクト層105は、当業者に知られた任意の好適なパターニング技術に従ってパターン化される。1つ以上の実施形態では、ハードマスク層108およびpコンタクト層105は、エッチングによりパターン化される。1つ以上の実施形態では、従来のマスキング、ウェットエッチングおよび／またはドライエッチングプロセスを用いて、ハードマスク層108およびpコンタクト層105をパターン化することができる。
【0040】
他の実施形態では、パターンは、ナノインプリントリソグラフィを用いてハードマスク層108およびpコンタクト層105に転写される。1つ以上の実施形態では、基板102は、反応性イオンエッチング（RIE）ツールにおいて、ハードマスク層108およびpコンタクト層105は効率的にエッチングするが、p型層104pは極めてゆっくりとエッチングする、または全くエッチングしない条件を用いて、エッチングされる。換言すれば、エッチングは、p型層104pにわたって、ハードマスク層108およびpコンタクト層105に対して選択的である。パターン化ステップでは、マスキング技術を使用して、所望のパターンが得られてもよいことが理解される。
【0041】
非限定的な例として、操作508において、uLED装置の製造は、マスク、例えば、フォトマスクを適用してハードマスクをパターン化するステップを有する。これに続いて、ハードマスクおよびフォトレジスト除去の異方性エッチング、ならびにその後のp金属の異方性エッチングが行われる。
【0042】
図1Cは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Cおよび図5を参照すると、操作510において半導体層104がエッチングされ、少なくとも1つのメサ、例えば第1のメサ150aおよび第2のメサ150bが形成される。1つ以上の実施形態では、メサは、他の特徴または構成を含むように処理される。図1Cに示す実施形態では、第1のメサ150aおよび第2のメサ150bは、トレンチ111xにより分離される。メサ150aの反対側にトレンチ111yがあり、メサ150bの反対側にトレンチ111zがある。通常、各トレンチは、トレンチ111と称される。各トレンチ111は、側壁113を有する。
【0043】
エッチングに関して、1つ以上の実施形態では、高異方性のエッチング方法が用いられ、垂直（90゜）から80゜の範囲、さらにはより小さい値までの角度、およびそれらの間の全ての値が達成される。メサ／接合エッチングの深さは、通常5ミクロンを超えない。1つ以上の実施形態では、メサの異方性エッチングを用いて、トレンチが形成される。
【0044】
図1Dは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Dおよび図5を参照すると、操作512において材料の共形層が成膜され、メサの上部、ならびにトレンチ111の側壁および底部に、接合スペーサ114が形成される。接合スペーサ114は、当業者に知られた任意の好適な材料を含んでもよい。1つ以上の実施形態では、接合スペーサ114は、誘電体材料を含む。
【0045】
本願で使用される「誘電体」という用語は、印加電場により分極され得る電気絶縁体材料を表す。1つ以上の実施形態では、接合スペーサ114は、酸化物、例えば、酸化ケイ素（SiO2）、酸化アルミニウム（Al2O3）、窒化物、例えば、窒化ケイ素（Si3N4）、および組み合わせ、例えば、酸窒化ケイ素（SiON）であってもよい。1つ以上の実施形態では、接合スペーサ114は、窒化ケイ素（Si3N4）を含む。他の実施形態では、接合スペーサ114は、酸化ケイ素（SiO2）を含む。いくつかの実施形態では、接合スペーサ114の組成は、理想的な分子式と比較して非化学量論的である。1つ以上の実施形態では、接合スペーサ114は、SiO2、SiN、SiON、Al2O3、またはこれらの各種組み合わせを含む。接合スペーサは、組み合わされた薄膜の薄膜界面において、低い光吸収性および好適な屈折率コントラストの特性を提供してもよい。
【0046】
いくつかの実施形態では、接合スペーサ114は、分布ブラッグ反射器（DBR）であってもよい。本願で使用される「分布ブラッグ反射器」とは、屈折率が変化する薄膜材料の交互層の多層スタック、例えば、高屈折率膜および低屈折率薄膜の多層スタックから形成される構造（例えばミラー）を表す。
【0047】
1つ以上の実施形態では、接合スペーサ114は、スパッタ成膜、原子層成膜（ALD）、化学気相成膜（CVD）、物理気相成膜（PVD）、プラズマ強化原子層成膜（PEALD）、およびプラズマ強化化学気相成膜（PECVD）の1つ以上によって成膜される。側壁の残りの厚さは、通常1.5ミクロンを超えない。
【0048】
1つ以上の実施形態では、接合スペーサは、二層または多層構造である。1つ以上の実施形態では、第1の層は、第2の層（例えばSiO2は、1.4のRIを有する）よりも高い屈折率（RI）を有し（例えば、Al2O3は、1.8のRIを有する）、これは、メサ側壁に衝突する光子に対して優れた反射特性を提供する。
【0049】
1つ以上の実施形態では、接合スペーサ114は、約200nmから約1μmの範囲、例えば、約300nmから約1μm、約400nmから約1μm、約500nmから約1μm、約600nmから約1μm、約700nmから約1μm、約800nmから約1μm、約500nmから約1μm、約200nmから約900nm、300nmから約900nm、約400nmから約900nm、約500nmから約900nm、約600nmから約900nm、約700nmから約900nm、約800nmから約900nm、約200nmから約800nm、300nmから約800nm、約400nmから約800nm、約500nmから約500nm、約600nmから約800nm、約700nmから約800nm、約200nmから約700nm、約300nmから約700nm、約400nmから約700nm、約500nmから約700nm、約600nmから約700nm、約200nmから約600nm、約300nmから約600nm、約400nmから約600nm、約500nmから約600nm、約200nmから約500nm、約300nmから約500nm、約300nmから約400nm、約200nmから約400nm、または約300nmから約400nmの厚さを有する。
【0050】
図1Eは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Eおよび図5を参照すると、操作514において、さらなるエッチングが実施される。接合スペーサの水平部分は、トレンチの底部およびハードマスクの上部からエッチングされる。ハードマスク108の一部もエッチングされる。また、半導体層104がエッチングされ、トレンチ111が拡張され（すなわち、トレンチの深さが増大し）、基板102の上部表面102tが露出される。1つ以上の実施形態では、エッチングは選択的であり、接合スペーサ114は、トレンチ111の側壁に残る。1つ以上の実施形態では、トレンチ111は、底部111bおよび側壁113を有する。一つ以上の実施形態では、トレンチ111は、半導体層の上部表面104tからの深さを有し、約0.5μmから約2μmの範囲のメサが形成される。1つ以上の実施形態では、高異方性のエッチング法が使用され、垂直（90゜）から80゜の範囲の角度、およびそれらの間の全ての値が達成される。1つ以上の実施形態では、異方性エッチングを用いて、トレンチが深くされ、および／またはさらに装置が形状化される。
【0051】
図1C乃至図1Eを参照すると、本方法は、自己整合ステップを有し、誘電体層114の端部がn層104nの端部と整列される。これにより、p層104p、活性層106、およびn層104n内の半導体層に対して内部量子効率が達成され、これらが整列されたままとなり、最終装置において効率損失につながるような、半導体内に電流を横方向に広げる必要がなくなる。
【0052】
図1F.1および図1F.2は、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図5を参照すると、操作516において、誘電体材料が再度成膜される。図1F.1を参照すると、材料の共形層が成膜され、メサの上部およびトレンチ111の側壁および底部にトレンチスペーサ115が形成される。トレンチスペーサ115は、当業者に知られた任意の好適な材料を含んでもよい。1つ以上の実施形態では、トレンチスペーサ115は、接合スペーサ114に関して説明したような誘電体材料を含む。図1F.2を参照すると、図1F.1のハードマスク層108、接合スペーサ114、およびトレンチスペーサ115の各種誘電体材料が組み合わされ、組み合わされた誘電体領域117が示される。一つ以上の実施形態では、組み合わされた誘電体領域117は、複数の異なる誘電体材料を含む。一つ以上の別の実施形態では、組み合わされた誘電体領域117は、単一の誘電体材料を含む。
【0053】
図1Gは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Gおよび図5を参照すると、操作518において「pコンタクトエッチング」と称されるエッチング手順が実施され、少なくとも、pコンタクト層105tの上部表面および基板の上部表面102tの一部が露出される。1つ以上の実施形態では、上部表面と異なる平面配向にある、pコンタクト層105sの側面の一部が露出される。
【0054】
1つ以上の実施形態では、基板は、「pコンタクトエッチング」の前にマスクされ、その後マスクが除去される。
【0055】
1つ以上の実施形態では、pコンタクトエッチングは、p金属に対して高い選択性（＞10：1）を有する誘電体の異方性エッチングであり、電極金属との後続の接触用に十分な面積が示されるように、P-金属が部分的に露出される。このエッチングの間、わずかなオーバーエッチングで側壁の少しの部分が露出されることが予想されるが、これは後のステップにおける電極金属の成膜を妨害しない。
【0056】
図1Hは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Hおよび図5を参照すると、操作520において「nコンタクトエッチング」と称されるエッチング手順が実施され、少なくとも、n層104n-sの第1の側壁、および基板の上部表面102tの一部が露出される。1つ以上の実施形態では、上部表面と異なる平面配向にあるpコンタクト層の側面の一部が露出される。
【0057】
1つ以上の実施形態では、基板は、「pコンタクトエッチング」の前にマスクされ、その後マスクが除去される。
【0058】
いくつかの実施形態では、「nコンタクトエッチング」および「pコンタクトエッチング」のマスキングは、同じステップで実施され、その後のマスク除去は、同じステップで実施される。
【0059】
1つ以上の実施形態では、nコンタクトエッチングは、トレンチスペーサ誘電体の等方性エッチングであり、次のステップにおけるnコンタクトの形成のため、n層側壁（例えば、N-GaN）が露出される。半導体層（エピ）へのこの横方向エッチングに適した、またはタイムリーなエッチング停止を確実に行うため、およびAl2O3-SiO2二重層の前の例を用いて、接合スペーサへの（クリアランスを確保するための）SiO2トレンチ酸化物オーバーエッチングの横方向エッチングは、最終的にAl2O3上で安全に停止する。
【0060】
フォトレジスト除去化学物質およびプロセスは、露出された誘電体、金属、および半導体層（エピ）に対する適合性／選択性に基づいて選択される。
【0061】
図1Iは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Iおよび図5を参照すると、操作522において、pコンタクト（アノード）およびnコンタクト（カソード）用の電極金属118が成膜される。1つ以上の実施形態では、電極金属を成膜する操作522は、ブランケット共形成膜である。また電極金属は、接合金属とも称される。1つ以上の実施形態では、接合金属118は、アルミニウム（Al）、チタン（Ti）、白金（Pt）、銀（Ag）、金（Au）、パラジウム（Pd）、またはこれらの各種組み合わせを含む。
【0062】
接合金属は、n層（例えば、N-GaN）、および装置の特定の用途用の好適な反射特性を有するpコンタクト層／p金属反射層とオーミックコンタクトを形成する特性を有する。1つ以上の実施形態では、接合金属は、蒸着、スパッタリング、もしくは電気メッキプロセス、またはこれらの組み合わせのいずれかによって成膜される。接合金属の厚さの範囲は、1ミクロンまたはそれ以下から数ミクロンの範囲であり得る。
【0063】
1つ以上の実施形態では、電極金属は、パターン化された接合層として提供される。一実施形態では、パターン化された接合層は、フォトレジストの設置、接合層用の金属の成膜、任意の過剰金属およびフォトレジストのリフトオフにより、調製される。一実施形態によると、パターン化された接合層は、接合層用の金属の成膜、フォトレジストの設置、イオンビームエッチング、およびフォトレジスト除去により、調製される。一実施形態では、パターン化された接合層は、シード金属成膜の堆積、フォトレジストの設置、金属めっき、フォトレジスト除去、およびシードエッチングにより、調製される。
【0064】
図1Jは、1つ以上の実施形態によるLED装置100の製造におけるあるステップの後のスタックの断面図である。図1Jおよび図5を参照すると、金属118は、操作524においてエッチングされ、これにより、nコンタクト（カソード）119およびpコンタクト（アノード）125が形成される。カソードおよびアノードは、互いに絶縁される。
【0065】
この時点で、処理構造化が完遂し、事後処理の準備が整う。
【0066】
その後、操作526において、得られた構造がさらなる使用のため後処理される。1つ以上の実施形態では、さらなる処理は、uLEDの一部または全体の周囲にパッシベーション層を形成することを含む。1つ以上の実施形態では、処理された構造は、基板を保持したまま個別化され、図2A乃至図2Cに示すようにさらに処理される。1つ以上の実施形態では、図3A乃至図3Bに示すように、処理された構造は反転され、支持体、例えばテープ支持体に固定され、基板が除去される。基板の除去は、基板のレーザリフトオフを含む、従来から知られた方法で行われる。基板を除去した際に、個別化されたuLEDが生成される。
【0067】
さらなる処理は、ダウンコンバータ材料、例えば蛍光体材料の層の成膜を含むことができる。
【0068】
図2Aは、図1A乃至1Jおよび図5によりなされた実施形態による、基板202上の個別化されたuLED装置200の断面図である。図2B乃至図2Cは、図5の操作526による後処理後の、図2Aの基板上のuLED装置の断面図である。図2A乃至図2Cにおいて、メサ250は、n型層204n、活性層206、およびp型層204pを含む複数の半導体層を有する。pコンタクト層205は、p型層204pと接触する。この実施形態では、pコンタクト層205とp型層204pとの間に直接接触が存在する。他の実施形態は、介在層が含まれてもよい。図2Aに示され、また図2B乃至図2Cにも適用可能であるように、メサは、pコンタクト層205tの上部表面からn型層204bの底部表面までの高さ（「H」）と、n型層204n-s1の第1の側壁からn型層204n-s2の第2の側壁までの幅（「W」）とを有し、pコンタクト層205tの上部表面は、n型層204n-s1の第1の側壁およびn型層204n-s1の第2の側壁204n-s1とは異なる平面配向を有する。図2A乃至図2Cにおいて、カソード219は、n型層204n-s1の第1の側壁と接触する。またこの実施形態では、カソード219は、n型層204n-s1の第1の側壁とは異なる平面配向にある別の表面204n-t上のn層と接触する。誘電体材料217aの第1の領域は、pコンタクト層204p、活性層206、およびp型層204p-s1の第1の側壁を、カソード219から絶縁する。アノード325は、pコンタクト層205tの上部表面と接触する。またこの実施形態では、アノード225は、pコンタクト層205tの上部表面とは異なる平面配向にある別の表面205s上のpコンタクト層と接触する。誘電体材料217bの第2の領域は、活性層206、p型層204ps-2の第2の側壁、およびn型層204n-s2の第2の側壁をアノード225から絶縁する。
【0069】
【0070】
図2Bにおいて、図2Aの構造上にパッシベーション層231が成膜され、これは、1つ以上の実施形態に従って平坦化される。他の実施形態では、パッシベーション層は、以下の特徴のトポグラフィーに対して、共形に成膜され得る。このようにして、図2BのuLEDは、アノードおよびカソード、ならびに他の特徴部が保護されたまま、さらにハンドリングされ、搬送され、処理され、最終ディスプレイまたは装置に組み込まれる等が可能となる。
【0071】
図2Cでは、図2Bの追加のリソグラフィおよびエッチングの際に、パッシベーション層231の一部が除去され、パッド239および245が成膜され、カソード219およびアノード225へのアクセスが提供される。このように、図2CのuLED（およびその複数またはアレイ）は、最終的なディスプレイまたは装置等に組み込むことができる。
【0072】
1つ以上の実施形態では、メサの幅は100ミクロン未満である。1つ以上の実施形態では、メサの高さは、メサの幅と等しく、またはそれ以下である。
【0073】
図2Aに示され、図2B乃至図2Cに適用可能なように、カソードおよびアノードの両方は、長手方向にuLED装置を拡張し、基板、アノード、およびカソードを除いたuLEDの軸線「A」に対して、軸距離全体が拡張される。
【0074】
有意には、カソードは、n型層204n-s1の一部と、誘電体材料217aの第1の領域の第1の部分との周囲を取り囲む。同様にアノードは、pコンタクト層205および誘電体材料217bの第2の領域の一部を取り囲む。このように、反射性側壁の存在が高められる。
【0075】
さらに有意には、本願の実施形態は、増大したpコンタクト反射領域を含む半導体（エピ層）活性領域を有する。効率的な光抽出を容易化し、発光表面からの光抽出を増加させるため、1つ以上の実施形態では、p型層と接触するpコンタクト層は、実質的にp型層の幅にわたる。例えば、実質的にp型層と接触するp型コンタクト層は、p型層の幅の75%以上100%以下の範囲に広がってもよく、これには、幅の80%以上、90%以上、95%以上、99%以上、99.5%以上、99.9%以上、100%以下が含まれる。
【0076】
効率的な光抽出を容易化し、発光表面からの光抽出を増加させるため、1つ以上の実施形態では、p型層は、実質的に活性層の幅にわたる。例えば、活性層と実質的に接触するp型層は、活性層の幅の75%以上100%以下の範囲に広がってもよく、これには、幅の80%以上、90%以上、95%以上、99%以上、99.5%以上、99.9%以上、100%以下が含まれる。
【0077】
効率的な光抽出を容易化し、発光表面からの光抽出を増加させるため、1つ以上の実施形態では、pコンタクト層、p層、および活性層の幅は、相互の±10%であり、これには、相互の±5%、相互の±1%が含まれる。
【0078】
1つ以上の実施形態では、カソードは、n型層の2つの平面配向に接触する。
【0079】
1つ以上の実施形態では、アノードは、pコンタクト層の2つの平面配向に接触する。
【0080】
一つ以上の実施形態では、半導体層は、2μmから10μmの範囲の全厚さを有する。
【0081】
1つ以上の実施形態では、n型層はN-GaNを含み、p型層はP-GaNを含む。
【0082】
1つ以上の実施形態では、第1の領域および第2の領域の誘電体材料は、それぞれ独立に、SiO2、AlOx、およびSiNからなる群から選択される材料を含み、それぞれ独立に、200nmから1μmの範囲の厚さを有する。
【0083】
図3Aは、1つ以上の実施形態による個別化されたuLED装置300の断面図であり、アノードおよびカソードが支持体に接合された後の基板のリフトオフが示されている。図3Aにおいて、メサは、n型層304n、活性層306、およびp型層304pを含む複数の半導体層を有する。pコンタクト層305は、p型層304pと接触する。この実施形態では、pコンタクト層305とp型層304pは、直接接触する。カソード319は、n型層304n-s1の第1の側壁と接触する。またこの実施形態では、カソード319は、n型層304n-s1の第1の側壁とは異なる平面配向にある別の表面304n-t上のn層と接触する。誘電体材料317aの第1の領域は、pコンタクト層304p、活性層306、およびp型層304p-s1の第1の側壁をカソード319から絶縁する。アノード325は、pコンタクト層305tの上部表面に接触する。またこの実施形態では、アノード325は、pコンタクト層305tの上部表面とは異なる平面配向にある別の表面305s上のpコンタクト層と接触する。誘電体材料317bの第2の領域は、活性層306、p型層304ps-2の第2の側壁、およびn型層304n-s2の第2の側壁をアノード325から絶縁する。
【0084】
この実施形態では、図2Aに類似の装置がひっくり返される。カソード319およびアノード325の接合表面は、支持体303に固定される。基板302はその後、基板レーザリフトオフのような従来の知られた方法により除去される。
【0085】
図3Aにおいて、カソード319-s1の第1の長手方向表面は、uLEDの第1の接合表面を定め、アノード325-s1の第1の長手方向表面は、uLEDの第2の接合表面を定め、カソードの第1の長手方向表面およびアノードの第1の長手方向表面は、pコンタクト層305の同じ側に配置される。
【0086】
カソード319-s2の第2の長手方向表面は、uLEDの第1のリフトオフ端部を形成し、アノード325-s2の第2の長手方向表面は、uLEDの第2のリフトオフ端部を形成し、カソードの第2の長手方向表面およびアノードの第2の長手方向表面は、n型層304nの対向する両側に配置される。
【0087】
図3Bには、図3AのuLED装置の断面図を示す。図において、アノードおよびカソードは、支持体303に接合され、パッシベーション層331が成膜される。1つ以上の実施形態では、本願に記載のuLED装置は、さらに、カソード319、アノード225、および誘電体材料317aの第1の領域の第2の部分に配置されたパッシベーション層331を有する。
【0088】
図4は、図1A乃至図1Jおよび図5により作製された1つ以上の実施形態による個別化されたuLED装置400の断面図である。図4のuLEDは、図2のuLEDと類似しているが、それが形成される下側の基板（図示せず）に対して、壁に角度が付けられている点が異なる。これは、所望の角度に選択された異方性エッチングにより達成可能である。図4において、メサは、n型層404n、活性層406、およびp型層404pを含む複数の半導体層を有する。pコンタクト層405は、p型層404pと接触する。カソード419は、n型層404n-s1の第1の側壁と接触する。誘電体材料417aの第1の領域は、pコンタクト層404p、活性層406、およびp型層404p-s1の第1の側壁をカソード419から絶縁する。アノード425は、pコンタクト層405tの上部表面に接触する。誘電体材料417bの第2の領域は、活性層406、p型層404ps-2の第2の側壁、およびn型層404n-s2の第2の側壁をアノード425から絶縁する。
【0089】
（表示装置）
図6には、本願に開示のuLED装置を用いた例示的な表示装置を概略的に示す。1つ以上の実施形態では、表示装置は、LED照明アレイおよびレンズシステムである。1つ以上の実施形態では、表示装置は、LED発光アレイである。図6に示すように、表示装置650は、各種色の複数の、またはuLED601のアレイを有し、赤色画素の600r、青色画素の600b、および緑色画素の600gを有する。1つ以上の実施形態では、uLEDの各々は、個別にアドレス指定可能であり、照射可能である。各色の数および色の配置は、用途に特有であることが理解される。複数の画素は、バックプレーン652に取り付けられる。1つ以上の実施形態では、自動ピックアンドプレース装置は、各uLEDを支持体（例えば、図3A乃至図3Bの303）から取り出し、uLEDをバックプレーンにマウントし、熱および／または超音波および／または圧縮の方法の任意の組み合わせにより、uLEDの接合表面（例えば、カソードの第1の接合面319-s1およびアノードの第2の接合面325-s1）をバックプレーンに溶接してもよい。1つ以上の実施形態では、uLEDの接合表面に対応する接合金属パターンがバックプレーン上に存在する。表示面（またはレンズまたは他の光学的特徴物）660を有するハウジング358に、複数の画素が包囲される。電極654および656は、バックプレーン652をドライバ集積回路（図示せず）に電気的に接続する。
図6には、本願に開示のuLED装置を用いた例示的な表示装置を概略的に示す。1つ以上の実施形態では、表示装置は、LED照明アレイおよびレンズシステムである。1つ以上の実施形態では、表示装置は、LED発光アレイである。図6に示すように、表示装置650は、各種色の複数の、またはuLED601のアレイを有し、赤色画素の600r、青色画素の600b、および緑色画素の600gを有する。1つ以上の実施形態では、uLEDの各々は、個別にアドレス指定可能であり、照射可能である。各色の数および色の配置は、用途に特有であることが理解される。複数の画素は、バックプレーン652に取り付けられる。1つ以上の実施形態では、自動ピックアンドプレース装置は、各uLEDを支持体（例えば、図3A乃至図3Bの303）から取り出し、uLEDをバックプレーンにマウントし、熱および／または超音波および／または圧縮の方法の任意の組み合わせにより、uLEDの接合表面（例えば、カソードの第1の接合面319-s1およびアノードの第2の接合面325-s1）をバックプレーンに溶接してもよい。1つ以上の実施形態では、uLEDの接合表面に対応する接合金属パターンがバックプレーン上に存在する。表示面（またはレンズまたは他の光学的特徴物）660を有するハウジング358に、複数の画素が包囲される。電極654および656は、バックプレーン652をドライバ集積回路（図示せず）に電気的に接続する。
【0090】
1つ以上の実施形態では、マイクロLED（μLEDまたはuLED）のアレイが使用される。マイクロLEDは、100μm×100μm未満の横方向寸法を有する高密度画素をサポートすることができる。いくつかの実施形態では、直径または幅が約50μm以下のマイクロLEDを使用することができる。そのようなマイクロLEDは、赤、青、および緑の波長を含むマイクロLEDを近接して配置することにより、カラーディスプレイの製造に使用することができる。
【0091】
いくつかの実施形態では、発光アレイは、センチメートルスケールまたはそれ以上の領域の基板上に配置された少数のマイクロLEDを有する。いくつかの実施形態では、発光アレイは、センチメートルスケールの領域の基板またはより小さい基板上にまとめて配置された、数百、数千、または数百万の発光LEDを含むマイクロLED画素アレイを有する。一部の実施形態では、マイクロLEDは、30ミクロンから500ミクロンのサイズの発光ダイオードを有することができる。発光アレイは、単色、RGB、または他の所望の色度であり得る。いくつかの実施形態では、画素は、正方形、長方形、六角形、または湾曲した周を有することができる。画素は、同じサイズ、異なるサイズであってもよく、またはより大きな有効画素サイズを提供するため、同様にサイズ化され、グループ化することができる。
【0092】
いくつかの実施形態では、発光画素および発光アレイを支持する回路がパッケージ化され、必要な場合、サブマウントまたは印刷回路基板を有し、半導体LEDによる光生成に電力が供給され、制御されるように接続される。ある実施形態では、発光アレイを支持する印刷回路基板は、電気ビア、ヒートシンク、グラウンドプレーン、電気トレース、およびフリップチップまたは他の実装システムを含む。サブマウントまたは印刷回路基板は、セラミック、シリコン、アルミニウム等の任意の好適な材料で形成されてもよい。サブマウント材料が導電性である場合、基板材料の上に絶縁層が形成され、絶縁層の上に金属電極パターンが形成される。サブマウントは、機械的支持体として作用することができ、発光アレイ上の電極間の電気的インターフェースおよび電源を提供し、さらにヒートシンク機能を提供する。
【0093】
いくつかの実施形態では、LED発光アレイは、レンズ、メタレンズ、および／またはプレコリメータのような光学素子を含む。これに加えてまたはこれとは別に、光学素子は、開口、フィルタ、フレネルレンズ、凸レンズ、凹レンズ、または発光アレイから投射される光に影響を及ぼす、任意の他の好適な光学素子を含むことができる。さらに、1つ以上の光学素子は、UV遮蔽コーティングまたは反射防止コーティングを含む、1つ以上のコーティングを有することができる。いくつかの実施形態では、光学系を用いて、糸巻き型収差、バレル型収差、縦色収差、球面収差、色収差、像面湾曲、非点収差、または任意の他の種類の光学誤差を含む、2次元または3次元の光学誤差が補正されまたは最小限に抑制され得る。いくつかの実施形態では、光学素子は、画像を拡大しおよび／または補正するために使用され得る。いくつかの実施形態では、ディスプレイ画像の倍率は、発光アレイを物理的に小さくし、重量を減らし、大きなディスプレイよりも必要な電力を少なくすることができる。また拡大は、表示されたコンテンツの視野を増大させることができ、ディスプレイの表示をユーザの通常の視野と等しくすることができる。
【0094】
（用途）
図7には、本願に開示のuLEDを用いた例示的なカメラフラッシュシステム700を概略的に示す。カメラフラッシュシステム700は、LED照明アレイと、LEDドライバ704と電気的に通信されたレンズシステム702とを備える。またカメラフラッシュシステム700は、マイクロプロセッサのようなコントローラ706を有する。コントローラ706は、LEDドライバ704に結合される。また、コントローラ706は、カメラ708およびセンサ710に結合されてもよく、メモリ712に保管された命令およびプロファイルに従って動作されてもよい。カメラ708、LED照明アレイ、およびレンズシステム702は、それらの視野に整合するようにコントローラ706により制御されてもよい。
図7には、本願に開示のuLEDを用いた例示的なカメラフラッシュシステム700を概略的に示す。カメラフラッシュシステム700は、LED照明アレイと、LEDドライバ704と電気的に通信されたレンズシステム702とを備える。またカメラフラッシュシステム700は、マイクロプロセッサのようなコントローラ706を有する。コントローラ706は、LEDドライバ704に結合される。また、コントローラ706は、カメラ708およびセンサ710に結合されてもよく、メモリ712に保管された命令およびプロファイルに従って動作されてもよい。カメラ708、LED照明アレイ、およびレンズシステム702は、それらの視野に整合するようにコントローラ706により制御されてもよい。
【0095】
センサ710は、例えば、位置センサ（例えば、ジャイロスコープおよび／または加速度計）、ならびに／またはシステム700の位置、速度、および方向を決定するために使用され得る他のセンサを含んでもよい。センサ710からの信号は、コントローラ706に供給され、コントローラ706の好適な動作経路（例えば、現在どのLEDがターゲットを照射しており、どのLEDが所定の時間後にターゲットを照射するか）を決定するために使用されてもよい。
【0096】
動作において、702におけるLEDアレイの画素の一部または全部からの照射は、調整されてもよく、不活性化され、フル強度で作動され、または中間強度で作動されてもよい。前述のように、702において、LEDアレイにより放射された光のビームフォーカスまたはステアリングは、画素の1つ以上のサブセットをアクティブ化することにより、電子的に行うことができ、照明装置内のレンズの焦点を変化させることなく、または光学素子を動かすことなく、ビーム形状の動的調整が可能となる。
【0097】
本願に記載のLED照明アレイおよびレンズシステムは、各種他のビームステアリングまたは他の用途を支援してもよい。この場合、光分布の微細強度、空間的および時間的制御からの利点が得られる。これらの用途には、これに限られるものではないが、画素ブロックまたは個々の画素から放射された光の正確な空間パターン化が含まれる。用途に応じて、放射された光は、スペクトル的に別個であってもよく、経時的に適応的であってもよく、および／または環境的に応答性であってもよい。発光画素アレイは、各種強度、空間、または時間的パターンで予めプログラムされた光分布を提供してもよい。関連する光学系は、画素、画素ブロック、または装置レベルで別個であってもよい。例示的な発光画素アレイは、関連する共通光学系を有する、高強度画素の共通制御される中央ブロックを含む装置を有してもよく、端部画素は、個々の光学系を有してもよい。懐中電灯に加えて、発光画素アレイにより支持される一般的な用途には、ビデオ照明、自動車ヘッドライト、建築用照明および区域照明、ならびに街路照明が含まれる。
【0098】
図8には、本願に開示のuLEDを用いた例示的な拡張現実／仮想現実（AR／VR）システム800を概略的に示す。1つ以上のAR／VRシステムは、拡張（AR）または仮想（VR）ヘッドセット、メガネ、プロジェクタを含む。AR／VRシステム800は、LED発光アレイ802、LEDドライバ（または発光アレイコントローラ）804、システムコントローラ806、ARまたはVRディスプレイ808、センサシステム810を有する。センサシステム810に制御入力が提供される一方、電力812およびユーザデータ入力は、システムコントローラ806に提供される。理解されるように、いくつかの実施形態では、AR／VRシステム800に含まれるモジュールは、単一の構造にコンパクトに配置することができ、または1つ以上の素子を別々に取り付け、無線または有線通信を介して接続することができる。例えば、発光アレイ802、ARまたはVRディスプレイ808、およびセンサシステム810は、LEDドライバ804および／またはシステムコントローラ806を別々に取り付けた状態で、ヘッドセットまたはメガネに取り付けることができる。
【0099】
一実施形態では、発光アレイ802を使用して、AR／VRシステムを支援できるグラフィカルまたはオブジェクトパターンに光を投影することができる。いくつかの実施形態では、別個の発光アレイを使用して、ディスプレイ画像を提供することができる。AR特徴物は、別個の分離されたマイクロLEDアレイにより提供される。いくつかの実施形態では、画素の選択されたグループを使用して、ユーザにコンテンツを表示することができ、トラッキング画素は、眼のトラッキングに使用されるトラッキング光を提供する。コンテンツ表示画素は、可視帯域の少なくとも一部（約400nmから750nm）を有する可視光を放射するように設計される。一方、トラッキング画素は、可視帯域、赤外帯域（約750nmから2,200nm）、またはそれらの一部の組み合わせの光を発することができる。別の例では、トラッキング画素は、800から1000ナノメートルの範囲で動作することができる。いくつかの実施形態では、トラッキング画素は、コンテンツ画素がオフにされ、ユーザにコンテンツが表示されない時間の間、トラッキング光を放射することができる。
【0100】
AR／VRシステム800は、LED発光アレイ802および／またはAR／VRディスプレイ808に、広範囲の光学系を組み込むことができ、例えば、前述のように、LED発光アレイ802により放射された光をAR／VRディスプレイ808に結合させることができる。AR／VR用途では、これらの光学系は、ナノフィンを有し、それらが透過する光を偏光するように構成されてもよい。
【0101】
一実施形態では、発光アレイコントローラ804を使用して、電力およびリアルタイム制御を発光アレイ802に提供することができる。例えば、発光アレイコントローラ804は、画素またはグループ画素レベルの振幅およびデューティサイクルの制御を実施できる。いくつかの実施形態では、発光アレイコントローラ804は、さらに、フレームバッファを有し、発光アレイ802に供給され得る、形成または処理された画像が保持される。他のサポートされるモジュールは、インターインテグレーテッドサーキット（I2C）シリアルバス、シリアル周辺インターフェース（SPI）、USB-C、HDMI、表示ポート、または必要な画像データ、制御データもしくは命令を送信するように構成された、他の好適な画像もしくは制御モジュールのような、デジタル制御インターフェースを含むことができる。
【0102】
動作において、画像内の画素は、対応する発光アレイ802の応答を画定するために使用することができ、LED画素の強度および空間変調は、画像に基づく。データレートの問題を低減するため、いくつかの実施形態では、画素のグループ（例えば、5×5ブロック）を単一ブロックとして制御できる。いくつかの実施形態では、高速および高データレート動作が支援され、連続する画像からの画素値は、30Hzから100Hzの間の速度で、画像シーケンス内の一連のフレームとしてロードすることができる。60Hzが典型的である。パルス幅変調を用いて、各画素が制御され、少なくとも部分的に画像に依存する強度で、パターンに光が放射される。
【0103】
いくつかの実施形態では、センサシステム810は、環境をモニターする、カメラ、深度センサ、またはオーディオセンサのような外部センサと、AR／VRヘッドセット位置をモニターする、加速度計または2軸もしくは3軸ジャイロスコープのような内部センサと、を含むことができる。他のセンサは、これに限られるものではないが、空気圧センサ、応力センサ、温度センサ、またはローカルまたはリモートの環境モニタリングに必要な、任意の他の好適なセンサを含むことができる。いくつかの実施形態では、制御入力は、ヘッドセットまたはディスプレイ位置に基づいた、検出タッチまたはタップ、ジェスチャー入力、または制御を含むことができる別の例として、並進運動または回転運動を測定する、1つ以上のジャイロスコープまたは位置センサからの1つ以上の測定信号に基づいて、AR／VRシステム800の初期位置に対する推測位置を決定することができる。
【0104】
いくつかの実施形態では、システムコントローラ806は、センサシステム810からのデータを使用して、時間にわたって加速度計から受信した測定信号を経時的に積分し、速度ベクトルを推定し、速度ベクトルを経時的に積分して、AR／VRシステム800の参照点の推定位置を決定する。他の実施形態では、AR／VRシステム800の位置を表すために使用される参照点は、深度センサ、カメラ配置ビュー、または光学場の流れに基づくことができる。
【0105】
AR／VRシステム800の位置、配向、または移動の変化に基づいて、システムコントローラ806は、発光アレイコントローラ804に画像または命令を送信することができる。また、必要に応じて、ユーザデータ入力、あるいは自動データ入力によって、画像または命令の変更または修正を行うことができる。ユーザデータ入力には、これに限られるものではないが、音声命令、触覚フィードバック、眼または瞳孔の配置、または接続されたキーボード、マウス、もしくはゲームコントローラにより提供されるものが含まれる。
【0106】
（実施形態）
以下、各種実施形態が列挙される。以下に示される実施形態は、本発明の範囲に従って、全ての態様および他の実施形態と組み合わされてもよいことが理解される。
以下、各種実施形態が列挙される。以下に示される実施形態は、本発明の範囲に従って、全ての態様および他の実施形態と組み合わされてもよいことが理解される。
【0107】
実施形態（a）
マイクロ発光ダイオード（uLED）装置であって、
メサであって、
n型層、活性層、およびp型層を含む複数の半導体層と、
前記p型層と接触するpコンタクト層と、
を有し、前記メサは、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有し、前記pコンタクト層の前記上部表面は、前記n型層の前記第1および第2の側壁とは異なる平面配向を有する、メサと、
前記n型層の前記第1の側壁と接触するカソードと、
前記pコンタクト層、前記活性層、および前記p型層の第1の側壁を前記カソードから絶縁する誘電体材料の第1の領域と、
前記pコンタクト層の前記上部表面と接触するアノードと、
前記活性層、前記p型層の第2の側壁、および前記n型層の前記第2の側壁を前記アノードから絶縁する誘電体材料の第2の領域と、
を有する、uLED装置。
マイクロ発光ダイオード（uLED）装置であって、
メサであって、
n型層、活性層、およびp型層を含む複数の半導体層と、
前記p型層と接触するpコンタクト層と、
を有し、前記メサは、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有し、前記pコンタクト層の前記上部表面は、前記n型層の前記第1および第2の側壁とは異なる平面配向を有する、メサと、
前記n型層の前記第1の側壁と接触するカソードと、
前記pコンタクト層、前記活性層、および前記p型層の第1の側壁を前記カソードから絶縁する誘電体材料の第1の領域と、
前記pコンタクト層の前記上部表面と接触するアノードと、
前記活性層、前記p型層の第2の側壁、および前記n型層の前記第2の側壁を前記アノードから絶縁する誘電体材料の第2の領域と、
を有する、uLED装置。
【0108】
実施形態（b）
前記メサの幅は、100ミクロン未満である、実施形態（a）に記載のuLED装置。
前記メサの幅は、100ミクロン未満である、実施形態（a）に記載のuLED装置。
【0109】
実施形態（c）
前記メサの高さは、前記メサの幅以下である、実施形態（a）乃至（b）のいずれか一つに記載のuLED装置。
前記メサの高さは、前記メサの幅以下である、実施形態（a）乃至（b）のいずれか一つに記載のuLED装置。
【0110】
実施形態（d）
前記カソードおよび前記アノードの両方は、当該uLED装置を長手方向に広げる、実施形態（a）乃至（c）のいずれか一つに記載のuLED装置。
前記カソードおよび前記アノードの両方は、当該uLED装置を長手方向に広げる、実施形態（a）乃至（c）のいずれか一つに記載のuLED装置。
【0111】
実施形態（e）
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅にわたる、実施形態（a）乃至（d）のいずれか一つに記載のuLED装置。
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅にわたる、実施形態（a）乃至（d）のいずれか一つに記載のuLED装置。
【0112】
実施形態（f）
前記カソードは、前記n型層の一部、および前記誘電体材料の前記第1の領域の第1の部分を包囲する、実施形態（a）乃至（e）のいずれか一つに記載のuLED装置。
前記カソードは、前記n型層の一部、および前記誘電体材料の前記第1の領域の第1の部分を包囲する、実施形態（a）乃至（e）のいずれか一つに記載のuLED装置。
【0113】
実施形態（g）
前記アノードは、前記pコンタクト層の一部、および前記誘電体材料の前記第2の領域の一部を包囲する、実施形態（a）乃至（f）のいずれか一つに記載のuLED装置。
前記アノードは、前記pコンタクト層の一部、および前記誘電体材料の前記第2の領域の一部を包囲する、実施形態（a）乃至（f）のいずれか一つに記載のuLED装置。
【0114】
実施形態（h）
前記カソードの第1の長手方向表面は、前記uLEDの第1の接合表面を画定し、
前記アノードの第1の長手方向表面は、前記uLEDの第2の接合表面を画定し、
前記カソードの前記第1の長手方向表面および前記アノードの前記第1の長手方向表面は、前記pコンタクト層の同じ側に配置される、実施形態（a）乃至（g）のいずれか一つに記載のuLED装置。
前記カソードの第1の長手方向表面は、前記uLEDの第1の接合表面を画定し、
前記アノードの第1の長手方向表面は、前記uLEDの第2の接合表面を画定し、
前記カソードの前記第1の長手方向表面および前記アノードの前記第1の長手方向表面は、前記pコンタクト層の同じ側に配置される、実施形態（a）乃至（g）のいずれか一つに記載のuLED装置。
【0115】
実施形態（i）
前記カソードの前記第1の長手方向表面および前記アノードの前記第1の長手方向表面は、平面である、実施形態（h）に記載のuLED装置。
前記カソードの前記第1の長手方向表面および前記アノードの前記第1の長手方向表面は、平面である、実施形態（h）に記載のuLED装置。
【0116】
実施形態（j）
前記カソードの第2の長手方向表面は、前記uLEDの第1のリフトオフ端部を画定し、
前記アノードの第2の長手方向表面は、前記uLEDの第2のリフトオフ端部を画定し、
前記カソードの前記第2の長手方向表面および前記アノードの前記第2の長手方向表面は、前記n型層の対向する両側に配置される、実施形態（a）乃至（i）のいずれか一つに記載のuLED装置。
前記カソードの第2の長手方向表面は、前記uLEDの第1のリフトオフ端部を画定し、
前記アノードの第2の長手方向表面は、前記uLEDの第2のリフトオフ端部を画定し、
前記カソードの前記第2の長手方向表面および前記アノードの前記第2の長手方向表面は、前記n型層の対向する両側に配置される、実施形態（a）乃至（i）のいずれか一つに記載のuLED装置。
【0117】
実施形態（k）
前記カソード、前記アノード、および前記誘電性材料の前記第1の領域の第2の部分に配置されたパッシベーション層を有する、実施形態（a）乃至（j）のいずれか一つに記載のuLED装置。
前記カソード、前記アノード、および前記誘電性材料の前記第1の領域の第2の部分に配置されたパッシベーション層を有する、実施形態（a）乃至（j）のいずれか一つに記載のuLED装置。
【0118】
実施形態（l）
前記カソードは、前記n型層の2つの平面配向に接触する、実施形態（a）乃至（k）のいずれか一つに記載のuLED装置。
前記カソードは、前記n型層の2つの平面配向に接触する、実施形態（a）乃至（k）のいずれか一つに記載のuLED装置。
【0119】
実施形態（m）
前記アノードは、前記pコンタクト層の2つの平面配向に接触する、実施形態（a）乃至（l）のいずれか一つに記載のuLED装置。
前記アノードは、前記pコンタクト層の2つの平面配向に接触する、実施形態（a）乃至（l）のいずれか一つに記載のuLED装置。
【0120】
実施形態（n）
前記半導体層は、2μmから10μmの範囲の全厚さを有する、実施形態（a）乃至（m）のいずれか一つに記載のuLED装置。
前記半導体層は、2μmから10μmの範囲の全厚さを有する、実施形態（a）乃至（m）のいずれか一つに記載のuLED装置。
【0121】
実施形態（o）
前記n型層はN-GaNを含み、前記p型層はP-GaNを含む、実施形態（a）乃至（n）のいずれか一つに記載のuLED装置。
前記n型層はN-GaNを含み、前記p型層はP-GaNを含む、実施形態（a）乃至（n）のいずれか一つに記載のuLED装置。
【0122】
実施形態（p）
前記第1の領域および前記第2の領域の前記誘電体材料は、それぞれ独立に、SiO2、AlOx、およびSiNからなる群から選択された材料を含み、それぞれ独立に、200nmから1μmの範囲の厚さを有する、実施形態（a）乃至（o）のいずれか一つに記載のuLED装置。
前記第1の領域および前記第2の領域の前記誘電体材料は、それぞれ独立に、SiO2、AlOx、およびSiNからなる群から選択された材料を含み、それぞれ独立に、200nmから1μmの範囲の厚さを有する、実施形態（a）乃至（o）のいずれか一つに記載のuLED装置。
【0123】
実施形態（q）
表示装置であって、
バックプレーンと、
前記バックプレーンに取り付けられた複数の個々に配置されたuLED装置であって、前記uLED装置の各々は、実施形態（a）乃至（p）のいずれか一つに記載のuLED装置を有する、uLED装置と、
前記複数の個々に配置されたuLED装置を取り囲む表示面を含むハウジングと、
を有する、表示装置。
表示装置であって、
バックプレーンと、
前記バックプレーンに取り付けられた複数の個々に配置されたuLED装置であって、前記uLED装置の各々は、実施形態（a）乃至（p）のいずれか一つに記載のuLED装置を有する、uLED装置と、
前記複数の個々に配置されたuLED装置を取り囲む表示面を含むハウジングと、
を有する、表示装置。
【0124】
実施形態（r）
前記uLEDの各々は、実施形態（a）乃至（p）のいずれか一つに記載のuLED装置である、実施形態（q）に記載の表示装置。
前記uLEDの各々は、実施形態（a）乃至（p）のいずれか一つに記載のuLED装置である、実施形態（q）に記載の表示装置。
【0125】
実施形態（s）
実施形態（q）乃至（r）のいずれか一つに記載の表示装置と、前記複数のuLED装置と通信される1つ以上のコントローラとを有する、表示システム。
実施形態（q）乃至（r）のいずれか一つに記載の表示装置と、前記複数のuLED装置と通信される1つ以上のコントローラとを有する、表示システム。
【0126】
実施形態（t）
前記複数のuLED装置は、独立して制御可能である、実施形態（s）に記載の表示システム。
前記複数のuLED装置は、独立して制御可能である、実施形態（s）に記載の表示システム。
【0127】
実施形態（u）
マイクロ発光ダイオード（uLED）装置を製造する方法であって、
基板上にn型層、活性層、およびp型層を含む複数の半導体層を成膜するステップと、
前記複数の半導体層上にpコンタクト層を成膜するステップと、
前記pコンタクト層上にハードマスク層を成膜するステップと、
前記半導体層、前記pコンタクト層、および前記ハードマスク層の一部をエッチングして、トレンチおよび複数のメサを形成するステップであって、メサの各々は、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有する、ステップと、
前記基板にわたって、前記トレンチ内および前記基板の最上部表面に誘電体金属を成膜するステップと、
第1のエッチングにより、前記pコンタクト層および前記基板の表面の第1の部分を露出させるステップと、
第2のエッチングにより、前記n型層および前記基板の前記表面の第2の部分を露出させるステップと、
前記第1のエッチングおよび前記第2のエッチングにより露出された領域に、第1の金属を成膜するステップと、
エッチングにより、互いに絶縁されたカソードおよびアノードを形成するステップと、
を有し、
前記各ステップにより、処理構造が形成される、方法。
マイクロ発光ダイオード（uLED）装置を製造する方法であって、
基板上にn型層、活性層、およびp型層を含む複数の半導体層を成膜するステップと、
前記複数の半導体層上にpコンタクト層を成膜するステップと、
前記pコンタクト層上にハードマスク層を成膜するステップと、
前記半導体層、前記pコンタクト層、および前記ハードマスク層の一部をエッチングして、トレンチおよび複数のメサを形成するステップであって、メサの各々は、前記pコンタクト層の上部表面から前記n型層の底部表面まで広がる高さと、前記n型層の第1の側壁から前記n型層の第2の側壁まで広がる幅とを有する、ステップと、
前記基板にわたって、前記トレンチ内および前記基板の最上部表面に誘電体金属を成膜するステップと、
第1のエッチングにより、前記pコンタクト層および前記基板の表面の第1の部分を露出させるステップと、
第2のエッチングにより、前記n型層および前記基板の前記表面の第2の部分を露出させるステップと、
前記第1のエッチングおよび前記第2のエッチングにより露出された領域に、第1の金属を成膜するステップと、
エッチングにより、互いに絶縁されたカソードおよびアノードを形成するステップと、
を有し、
前記各ステップにより、処理構造が形成される、方法。
【0128】
実施形態（v）
前記メサの幅は、100ミクロン未満である、 実施形態（u）に記載の方法。
前記メサの幅は、100ミクロン未満である、 実施形態（u）に記載の方法。
【0129】
実施形態（w）
前記メサの高さは、前記メサの幅と等しく、またはそれ以下である、 実施形態（u）
または（v）に記載の方法。
前記メサの高さは、前記メサの幅と等しく、またはそれ以下である、 実施形態（u）
または（v）に記載の方法。
【0130】
実施形態（x）
前記第1のエッチングおよび／または前記第2のエッチングは、互いに独立に、異方性エッチングを有する、実施形態（u）乃至（w）のいずれか一つに記載の方法。
前記第1のエッチングおよび／または前記第2のエッチングは、互いに独立に、異方性エッチングを有する、実施形態（u）乃至（w）のいずれか一つに記載の方法。
【0131】
実施形態（y）
前記エッチングにより、前記pコンタクト層を露出させるステップの前に、マスキングを行うステップを有する、実施形態（u）乃至（x）のいずれか一つに記載の方法。
前記エッチングにより、前記pコンタクト層を露出させるステップの前に、マスキングを行うステップを有する、実施形態（u）乃至（x）のいずれか一つに記載の方法。
【0132】
実施形態（z）
前記pコンタクト層の2つの平面配向は、前記エッチングにより、前記pコンタクト層を露出させるステップの間に露出される、実施形態（u）乃至（y）のいずれか一つに記載の方法。
前記pコンタクト層の2つの平面配向は、前記エッチングにより、前記pコンタクト層を露出させるステップの間に露出される、実施形態（u）乃至（y）のいずれか一つに記載の方法。
【0133】
実施形態（aa）
前記n層の2つの平面配向は、前記エッチングにより、前記n層を露出させるステップの間に露出される、実施形態（u）乃至（z）のいずれか一つに記載の方法。
前記n層の2つの平面配向は、前記エッチングにより、前記n層を露出させるステップの間に露出される、実施形態（u）乃至（z）のいずれか一つに記載の方法。
【0134】
実施形態（bb）
前記エッチングにより、前記n型層を露出させるステップの前に、マスキングを行うステップを有する、実施形態（u）乃至（aa）のいずれか一つに記載の方法。
前記エッチングにより、前記n型層を露出させるステップの前に、マスキングを行うステップを有する、実施形態（u）乃至（aa）のいずれか一つに記載の方法。
【0135】
実施形態（cc）
前記処理構造上にパッシベーション層を形成するステップを有する、実施形態（u）乃至（bb）のいずれか一つに記載の方法。
前記処理構造上にパッシベーション層を形成するステップを有する、実施形態（u）乃至（bb）のいずれか一つに記載の方法。
【0136】
実施形態（dd）
前記カソードおよび前記アノードの接合表面を支持体に接着させるステップと、
前記基板を除去するステップと、
前記メサを個別化して、個々のuLED装置を形成するステップと、
を有する、実施形態（u）乃至（cc）のいずれか一つに記載の方法。
前記カソードおよび前記アノードの接合表面を支持体に接着させるステップと、
前記基板を除去するステップと、
前記メサを個別化して、個々のuLED装置を形成するステップと、
を有する、実施形態（u）乃至（cc）のいずれか一つに記載の方法。
【0137】
実施形態（ee）
前記n型層はN-GaNを含み、前記p型層はP-GaNを含む、実施形態（u）乃至（dd）のいずれか一つに記載の方法。
前記n型層はN-GaNを含み、前記p型層はP-GaNを含む、実施形態（u）乃至（dd）のいずれか一つに記載の方法。
【0138】
実施形態（ff）
前記第1の領域および前記第2の領域の前記誘電体材料は、各々独立に、SiO2、AlOx、およびSiNからなる群から選択された材料を有し、各々独立に、200nmから1μmの範囲の厚さを有する、実施形態（u）乃至（ee）のいずれか一つに記載の方法。
前記第1の領域および前記第2の領域の前記誘電体材料は、各々独立に、SiO2、AlOx、およびSiNからなる群から選択された材料を有し、各々独立に、200nmから1μmの範囲の厚さを有する、実施形態（u）乃至（ee）のいずれか一つに記載の方法。
【0139】
実施形態（gg）
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅にまたがる、実施形態（u）乃至（ff）のいずれか一つに記載の方法。
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅にまたがる、実施形態（u）乃至（ff）のいずれか一つに記載の方法。
【0140】
実施形態（hh）
前記p型層は、実質的に前記活性層の幅にまたがる、実施形態（u）乃至（gg）のいずれか一つに記載の方法。
前記p型層は、実質的に前記活性層の幅にまたがる、実施形態（u）乃至（gg）のいずれか一つに記載の方法。
【0141】
実施形態（ii）
表示装置を製造する方法であって、
ピックアンドプレース法により、複数のマイクロ発光ダイオード（uLED）をバックプレーンに取り付けるステップと、
表示面を有するハウジング内に前記複数のLEDを取り囲むステップと、
を有し、
前記uLEDの各々は、実施形態（a）乃至（p）のいずれか一つに記載のuLEDを有する、方法。
表示装置を製造する方法であって、
ピックアンドプレース法により、複数のマイクロ発光ダイオード（uLED）をバックプレーンに取り付けるステップと、
表示面を有するハウジング内に前記複数のLEDを取り囲むステップと、
を有し、
前記uLEDの各々は、実施形態（a）乃至（p）のいずれか一つに記載のuLEDを有する、方法。
【0142】
実施形態（jj）
前記メサの幅は、100ミクロン未満である、実施形態（ii）に記載の方法。
前記メサの幅は、100ミクロン未満である、実施形態（ii）に記載の方法。
【0143】
実施形態（kk）
前記メサの高さは、前記メサの幅以下である、実施形態（ii）乃至（jj）のいずれかに記載の方法。
前記メサの高さは、前記メサの幅以下である、実施形態（ii）乃至（jj）のいずれかに記載の方法。
【0144】
実施形態（ll）
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅に広がる、実施形態（ii）乃至（kk）のいずれかに記載の方法。
前記p型層と接触する前記pコンタクト層は、実質的に前記p型層の幅に広がる、実施形態（ii）乃至（kk）のいずれかに記載の方法。
【0145】
実施形態（mm）
前記p型層は、実質的に前記活性層の幅に広がる、実施形態（ii）乃至（ll）のいずれかに記載の方法。
前記p型層は、実質的に前記活性層の幅に広がる、実施形態（ii）乃至（ll）のいずれかに記載の方法。
【0146】
本願を通して、「一実施形態」、「特定の実施形態」、「1つ以上の実施形態」または「実施形態」という言及は、実施形態に関連して記載された特定の特徴、構造、材料、または特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。従って、本願の各種箇所における「1つ以上の実施形態では」、「特定の実施形態では」、「1つの実施形態では」または「ある実施形態では」のような語句の外観は、必ずしも本開示の同じ実施形態を表すものではない。さらに、特定の特徴、構造、材料、または特性は、1つ以上の実施形態において、任意の好適な方法で組み合わされてもよい。
【0147】
本発明の多くの修正および他の実施形態は、前述の記載および関連する図面に示された示唆の利点を有する当業者に理解される。従って、本発明は、開示された特定の実施形態に限定されるものではなく、修正および実施形態が添付の特許請求の範囲に含まれることが意図されることが理解される。また、本発明の他の実施形態は、本願に具体的に開示されていない要素／ステップの非存在下で実施されてもよいことが理解される。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F.1】
【図1F.2】
【図1G】
【図1H】
【図1I】
【図1J】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
