特許 7559316 メモリシステムの誤り訂正管理

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-09-24

(45)【発行日】2024-10-02

(54)【発明の名称】メモリシステムの誤り訂正管理

(51)【国際特許分類】

   G06F 11/10 20060101AFI20240925BHJP

【ＦＩ】

G06F11/10 662

【請求項の数】 22

(21)【出願番号】P 2023144706

(22)【出願日】2023-09-06

【審査請求日】2023-09-06

(31)【優先権主張番号】18/350,877

(32)【優先日】2023-07-12

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】599129074

【氏名又は名称】旺宏電子股▲ふん▼有限公司

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】▲呉▼ 昇翰

(72)【発明者】

【氏名】▲黄▼ ▲ユ▼銘

【審査官】田中 幸雄

(56)【参考文献】

【文献】特開２０２０－４２３２６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０１５１２９４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／１０

(57)【特許請求の範囲】

【請求項1】

メモリ；および
前記メモリに連結されて、
前記メモリのデータページからデータを読み取り；
前記読み取ったデータに対して、前記データと関連付けられた第１のＥＣＣデータに基づいて第１フェーズの誤り訂正符号（ＥＣＣ）テストを行い、前記第１のＥＣＣデータは前記データと共に前記データページに格納されている；
前記読み取ったデータが前記第１フェーズのＥＣＣテストに通らないという判定に応答して、前記読み取ったデータの一部分に対して第２のＥＣＣデータに基づいて第２フェーズのＥＣＣテストを行う、ここで前記第２のＥＣＣデータは前記読み取ったデータの前記一部分に対応する前記データの一部分と関連付けられており、前記データページと異なる冗長ページに格納されている
ように構成されたメモリコントローラ
を備える、メモリシステム。

【請求項2】

前記データには、前記データの第１部分として前記データの前記一部分および前記データの第２部分を含む複数の部分が含まれ、前記読み取ったデータには、前記読み取ったデータの第１部分として前記読み取ったデータの前記一部分および前記データの前記第２部分に対応する前記読み取ったデータの第２部分を含む、前記読み取ったデータの複数の部分が含まれ、
前記メモリコントローラが、
前記読み取ったデータの前記第１部分が前記第２フェーズのＥＣＣテストに通るという判定に応答して、前記読み取ったデータの前記第２部分および前記読み取ったデータの前記第１部分の訂正されたデータに対して、前記第１のＥＣＣデータに基づいて前記第１フェーズのＥＣＣテストを行うように構成されている、請求項１に記載のメモリシステム。

【請求項3】

前記メモリコントローラがＲＡＩＤ（独立したディスクの冗長アレイ）回路を有し、
前記メモリコントローラが、前記読み取ったデータの前記一部分が前記第２フェーズのＥＣＣテストに通らないという判定に応答して、前記ＲＡＩＤ回路を用いて、前記読み取ったデータに対して誤り訂正を行うように構成されている、請求項１または２に記載のメモリシステム。

【請求項4】

前記メモリコントローラがＥＣＣデコーダを有し、
前記メモリコントローラが前記ＥＣＣデコーダを用いて前記第１フェーズのＥＣＣテストおよび前記第２フェーズのＥＣＣテストを行うように構成されている、請求項１または２に記載のメモリシステム。

【請求項5】

前記メモリコントローラが、
前記読み取ったデータが前記第１フェーズのＥＣＣテストに通らないという判定に応答して、前記冗長ページから前記第２のＥＣＣデータを読み取り；
前記読み取ったデータの前記一部分および複数の予め決められた値の組み合わせに対して、前記第２のＥＣＣデータを用いてＥＣＣデコード動作を実行する、ここで前記読み取ったデータの前記一部分および前記複数の予め決められた値の合計サイズが前記読み取ったデータのサイズと同一である
ように構成されている、請求項１または２に記載のメモリシステム。

【請求項6】

前記メモリコントローラがＥＣＣエンコーダを有し、前記ＥＣＣエンコーダが、
前記データに基づいて前記第１のＥＣＣデータを生成し；
前記データの前記一部分および前記複数の予め決められた値に基づいて前記第２のＥＣＣデータを生成する
ように構成されている、請求項５に記載のメモリシステム。

【請求項7】

前記複数の予め決められた値が０または１の少なくとも一方を含む、請求項５に記載のメモリシステム。

【請求項8】

データの前記一部分のサイズが前記データのサイズの半分である、請求項１または２に記載のメモリシステム。

【請求項9】

前記メモリコントローラが、
前記読み取ったデータに対して前記第１のＥＣＣデータに基づいてＥＣＣデコード動作を実行し；
前記ＥＣＣデコード動作後の前記読み取ったデータにある誤りビットの数が予め決められた閾値より小さいかどうかを判定し；
前記誤りビットの数が前記予め決められた閾値より小さい場合、前記読み取ったデータが前記第１フェーズのＥＣＣテストに通ると判定し；
前記誤りビットの数が前記予め決められた閾値と同一またはこれより大きい場合、前記読み取ったデータが前記第１フェーズのＥＣＣテストに通らないと判定する
ように構成されている、請求項１または２に記載のメモリシステム。

【請求項10】

前記冗長ページには前記第２のＥＣＣデータと関連付けられたＥＣＣパリティデータが含まれ、
前記メモリコントローラが、
前記ＥＣＣパリティデータに基づいて前記第２のＥＣＣデータに対してＥＣＣデコード動作を実行して、訂正された第２のＥＣＣデータを生成し；
前記訂正された第２のＥＣＣデータに基づいて、前記読み取ったデータの前記一部分に対して前記第２フェーズのＥＣＣテストを行う
ように構成されている、請求項１または２に記載のメモリシステム。

【請求項11】

前記メモリには、前記データページを第１データページとして含む複数のデータページが含まれ、前記冗長ページが前記複数のデータページのそれぞれと異なり、
前記冗長ページには、前記複数のデータページにある特定部分のページデータと関連付けられた複数の第２のＥＣＣデータが含まれる、請求項１または２に記載のメモリシステム。

【請求項12】

前記複数のデータページのそれぞれにある特定部分のページデータのサイズが同一であり、
前記メモリコントローラが、
前記複数のデータページのそれぞれについて、前記データページにある前記ページデータに基づいてそれぞれの第１のＥＣＣデータを生成し、前記それぞれの第１のＥＣＣデータを前記データページに格納し；
前記データページにある前記ページデータの前記特定部分および複数の予め決められた値に基づいてそれぞれの第２のＥＣＣデータを生成し、前記データページ用の前記それぞれの第２のＥＣＣデータを前記冗長ページに格納する
ように構成されており、
前記データページにある前記特定部分のページデータおよび前記複数の予め決められた値の合計サイズが前記データページにある前記ページデータのサイズと同一である、請求項１１に記載のメモリシステム。

【請求項13】

前記メモリには、それぞれが複数のブロックを有する１つまたは複数のメモリチップが含まれ、
前記複数のデータページが前記１つまたは複数のメモリチップのうちの１つの同じブロックにあり、前記冗長ページが前記１つまたは複数のメモリチップのうちの前記１つの前記同じブロックまたは異なるブロックにあるか、または
前記複数のデータページのうちの少なくとも２つが前記１つまたは複数のメモリチップのうちの１つの異なるブロックにあり、前記冗長ページが前記１つまたは複数のメモリチップのうちの前記１つ、または前記１つまたは複数のメモリチップのうちの異なる１つにあるか、または
前記複数のデータページのうちの少なくとも２つが前記メモリの異なるメモリチップにあり、前記冗長ページが前記メモリにある、請求項１１に記載のメモリシステム。

【請求項14】

前記メモリコントローラが、
前記複数のデータページの２つまたはこれより多くのデータページのそれぞれのページデータに基づいてそれぞれの第１のＥＣＣデータを生成し、前記それぞれの第１のＥＣＣデータを前記２つまたはこれより多くのデータページのそれぞれに格納し；
前記２つまたはこれより多くのデータページの特定部分に基づいて複合データを生成し、前記複合データのサイズが前記２つまたはこれより多くのデータページの前記特定部分のそれぞれのサイズと同一である；
前記複合データおよび複数の予め決められた値に基づいて、対応する第２のＥＣＣデータを生成し、前記２つまたはこれより多くのデータページ用の前記対応する第２のＥＣＣデータを前記冗長ページに格納する
ように構成されている、請求項１１に記載のメモリシステム。

【請求項15】

前記メモリコントローラが、
前記２つまたはこれより多くのデータページの第１データページから第１ページデータを読み取り；
読み取った前記第１ページデータに対して、前記第１データページの前記それぞれの第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行い；
読み取った前記第１ページデータが前記第１フェーズのＥＣＣテストに通らないという判定に応答して、前記２つまたはこれより多くのデータページの１つまたは複数の他のデータページから他のページデータを読み取り；
前記２つまたはこれより多くのデータページ用の前記対応する第２のＥＣＣデータを前記冗長ページから読み取り；
前記対応する第２のＥＣＣデータおよび前記１つまたは複数の他のデータページからの前記他のページデータに基づいて、読み取った前記第１ページデータの第１データ部分および前記複数の予め決められた値に対して第２フェーズのＥＣＣテストを行う
ように構成されている、請求項１４に記載のメモリシステム。

【請求項16】

メモリ；および
前記メモリに連結されて、
前記メモリのデータページにあるデータに基づいて第１の誤り訂正符号（ＥＣＣ）データを生成し；
前記第１のＥＣＣデータを前記データと共に前記データページに格納し；
前記データページにある前記データの一部分に基づいて第２のＥＣＣデータを生成し；
前記データページ用の前記第２のＥＣＣデータを前記データページと異なる冗長ページに格納する
ように構成されたメモリコントローラ
を備える、メモリシステム。

【請求項17】

前記メモリコントローラが、
前記データページにある前記データの前記一部分および複数の予め決められた値に基づいて前記第２のＥＣＣデータを生成するように構成されており、
前記データページにあるデータの前記一部分および前記複数の予め決められた値の合計サイズが、前記データページにある前記データのサイズと同一である、請求項１６に記載のメモリシステム。

【請求項18】

前記メモリコントローラが、
前記メモリの前記データページから前記データを読み取り；
前記読み取ったデータに対して、前記データページにある前記第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行い；
前記読み取ったデータが前記第１フェーズのＥＣＣテストに通らないという判定に応答して、前記冗長ページから前記第２のＥＣＣデータを読み取り、前記第２のＥＣＣデータに基づいて、前記データの前記一部分に対応する前記読み取ったデータの一部分に対して第２フェーズのＥＣＣテストを行う
ように構成されている、請求項１６または１７に記載のメモリシステム。

【請求項19】

前記メモリには前記データページを含む複数のデータページが含まれ、前記冗長ページが前記複数のデータページのそれぞれと異なり、
前記メモリコントローラが、
前記複数のデータページの２つまたはこれより多くのデータページのそれぞれのページデータ上にそれぞれの第１のＥＣＣデータを生成し、前記それぞれの第１のＥＣＣデータを前記ページデータと共に前記２つまたはこれより多くのデータページのそれぞれに格納し；
前記２つまたはこれより多くのデータページの前記ページデータの特定部分に基づいて複合データを生成し、前記複合データのサイズが前記２つまたはこれより多くのデータページの前記ページデータの前記特定部分のそれぞれのサイズと同一である；
前記複合データに基づいて対応する第２のＥＣＣデータを生成し、前記２つまたはこれより多くのデータページ用の前記対応する第２のＥＣＣデータを前記冗長ページに格納する
ように構成されている、請求項１６または１７に記載のメモリシステム。

【請求項20】

前記メモリコントローラが、
前記２つまたはこれより多くのデータページの第１データページから第１ページデータを読み取り；
読み取った前記第１ページデータに対して、前記第１データページの前記それぞれの第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行い；
読み取った前記第１ページデータが前記第１フェーズのＥＣＣテストに通らないという判定に応答して、前記２つまたはこれより多くのデータページの１つまたは複数の他のデータページから１つまたは複数の他の特定部分のページデータを読み取り；
前記２つまたはこれより多くのデータページ用の前記対応する第２のＥＣＣデータを前記冗長ページから読み取り；
前記対応する第２のＥＣＣデータおよび前記１つまたは複数の他のデータページからの前記１つまたは複数の他の特定部分のページデータに基づいて、読み取った前記第１ページデータの第１データ部分および複数の予め決められた値に対して第２フェーズのＥＣＣテストを行う
ように構成されている、請求項１９に記載のメモリシステム。

【請求項21】

メモリシステムの誤り訂正を管理するための方法であって、
メモリのデータページからデータを読み取る段階；
前記読み取ったデータに対して、前記データと関連付けられた第１のＥＣＣデータに基づいて第１フェーズの誤り訂正符号（ＥＣＣ）テストを行う段階、前記第１のＥＣＣデータは前記データと共に前記データページに格納されている；および
前記読み取ったデータが前記第１フェーズのＥＣＣテストに通らないという判定に応答して、前記読み取ったデータの一部分に対して第２のＥＣＣデータに基づいて第２フェーズのＥＣＣテストを行う段階、ここで前記第２のＥＣＣデータは前記読み取ったデータの前記一部分に対応する前記データの一部分と関連付けられており、前記データページと異なる冗長ページに格納されている、
を備える、方法。

【請求項22】

さらに、
前記データページにある前記データに基づいて前記第１のＥＣＣデータを生成し、前記第１のＥＣＣデータを前記データページに格納する段階；および
前記データページにある前記データの前記一部分および複数の予め決められた値に基づいて前記第２のＥＣＣデータを生成し、前記データページ用の前記第２のＥＣＣデータを前記冗長ページに格納する段階
を備え、
前記データページにあるデータの前記一部分のおよび前記複数の予め決められた値の合計サイズが、前記データページにある前記データのサイズと同一である、請求項２１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、メモリシステム、例えばメモリシステムの誤り訂正を対象にしている。

【背景技術】

【0002】

データストレージデバイス（例えば、メモリシステム）のメモリセルがプログラミングされると、セル閾値電圧を１つまたは複数の読み取り電圧と比較して各メモリセルのプログラミング状態を感知することで、メモリセルからデータの読み取りが可能になる。しかしながら、セル閾値電圧は、読み取り妨害またはデータ保持といった１つまたは複数の要因によって変わることがあり、これにより、感知されたプログラミング状態と書き込まれたプログラミング状態が異なってしまい、データの読み取り出力にフェイルビットが発生する場合がある。

【発明の概要】

【0003】

本開示では、メモリシステム、例えば不揮発性メモリ（ＮＶＭ）システムの誤り訂正を管理するためのシステムおよび手法について説明する。

【0004】

本開示の１つの態様では、メモリシステムに注目する。このシステムには、メモリ、およびメモリに連結されて、メモリのデータページからデータを読み取り；読み取ったデータに対して、データと関連付けられた第１のＥＣＣデータに基づいて第１フェーズの誤り訂正符号（ＥＣＣ）テストを行い、第１のＥＣＣデータはデータと共にデータページに格納されている；読み取ったデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、読み取ったデータの一部分に対して第２のＥＣＣデータに基づいて第２フェーズのＥＣＣテストを行う、ここで第２のＥＣＣデータは読み取ったデータの一部分に対応するデータの一部分と関連付けられており、データページと異なる冗長ページに格納されている、ように構成されたメモリコントローラが含まれる。いくつかの実装形態では、第２のＥＣＣデータのサイズが第１のＥＣＣデータのサイズと同一である。

【0005】

いくつかの実装形態において、データには、データの第１部分としてデータの一部分およびデータの第２部分を含む複数の部分が含まれ、読み取ったデータには、読み取ったデータの第１部分として読み取ったデータの一部分およびデータの第２部分に対応する読み取ったデータの第２部分を含む、読み取ったデータの複数の部分が含まれる。メモリコントローラは、読み取ったデータの第１部分が第２フェーズのＥＣＣテストに通るという判定に応答して、読み取ったデータの第２部分、および読み取ったデータの第１部分の訂正されたデータに対して、第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行うように構成されている。

【0006】

いくつかの実装形態において、メモリコントローラは、読み取ったデータの第２部分、および読み取ったデータの第１部分の訂正されたデータが第１フェーズのＥＣＣテストに通るという判定に応答して、読み取ったデータの第２部分の訂正されたデータおよび読み取ったデータの第１部分の訂正されたデータをデータの読み出しデータとして出力するように構成されている。

【0007】

いくつかの実装形態において、メモリコントローラはＲＡＩＤ（独立したディスクの冗長アレイ）回路を含み、メモリコントローラは、読み取ったデータの一部分が第２フェーズのＥＣＣテストに通らないという判定に応答して、ＲＡＩＤ回路を用いて、読み取ったデータに対して誤り訂正を行うように構成されている。ＲＡＩＤ回路は、メモリに外付けされた１つまたは複数の他のメモリデバイスに、データ用の冗長データを格納するように構成されてよい。

【0008】

いくつかの実装形態において、メモリコントローラはＥＣＣデコーダを含み、メモリコントローラは、ＥＣＣデコーダを用いて第１フェーズのＥＣＣテストおよび第２フェーズのＥＣＣテストを行うように構成されている。

【0009】

いくつかの実装形態において、メモリコントローラは、読み取ったデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、冗長ページから第２のＥＣＣデータを読み取り；読み取ったデータの一部分および複数の予め決められた値の組み合わせに対して、第２のＥＣＣデータを用いてＥＣＣデコード動作を実行する、ここで読み取ったデータの一部分および複数の予め決められた値の合計サイズが読み取ったデータのサイズと同一である、ように構成されている。

【0010】

いくつかの実装形態において、メモリコントローラはＥＣＣエンコーダを含み、これは、データに基づいて第１のＥＣＣデータを生成し；データの一部分および複数の予め決められた値に基づいて第２のＥＣＣデータを生成するように構成されている。

【0011】

いくつかの実装形態において、メモリコントローラは、データページからデータの一部分を抽出してデータの一部分をキャッシュページに格納し；処理ユニットまたは特定の回路によって、複数の予め決められた値をキャッシュページに充填し；データの一部分および複数の予め決められた値をエンコードして第２のＥＣＣデータを生成するように構成されている。

【0012】

いくつかの実装形態において、複数の予め決められた値には、０または１の少なくとも一方が含まれる。いくつかの実装形態において、第１のＥＣＣデータには、ＥＣＣエンコーダを用いてデータ用に生成されたＥＣＣ検査ビットが含まれる。いくつかの実装形態において、データの一部分のサイズがデータのサイズの半分である。

【0013】

いくつかの実装形態において、メモリコントローラは、読み取ったデータに対して第１のＥＣＣデータに基づいてＥＣＣデコード動作を実行し；ＥＣＣデコード動作後の読み取ったデータにある誤りビットの数が予め決められた閾値より小さいかどうかを判定し；誤りビットの数が予め決められた閾値より小さい場合、読み取ったデータが第１フェーズのＥＣＣテストに通ると判定し；誤りビットの数が予め決められた閾値と同一またはこれより大きい場合、読み取ったデータが第１フェーズのＥＣＣテストに通らないと判定するように構成されている。

【0014】

いくつかの実装形態において、メモリコントローラは、読み取ったデータの一部分に対して第２のＥＣＣデータに基づいてＥＣＣデコード動作を実行し；ＥＣＣデコード動作後の読み取ったデータの一部分にある誤りビットの数が予め決められた閾値より小さいかどうかを判定し；誤りビットの数が予め決められた閾値より小さい場合、読み取ったデータの一部分が第２フェーズのＥＣＣテストに通ると判定し；誤りビットの数が予め決められた閾値と同一またはこれより大きい場合、読み取ったデータの一部分が第２フェーズのＥＣＣテストに通らないと判定するように構成されている。

【0015】

いくつかの実装形態において、冗長ページには第２のＥＣＣデータと関連付けられたＥＣＣパリティデータが含まれ、メモリコントローラは、ＥＣＣパリティデータに基づいて第２のＥＣＣデータに対してＥＣＣデコード動作を実行して、訂正された第２のＥＣＣデータを生成し；訂正された第２のＥＣＣデータに基づいて、読み取ったデータの一部分に対して第２フェーズのＥＣＣテストを行うように構成されている。

【0016】

いくつかの実装形態において、メモリには、データページを第１データページとして含む複数のデータページが含まれ、冗長ページは複数のデータページのそれぞれと異なり、冗長ページには、複数のデータページにある特定部分のページデータと関連付けられた複数の第２のＥＣＣデータが含まれる。複数の第２のＥＣＣデータの合計サイズが、データのサイズを超えることはない。

【0017】

いくつかの実装形態において、複数のデータページのそれぞれにある特定部分のページデータのサイズが同一であり、メモリコントローラは、複数のデータページのそれぞれについて、データページにあるページデータに基づいてそれぞれの第１のＥＣＣデータを生成し、それぞれの第１のＥＣＣデータをデータページに格納し；データページにあるページデータの特定部分および複数の予め決められた値に基づいてそれぞれの第２のＥＣＣデータを生成し、データページ用のそれぞれの第２のＥＣＣデータを冗長ページに格納するように構成されている。データページにある特定部分のページデータおよび複数の予め決められた値の合計サイズが、データページにあるページデータのサイズと同一であってよい。

【0018】

いくつかの実装形態において、メモリには、それぞれが複数のブロックを有する１つまたは複数のメモリチップが含まれ、複数のデータページは１つまたは複数のメモリチップのうちの１つの同じブロックにあり、冗長ページは１つまたは複数のメモリチップのうちの上記１つの上記同じブロックまたは異なるブロックにあるか、または複数のデータページのうちの少なくとも２つが１つまたは複数のメモリチップのうちの１つの異なるブロックにあり、冗長ページは１つまたは複数のメモリチップのうちの上記１つ、または１つまたは複数のメモリチップのうちの異なる１つにあるか、または複数のデータページのうちの少なくとも２つがメモリの異なるメモリチップにあり、冗長ページはメモリにある。

【0019】

いくつかの実装形態において、メモリシステムは、メモリおよびメモリコントローラを含む第１のメモリデバイス；および第２のメモリデバイスを含む。冗長ページには、第２のメモリデバイスにある特定のデータページと関連付けられた特定の第２のＥＣＣデータが含まれる。

【0020】

いくつかの実装形態において、メモリコントローラは、複数のデータページのうちの２つまたはこれより多くのデータページのそれぞれのページデータに基づいてそれぞれの第１のＥＣＣデータを生成し、それぞれの第１のＥＣＣデータを２つまたはこれより多くのデータページのそれぞれに格納し；２つまたはこれより多くのデータページの特定部分に基づいて複合データを生成し、複合データのサイズが２つまたはこれより多くのデータページの特定部分のそれぞれのサイズと同一である；複合データおよび複数の予め決められた値に基づいて、対応する第２のＥＣＣデータを生成し、２つまたはこれより多くのデータページ用の対応する第２のＥＣＣデータを冗長ページに格納するように構成されている。

【0021】

いくつかの実装形態において、メモリコントローラは、２つまたはこれより多くのデータページの特定部分に対してＸＯＲ論理演算を適用することにより、複合データを生成するように構成されている。

【0022】

いくつかの実装形態において、メモリコントローラは、２つまたはこれより多くのデータページの第１データページから第１ページデータを読み取り；読み取った第１ページデータに対して、第１データページのそれぞれの第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行い；読み取った第１ページデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、２つまたはこれより多くのデータページの１つまたは複数の他のデータページから他のページデータを読み取り；２つまたはこれより多くのデータページ用の対応する第２のＥＣＣデータを冗長ページから読み取り；対応する第２のＥＣＣデータおよび１つまたは複数の他のデータページからの他のページデータに基づいて、読み取った第１ページデータの第１データ部分および複数の予め決められた値に対して第２フェーズのＥＣＣテストを行うように構成されている。

【0023】

本開示の別の態様では、メモリシステムに注目する。このシステムにはメモリ；およびメモリに連結されて、メモリのデータページにあるデータに基づいて第１の誤り訂正符号（ＥＣＣ）データを生成し；このデータと共に第１のＥＣＣデータをデータページに格納し；データページにあるデータの一部分に基づいて第２のＥＣＣデータを生成し；データページと異なる冗長ページにデータページ用の第２のＥＣＣデータを格納するように構成されたメモリコントローラが含まれる。

【0024】

いくつかの実装形態において、メモリコントローラは、データページにあるデータの一部分および複数の予め決められた値に基づいて、第２のＥＣＣデータを生成するように構成されている。データページにあるデータの一部分および複数の予め決められた値の合計サイズが、データページにあるデータのサイズと同一であってよい。第２のＥＣＣデータのサイズが第１のＥＣＣデータのサイズと同一であってよい。

【0025】

いくつかの実装形態において、メモリコントローラは、メモリのデータページからデータを読み取り；読み取ったデータに対して、データページにある第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行い；読み取ったデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、冗長ページから第２のＥＣＣデータを読み取り、第２のＥＣＣデータに基づいて、データの一部分に対応する読み取ったデータの一部分に対して第２フェーズのＥＣＣテストを行うように構成されている。

【0026】

いくつかの実装形態において、メモリにはデータページを含む複数のデータページが含まれ、冗長ページは複数のデータページのそれぞれと異なり、メモリコントローラは、複数のデータページのうちの２つまたはこれより多くのデータページのそれぞれのページデータ上にそれぞれの第１のＥＣＣデータを生成し、それぞれの第１のＥＣＣデータをページデータと共に２つまたはこれより多くのデータページのそれぞれに格納し；２つまたはこれより多くのデータページのページデータの特定部分に基づいて複合データを生成し、複合データのサイズが２つまたはこれより多くのデータページのページデータの特定部分のそれぞれのサイズと同一であり；複合データに基づいて対応する第２のＥＣＣデータを生成し、２つまたはこれより多くのデータページ用の対応する第２のＥＣＣデータを冗長ページに格納するように構成されている。

【0027】

いくつかの実装形態において、メモリコントローラは、複合データおよび複数の予め決められた値に基づいて、対応する第２のＥＣＣデータを生成するように構成されている。いくつかの実装形態において、メモリコントローラは、２つまたはこれより多くのデータページのページデータの特定部分に対してＸＯＲ論理演算を適用することにより、複合データを生成するように構成されている。

【0028】

いくつかの実装形態において、メモリコントローラは、２つまたはこれより多くのデータページの第１データページから第１ページデータを読み取り；読み取った第１ページデータに対して、第１データページのそれぞれの第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行い；読み取った第１ページデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、２つまたはこれより多くのデータページの１つまたは複数の他のデータページから１つまたは複数の他の特定部分のページデータを読み取り；２つまたはこれより多くのデータページ用の対応する第２のＥＣＣデータを冗長ページから読み取り；対応する第２のＥＣＣデータおよび１つまたは複数の他のデータページからの１つまたは複数の他の特定部分のページデータに基づいて、読み取った第１ページデータの第１データ部分および複数の予め決められた値に対して第２フェーズのＥＣＣテストを行うように構成されている。

【0029】

いくつかの実装形態において、メモリコントローラは、読み取った第１ページデータの第１データ部分および複数の予め決められた値に対して、対応する第２のＥＣＣデータおよび１つまたは複数の他のデータページからの１つまたは複数の他の特定部分のページデータに基づいて第２フェーズのＥＣＣテストを行うように構成されている。

【0030】

本開示の別の態様では、方法に注目する。本方法は、メモリのデータページからデータを読み取る段階；読み取ったデータに対して、データと関連付けられた第１のＥＣＣデータに基づいて第１フェーズの誤り訂正符号（ＥＣＣ）テストを行う段階、第１のＥＣＣデータはデータと共にデータページに格納されている；および読み取ったデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、読み取ったデータの一部分に対して第２のＥＣＣデータに基づいて第２フェーズのＥＣＣテストを行う段階、ここで第２のＥＣＣデータは読み取ったデータの一部分に対応するデータの一部分と関連付けられており、データページと異なる冗長ページに格納されている、を含む。

【0031】

いくつかの実装形態において、本方法はさらに、データページにあるデータに基づいて第１のＥＣＣデータを生成し、第１のＥＣＣデータをデータページに格納する段階；およびデータページにあるデータの一部分および複数の予め決められた値に基づいて、第２のＥＣＣデータを生成し、データページ用の第２のＥＣＣデータを冗長ページに格納する段階を含む。データページにあるデータの一部分および複数の予め決められた値の合計サイズが、データページにあるデータのサイズと同一であってよい。

【0032】

上記手法の実装形態には、方法、システム、コンピュータプログラム製品、およびコンピュータ可読媒体が含まれる。１つの例では、メモリおよびメモリに連結されたメモリコントローラを含むメモリシステムによって方法が行われてよく、本方法はメモリコントローラおよびメモリによって行われる上述した動作、例えば、メモリシステムの誤り訂正を管理するための動作を含むことが可能である。別の例では、１つのそのようなコンピュータプログラム製品が、１つまたは複数のプロセッサにより実行可能な命令を格納する非一時的なマシン可読媒体で適切に具現化される。この命令は、１つまたは複数のプロセッサに上述した動作を行わせるように構成されている。１つのそのようなコンピュータ可読媒体は、１つまたは複数のプロセッサによって実行されると、１つまたは複数のプロセッサに上述した動作を行わせるように構成された命令を格納する。

【0033】

１つまたは複数の開示された実装形態の詳細が、添付図面および以下の説明に記載されている。この説明、図面、および特許請求の範囲から、他の特徴、態様、および利点が明らかになるであろう。

【図面の簡単な説明】

【0034】

【図1A】誤り訂正能力を備えたシステムの一例についての概略図である。

【0035】

【図1B】メモリチップの一例についての概略図である。

【0036】

【図2】メモリシステムにおける誤り訂正用のマルチフェーズのＥＣＣデータを生成する一例を示している。

【0037】

【図3】メモリシステムにおける誤り訂正用のマルチフェーズのＥＣＣデータを生成する別の例を示している。

【0038】

【図4A】メモリシステムにおける誤り訂正用のマルチフェーズのＥＣＣデータを生成する一処理例のフローチャートである。

【0039】

【図4B】メモリシステムにおける誤り訂正を管理する一処理例のフローチャートである。

【0040】

様々な図面における同様な参照番号および名称は、同様な要素を示す。図に示す様々な例示的実装形態は、単なる説明表現にすぎず、必ずしも縮尺どおりに描かれているわけではないことも理解されたい。

【発明を実施するための形態】

【0041】

頻繁な読み取り動作によって、メモリに格納されたデータが読み取り妨害に遭うことがあり、メモリ内のメモリセルの状態、例えば、消去状態および１つまたは複数のプログラミング状態によって閾値電圧が増加した可能性がある。読み取り妨害によって、データの読み取り出力にフェイルビット（または誤りビット）が発生する場合がある。誤り訂正符号（ＥＣＣ）デコーダが、メモリから読み取ったデータをデコードして、データに存在し得るあらゆるビット誤りを、ＥＣＣ方式の誤り訂正能力まで検出し且つ訂正するように構成されてよい。

【0042】

ＲＡＩＤ（独立したディスクの冗長アレイ）とは、データ冗長性、性能向上、またはその両方のために、複数の物理ディスクドライブ装置を組み合わせて１つまたは複数の論理ユニットにするデータストレージ仮想化技術のことである。データは、必要なレベルの冗長性および性能に応じて、ＲＡＩＤレベルと呼ばれる複数の方式のうちの１つで異なるディスクドライブに割り当てられる。異なる方式またはデータ割り当てレイアウトが、「ＲＡＩＤ」という単語の後に続く数字、例えば、ＲＡＩＤ０、ＲＡＩＤ１、ＲＡＩＤ２、…、ＲＡＩＤ９、またはそれ以上によって命名されている。各方式またはＲＡＩＤレベルによって、信頼性、可用性、性能、および容量という主要目標間の様々なバランスが提供される。ＲＡＩＤ０より高いＲＡＩＤレベルでは、物理ドライブ全体の故障に対する保護の他に、回復不可能なセクタ読み取りエラーに対する保護も提供できる。

【0043】

同じページにユーザデータとして格納されているＥＣＣデータとは異なり、ＲＡＩＤ冗長データは、様々な物理ディスクドライブ装置に格納されている。したがって、ＲＡＩＤは、ページ間ＲＡＩＤまたはディスク間ＲＡＩＤ保護を提供し、付加的な保護としてＥＣＣ訂正不可能なデータを回復することができる。しかしながら、ページ間ＲＡＩＤまたはディスク間ＲＡＩＤ保護を行うには、フェイルデータを求めて全てのページを読み取るが、これにはデータを回復するのにＥＣＣよりはるかに長い時間を要する。

【0044】

本開示の実装形態では、例えば、マルチフェーズのＥＣＣ保護（またはマルチフェーズのＥＣＣ誤り訂正）を用いてメモリシステムの誤り訂正を管理するためのシステム、方法、および手法を提供する。この手法は、ＥＣＣ保護（または誤り訂正）の能力を強化して、標準的なＥＣＣ方式では訂正不可能なデータを回復することができる。この手法は、同じＥＣＣハードウェア（例えば、ＥＣＣエンコーダおよびデコーダ）を用いて、ＲＡＩＤ回路を用いることなく、および／または既存のハードウェア構成を変更することなく、同様のＲＡＩＤ機能を実現できる。この手法は、データ訂正および保護の付加的な／さらなる強化のために、ＲＡＩＤ回路または技術を用いても実現され得る。

【0045】

いくつかの実装形態では、例えば、図２および図４Ａに関するさらなる詳細について論じるように、第１フェーズのＥＣＣ保護の場合、ＥＣＣエンコーダがメモリの各データページにあるデータをエンコードして、データページにあるデータと共に格納される第１のＥＣＣデータを生成し；第２フェーズのＥＣＣ保護の場合、ＥＣＣエンコーダはデータの一部分（例えば、データの半分）を予め決められた値（例えば、１または０）と共にエンコードして、データとは別に冗長ページに格納される第２のＥＣＣデータを生成する。冗長ページは、複数のページからのデータの一部分用に第２のＥＣＣデータを格納できる。予め決められた値は固定されているので、第２のＥＣＣデータはデータの一部分（例えば、データの半分）を訂正するのに用いられるだけであり、したがって、第２のＥＣＣデータは第１のＥＣＣデータより高いＥＣＣ能力を提供できる。一例として、データの一部分がデータの半分であり、且つ第２のＥＣＣデータが第１のＥＣＣデータと同じ長さのＥＣＣ検査ビットを含む場合、第２のＥＣＣデータは第１のＥＣＣデータより２倍のＥＣＣ能力を持つことができる。

【0046】

読み取り動作では、例えば、図４Ｂに関するさらなる詳細について論じるように、データページにある第１のＥＣＣデータがデータを訂正できない場合、例えば、第１フェーズのＥＣＣ保護が失敗した場合、コントローラがデータページ用の第２のＥＣＣデータを冗長ページから取り出す（または抽出する）ことができる。第２のＥＣＣデータの方が高いＥＣＣ能力を有するので、データの一部分の訂正には第２のＥＣＣデータが用いられてよい。データの一部分が訂正された後に、訂正されたデータの一部分はデータ内のデータの一部分を置き換えることができ、次いで、データの残りの部分を訂正するのに第１のＥＣＣデータが用いられてよい。データの残りの部分のサイズはデータより小さいので、第１のＥＣＣデータは、データの残りの部分に対してより高いＥＣＣ能力を持つことができる。こうして、第２フェーズのＥＣＣ保護によって、第１フェーズのＥＣＣ保護の訂正不可能なデータを回復することが可能になる。第２フェーズのＥＣＣ保護では、２つのページ（データページおよび冗長ページ）だけが、ＥＣＣ保護を実施するのに読み取られる。第１フェーズのＥＣＣ保護が失敗した場合に全てのページ（例えば、８～１２８個のページ）を読み取る必要があるページ間ＲＡＩＤ保護を用いたＲＡＩＤ技術と比較した場合、本明細書で実現される手法の方が、速い速度および速い応答を提供する。

【0047】

いくつかの実装形態において、第２フェーズのＥＣＣ保護はＲＡＩＤ技術を利用して、性能をさらに向上させる。例として、例えば図３に関するさらなる詳細について論じるように、多数のデータページを少数の利用可能な冗長ページで保護する必要がある場合には、同じ第２のＥＣＣデータを用いて複数のデータページの一部分を保護することができる。複数のデータページの一部分は、例えば、ＸＯＲなどの１つまたは複数の論理／数学関数を用いて複合データを生成するのに用いられてよい。複合データは、各一部分と同じサイズ（例えば、データページの半分）を持つことができる。次いで複合データは、冗長ページに格納される第２のＥＣＣデータを生成するためにエンコードされてよい。そのようにして、冗長ページは、より多くのデータページに第２フェーズのＥＣＣ保護を提供できる。読み取り動作において、複合データおよび第２のＥＣＣデータを生成するための複数のデータページは、複数のデータページのうちのいずれか１つの第２フェーズのＥＣＣ保護のために読み出される。

【0048】

この手法は、異なるシナリオに適用できる。いくつかの実装形態では、複数のデータページがメモリチップの同じブロックにあり、複数のデータページ用の第２のＥＣＣデータを格納する冗長ページが同じメモリチップの同じブロックまたは異なるブロックにあってよい。いくつかの実装形態では、複数のデータページのうちの少なくとも２つがメモリチップの異なるブロックにあり、冗長ページは上記メモリチップまたは異なるメモリチップのブロックにあってよい。いくつかの実装形態では、複数のデータページのうちの少なくとも２つがメモリデバイスの異なるメモリチップにあり、冗長ページは上記メモリデバイスまたは異なるメモリデバイスのメモリチップにあってよい。いくつかの実装形態では、複数のデータページのうちの少なくとも２つが、メモリシステムのソリッドステートドライブ（ＳＳＤ）といった異なるメモリデバイスにあり、冗長ページは、異なるメモリデバイスのうちの１つ、または上記メモリシステムの別のメモリデバイスにあってよい。これらの手法は、個々に、またはＲＡＩＤ技術と組み合わせて適用できる。

【0049】

この手法は、様々なタイプの半導体デバイス、揮発性メモリデバイス、または不揮発性メモリ（ＮＶＭ）デバイス、とりわけ、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）などの相変化メモリ（ＰＣＭ）、スピン注入トルク（ＳＴＴ）磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）などに適用できる。この手法は、電荷トラップ型のメモリデバイス、例えば、シリコン／酸化物／窒化物／酸化物／シリコン（ＳＯＮＯＳ）メモリデバイスおよび浮遊ゲート型のメモリデバイスにも適用できる。この手法は、２次元（２Ｄ）メモリデバイスまたは３次元（３Ｄ）メモリデバイスに適用できる。この手法は、例えば、ＳＬＣ（シングルレベルセル）デバイスや、２レベルセルデバイス、ＴＬＣ（トリプルレベルセル）デバイス、ＱＬＣ（クアッドレベルセル）デバイス、またはＰＬＣ（ペンタレベルセル）デバイスのようなＭＬＣ（マルチレベルセル）デバイスなどの様々なメモリタイプに適用できる。追加的にまたは代替的に、この手法は、とりわけ、セキュアデジタル（ＳＤ）カード、埋め込みマルチメディアカード（ｅＭＭＣ）、またはソリッドステートドライブ（ＳＳＤ）、埋め込みシステムなどの様々なタイプのデバイスおよびシステムに適用できる。

【0050】

図１Ａは、誤り訂正能力を備えたシステム１００の一例を示している。システム１００は、デバイス１１０およびホストデバイス１２０を含む。ホストデバイス１２０はホストコントローラ１２２を含み、このホストコントローラは、少なくとも１つのプロセッサ、および少なくとも１つのプロセッサに連結され且つ少なくとも１つのプロセッサが１つまたは複数の対応する動作を行うのに実行するプログラミング命令を格納した少なくとも１つのメモリを含むことができる。

【0051】

いくつかの実装形態において、デバイス１１０はストレージデバイスである。例えば、デバイス１１０は、埋め込みマルチメディアカード（ｅＭＭＣ）、セキュアデジタル（ＳＤ）カード、ソリッドステートドライブ（ＳＳＤ）、または何らかの他の好適なストレージとすることができる。いくつかの実装形態において、デバイス１１０は、スマートウォッチ、デジタルカメラ、またはメディアプレーヤである。いくつかの実装形態において、デバイス１１０は、ホストデバイス１２０に連結されたクライアントデバイスである。例えば、デバイス１１０は、ホストデバイス１２０であるデジタルカメラまたはメディアプレーヤに入っているＳＤカードである。

【0052】

いくつかの実装形態において、ホストデバイス１２０は１つまたは複数のデバイス１１０（例えば、ＳＳＤ）に連結されている。各デバイス１１０は、デバイスコントローラ１１２およびメモリ１５０を含むことができる。メモリ１５０は、それぞれがデバイスコントローラ１１２に連結された１つまたは複数のメモリチップ１５２を含むことができる。図１Ｂは、複数のブロック１５４（例えば、ブロック０、ブロック１、…、ブロックｍ－１、およびブロックｍ）を含むメモリチップ１５２の一構成例を示している。各ブロックは、同じ数のページ１５６（例えば、ページ０、ページ１、…、ページｎ）を含むことができる。各ページは、ブロック内で一意の番号を有する。データは、ブロック内のページの一意の番号の順序に従って、ブロックのページに格納される。各ページは別個に読み取りまたは書き込みが可能であり、ブロック内のページはまとめて消去が可能である。

【0053】

デバイスコントローラ１１２は、汎用マイクロプロセッサまたは特定用途向けマイクロコントローラである。いくつかの実装形態において、デバイスコントローラ１１２は、デバイス１１０のメモリコントローラである。以下のセクションでは、デバイスコントローラ１１２がメモリコントローラである実装形態に基づいて、様々な手法を説明する。しかしながら、以下のセクションで説明する手法は、デバイスコントローラ１１２がメモリコントローラとは異なる別のタイプのコントローラである実装形態においても適用可能である。

【0054】

いくつかの実装形態において、デバイスコントローラ１１２は、プロセッサ１１３および内蔵メモリ１１４を含む。プロセッサ１１３は、命令を実行してデータを処理するように構成されている。これらの命令には、ファームウェアコードおよび／または他のプログラムコードとしてそれぞれ二次メモリに格納された、ファームウェア命令および／または他のプログラム命令が含まれる。データとしては、好適なデータの中でもとりわけ、プロセッサによって実行されるファームウェアおよび／または他のプログラムに対応するプログラムデータが含まれる。いくつかの実装形態において、プロセッサ１１３は、汎用マイクロプロセッサまたは特定用途向けマイクロコントローラである。プロセッサ１１３は、中央演算処理装置（ＣＰＵ）とも呼ばれる。

【0055】

プロセッサ１１３は、内蔵メモリ１１４から命令およびデータにアクセスする。いくつかの実装形態において、内蔵メモリ１１４は、スタティックランダムアクセスメモリ（ＳＲＡＭ）またはダイナミックランダムアクセスメモリ（ＤＲＡＭ）である。例えば、いくつかの実装形態において、デバイス１１０がｅＭＭＣ、ＳＤカード、またはスマートウォッチである場合、内蔵メモリ１１４はＳＲＡＭである。いくつかの実装形態において、デバイス１１０がデジタルカメラまたはメディアプレーヤである場合、内蔵メモリ１１４はＤＲＡＭである。

【0056】

いくつかの実装形態において、内蔵メモリ１１４は、図１Ａに示すように、デバイスコントローラ１１２に含まれているキャッシュメモリである。内蔵メモリ１１４は、プロセッサ１１３により実行される命令に対応する命令コード、および／または実行時にプロセッサ１１３により要求されるデータを格納する。

【0057】

デバイスコントローラ１１２は、命令コードおよび／またはデータをメモリ１５０から内蔵メモリ１１４へ転送する。いくつかの実装形態において、メモリ１５０は、命令および／またはデータの長期保存用に構成されたストレージデバイスまたは不揮発性メモリ（ＮＶＭ）、例えば、ＮＡＮＤ型フラッシュメモリデバイス、または何らかの他の好適な不揮発性メモリデバイスである。メモリ１５０がＮＡＮＤ型フラッシュメモリである実装形態において、デバイス１１０はフラッシュメモリデバイス、例えば、フラッシュメモリカードであり、デバイスコントローラ１１２はＮＡＮＤ型フラッシュコントローラである。例えば、いくつかの実装形態において、デバイス１１０がｅＭＭＣまたはＳＤカードである場合、メモリ１５０はＮＡＮＤ型フラッシュであり；いくつかの実装形態において、デバイス１１０がデジタルカメラである場合、メモリ１５０はＳＤカードであり；いくつかの実装形態において、デバイス１１０がメディアプレーヤである場合、メモリ１５０はハードディスクである。

【0058】

いくつかの実装形態において、デバイスコントローラ１１２は、ホストデバイス１２０からデータおよび命令を受け取り、そこへデータを送るように構成されている。デバイスコントローラ１１２はさらに、メモリ１５０へデータおよびコマンドを送り、メモリ１５０からデータを受け取るように構成されている。例えば、デバイスコントローラ１１２は、データおよび書き込みコマンドを送り、そのデータを指定アドレスに格納するようメモリ１５０に指示するように構成されている。別の例として、デバイスコントローラ１１２は、ホストデバイス１２０から読み取り要求（または読み取りコマンド）を受け取り、対応する読み取りコマンドをメモリ１５０へ送り、メモリ１５０の指定アドレスからデータを読み取るように構成されている。

【0059】

いくつかの実装形態において、図１Ａに示すように、デバイスコントローラ１１２はＥＣＣ回路１３０を含む。ＥＣＣ回路１３０は、ＥＣＣエンコーダ１３２およびＥＣＣデコーダ１３４を含むことができる。いくつかの実装形態において、ＥＣＣ回路１３０は、デバイスコントローラ１１２に外部連結されるように配置することが可能である。

【0060】

ＥＣＣエンコーダ１３２は、メモリ１５０に格納されるデータを受け取り、且つ、例えば、ＥＣＣエンコード方式を用いてデータをエンコードすることによって、検査ビットを生成するように構成されてよい。検査ビットは、ＥＣＣデータと呼ばれることがある。ＥＣＣエンコーダ１３２としては、リードソロモンエンコーダ、Ｂｏｓｅ－Ｃｈａｕｄｈｕｒｉ－Ｈｏｃｑｕｅｎｇｈｅｍ（ＢＣＨ）エンコーダ、低密度パリティ検査（ＬＤＰＣ）エンコーダ、またはこれらの任意の組み合わせを挙げることができる。ＥＣＣデコーダ１３４は、メモリ１５０から読み取ったデータをデコードして、データに存在し得るあらゆるビット誤りを、ＥＣＣ方式の誤り訂正能力まで検出し且つ訂正するように構成されてよい。ＥＣＣデコーダ１３４は、ＢＣＨデコーディングまたはＬＤＰＣデコーディングを行うことができる。

【0061】

いくつかの実装形態において、ＥＣＣエンコーダ１３２は、予め決められた長さまたはサイズ（例えば、４ＫＢ）のデータをエンコードして、予め決められたサイズ（例えば、５１２Ｂ）のＥＣＣデータを生成するように構成されている。ＥＣＣデコーダ１３４は、予め決められたサイズ（例えば、５１２Ｂ）のＥＣＣデータを用いて、予め決められた長さまたはサイズ（例えば、４ＫＢ）のデータをデコードするように構成されている。同じサイズのデータの場合、大きいサイズのＥＣＣデータの方が、小さいサイズのＥＣＣデータより高い誤り訂正能力を提供できる。同じサイズのＥＣＣデータの場合、ＥＣＣデータは、大きいサイズのデータより小さいサイズのデータに、高い誤り訂正能力を提供できる。例えば、４ＫＢのＥＣＣエンコーダが５１２ＢのＥＣＣデータを生成する。ＥＣＣエンコーダを用いて、２ＫＢのデータおよび２ＫＢの予め決められた（または固定された）値（例えば、１または０）をエンコードして５１２ＢのＥＣＣデータを生成する場合。ＥＣＣデコーダがＥＣＣデータを用いてデータをデコードする場合、２ＫＢのデータに基づいて生成された５１２ＢのＥＣＣデータは、４ＫＢのデータに基づいて生成された５１２ＢのＥＣＣデータより高い誤り訂正能力を提供できる。以下でさらなる詳細について、例えば、図２、図３、および図４Ａ～図４Ｂに関して論じるように、ＥＣＣエンコーダ１３２およびＥＣＣデコーダ１３４は、マルチフェーズのＥＣＣ保護を提供するのに用いられてよい。

【0062】

いくつかの実装形態において、デバイスコントローラ１１２は、ＲＡＩＤ技術を用いてデータを保護するように構成されたＲＡＩＤ回路（またはＲＡＩＤ回路構成）１４０を含む。ＲＡＩＤ回路１４０は、あるＲＡＩＤレベル、例えば、ＲＡＩＤ０、ＲＡＩＤ１、ＲＡＩＤ２、…、ＲＡＩＤ９、またはこれらの任意の組み合わせで、異なるディスクドライブにデータを割り当てることができる。ＲＡＩＤ回路１４０は、ＥＣＣ回路１３０を用いるマルチフェーズのＥＣＣ保護が失敗した場合、さらなるフェーズの誤り保護を提供するように構成されてよい。

【0063】

図２は、メモリシステムにおける誤り訂正用のマルチフェーズのＥＣＣデータを生成する一例２００を示している。メモリシステムは、メモリコントローラ（例えば、図１Ａのデバイスコントローラ１１２）およびメモリ（例えば、図１Ａのメモリ１５０）を有するメモリデバイス（例えば、図１Ａのデバイス１１０）を含むことができる。メモリは、１つまたは複数のメモリチップ（例えば、図１Ａ～図１Ｂのメモリチップ１５２）を含むことができる。各メモリチップは、それぞれが複数のページ（例えば、図１Ｂのページ１５６）を含む複数のブロック（例えば、図１Ｂのブロック１５４）を含む。

【0064】

説明のために、マルチフェーズのＥＣＣ保護（またはマルチフェーズのＥＣＣ誤り訂正）を複数のデータページ（例えば、ページ０（２０２－０）、ページ１（２０２－１）、ページ２（２０２－２）、ページ３（２０２－３）、…、ページＭ－１（２０２－（Ｍ－１）））に対して実施し、これらのページはデータページ２０２と一般に呼ばれ、またデータページ２０２と個々に呼ばれ得る。Ｍは１に等しいまたはこれより大きい整数である。具体的一例では、Ｍが７である。各データページ２０２には、データページ２０２のそれぞれのユーザデータ２１２が格納されている。

【0065】

第１フェーズのＥＣＣ保護の場合、ＥＣＣエンコーダ２２０（例えば、図１ＡのＥＣＣエンコーダ１３２）が複数のデータページ２０２のそれぞれ、例えば、図２に示すページ０（２０２－０）のユーザデータ２１２をエンコードして、ＥＣＣデータ２２２を生成する。上述したように、ＥＣＣエンコーダ２２０としては、リードソロモンエンコーダ、Ｂｏｓｅ－Ｃｈａｕｄｈｕｒｉ－Ｈｏｃｑｕｅｎｇｈｅｍ（ＢＣＨ）エンコーダ、低密度パリティ検査（ＬＤＰＣ）エンコーダ、またはこれらの任意の組み合わせを挙げることができる。ＥＣＣデータ２２２は、ユーザデータ２１２のＥＣＣ検査ビット（またはＥＣＣ保護ビット）を含むことができる。ＥＣＣデータ２２２は、同じデータページ２０２にユーザデータ２１２として格納されてよく、例えば、データページ２０２のユーザデータ２１２に追加されてよい。

【0066】

ＥＣＣエンコーダ２２０は、予め決められた長さまたはサイズのデータをエンコードして、予め決められたサイズのＥＣＣデータを生成するように構成されている。例えば、ＥＣＣエンコーダ２２０は、サイズが４ＫＢのデータをエンコードするように構成された４ＫＢのＥＣＣエンコーダとすることができる。ユーザデータ２１２は４ＫＢのサイズを持つことができ、ＥＣＣデータ２２２は５１２Ｂのサイズを持つことができる。いくつかの例において、データページ２０２は１６ＫＢのユーザデータを格納する。ＥＣＣエンコーダ２２０は、４ＫＢごとにユーザデータ２１２をエンコードして、サイズが５１２Ｂの対応するＥＣＣデータ２２２を生成し、対応するＥＣＣデータ２２２をデータページ２０２のユーザデータ２１２のすぐ隣に格納することができる。ＥＣＣエンコーダ２２０は、４回繰り返して、データページ２０２の１６ＫＢのユーザデータ全てをエンコードすることができる。対応するＥＣＣデータ２２２は、第１フェーズのＥＣＣデータまたは第１のＥＣＣデータと呼ばれることがある。「第１フェーズのＥＣＣデータ」および「第１のＥＣＣデータ」という用語は、本開示において区別なく用いられ得ることに留意されたい。

【0067】

第２フェーズのＥＣＣ保護の場合、図２に示すように、コントローラ（例えば、図１Ａのデバイスコントローラ１１２）がユーザデータ２１２のデータ部分２１４をデータページ２０２から抽出し、データ部分２１４をＥＣＣエンコーダ２２０の入力としてキャッシュページ２３０に入れることができる。キャッシュページ２３０は、コントローラのキャッシュ（またはデータバッファ）（例えば、図１Ａの内蔵メモリ１１４にあるキャッシュまたはＥＣＣエンコーダ２２０のキャッシュ）内にあってよい。

【0068】

いくつかの実装形態において、例えば、図２に示すように、コントローラは、キャッシュページ２３０の残りの空間を固定データ２１６（例えば、複数の予め決められた値）で充填することで、データ部分２１４および固定データ２１６の合計サイズがＥＣＣエンコーダ２２０の予め決められたデータサイズに適合する（例えば、一致する）ようにする。固定データ２１６は、データを充填するように構成されたコントローラのプロセッサ（例えば、図１Ａのプロセッサ１１３）またはコントローラ内の特定の回路によってキャッシュページ２３０に充填されてよい。固定データ２１６は、１、０、または任意の固定値のうちの少なくとも１つを含むことができる。

【0069】

いくつかの例において、ＥＣＣエンコーダ２２０は４ＫＢのＥＣＣエンコーダ２２０であり、ユーザデータ２１２は４ＫＢである。データ部分２１４がユーザデータ２１２の半分、例えば、２ＫＢである場合、キャッシュページに充填される固定データ２１６のサイズは２ＫＢである。そのようにして、エンコーダ２２０はなおも、キャッシュページ２３０のデータ（例えば、データ部分２１４および予め決められた値２１６）をエンコードしてＥＣＣデータ２２４を生成するのに用いられてよい。ＥＣＣデータ２２４は、ＥＣＣデータ２２２と同じサイズ（例えば、５１２Ｂ）を持つことができる。

【0070】

ユーザデータ２１２用のＥＣＣデータ２２２と比較すると、ＥＣＣデータ２２４はデータ部分２１４および固定データ２１６のためのものである。固定データ２１６は予め決められた／固定された値を含み、誤りビットがないので、ＥＣＣデータ２２４は全て、（例えば、図１ＡのＥＣＣデコーダ１３４などのＥＣＣデコーダを用いて）データ部分２１４のデコードおよび訂正に用いられてよい。データ部分２１４はユーザデータ２１２の一部分であり、ユーザデータ２１２よりサイズが小さいので、ＥＣＣデータ２２４がＥＣＣデータ２２２と同じサイズである場合、ＥＣＣデータ２２４は、ユーザデータ２１２用のＥＣＣデータ２２２よりデータ部分２１４に対して高い誤り訂正能力を持つことができる。例えば、データ部分２１４がユーザデータ２１２の半分であり、ＥＣＣデータ２２４がＥＣＣデータ２２２と同じサイズである場合、ＥＣＣデータ２２４はＥＣＣデータ２２２の２倍の誤り訂正能力を持つ。

【0071】

ＥＣＣデータ２２４は、第２フェーズのＥＣＣデータまたは第２のＥＣＣデータと呼ばれることがある。「第２フェーズのＥＣＣデータ」および「第２のＥＣＣデータ」という用語は、本開示において区別なく用いられ得ることに留意されたい。第２フェーズのＥＣＣデータ２２４は、第１フェーズのＥＣＣデータ２２２がユーザデータ２１２を訂正できない場合、データ部分２１４およびユーザデータ２１２を訂正するのに用いられてよい。例えば、第２フェーズのＥＣＣデータ２２４でデータ部分２１４が訂正された後に、訂正されたデータ部分２１４はユーザデータ２１２のデータ部分を置き換えることができ、第１フェーズのＥＣＣデータ２２２は、訂正されたデータ部分２１４を有するユーザデータ２１２の残りの部分のデコードおよび訂正に改めて用いられてよい。こうして、ユーザデータ２１２の全体が第１フェーズのＥＣＣデータ２２２および第２フェーズのＥＣＣデータ２２４で訂正され得る。

【0072】

いくつかの実装形態では、データ部分２１４のサイズがユーザデータ２１２のサイズの半分である。すなわち、データ部分２１４はユーザデータ２１２の５０％である。データ部分は、ユーザデータ２１２の５０％より小さくすることも、またはユーザデータ２１２の５０％より大きくすることもできる。

【0073】

固定データ２１６は、任意の好適な方式でキャッシュページ２３０に充填されてよい。いくつかの実装形態において、固定データ２１６は、キャッシュページ２３０のデータ部分２１４に隣接して配置される。いくつかの実装形態では、固定データ２１６の値（例えば、１または０）がデータ部分２１４のビット同士の間に割り当てられるか、または挿入される。いくつかの実装形態において、固定データ２１６は、データ部分２１４の異なる位置に充填される２つまたはこれより多くの部分に分割される。

【0074】

ＥＣＣデータ２２４は、例えば、図２に示すように、冗長ページ２０４（例えば、ページＭ）に格納されてよい。コントローラ（例えば、ＥＣＣエンコーダ２２０）は、複数のデータページ２０２のそれぞれに対してそれぞれのＥＣＣデータ２２４を生成することができる。したがって、冗長ページ２０４は、複数のデータページ２０２のためにＭ個のＥＣＣデータ２２４を格納することができる。冗長ページ２０４は、複数のデータページ２０２のそれぞれと同じサイズを持つことができる。Ｍ個のＥＣＣデータ２２４の合計サイズが、冗長ページ２０４のサイズを超える可能性はない。冗長ページ２０４は、Ｍ個のデータページ２０２用に構成されてよい。いくつかの例において、Ｍは７と同一である。いくつかの実装形態において、冗長ページ２０４は任意選択で、第２のＥＣＣデータ２２４に隣接して冗長ページ２０４に格納され得る独自のＥＣＣデータ２２６を生成するために、例えば、ＥＣＣエンコーダ２２０によりエンコードされてよい。ＥＣＣデータ２２６は任意選択で、例えば、第２フェーズのＥＣＣ保護のために第２フェーズのＥＣＣデータ２２４を抽出する前に、冗長ページ２０４の誤りビットを訂正するのに用いられてよい。

【0075】

冗長ページ２０４は、複数のデータページ２０２のそれぞれと異なってよい。いくつかの実装形態において、複数のデータページ２０２はメモリチップの同じブロックにあり、冗長ページ２０４は上記メモリチップの同じブロックまたは異なるブロックにあってよい。いくつかの実装形態では、複数のデータページ２０２のうちの少なくとも２つがメモリチップの異なるブロックにあり、冗長ページ２０４は同じメモリの同じメモリチップまたは異なるメモリチップにあってよい。いくつかの実装形態では、複数のデータページ２０２のうちの少なくとも２つが同じメモリの少なくとも２つのメモリチップにあり、冗長ページ２０４は上記メモリの少なくとも２つのメモリチップと異なるメモリチップにあってよい。いくつかの実装形態では、複数のデータページ２０２のうちの少なくとも２つがメモリシステムの少なくとも２つのメモリデバイス（例えば、ＳＳＤ）にあり、冗長ページ２０４は上記メモリシステムの少なくとも２つのメモリデバイスと異なるメモリデバイスにあってよい。

【0076】

いくつかの実装形態において、コントローラは、ＥＣＣエンコーダ２２０と異なり得る第２のＥＣＣエンコーダを含む。第２のＥＣＣエンコーダは、データ部分２１４と同じサイズ（例えば、２ＫＢ）のデータをエンコードするように構成されてよい。それに応じて、コントローラは、データ部分２１４と同じサイズ（例えば、２ＫＢ）のデータをデコードするように構成された対応する第２のＥＣＣデコーダを含むことができる。データ部分２１４のために、さらなるデータ（例えば、固定データ２１６）をキャッシュページに追加することが必要になる可能性はない。その代わり、データ部分２１４は第２のＥＣＣエンコーダの入力として直接的に用いられてよい。いくつかの例において、第２のＥＣＣエンコーダにより生成されるＥＣＣデータは、ＥＣＣデータ２２４またはＥＣＣデータ２２２と同じサイズを持つことができる。そのようにして、第２のＥＣＣエンコーダにより生成されるＥＣＣデータは、ユーザデータ２１２のＥＣＣデータ２２２より高い誤り訂正能力を持つことができる。第２のＥＣＣエンコーダにより生成されるＥＣＣデータは、第１フェーズのＥＣＣデータ２２２を用いる第１フェーズのＥＣＣ保護が失敗した場合、第２フェーズの保護を提供するための第２フェーズのＥＣＣデータ（または第２のＥＣＣデータ）としても用いられてよい。

【0077】

いくつかの例において、第２のＥＣＣエンコーダにより生成されるＥＣＣデータは、ＥＣＣデータ２２２のサイズより大きいサイズにすることができる。いくつかの例において、第２のＥＣＣエンコーダにより生成されるＥＣＣデータは、ＥＣＣデータ２２２のサイズより小さいがサイズ閾値より大きいサイズにすることができる。例えば、データ部分２１４がユーザデータ２１２の半分のサイズである場合、サイズ閾値はＥＣＣデータ２２２の半分のサイズとすることができる。

【0078】

図３は、メモリシステムにおいて誤り訂正用のマルチフェーズのＥＣＣデータを生成する別の例３００を示している。各データページがそれぞれの第２フェーズのＥＣＣデータを有する図２の例２００と異なり、例３００では、複数のデータページのデータ部分に１つまたは複数の論理演算および／または数学演算（例えば、ＸＯＲ）を用いて、複数のデータページ用の単一の第２フェーズのＥＣＣデータを獲得する。こうすることで、冗長ページの空間を省くこと、および／またはマルチフェーズのＥＣＣ保護のために多数のデータページ用の第２フェーズのＥＣＣデータを格納する冗長ページの数を削減することが可能になる。

【0079】

図２の例２００と同様に、メモリシステムは、メモリコントローラ（例えば、図１Ａのデバイスコントローラ１１２）およびメモリ（例えば、図１Ａのメモリ１５０）を有するメモリデバイス（例えば、図１Ａのデバイス１１０）を含むことができる。メモリは、１つまたは複数のメモリチップ（例えば、図１Ａ～図１Ｂのメモリチップ１５２）を含むことができる。各メモリチップは、それぞれが複数のページ（例えば、図１Ｂのページ１５６）を含む複数のブロック（例えば、図１Ｂのブロック１５４）を含む。メモリコントローラは、ＥＣＣエンコーダ３２０（例えば、図１ＡのＥＣＣエンコーダ１３２）およびＥＣＣデコーダ（例えば、図１ＡのＥＣＣデコーダ１３４）を含むことができる。

【0080】

説明のために、マルチフェーズのＥＣＣ保護（またはマルチフェーズのＥＣＣ誤り訂正）を複数のデータページ（例えば、ページ０（３０２－０）、ページ１（３０２－１）、ページ２（３０２－２）、ページ３（３０２－３）、…、ページＮ－１（３０２－（Ｎ－１）））に対して実施し、これらのページはデータページ３０２と一般に呼ばれ、またデータページ３０２と個々に呼ばれ得る。Ｎは２に等しいまたはこれより大きい整数である。いくつかの例において、Ｎは１５、３１、６３、１２７、２５５、またはこれより多い。

【0081】

データページ３０２は、図２のデータページ２０２と同様にする、またはこれと同じにすることができる。各データページ３０２には、データページ３０２のそれぞれのユーザデータ３１２が格納されている。図２の例２００と同様に、第１フェーズのＥＣＣ保護では、例３００において、ＥＣＣエンコーダ３２０（例えば、図１ＡのＥＣＣエンコーダ１３２または図２の２２０）がそれぞれデータページ３０２のユーザデータ３１２のためにそれぞれの第１フェーズのＥＣＣデータ（または第１のＥＣＣデータ）３２２を生成することが可能であり、第１フェーズのＥＣＣデータ３２２はユーザデータ３１２に隣接してデータページ３０２に格納されてよい。例えば、図３に示すように、ページ０（データページ３０２－０）がユーザデータ３１２－０および第１フェーズのＥＣＣデータ３２２－０を格納し、ページ１（データページ３０２－１）がユーザデータ３１２－１および第１フェーズのＥＣＣデータ３２２－１を格納し、ページ２（データページ３０２－２）がユーザデータ３１２－２および第１フェーズのＥＣＣデータ３２２－２を格納し、ページ３（データページ３０２－３）がユーザデータ３１２－３および第１フェーズのＥＣＣデータ３２２－３を格納し、…、ページＮ－１（データページ３０２－（Ｎ－１））がユーザデータ３１２－（Ｎ－１）および第１フェーズのＥＣＣデータ３２２－（Ｎ－１）を格納する。

【0082】

第２フェーズのＥＣＣ保護の場合、各データページ２０２がそれぞれの第２フェーズのＥＣＣデータ２２４を冗長ページ２０４（ページＭ）に有する図２の例２００と異なり、例３００では、複数のデータページのデータ部分に１つまたは複数の論理演算または数学演算（例えば、ＸＯＲ）を用いて、複数のデータページ用の単一の第２フェーズのＥＣＣデータを冗長ページ３０４（ページＮ）に入れる。１つまたは複数の論理演算または数学演算は、ＲＡＩＤ技術に用いるものと同様にする、またはこれと同じにすることができる。

【0083】

例えば、図３に示すように、ページ０（データページ３０２－０）におけるユーザデータ３１２－０のデータ部分３１４－０、およびページ１（データページ３０２－１）におけるユーザデータ３１２－１のデータ部分３１４－１、および任意選択で１つまたは複数の他のデータページ３０２におけるユーザデータ３１２の１つまたは複数の他のデータ部分がＸＯＲ演算３１５を用いて演算されて、複合データ３１６が生成され得る。ＸＯＲ演算３１５は、エンコードする前に、メモリコントローラ（例えば、ＥＣＣエンコーダ３２０または特定の論理ゲートまたは回路）によって行われてよい。データ部分３１４－０、３１４－１、…は、データ部分３１４と一般に呼ばれ、またデータ部分３１４と個々に呼ばれ得る。複合データ３１６は、データ部分３１４のそれぞれと同じサイズである。例えば、データ部分３１４が２ＫＢのサイズを有する場合、複合データ３１６も２ＫＢのサイズを有する。そのようにして、複数のデータページ３０２のユーザデータ３１２のデータ部分３１４が単一の複合データ３１６で表されてよく、これは複数のデータページ３０２用の第２フェーズのＥＣＣデータ３２４を生成するのに用いられてよい。第２フェーズのＥＣＣデータ３２４は、第１フェーズのＥＣＣデータ３２２と同じサイズ（例えば、５１２Ｂ）にすることができる。

【0084】

いくつかの実装形態において、図２の例２００と同様に、例３００では、複合データ３１６がＥＣＣエンコーダ３２０の入力としてキャッシュページ３３０に格納される。固定データ３１８は、キャッシュページ３３０に充填されてよい。固定データ３１８は、図２の固定データ２１６と同様にする、またはこれと同じにすることができる。固定データ３１８は、複数の予め決められた値（例えば、１または０）を含むことができる。複合データ３１６および固定データ３１８の合計サイズが、ユーザデータ３１２と同一である。具体的一例では、それぞれのユーザデータ３１２が４ＫＢのサイズを有し、それぞれのデータ部分３１４がユーザデータ３１２の半分（すなわち、２ＫＢ）である。そうすると、複合データ３１６は２ＫＢのサイズを有し、固定データ３１８は２ＫＢのサイズを有する。そのようにして、ＥＣＣエンコーダ３２０は、第１フェーズのＥＣＣデータ３２２および第２フェーズのＥＣＣデータ３２４の生成に用いられてよい。

【0085】

複数のデータページ３０２は、複数のグループのデータページ３０２に分割されてよい。データページ３０２の各グループは、それぞれの第２フェーズのＥＣＣデータ３２４と関連付けられてよい。複数のグループのそれぞれの第２フェーズのＥＣＣデータ３２４は、冗長ページ３０４に格納されてよい。それぞれの第２フェーズのＥＣＣデータ３２４の合計サイズが、ユーザデータ３１２のサイズまたは冗長ページ３０４の空間容量を超える可能性はない。いくつかの実装形態では、図２の例２００と同様に、例３００において、冗長ページ３０４に格納された第２フェーズのＥＣＣデータ３２４を、例えば、ＥＣＣエンコーダ３２０でエンコードして、第２フェーズのＥＣＣデータ３２４と共に冗長ページ３０４に格納されるＥＣＣデータ３２６を生成することができる。読み取り動作時に、第２フェーズのＥＣＣデータ３２４を第２フェーズのＥＣＣ保護に用いる前に、ＥＣＣデータ３２６は任意選択で、冗長ページ３０４に格納された第２フェーズのＥＣＣデータ３２４のビット誤りを訂正するのに用いられてよい。

【0086】

複数のデータページ３０２の数は１より大きい整数とすることができ、複数のグループの数はｎ、すなわち１より大きい整数とすることができる。いくつかの例において、ユーザデータ３１２が４ＫＢのサイズを有し、第２フェーズのＥＣＣデータ３２４がそれぞれ５１２Ｂのサイズを有する場合、ｎは８とすることができる。

【0087】

いくつかの例において、複数のデータページ３０２の数が１５（例えば、Ｎ＝１５）である場合、２個のデータページ３０２のグループが７個、および単一のデータページ３０２が１個存在し得る。各グループが、複合データ３１６を生成し、且つそのグループの第２フェーズのＥＣＣデータ３２４を生成するのに用いられ、単一のデータページ３０２自体は、単一のデータページ３０２の第２フェーズのＥＣＣデータ３２４を生成するのに用いられる。１５個のデータページ３０２に対して第２フェーズのＥＣＣデータ３２４が８個あり、これが冗長ページ３０４に格納される。したがって、ＸＯＲ演算を用いると、１個の冗長ページで１５個のデータページ３０２に第２フェーズのＥＣＣ保護を提供できる。

【0088】

いくつかの例において、複数のデータページ３０２の数が３１（例えば、Ｎ＝３１）である場合、４個のデータページ３０２のグループが７個、および３個のデータページ３０２のグループが１個存在し得る。各グループが、複合データ３１６を生成し、且つそのグループの第２フェーズのＥＣＣデータ３２４を生成するのに用いられる。３１個のデータページ３０２に対してもなお、第２フェーズのＥＣＣデータ３２４が８個あり、これが冗長ページ３０４に格納される。したがって、ＸＯＲ演算を用いると、１個の冗長ページで３１個のデータページ３０２に第２フェーズのＥＣＣ保護を提供できる。

【0089】

いくつかの例において、複数のデータページ３０２の数が６３（例えば、Ｎ＝６３）である場合、８個のデータページ３０２のグループが７個、および７個のデータページ３０２のグループが１個存在し得る。各グループが、複合データ３１６を生成し、且つそのグループの第２フェーズのＥＣＣデータ３２４を生成するのに用いられる。６３個のデータページ３０２に対して第２フェーズのＥＣＣデータ３２４が８個あり、これが冗長ページ３０４に格納される。したがって、ＸＯＲ演算を用いると、１個の冗長ページで６３個のデータページ３０２に第２フェーズのＥＣＣ保護を提供できる。

【0090】

図２の冗長ページ２０４と同様に、冗長ページ３０４は複数のデータページ３０２のそれぞれと異なってよい。いくつかの実装形態において、複数のデータページ３０２はメモリチップの同じブロックにあり、冗長ページ３０４は上記メモリチップの同じブロックまたは異なるブロックにあってよい。いくつかの実装形態では、複数のデータページ３０２のうちの少なくとも２つがメモリチップの異なるブロックにあり、冗長ページ３０４は同じメモリの同じメモリチップまたは異なるメモリチップにあってよい。いくつかの実装形態では、複数のデータページ３０２のうちの少なくとも２つが同じメモリの少なくとも２つのメモリチップにあり、冗長ページ３０４は上記メモリの少なくとも２つのメモリチップと異なるメモリチップにあってよい。いくつかの実装形態では、複数のデータページ３０２のうちの少なくとも２つがメモリシステムの少なくとも２つのメモリデバイス（例えば、ＳＳＤ）にあり、冗長ページ３０４は上記メモリシステムの少なくとも２つのメモリデバイスと異なるメモリデバイスにあってよい。

【0091】

図４Ａは、メモリシステムにおける誤り訂正用のマルチフェーズのＥＣＣデータを生成する一処理例４００のフローチャートである。メモリシステムは、メモリコントローラ（例えば、図１Ａのデバイスコントローラ１１２）およびメモリ（例えば、図１Ａのメモリ１５０）を有するメモリデバイス（例えば、図１Ａのデバイス１１０）を含むことができる。メモリは、１つまたは複数のメモリチップ（例えば、図１Ａ～図１Ｂのメモリチップ１５２）を含むことができる。各メモリチップは、それぞれが複数のページ（例えば、図１Ｂのページ１５６）を含む複数のブロック（例えば、図１Ｂのブロック１５４）を含む。メモリコントローラは、ＥＣＣエンコーダ（例えば、図１ＡのＥＣＣエンコーダ１３２、図２の２２０、または図３の３２０）およびＥＣＣデコーダ（例えば、図１ＡのＥＣＣデコーダ１３４）を含むことができる。処理４００は、メモリシステム（例えば、メモリコントローラ）により行われてよい。

【0092】

メモリシステムは、ホストデバイス（例えば、図１Ａのホストデバイス１２０）からデータを受け取り、このデータをメモリシステムの複数のデータページに格納することができる。メモリシステムは、格納されたデータにデータ誤り保護（例えば、図２または図３に示したマルチフェーズのＥＣＣ保護、および任意選択でＲＡＩＤデータ保護）を提供することができる。複数のデータページは、図２の複数のデータページ２０２または図３の複数のデータページ３０２とすることができる。

【0093】

段階４０２では、第１のＥＣＣデータ（または第１フェーズのＥＣＣデータ）が、複数のデータページのそれぞれに格納されたデータに基づいて生成され、そのデータと共にデータページに格納される。第１のＥＣＣデータは、ＥＣＣエンコーダにより生成されてよい。複数のデータページのそれぞれに格納されたデータは、図２のユーザデータ２１２または図３のユーザデータ３１２とすることができる。第１のＥＣＣデータは、図２の第１のＥＣＣデータ２２２または図３の第１のＥＣＣデータ３２２とすることができる。

【0094】

段階４０４では、第２のＥＣＣデータ（または第２フェーズのＥＣＣデータ）が、複数のデータページのそれぞれに格納されたデータの一部分に基づいて生成され、データページと異なる冗長ページに格納される。冗長ページは、図２の冗長ページ２０４または図３の冗長ページ３０４とすることができる。格納されたデータの一部分は、図２のデータ部分２１４または図３のデータ部分３１４とすることができる。

【0095】

いくつかの実装形態では、例えば、図２に示すように、メモリコントローラが、データページに格納されたデータの一部分、および複数の予め決められた値（例えば、図２の固定データ２１６）に基づいて、第２のＥＣＣデータを生成する。複数の予め決められた値には、１または０の少なくとも一方が含まれてよい。格納されたデータの一部分が抽出されて、キャッシュページ（例えば、図２のキャッシュページ２３０）に格納されてよい。この一部分は、格納されたデータの半分とすることができる。複数の予め決められた値は、キャッシュページに充填されてよい。データページに格納されたデータの一部分および複数の予め決められた値の合計サイズが、データページに格納されたデータのサイズと同一である。ＥＣＣエンコーダはキャッシュページにあるデータをエンコードして、データページ用の第２のＥＣＣデータを生成することができる。データページに格納されたデータの一部分用の第２のＥＣＣデータは、データページに格納されたデータ用の第１のＥＣＣデータと同じサイズを持つことができる。

【0096】

いくつかの実装形態において、複数のデータページは複数のグループに分割される。各グループには、１つまたは複数のデータページが含まれてよい。２つまたはこれより多くのデータページを含むグループの場合、例えば、図３に示すように、２つまたはこれより多くのデータページの特定部分のページデータが、例えば、ＸＯＲ演算で最初に演算されて、複合データ（例えば、図３の複合データ３１６）が生成されてよく、次いで、第２のＥＣＣデータ（例えば、図３の第２のＥＣＣデータ３２４）が、複合データおよび複数の予め決められた値（例えば、図３の固定データ３１８）に基づいて生成されてよい。「ページデータ」という用語は、データページに格納されたデータのことを指す。そのグループ用の第２のＥＣＣデータは次いで、冗長ページに格納されてよい。複合データのサイズが、２つまたはこれより多くのデータページのページデータの特定部分のそれぞれのサイズと同一であってよい。複合データおよび複数の予め決められた値の合計サイズが、データページにあるページデータのサイズと同一である。２つまたはこれより多くのデータページの特定部分のページデータ用の第２のＥＣＣデータは、２つまたはこれより多くのデータページのそれぞれのページデータ用の第１のＥＣＣデータと同じサイズを持つことができる。

【0097】

いくつかの実装形態において、メモリシステムがＲＡＩＤ回路（例えば、図１ＡのＲＡＩＤ回路１４０）を含む場合、メモリシステムは、ＲＡＩＤ回路を用いて、例えば、メモリシステムの複数のディスクドライブ装置（メモリチップなど）にデータを格納して、データを保護することができる。

【0098】

いくつかの実装形態において、複数のデータページはメモリのメモリチップの同じブロックにあり、冗長ページは同じメモリチップの同じブロックまたは異なるブロックにあってよい。いくつかの実装形態では、複数のデータページのうちの少なくとも２つがメモリのメモリチップの異なるブロックにあり、冗長ページはメモリの同じメモリチップまたは異なるメモリチップにあってよい。いくつかの実装形態では、複数のデータページのうちの少なくとも２つがメモリの少なくとも２つのメモリチップにあり、冗長ページは上記メモリの少なくとも２つのメモリチップと異なるメモリチップにあってよい。いくつかの実装形態では、複数のデータページのうちの少なくとも２つがメモリシステムの少なくとも２つのメモリデバイス（例えば、ＳＳＤ）にあり、冗長ページは上記メモリシステムの少なくとも２つのメモリデバイスと異なるメモリデバイスにあってよい。

【0099】

図４Ｂは、メモリシステムにおける誤り訂正を管理する一処理例４５０のフローチャートである。メモリシステムは、図４Ａのメモリシステムと同様に、またはこれと同じにすることができる。メモリシステムは、メモリコントローラ（例えば、図１Ａのデバイスコントローラ１１２）およびメモリ（例えば、図１Ａのメモリ１５０）を有するメモリデバイス（例えば、図１Ａのデバイス１１０）を含むことができる。メモリは、１つまたは複数のメモリチップ（例えば、図１Ａ～図１Ｂのメモリチップ１５２）を含むことができる。各メモリチップは、それぞれが複数のページ（例えば、図１Ｂのページ１５６）を含む複数のブロック（例えば、図１Ｂのブロック１５４）を含む。メモリコントローラは、ＥＣＣエンコーダ（例えば、図１ＡのＥＣＣエンコーダ１３２、図２の２２０、または図３の３２０）およびＥＣＣデコーダ（例えば、図１ＡのＥＣＣデコーダ１３４）を含むことができる。処理４５０は、メモリシステム（例えば、メモリコントローラ）により行われてよい。

【0100】

メモリシステムは、ホストデバイス（例えば、図１Ａのホストデバイス１２０）から要求を受け取ることができる。この要求は、メモリシステムに格納されたデータを読み取るための読み取り要求とすることができる。上述したように、データは、マルチフェーズのＥＣＣ保護を受けた複数のデータページに格納されてよい。

【0101】

段階４５２では、データ（例えば、図２のユーザデータ２１２または図３の３１２）が複数のデータページ（例えば、図２のデータページ２０２または図３の３０２）のそれぞれから読み取られる。段階４５４では、読み取ったデータに対して、このデータと関連付けられた第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストが行われる。第１のＥＣＣデータはデータと共にデータページに格納されている。第１のＥＣＣデータは、図２の第１フェーズのＥＣＣデータ２２２または図３の３２２とすることができる。

【0102】

いくつかの実装形態において、メモリコントローラは、第１のＥＣＣデータに基づいて、読み取ったデータに対してＥＣＣデコード動作を実行することにより第１フェーズのＥＣＣテストを行い、ＥＣＣデコード動作後の読み取ったデータにある誤りビットの数が予め決められた閾値より小さいかどうかを判定する。誤りビットの数字が予め決められた閾値より小さい場合、メモリコントローラは、読み取ったデータが第１フェーズのＥＣＣテストに通ると判定する。メモリコントローラは次いで、読み取ったデータを出力データとして、例えば、ホストデバイスへ出力することができる。誤りビットの数が予め決められた閾値と一致する、またはこれより大きい場合、メモリコントローラは、読み取ったデータが第１フェーズのＥＣＣテストに通らないと判定する。

【0103】

段階４５６では、読み取ったデータが第１フェーズのＥＣＣテストに通らなかった場合、読み取ったデータの一部分に対する第２フェーズのＥＣＣテストが第２のＥＣＣデータに基づいて行われる。第２のＥＣＣデータは、読み取ったデータの一部分に対応するデータの一部分と関連付けられており、複数のデータページのそれぞれと異なる冗長ページに格納されている。第２のＥＣＣデータは、図２の第２のＥＣＣデータ２２４または図３の３２４とすることができる。第２のＥＣＣデータのサイズが第１のＥＣＣデータのサイズと同一であってよい。データの一部分は、図２のデータ部分２１４または図３のデータ部分３１４とすることができる。データの一部分のサイズがデータのサイズの半分であってよい。冗長ページは、図２の冗長ページ２０４または図３の３０４とすることができる。

【0104】

いくつかの実装形態において、メモリコントローラは、読み取ったデータの一部分に対して第２のＥＣＣデータに基づいて（例えば、図１ＡのＥＣＣデコーダ１３４などのＥＣＣデコーダによる）ＥＣＣデコード動作を実行し、ＥＣＣデコード動作後の読み取ったデータの一部分にある誤りビットの数が予め決められた閾値より小さいかどうかを判定することにより、第２フェーズのＥＣＣテストを行う。メモリコントローラは、同じＥＣＣデコーダを用いて、第１フェーズのＥＣＣテストおよび第２フェーズのＥＣＣテストを行うことができる。誤りビットの数が予め決められた閾値より小さい場合、メモリコントローラは、読み取ったデータの一部分が第２フェーズのＥＣＣテストに通ると判定する。誤りビットの数が予め決められた閾値と一致する、またはこれより大きい場合、メモリコントローラは、読み取ったデータの一部分が第２フェーズのＥＣＣテストに通らないと判定する。

【0105】

データには、データの第１部分としてデータの一部分およびデータの第２部分（例えば、残りの部分）を含む複数の部分が含まれてよい。読み取ったデータには、読み取ったデータの第１部分として読み取ったデータの一部分、およびデータの第２部分に対応する読み取ったデータの第２部分を含む、読み取ったデータの複数の部分が含まれる。読み取ったデータの第１部分が第２フェーズのＥＣＣテストに通った場合、メモリコントローラは、読み取ったデータの第２部分、および読み取ったデータの第１部分の訂正されたデータに対して、第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行うことができる。読み取ったデータの第２部分、および読み取ったデータの第１部分の訂正されたデータが第１フェーズのＥＣＣテストに通った場合、メモリコントローラは、読み取ったデータの第２部分の訂正されたデータおよび読み取ったデータの第１部分の訂正されたデータをデータの読み出しデータとして出力できる。

【0106】

いくつかの実装形態において、メモリコントローラはＲＡＩＤ回路（例えば、図１ＡのＲＡＩＤ回路１４０）を含む。読み取ったデータの一部分が第２フェーズのＥＣＣテストに通らなかった場合、メモリコントローラは、ＲＡＩＤ回路を用いて、例えば、第３フェーズのデータ保護として、読み取ったデータに対して誤り訂正を行うことができる。

【0107】

いくつかの実装形態において、メモリコントローラは、読み取ったデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、冗長ページから第２のＥＣＣデータを読み取り、読み取ったデータの一部分および複数の予め決められた値の組み合わせに対して、第２のＥＣＣデータを用いてＥＣＣデコード動作を実行する。読み取ったデータの一部分および複数の予め決められた値の合計サイズが、読み取ったデータのサイズと同一である。複数の予め決められた値は、第２のＥＣＣデータを生成するのに用いられる複数の予め決められた値と同じにすることができる。複数の予め決められたデータは、図２の固定データ２１６または図３の固定データ３１８とすることができる。複数の予め決められた値には、０または１の少なくとも一方が含まれてよい。

【0108】

いくつかの実装形態において、冗長ページには、第２のＥＣＣデータと関連付けられたＥＣＣパリティデータ（例えば、図２のＥＣＣデータ２２６または図３の３２６）が含まれる。メモリコントローラは、ＥＣＣパリティデータに基づいて第２のＥＣＣデータに対してＥＣＣデコード動作を実行して、訂正された第２のＥＣＣデータを生成し、訂正された第２のＥＣＣデータに基づいて、読み取ったデータの一部分に対して第２フェーズのＥＣＣテストを行うことができる。

【0109】

いくつかの実装形態において、例えば、図２または図３に示すように、冗長ページには、複数のデータページにある特定部分のページデータと関連付けられた複数の第２のＥＣＣデータが含まれる。複数の第２のＥＣＣデータの合計サイズが、データのサイズを超えることはない。複数のデータページのそれぞれにある特定部分のページデータのサイズが同一であってよい。

【0110】

いくつかの実装形態において、図３に示すように、複数のデータページは複数のグループに分割される。各グループには、１つまたは複数のデータページが含まれてよい。２つまたはこれより多くのデータページを含むグループの場合、例えば、図３に示すように、２つまたはこれより多くのデータページの特定部分のページデータが、例えば、ＸＯＲ演算で最初に演算されて、複合データ（例えば、図３の複合データ３１６）が生成されてよく、次いで、第２のＥＣＣデータ（例えば、図３の第２のＥＣＣデータ３２４）が、複合データおよび複数の予め決められた値（例えば、図３の固定データ３１８）に基づいて生成されてよい。そのグループ用の第２のＥＣＣデータは次いで、冗長ページに格納されてよい。複合データは、１つまたは複数のデータページのそれぞれの各特定部分のページデータと同じサイズを持つことができる。

【0111】

いくつかの実装形態では、読み取り動作において、メモリコントローラは、（例えば、段階４５２で）２つまたはこれより多くのデータページの第１データページから第１ページデータを読み取り、読み取った第１ページデータに対して（例えば、段階４５４で）第１データページのそれぞれの第１のＥＣＣデータに基づいて第１フェーズのＥＣＣテストを行う。読み取った第１ページデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、例えば、段階４５６では、メモリコントローラが２つまたはこれより多くのデータページの１つまたは複数の他のデータページから他のページデータを読み取り、２つまたはこれより多くのデータページ用の対応する第２のＥＣＣデータを冗長ページから読み取り、読み取った第１ページデータの第１データ部分および複数の予め決められた値に対して、対応する第２のＥＣＣデータおよび１つまたは複数の他のデータページからの他のページデータに基づいて第２フェーズのＥＣＣテストを行う。

【0112】

複数の予め決められた値は、誤りビットがない固定データである。ＥＣＣデコーダは複合データを、対応する第２のＥＣＣデータを用いてデコードすることができ、デコードされた複合データを１つまたは複数の他のデータページからの他のページデータと共に逆ＸＯＲ演算に用いると、第１ページデータの第１データ部分を導出することができ、これを用いて、読み取った第１ページデータの第１データ部分を訂正することができる。訂正された第１データ部分は、上述したように、第１ページデータ用の第１のＥＣＣデータを用いて、読み取った第１ページデータの残りの部分を訂正するのに用いられてよい。さらに、第１データページにある読み取った第１ページデータが訂正された後に、訂正された第１ページデータは、１つまたは複数の他のデータページの読み取ったページデータの誤り訂正に用いられてよい。

【0113】

開示された例および他の例は、１つまたは複数のコンピュータプログラム製品として実現されてよく、例えば、コンピュータプログラム命令の１つまたは複数のモジュールが、データ処理装置による実行のために、またはデータ処理装置の動作を制御するために、コンピュータ可読媒体上にエンコードされている。コンピュータ可読媒体は、マシン可読ストレージデバイス、マシン可読ストレージ基板、メモリデバイス、または１つまたは複数のそれらの組み合わせであってよい。「データ処理装置」という用語は、データを処理する全ての装置、デバイス、およびマシンを包含し、例として、プログラマブルプロセッサ、コンピュータ、または複数のプロセッサまたはコンピュータが含まれる。装置としては、ハードウェアに加えて、問題のコンピュータプログラムの実行環境を作成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらのうちの１つまたは複数の組み合わせを構成するコードが挙げられてよい。

【0114】

システムとしては、データを処理する全ての装置、デバイス、およびマシンが包含されてよく、例として、プログラマブルプロセッサ、コンピュータ、または複数のプロセッサまたはコンピュータが含まれる。システムとしては、ハードウェアに加えて、問題のコンピュータプログラムの実行環境を作成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらのうちの１つまたは複数の組み合わせを構成するコードが含まれてよい。

【0115】

コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプト、またはコードとしても知られている）は、コンパイラ型言語またはインタープリタ型言語を含むあらゆる形式のプログラミング言語で記述されてよく、これは、スタンドアロン型プログラムとして、またはモジュールとして、コンピューティング環境で用いるのに適したコンポーネント、サブルーチン、または他のユニットを含むあらゆる形式で展開されてよい。コンピュータプログラムは、必ずしもファイルシステムにおけるファイルに対応するわけではない。プログラムは、他のプログラムまたはデータ（例えば、マークアップ言語ドキュメントに格納された１つまたは複数のスクリプト）を保持するファイルの一部分に、問題のプログラムに専用の単一ファイルに、または複数の調整済みファイル（例えば、１つまたは複数のモジュール、サブプログラム、またはコードの一部分を格納するファイル）に格納されてよい。コンピュータプログラムは、１つのコンピュータで、または複数のコンピュータで実行するために展開されてよく、複数のコンピュータは１つの場所に位置しているか、または複数の場所に分散されて通信ネットワークで相互接続されている。

【0116】

本明細書で説明した処理および論理フローは、本明細書で説明した機能を行う１つまたは複数のコンピュータプログラムを実行する１つまたは複数のプログラマブルプロセッサによって行われてよい。この処理および論理フローは、特殊目的論理回路、例えば、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）によって行われてもよく、装置がこうしたものとして実現されてもよい。

【0117】

コンピュータプログラムを実行するのに適したプロセッサは、例として、汎用および特殊目的のマイクロプロセッサの両方、およびあらゆる種類のデジタルコンピュータのうちの任意の１つまたは複数のプロセッサを含む。一般に、プロセッサは、読み取り専用メモリまたはランダムアクセスメモリまたはその両方から、命令およびデータを受け取ることになる。コンピュータの必須要素には、命令を行うためのプロセッサ、および命令およびデータを格納するための１つまたは複数のメモリデバイスが含まれてよい。一般に、コンピュータも、データを格納するための１つまたは複数の大容量ストレージデバイス（例えば、磁気ディスク、光磁気ディスク、または光ディスク）を含むか、またはそこからデータを受け取る、またはそこへデータを転送する、またはその両方を行うように動作可能に連結されてよい。しかしながら、コンピュータがそのようなデバイスを持つ必要はない。コンピュータプログラム命令およびデータを格納するのに適したコンピュータ可読媒体としては、あらゆる形式の不揮発性メモリ、媒体、およびメモリデバイスが挙げられてよく、例として半導体メモリデバイスが含まれ、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリデバイス、および磁気ディスクがある。プロセッサおよびメモリは、特殊目的論理回路によって補完される、またはそこに組み込まれることが可能である。

【0118】

本明細書では多くの詳細について説明しているかもしれないが、これらは、特許請求されている発明または特許請求され得ることの範囲に対する限定と解釈されるのではなく、むしろ特定の実施形態に固有の特徴の説明と解釈されるべきである。本明細書において別個の実施形態の文脈で説明されている特定の特徴が、単一の実施形態に組み合わせて実現されてもよい。反対に、単一の実施形態の文脈で説明されている様々な特徴が、複数の実施形態で別個に、または任意の好適な部分的組み合わせで実現されてもよい。さらに、こうした特徴は特定の組み合わせで動作するものとして上述され、それどころかそのようなものとして最初に特許請求されているかもしれないが、場合によっては、特許請求されている組み合わせからの１つまたは複数の特徴が、この組み合わせから削除されてよく、特許請求されている組み合わせは、部分的組み合わせまたは部分的組み合わせの変形を対象としてよい。同様に、図面には特定の順序で各動作が示されているが、これについて、そのような動作が示された特定の順序でまたは順番に行われること、または示された動作が全て行われることが、所望の結果を達成するために必要であると理解するべきではない。

【0119】

開示されている例および実装形態は、ほんのわずかである。説明された例および実装形態、および他の実装形態に対して、変形、変更、および改良が開示事項に基づいて行われてよい。

【要約】      （修正有）

【課題】メモリシステムの誤り訂正を管理するための、コンピュータ可読媒体を含むシステム、方法及び装置を提供する。
【解決手段】メモリシステム１００は、メモリおよびメモリに連結されたデバイスコントローラが含まれる。デバイスコントローラは、メモリのデータページからデータを読み取り、読み取ったデータに対して、データと関連付けられた第１のＥＣＣデータに基づいて第１フェーズの誤り訂正符号（ＥＣＣ）テストを行い、読み取ったデータが第１フェーズのＥＣＣテストに通らないという判定に応答して、読み取ったデータの一部分に対して第２のＥＣＣデータに基づいて第２フェーズのＥＣＣテストを行う。第１のＥＣＣデータは、データと共にデータページに格納されている。第２のＥＣＣデータは、読み取ったデータの一部分に対応するデータの一部分と関連付けられており、データページと異なる冗長ページに格納されている。
【選択図】図１Ａ

【図1A】

【図1B】

【図2】

【図3】

【図4A】

【図4B】