特許 7559493 振動デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-24

(45)【発行日】2024-10-02

(54)【発明の名称】振動デバイス

(51)【国際特許分類】

   H03B 5/32 20060101AFI20240925BHJP

【ＦＩ】

H03B5/32 H

H03B5/32 Z

【請求項の数】 8

(21)【出願番号】P 2020176623

(22)【出願日】2020-10-21

(65)【公開番号】P2022067813

(43)【公開日】2022-05-09

【審査請求日】2023-08-03

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(74)【代理人】

【識別番号】100225901

【弁理士】

【氏名又は名称】今村 真之

(72)【発明者】

【氏名】藤井 正寛

(72)【発明者】

【氏名】黒澤 龍一

【審査官】志津木 康

(56)【参考文献】

【文献】特開２００７－１８０８８５（ＪＰ，Ａ）

【文献】特開２０１８－０２６６４９（ＪＰ，Ａ）

【文献】特開２００９－２３１５５４（ＪＰ，Ａ）

【文献】特開２０１４－１６０８７７（ＪＰ，Ａ）

【文献】特開２００９－０２７４７７（ＪＰ，Ａ）

【文献】特開２０２０－０２８０９５（ＪＰ，Ａ）

【文献】特開２００９－１６８９４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｂ５／３０－５／４２

(57)【特許請求の範囲】

【請求項1】

集積回路が設けられている第１面及び前記第１面と表裏関係にある第２面を有する半導
体基板と、
前記半導体基板の前記第１面側に配置されている振動素子と、
前記第１面側に開口する凹部と、前記凹部内に前記振動素子を収容するように前記第１
面側で当接する当接面と、を有するリッドと、
前記第１面と前記当接面との間に配置され、前記第１面及び前記当接面と接合する金属
層と、を備え、
前記第１面の法線方向から見た平面視において、前記集積回路の少なくとも一部が前記
金属層と重なっており、
前記金属層と前記集積回路との間には絶縁層が設けられている、
振動デバイス。

【請求項2】

集積回路が設けられている第１面及び前記第１面と表裏関係にある第２面を有する半導
体基板と、
前記半導体基板の前記第１面側に配置されている振動素子と、
前記第１面側に開口する凹部と、前記凹部内に前記振動素子を収容するように前記第１
面側で当接する当接面と、を有するリッドと、
前記第１面と前記当接面との間に配置され、前記第１面及び前記当接面と接合する金属
層と、を備え、
前記第１面の法線方向から見た平面視において、前記集積回路の少なくとも一部が前記
金属層と重なっており、
前記第２面には外部端子が設けられており、前記集積回路と前記外部端子とは、前記半
導体基板に設けられている貫通電極を介して電気的に接続されている、
振動デバイス。

【請求項3】

集積回路が設けられている第１面及び前記第１面と表裏関係にある第２面を有する半導
体基板と、
前記半導体基板の前記第１面側に配置されている振動素子と、
前記第１面側に開口する凹部と、前記凹部内に前記振動素子を収容するように前記第１
面側で当接する当接面と、を有するシリコンにより形成されたリッドと、
前記第１面と前記当接面との間に配置され、前記第１面及び前記当接面と接合する金属
層と、を備え、
前記第１面の法線方向から見た平面視において、前記集積回路の少なくとも一部が前記
金属層と重なっており、
前記リッドの前記凹部の底面には、前記金属層と電気的に導通する厚さ２０ｎｍ以下の
第３金属層が設けられており、
赤外線が前記リッド及び前記第３金属層を透過することができる
振動デバイス。

【請求項4】

前記金属層は、前記第１面に設けられた第１金属層と、前記当接面に設けられた第２金
属層と、が活性化接合されてなる金属層である、
請求項１乃至請求項３記載の振動デバイス。

【請求項5】

前記金属層はＡｕを含む、
請求項１乃至請求項４記載の振動デバイス。

【請求項6】

前記平面視において、前記集積回路の少なくとも一部が前記金属層と重なっている領域
には、前記集積回路の一部としての配線が設けられており、前記配線は定電位配線である
、
請求項１乃至請求項５の何れか一項に記載の振動デバイス。

【請求項7】

前記平面視において、前記集積回路の少なくとも一部が前記金属層と重なっている領域
には、前記集積回路の一部としての配線が設けられており、前記配線は電源配線である、
請求項１乃至請求項５の何れか一項に記載の振動デバイス。

【請求項8】

前記配線は、前記平面視において、閉曲線状である、
請求項６又は請求項７記載の振動デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、振動デバイスに関する。

【背景技術】

【0002】

従来、水晶振動子などの圧電振動子を用いた振動デバイスは、携帯電話などの電子機器で広く使用されており、電子機器の小型化に伴い、振動デバイスの更なる小型化が求められている。そして、振動デバイスを小型化するために、集積回路を含む半導体基板に圧電振動子を搭載し、圧電振動子を被うように蓋であるリッドを半導体基板に配置する技術が提案されている。

【0003】

例えば、特許文献１には、半導体集積部品に圧電振動子を直接載置して接続し、半導体集積部品上から圧電振動子を被うようにフタを配置し、接着剤を用いてフタを半導体集積部品に固着した構成の圧電発振器が開示されている。

【0004】

また、特許文献２には、表面側に回路部が形成され、裏面に振動素子が搭載された第１基板と、振動素子を収容する凹部が形成されたリッド基板である第２基板と、を備え、振動素子が凹部内に収容される状態で、第１基板と、第２基板と、を接合した構成の圧電発振器が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００４－１２８５９１号公報

【文献】特開２０１７－１３９７１７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１に記載された構成では、接着剤を用いてフタを固着するため、フタと、半導体集積部品と、を高温で加圧しながら固着させる必要があり、フタを固着する際に半導体集積回路が破損し易くなる。このため、接着剤を用いてフタを固着する場合は、フタと半導体集積部品とを固着する領域と、半導体集積回路と、が重ならないように配置する必要があり、圧電発振器が大型化する、という課題がある。

【0007】

また、特許文献２に記載された構成では、圧電発振器を薄型化するために第１基板を研削、研磨する場合、第１基板の回路部が形成されている表面側を研削、研磨することはできない。このため、第１基板の振動素子を搭載する裏面を、振動素子を搭載するより前に研削、研磨する必要があり、圧電発振器の薄型化が困難である、という課題がある。

【課題を解決するための手段】

【0008】

振動デバイスは、集積回路が設けられている第１面及び前記第１面と表裏関係にある第２面を有する半導体基板と、前記第１面に配置されている振動素子と、前記第１面側に開口する凹部と、前記凹部内に前記振動素子を収容するように前記第１面に当接する当接面とを、有し、前記当接面において前記第１面に接合されているリッドと、前記第１面と前記当接面との間に配置された金属層と、を備え、前記第１面の法線方向から見た平面視において、前記集積回路の少なくとも一部が前記金属層と重なっている。

【図面の簡単な説明】

【0009】

【図1】実施形態１に係る振動デバイスを示す斜視図。

【図2】図１中のＡ－Ａ線での断面図。

【図3】実施形態１に係る振動デバイスの概略構成を示す平面図。

【図4】実施形態１に係る振動デバイスの主要な製造工程を示すフローチャート。

【図5】実施形態１に係る振動デバイスの製造工程を表す断面模式図。

【図6】実施形態１に係る振動デバイスの製造工程を表す断面模式図。

【図7】実施形態１に係る振動デバイスの製造工程を表す断面模式図。

【図8】実施形態１に係る振動デバイスの製造工程を表す断面模式図。

【図9】実施形態１に係る振動デバイスの製造工程を表す断面模式図。

【発明を実施するための形態】

【0010】

１．実施形態１

【0011】

実施形態１に係る振動デバイス１について、図１～図３を参照して説明する。なお、図３は、振動デバイス１の内部の構成を説明する便宜上、リッド３を取り外した状態を図示している。また、図中、各構成要素の寸法比率は実際と異なる。

【0012】

図面に付記する座標においては、互いに直交する３つの軸をＸ軸、Ｙ軸及びＺ軸として説明する。Ｘ軸に沿う方向を「Ｘ方向」、Ｙ軸に沿う方向を「Ｙ方向」、Ｚ軸に沿う方向を「Ｚ方向」とし、矢印の方向がプラス方向である。また、Ｚ方向を「法線方向」、Ｚ方向のプラス方向を「上」又は「上方」、Ｚ方向のマイナス方向を「下」又は「下方」として説明する。また、Ｚ方向から見たときの平面視において、Ｚ方向プラス側の面を上面、これと反対側となるＺ方向マイナス側の面を下面として説明する。

【0013】

図１及び図２に示すように、振動デバイス１は、振動素子５と、振動素子５を収容するパッケージ２と、を有する。パッケージ２は、半導体基板４と、リッド３と、金属層６と、を有する。

【0014】

半導体基板４は、集積回路４１が設けられている第１面４ｈ及び第１面４ｈと表裏関係にある第２面４ｒを有する。

【0015】

リッド３は、半導体基板４の第１面４ｈ側に開口する凹部３２と、半導体基板４の第１面４ｈに当接する当接面３１と、を有する箱状の蓋体である。なお、リッド３の当接面３１が半導体基板４の第１面４ｈに当接するとは、リッド３の当接面３１と、半導体基板４の第１面４ｈと、が直接的に接触することを必ずしも意味するものではなく、半導体基板４の第１面４ｈと、リッド３の当接面３１と、が金属層６などを介して接触することを含む。

【0016】

金属層６は、半導体基板４と、リッド３と、を接合する接合部であり、半導体基板４の第１面４ｈと、リッド３の当接面３１と、の間に配置されている。リッド３は、当接面３１において、金属層６を介して、半導体基板４の第１面４ｈに接合している。

【0017】

集積回路４１の少なくとも一部は、半導体基板４の第１面４ｈの法線方向であるＺ方向から見た平面視において、金属層６と重なっている。言い換えると、集積回路４１の少なくとも一部と、金属層６すなわち半導体基板４とリッド３とを接合する接合部と、は平面視において、重なっている。

【0018】

振動素子５は、半導体基板４の第１面４ｈに配置されている。半導体基板４の第１面４ｈと、リッド３の当接面３１と、を接合することにより、リッド３の凹部３２内に振動素子５が収容される。言い換えると、リッド３の凹部３２の開口が半導体基板４により塞がれ、半導体基板４の第１面４ｈに振動素子５を収容する収容空間Ｓが形成される。

【0019】

図２及び図３に示すように、半導体基板４は平板状であり、半導体基板４は、上面である第１面４ｈと、下面である第２面４ｒと、を有する。第２面４ｒは、第１面４ｈと表裏関係にある。半導体基板４の第１面４ｈには、第１面４ｈの外縁に沿って配置された枠状の第１金属層６１が設けられている。

【0020】

第１金属層６１は、本実施形態では、厚さ１００ｎｍの金（Ａｕ）により形成されている。なお、第１金属層６１としては、金（Ａｕ）以外の金属、例えば、銅（Ｃｕ）などを用いても構わない。

【0021】

また、本実施形態では、第１金属層６１と、半導体基板４の第１面４ｈと、の間に図示しない密着層が設けられている。密着層は、第１金属層６１と、半導体基板４の第１面４ｈと、の密着性を向上させる機能を有する。密着層は、厚さ５ｎｍのチタン（Ｔｉ）により形成されている。なお、密着層は、チタン（Ｔｉ）以外の金属、例えば、タングステン（Ｗ）などを用いても構わない。また、密着層は設けなくても構わない。

【0022】

リッド３は、半導体基板４の第１面４ｈ側すなわち下方に開口する有底の凹部３２と、凹部３２の外縁に沿って枠状に設けられ、半導体基板４の第１面４ｈに当接する当接面３１と、を有する。なお、本実施形態では、リッド３は、シリコン基板により形成されている。ただし、リッド３は、シリコン以外の材料、例えば、ガラスやセラミックスなどにより形成されていても構わない。

【0023】

当接面３１には、全周にわたって第２金属層６２が設けられている。

【0024】

第２金属層６２は、本実施形態では、厚さ２０ｎｍの金（Ａｕ）により形成されている。なお、第２金属層６２としては、金（Ａｕ）以外の金属、例えば、銅（Ｃｕ）などを用いても構わない。

【0025】

また、本実施形態では、第２金属層６２と、リッド３の当接面３１と、の間に図示しない密着層が設けられている。密着層は、第２金属層６２と、リッド３の当接面３１と、の密着性を向上させる機能を有する。密着層は、厚さ５ｎｍのチタン（Ｔｉ）により形成されている。なお、密着層は、チタン（Ｔｉ）以外の金属、例えば、タングステン（Ｗ）などを用いても構わない。また、密着層は設けなくても構わない。

【0026】

半導体基板４の第１面４ｈに設けられている第１金属層６１と、当接面３１に設けられている第２金属層６２と、は活性化接合により接合され、金属層６を形成する。このようにして、リッド３の当接面３１と、半導体基板４の第１面４ｈと、は金属層６を介して接合する。

【0027】

活性化接合は、中性アルゴンイオンビームなどを第１金属層６１及び第２金属層６２に照射することにより、第１金属層６１及び第２金属層６２の表面を活性化させた後に、第１金属層６１と、第２金属層６２と、を接触させて接合を行う方法である。このような活性化接合によれば、第１金属層６１及び第２金属層６２の表面の金属原子、本実施形態では、金（Ａｕ）原子が第１金属層６１と第２金属層６２との接触面において拡散、再組織化を生じて接合が行われるため、接合界面のない強固な接合となる。また、第１金属層６１及び第２金属層６２の表面を平滑にすることにより、第１金属層６１及び第２金属層６２の表面の自由表面エネルギーのみで接合を行うことができるので、常温でかつ積極的な加圧をせずに接合を行うことができる。

【0028】

このように、接合時に過大な圧力や熱を加えないため、集積回路４１の少なくとも一部と、金属層６すなわち半導体基板４とリッド３とを接合する接合部と、が平面視において重なっている場合でも、接合時における集積回路４１の破損を低減することができる。このように、集積回路４１の少なくとも一部と、半導体基板４とリッド３とを接合する接合部と、を平面視において重ねることができるので、振動デバイス１を小型化することができる。

【0029】

なお、本実施形態では、半導体基板４の第１金属層６１と、リッド３の第２金属層６２と、を活性化接合により接合しているが、原子拡散接合を用いても構わない。原子拡散接合を用いることにより、活性化接合と同様に、接合時に過大な圧力や熱を加えずに、半導体基板４の第１金属層６１と、リッド３の第２金属層６２と、を接合することができる。

【0030】

また、上述したように、本実施形態では、第１金属層６１及び第２金属層６２は、金（Ａｕ）を含んでいる。具体的には、第１金属層６１及び第２金属層６２は、金（Ａｕ）により形成されている。金（Ａｕ）を用いることにより、第１金属層６１及び第２金属層６２の表面には金属酸化膜が形成されないため、活性化接合や原子拡散接合において、金属酸化膜を除去する必要がないので接合を容易に行うことができる。

【0031】

また、リッド３の凹部３２の底面３２１には、第３金属層６３が設けられている。第３金属層６３は、底面３２１の全面にわたって設けられており、半導体基板４の第１面４ｈの法線方向であるＺ方向から見た平面視において、振動素子５の少なくとも一部と重なっている。また、凹部３２の側面３２２には、側面３２２の全面にわたって第４金属層６４が設けられている。第３金属層６３は、第４金属層６４を介して、金属層６と電気的に導通している。第３金属層６３及び第４金属層６４を設けることにより、第３金属層６３及び第４金属層６４が遮蔽層として機能し、不要輻射などの外乱から集積回路４１や振動素子５を保護することができる。

【0032】

なお、本実施形態では、第４金属層６４は、凹部３２の側面３２２の全面にわたって設けられているが、凹部３２の側面３２２の全面にわたって設けられていなくても構わない。第４金属層６４が、金属層６と、第３金属層６３と、を電気的に導通させることにより、第３金属層６３が遮蔽層として機能し、不要輻射などの外乱から集積回路４１や振動素子５を保護することができる。

【0033】

本実施形態では、第３金属層６３及び第４金属層６４は、第２金属層６２と同様に、金（Ａｕ）により形成されている。また、第３金属層６３と凹部３２の底面３２１との間、及び第４金属層６４と凹部３２の側面３２２との間には、チタン（Ｔｉ）により形成される図示しない密着層が設けられている。

【0034】

第３金属層６３の厚さを２０ｎｍ以下とすることにより、赤外線は第３金属層６３を透過することができるようになる。上述したように、リッド３はシリコン基板により形成されており、シリコンは赤外線を透過するため、第３金属層６３の厚さを２０ｎｍ以下とすることにより、赤外線を用いて、リッド３及び第３金属層６３を介して、振動デバイス１の内部、具体的には、例えば、収容空間Ｓに収容されている振動素子５などを検査することができる。また、赤外線レーザー光をリッド３及び第３金属層６３を介して振動素子５に照射することにより振動素子５の一部を除去し、振動素子５の共振周波数を調整することもできる。

【0035】

半導体基板４は、平板状のベース基板４０と、ベース基板４０の上面に設けられている集積回路４１と、集積回路４１の上面に設けられている絶縁層４２と、を有する。言い換えると、集積回路４１と、絶縁層４２と、は半導体基板４の第１面４ｈに設けられている。なお、本実施形態では、ベース基板４０は、シリコン基板である。ただし、ベース基板４０は、シリコン以外の半導体、例えば、窒化ガリウムなどの半導体により形成されていても構わない。

【0036】

絶縁層４２は、厚さ１μｍのＳｉＯ₂により形成されており、集積回路４１の上面を覆っている。絶縁層４２は、集積回路４１を保護する機能を有する。なお、絶縁層４２は、設けられていなくても構わない。

【0037】

半導体基板４の絶縁層４２の上面には、マウント電極７２が設けられている。マウント電極７２は、絶縁層４２を貫通する配線４０４と、集積回路４１の上面に設けられている図示しない端子と、を介して、集積回路と４１と電気的に接続している。マウント電極７２は、後述する振動素子５と、集積回路４１と、を電気的に接続するために用いられる。

【0038】

集積回路４１は、図示しない複数のトランジスターなどの能動素子が図示しない配線により電気的に接続された回路である。なお、回路としては、特に限定されず、例えば、振動素子５を発振させてクロック信号等の基準信号の周波数を生成する発振回路、振動素子５の振動特性を温度変化に応じて補正する温度補償回路、発振回路からの出力信号を処理する処理回路、静電気保護回路などが挙げられる。

【0039】

集積回路４１は、図示しない複数の端子を有する。複数の端子は、集積回路４１の上面及び下面に形成され、集積回路４１に電気的に接続している。複数の端子には、電源電位に繋がる端子、接地電位に繋がる端子、発振信号が出力される端子などが含まれている。

【0040】

また、集積回路４１は、半導体基板４の第１面４ｈの法線方向であるＺ方向から見た平面視において、集積回路４１と、金属層６と、が重なっている領域において、集積回路４１の一部としての配線４５を有する。集積回路４１に含まれる配線４５は、集積回路４１の外縁に沿って枠状すなわち閉曲線状に配置されている。

【0041】

配線４５は、集積回路４１に電気的に接続している電源電位に繋がる端子を介して電源電位を供給する電源配線や、接地電位に繋がる端子や静電気保護回路を介して接地電位を供給する接地配線として機能する。これにより、不要輻射などの外乱から集積回路４１や振動素子５を保護することができる。また、配線４５を閉曲線状に配置することにより、不要輻射などの外乱から集積回路４１や振動素子５をさらに保護する効果を向上させることができる。なお、配線４５は、電源電位や接地電位などの定電位を供給する定電位配線であれば、電源配線や接地配線でなくとも構わない。

【0042】

また、絶縁層４２を貫通する図示しない配線により、配線４５と、金属層６と、を電気的に接続することにより、不要輻射などの外乱から集積回路４１や振動素子５を保護する効果をさらに向上させることができる。

【0043】

半導体基板４のベース基板４０は、ベース基板４０を厚さ方向であるＺ方向に貫通する貫通穴４００と、貫通穴４００の内壁面に設けられている絶縁層４０１と、貫通穴４００に挿通される貫通電極４０２と、を有する。

【0044】

また、半導体基板４のベース基板４０は、ベース基板４０の下面に設けられている絶縁層４６と、絶縁層４６の下面に設けられている外部端子７０と、を有する。言い換えると、半導体基板４の第２面４ｒには、絶縁層４６と、外部端子７０と、が設けられている。

【0045】

貫通電極４０２の上面は、集積回路４１の下面に配置された図示しない端子を介して、集積回路４１と電気的に接続されている。貫通電極４０２の下面は、外部端子７０と電気的に接続されている。外部端子７０と、集積回路４１と、が貫通電極４０２及び図示しない端子を介して電気的に接続されることにより、外部端子７０を介して、集積回路４１に電源電位や接地電位を供給することや、集積回路４１からクロック信号などを出力することができる。

【0046】

このように、半導体基板４の第２面４ｒに設けられている外部端子７０と、集積回路４１と、を貫通電極４０２によって電気的に接続することにより、Ｚ方向から見た平面視において、振動デバイス１の寸法を集積回路４１と略同じ寸法にすることができ、振動デバイス１を小型化することができる。

【0047】

振動素子５は、振動基板５１と、振動基板５１の上面及び下面に配置された励振電極５２と、振動基板５１の下面に配置された一対の端子５３と、励振電極５２と端子５３とを電気的に接続する配線５４と、を有する。本実施形態では、振動基板５１は、水晶基板である。なお、振動基板５１は、水晶基板に限らず、例えば、ニオブ酸リチウム、タンタル酸リチウム等の圧電結晶体でも構わない。

【0048】

振動素子５の下面に配置された一対の端子５３と、半導体基板４の第１面４ｈに設けられているマウント電極７２と、を導電性接合部材５６によって接合することにより、振動素子５は、半導体基板４の第１面４ｈに固定、配置される。また、上述したように、マウント電極７２は、集積回路４１と電気的に接続しているので、振動素子５の振動基板５１の上面及び下面に配置された励振電極５２と、集積回路４１と、は、マウント電極７２と、導電性接合部材５６と、振動基板５１の端子５３と、励振電極５２の配線５４と、を介して、電気的に接続され、集積回路４１から出力される発振信号により振動素子５を発振させることができる。

【0049】

なお、導電性接合部材５６としては、例えば、金バンプ、はんだバンプなどの各種金属バンプや、エポキシ系、シリコーン系などの樹脂接着剤に銀フィラーなどの導電性フィラーを分散させた導電性接着剤を用いることができる。

【0050】

次に、振動デバイス１の製造方法について、図４～図９を参照しながら説明する。振動デバイス１の製造方法は、図４に示すように、半導体基板形成工程と、振動素子搭載工程と、リッド形成工程と、接合工程と、個片化工程と、を含んでいる。

【0051】

１．１ 半導体基板形成工程
図４及び図５に示すように、ステップＳ１において、半導体基板４を形成する。複数のベース基板４０が一体となったシリコンウエハＳＷ１を準備し、ボッシュプロセス等のシリコンエッチング技法を用いて、貫通穴４００を形成する。貫通穴４００の内壁面に絶縁層４０１を形成した後に、貫通穴４００にホウ素イオンが注入されたポリシリコンを埋め込むことにより、貫通電極４０２を形成する。貫通電極４０２を形成した後に、複数のベース基板４０の上面に配線４５を含む集積回路４１を形成する。集積回路４１を形成した後に、絶縁層４２、絶縁層４６を形成し、さらに、外部端子７０、配線４０４、マウント電極７２、第１金属層６１を形成する。

【0052】

なお、ベース基板４０の下面に設けられている絶縁層４６及び外部端子７０は、後述する接合工程の後に形成することにしても構わない。

【0053】

また、ステップＳ１において、マウント電極７２と、第１金属層６１と、は、例えば、スパッタ技法を用いて、金（Ａｕ）を成膜し、その膜をフォトリソグラフィー技法及びエッチング技法を用いてパターニングすることにより、同時に形成することができる。

【0054】

１．２ 振動素子搭載工程
図４及び図６に示すように、ステップＳ２において、導電性接合部材５６を介して、振動素子５の下面に配置された端子５３と、半導体基板４の第１面４ｈに設けられているマウント電極７２と、を接合する。これにより、振動素子５は、半導体基板４の第１面４ｈに固定される。

【0055】

１．３ リッド形成工程
図４及び図７に示すように、ステップＳ３において、リッド３を形成する。複数のリッド３が一体となったシリコンウエハＳＷ２を準備し、ボッシュプロセス等のシリコンエッチング技法を用いて、シリコンウエハＳＷ２の下面すなわちリッド３の下面に凹部３２を形成する。凹部３２を形成した後に、リッド３の凹部３２の外縁に沿って設けられている当接面３１に第２金属層６２を形成し、リッド３の凹部３２の底面３２１に第３金属層６３を形成し、凹部３２の側面３２２に第４金属層６４を形成する。第２金属層６２、第３金属層６３、及び第４金属層６４は、例えば、スパッタ技法を用いて、シリコンウエハＳＷ２の下面の全面に金（Ａｕ）を成膜することにより同時に形成することができる。

【0056】

１．４ 接合工程
図４及び図８に示すように、ステップＳ４において、半導体基板４の第１面４ｈと、リッド３の当接面３１と、を第１金属層６１及び第２金属層６２を介して接合する。接合方法としては、本実施形態では、上述したように活性化接合を用いている。活性化接合により、第１金属層６１と、第２金属層６２と、が接合し、金属層６が形成される。このようにして、シリコンウエハＳＷ１と、シリコンウエハＳＷ２と、が貼り合わされて、複数の振動デバイス１が一体的に形成された状態のシリコンウエハが得られる。

【0057】

なお、接合工程の後に、シリコンウエハを研磨、研削することにより薄板化し、振動デバイス１を薄型化しても構わない。具体的には、複数の振動デバイス１が一体的に形成された状態のシリコンウエハの上面すなわちリッド３の上面を研磨、研削して薄板化しても構わないし、シリコンウエハの下面すなわち半導体基板４の第２面４ｒを研磨、研削して薄板化しても構わない。

【0058】

本実施形態では、集積回路４１及び振動素子５は、半導体基板４の第１面４ｈに設けられているため、半導体基板４の第１面４ｈと表裏関係にある第２面４ｒを研磨、研削することにより、振動デバイス１を薄型化することができる。このように、振動素子５を搭載する半導体基板４の第１面４ｈを、振動素子５を搭載するより前に研削、研磨する必要がないので、振動デバイス１を容易に薄型化することができる。

【0059】

なお、接合工程の後に半導体基板４の第２面４ｒを研磨、研削してシリコンウエハを薄板化する場合は、薄板化した後に、半導体基板４の第２面４ｒに絶縁層４６及び外部端子７０を形成する。

【0060】

１．５ 個片化工程
図４及び図９に示すように、ステップＳ５において、シリコンウエハから各振動デバイス１をダイシングなどの切断方法を用いて個片化する。
以上の製造工程により、振動デバイス１を製造することができる。

【0061】

以上述べた通り、本実施形態によれば、以下の効果を得ることができる。集積回路４１及び振動素子５が設けられている第１面４ｈを有する半導体基板４と、第１面４ｈに当接する当接面３１を有し当接面３１において第１面４ｈに接合されているリッド３と、第１面４ｈと当接面３１との間に配置された金属層６と、を備え、第１面４ｈの法線方向であるＺ方向から見た平面視において、集積回路４１の少なくとも一部と、半導体基板４とリッド３との接合部である金属層６と、が重なっていることにより、振動デバイス１を小型化することができる。

【0062】

また、集積回路４１及び振動素子５が設けられていない半導体基板４の第２面４ｒを研磨、研削することができるので、振動デバイス１を容易に薄型化することができる。

【0063】

なお、上述した振動デバイス１は、発振器や、加速度センサーや角速度センサーなどの慣性センサーとして好適に用いることができる。

【符号の説明】

【0064】

１…振動デバイス、２…パッケージ、３…リッド、４…半導体基板、４ｈ…第１面、４ｒ…第２面、５…振動素子、６…金属層、３１…当接面、３２…凹部、４０…ベース基板、４１…集積回路、４２…絶縁層、４５…配線、６１…第１金属層、６２…第２金属層、６３…第３金属層、６４…第４金属層、３２１…底面、３２２…側面、７０…外部端子、４００…貫通穴、４０２…貫通電極。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】