特許 7559970 電力変換装置、三相電圧形インバータの制御方法及び制御プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-24

(45)【発行日】2024-10-02

(54)【発明の名称】電力変換装置、三相電圧形インバータの制御方法及び制御プログラム

(51)【国際特許分類】

   H02M 7/48 20070101AFI20240925BHJP

【ＦＩ】

H02M7/48 F

【請求項の数】 6

(21)【出願番号】P 2023553846

(86)(22)【出願日】2021-10-14

(86)【国際出願番号】 JP2021038053

(87)【国際公開番号】W WO2023062779

(87)【国際公開日】2023-04-20

【審査請求日】2023-11-09

(73)【特許権者】

【識別番号】501137636

【氏名又は名称】株式会社ＴＭＥＩＣ

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】鶴間 義徳

【審査官】安池 一貴

(56)【参考文献】

【文献】特開２００５－０４５８４６（ＪＰ，Ａ）

【文献】特開２０１８－０１４８６０（ＪＰ，Ａ）

【文献】特開２０１２－１４３０８１（ＪＰ，Ａ）

【文献】特開２０１３－０３８８４４（ＪＰ，Ａ）

【文献】国際公開第２０１９／００８６７６（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

直流電源からの直流電圧を三相交流電圧に変換して電力系統へ出力する三相電圧形インバータと、
前記三相交流電圧おける正弦波状の三相の出力電圧指令信号である第一出力電圧指令信号の最大相と最小相との加算値を求める加算値算出部と、
前記三相の前記第一出力電圧指令信号に基づいて出力電圧指令の実効値を求める実効値算出部と、
前記実効値算出部により求められた前記実効値と、前記直流電圧の値と、前記電力系統への出力要求に応じた出力力率指令とに基づいて、前記三相電圧形インバータの電力損失が最小となる係数を決定する係数決定手段と、
前記加算値算出部により求められた前記加算値と、前記係数決定手段により決定された前記係数とを乗算して制御量を求める制御量算出部と、
前記三相の前記第一出力電圧指令信号のそれぞれから、前記制御量算出部により求められた前記制御量を減算した信号である第二出力電圧指令信号を求める出力電圧指令信号制御部と、
前記出力電圧指令信号制御部により求められた前記第二出力電圧指令信号と三角波状のキャリア信号とに基づいてゲート信号を生成するＰＷＭ制御部と、
を備えることを特徴とする電力変換装置。

【請求項2】

請求項１に記載の電力変換装置において、
前記実効値算出部は、前記三相の前記第一出力電圧指令信号を、ｄ軸電圧指令信号とｑ軸電圧指令信号とに変換し、変換された前記ｄ軸電圧指令信号の二乗と前記ｑ軸電圧指令信号の二乗との和の平方根をとることによって前記実効値を求める
ことを特徴とする電力変換装置。

【請求項3】

請求項１又は請求項２に記載の電力変換装置において、
前記係数決定手段は、前記実効値と、前記直流電圧の値と、前記出力力率指令と、前記三相電圧形インバータの電力損失が最小となる前記係数との関係を定めた係数テーブルに基づいて、前記実効値と、前記直流電圧の値と、前記出力力率指令との組み合わせに応じた前記係数を決定する
ことを特徴とする電力変換装置。

【請求項4】

請求項１又は請求項２に記載の電力変換装置において、
前記係数決定手段は、前記実効値と、前記直流電圧の値と、前記出力力率指令とを引数とする関数に基づいて、前記三相電圧形インバータの電力損失が最小となる前記係数を決定する
ことを特徴とする電力変換装置。

【請求項5】

直流電源からの直流電圧を三相交流電圧に変換して電力系統へ出力する三相電圧形インバータを備える電力変換装置における三相電圧形インバータの制御方法であって、
前記三相交流電圧おける正弦波状の三相の出力電圧指令信号である第一出力電圧指令信号の最大相と最小相との加算値を求める加算値算出ステップと、
前記三相の前記第一出力電圧指令信号に基づいて出力電圧指令の実効値を求める実効値算出ステップと、
前記実効値算出ステップにより求められた前記実効値と、前記直流電圧の値と、前記電力系統への出力要求に応じた出力力率指令とに基づいて、前記三相電圧形インバータの電力損失が最小となる係数を決定する係数決定ステップと、
前記加算値算出ステップにより求められた前記加算値と、前記係数決定ステップにより決定された前記係数とを乗算して制御量を求める制御量算出ステップと、
前記三相の前記第一出力電圧指令信号のそれぞれから、前記制御量算出ステップにより求められた前記制御量を減算した信号である第二出力電圧指令信号を求める出力電圧指令信号制御ステップと、
前記出力電圧指令信号制御ステップにより求められた前記第二出力電圧指令信号と三角波状のキャリア信号とに基づいてゲート信号を生成するＰＷＭ制御ステップと、
を備えることを特徴とする三相電圧形インバータの制御方法。

【請求項6】

請求項５に記載の三相電圧形インバータの制御方法の処理をコンピュータに実行させる
ことを特徴とする三相電圧形インバータの制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置、三相電圧形インバータの制御方法及び制御プログラムに関する。

【背景技術】

【0002】

従来、インバータの制御方式として、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御が知られている。三相電圧形インバータでは、三相におけるＵ相、Ｖ相、Ｗ相の各相において正弦波の電圧指令信号が生成され、これらの三相の電圧指令信号と三角波であるキャリア信号とが比較されることで、三相のＰＷＭ制御が行われている。

【0003】

ところで、三相の電圧指令信号に対して、基本波の３倍の周波数である３次調波が重畳されると、電圧指令信号の波形が変化し、ゲートパルスの様相、すなわちインバータ出力電圧のＯＮ／ＯＦＦ比率が変化する。その結果、インバータにおけるスイッチング素子を有する経路及びダイオードを有する経路に流れる電流の時間比率も変化する。また、電流の経路によって電力損失に違いが生じることがあるため、最終的にはインバータの変換効率にも違いが生じることがある。

【0004】

このため、三相電圧形インバータの変換効率を向上させるため、電力損失が最小となるような３次調波の振幅が決定され、決定された当該３次調波の振幅が、三相の電圧指令信号に重畳されるインバータの制御方式が提案されている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0005】

【文献】日本特許第６７３３８１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、三相の電圧指令信号に対して、基本波の３倍の周波数である３次調波の振幅が重畳される従来の方式では、演算が複雑になる可能性がある。

【0007】

一方、従来、三相電圧形インバータにおいて、出力電圧範囲を広くとるために、正弦波状の出力電圧指令信号の最大相と最小相との加算値に係数を乗じたものを出力電圧指令信号から減算する手法が知られている。このとき、上記の係数が０．５とされた場合に、振幅が最も低減されることが知られている。

【0008】

図８は、従来の電力変換装置１００の制御装置１２０における三相電圧形インバータの制御手法を説明する図である。図８において、制御装置１２０は、加算値算出部１２１と、制御量算出部１２４と、出力電圧指令信号制御部１２５と、ＰＷＭ制御部１２６とを有する。

【0009】

加算値算出部１２１は、正弦波状の三相の出力電圧指令信号Ｖｕ１，Ｖｖ１，Ｖｗ１の最大相と最小相とを選択し、選択された最大相と最小相との加算値を算出する。

【0010】

制御量算出部１２４は、加算値算出部１２１により求められた加算値に係数ｋ（ゲインｋ）を乗じて出力電圧指令信号Ｖｕ１，Ｖｖ１，Ｖｗ１の制御量を求める。上述のとおり、係数ｋ（ゲインｋ）が０．５である場合、振幅が最も低減される。

【0011】

出力電圧指令信号制御部１２５は、三相の出力電圧指令信号Ｖｕ１，Ｖｖ１，Ｖｗ１から、制御量算出部１２４により求められた制御量を減じた出力電圧指令信号Ｖｕ２，Ｖｖ２，Ｖｗ２を求める。

【0012】

ＰＷＭ制御部１２６は、出力電圧指令信号制御部１２５により求められた出力電圧指令信号Ｖｕ２，Ｖｖ２，Ｖｗ２と、三角波であるキャリア信号とを比較して、ＰＷＭ制御を行い、ゲート信号を発生させる。

【0013】

ここで、上述のとおり、出力電圧振幅をより多く得るためには、係数ｋ（ゲインｋ）は、０．５が最適であるとされているが、なぜ０．５が最適なのか、その理由を説明する。例えば、太陽光発電（ＰＶ：Photovoltaics）、蓄電池（ＥＳＳ：Energy Storage System）等で実際に行われている３次重畳では、３倍の周波数の正弦波ではなく、変調波そのものを加工した信号が用いられている。そのため、上記の実際に行われている３次重畳は、厳密な意味では「３次重畳」ではない。

【0014】

具体的には、三相の正弦波のうち、ｋ×（最大相＋最小相）（ｋは係数）を、各相から減算することで実現されている。この場合、「π／６≦θ≦π／２において、ｆ（θ）＝ｓｉｎθ－ｋ｛ｓｉｎθ＋ｓｉｎ（θ＋２π／３）｝の振幅を最小にするｋの値を求める。」という問題を解くことで、係数ｋの最適値が求められる。

【0015】

上記の問題中の式において、ｋは、係数であり、｛ｓｉｎθ＋ｓｉｎ（θ＋２π／３）｝は、π／６≦θ≦π／２における（最大相＋最小相）である。上記の式において、振幅が最小になるｋを求めると、０．５という数字が出てくる。このため、係数ｋの最適値は、０．５となる。なお、上記の問題は、微分積分の極大値極小値問題である。すなわち、上記の問題は、ｆ（θ）という関数があるときに、これを微分して、当該微分値が０になるようなθを求め、求めた値が最小になるようなｋを求めるという２段構えの極値問題である。

【0016】

図９は、図８に示した制御手法においてゲインｋとして０．５が最適である理由を説明する図である。図９（ａ）は、Ｕ相、Ｖ相、Ｗ相の正弦波、及びｋが０．５であるときのｋ×（最大相＋最小相）の状態を表す図である。図９（ｂ）は、ｋが０．５であるときのｆ（θ）の関数の変化の状態を表す図である。

【0017】

図９（ａ）において、実線の正弦波は、Ｕ相：ｓｉｎθを表し、細かい破線の正弦波は、Ｖ相：ｓｉｎ（θ－２π／３）を表し、粗い破線の正弦波は、Ｗ相：ｓｉｎ（θ－４π／３）を表す。また、一点鎖線は、ｋが０．５であるときのｋ×（最大相＋最小相）を表す。

【0018】

また、図９（ｂ）において、実線は、Ｕ相：ｓｉｎθ－ｋ×（最大相＋最小相）を表し、細かい破線は、Ｖ相：ｓｉｎ（θ－２π／３）－ｋ×（最大相＋最小相）を表し、粗い破線は、Ｗ相：ｓｉｎ（θ－４π／３）－ｋ×（最大相＋最小相）を表す。

【0019】

すなわち、図９（ｂ）には、正弦波の出力電圧指令信号から制御量が減算された結果が表されている。図９（ｂ）では、頭が少し凹んだ正弦波状の形状が示されている。図９（ｂ）に示される例は、ｋ＝０．５である場合の例である。ここで、例えば、ｋを０．４、０．３、０．２・・・と減らしていった場合、正弦波の頭の凹みが減っていってしまう。一方、例えば、ｋを０．６、０．７、０．８・・・と増やしていった場合、逆に、正弦波の頭の凹みが増え過ぎてしまう。このため、図９（ｂ）で示されるｋ＝０．５のときが最適な凹み状況となる。

【0020】

単位振幅の正弦波に、ゲインｋを０．５として重畳が行われると、極大値は（√３）／２となる。これにより、理想状態である（デッドタイムなど考慮せず変調度１まで使える）とすると、２／（√３）＝１．１５４７の基本波振幅が出力可能であるため、「実際に３次調波を加算するタイプ」の３次重畳と同等の効果が得られる。このため、上述の３倍の周波数を重畳する方法（通称３次重畳）と同等の効果が得られるものを簡易的に実現する手法として、ゲインｋを０．５とする手法が採られている。

【0021】

しかし、ゲインｋとして０．５が最適であるというのは、出力電圧振幅をなるべく多く稼ぐという目的において、０．５が最適であるという話である。一方、三相電圧形インバータの効率を最大にするという目的においては、必ずしもゲインｋは０．５が最適であるとは限らない。

【0022】

そこで、本件開示は、３次調波の振幅が重畳される従来の方式よりも簡易な手法で、三相電圧形インバータの変換効率を向上させることを目的とする。

【課題を解決するための手段】

【0023】

一態様に係る電力変換装置は、直流電源からの直流電圧を三相交流電圧に変換して電力系統へ出力する三相電圧形インバータと、三相交流電圧おける正弦波状の三相の出力電圧指令信号である第一出力電圧指令信号の最大相と最小相との加算値を求める加算値算出部と、三相の第一出力電圧指令信号に基づいて出力電圧指令の実効値を求める実効値算出部と、実効値算出部により求められた実効値と、直流電圧の値と、電力系統への出力要求に応じた出力力率指令とに基づいて、三相電圧形インバータの電力損失が最小となる係数を決定する係数決定手段と、加算値算出部により求められた加算値と、係数決定手段により決定された係数とを乗算して制御量を求める制御量算出部と、三相の第一出力電圧指令信号のそれぞれから、制御量算出部により求められた制御量を減算した信号である第二出力電圧指令信号を求める出力電圧指令信号制御部と、出力電圧指令信号制御部により求められた第二出力電圧指令信号と三角波状のキャリア信号とに基づいてゲート信号を生成するＰＷＭ制御部と、を備えることを特徴とする。

【0024】

なお、一態様に係る電力変換装置において、実効値算出部は、三相の第一出力電圧指令信号を、ｄ軸電圧指令信号とｑ軸電圧指令信号とに変換し、変換されたｄ軸電圧指令信号の二乗とｑ軸電圧指令信号の二乗との和の平方根をとることによって実効値を求めてもよい。

【0025】

また、一態様に係る電力変換装置において、係数決定手段は、実効値と、直流電圧の値と、出力力率指令と、三相電圧形インバータの電力損失が最小となる係数との関係を定めた係数テーブルに基づいて、実効値と、直流電圧の値と、出力力率指令との組み合わせに応じた係数を決定してもよい。

【0026】

また、一態様に係る電力変換装置において、係数決定手段は、実効値と、直流電圧の値と、出力力率指令とを引数とする関数に基づいて、三相電圧形インバータの電力損失が最小となる係数を決定してもよい。

【0027】

一態様に係る三相電圧形インバータの制御方法は、直流電源からの直流電圧を三相交流電圧に変換して電力系統へ出力する三相電圧形インバータを備える電力変換装置における三相電圧形インバータの制御方法であって、三相交流電圧おける正弦波状の三相の出力電圧指令信号である第一出力電圧指令信号の最大相と最小相との加算値を求める加算値算出ステップと、三相の第一出力電圧指令信号に基づいて出力電圧指令の実効値を求める実効値算出ステップと、実効値算出ステップにより求められた実効値と、直流電圧の値と、電力系統への出力要求に応じた出力力率指令とに基づいて、三相電圧形インバータの電力損失が最小となる係数を決定する係数決定ステップと、加算値算出ステップにより求められた加算値と、係数決定ステップにより決定された係数とを乗算して制御量を求める制御量算出ステップと、三相の第一出力電圧指令信号のそれぞれから、制御量算出ステップにより求められた制御量を減算した信号である第二出力電圧指令信号を求める出力電圧指令信号制御ステップと、出力電圧指令信号制御ステップにより求められた第二出力電圧指令信号と三角波状のキャリア信号とに基づいてゲート信号を生成するＰＷＭ制御ステップと、を備えることを特徴とする。

【0028】

一態様に係る三相電圧形インバータの制御プログラムは、上記の三相電圧形インバータの制御方法の処理をコンピュータに実行させることを特徴とする。

【発明の効果】

【0029】

本件開示によれば、３次調波の振幅が重畳される従来の方式よりも簡易な手法で、三相電圧形インバータの変換効率を向上させることができる。

【図面の簡単な説明】

【0030】

【図1】第１実施形態に係る電力変換装置の構成例を示す図である。

【図2】図１に示した電力変換装置における制御装置の構成例を示す図である。

【図3】図２に示した制御装置における三相電圧形インバータの制御手法を説明する図である。

【図4】図３のステップＳ９に示した係数決定手段における係数決定手法を説明する図である。

【図5】第２実施形態に係る電力変換装置における制御装置の構成例を示す図である。

【図6】図５に示した係数決定手段における係数決定手法を説明する図である。

【図7】図１～図６に示した実施形態における制御装置が有する処理回路のハードウェア構成例を示す概念図である。

【図8】従来の電力変換装置の制御装置における三相電圧形インバータの制御手法を説明する図である。

【図9】図８に示した制御手法においてゲインｋとして０．５が最適である理由を説明する図である。

【発明を実施するための形態】

【0031】

以下、本件開示の電力変換装置、三相電圧形インバータの制御方法及び制御プログラムについて、図面を用いて説明する。

【0032】

＜第１実施形態の構成＞
図１は、第１実施形態に係る電力変換装置１の構成例を示す図である。

【0033】

図１に示すとおり、電力変換装置（ＰＣＳ：Power Conditioning Subsystem）１は、直流電源１１と、電力系統１２とに接続される。電力変換装置１は、直流電源１１から供給される直流電力を、後述の三相電圧形インバータ１４を介して交流電力に変換し、電力系統１２に出力する。

【0034】

直流電源１１は、電力変換装置１の直流端に接続され、電力変換装置１の直流端を介して電力変換装置１に直流電力を供給する。直流電源１１は、例えば、太陽光パネルを備える太陽光発電装置（ＰＶ）や蓄電池（ＥＳＳ）等である。なお、直流電源１１は、例えば、風力発電機と交流直流コンバータ等からなる直流電源システム等であってもよい。

【0035】

電力系統１２は、電力変換装置１の交流端に接続され、送電線を介して発電所や工場等（三相交流電源又は負荷等）が接続されている。電力変換装置１は、電力系統１２への送電に際し、現在要求されている力率を守る必要がある。

【0036】

電力変換装置１は、平滑コンデンサ１３と、三相電圧形インバータ１４と、リアクトル１５と、コンデンサ１６と、電流計１７と、電圧計１８とを有する。

【0037】

平滑コンデンサ１３は、直流電源１１の正極側と負極側との間に接続され、端子間電圧ＶＨの変動を平滑化するためのコンデンサである。

【0038】

三相電圧形インバータ１４は、直流電源１１からの直流電圧を三相交流電圧に変換して電力系統１２へ出力する。例えば、三相電圧形インバータ１４は、３つのレグ（Ｕ相レグ、Ｖ相レグ、Ｗ相レグ）を並列に接続した回路を有する。各レグは、スイッチング素子と還流ダイオードとを逆並列に接続したアームを２つ直列に接続して構成される。各レグは、直流電源１１の正極側と負極側との間に並列に接続される。

【0039】

具体的には、Ｕ相レグは、スイッチング素子Ｑｕ１とスイッチング素子Ｑｕ２とを有する。スイッチング素子Ｑｕ１とスイッチング素子Ｑｕ２とは、直流電源１１の正極側から順に直列に接続されている。スイッチング素子Ｑｕ１とスイッチング素子Ｑｕ２との中間点は、電力系統１２のＵ相の端子に電気的に接続されている。また、スイッチング素子Ｑｕ１と還流ダイオードＤｕ１とは、逆並列に接続されている。スイッチング素子Ｑｕ２と還流ダイオードＤｕ２とは、逆並列に接続されている。

【0040】

Ｖ相レグは、スイッチング素子Ｑｖ１とスイッチング素子Ｑｖ２とを有する。スイッチング素子Ｑｖ１とスイッチング素子Ｑｖ２とは、直流電源１１の正極側から順に直列に接続されている。スイッチング素子Ｑｖ１とスイッチング素子Ｑｖ２との中間点は、電力系統１２のＶ相の端子に電気的に接続されている。また、スイッチング素子Ｑｖ１と還流ダイオードＤｖ１とは、逆並列に接続されている。スイッチング素子Ｑｖ２と還流ダイオードＤｖ２とは、逆並列に接続している。

【0041】

Ｗ相レグは、スイッチング素子Ｑｗ１とスイッチング素子Ｑｗ２とを有する。スイッチング素子Ｑｗ１とスイッチング素子Ｑｗ２とは、直流電源１１の正極側から順に直列に接続されている。スイッチング素子Ｑｗ１とスイッチング素子Ｑｗ２との中間点は、電力系統１２のＷ相の端子に電気的に接続されている。また、スイッチング素子Ｑｗ１と還流ダイオードＤｗ１とは、逆並列に接続されている。スイッチング素子Ｑｗ２と還流ダイオードＤｗ２とは、逆並列に接続されている。

【0042】

なお、本実施形態では各スイッチング素子Ｑｕ１～Ｑｗ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）が採用されている。しかし、スイッチング素子は、これに限定されるものではなく、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor：金属酸化膜半導体電界効果トランジスタ）等であってもよい。

【0043】

リアクトル１５は、三相電圧形インバータ１４の各レグの中間点と電力系統１２との間に設けられる平滑要素である。

【0044】

コンデンサ１６は、リアクトル１５とともにリップルを低減するフィルタ回路を構成している。

【0045】

電流計１７は、三相電圧形インバータ１４の出力電流を検出する。検出された出力電流の値は、制御装置２０によって取得される。

【0046】

電圧計１８は、三相電圧形インバータ１４の出力電圧（線間電圧）を検出する。検出された出力電圧の値は、制御装置２０によって取得される。

【0047】

制御装置２０は、例えば、プログラムを実行することにより動作するＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等の不図示のプロセッサを有する。制御装置２０は、例えば、後述の記憶部３０（図２参照）に記憶された所定のプログラムを実行することにより不図示のプロセッサを動作させて電力変換装置１の動作を統括的に制御する。

【0048】

制御装置２０は、例えば、電力変換装置１の内部又は外部に設けられ、図中配線等は省略されているが、三相電圧形インバータ１４を始めとする電力変換装置１の各要素と、有線又は無線によって電気的に接続されている。なお、制御装置２０は、不図示のインバータ制御回路の機能として実現されていてもよい。

【0049】

制御装置２０は、不図示の電圧計によって検出される端子間電圧ＶＨと、電流計１７によって検出される出力電流と、電圧計１８によって検出される線間電圧と、電力指令Ｐとを取得する。なお、電力指令Ｐは、電力系統１２への出力要求に応じた指令であり、電力変換装置１の外部（例えば、上位装置等）から取得される。制御装置２０は、各スイッチング素子Ｑｕ１～Ｑｗ２を駆動するゲート信号を生成する。生成されたゲート信号により三相電圧形インバータ１４の動作が制御される。

【0050】

図２は、図１に示した電力変換装置１における制御装置２０の構成例を示す図である。

【0051】

制御装置２０は、加算値算出部２１と、実効値算出部２２と、係数決定手段２３と、制御量算出部２４と、出力電圧指令信号制御部２５と、ＰＷＭ制御部２６として機能する。また、制御装置２０は、記憶部３０を有する。

【0052】

加算値算出部２１は、三相交流電圧おける正弦波状の三相の出力電圧指令信号Ｖ１を取得し、取得された三相の出力電圧指令信号Ｖ１の最大相と最小相とを選択肢し、選択された最大相と最小相との加算値を求める。図２において、出力電圧指令信号Ｖ１は、１本の線で示されているが、実際には、Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、及びＷ相出力電圧指令信号Ｖｗ１の三相に分かれている。加算値算出部２１は、求められた加算値を制御量算出部２４に出力する。なお、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）は、「第一出力電圧指令信号」の一例である。

【0053】

実効値算出部２２は、三相交流電圧おける正弦波状の三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）に基づいて、出力電圧指令の実効値を求める。実効値算出部２２は、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）を、ｄ軸電圧指令信号Ｖｄとｑ軸電圧指令信号Ｖｑとに変換する。実効値算出部２２は、変換されたｄ軸電圧指令信号Ｖｄの二乗とｑ軸電圧指令信号Ｖｑの二乗との和の平方根をとることによって実効値を求める。実効値算出部２２は、求められた出力電圧指令の実効値を係数決定手段２３に出力する。

【0054】

係数決定手段２３は、実効値算出部２２により求められた実効値と、直流電圧の値と、電力系統への出力要求に応じた出力力率指令とに基づいて、三相電圧形インバータ１４の電力損失が最小となる係数ｋを決定する。決定された係数ｋは、「ゲインｋ」とも称される。なお、出力力率指令は、不図示の上位装置等の外部から取得される。

【0055】

係数決定手段２３は、上記の実効値と、直流電圧の値と、出力力率指令と、三相電圧形インバータの電力損失が最小となる係数との関係を定めた係数テーブル２３ａを有する。なお、係数テーブル２３ａの内容は、各条件において効率が最高となるよう、予め解析や実運転データに基づいて求められている。なお、係数テーブル２３ａは、記憶部３０によって保持されていてもよい。

【0056】

係数決定手段２３は、係数テーブル２３ａに基づいて、上記の実効値と、直流電圧の値と、出力力率指令との組み合わせに応じた、三相電圧形インバータ１４の電力損失が最小となる係数ｋを決定する。係数決定手段２３は、決定された係数ｋを制御量算出部２４に出力する。

【0057】

制御量算出部２４は、加算値算出部２１により求められた加算値と、係数決定手段２３により決定された係数ｋとを取得し、取得された加算値と係数ｋとを乗算して出力電圧指令信号Ｖ１の制御量を求める。制御量算出部２４は、求められた制御量を出力電圧指令信号制御部２５に出力する。

【0058】

出力電圧指令信号制御部２５は、三相の出力電圧指令信号Ｖ１のそれぞれから、制御量算出部２４により求められた制御量を減算し、減算された信号である三相の出力電圧指令信号Ｖ２を求める。なお、図２において、出力電圧指令信号Ｖ２は、１本の線で示されているが、実際には、Ｕ相出力電圧指令信号Ｖｕ２、Ｖ相出力電圧指令信号Ｖｖ２、及びＷ相出力電圧指令信号Ｖｗ２の三相に分かれている。出力電圧指令信号制御部２５は、求められた出力電圧指令信号Ｖ２（Ｕ相出力電圧指令信号Ｖｕ２、Ｖ相出力電圧指令信号Ｖｖ２、Ｗ相出力電圧指令信号Ｖｗ２）をＰＷＭ制御部２６に出力する。なお、三相の出力電圧指令信号Ｖ２（Ｕ相出力電圧指令信号Ｖｕ２、Ｖ相出力電圧指令信号Ｖｖ２、Ｗ相出力電圧指令信号Ｖｗ２）は、「第二出力電圧指令信号」の一例である。

【0059】

ＰＷＭ制御部２６は、出力電圧指令信号制御部２５により求められた三相の出力電圧指令信号Ｖ２と三角波状のキャリア信号とに基づいてゲート信号を生成する。ＰＷＭ制御部２６は、生成されたゲート信号を三相電圧形インバータ１４に出力する。

【0060】

記憶部３０は、例えば、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、半導体メモリ等の揮発性又は不揮発性の記憶媒体であり、例えば、制御装置２０の各部の動作に必要なプログラムを記憶する。また、記憶部３０は、制御装置２０の各部によって、取得された値、算出された結果、及び算出に必要な係数テーブルや関数等を記憶する。記憶部３０は、例えば、不図示のバス等により、制御装置２０の各部と接続されている。なお、記憶部３０は、制御装置２０の外部に設けられ、有線又は無線で制御装置２０と接続されていてもよく、メモリカード、ＤＶＤ（Digital Versatile Disc）等の外部記憶媒体等であっても、オンラインストレージ等であってもよい。

【0061】

＜第１実施形態の制御手法＞
図３は、図２に示した制御装置２０における制御手法を説明する図である。図３の制御は、例えば、電力変換装置１の運転が開始されたときに開始される。以下、図３に示す制御について説明する（適宜図２も参照）。

【0062】

ステップＳ１において、制御装置２０の加算値算出部２１は、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）の最大相を選択する。

【0063】

ステップＳ２において、制御装置２０の加算値算出部２１は、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）の最小相を選択する。

【0064】

ステップＳ３において、制御装置２０の加算値算出部２１は、ステップＳ１で選択された最大相と、ステップＳ２で選択された最小相とを加算して、加算値を求める。

【0065】

ステップＳ４において、制御装置２０の実効値算出部２２は、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）を三相／二相変換（ｄｑ変換）する。これにより、実効値算出部２２は、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）を、ｄ軸電圧指令信号Ｖｄと、ｑ軸電圧指令信号Ｖｑとに変換する。

【0066】

ステップＳ５において、制御装置２０の実効値算出部２２は、ｄ軸電圧指令信号Ｖｄの値を二乗した値を求める。

【0067】

ステップＳ６において、制御装置２０の実効値算出部２２は、ｑ軸電圧指令信号Ｖｑの値を二乗した値を求める。

【0068】

ステップＳ７において、制御装置２０の実効値算出部２２は、ステップＳ５で求められた値と、ステップＳ６で求められた値とを加算した値を求める。

【0069】

ステップＳ８において、制御装置２０の実効値算出部２２は、ステップＳ７で求められた値の平方根をとった値を求める。ステップＳ８で求められた値が出力電圧指令の実効値（振幅）となる。

【0070】

ステップＳ９において、制御装置２０の係数決定手段２３は、ステップＳ８で求められた実効値と、直流電圧の値と、電力系統１２への出力要求に応じた出力力率指令とに基づいて、三相電圧形インバータ１４の電力損失が最小となる係数ｋ（ゲインｋ）を決定する。

【0071】

図４は、図３のステップＳ９に示した係数決定手段２３における係数決定手法を説明する図である。

【0072】

係数決定手段２３は、出力電圧指令の実効値（振幅）と、直流電圧の値と、出力力率指令と、三相電圧形インバータの電力損失が最小となる係数との関係を定めた係数テーブル２３ａを有する。なお、出力力率指令は、不図示の上位装置等の外部から取得される。係数テーブル２３ａの内容は、各条件において効率が最高となるよう、予め解析や実運転データに基づいて求められている。

【0073】

係数決定手段２３は、係数テーブル２３ａに定められた相関関係に基づいて、実効値と、直流電圧の値と、出力力率指令との組み合わせに応じた、三相電圧形インバータ１４の電力損失が最小となるゲインｋを決定する。

【0074】

図３に戻り、ステップＳ１０において、制御装置２０の制御量算出部２４は、ステップＳ３で求められた加算値と、ステップＳ９でも求められたゲインｋとを乗算して制御量を求める。

【0075】

ステップＳ１１において、制御装置２０の出力電圧指令信号制御部２５は、三相の出力電圧指令信号Ｖ１（Ｕ相出力電圧指令信号Ｖｕ１、Ｖ相出力電圧指令信号Ｖｖ１、Ｗ相出力電圧指令信号Ｖｗ１）のそれぞれから、ステップＳ１０で求められた制御量を減算する。これにより、出力電圧指令信号制御部２５は、出力電圧指令信号Ｖ２（Ｕ相出力電圧指令信号Ｖｕ２、Ｖ相出力電圧指令信号Ｖｖ２、Ｗ相出力電圧指令信号Ｖｗ２）を求める。

【0076】

ステップＳ１２において、制御装置２０のＰＷＭ制御部２６は、ステップＳ１１で求められた出力電圧指令信号Ｖ２（Ｕ相出力電圧指令信号Ｖｕ２、Ｖ相出力電圧指令信号Ｖｖ２、Ｗ相出力電圧指令信号Ｖｗ２）と三角波状のキャリア信号とを比較する。

【0077】

具体的には、ＰＷＭ制御部２６は、Ｕ相について、Ｕ相出力電圧指令信号Ｖｕ２と、所定のキャリア周波数ｆを有するキャリア信号Ｃ（三角波形）とを大小比較する。そして、ＰＷＭ制御部２６は、三角波形の方が小さいときには、上アームに係るスイッチング素子Ｑｕ１がＯＮとなり、三角波形の方が大きいときには、下アームに係るスイッチング素子Ｑｕ２がＯＮとなるように、ゲート信号を生成する。なお、Ｖ相、Ｗ相についても同様である。これにより、三相電圧形インバータ１４の効率が最大となるゲート信号が発生する。

【0078】

＜第１実施形態の作用効果＞
以上、図１～図４に示した第１実施形態では、係数決定手段２３は、係数テーブル２３ａに基づいて、出力電圧指令の実効値と、直流電圧の値と、出力力率指令との組み合わせに応じた三相電圧形インバータ１４の電力損失が最小となるゲインｋを決定する（Ｓ９）。そして、制御量算出部２４は、三相の出力電圧指令信号Ｖ１の最大相と最小相との加算値と、ゲインｋとを乗算して制御量を求める（Ｓ１０）。そして、出力電圧指令信号制御部２５は、三相の出力電圧指令信号Ｖ１から制御量を減算して、出力電圧指令信号Ｖ２を求める（Ｓ１１）。そして、ＰＷＭ制御部２６は、出力電圧指令信号Ｖ２と三角波状のキャリア信号とに基づいてゲート信号を生成する（Ｓ１２）。

【0079】

これにより、図１～図４に示した第１実施形態によれば、３次調波の振幅が重畳される従来の方式よりも簡易な演算で、三相電圧形インバータの効率を最大にするゲインｋを求めることができる。そして、これにより、３次調波の振幅が重畳される従来の方式よりも簡易な手法で、三相電圧形インバータの変換効率を向上させることができる。

【0080】

＜第２実施形態＞
図５は、第２実施形態に係る電力変換装置１Ｂにおける制御装置２０Ｂの構成例を示す図である。図５において、図１～図４に示す第１実施形態と同様の構成については、同一の符号を付し、詳細な説明は省略又は簡略化する。

【0081】

図５においては、図２に示す第１実施形態における係数決定手段２３が、係数決定手段２３Ｂに置き換わっている。

【0082】

係数決定手段２３Ｂは、出力電圧指令の実効値（電圧指令振幅）ｘと、直流電圧の値ｙと、出力力率指令ｚとを引数とする関数２３ｂに基づいて、三相電圧形インバータ１４の電力損失が最小となる係数ｋ（ゲインｋ）を決定する。すなわち、係数決定手段２３Ｂは、図３におけるステップＳ９において、ステップＳ８で求められた実効値ｘと、直流電圧の値ｙと、電力系統１２への出力要求に応じた出力力率指令ｚとを引数とする関数２３ｂに基づいて、係数ｋ（ゲインｋ）を決定する。係数決定手段２３Ｂは、決定された係数ｋを制御量算出部２４に出力する。

【0083】

図６は、図５に示した係数決定手段２３Ｂにおける係数決定手法を説明する図である。

【0084】

係数決定手段２３Ｂは、出力電圧指令の実効値（電圧指令振幅）ｘと、直流電圧の値ｙと、出力力率指令ｚとを引数とした関数２３ｂを有する。関数２３ｂは、図１～図４に示した第１実施形態における係数テーブル２３ａの数値を関数で近似したもの（近似関数）である。関数２３ｂの内容は、各条件において効率が最高となるよう、予め解析や実運転データに基づいて求められている。

【0085】

なお、関数２３ｂは、係数決定手段２３Ｂによって保持されていてもよく、記憶部３０によって保持されていてもよい。また、関数２３ｂは、各条件において効率が最高となるように又は係数テーブル２３ａの内容に基づいて、係数決定手段２３Ｂによって、事前に演算等により求められていてもよく、その都度演算等により求められてもよい。

【0086】

＜第２実施形態の作用効果＞
以上、図５～図６に示した第２実施形態では、図１～図４に示した第１実施形態と同様の効果を奏する。

【0087】

また、図５～図６に示した第２実施形態では、図１～図４に示した第１実施形態よりもメモリの容量を節約することができる。

【0088】

すなわち、図１～図４に示した実施形態における係数テーブル２３ａは、引数が３つあり、当該３つの引数にそれぞれ変動範囲があるため、当該それぞれ変動する３つの引数に応じた分だけ係数ｋの情報を保持していなければならない。このため、図１～図４に示した実施形態における係数テーブル２３ａは、通常よりも非常に多くのメモリの容量を消費してしまう。

【0089】

一方、図５～図６に示した実施形態では、３つの引数（ｘ，ｙ，ｚ）を取得した係数決定手段２３Ｂは、当該３つの引数（ｘ，ｙ，ｚ）を関数２３ｂに基づいて演算することにより、図１～図４に示した係数テーブル２３ａの数値を関数で近似した数値を決定する。このため、図５～図６に示した実施形態では、図１～図４に示した実施形態よりもメモリの消費を少なくすることができるため、図１～図４に示した実施形態よりもメモリの容量を節約することができる。

【0090】

＜ハードウェア構成例＞
図７は、図１～図６に示した実施形態における制御装置２０、２０Ｂが有する処理回路のハードウェア構成例を示す概念図である。上述した各機能は処理回路により実現される。一態様として、処理回路は、少なくとも１つのプロセッサ９１と少なくとも１つのメモリ９２とを備える。他の態様として、処理回路は、少なくとも１つの専用のハードウェア９３を備える。

【0091】

処理回路がプロセッサ９１とメモリ９２とを備える場合、各機能は、ソフトウェア、ファームウェア、又はソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアの少なくとも一方は、プログラムとして記述される。ソフトウェアおよびファームウェアの少なくとも一方は、メモリ９２に格納される。プロセッサ９１は、メモリ９２に記憶されたプログラムを読み出して実行することにより、各機能を実現する。

【0092】

処理回路が専用のハードウェア９３を備える場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、又はこれらを組み合わせたものである。各機能は処理回路で実現される。

【0093】

制御装置２０、２０Ｂが有する各機能は、それぞれ一部又は全部がハードウェアによって構成されてもよく、プロセッサが実行するプログラムとして構成されてもよい。すなわち、制御装置２０、２０Ｂは、コンピュータとプログラムとによっても実現可能であり、プログラムは、記憶媒体に記憶されることも、ネットワークを通して提供されることも可能である。

【0094】

＜実施形態の補足事項＞
以上、図１～図７に示す実施形態によれば、図１～図４に示す第１実施形態と、図５～図６に示す第２実施形態とに分かれているが、これらの実施形態の一部又は全部は、直列又は並列に組み合わされてもよい。すなわち、制御装置２０又は２０Ｂは、係数決定手段２３と係数決定手段２３Ｂとが直列又は並列に組み合わされたものを有し、これらの決定手法が直列又は並列に組み合わされて係数ｋを決定してもよい。実施形態が組み合わされることにより、組み合わされた実施形態は、組み合わされる前の各実施形態が奏する各作用効果を奏することができる。

【0095】

また、図１～図７に示す実施形態では、スイッチング素子と還流ダイオードとが逆並列に接続されたアームが２つ直列に接続されたレグが３つ並列に接続された回路を有する２レベル方式の三相電圧形インバータ１４を例にとって説明したが、これには限られない。本件開示は、直流から三相交流に変換する三相の電圧形インバータであれば、例えば、中性点クランプ方式の３レベルインバータや、中性点スイッチ方式の３レベルインバータにも適用可能である。

【0096】

また、図１～図７に示す実施形態によれば、本件開示の一態様として、電力変換装置１、１Ｂ及び電力変換装置１、１Ｂらが有する制御装置２０、２０Ｂを例に説明したが、これには限られない。本件開示は、制御装置２０、２０Ｂの各部における処理ステップが行われる三相電圧形インバータの制御方法としても実現可能である。

【0097】

また、本件開示は、制御装置２０、２０Ｂの各部における処理ステップをコンピュータに実行させる三相電圧形インバータの制御プログラムとしても実現可能である。

【0098】

また、本件開示は、当該制御プログラムが記憶された記憶媒体（非一時的なコンピュータ可読媒体）としても実現可能である。制御プログラムは、例えば、ＣＤ（Compact Disc）あるいはＤＶＤ（Digital Versatile Disc）、ＵＳＢ（Universal Serial Bus）メモリ等のリムーバブルディスク等に記憶して頒布することができる。なお、制御プログラムは、制御装置２０、２０Ｂが有する不図示のネットワークインタフェース等を介してネットワーク上にアップロードされてもよく、ネットワークからダウンロードされ、記憶部３０等に格納されてもよい。

【0099】

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

【符号の説明】

【0100】

１，１Ｂ…電力変換装置（ＰＣＳ）；１１…直流電源；１２…電力系統；１３…平滑コンデンサ；１４…三相電圧形インバータ；１５…リアクトル；１６…コンデンサ；１７…電流計；１８…電圧計；２０，２０Ｂ…制御装置；２１…加算値算出部；２２…実効値算出部；２３，２３Ｂ…係数決定手段；２４…制御量算出部；２５…出力電圧指令信号制御部；２６…ＰＷＭ制御部；３０…記憶部；９１…プロセッサ；９２…メモリ；９３…ハードウェア；１００…電力変換装置；１２０…制御装置；１２１…加算値算出部；１２４…制御量算出部；１２５…出力電圧指令信号制御部；１２６…ＰＷＭ制御部；Ｃ…キャリア信号；Ｄｕ１，Ｄｕ２，Ｄｖ１，Ｄｖ２，Ｄｗ１，Ｄｗ２…還流ダイオード；ｆ…キャリア周波数；ｋ…係数（ゲイン）；Ｐ…電力指令；Ｑｕ１，Ｑｕ２，Ｑｖ１，Ｑｖ２，Ｑｗ１，Ｑｗ２…スイッチング素子；Ｖ１…出力電圧指令信号（第一出力電圧指令信号）；Ｖ２…出力電圧指令信号（第二出力電圧指令信号）；Ｖｄ…ｄ軸電圧指令信号；ＶＨ…端子間電圧；Ｖｑ…ｑ軸電圧指令信号；Ｖｕ１…Ｕ相出力電圧指令信号；Ｖｖ１…Ｖ相出力電圧指令信号；Ｖｗ１…Ｗ相出力電圧指令信号；Ｖｕ２…Ｕ相出力電圧指令信号；Ｖｖ２…Ｖ相出力電圧指令信号；Ｖｗ２…Ｗ相出力電圧指令信号；ｘ…出力電圧指令の実効値（振幅，電圧指令振幅）；ｙ…直流電圧の値；ｚ…出力力率指令

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】