特許 7560036 ブリッジ・アーム・スイッチング・トランジスタの駆動回路、駆動回路、電力変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-24

(45)【発行日】2024-10-02

(54)【発明の名称】ブリッジ・アーム・スイッチング・トランジスタの駆動回路、駆動回路、電力変換器

(51)【国際特許分類】

   H03K 17/10 20060101AFI20240925BHJP

   H01L 21/8234 20060101ALI20240925BHJP

   H01L 27/06 20060101ALI20240925BHJP

   H01L 27/088 20060101ALI20240925BHJP

   H02M 1/08 20060101ALI20240925BHJP

   H03K 17/687 20060101ALI20240925BHJP

【ＦＩ】

H03K17/10

H01L27/06 102A

H01L27/088 331B

H01L27/088 331D

H02M1/08 A

H03K17/687 F

【請求項の数】 15

【外国語出願】

(21)【出願番号】P 2022107020

(22)【出願日】2022-07-01

(65)【公開番号】P2023008987

(43)【公開日】2023-01-19

【審査請求日】2022-08-08

(31)【優先権主張番号】202110753639.7

(32)【優先日】2021-07-02

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】プオン，シーンチアーン

(72)【発明者】

【氏名】ドーン，シャオチーン

(72)【発明者】

【氏名】ウエン，ジーン

【審査官】工藤 一光

(56)【参考文献】

【文献】特開２００９－２６６９３３（ＪＰ，Ａ）

【文献】特開２００６－８１２５５（ＪＰ，Ａ）

【文献】特開平８－９７７０６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０２１１９５８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００３／０２３１０４６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ１／０８－１／０９６

Ｈ０２Ｍ７／４８－７／５３９５

Ｈ０３Ｋ１７／１０

Ｈ０３Ｋ１７／６８７－１７／６９５

Ｈ０３Ｋ１９／０１７５－１９／０１８５

Ｈ０１Ｌ２１／８２３２－２１／８２４９

Ｈ０１Ｌ２５／００－２５／１８

Ｈ０１Ｌ２７／０８５－２７／０９８

(57)【特許請求の範囲】

【請求項1】

ブリッジ・アーム・スイッチング・トランジスタの駆動回路であって、当該ブリッジ・アーム・スイッチング・トランジスタは、第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタを含み、前記第１のスイッチング・トランジスタの第１の端子が電源に接続され、前記第１のスイッチング・トランジスタの第２の端子が前記第２のスイッチング・トランジスタの第１の端子に接続され、前記第２のスイッチング・トランジスタの第２の端子が接地され、
当該駆動回路は、低電圧領域と、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域とを含み、該少なくとも２つの高電圧領域は、第１の高電圧領域及び第２の高電圧領域を含み、前記第１の高電圧領域は第１の電圧ドメインに対応し、前記第２の高電圧領域は第２の電圧ドメインに対応し、前記第１の電圧ドメインの電圧が前記第２の電圧ドメインの電圧とは異なり、
前記第２のスイッチング・トランジスタを駆動するように構成された半導体デバイスが、前記低電圧領域に配置され、
Ｐ型半導体デバイスが、前記第１の高電圧領域及び前記第２の高電圧領域のそれぞれに配置され、前記Ｐ型半導体デバイスは、前記第１のスイッチング・トランジスタを駆動するように構成され、
当該駆動回路は、ボンドワイヤ及び電圧変換回路をさらに含み、
該電圧変換回路は、前記第１の高電圧領域に位置し、前記電圧変換回路は、前記第１の電圧ドメインの前記電圧を前記第２の電圧ドメインの前記電圧に変換するように構成され、
前記ボンドワイヤは、前記電圧変換回路の出力電圧を前記第２の高電圧領域に接続するように構成される、
駆動回路。

【請求項2】

前記少なくとも２つの絶縁リングは、第１の絶縁リング及び第２の絶縁リングを含み、
前記第１の絶縁リングは前記第１の高電圧領域を取り囲み、前記第２の絶縁リングは前記第２の高電圧領域を取り囲み、
前記低電圧領域は、前記第１の絶縁リング及び第２の絶縁リング以外の領域である、請求項１に記載の駆動回路。

【請求項3】

前記ボンドワイヤは、前記第１の高電圧領域の電気エネルギーを前記第２の高電圧領域に伝達し、駆動信号を前記第１の高電圧領域から前記第２の高電圧領域に伝達するように構成される、請求項１又は２に記載の駆動回路。

【請求項4】

前記ボンドワイヤは、前記第１の高電圧領域のパッドと前記第２の高電圧領域のパッドとの間に直接ボンディングされる、請求項３に記載の駆動回路。

【請求項5】

前記第１の高電圧領域のパッドが前記ボンドワイヤを介して前記駆動回路のパッケージピンに接続され、前記第２の高電圧領域のパッドが前記ボンドワイヤを介して前記駆動回路の前記パッケージピンに接続され、それによって、前記第１の高電圧領域と前記第２の高電圧領域との間で電気エネルギー伝達及び駆動信号伝達が実現される、請求項３に記載の駆動回路。

【請求項6】

前記第１の高電圧領域内の全ての前記Ｐ型半導体デバイスは、同じバルク電位を有しており、前記第２の高電圧領域内の全ての前記Ｐ型半導体デバイスは、同じバルク電位を有しており、前記第１の高電圧領域内のＮ型半導体デバイス及び前記第２の高電圧領域内のＮ型半導体デバイスはそれぞれ、独立したＰウェルを有する、請求項１に記載の駆動回路。

【請求項7】

前記第１の絶縁リングと前記第２の絶縁リングとの両方が、シリコンベースである、請求項２に記載の駆動回路。

【請求項8】

前記第１の高電圧領域には、第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタが含まれ、
前記第１のＮＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタは対称的に配置され、
前記第１のＮＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタは、前記第２の高電圧領域内のミラー化同相モード抑制回路に別々に接続され、
前記第１のＮＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタは交互にオンにされ、それによって、前記第２の高電圧領域内の前記ミラー化同相モード抑制回路の２つのブランチのうちの１つがオンにされる、請求項１に記載の駆動回路。

【請求項9】

前記第２の高電圧領域には、第１のブランチ及び第２のブランチが含まれ、
前記第１のブランチには、第３のＮＭＯＳトランジスタ、第５のＮＭＯＳトランジスタ、及び第１のＰＭＯＳトランジスタが含まれ、前記第２のブランチには、第４のＮＭＯＳトランジスタ、第６のＮＭＯＳトランジスタ、及び第２のＰＭＯＳトランジスタが含まれ、
前記第１のＮＭＯＳトランジスタの第１の端子と前記第２のＮＭＯＳトランジスタの第１の端子との両方が、前記第１の高電圧領域の基準接地に接続され、前記第１のＮＭＯＳトランジスタの第２の端子がボンドワイヤを介して前記第３のＮＭＯＳトランジスタの第２の端子に接続され、前記第３のＮＭＯＳトランジスタの前記第２の端子と前記第４のＮＭＯＳトランジスタの第２の端子との両方が、前記第２の高電圧領域の基準接地に接続され、前記第３のＮＭＯＳトランジスタの第１の端子と前記第４のＮＭＯＳトランジスタの第１の端子との両方が、前記第２の高電圧領域の前記電圧に接続され、前記第２のＮＭＯＳトランジスタの第２の端子が前記ボンドワイヤを介して前記第４のＮＭＯＳトランジスタの前記第２の端子に接続され、
前記第１のＰＭＯＳトランジスタの第１の端子と前記第２のＰＭＯＳトランジスタの第１の端子との両方が、前記第２の高電圧領域の前記電圧に接続され、前記第１のＰＭＯＳトランジスタの第２の端子が前記第５のＮＭＯＳトランジスタの制御端子に接続され、前記第２のＰＭＯＳトランジスタの第２の端子が前記第６のＮＭＯＳトランジスタの制御端子に接続され、前記第５のＮＭＯＳトランジスタの第１の端子と前記第６のＮＭＯＳトランジスタの第１の端子との両方が、前記第２の高電圧領域の前記電圧に接続され、前記第５のＮＭＯＳトランジスタの第２の端子と前記第６のＮＭＯＳトランジスタの第２の端子とが、１つのコンデンサを介して前記第２の高電圧領域の前記基準接地に別々に接続される、請求項８に記載の駆動回路。

【請求項10】

前記第３のＮＭＯＳトランジスタのサイズが前記第５のＮＭＯＳトランジスタのサイズよりも大きく、前記第４のＮＭＯＳトランジスタのサイズが前記第６のＮＭＯＳトランジスタのサイズよりも大きい、請求項９に記載の駆動回路。

【請求項11】

スイッチング・トランジスタの駆動回路であって、
当該駆動回路は、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域、すなわち第１の高電圧領域及び第２の高電圧領域を含み、前記第１の高電圧領域は第１の電圧ドメインに対応し、前記第２の高電圧領域は第２の電圧ドメインに対応し、前記第１の電圧ドメインの電圧が前記第２の電圧ドメインの電圧とは異なり、
Ｐ型半導体デバイスが、前記第１の高電圧領域及び前記第２の高電圧領域のそれぞれに配置され、前記Ｐ型半導体デバイスは、第１のスイッチング・トランジスタを駆動するように構成され、
当該駆動回路は、ボンドワイヤ及び電圧変換回路をさらに含み、
該電圧変換回路は、前記第１の高電圧領域に位置し、前記電圧変換回路は、前記第１の電圧ドメインの前記電圧を前記第２の電圧ドメインの前記電圧に変換するように構成され、
前記ボンドワイヤは、前記電圧変換回路の出力電圧を前記第２の高電圧領域に接続するように構成される、
駆動回路。

【請求項12】

前記ボンドワイヤは、前記第１の高電圧領域の電気エネルギーを前記第２の高電圧領域に伝達し、駆動信号を前記第１の高電圧領域から前記第２の高電圧領域に伝達するように構成される、請求項１１に記載の駆動回路。

【請求項13】

前記ボンドワイヤは、前記第１の高電圧領域のパッドと前記第２の高電圧領域のパッドとの間に直接ボンディングされる、請求項１２に記載の駆動回路。

【請求項14】

前記第１の高電圧領域のパッドが前記ボンドワイヤを介して当該駆動回路のパッケージピンに接続され、前記第２の高電圧領域のパッドが前記ボンドワイヤを介して当該駆動回路の前記パッケージピンに接続され、それにより、前記第１の高電圧領域と前記第２の高電圧領域との間で電気エネルギー伝達及び駆動信号伝達が実現される、請求項１２に記載の駆動回路。

【請求項15】

少なくとも１つのハーフブリッジ・アームと、請求項１に記載の少なくとも１つの駆動回路又は請求項１１に記載の少なくとも１つの駆動回路とを含む電力変換器であって、
前記ハーフブリッジ・アームには、第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタが含まれ、
前記第１のスイッチング・トランジスタの第１の端子が電源に接続され、前記第１のスイッチング・トランジスタの第２の端子が前記第２のスイッチング・トランジスタの第１の端子に接続され、前記第２のスイッチング・トランジスタの第２の端子が接地され、
前記駆動回路は、前記第１のスイッチング・トランジスタ及び前記第２のスイッチング・トランジスタのそれぞれのオン／オフ状態を駆動するように構成され、
当該電力変換器は、前記電源で電圧変換を実行し、変換した電圧を出力するように構成される、
電力変換器。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、パワーエレクトロニクス技術の分野に関し、特に、ブリッジ・アーム・スイッチング・トランジスタ（bridge arm switching transistor）の駆動回路、駆動回路、及び電力変換器に関する。

【背景技術】

【0002】

現在、ブリッジ回路が多くのシナリオで必要とされており、例えば、整流回路及びインバータ回路がそれぞれブリッジ回路を使用して実装され、ブリッジ回路はハーフブリッジ回路又はフルブリッジ回路であり得る。しかしながら、ハーフブリッジ回路又はフルブリッジ回路に関係なく、各ブリッジ・アームは、２つのスイッチング・トランジスタ、すなわち上側（upper）スイッチング・トランジスタ及び下側（lower）スイッチング・トランジスタを含む。上側スイッチング・トランジスタの第１の端子が電源の正電極に接続され、上側スイッチング・トランジスタの第２の端子が下側スイッチング・トランジスタの第１の端子に接続され、下側スイッチング・トランジスタの第２の端子が接地される。通常、動作するときに、上側スイッチング・トランジスタ及び下側スイッチング・トランジスタは、交互にオンされるが、同時にオンにされることはない。様々な適用シナリオでは、電源の電圧が異なる。例えば、電源の電圧は数十ボルト～数百ボルトの範囲に及ぶことがあり、高電圧のシナリオでは、電源の電圧は数千ボルトになることさえあり得る。

【0003】

上側スイッチング・トランジスタが電源に直接接続されるため、上側スイッチング・トランジスタがオンにされ、下側スイッチング・トランジスタがオフにされると、上側スイッチング・トランジスタの第２の端子の電圧が、電源の電圧になる。そうではなく、上側スイッチング・トランジスタがオフにされ、下側スイッチング・トランジスタがオンにされると、上側スイッチング・トランジスタの第２の端子における電圧が接地される。上側スイッチング・トランジスタが異なる状態にある場合に、上側スイッチング・トランジスタの第２の端子の電圧は、電源電圧と接地との間で切り替えられ、電圧の変化範囲は、数百ボルト又は数千ボルトに達する可能性すらあることが分かり得る。すなわち、ブリッジ回路の適用シナリオの電圧クラスが高いほど、電圧変化の変動が大きいことを示す。

【0004】

現在、高電圧ブリッジ回路のスイッチング・トランジスタ駆動回路は、通常、高電圧領域、低電圧領域、及び高電圧領域を取り囲む高電圧絶縁（isolation）リングを含む。高電圧絶縁リングは、上側スイッチング・トランジスタの第２の端子での浮遊電圧を絶縁するように構成される。具体的には、半導体プロセスを使用して、上側スイッチング・トランジスタの駆動回路を高電圧領域に集積し、半導体プロセスを使用して、下側スイッチング・トランジスタの駆動回路を低電圧領域に集積する。ただし、高電圧領域には２つの異なる電圧ドメインがあり、異なる電圧ドメインにおけるＰ型半導体デバイスには異なるバルク電位要件がある。しかしながら、現在の製造プロセスでは、Ｐ型半導体デバイス毎に独立したＰウェルを製造することができないため、異なる電圧ドメインにおけるＰ型半導体デバイスのＮウェル分離を実現することはできない。

【発明の概要】

【0005】

前述の技術的課題を解決するために、本願は、既存の半導体製造プロセスを変更することなく、異なる電圧ドメインにおけるＰ型半導体デバイスのバルク電位の分離（isolation）を高電圧領域で実現する、ブリッジ・アーム・スイッチング・トランジスタの駆動回路、駆動回路、及び電力変換器を提供し、これにより、異なる電圧ドメインでのＰ型半導体デバイス同士の間の干渉を回避することができる。

【0006】

本願の一実施形態は、ブリッジ・アーム・スイッチング・トランジスタの駆動回路を提供する。ブリッジ・アーム・スイッチング・トランジスタは、第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタを含む。第１のスイッチング・トランジスタの第１の端子が電源に接続され、第１のスイッチング・トランジスタの第２の端子が第２のスイッチング・トランジスタの第１の端子に接続され、第２のスイッチング・トランジスタの第２の端子が接地される。駆動回路は、低電圧領域と、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域とを含み、少なくとも２つの高電圧領域は、第１の高電圧領域及び第２の高電圧領域を含む。第１の高電圧領域は第１の電圧ドメインに対応し、第２の高電圧領域は第２の電圧ドメインに対応し、第１の電圧ドメインの電圧が第２の電圧ドメインの電圧とは異なる。第２のスイッチング・トランジスタを駆動するように構成された半導体デバイスは、低電圧領域に配置される。Ｐ型半導体デバイスは、第１の高電圧領域及び第２の高電圧領域のそれぞれに配置され、Ｐ型半導体デバイスは、第１のスイッチング・トランジスタを駆動するように構成される。第１の高電圧領域及び第２の高電圧領域が絶縁リングによって相互に絶縁されるため、２つの高電圧領域に配置されたＰ型半導体デバイスは、相互に絶縁され且つ互いに独立したＮ個のウェルを有する。従って、２つの高電圧領域内のＰ型半導体デバイスは互いに干渉しない。

【0007】

本願のこの実施形態で提供する駆動回路は、少なくとも２つの絶縁リングを含む。例えば、駆動回路は、２つの絶縁リング又はそれ以上の絶縁リング、例えば３つ又は４つの絶縁リングを含み得る。絶縁リングの数量は、高電圧領域に含まれる異なる電圧ドメインの数量に基づいて決定され得る。すなわち、絶縁リングの数量は、高電圧領域内の電圧ドメインの数量と同じである。複数の絶縁リングを同時に製造することができ、複数の高電圧領域を同時に形成することができる。追加の半導体プロセスは必要ない。

【0008】

本願のこの実施形態で提供する駆動回路では、少なくとも２つの異なる絶縁リングが高電圧領域に配置されて、少なくとも２つの高電圧領域を形成し、各高電圧領域は１つの電圧ドメインに対応する。すなわち、相互に絶縁された複数の電圧ドメインが形成され、相互に絶縁された電圧ドメインは異なる電圧を有する。このようにして、異なる電圧ドメインにおけるＰ型半導体デバイス同士の間の相互絶縁を実現することができるので、異なる電圧ドメインにおけるＰ型半導体デバイスは異なるバルク電位を有し、それにより、異なる電圧ドメインにおけるＰ型半導体デバイス同士の間の相互干渉を回避する。本願のこの実施形態で提供する駆動回路では、異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有するという要件は、既存の半導体プロセスを変更することなく実現することができ、それによって、異なる電圧ドメインにおけるＰ型半導体デバイスは相互に絶縁されたＮ個のウェルを有する。従って、異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有するという要件は、この方法で迅速に満たすことができる。また、複数の絶縁リングを同時に製造することができ、複数の高電圧領域を同時に形成することができる。追加の半導体プロセスは必要ない。

【0009】

可能な実施態様では、少なくとも２つの絶縁リングは、第１の絶縁リング及び第２の絶縁リングを含む。第１の絶縁リングは第１の高電圧領域を取り囲み、第２の絶縁リングは第２の高電圧領域を取り囲む。低電圧領域は、第１の絶縁リング及び第２の絶縁リング以外の領域である。第１の絶縁リング及び第２の絶縁リングは、２つの独立した絶縁リングである。可能な方法では、低電圧領域は、第１の絶縁リングと第２の絶縁リングとの間に存在する。

【0010】

可能な実施態様では、第１の高電圧領域及び第２の高電圧領域は、電気エネルギー伝達及び信号伝達を必要とし、信号は、駆動信号及び制御信号を含む。従って、駆動回路はボンドワイヤをさらに含み、ボンドワイヤは、第１の高電圧領域の電気エネルギーを第２の高電圧領域に伝達するように構成され、さらに、駆動信号を第１の高電圧領域から第２の高電圧領域に伝達するように構成される。

【0011】

可能な実施態様では、駆動回路は、第１の高電圧領域に位置する電圧変換回路をさらに含み、電圧変換回路は、第１の電圧ドメインの電圧を第２の電圧ドメインの電圧に変換するように構成される。ボンドワイヤは、電圧変換回路の出力電圧を第２の高電圧領域に接続するように構成される。電圧変換回路はバック（buck：降圧）変換回路であってもよい。具体的には、電圧変換回路は、第１の電圧ドメインの電圧を降圧し、降圧した電圧をボンドワイヤを介して第２の電圧ドメインに伝達する。つまり、第２の電圧ドメインの電圧は、第１の電圧ドメインの電圧よりも低くなる。

【0012】

可能な実施態様では、第１の高電圧領域と第２の高電圧領域との間のボンドワイヤに対して２つの実施態様が存在する。

【0013】

第１の実施態様は、ボンドワイヤが、第１の高電圧領域のパッドと第２の高電圧領域のパッドとの間に直接ボンディングされることである。この実施態様は、簡素であり、内部ワイヤ・ボンディングを実施することができる。

【0014】

第２の実施態様は、第１の高電圧領域のパッドがボンドワイヤを介して駆動回路のパッケージピンに接続され、第２の高電圧領域のパッドがボンドワイヤを介して駆動回路のパッケージピンに接続され、それによって、第１の高電圧領域と第２の高電圧領域との間で電気エネルギー伝達及び駆動信号伝達が実現されることである。この実施態様では、パッケージ化による間接接続を実現することができる。

【0015】

可能な実施態様では、第１の高電圧領域内の全てのＰ型半導体デバイスは、同じバルク電位を有する。具体的には、第１の高電圧領域内の全てのＰ型半導体デバイスが同じＮウェルを有する、すなわち、Ｎウェルが共有される。このようにして、プロセスを簡素化することができ、製造が簡素である。第２の高電圧領域内の全てのＰ型半導体デバイスは、同じバルク電位を有する。具体的には、第２の高電圧領域内の全てのＰ型半導体デバイスが同じＮウェルを有する、すなわち、Ｎウェルが共有される。しかしながら、２つの高電圧領域はＮウェルを共有しない。従って、２つの高電圧領域内のＰ型半導体デバイス同士の間で、同じバルク電位によって引き起こされる信号干渉を回避することができる。第１の高電圧領域内のＮ型半導体デバイス及び第２の高電圧領域内のＮ型半導体デバイスはそれぞれ、独立したＰウェルを有する。具体的には、２つの高電圧領域及び低電圧領域のＮ型半導体デバイスのそれぞれが、独立したＰウェルを有する。

【0016】

可能な実施態様では、第１の絶縁リングと第２の絶縁リングとの両方がシリコンベースである。

【0017】

本願のこの実施形態で提供する駆動回路が、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域を含むので、異なる高電圧領域の間に信号伝達が存在する。例えば、第１の高電圧領域及び第２の高電圧領域は、ボンドワイヤを介して相互接続され、寄生インダクタンスがボンドワイヤのそれぞれによって生成され得る。この場合に、干渉が発生する。干渉を避けるために、可能な実施態様では、第１の高電圧領域は、第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタを含む。第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタは対称的に配置される。第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタは、第２の高電圧領域内のミラー化（mirrored：ミラーリングされた）同相モード（common-mode）抑制回路に別々に接続される。第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタは交互にオンにされ、それによって、第２の高電圧領域内のミラー化同相モード抑制回路の２つのブランチ（branch）のうちの１つがオンにされる。

【0018】

可能な実施態様では、第２の高電圧領域には、第１のブランチ及び第２のブランチが含まれる。第１のブランチには、第３のＮＭＯＳトランジスタ、第５のＮＭＯＳトランジスタ、及び第１のＰＭＯＳトランジスタが含まれる。第２のブランチには、第４のＮＭＯＳトランジスタ、第６のＮＭＯＳトランジスタ、及び第２のＰＭＯＳトランジスタが含まれる。第１のＮＭＯＳトランジスタの第１の端子と第２のＮＭＯＳトランジスタの第１の端子との両方が、第１の高電圧領域の基準接地に接続され、第１のＮＭＯＳトランジスタの第２の端子がボンドワイヤを介して第３のＮＭＯＳトランジスタの第２の端子に接続され、第３のＮＭＯＳトランジスタの第２の端子と第４のＮＭＯＳトランジスタの第２の端子との両方が、第２の高電圧領域の基準接地に接続される。第３のＮＭＯＳトランジスタの第１の端子と第４のＮＭＯＳトランジスタの第１の端子との両方が、第２の高電圧領域の電圧に接続される。第２のＮＭＯＳトランジスタの第２の端子が、ボンドワイヤを介して第４のＮＭＯＳトランジスタの第２の端子に接続される。第１のＰＭＯＳトランジスタの第１の端子と第２のＰＭＯＳトランジスタの第１の端子との両方が、第２の高電圧領域の電圧に接続される。第１のＰＭＯＳトランジスタの第２の端子が第５のＮＭＯＳトランジスタの制御端子に接続され、第２のＰＭＯＳトランジスタの第２の端子が第６のＮＭＯＳトランジスタの制御端子に接続される。第５のＮＭＯＳトランジスタの第１の端子と第６のＮＭＯＳトランジスタの第１の端子との両方が、第２の高電圧領域の電圧に接続される。第５のＮＭＯＳトランジスタの第２の端子及び第６のＮＭＯＳトランジスタの第２の端子が、１つのコンデンサを介して第２の高電圧領域の基準接地に別々に接続される。

【0019】

２つの高電圧ベイスン（basins）のそれぞれにミラーリングされた差動回路が存在し、差動回路は、２つの高電圧ベイスンによって発生する同相モード信号干渉を抑制するように配置される。２つの高電圧ベイスンの電位変換が一致しない場合に、大きな同相モード信号が生成され、寄生容量とボンドワイヤの寄生インダクタンスとが一致しない場合に、同相モード信号は差動モード信号に変換される。この場合に、回路は故障する。従って、本願のこの実施形態で提供する同相モード抑制回路は、前述の技術的課題を解決し、同相モード信号が差動モード信号に変換されるケースを回避することができる。

【0020】

可能な実施態様では、より多くの電流が負荷抵抗側に流れ込むことを保証し、信号伝達の遅延を減少させるために、第３のＮＭＯＳトランジスタのサイズが第５のＮＭＯＳトランジスタのサイズより大きく、第４のＮＭＯＳトランジスタのサイズが第６のＮＭＯＳトランジスタのサイズよりも大きい。

【0021】

本願の一実施形態は、スイッチング・トランジスタの駆動回路をさらに提供する。駆動回路は、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域、すなわち第１の高電圧領域及び第２の高電圧領域を含む。第１の高電圧領域は第１の電圧ドメインに対応し、第２の高電圧領域は第２の電圧ドメインに対応し、第１の電圧ドメインの電圧が第２の電圧ドメインの電圧とは異なる。第１の高電圧領域及び第２の高電圧領域はそれぞれＰ型半導体デバイスを配置するように構成され、Ｐ型半導体デバイスは第１のスイッチング・トランジスタを駆動するように構成される。第１の高電圧領域及び第２の高電圧領域が絶縁リングによって相互に絶縁されるため、２つの高電圧領域に配置されたＰ型半導体デバイスは、相互に絶縁され且つ互いに独立したＮ個のウェルを有する。従って、２つの高電圧領域内のＰ型半導体デバイスは互いに干渉しない。

【0022】

可能な実施態様では、駆動回路はボンドワイヤをさらに含む。ボンドワイヤは、第１の高電圧領域の電気エネルギーを第２の高電圧領域に伝達するように構成され、さらに、駆動信号を第１の高電圧領域から第２の高電圧領域に伝達するように構成される。

【0023】

可能な実施態様では、駆動回路は、電圧変換回路をさらに含む。電圧変換回路は、第１の高電圧領域に位置し、電圧変換回路は、第１の電圧ドメインの電圧を第２の電圧ドメインの電圧に変換するように構成される。ボンドワイヤは、電圧変換回路の出力電圧を第２の高電圧領域に接続するように構成される。

【0024】

可能な実施態様では、ボンドワイヤは、第１の高電圧領域のパッドと第２の高電圧領域のパッドとの間に直接ボンディングされる。

【0025】

可能な実施態様では、第１の高電圧領域のパッドが、ボンドワイヤを介して駆動回路のパッケージピンに接続され、第２の高電圧領域のパッドが、ボンドワイヤを介して駆動回路のパッケージピンに接続され、それによって、第１の高電圧領域と第２の高電圧領域との間で電気エネルギー伝達及び駆動信号伝達が実現される。

【0026】

本願の一実施形態は、電力変換器をさらに提供する。電力変換器は、少なくとも１つのハーフブリッジ・アームと、前述の実施形態で説明した少なくとも１つの駆動回路とを含む。ハーフブリッジ・アームには、第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタが含まれる。第１のスイッチング・トランジスタの第１の端子が電源に接続され、第１のスイッチング・トランジスタの第２の端子が第２のスイッチング・トランジスタの第１の端子に接続され、第２のスイッチング・トランジスタの第２の端子が接地される。駆動回路は、第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタのそれぞれのオン／オフ状態を駆動するように構成される。電力変換器は、電源で電圧変換を実行し、変換した電圧を出力するように構成される。

【0027】

本願は、少なくとも以下の利点を有する：

【0028】

本願の実施形態で提供する駆動回路では、少なくとも２つの異なる絶縁リングが高電圧領域に配置されて、少なくとも２つの高電圧領域を形成し、各高電圧領域は１つの電圧ドメインに対応し、すなわち、相互に絶縁された複数の電圧ドメインが形成される。相互に絶縁された電圧ドメインは異なる電圧を有し、例えば、第１の電圧ドメインは第１の電圧に対応し、第２の電圧ドメインは第２の電圧に対応する。対応するＰ型半導体デバイスが各電圧ドメインに配置されるので、異なる電圧ドメインにおけるＰ型半導体デバイス同士の間の相互絶縁を実現することができる。例えば、第１の電圧ドメインに配置されたＰ型半導体デバイスは第１の電圧のＮウェルを有し、第２の電圧ドメインに配置されたＰ型半導体デバイスは第２の電圧のＮウェルを有し、２つの電圧ドメインに対応するＰ型半導体デバイスのＮ型電位は異なる。従って、異なる電圧ドメインにおけるＰ型半導体デバイスは、異なるバルク電位を有し、それにより、異なる電圧ドメインにおけるＰ型半導体デバイス同士の間の相互干渉が回避される。本願の実施形態で提供する駆動回路では、異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有するという要件は、既存の半導体プロセスを変更することなく実現することができ、それによって、異なる電圧ドメインにおけるＰ型半導体デバイスは、相互に絶縁されたＮ個ウェルを有する。従って、異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有するという要件は、この方法で迅速に満たすことができる。また、複数の絶縁リングを同時に製造することができ、複数の高電圧領域を同時に形成することができる。追加の半導体プロセスは必要ない。

【図面の簡単な説明】

【0029】

【図1】本願の一実施形態による高電圧ブリッジ回路の駆動回路の概略図である。

【図2】図１に対応する駆動回路の集積の概略図である。

【図3】図２に対応する集積回路の断面の概略図である。

【図4】本願の一実施形態によるブリッジ・アーム・スイッチング・トランジスタの駆動回路の概略図である。

【図5】本願の一実施形態による２つの高電圧領域の間で相互接続を実施する概略図である。

【図6】本願の一実施形態による２つの高電圧領域の間で相互接続を実施する概略図である。

【図7】本願の一実施形態による複数の絶縁リングを含む駆動回路の断面図である。

【図8】本願の一実施形態による別の駆動回路の概略図である。

【図9】図８に対応する等価回路の概略図である。

【図10】本願の一実施形態によるブリッジ・アーム・スイッチング・トランジスタの駆動回路の概略図である。

【図11】本願の一実施形態による別の駆動回路の概略図である。

【図12】本願の一実施形態による別の駆動回路の概略図である。

【図13】本願の一実施形態による電力変換器の概略図である。

【発明を実施するための形態】

【0030】

以下では、本願の実施形態における添付の図面を参照して、本願の実施形態における技術的解決策について説明する。

【0031】

以下の説明における「第１の」及び「第２の」等の単語は、単に説明の目的で使用され、相対的な重要性を示す又は暗示するもの、又は示した技術的特徴の数量を暗示的に示すものと理解すべきでない。従って、「第１の」又は「第２の」によって限定される特徴には、明示的又は暗示的に１つ又は複数の特徴が含まれ得る。本願の説明において、特に明記しない限り、「複数」は、２つ又は２つを超えることを意味する。

【0032】

本願では、特に明記及び限定しない限り、「接続」という用語は広義に理解すべきである。例えば、「接続」は、固定接続であってもよく、着脱可能な接続であってもよく、又は一体化であってもよく、そして直接接続であってもよく、又は中間媒体を使用して実現される間接接続であってもよい。また、「結合」という用語は、信号伝達（伝送）の電気的接続を実現する方法であり得る。「結合」は、直接的な電気的接続であってもよく、又は中間媒体を使用して実現される間接的な電気的接続であってもよい。

【0033】

当業者が本願の実施形態で提供する技術的解決策をよりよく理解できるようにするために、以下ではまず、添付の図面を参照して技術的解決策の適用シナリオについて説明する。

【0034】

本願の実施形態は、スイッチング・トランジスタの駆動回路に関し、特に、ブリッジ回路におけるスイッチング・トランジスタの駆動回路に関する。具体的には、駆動回路は、電源に接続された、ブリッジ回路のスイッチング・トランジスタを駆動するように構成される。

【0035】

図１は、高電圧ブリッジ回路の駆動回路の概略図である。

【0036】

本願の実施形態で言及する高電圧は、通常、数百ボルトを超え、例えば、電気自動車の分野、太陽光発電の分野、又は二次電源の分野で使用される電圧である。太陽光発電システムを例として使用する。太陽電池モジュールは直流を出力するため、インバータは直流を交流に変換する必要がある。通常、インバータはブリッジ回路を含み、インバータの入力電圧は、通常数百ボルト又は数千ボルトにもなる。従って、ブリッジ回路に接続される電圧は、数百ボルト又は数千ボルトにもなる。

【0037】

図１では、ハーフブリッジ回路を例として使用する。ハーフブリッジ回路は、直列に接続された上側スイッチング・トランジスタ及び下側スイッチング・トランジスタ、すなわち第１のスイッチング・トランジスタＱ１及び第２のスイッチング・トランジスタＱ２を含む。第１のスイッチング・トランジスタＱ１の第１の端子が電源ＶＩＮに接続され、第１のスイッチング・トランジスタＱ１の第２の端子ＳＷが第２のスイッチング・トランジスタＱ２の第１の端子に接続され、第２のスイッチング・トランジスタＱ２の第２の端子が接地ＰＧＮＤされる。ＶＩＮの電圧クラスは、本願のこの実施形態では限定されず、例えば、電圧クラスは、数百ボルト～数千ボルトの範囲であり得る。

【0038】

図１から、第１のスイッチング・トランジスタＱ１がオンにされ、第２のスイッチング・トランジスタＱ２がオフにされるときに、ＳＷ点の電圧がＶＩＮの電圧となり、第１のスイッチング・トランジスタＱ１がオフにされ、第２のスイッチング・トランジスタＱ２がオンにされるときに、ＳＷ点の電圧はＰＧＮＤの電圧になることが分かり得る。２つのスイッチング・トランジスタのそれぞれのオン／オフ状態が切り替わるときに、ＳＷ点の電圧がＶＩＮとＰＧＮＤとの間で変動することが分かり得る。低電圧領域２０内の半導体デバイスに対するＳＷ点での電圧変動の影響を回避するために、絶縁リングを使用して、高電圧領域を低電圧領域から絶縁する。

【0039】

ハーフブリッジ回路の２つのスイッチング・トランジスタに対応する駆動回路は、高電圧領域１０及び低電圧領域２０を含む。第１のスイッチング・トランジスタＱ１に接続される電圧がハイ（high）であり、第２のスイッチング・トランジスタＱ２に接続される電圧がロー（low）であるため、高電圧領域１０は第１のスイッチング・トランジスタＱ１に対応し、低電圧領域２０は第２のスイッチング・トランジスタＱ２に対応する。高電圧領域１０は、２つの異なる電圧ドメイン（voltage domain）、すなわち第１の電圧ドメイン１１及び第２の電圧ドメイン１２を含み、第１の電圧ドメイン１１は電圧ＶＢに対応し、第２の電圧ドメイン１２は電圧ＶＤＤＨに対応する。

【0040】

図２は、図１に対応する駆動回路の集積の概略図である。

【0041】

図２から、駆動回路は、半導体プロセスを使用して集積回路を形成することによって実際の製品に実装することができ、集積回路は、高電圧領域１０、低電圧領域２０、及び絶縁リング３０を含むことが分かり得る。

【0042】

集積回路は、バルクシリコン高電圧（BIPOLAR-CMOS-DMOS, BCD）プロセスを使用する。集積回路は、通常Ｐ型基板上に集積される。低電圧領域２０に対する図１のＳＷ点での電圧変動の影響を軽減するために、絶縁リング３０を配置することができ、高電圧領域１０及び低電圧領域２０は絶縁リング３０によって絶縁される。

【0043】

図３は、図２に対応する集積回路の断面の概略図である。

【0044】

絶縁リング３０の左側が低電圧領域であり、絶縁リング３０の右側が高電圧領域である。本願のこの実施形態は、主に高電圧領域部分について説明する。高電圧領域は、Ｎ型埋込み層（ＮＢＬ）１０２を介してＰ型基板１０１に接続され、Ｐ型基板１０１と高電圧領域との間の電圧差は、逆ＰＮ接合によって絶縁される。ＮＢＬは、第１のＮ型埋込み層である。

【0045】

図３から、高電圧領域では、Ｎ型半導体デバイスはＮＭＯＳを例として使用することが分かり得る。各ＮＭＯＳは、独立したＰウェル１０４に別々に集積することができる。すなわち、各ＮＭＯＳは独立したＰウェルを有する。図３はＮＭＯＳを１つだけ示している。従って、複数のＰウェルを作製することにより、バルク電位の異なるＮＭＯＳを作製することができる。

【0046】

Ｐ型半導体デバイスは、ＰＭＯＳを例として使用する。ＰＭＯＳは、高電圧領域によって共有されるＮウェル１０３に集積される。例えば、２つのＰＭＯＳトランジスタはそれぞれＰＭＯＳ１及びＰＭＯＳ２であり、ＰＭＯＳ１及びＰＭＯＳ２は同じＮウェル１０３を共有する。ＰＭＯＳのＮウェル１０３はＮ－を使用して実現される。Ｎ－は第２のＮ型埋込み層であり、ＮＢＬとＮ－との相違は、Ｎ－のドーピング濃度がＮＢＬのドーピング濃度よりも高いことである。従って、現在の半導体プロセス条件では、高電圧領域内の全てのＰ型半導体デバイスは同じバルク電位を有する。

【0047】

さらに図１を参照する。ハーフブリッジ・アームの高電圧領域には２つの異なる電圧ドメインが含まれ、２つの異なる電圧ドメインにはそれぞれＰＭＯＳが含まれる。図３に示される構造が使用される場合に、異なるＰＭＯＳは同じＮウェル１０３を有し、２つの異なる電圧ドメインにおけるＰＭＯＳ同士の間に干渉がある。

【0048】

従って、現在の半導体製造プロセスは、異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有するという要件を満たすことができない。半導体製造プロセスを改良すると、それまでの製造ラインのプロセスステップを変更する必要があり、開発に多くの時間を費やす必要がある。従って、異なるＰ型半導体デバイスが異なるバルク電位を有するという要件を迅速に満たすことはできない。

【0049】

ブリッジ・アーム・スイッチング・トランジスタの駆動回路の実施形態
高電圧駆動回路内の異なるＰ型半導体デバイスが異なるバルク電位を有するという要件を満たすために、本願のこの実施形態では、ブリッジ・アーム・スイッチング・トランジスタの駆動回路を製造するときに、複数の絶縁リングが、高電圧領域の異なる電圧ドメインの数量に基づいて製造される。つまり、電圧ドメインの数量は絶縁リングの数量と同じであり、電圧ドメイン及び絶縁リングは１対１の対応関係にある。同じ電圧ドメインにおけるＰ型半導体デバイスは、同じ絶縁リングによって絶縁される領域に位置し得、異なる電圧ドメインにおけるＰ型半導体デバイスは、異なる絶縁リングに位置し、それにより、異なる電圧ドメインにおけるＰ型半導体デバイス同士の間の相互干渉を回避する。

【0050】

図１に示されるように、図１に示される駆動回路の高電圧領域は２つの電圧ドメインを含み、ここで、２つの電圧ドメインはそれぞれ、第１の電圧ＶＢ及び第２の電圧ＶＤＤＨに対応し、第２の電圧ＶＤＤＨは、第１の電圧ＶＢに対して降圧変換を実行することによって得られる。従って、第２の電圧ＶＤＤＨは第１の電圧ＶＢより小さい。従って、本願のこの実施形態では、２つの絶縁リングを配置することにより、第１の電圧ＶＢに接続されるＰ型半導体デバイスと第２の電圧ＶＤＤＨに接続されるＰ型半導体デバイスとを絶縁することができる。絶縁リングが現在の半導体製造プロセスで製造できるため、既存のプロセスを変更する必要がなく、プロセスの変更及び更新によって引き起こされる時間遅延が回避される。

【0051】

添付の図面を参照して、以下では、本願のこの実施形態で提供するブリッジ・アーム・スイッチング・トランジスタの駆動回路の実施態様について詳細に説明する。ブリッジ回路がハーフブリッジ回路であるか又はフルブリッジ回路であるかは、本願のこの実施形態では限定されない。例えば、ハーフブリッジ回路には１つのブリッジ・アームが含まれ、フルブリッジ回路には２つのブリッジ・アームが含まれる。本願のこの実施形態では、説明のための例として、１つのブリッジ・アーム内の２つのスイッチング・トランジスタのみを使用する。ブリッジ・アームの上側トランジスタ及び下側トランジスタはそれぞれ、１つのスイッチング・トランジスタを使用して実現される。あるいはまた、１つのスイッチング・トランジスタの機能を実現できれば、少なくとも２つのスイッチング・トランジスタを使用して上側トランジスタを実現してもよく、下側トランジスタも同様に実現される。これは、本願のこの実施形態では限定されない。

【0052】

図４は、本願の一実施形態によるブリッジ・アーム・スイッチング・トランジスタの駆動回路の概略図である。

【0053】

本願のこの実施形態で提供するブリッジ・アーム・スイッチング・トランジスタの駆動回路は、ブリッジ・アーム・スイッチング・トランジスタのゲートに駆動信号を出力して、ブリッジ・アーム・スイッチング・トランジスタのオン／オフ状態を制御するように構成される。ブリッジ・アーム・スイッチング・トランジスタは、第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタを含む。第１のスイッチング・トランジスタの第１の端子が電源に接続され、第１のスイッチング・トランジスタの第２の端子が第２のスイッチング・トランジスタの第１の端子に接続され、第２のスイッチング・トランジスタの第２の端子が接地される。第１のスイッチング・トランジスタ及び第２のスイッチング・トランジスタについては、図１を参照されたい。詳細については、ここでは再び説明しない。

【0054】

駆動回路は、低電圧領域２０と、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域とを含む。例えば、２つの絶縁リングはそれぞれ、第１の絶縁リング３１及び第２の絶縁リング３２である。第１の高電圧領域１１は第１の絶縁リング３１によって絶縁され、第２の高電圧領域１２は第２の絶縁リング３２によって絶縁される。第１の高電圧領域１１は第１の電圧ドメインに対応し、第２の高電圧領域１２は第２の電圧ドメインに対応する。第１の電圧ドメインの電圧が、第２の電圧ドメインの電圧とは異なる。

【0055】

低電圧領域２０は、第２のスイッチング・トランジスタを駆動する駆動回路に半導体デバイスを配置するように構成される。換言すれば、第２のスイッチング・トランジスタを駆動する半導体デバイスは、低電圧領域２０に配置される。

【0056】

駆動回路に使用され且つ第２のスイッチング・トランジスタを駆動するように構成された半導体デバイスは、低電圧領域に配置される。

【0057】

第１の高電圧領域１１は、第１の電圧ドメインのＰ型半導体デバイスを、第１のスイッチング・トランジスタを駆動する駆動回路に配置するように構成され、第２の高電圧領域１２は、第２の電圧ドメインのＰ型半導体デバイスを、第１のスイッチング・トランジスタを駆動する駆動回路に配置するように構成される。換言すると、第１の電圧ドメインのＰ型半導体デバイスは第１の高電圧領域１１に配置され、第２の電圧ドメインのＰ型半導体デバイスは第２の高電圧領域１２に配置される。第１の電圧ドメインのＰ型半導体デバイス及び第２の電圧ドメインのＰ型半導体デバイスは、異なるバルク電位を有する。具体的には、第１のスイッチング・トランジスタに接続される電圧は、第２のスイッチング・トランジスタに接続される電圧よりも高い。従って、第１の高電圧領域１１及び第２の高電圧領域１２はそれぞれ、第１のスイッチング・トランジスタに対応する半導体デバイスを駆動回路に配置するように構成される。

【0058】

さらに、高電圧領域は、少なくとも２つの異なる電圧ドメインを含む。従って、電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有するのを可能にするために、本願のこの実施形態では、各電圧ドメインを絶縁するために複数の絶縁リングが配置される。より多くの電圧ドメインが存在するときに、より多くの数量の絶縁リングが配置され得ることを理解すべきである。例えば、３つの異なる電圧ドメインはそれぞれ、１９Ｖ、６Ｖ、及び３．３Ｖである。３つの異なる電圧ドメインは、対応する３つの異なる絶縁リングによって絶縁され得る。

【0059】

本願のこの実施形態では、２つの絶縁リングは限定されない。説明を容易にするために、高電圧領域が２つの異なる電圧ドメインを含むことを説明の例として使用し、２つの絶縁リング、すなわち第１の絶縁リング３１及び第２の絶縁リング３２が対応して配置される。

【0060】

特定の実施態様では、図４に示されるように、第１の絶縁リング３１は第１の高電圧領域１１を取り囲み、第２の絶縁リング３２は第２の高電圧領域１２を取り囲む。低電圧領域は、第１の絶縁リング３１及び第２の絶縁リング３２以外の領域である。一実施態様では、低電圧領域２０は、第１の絶縁リング３１及び第２の絶縁リング３２を取り囲む。具体的には、２つの独立した高電圧ベイスン（高電圧領域は、高電圧ベイスンとも呼ばれ得る）は、２つの異なる電圧ドメインの間の絶縁（分離）を実現するために、同じベース１００で製造され得る。例えば、第１の絶縁リング３１によって絶縁される第１の高電圧領域１１は、図１の第１の電圧ドメインＶＢ－ＳＷに対応し、第２の絶縁リング３２によって絶縁される第２の高電圧領域１２は、図１の第２の電圧ドメインＶＤＤＨ－ＳＷに対応する。

【0061】

図１からも、第１の高電圧領域と第２の高電圧領域との間で電気エネルギー伝達及び信号伝達が必要であることが分かり得る。従って、ボンドワイヤ（bond wire）を使用して、２つの高電圧領域の間で電気エネルギー伝達及び信号伝達を実現することができる。すなわち、ボンドワイヤは、第１の高電圧領域の電気エネルギーを第２の高電圧領域に伝達するように構成され、さらに、駆動信号を第１の高電圧領域から第２の高電圧領域に伝達するように構成される。例えば、電気エネルギーの伝達は、ＶＤＤＨを第１の高電圧領域から第２の高電圧領域に伝達することをいう。ＶＤＤＨは、実際には、第１の高電圧領域内の電圧変換回路で変換して得られるＶＢである。信号の伝達とは、スイッチング・トランジスタの駆動信号を第１の高電圧領域から第２の高電圧領域に伝達することをいう。すなわち、本願のこの実施形態で提供する駆動回路は、電圧変換回路をさらに含む。電圧変換回路は、第１の高電圧領域に位置し、電圧変換回路は、第１の電圧ドメインの電圧を第２の電圧ドメインの電圧に変換するように構成される。ボンドワイヤは、電圧変換回路の出力電圧を第２の高電圧領域に接続するように構成される。

【0062】

可能な実施態様では、電圧変換回路は、線形電圧レギュレータ回路を使用して実装することができ、線形電圧レギュレータ回路は、降圧と電圧調整との両方を実施することができる。

【0063】

以下では、例を使用して、第１の高電圧領域と第２の高電圧領域との間の電気エネルギー伝達及び信号伝達の２つの実施態様について説明する。

【0064】

第１の実施態様は次の通りである：

【0065】

図５は、本願の一実施形態による２つの高電圧領域の間で相互接続を実施する概略図である。

【0066】

図５に示されるように、ボンドワイヤは、第１の高電圧領域１１のパッドＰＡＤと、第２の高電圧領域１２のパッドＰＡＤとの間に直接ボンディングされる。具体的には、第１の高電圧領域１１の電圧ＶＤＤＨが、ボンドワイヤ５０１を介して第２の高電圧領域１２のＶＤＤＨに直接接続され、全てのボンドワイヤはパッド上にボンディングされて、相互接続を実現する。同様に、第１の高電圧領域１１と第２の高電圧領域１２との間の信号伝達も、パッド上にボンドワイヤ５０２をボンディングすることによって直接実施される。

【0067】

パッドに対してボンドワイヤを使用して直接実施することに加えて、第１の高電圧領域１１と第２の高電圧領域１２との間の電気エネルギー伝達及び信号伝達は、代替的に、パッケージピンを使用して実施することができる。以下では、添付の図面を参照して詳細に説明を行う。

【0068】

第２の実施態様は次の通りである：

【0069】

図６は、本願の一実施形態による２つの高電圧領域の間で相互接続を実施する概略図である。

【0070】

図６から、駆動回路のパッケージピンが、ＶＢピン及びＶＤＤＨピンとして配置されることが分かり得る。第１の高電圧領域１１のパッドがボンドワイヤ５０１を介して駆動回路のパッケージピンＶＤＤＨに接続され、第２の高電圧領域１２のパッドもボンドワイヤ５０１を介して駆動回路のパッケージピンＶＤＤＨに接続されて、第１の高電圧領域１１のＶＤＤＨと第２の高電圧領域１２のＶＤＤＨとの間の電気的接続を実現する。同様に、第１の高電圧領域１１と第２の高電圧領域１２との間の駆動信号の相互接続も、パッケージピンを使用して実装することができる。すなわち、この実施形態では、パッケージピンを使用して、第１の高電圧領域と第２の高電圧領域との間で電気エネルギー伝達及び駆動信号伝達を実現する。

【0071】

上記は説明のための単なる例であることを理解されたい。第１の高電圧領域と第２の高電圧領域との間の電気エネルギー伝達及び駆動信号伝達は、異なる相互接続方式で実現してもよい。例えば、電気エネルギーの伝達はパッケージピンを使用して実現され、駆動信号の相互接続はボンドワイヤを直接ボンディングすることによって実現される。

【0072】

当業者が本願のこの実施形態で提供するブリッジ・アーム・スイッチング・トランジスタの駆動回路をよりよく理解できるようにするために、以下では、断面図を参照して説明を行う。

【0073】

図７は、本願の一実施形態による、複数の絶縁リングを含む駆動回路の断面図である。

【0074】

図７では、駆動回路が２つの絶縁リング、すなわち第１の絶縁リング３１及び第２の絶縁リング３２を含むということを、引き続き説明のための例として使用する。

【0075】

第１の絶縁リング３１は第１の電圧ドメインＶＢに対応し、第２の絶縁リング３２は第２の電圧ドメインＶＤＤＨに対応する。第１の絶縁リング３１は第１の高電圧領域を絶縁し、第２の絶縁リング３２は第２の高電圧領域を絶縁し、第１の高電圧領域内の全てのＰ型半導体デバイスは同じバルク電位を有し、第２の高電圧領域内の全てのＰ型半導体デバイスは同じバルク電位を有する。第１の高電圧領域内のＮ型半導体デバイスと第２の高電圧領域内のＮ型半導体デバイスはそれぞれ、独立したＰウェルを有する。

【0076】

第１の絶縁リング３１及び第２の絶縁リング３２とは相互に絶縁される。従って、第１の絶縁リング３１によって絶縁される第１の高電圧領域のＰＭＯＳと、第２の絶縁リング３２によって絶縁される第２の高電圧領域のＰＭＯＳとは、互いに絶縁される。従って、２つの高電圧領域内のＰＭＯＳトランジスタは異なるバルク電位を有し、すなわち、異なる電圧ドメイン内のＰＭＯＳトランジスタは異なるバルク電位を有し、それにより、同じバルク電位によって引き起こされる干渉を回避する。

【0077】

本願のこの実施形態で提供する駆動回路では、少なくとも２つの異なる絶縁リングが、高電圧領域に配置されて、２つの異なる電圧ドメインを絶縁し、対応するＰＭＯＳが各電圧ドメインに配置される。このようにして、異なる電圧ドメイン内のＰＭＯＳは相互に絶縁することができるので、異なる電圧ドメイン内のＰＭＯＳは異なるバルク電位を有し、それにより相互干渉を回避する。本願のこの実施形態で提供する駆動回路では、異なる電圧ドメイン内のＰＭＯＳが異なるバルク電位を有するという要件は、既存の半導体プロセスを変更することなく実現することができるので、異なる電圧ドメイン内のＰＭＯＳは相互に絶縁されたＮ個のウェルを有する。従って、異なる電圧ドメイン内のＰＭＯＳが異なるバルク電位を有するという要件は、この方法で迅速に満たすことができる。また、複数の絶縁リングを同時に製造することができ、複数の高電圧領域を同時に形成することができる。追加の半導体プロセスは必要ない。

【0078】

絶縁リングの材料は、本願のこの実施形態では限定されない。例えば、第１の絶縁リングと第２の絶縁リングとの両方がシリコンベース（bases：基材）であってもよい。

【0079】

本願のこの実施形態で提供する駆動回路が、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域を含むので、異なる高電圧領域の間に信号伝達が存在する。例えば、第１の高電圧領域及び第２の高電圧領域は、ボンドワイヤを介して相互接続され、寄生インダクタンスがボンドワイヤのそれぞれによって生成され得る。この場合に、干渉が発生する。干渉を回避するために、本願のこの実施形態は、干渉解決ソリューションをさらに提供する。以下では、添付の図面を参照して解決策について詳細に説明する。

【0080】

図８は、本願の一実施形態による別の駆動回路の概略図である。

【0081】

本願のこの実施形態で提供する第１の高電圧領域３１は、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２を含む。図８から、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２が対称的に配置されることが分かり得る。第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２は、第２の高電圧領域３２内のミラー化同相モード抑制回路に別々に接続される。第２の高電圧領域３２は電圧ＶＤＤＨに対応し、第１の高電圧領域３１の基準接地がＳＷ１であり、第２の高電圧領域の基準接地がＳＷ２である。

【0082】

実際の動作において、第１のＮＭＯＳトランジスタＮ１に対応するパルス駆動信号と、第２のＮＭＯＳトランジスタＮ２に対応するパルス駆動信号とは互いに相補的であり、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２は相補的にオンにされ、それによって、ブリッジ・アーム・スイッチング・トランジスタの駆動信号が、第２の高電圧領域３２内の同相モード抑制回路を介してブリッジ・アームの第１のスイッチング・トランジスタ、すなわち図１のＱ１に伝達される。

【0083】

第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２は、第２の高電圧領域３２内のミラー化同相モード抑制回路の２つのブランチのうちの１つをオンにするために、交互にオンにされる。第２の高電圧領域３２内の同相モード抑制回路もミラー化対称回路である。次に、第２の高電圧領域３２に含まれる同相モード抑制回路について説明する。

【0084】

第２の高電圧領域には、第１のブランチ及び第２のブランチが含まれる。

【0085】

第１のブランチには、第３のＮＭＯＳトランジスタＮ３、第５のＮＭＯＳトランジスタＮ５、及び第１のＰＭＯＳトランジスタＰ１が含まれる。第２のブランチには、第４のＮＭＯＳトランジスタＮ４、第６のＮＭＯＳトランジスタＮ６、及び第２のＰＭＯＳトランジスタＰ２が含まれる。

【0086】

第１のＮＭＯＳトランジスタＮ１の第１の端子と第２のＮＭＯＳトランジスタＮ２の第１の端子との両方が第１の高電圧領域の基準接地ＳＷ２に接続され、第１のＮＭＯＳトランジスタＮ１の第２の端子がボンドワイヤＬ１を介して第３のＮＭＯＳトランジスタＮ３の第２の端子に接続され、第３のＮＭＯＳトランジスタＮ３の第２の端子と第４のＮＭＯＳトランジスタＮ４の第２の端子との両方が第２の高電圧領域３２の基準接地ＳＷ１に接続される。第３のＮＭＯＳトランジスタＮ３の第１の端子と第４のＮＭＯＳトランジスタＮ４の第１の端子との両方が第２の高電圧領域３２の電圧ＶＤＤＨに接続される。第２のＮＭＯＳトランジスタＮ２の第２の端子がボンドワイヤＬ２を介して第４のＮＭＯＳトランジスタＮ４の第２の端子に接続される。

【0087】

第１のＰＭＯＳトランジスタＰ１の第１の端子と第２のＰＭＯＳトランジスタＰ２の第１の端子との両方が第２の高電圧領域の電圧ＶＤＤＨに接続される。第１のＰＭＯＳトランジスタＰ１の第２の端子が第５のＮＭＯＳトランジスタＮ５の制御端子に接続され、第２のＰＭＯＳトランジスタＰ２の第２の端子が第６のＮＭＯＳトランジスタＮ６の制御端子に接続される。第５のＮＭＯＳトランジスタＮ５の第１の端子と第６のＮＭＯＳトランジスタＮ６の第１の端子との両方が第２の高電圧領域の電圧ＶＤＤＨに接続される。第５のＮＭＯＳトランジスタＮ５の第２の端子と第６のＮＭＯＳトランジスタＮ６の第２の端子とが、１つのコンデンサを介して第２の高電圧領域３２の基準接地ＳＷ２に別々に接続される。ＮＭＯＳ及びＰＭＯＳのそれぞれについて、制御端子はＭＯＳトランジスタのゲートを指すことを理解されたい。

【0088】

図８のボンドワイヤは、Ｌ１及びＬ２によって表される。しかしながら、実際の製品では、ボンドワイヤの数量は特に限定されない。ボンドワイヤはパッドに接続する必要があり、寄生容量が存在する。図８及び図９中の静電容量は寄生容量である。ボンドワイヤにミスマッチが存在すると、寄生インダクタンスが発生する。図９に示されるように、Ｌ１及びＬ２はそれぞれ寄生インダクタンスに相当する。ボンドワイヤのミスマッチによって引き起こされる影響を軽減するために、本願のこの実施形態で提供する駆動回路は、少なくとも２つの高電圧ベイスンを含む。同相モード信号は、２つの高電圧ベイスンの電位変換が一致しない場合に発生する。

【0089】

２つの高電圧ベイスンのそれぞれにミラー化差動回路が存在し、差動回路は、２つの高電圧ベイスンによって生成される同相モード信号干渉を抑制するように配置される。２つの高電圧ベイスンの電位変換が一致しない場合に、大きな同相モード信号が生成され、寄生容量とボンドワイヤの寄生インダクタンスとが一致しない場合に、同相モード信号は差動モード信号に変換される。この場合に、回路は故障する。従って、本願のこの実施形態で提供する同相モード抑制回路は、前述の技術的課題を解決し、同相モード信号が差動モード信号に変換されるケースを回避することができる。

【0090】

実際の動作では、第１のスイッチング・トランジスタの駆動信号が、第１の高電圧領域から第２の高電圧領域に伝達され、第２の高電圧領域は、駆動信号を第１のスイッチング・トランジスタに伝達する。駆動信号が第１のスイッチング・トランジスタに正確に伝達されるようにするには、同相モード抑制回路で同相モード信号の抑制を行う必要がある。以下では、具体的な動作原理について説明する。

【0091】

実際の動作では、コントローラは、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２が交互にオンにされるように、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２に駆動信号を交互に送る。換言すると、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２は同時にオンにされない。第１のＮＭＯＳトランジスタＮ１がオンにされると、第２のＮＭＯＳトランジスタＮ２がオフにされる。そうではなく、第２のＮＭＯＳトランジスタＮ２がオンにされると、第１のＮＭＯＳトランジスタＮ１はオフにされる。第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２が同時にオンにされると、第２の高電圧領域内のミラー回路の左右両側の出力電圧の電位が同時にプルダウンされ、ブリッジ・アームの第１のスイッチング・トランジスタに伝達される駆動信号にエラーが発生する。このアプリケーションでは、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２が同時にオンされたときに信号障害が発生するケースを回避するために、第３のＮＭＯＳトランジスタＮ３及び第４のＮＭＯＳトランジスタＮ４が設計される。具体的には、第１のＮＭＯＳトランジスタＮ１及び第２のＮＭＯＳトランジスタＮ２が同時にオンにされると、第３のＮＭＯＳトランジスタＮ３及び第４のＮＭＯＳトランジスタＮ４が同時に切断、すなわちオフにされ、それによって、両側の信号が同時にプルダウンされるのを防ぐ。

【0092】

通常の動作では、Ｎ１及びＮ２の一方のみがオンにされる。Ｎ１がオンにされると、Ｎ３がオンにされ、左側にパスが形成され、それによって、第１の高電圧領域から第２の高電圧領域に信号が伝達される。

【0093】

さらに、寄生容量をリセットするために、第５のＮＭＯＳトランジスタＮ５及び第６のＮＭＯＳトランジスタＮ６が設計される。Ｌ１及びＬ２のインターフェイスには寄生容量が存在するため、第３のＮＭＯＳトランジスタＮ３及び第４のＮＭＯＳトランジスタＮ４のソースの電位の回復速度に影響を与える。この場合に、第５のＮＭＯＳトランジスタＮ５及び第６のＮＭＯＳトランジスタＮ６は、電位リセットを加速させることができる。

【0094】

図８及び図９はそれぞれミラー回路を示す。従って、図９の左側の回路を、各ＭＯＳトランジスタの動作タイムシーケンスを説明するための例として使用する。

【0095】

Ｎ１がオンにされ、Ｎ３がオンにされると、左側の抵抗の電位がプルダウンされ、信号が有効に確定する。抵抗の電位がプルダウンされた後に、Ｐ１がオンにされる。Ｎ１の駆動パルスが狭パルスであり、Ｎ１はオンからオフに切り替わる。この場合に、Ｎ３は引き続きオンにされ、Ｎ３がオフにされない場合に、Ｐ１は引き続きオンにされる。この場合に、Ｎ５がオンにされるので、Ｎ３のソースがリセットされ、Ｎ３はオンからオフに切り替わる。

【0096】

また、ＭＯＳトランジスタの追加によって引き起こされ得る信号伝達の遅延問題を回避するために、第３のＮＭＯＳトランジスタＮ３のサイズが、第５のＮＭＯＳトランジスタＮ５のサイズより大きくされ得、第４のＮＭＯＳトランジスタＮ４のサイズが、第６のＮＭＯＳトランジスタＮ６のサイズより大きい。Ｎ３及びＮ４のサイズは、Ｎ５及びＮ６のサイズよりも大きく、負荷抵抗側により多くの電流が流れ込むことを保証し、それにより信号伝達の遅延を減少させる。

【0097】

駆動回路の実施形態
前述の実施形態で提供され、且つブリッジ・アームのスイッチング・トランジスタを駆動するように構成されたブリッジ・アーム・スイッチング・トランジスタの駆動回路に基づいて、本願の一実施形態は、スイッチング・トランジスタの駆動回路をさらに提供し、駆動を必要とする任意のスイッチング・トランジスタを駆動する。以下では、添付の図面を参照して詳細に説明する。

【0098】

図１０は、本願の一実施形態によるスイッチング・トランジスタの駆動回路の概略図である。

【0099】

１つの駆動回路が、複数のスイッチング・トランジスタを駆動し得るか、又は１つのスイッチング・トランジスタを駆動し得ることを理解すべきである。これは、本願のこの実施形態では特に限定されない。また、駆動されるスイッチング・トランジスタの適用シナリオは特に限定されない。駆動されるスイッチング・トランジスタは、駆動を必要とする任意のスイッチング・トランジスタであり得るが、スイッチング・トランジスタに接続される電圧は高い。従って、駆動回路には複数の異なる電圧ドメインが存在する。

【0100】

以下では、駆動回路がブリッジ・アーム回路の上側スイッチング・トランジスタ、すなわち第１のスイッチング・トランジスタを駆動する例を用いて説明する。ブリッジ・アーム回路の上側スイッチング・トランジスタに接続される電圧は高く、スイッチング・トランジスタのオン／オフ状態はブリッジ・アームの中間点の電圧変動に影響を与える。従って、電圧変動の影響を抑制し、駆動回路内の異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位、すなわち異なるボディ、及び相互に絶縁されたＮ個のウェルを有するのを可能にするために、本願のこの実施形態で提供する駆動回路は、複数の電圧領域が絶縁されるように、複数の絶縁リングを含む。異なる電圧領域はそれぞれ、対応するバルク電位のＰ型半導体デバイスを配置するように構成され得る。

【0101】

本願のこの実施形態で提供するブリッジ・アーム・スイッチング・トランジスタの駆動回路は、駆動信号をスイッチング・トランジスタのゲートに出力して、スイッチング・トランジスタのオン／オフ状態を制御するように構成される。

【0102】

駆動回路は、少なくとも２つの絶縁リングによって絶縁される少なくとも２つの高電圧領域、すなわち第１の高電圧領域１１及び第２の高電圧領域１２を含む。図１０に示されるように、２つの絶縁リングが例として使用される。第１の絶縁リング３１は第１の高電圧領域１１を絶縁し、第２の絶縁リング３２は第２の高電圧領域１２を絶縁する。第１の高電圧領域は第１の電圧ドメインに対応し、第２の高電圧領域は第１の電圧ドメインに対応し、第１の電圧ドメインの電圧が第２の電圧ドメインの電圧とは異なる。

【0103】

第１の高電圧領域１１は、第１の電圧ドメインのＰ型半導体デバイスを駆動回路に配置するように構成される。第２の高電圧領域１２は、第２の電圧ドメインのＰ型半導体デバイスを駆動回路に配置するように構成される。換言すると、第１の電圧ドメインのＰ型半導体デバイスは第１の高電圧領域１１に配置され、第２の電圧ドメインのＰ型半導体デバイスは第２の高電圧領域１２に配置される。２つの異なる高電圧領域が相互に絶縁されるため、第１の電圧ドメインにあるＰ型半導体デバイスと、第２の電圧ドメインにあるＰ型半導体デバイスとは、異なるバルク電位を有する、つまり、相互に絶縁された異なるＮ個のウェルを有する。

【0104】

本願のこの実施形態で提供する駆動回路では、少なくとも２つの異なる絶縁リングが高電圧領域に配置されて、少なくとも２つの高電圧領域を形成し、各高電圧領域は１つの電圧ドメインに対応する、すなわち、相互に絶縁された複数の電圧ドメインが形成される。対応するＰＭＯＳが各電圧ドメインに配置される。このようにして、異なる電圧ドメインのＰＭＯＳ同士の間の相互絶縁が実施され、それによって、異なる電圧ドメインのＰＭＯＳが異なるバルク電位を有するようになり、それにより、異なる電圧ドメインのＰＭＯＳ同士の間の相互干渉が回避される。本願のこの実施形態で提供する駆動回路では、異なる電圧ドメインのＰＭＯＳが異なるバルク電位を有するという要件は、既存の半導体プロセスを変更することなく実現することができ、それによって、異なる電圧ドメインのＰＭＯＳは相互に絶縁されたＮ個のウェルを有する。従って、異なる電圧ドメインのＰＭＯＳが異なるバルク電位を有するという要件は、この方法で迅速に満たすことができる。また、複数の絶縁リングを同時に製造することができ、複数の高電圧領域を同時に形成することができる。追加の半導体プロセスは必要ない。

【0105】

さらに、本願のこの実施形態で提供する駆動回路は、相互に絶縁された２つの高電圧領域を含む。また、電気エネルギー伝達及び駆動信号伝達を、高電圧領域同士の間で行う必要がある。従って、ボンドワイヤを、異なる高電圧領域の間で接続する必要がある。図１１は、本願の一実施形態による別の駆動回路の概略図である。

【0106】

本願のこの実施形態で提供する駆動回路は、ボンドワイヤ５０１をさらに含む。ボンドワイヤ５０１は、第１の高電圧領域のパッドと第２の高電圧領域のパッドとの間に直接ボンディングされる。

【0107】

ボンドワイヤ５０１は、第１の高電圧領域１１の電気エネルギーを第２の高電圧領域１２に伝達するように構成され、さらに、駆動信号を第１の高電圧領域１１から第２の高電圧領域１２に伝達するように構成される。駆動信号及び電気エネルギーの伝達については、前述の駆動回路の実施形態の説明を参照されたい。詳細については、ここでは再び説明しない。

【0108】

図１１では、第１の高電圧領域１１と第２の高電圧領域１２との間の電気エネルギー及び駆動信号の伝達は、ボンドワイヤ５０１を使用して直接的に実施される。あるいはまた、別の実施態様では、第１の高電圧領域１１と第２の高電圧領域１２との間の電気エネルギー及び駆動信号の伝達は、パッケージピン及びボンドワイヤを使用して実施され得る。以下では、添付の図面を参照して、別の実施態様について詳細に説明する。

【0109】

図１２は、本願の一実施形態による別の駆動回路の概略図である。

【0110】

本願のこの実施形態で提供する駆動回路に含まれるボンドワイヤ５０１は、第１の高電圧領域１１と第２の高電圧領域１２との間で電気エネルギー及び駆動信号の伝達を実施するように構成される。具体的には、第１の高電圧領域１１はボンドワイヤ５０１を介してパッケージピンに接続され、第２の高電圧領域１２はボンドワイヤ５０１を介してパッケージピンに接続されて、第１の高電圧領域１１と第２の高電圧領域１２との間の相互接続を実現する。すなわち、第１の高電圧領域１１のパッドがボンドワイヤ５０１を介して駆動回路のパッケージピンに接続され、第２の高電圧領域１２のパッドがボンドワイヤ５０１を介して駆動回路のパッケージピンに接続され、それによって、第１の高電圧領域１１と第２の高電圧領域１２との間の電気エネルギー伝達及び駆動信号伝達が実現される。

【0111】

さらに、本願のこの実施形態で提供する駆動回路は、電圧変換回路（図示せず）をさらに含む。

【0112】

電圧変換回路は、第１の高電圧領域に位置し、電圧変換回路は、第１の電圧ドメインの電圧を第２の電圧ドメインの電圧に変換するように構成される。ボンドワイヤは、電圧変換回路の出力電圧を第２の高電圧領域に接続するように構成される。可能な実施態様では、電圧変換回路は、例えば、バック（降圧）機能と電圧調整機能との両方を実現するための線形電圧レギュレータ回路であってもよい。

【0113】

さらに、異なる高電圧領域の間の同相モード信号を抑制するために、本願のこの実施形態で提供する駆動回路は、代替的に、図８で説明した同相モード抑制回路を含み得る。詳細については、ここでは再び説明しない。

【0114】

さらに、本願の前述の実施形態で提供する駆動回路はそれぞれ、デバイスとして、例えばチップの形態で製造してもよく、又は回路として使用してもよい。駆動回路の製品の特定の形態は、本願の実施形態において特に限定されない。

【0115】

電力変換器（power converter）の実施形態
ブリッジ・アーム・スイッチング・トランジスタの駆動回路及び前述の実施形態で提供する駆動回路に基づいて、本願の一実施形態は、電力変換器をさらに提供する。以下では、添付の図面を参照して電力変換器について詳細に説明する。

【0116】

図１３は、本願の一実施形態による電力変換器の概略図である。

【0117】

本願のこの実施形態で提供する電力変換器は、少なくとも１つのハーフブリッジ・アームと、前述の実施形態で説明したブリッジ・アーム・スイッチング・トランジスタの少なくとも１つの駆動回路、又は前述の実施形態で説明した少なくとも１つの駆動回路とを含む。

【0118】

ハーフブリッジ・アームは、第１のスイッチング・トランジスタＱ１及び第２のスイッチング・トランジスタＱ２を含む。

【0119】

第１のスイッチング・トランジスタＱ１の第１の端子が電源ＶＩＮに接続され、第１のスイッチング・トランジスタＱ１の第２の端子が第２のスイッチング・トランジスタＱ２の第１の端子に接続され、第２のスイッチング・トランジスタＷ２の第２の端子が接地される。

【0120】

駆動回路１０００は、第１のスイッチング・トランジスタＱ１及び第２のスイッチング・トランジスタＱ２のそれぞれのオン／オフ状態を駆動するように構成される。

【0121】

電力変換器は、電源ＶＩＮで電圧変換を実行し、変換した電圧を出力するように構成される。すなわち、第１のスイッチング・トランジスタＱ１の第２の端子は、電力変換器の出力端子、すなわちＶＯＵＴである。

【0122】

本願のこの実施形態で提供する電力変換器に含まれる駆動回路では、少なくとも２つの絶縁リングが、高電圧領域、すなわち、駆動回路に関するものであり且つ第１のスイッチング・トランジスタに対応する部分に配置されて、少なくとも２つの高電圧領域を絶縁する。Ｐ型半導体デバイスは、Ｐ型半導体デバイスに対応する電圧ドメインに基づいて異なる高電圧領域に配置される。このようにして、異なる電圧ドメインにおけるＰ型半導体デバイスが異なるバルク電位を有することを保証することができ、それにより、異なる電圧ドメインにおけるＰ型半導体デバイス同士の間の相互影響及び干渉を回避することができる。本願のこの実施形態における駆動回路が、Ｐ型半導体デバイス同士の間の相互干渉を回避することができるので、正確な駆動信号を出力して、第１のスイッチング・トランジスタのオン／オフ状態を駆動することができ、それによって、電力変換器は電気エネルギー変換をより良好に行うようになる。

【0123】

具体的には、電力変換器は、直流－直流変換器であってもよく、直流－交流変換器であってもよく、又は交流－直流変換器であってもよい。電力変換器の特定のタイプは、本願では特に限定されない。さらに、電力変換器は、１つのブリッジ・アーム、すなわちハーフブリッジ電力変換器を含み得る。あるいはまた、電力変換器は、２つのブリッジ・アーム、すなわちフルブリッジ電力変換器を含み得る。

【0124】

電力変換器の適用シナリオは、本願のこの実施形態では特に限定されない。例えば、電力変換器は、太陽光発電システムに使用してもよく、二次電源の分野に適用してもよく、例えば、データセンターの空調電源システムが電力変換器を含む。また、電力変換器は、代替的に、通信基地局に電力を供給するシステムで使用してもよい。詳細については、ここでは再び説明しない。

【0125】

本願では、「少なくとも１つの（項目）」は１つ又は複数を意味し、「複数」は２つ以上を意味することを理解されたい。「及び／又は」という用語は、関連するオブジェクト同士の間の関連関係を説明するために使用され、３つの関係が存在し得ることを示す。例えば、「Ａ及び／又はＢ」は、次の３つの場合を示す：Ａのみが存在する場合、Ｂのみが存在する場合、ＡとＢとの両方が存在する場合(Ａ及びＢは単数又は複数であってもよい)。文字「／」は、通常、関連するオブジェクト同士の間の「又は」関係を示す。「以下の項目（ピース）の少なくとも１つ」又はこれに類する表現は、単一の項目（ピース）又は複数の項目（ピース）の任意の組合せを含む、これらの項目の任意の組合せを示す。例えば、ａ、ｂ、又はｃの少なくとも１つは、ａ、ｂ、ｃ、「ａ及びｂ」、「ａ及びｃ」、「ｂ及びｃ」、又は「ａ、ｂ、及びｃ」を示し得、ａ、ｂ、及びｃは単数又は複数であってもよい。

【0126】

前述の説明は、本願の単なる例示的な実施形態であり、いかなる形態においても本願を限定することを意図するものではない。本願の例示的な実施形態を上記に開示したが、実施形態は本願を限定することを意図していない。上記に開示した方法及び技術的内容を使用して、当業者は、本願の技術的解決策に対して複数の可能な変更及び修正を行うことができ、又は本願の技術的解決策の保護範囲から逸脱することなく、その技術的解決策を同等の変形を通じて同等の効果を有する実施形態に修正することができる。従って、本願の技術的解決策の内容から逸脱することなく、本願の技術的本質に従って上記の実施形態に対して行われる単純な修正、同等の変形、及び変更は、本願の技術的解決策の保護範囲内に入るものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】