特許 7560224 ＰＣＢキャビティモード抑制

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-24

(45)【発行日】2024-10-02

(54)【発明の名称】ＰＣＢキャビティモード抑制

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240925BHJP

   H01Q 13/08 20060101ALI20240925BHJP

   H01Q 23/00 20060101ALI20240925BHJP

   H01L 23/02 20060101ALI20240925BHJP

【ＦＩ】

H01L23/12 301Z

H01Q13/08

H01Q23/00

H01L23/02 H

H01L23/12 E

【請求項の数】 16

(21)【出願番号】P 2022569009

(86)(22)【出願日】2021-01-19

(65)【公表番号】

(43)【公表日】2023-06-15

(86)【国際出願番号】 US2021013898

(87)【国際公開番号】W WO2021230925

(87)【国際公開日】2021-11-18

【審査請求日】2023-01-11

(31)【優先権主張番号】16/874,794

(32)【優先日】2020-05-15

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】シキナ，トーマス，ヴイ．

(72)【発明者】

【氏名】ヘイヴン，ジョン，ピー．

(72)【発明者】

【氏名】ベネディクト，ジェームズ，イー．

(72)【発明者】

【氏名】クラーク，ウィリアム，ジェイ．

(72)【発明者】

【氏名】ファヴロー，チャニング，ピー．

(72)【発明者】

【氏名】クレック，エリカ

(72)【発明者】

【氏名】ペヴスナー，ミハイル

(72)【発明者】

【氏名】ハーシー，ドナルド，ジー．

(72)【発明者】

【氏名】ベニナティ，グレゴリー，ジー．

(72)【発明者】

【氏名】テリングヒュイゼン，トーマス，ジェイ．

【審査官】河合 俊英

(56)【参考文献】

【文献】米国特許第０５０６５１２３（ＵＳ，Ａ）

【文献】特開２００８－２７７３３６（ＪＰ，Ａ）

【文献】特開平０４－２３９８０１（ＪＰ，Ａ）

【文献】特開２００５－１３５９３２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｑ １３／０８

Ｈ０１Ｑ ２３／００

Ｈ０１Ｌ ２３／０２

(57)【特許請求の範囲】

【請求項1】

導電壁によって画成され、複数のユニットセルを含むキャビティ；
前記キャビティ内のプリント回路基板；及び
前記プリント回路基板の動作によって発生する高次モードを抑制するように前記キャビティ内に伸びる複数の短絡ポスト；
を含み、
前記複数の短絡ポストが、前記ユニットセルの周辺の周りに少なくとも１つのエッジ壁を形成している、
システム。

【請求項2】

前記プリント回路基板の下に第１接地面をさらに含む、請求項１に記載のシステム。

【請求項3】

前記プリント回路基板の上に第２接地面をさらに含み、前記導電壁、前記第１接地面及び第２接地面が前記プリント回路基板を囲む、請求項２に記載のシステム。

【請求項4】

前記短絡ポストがワイヤボンド装置を使用してワイヤから生成された一連のボールスタックを含む、請求項１に記載のシステム。

【請求項5】

前記短絡ポストが、短絡ポスト無しと比較して30dbモード以上の抑制をもたらす、請求項１に記載のシステム。

【請求項6】

前記エッジ壁の少なくとも１つが、前記短絡ポストが配置されていないギャップを含む、請求項１に記載のシステム。

【請求項7】

前記ユニットセルのそれぞれ１つの中心の近くに１つの短絡ポストをさらに含む、請求項６に記載のシステム。

【請求項8】

前記短絡ポストのうち少なくとも一部の短絡ポストが、反応場によるポイントツーポイント結合に対処するために配置されている、請求項１に記載のシステム。

【請求項9】

前記プリント回路基板上にICをさらに備え、前記短絡ポストのうち少なくとも一部の短絡ポストが、前記キャビティ内の前記ICの周りに概ね円形のフォーメイションをもたらす、請求項１に記載のシステム。

【請求項10】

前記短絡ポストのうち少なくとも一部の短絡ポストが、前記キャビティのユニットセル間の結合を減少させるように、前記の概ね円形のフォーメイションの内側に配置されている、請求項９に記載のシステム。

【請求項11】

前記短絡ポストが、互いに、前記プリント回路基板の動作波長の約５分の１の間隔で配置されている、請求項９に記載のシステム。

【請求項12】

導電壁によって画成され、複数のユニットセルを含むキャビティを採用するステップ；
前記キャビティ内にプリント回路基板を採用するステップ；及び
前記プリント回路基板の動作によって発生する高次モードを抑制するように前記キャビティ内に伸びる複数の短絡ポストを採用するステップ；
を含み、
前記複数の短絡ポストが、前記ユニットセルの周辺の周りに少なくとも１つのエッジ壁を形成する、
方法。

【請求項13】

前記プリント回路基板の下の第１接地面を採用するステップをさらに含む、請求項１２に記載の方法。

【請求項14】

前記プリント回路基板の上の第２接地面を採用するステップをさらに含み、前記導電壁、前記第１接地面及び第２接地面が前記プリント回路基板を囲む、請求項１３に記載の方法。

【請求項15】

前記短絡ポストがワイヤボンド装置を使用してワイヤから生成された一連のボールスタックを含む、請求項１２に記載の方法。

【請求項16】

前記短絡ポストが、短絡ポスト無しと比較して30dbモード以上の抑制をもたらす、請求項１２に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、キャビティ内に短絡ポストを設けて高次モードを抑制するシステム及び方法に関連する。

【発明の概要】

【発明が解決しようとする課題】

【0002】

当技術分野で知られているように、マイクロ波回路は高次結合モードによる性能問題に悩まされることがある。ストリップラインアーキテクチャでは、これらの問題は接地面を接地面に接続するめっきビアを使用して処理される。導電性の蓋を持つマイクロストリップアセンブリでは、めっき貫通孔ビアを使用することはできない。高次モード結合を扱う以前の試みには、マイクロ波PCBアセンブリへの薄い吸収体層の挿入、吸収体ブロックの導入、マイクロ波とMMICとの間の分離の増大、及び増幅器利得の減少が含まれる。これらの方法は、ある程度の性能向上をもたらすことができるが、確定的ではない試行錯誤の方法であるという欠点がある。その結果、複雑なマイクロ波回路は、設計と製造のサイクルを遅らせる結合の問題にしばしば遭遇する。吸収体ブロックは、重要な回路に損失をもたらす可能性があり、かなりのユニット間変動があり、完全には効果的ではない可能性がある。重要なMMIC間の分離を増大することは、一般的に高周波又は高度な回路では、物的財産（real estate）が限られているため実用的ではなく、新しい過密なPCBレイアウト条件を作り出し、常に効果的であるわけではない。増幅器ゲインを減らすと、システム全体のパフォーマンスが低下し、製造上の欠陥のリスクが高まり、パフォーマンスの向上が制限される。

【課題を解決するための手段】

【0003】

本発明の実施形態は、パッチ放射器のような放射器内にフロントエンドマイクロ波コンポーネントを有する反応場アレイの方法及び装置を提供する。放射素子及び回路からの接続は本質的に無損失である。実施形態では、回路はMMICで提供され、パッケージのコストと損失を排除するベアダイ構成であって良い。実施形態では、放射器ポートから第1受信増幅器までの電気パス長は本質的に0であり、それによって最小のフロントエンド損失を達成する。放射器の反応場内にフロントエンドMMICを収容することで、サイズと重量が前例のないレベルまで削減される。

【0004】

いくつかの実施形態では、既知のモード抑制技術を使用することができる。いくつかの実施形態では、放射器は、MMIC又は他の回路を有するパッチ導体の下のキャビティに短絡ポストを含めることにより、高次モード抑制を含む。

【0005】

実施形態では、PCBを含むキャビティは、キャビティ内で高次モード抑制を達成するために配置された一連の短絡ポストを含む。キャビティは、底部接地面と見なすことができる第１接地面と、頂部接地面と見なすことができる第２接地面を含むことができる。キャビティは、キャビティの端にある導電性の壁によって定義又は画成することができる。１つ以上のICをPCBの表面に取り付けることができる。短絡ポストは、高次モードを抑制するために、第２接地面からキャビティ内へと伸びることができる。

【0006】

１つの特徴では、システム(100)が、導電壁(408)によって画成されるキャビティ(400)； 前記キャビティ内のプリント回路基板(412)；及び 前記プリント回路基板の動作によって発生する高次モードを抑制するように前記キャビティ内に伸びる短絡ポスト(402)； を含む。

【0007】

システムはさらに、次の特徴の１つ以上を含むことができる。 前記プリント回路基板の下の第１接地面(404)； 前記プリント回路基板の上の第２接地面(406)であり、前記導電壁、前記第１接地面及び第２接地面が前記プリント回路基板を囲む、第２接地面； 前記短絡ポストがはんだリフロー部品を含むこと； 前記短絡ポストがワイヤボンド装置を使用してワイヤから生成された一連のボールスタックを含むこと； 前記短絡ポストが、短絡ポスト無しと比較して30 dbモード以上の抑制をもたらすこと； 前記短絡ポストが、前記キャビティのユニットセルの周辺の周りに少なくとも１つのエッジ壁を形成すること； 前記エッジ壁の少なくとも１つが、前記短絡ポストが配置されていないギャップを含むこと； 前記ユニットセルのそれぞれ１つの中心の近くに１つの短絡ポストをさらに含むこと； 前記短絡ポストのうち少なくとも一部の短絡ポストが、反応場によるポイントツーポイント結合に対処するために配置されていること； 前記プリント回路基板上にICをさらに備え、前記短絡ポストのうち少なくとも一部の短絡ポストが、前記キャビティ内の前記ICの周りに概ね円形のフォーメイションをもたらすこと； 前記短絡ポストのうち少なくとも一部の短絡ポストが、前記キャビティのユニットセル間の結合を減少させるように、前記の概ね円形のフォーメイションの内側に配置されていること； 並びに前記短絡ポストが、互いに、前記プリント回路基板の動作波長の約５分の１の間隔で配置されていること。

【0008】

別の特徴では、方法が、導電壁によって画成されるキャビティを採用するステップ； 前記キャビティ内にプリント回路基板を採用するステップ；及び 前記プリント回路基板の動作によって発生する高次モードを抑制するように前記キャビティ内に伸びる短絡ポストを採用するステップ； を含む。

【0009】

方法は、さらに次の特徴の１つ以上を含むことができる。 前記プリント回路基板の下の第１接地面を採用するステップ； 前記プリント回路基板の上の第２接地面を採用するステップであり、前記導電壁、前記第１接地面及び第２接地面が前記プリント回路基板を囲む、ステップ； 前記短絡ポストがはんだリフロー部品を含むこと； 前記短絡ポストがワイヤボンド装置を使用してワイヤから生成された一連のボールスタックを含むこと； 前記短絡ポストが、短絡ポスト無しと比較して30 dbモード以上の抑制をもたらすこと； 前記短絡ポストが、前記キャビティのユニットセルの周辺の周りに少なくとも１つのエッジ壁を形成すること； 前記エッジ壁の少なくとも１つが、前記短絡ポストが配置されていないギャップを含むこと； 前記ユニットセルのそれぞれ１つの中心の近くに１つの短絡ポストをさらに含むこと； 前記短絡ポストのうち少なくとも一部の短絡ポストが、反応場によるポイントツーポイント結合に対処するために配置されていること； 前記プリント回路基板上にICをさらに備え、前記短絡ポストのうち少なくとも一部の短絡ポストが、前記キャビティ内の前記ICの周りに概ね円形のフォーメイションをもたらすこと； 前記短絡ポストのうち少なくとも一部の短絡ポストが、前記キャビティのユニットセル間の結合を減少させるように、前記の概ね円形のフォーメイションの内側に配置されていること； 並びに前記短絡ポストが、互いに、前記プリント回路基板の動作波長の約５分の１の間隔で配置されていること。

【0010】

本発明の上記の特徴は、本発明自体と同様に、以下の図面の説明からより十分に理解することができる。

【図面の簡単な説明】

【0011】

【図1】アンテナ素子の下のキャビティ内に配置されたMMICを持つ放射器の一例を示している。

【図1A】アンテナ素子の下のキャビティ内に配置されたMMICを持つ放射器の一例を示している。

【図1B】例示的寸法を持つ図１の放射器の論理層を示している。

【図1C】例示的寸法を持つ図１の放射器を示している。

【図2】図１の放射器の一部を形成できる回路例の概略図である。

【図3】フェーズドアレイアンテナを形成できる放射器要素のタイル例を示す。

【図4】高次モード抑制のためのPCBと短絡ポストを有するキャビティを示す。

【図5】短絡ポストを持つ２x２ユニットセルを有するキャビティ内のPCBの平面図である。

【図6A】モード抑制のないキャビティ内のＥフィールド強度のグラフ表示である。

【図6B】一例のモード抑制があるキャビティ内のＥフィールド強度のグラフ表示である。

【図7】ギャップのある例示的短絡ポスト分布を持つキャビティの概略表示である。

【図8】ICと短絡ポストを有する概念上のPCBの平面図を示す。

【図9A】ボールスタックを形成するための機器の概略図である。

【図9B】ボールスタックを形成するための機器の概略図である。

【図9C】ワイヤボンディング機器からのボールスタックによって形成された短絡ポストの概略図である。

【図10】高次モード抑制のための短絡ポストを提供する数ステップのシーケンス例を示すフロー図である。

【発明を実施するための形態】

【0012】

図１及び図１Ａは、放射器の反応場領域内部に回路を持つ放射器100の例を示している。集積回路102は、パッチアンテナ層106の下のキャビティ104に、１つ以上のMMIC（モノリシックマイクロ波集積回路）を含めることができる。パッチアンテナ層106は、所望の特性を持つ塗料などの材料108で覆われていてもよい。当技術で知られているように、MMICはマイクロ波周波数、例えば（300MHzから300GHz）で動作する集積回路（IC）を指す。MMICの例としては、信号ミキサー、電力増幅器、低雑音増幅器（LNA）、高周波スイッチなどがある。MMICデバイスの入力と出力は、通常、50オームのインピーダンスに整合している。

【0013】

図示の実施形態では、ストリップラインで提供できる接地層110がMMIC 102の下にあり、誘電体材料の層112によって分離されている。誘電体材料として提供できる放射器基板層114が、接地層110と、例えば銅を含むことができるさらなる接地層116との間に位置している。接地層116の下の論理層118が、デジタル回路とDC電力分布を含むことができる。論理層118は、キャリア層120の上に配置することができる。

【0014】

実施形態では、パッチ層106と接地層110がパッチアンテナを提供する。アンテナからのフリンジング場（fringing fields）が放射の原因である。アンテナの端のフリンジングＥフィールドは位相を合わせ、アンテナの放射を生成する。電流はパッチアンテナで位相を合わせ、反対方向の等しい電流が接地面にあり、放射を打ち消す。アンテナ放射は、有利な電圧分布によるフリンジング場から発生する。つまり、放射は電流ではなく電圧によって発生する。パッチアンテナは電圧放射器と見なすことができる。実施形態では、MMIC 102はパッチ106と接地層110との間のアクティブ領域に配置される。

【0015】

第１ビア122が接地層116からパッチ放射器106への接続を提供し、第２ビア124が論理層118からMMIC 102への接続を提供する。実施形態では、複数のビアがMMIC 102に接続される。

【0016】

実施形態では、コンポーネントモジュール126が、抵抗器、インダクタ及び／又はキャパシタ（RLC）のような受動コンポーネントなどの様々な回路コンポーネントを含むことができ、論理層118の近くに提供することができる。当業者に知られている様々な回路コンポーネントがコンポーネントモジュール126の一部を形成できることが理解される。

【0017】

実施形態では、MMIC 102はベアダイ（bare die）部品から構成され、例えば、MMICはパッケージ（封止材）を含まないため、MMICに必要な面積と高さが大幅に削減される。MMIC 102は、ワイヤボンドの代わりに印刷ベース接続を備えることができる。

【0018】

図１Ｂは図１の論理層118の層と層の厚さの例を示し、図１Ｃは図１の放射器100の層の厚さの例を示している。見てわかるように、例示された実施形態では、放射器100の全体の厚さは約0.086インチ（2.2 mm）未満である。この厚さは、既知のどの放射器よりも薄い。実施形態では、上述の放射器実施形態を有するアレイは、2.0 kg/m²未満の重量を持つことができる。このような低重量は、例えば、間隔を置いたベースのレーダーや空中レーダーを含む重量が重要な用途において、非常に望ましいことは容易に理解される。このような低重量密度を持つ通常のアレイは知られていない。

【0019】

図示の実施形態におけるTLY-5は、使用可能な約2.2オーダーの誘電率を持つラミネート層材料の一例として、TACONIC社のTLY-5を指すことが理解される。適切なラミネートは、ガラス充填された、ガラス繊維強化を施したPTFE複合材を含むことができる。材料は、低重量の要件のために低密度である必要がある。

【0020】

図２は、図１の放射器100の一部を形成できる回路200の例を示している。第１領域202が、図１に示すパッチ放射器100のキャビティ104内のMMIC 102など、MMICのキャビティへのビアインターフェイスを提供する。図示の実施形態では、４ポートアセンブリ202がマイクロ波PWBからパッチ領域へと４本の伝送線をもたらす。これらは、２つの偏波に対する送信と受信を表す。RXポートは、放射器フィードに接続する前に、２つのポートLNA 210を通過し、RFスイッチ208,209に接続される。TXポートはRFスイッチに直接接続される。例示的実施形態では、ビアインターフェイスは４つのビアを含む。第１接続204及び第２接続206が、V及びH偏波を含むことができる、図１のパッチアンテナ102のようなパッチアンテナへのインターフェイスを提供する。RFスイッチ208,209は、放射器の送受信動作を選択するように制御される。LNA 210は、受信モードでスイッチ208,209を介してパッチアンテナに選択的に結合することができる。送信モードでは、電力増幅器（図示せず）からの信号がスイッチ208,209を介してパッチアンテナに供給され、空気中に送信される。放射器は、キャビティ内にモード抑制を含むことができる。モード抑制構成の例としては、キャビティ内のポストの短絡（shorting）、MMIC回路の上の薄い吸収層、PCB上の吸収体ブロック、MMIC分離の増大、増幅器ゲインの制限などがある。

【0021】

図３は、アレイから分離されて示されている放射器のタイル又はサブアレイ302内部に前述の放射器の実施形態を有する例示的なアレイ300を示す。放射器の実施形態は、多種多様なアンテナアレイで使用できることが理解される。

【0022】

反応場アレイ（reactive field array）の実施形態は、統合されたベアダイ（bare-die）MMICを備えた放射器を含むことができる。実施形態では、MMIC内の回路は、例えばパッチ放射器で必要とされるリアルエステート（real estate）を制限するために比較的単純である。いくつかの放射器の実施形態は、表面実装技術（SMT）互換であり、既知のPCBレイアウトプロセスに統合することができる。

【0023】

上述の放射器の実施形態は、XからKuバンドのような従来の放射器と比較して、フェーズドアレイに対して大幅な重量削減を達成することが理解されるであろう。このような重量削減は、ウェアラブルセンサーと通信、望ましい航空機センサー、及び新しいクラスの宇宙ベースのアレイ、レーダー、CubeSAT及びナノSATを可能にする。

【0024】

放射器の実施形態に関して、ここでは、特定のアレイ形状及び／又はサイズ（例えば、特定の数のアンテナ素子）を持つアレイアンテナ、又は特定の数のアンテナ素子で構成されるアレイアンテナを参照することがあると理解される。しかしながら、ここで説明されている概念、回路及び技術は、アレイアンテナの様々なサイズ、形状及び種類に適用できることは、当技術分野の通常の技術の１つであることが理解されるであろう。

【0025】

かくして、ここで提供されている説明は、実質的に正方形又は長方形の形状を有し、それぞれが実質的に正方形又は長方形の形状を有する素子で構成されるアレイアンテナの文脈において保護されることを求められている概念、システム及び回路を記述しているが、当技術分野の通常の技術のそれらは、その概念が、様々な異なるサイズ、形状を有するアレイアンテナ及びアンテナ素子の他のサイズ及び形状にも等しく適用されることが理解されるであろう。

【0026】

ここでは、特定の周波数で動作するように構成された特定のタイプ、サイズ及び／又は形状のアンテナ素子を含むアレイアンテナも参照されることがある。当業者は、もちろん、他のアンテナ形状も使用することができ、RF周波数範囲内の任意の周波数で動作するように１つ以上のアンテナ素子のサイズを選択することができることを認識するであろう。

【0027】

また、アンテナ素子は、長方形、円形方形（circular square）、三角形（例：正三角形又は二等辺三角形）、スパイラル形状などの周期的な格子配列（又は構成）を含む複数の異なるアンテナ素子格子配列のうちの任意の１つを持つことができるだけでなく、任意の形状の格子配列を含む非周期的又は他の幾何学的配列を持つことも認識されるべきである。

【0028】

図４は、キャビティ内で高次モード抑制を達成するために配置された短絡ポスト402を持つキャビティ400の例を示す。図示された実施形態では、キャビティ400は、底部接地面と見なすことができる第１接地面404と、頂部接地面と見なすことができる第２接地面406を含む。キャビティ400は、キャビティの端の導電壁408によって画成される。IC 410は、誘電体層414を含むプリント回路基板（PCB）412の表面に取り付けられている。図示の実施形態では、マイクロストリップ給電線416がIC 410に接続されている。短絡ポスト402は、第１接地面404からメッキされたスルーホール又はビア418によってキャビティ400内に延びている。

【0029】

図５は、破線で示されるように４つの単位セル502 a-dがあるように、２x２単位セルの例を持つマイクロ波プリント基板（PCB）500の例を示している。図４に示すように、PCBは導電壁で囲まれたキャビティ内に配置することができる。PCBには、キャパシタ、抵抗器などの多数のICとコンポーネントが含まれている。第１IC 504が、単位セル502の交点に配置されている。ICは、特定のアプリケーションのニーズを満たすために適した任意の実用的なデバイスを含めることができる。ある特定の実施形態では、第1IC 504は、例えばスイッチ及び電力及び／又は低ノイズ増幅器に結合された、4-1ビームフォーマのようなビームフォーマデバイスを含む。様々な位置に一連のメッキされたスルーホール506が示されている。ここでより詳しく説明するように、短絡ポスト（図示せず）は、高次モード結合を減らすために様々な位置に配置することができる。

【0030】

図６Ａは、モード抑制のないキャビティ内のPCBのシミュレートされたＥフィールド600を示している。見てわかるように、高次モード結合が存在する領域602が多数存在する。図６Ｂは、一連の短絡ポストによって提供される高次モード抑制を備えた、図５に示すようなキャビティ内のPCBのシミュレートされたＥフィールドを示している。図示の実施形態では、隣接する単位セル分離に対して30 dBの改善が示されている。図示の例のモード抑制では、IC又は他のソースを生成するフィールドを囲む８つの受信機604がある。所望の高次モード抑制を達成するために、ユニットセルの端に位置する短絡ポスト606がある。

【0031】

実施形態では、高次モード結合を抑制するために、カットオフ境界（cutoff boundaries）を使用して短絡ポストを配置する。高次結合モードは、インピーダンス不整合、分散、増幅器の発振、及び絶縁不良を含む予期しない電気的問題の原因となる。これらの問題は、キャビティモードが考慮されないことが多く、正確にモデル化することが難しいために発生する。その結果、これらのモードは、それ以外では高価で慎重に設計された回路に侵入し、多くの場合、許容できない電気性能を生み出す。

【0032】

高次モード結合を処理する以前の試みには、マイクロ波PCBアセンブリへの薄い吸収体層の挿入、吸収体ブロックの導入、マイクロ波とMMICとの間の分離の増大、及び増幅器ゲインの削減が含まれる。これらの方法は、いくつかの性能改善を提供できるが、決定的ではない試行錯誤の方法であるという欠点がある。その結果、複雑なマイクロ波回路は、設計と製造のサイクルを遅らせる結合の問題にしばしば直面する。吸収体ブロックは、重要な回路に損失をもたらす可能性があり、かなりのユニット間変動があり、完全には効果的ではない可能性がある。重要なMMIC間の分離を増やすことは、リアルエステートが限られているため、高周波又は高度な回路では一般的に実用的ではなく、新しい過密なPCBレイアウト条件を作成し、常に効果的であるわけでははない。増幅器ゲインを減らすと、システム全体のパフォーマンスが低下し、製造上の欠陥のリスクが高まり、パフォーマンスの向上が制限される。

【0033】

高次モード抑制の実施形態は、意図したTEM伝播への影響を最小限に抑えて結合を減少させる。実施形態では、短絡ポストは、PCBレイアウトプロセスに容易に統合できる表面実装技術（SMT）技術を使用して形成される。

【0034】

実施形態では、FEM（有限要素法）フルウェーブソルバーを使用してPCB設計を分析し、高次のキャビティモードを特定する。キャビティの全体的なサイズは、低損失結合機構を形成するモード構成を決定する。導電性短絡ポストは、目的のマイクロストリップTEM場にほとんど影響を与えずに、キャビティモード結合をカットオフする。

【0035】

短絡ポスト又は接地ポストを使用してユニットセルの周囲にエッジ壁を作成することで、より小さな効果のユニットセルが生成され、それによってキャビティの最小共振周波数が増加する。一般に、短絡ポストによって作成される「壁（wall）」は連続している必要はない。実施形態では、以下でより完全に説明するように、壁にギャップを設けることができる。このギャップのサイズによって、許容されるユニット間セル結合が決まる。短絡ポストは、反応場による直接のポイントツーポイント結合（point-to-point coupling）に対処するだけでなく、高次の共鳴モードを抑制するためにユニットセル内に配置できる。

【0036】

図７は、ユニットセル700の例を示しており、このユニットセルの周囲に一連の短絡ポスト702がある。図示の実施形態では、キャビティ704は中央短絡ポスト706を含む。キャビティ704の各側面は、短絡ポスト702が配置されていないギャップ708を含むことができる。必要なレベルのモード抑制を実現するために、ギャップ708の寸法を決定する必要がある。キャビティ704には、同軸接続用のポートなどのコネクタ710を含めることができる。

【0037】

図８は、高次モード抑制のための一連の短絡ポスト802を持つPCB 800のレイアウト例を示している。図示の実施形態では、２x２ユニットセルU1、U2、U3、U4構造が定義されている。SMT ICを構成することができる多数のMMIC 804がPCB 800上に配置されている。出力ポート806はPCB 800のために外部接続を提供することができる。トレース808はMMICを相互接続する。

【0038】

図示された実施形態では、短絡ポスト802は、ユニットセルのセット間の漏れを防ぐために、より小さな有効キャビティを作成するための「ソフト」な円形（概ね円形のフォーメイション）を形成するように配置されている。実施形態では、短絡ポスト802はIC 804の周りにほぼ円形の形成を提供する。実施形態では、寸法Ａとして示される短絡ポスト802の間隔は、約λ/5である。実施形態では、λ/5のモード抑制ピン間隔は、ユニットセル間で約30 dBの分離を達成する。λ/5以下の間隔規則は、ピンをコンポーネント及びマイクロストリップトレースの周囲に配置する必要がある実際の回路に適用することができる。

【0039】

ユニットセル内の短絡ポスト802は、低次／インバンドモーダルフィールド構造をサポートしない境界条件を作成することによって２x２ユニットセル構造内の結合を減少させ、チップインターフェース、出力への遷移などの高結合のポイント間の見通し線（line-of-sight）をブロックすることによって直接の反応場結合を防止する。短絡ポスト802は、任意の適切な技術を使用して形成することができる。

【0040】

図９Ａ及び図９Ｂに示されている一実施形態において、短絡ポストは、ワイヤボンディングシステムを使用してスタッドバンプを形成する。ワイヤ900が、キャピラリーと呼ばれる針状のツール902を介して供給される。高電圧の電荷がワイヤ900に印加され、キャピラリー902の先端でワイヤが溶融される。ワイヤ900の先端は、溶融金属の表面張力によりボール904に形成される。ボール904はすぐに固化し、キャピラリー902はチップの表面に降下し、通常は少なくとも125℃に加熱される。その後、機械はキャピラリー902を押し下げ、付属のトランスデューサーで超音波エネルギーを加える。熱、圧力、超音波エネルギーの組み合わせにより、金属ボールとチップの表面との間に溶接部が形成される。スタッドバンプと呼ばれる一連のボールを積み重ねてもよい。スタッドバンプは、特定の用途の要件を満たすために、任意の実用的な寸法で形成することができる。実施形態では、スタッドバンプは５ミルのオーダーの直径を持つことができる。図９Ｃは、短絡ポストを形成するためにワイヤボンディング装置を使用して作成されたボールスタックを示している。

【0041】

図１０は、本発明の実施形態に従って、キャビティ内で高次モード抑制を提供するための数ステップのシーケンスの例を示している。ステップ1000では、PCBを含むキャビティの寸法が受け取られる。寸法の例には、キャビティの長さ、幅、高さが含まれる。実施形態では、キャビティは導電壁によって画成される。ステップ1002で、PCBのレイアウトを受け取る。例えば、レイアウトには、PCB上のIC、コンポーネントなどの場所を含めることができる。ステップ1004で、短絡ポストの位置を決定する。ステップ1006で、目的の高次モード抑制を提供するために、決定された場所に短絡ポストが形成される。

【0042】

「垂直」、「上」、「下」、「下方」、「上方」、「左」、「右」などの相対的な用語は、実施形態の理解を容易にするために使用されることがあるが、そのような用語は、請求項に記載された発明の範囲を制限するものではない。これらの用語及び類似の相対的な用語は、いかなる意味でも制限するものとして解釈されるものではなく、発明の実施形態を記述する際の便宜的な用語として解釈されるものである。

【0043】

本書面に記載されている概念、システム、回路及び技術の少なくともいくつかの実施形態の用途には、軍事及び非軍事（すなわち商業的な）用途が含まれるが、これに限定されるものではなく、レーダー、電子戦（EW）及び通信システムを含む、船舶ベース、空中（例えば、飛行機、ミサイル又は無人航空機 （UAV））、宇宙及び衛星用途を含む多種多様な用途が含まれる。したがって、ここに記載されている回路は、レーダーシステム又は通信システムの一部として使用できることを認識すべきである。

【0044】

本発明の例示的な実施形態を説明してきたので、その概念を組み込んだ他の実施形態も使用できることが、当業者には明らかになるであろう。ここに含まれる実施形態は、開示された実施形態に限定されるべきではなく、むしろ添付の請求項の精神と範囲によってのみ限定されるべきである。ここに引用されているすべての出版物及び参考文献は、その全体が参照により明示的に本明細書に組み込まれている。

【0045】

本書面に記載されている異なる実施形態の要素を組み合わせて、特に上記に記載されていない他の実施形態を形成することができる。単一の実施形態の文脈で記述されている様々な要素は、別々に、又は任意の適切なサブコンビネーションで提供することもできる。ここで特に記述されていない他の実施形態も、以下のクレームの範囲内である。

【図1】

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9A】

【図9B】

【図9C】

【図10】