特許 7560324 炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-24

(45)【発行日】2024-10-02

(54)【発明の名称】炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240925BHJP

   H01L 29/78 20060101ALI20240925BHJP

   H01L 29/12 20060101ALI20240925BHJP

   H01L 21/304 20060101ALI20240925BHJP

【ＦＩ】

H01L29/78 658G

H01L29/78 652T

H01L29/78 652H

H01L29/78 653A

H01L29/78 658E

H01L21/304 621B

H01L21/304 631

【請求項の数】 11

(21)【出願番号】P 2020185690

(22)【出願日】2020-11-06

(65)【公開番号】P2022075117

(43)【公開日】2022-05-18

【審査請求日】2023-08-07

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】戸川 勤博

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２０２０－１８１９６６（ＪＰ，Ａ）

【文献】特開２０１８－２０３６１１（ＪＰ，Ａ）

【文献】特開２０１７－２０５８１７（ＪＰ，Ａ）

【文献】特開２０１７－１９５２４４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３０４

(57)【特許請求の範囲】

【請求項1】

炭化珪素半導体装置（１）の製造方法であって、
炭化珪素の半導体層（１４０）にトレンチ（ＴＲ）を形成するトレンチ形成工程と、
前記トレンチ内を充填するように炭化珪素のエピ膜（１４ｂ、４２、４４）を形成するエピ膜形成工程と、
前記半導体層の表面上に堆積した前記エピ膜の余剰部分（４２、４４）に欠陥を形成する欠陥形成工程と、
前記エピ膜の前記余剰部分を削って除去する除去工程と、を備える、炭化珪素半導体装置の製造方法。

【請求項2】

前記半導体層が第１導電型であり、前記エピ膜が第２導電型であり、
前記トレンチ形成工程では、前記半導体層に複数の前記トレンチを形成して前記トレンチ間に残存する複数の第１導電型のメサ部（１４ａ）を形成し、
これにより、複数の第１導電型の前記メサ部と、複数の前記トレンチに充填された複数の第２導電型の前記エピ膜と、によってスーパージャンクション構造が形成される、請求項１に記載の半導体装置の製造方法。

【請求項3】

前記エピ膜の前記余剰部分は、前記半導体層の表面全体を覆う被覆部分（４２）と、前記被覆部分から突出する複数の柱状部分（４４）と、を有しており、
前記欠陥形成工程では、少なくとも前記被覆部分に欠陥を形成する、請求項２に記載の半導体装置の製造方法。

【請求項4】

前記欠陥形成工程では、前記エピ膜の前記余剰部分にイオンを注入して欠陥を形成する、請求項１～３のいずれか一項に記載の半導体装置の製造方法。

【請求項5】

前記イオンが非金属である、請求項４に記載の半導体装置の製造方法。

【請求項6】

前記欠陥形成工程では、前記半導体層の表面に対して斜め方向から前記エピ膜の前記余剰部分に前記イオンを注入する、請求項４又は５に記載の半導体装置の製造方法。

【請求項7】

前記欠陥形成工程では、前記エピ膜の前記余剰部分に前記イオンを多段で注入する、請求項４～６のいずれか一項に記載の半導体装置の製造方法。

【請求項8】

前記欠陥形成工程では、前記エピ膜の前記余剰部分にレーザを照射して欠陥を形成する、請求項１～７のいずれか一項に記載の半導体装置の製造方法。

【請求項9】

前記欠陥形成工程では、前記エピ膜の前記余剰部分に前記レーザを集光して照射する、請求項８に記載の半導体装置の製造方法。

【請求項10】

前記欠陥形成工程では、前記エピ膜の前記余剰部分に前記レーザを多段で照射する、請求項８又は９に記載の半導体装置の製造方法。

【請求項11】

前記欠陥形成工程では、欠陥が形成された前記エピ膜の前記余剰部分の硬度が前記除去工程で用いられる砥粒材の硬度よりも小さくなるように、前記エピ膜の前記余剰部分の欠陥密度を調整する、請求項１～１０のいずれか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

低オン抵抗と高耐圧を両立する構造としてスーパージャンクション構造（以下、「ＳＪ構造」という）が提案されている。特許文献１は、このようなＳＪ構造を備えた炭化珪素半導体装置の一例を開示する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－１４０２５８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このようなＳＪ構造を形成するためには、ｎ型の半導体層に複数のトレンチを形成してトレンチ間に残存する複数のｎ型のメサ部を形成し、さらに、複数のトレンチの各々にｐ型のエピ膜を充填して複数のｐ型のエピ膜を形成することが行われる。これにより、複数のｎ型のメサ部と複数のｐ型のエピ膜と、によってＳＪ構造が形成される。

【0005】

トレンチ内にｐ型のエピ膜を充填するときに、ｎ型の半導体層の表面上にもｐ型のエピ膜が堆積する。ｎ型の半導体層の表面上に堆積したｐ型のエピ膜は、半導体装置を構成する部分ではなく、余剰部分である。このため、このｐ型のエピ膜の余剰部分は、研削又は研磨技術を利用して後の工程で除去される。

【0006】

しかしながら、炭化珪素の硬度が高いことから、エピ膜の余剰部分を除去するための加工時間が長くなるという問題がある。

【0007】

上記した課題は、ＳＪ構造を形成する場合に限って生じるものではない。上記した課題は、炭化珪素の半導体層にトレンチを形成し、そのトレンチ内に炭化珪素のエピ膜を形成するときに広く生じ得る。本明細書は、トレンチ内にエピ膜を充填する工程を備えた炭化珪素半導体装置の製造方法において、エピ膜の余剰部分を短時間で除去する技術を提供する。

【課題を解決するための手段】

【0008】

本明細書が開示する炭化珪素半導体装置（１）の製造方法は、炭化珪素の半導体層（１４０）にトレンチ（ＴＲ）を形成するトレンチ形成工程と、前記トレンチ内を充填するように炭化珪素のエピ膜（１４ｂ、４２、４４）を形成するエピ膜形成工程と、前記半導体層の表面上に堆積した前記エピ膜の余剰部分（４２、４４）に欠陥を形成する欠陥形成工程と、前記エピ膜の前記余剰部分を削って除去する除去工程と、を備えることができる。この製造方法では、前記除去工程を実施する前に、前記エピ膜の前記余剰部分に欠陥を形成し、前記エピ膜の前記余剰部分の実質的な硬度を低下させる。これにより、前記除去工程では、前記エピ膜の前記余剰部分を短時間で除去することができる。

【図面の簡単な説明】

【0009】

【図1】本明細書が開示する炭化珪素半導体装置の要部断面図を模式的に示す。

【図2】本明細書が開示する炭化珪素半導体装置を製造する過程の要部断面図を模式的に示す。

【図3】本明細書が開示する炭化珪素半導体装置を製造する過程の要部断面図を模式的に示す。

【図4】本明細書が開示する炭化珪素半導体装置を製造する過程の要部断面図を模式的に示す。

【図5】本明細書が開示する炭化珪素半導体装置を製造する過程の要部断面図を模式的に示す。

【図6】本明細書が開示する炭化珪素半導体装置を製造する過程の要部断面図を模式的に示す。

【図7】本明細書が開示する炭化珪素半導体装置を製造する過程の要部断面図を模式的に示す。

【発明を実施するための形態】

【0010】

本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。

【0011】

本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素の半導体層にトレンチを形成するトレンチ形成工程と、前記トレンチ内を充填するように炭化珪素のエピ膜を形成するエピ膜形成工程と、前記半導体層の表面上に堆積した前記エピ膜の余剰部分に欠陥を形成する欠陥形成工程と、前記エピ膜の前記余剰部分を削って除去する除去工程と、を備えることができる。この製造方法は、炭化珪素半導体装置を製造する様々な工程で利用することができ、スーパージャンクション構造を形成する工程以外の工程でも利用することができる。上記欠陥形成工程では、前記エピ膜の前記余剰部分の少なくとも一部に欠陥を形成すればよい。この製造方法では、前記除去工程を実施する前に、前記エピ膜の前記余剰部分に欠陥を形成し、前記エピ膜の前記余剰部分の実質的な硬度を低下させる。これにより、前記除去工程では、前記エピ膜の前記余剰部分を短時間で除去することができる。

【0012】

上記製造方法では、前記半導体層が第１導電型であり、前記エピ膜が第２導電型であってもよい。この場合、前記トレンチ形成工程では、前記半導体層に複数の前記トレンチを形成して前記トレンチ間に残存する複数の第１導電型のメサ部を形成してもよい。これにより、複数の第１導電型の前記メサ部と、複数の前記トレンチに充填された複数の第２導電型の前記エピ膜と、によってスーパージャンクション構造が形成される。この製造方法によると、スーパージャンクション構造を短時間で形成することができる。

【0013】

上記製造方法では、前記エピ膜の前記余剰部分は、前記半導体層の表面全体を覆う被覆部分と、前記被覆部分から突出する複数の柱状部分と、を有していてもよい。この場合、前記欠陥形成工程では、少なくとも前記被覆部分に欠陥を形成してもよい。面方向に連続して広がった形態の前記被覆部分の実質的な硬度を低下させるので、前記エピ膜の前記余剰部分を短時間で除去することができる。

【0014】

上記製造方法の前記欠陥形成工程では、前記エピ膜の前記余剰部分にイオンを注入して欠陥を形成してもよい。この場合、前記イオンが非金属であってもよい。金属汚染を防止しながら前記エピ膜の前記余剰部分に欠陥を形成することができる。

【0015】

上記製造方法の前記欠陥形成工程では、前記半導体層の表面に対して斜め方向から前記エピ膜の前記余剰部分に前記イオンを注入してもよい。チャネリングを抑えることができるので、注入エネルギーに基づいて前記余剰部分の所定深さに欠陥を形成することができる。

【0016】

上記製造方法の前記欠陥形成工程では、前記エピ膜の前記余剰部分に前記イオンを多段で注入してもよい。前記余剰部分の厚み方向の広範囲に欠陥を形成することができるので、前記エピ膜の前記余剰部分をより短時間で除去することができる。

【0017】

上記製造方法の前記欠陥形成工程では、前記エピ膜の前記余剰部分にレーザを照射して欠陥を形成してもよい。この場合、前記欠陥形成工程では、前記エピ膜の前記余剰部分に前記レーザを集光して照射してもよい。前記エピ膜の前記余剰部分に効率的に欠陥を形成することができる。なお、欠陥形成は、レーザの照射のみで実施されてもよく、イオン注入とレーザ照射を組み合わせて実施されてもよい。

【0018】

上記製造方法の前記欠陥形成工程では、前記エピ膜の前記余剰部分に前記レーザを多段で照射してもよい。前記余剰部分の厚み方向の広範囲に欠陥を形成することができるので、前記エピ膜の前記余剰部分をより短時間で除去することができる。

【0019】

上記製造方法の前記欠陥形成工程では、欠陥が形成された前記エピ膜の前記余剰部分の硬度が前記除去工程で用いられる砥粒材の硬度よりも小さくなるように、前記エピ膜の前記余剰部分の欠陥密度を調整してもよい。前記半導体層及び前記トレンチ内に充填された前記エピ膜へのダメージを抑えながら、前記エピ膜の余剰部分を効率的に除去することができる。

【実施例】

【0020】

図１に、炭化珪素半導体装置１の要部断面図を模式的に示す。炭化珪素半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、炭化珪素層１０、炭化珪素層１０の裏面を被覆するドレイン電極２２、炭化珪素層１０の表面を被覆するソース電極２４、及び、炭化珪素層１０の表面から深部に向けて伸びるトレンチ内に設けられている複数の絶縁トレンチゲート３０を備えている。

【0021】

炭化珪素層１０は、特に限定されるものではないが、例えば４Ｈの炭化珪素であって表面の結晶面が（０００１）のＳｉ面に対してオフ角だけ傾斜している。オフ角は、特に限定されるものではないが、例えば４°である。炭化珪素層１０は、ｎ⁺型のドレイン領域１２、ドリフト領域１４、ｐ型のボディ領域１６、ｎ⁺型のソース領域１８、及び、ｐ⁺型のボディコンタクト領域１９を有している。

【0022】

ドレイン領域１２は、炭化珪素層１０の下層部に配置されており、炭化珪素層１０の裏面に露出している。ドレイン領域１２は、炭化珪素層１０の裏面を被膜するドレイン電極２２にオーミック接触している。

【0023】

ドリフト領域１４は、ドレイン領域１２とボディ領域１６の間に設けられており、複数のｎ型部分領域１４ａと複数のｐ型部分領域１４ｂを有している。ｎ型部分領域１４ａとｐ型部分領域１４ｂは、炭化珪素層１０の横断面内において少なくとも一方向に沿って交互に繰り返すように配置されており、ＳＪ構造を構成している。複数のｎ型部分領域１４ａと複数のｐ型部分領域１４ｂは、特に限定されるものではないが、平面視したときにストライプ状に配置されている。

【0024】

ボディ領域１６は、ドリフト領域１４上に設けられており、炭化珪素層１０の上層部に配置されている。ボディ領域１６は、ドリフト領域１４のｎ型部分領域１４ａとソース領域１８の間に設けられており、ｎ型部分領域１４ａとソース領域１８の双方に接しており、ｎ型部分領域１４ａとソース領域１８を隔てている。ボディ領域１６のドーパント濃度は、所望のゲート閾値電圧に応じて調整されている。

【0025】

ソース領域１８は、ボディ領域１６上に設けられており、炭化珪素層１０の上層部に配置されており、炭化珪素層１０の表面に露出している。ソース領域１８は、絶縁トレンチゲート３０の側面に接している。ソース領域１８は、炭化珪素層１０の表面を被膜するソース電極２４にオーミック接触している。

【0026】

ボディコンタクト領域１９は、ボディ領域１６上に設けられており、炭化珪素層１０の上層部に配置されており、炭化珪素層１０の表面に露出している。ボディコンタクト領域１９は、炭化珪素層１０の表面を被膜するソース電極２４にオーミック接触している。

【0027】

絶縁トレンチゲート３０は、炭化珪素層１０の上層部に形成されているトレンチ内に充填されており、ソース領域１８とボディ領域１６を貫通してドリフト領域１４のｎ型部分領域１４ａに達している。絶縁トレンチゲート３０は、ゲート電極３２及びゲート絶縁膜３４を有している。ゲート電極３２は、不純物を含むポリシリコンで形成されており、ゲート絶縁膜３４を介して炭化珪素層１０に対向している。特に、ゲート電極３２は、ドリフト領域１４のｎ型部分領域１４ａとソース領域１８を隔てる部分のボディ領域１６にゲート絶縁膜３４を介して対向している。ゲート絶縁膜３４は、酸化シリコンで形成されており、トレンチの内壁を被覆している。

【0028】

次に、図１を参照し、炭化珪素半導体装置１の動作を説明する。ソース電極２４の電位よりもドレイン電極２２の電位が正となる状態で、絶縁トレンチゲート３０のゲート電極３２の電位がソース電極２４よりも正であり、且つ閾値よりも高く制御されると、炭化珪素半導体装置１はターンオンする。このとき、ソース領域１８とドリフト領域１４のｎ型部分領域１４ａを隔てる部分のボディ領域１６に反転層が形成される。ソース領域１８から供給される電子は、その反転層のチャネルを経由してドリフト領域１４のｎ型部分領域１４ａに達する。ｎ型部分領域１４ａに達した電子は、ｎ型部分領域１４ａを経由してドレイン領域１２に流れる。ＳＪ構造を構成する複数のｎ型部分領域１４ａのドーパント濃度は比較的に濃い。このため、炭化珪素半導体装置１は低いオン抵抗という特性を有することができる。

【0029】

絶縁トレンチゲート３０のゲート電極３２の電位がソース電極２４の電位と同一となるように制御されると、反転層のチャネルが消失し、炭化珪素半導体装置１はターンオフする。ＳＪ構造を構成する複数のｎ型部分領域１４ａと複数のｐ型部分領域１４ｂは完全空乏化され、ドリフト領域１４の広い範囲が空乏化される。また、ドリフト領域１４はＳＪ構造を有することから、ドリフト領域１４の電界分布が厚み方向に平準化される。このため、ドリフト領域１４は大きい電位差を負担することができるので、炭化珪素半導体装置１は高耐圧という特性を有することができる。

【0030】

次に、炭化珪素半導体装置１の製造方法のうちのＳＪ構造を形成する工程について説明する。炭化珪素半導体装置１の製造するための他の工程については、公知の製造技術を利用することができる。

【0031】

まず、図２に示すように、ｎ^＋型の炭化珪素基板であるドレイン領域１２を準備する。次に、特に限定されるものではないが、ＣＶＤ（Chemical Vapor Deposition）法等のエピタキシャル成長技術を利用して、ドレイン領域１２の表面から炭化珪素のｎ型エピ層１４０を成長させる。なお、ｎ型エピ層１４０は半導体層の一例である。

【0032】

次に、図３に示すように、特に限定されるものではないが、ＲＩＥ（Reactive Ion Etching）等のドライエッチング技術を利用して、ｎ型エピ層１４０の表面から深部に向けて伸びる複数のトレンチＴＲを形成する（トレンチ形成工程）。これにより、トレンチＴＲ間に残存するｎ型エピ層１４０の一部によって複数のメサ部が形成され、この複数のメサ部がｎ型部分領域１４ａとなる。

【0033】

次に、図４に示すように、特に限定されるものではないが、ＣＶＤ（Chemical Vapor Deposition）法等のエピタキシャル成長技術を利用して、複数のトレンチＴＲの各々を充填するように炭化珪素のｐ型のエピ膜を形成する（エピ膜形成工程）。複数のトレンチＴＲの各々に充填されたｐ型エピ膜がｐ型部分領域１４ｂとなる。これにより、複数のｎ型部分領域１４ａと複数のｐ型部分領域１４ｂによってＳＪ構造が形成される。

【0034】

図４に示されるように、エピ膜形成工程では、ｎ型エピ層１４０の表面上にもｐ型エピ膜が堆積する。ｎ型エピ層１４０の表面上に堆積したｐ型エピ膜は、炭化珪素半導体装置を構成する部分ではなく、余剰部分である。このｐ型エピ膜の余剰部分は、ｎ型エピ層１４０の表面全体を覆う被覆部分４２と、ｎ型部分領域１４ａの上方であって被覆部分４２から突出する複数の柱状部分４４と、を有している。

【0035】

次に、図５に示されるように、イオン注入技術を利用してｐ型エピ膜の余剰部分にイオンを注入して欠陥を形成する（欠陥形成工程）。イオン種としては、金属汚染を防止するために非金属イオンが用いられ、特に限定されるものではないが、例えばアルゴンイオンが用いられる。欠陥形成工程では、ｎ型エピ層１４０の表面に対して斜め方向からｐ型エピ膜の余剰部分にイオンを注入する。このような斜めイオン注入を実施することにより、チャネルリングが抑制され、余剰部分の所定深さにイオンを注入することができる。また、欠陥形成工程では、少なくとも余剰部分のうちの被覆部分４２に欠陥を形成する。さらに、欠陥形成工程では、イオンを多段で注入し、余剰部分の複数の深さに欠陥を形成する。この例に代えて、欠陥形成工程では、余剰部分の少なくとも一部に欠陥を形成してもよい。

【0036】

次に、図６に示されるように、特に限定されるものではないが、ＣＭＰ（Chemical Mechanical Polishing）等の研削又は研磨技術を利用して、ｐ型エピ膜の余剰部分、即ち、被覆部分４２と柱状部分４４を削って除去する（除去工程）。上記したように、この除去工程を実施する前に、ｐ型エピ膜の余剰部分に欠陥が形成されているので、ｐ型エピ膜の余剰部分の実質的な硬度が低下している。このため、除去工程では、ｐ型エピ膜の余剰部分を短時間で除去することができる。このように、本実施例の製造方法では、ＳＪ構造を短時間で形成することができるので、製造コストを低下させることができる。

【0037】

上記したように、欠陥形成工程では、少なくとも余剰部分のうちの被覆部分４２に欠陥が形成されている。被覆部分４２は、面方向に連続して広がった形態を有している。このため、このような被覆部分４２は、研削又は研磨技術を利用して除去するときに加工時間が長くなる傾向にある。本実施例の製造方法では、このような被覆部分４２に欠陥を形成して実質的な硬度を低下させているので、除去工程において被覆部分４２を短時間で除去することができる。また、欠陥形成工程では、イオンを多段で注入して余剰部分の複数の深さに欠陥が形成されている。被覆部分４２の複数の深さに欠陥が形成されてもよいし、柱状部分４４の複数の深さに欠陥が形成されてもよい。このように、ｐ型エピ膜の余剰部分の厚み方向の広範囲に欠陥が形成されているので、除去工程においてｐ型エピ膜の余剰部分を短時間で除去することができる。

【0038】

除去工程で用いられる砥粒材の硬度は、欠陥が形成されていない炭化珪素の硬度よりも小さく、欠陥形成工程で欠陥が形成されたｐ型エピ膜の余剰部分の硬度よりも大きい。換言すると、欠陥形成工程では、欠陥が形成されたｐ型エピ膜の余剰部分の硬度が除去工程で用いられる砥粒材の硬度よりも小さくなるように、ｐ型エピ膜の余剰部分の欠陥密度が調整される。これにより、除去工程において、ＳＪ構造（欠陥が形成されていない領域）へのダメージを抑えながら、ｐ型エピ膜の余剰部分を効率的に除去することができる。

【0039】

上記した実施例では、イオン注入技術を利用してｐ型エピ膜の余剰部分に欠陥を形成する例を説明した。この例に代えて、又は、この例に加えて、図７に示すように、ｐ型エピ膜の余剰部分にレーザを照射して欠陥を形成してもよい。さらに、図７に示すように、レーザを集光してエネルギー密度を高めることで、硬度の高い炭化珪素に対しても効率的に欠陥を形成することができる。なお、レーザ照射を利用する場合においても、欠陥を形成する位置及び欠陥密度については、イオン注入技術と同様であってもよい。

【0040】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0041】

１：炭化珪素半導体装置、 １０：炭化珪素層、 １２：ドレイン領域、 １４：ドリフト領域、 １４ａ：ｎ型部分領域、 １４ｂ：ｐ型部分領域、 １６：ボディ領域、 １８：ソース領域、 １９：ボディコンタクト領域、 ２２：ドレイン電極、 ２４：ソース電極、 ３０：絶縁トレンチゲート、 ３２：ゲート絶縁膜、 ３４：ゲート電極、 ４２：被覆部分、 ４４：柱状部分、 １４０：ｎ型エピ層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】