特許7560462発光素子パッケージ及びこれを含む表示装置並びに発光素子パッケージモジュール
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-24
(45)【発行日】2024-10-02
(54)【発明の名称】発光素子パッケージ及びこれを含む表示装置並びに発光素子パッケージモジュール
(51)【国際特許分類】
H01L 33/08 20100101AFI20240925BHJP
H01L 33/48 20100101ALI20240925BHJP
G09F 9/33 20060101ALI20240925BHJP
G09F 9/30 20060101ALI20240925BHJP
【ＦＩ】
H01L33/08
H01L33/48
G09F9/33
G09F9/30 348A
G09F9/30 338
【請求項の数】
20
(21)【出願番号】P 2021538262
(86)(22)【出願日】2019-12-31
(65)【公表番号】
(43)【公表日】2022-02-24
(86)【国際出願番号】 KR2019018771
(87)【国際公開番号】W WO2020141845
(87)【国際公開日】2020-07-09
【審査請求日】2022-12-26
(31)【優先権主張番号】62/786,631
(32)【優先日】2018-12-31
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】16/728,360
(32)【優先日】2019-12-27
(33)【優先権主張国・地域又は機関】US
【前置審査】
(73)【特許権者】
【識別番号】506029004
【氏名又は名称】ソウル バイオシス カンパニー リミテッド
【氏名又は名称原語表記】ＳＥＯＵＬ ＶＩＯＳＹＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】６５－１６，Ｓａｎｄａｎ－ｒｏ １６３ Ｂｅｏｎ－ｇｉｌ，Ｄａｎｗｏｎ－ｇｕ，Ａｎｓａｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】ジャン，ジョン ミン
(72)【発明者】
【氏名】キム，チャン ヨン
【審査官】佐藤 美紗子
(56)【参考文献】
【文献】特開平０７－２５４７３２（ＪＰ，Ａ）
【文献】特開２０１７－０５５０３８（ＪＰ，Ａ）
【文献】特開平０６－０１３６５５（ＪＰ，Ａ）
【文献】特開２００３－２８２９５７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００－３３／６４
Ｇ０９Ｆ ９／３０－９／４６
(57)【特許請求の範囲】
【請求項1】
基板；前記基板上に順次積層され、異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含む発光構造体；
前記発光構造体上に提供され、少なくとも一部が光出射領域と重畳するバンプ電極；
光遮断材料を含み、前記基板の側面及び前記発光構造体の側面と上面をカバーする成形層；
前記成形層上に提供され、前記バンプ電極を介して前記発光構造体と接続されたファン－アウト配線；
前記ファン－アウト配線上に提供され、前記ファン－アウト配線の一部を露出する絶縁膜を含み、
前記成形層は単一体であり、
前記ファン－アウト配線の露出された領域は、前記光出射領域と重畳しない、発光素子パッケージ。
【請求項2】
前記ファン－アウト配線と前記光出射領域の重畳した面積は、前記バンプ電極と前記光出射領域の重畳した面積よりも小さい、請求項１の発光素子パッケージ。
【請求項3】
前記複数のエピタキシャルスタックは、第１の光を出射する第１エピタキシャルスタック；
前記第１エピタキシャルスタック上に提供され、前記第１の光とは異なる波長帯域の第２の光を出射する第２エピタキシャルスタック；
前記第２のエピタキシャルスタック上に提供され、前記第１及び第２の光と異なる波長帯域の第３の光を出射する第３エピタキシャルスタックを含む、請求項１の発光素子パッケージ。
【請求項4】
前記第１～第３エピタキシャルスタックそれぞれはｐ型半導体層；
前記ｐ型半導体層上に提供された活性層；
前記活性層上に提供されたｎ型半導体層を含む、請求項３の発光素子パッケージ。
【請求項5】
前記バンプ電極は、前記第１エピタキシャルスタックのｎ型半導体層に接続された第１のバンプ電極；
前記第２エピタキシャルスタックのｎ型半導体層に接続された第２のバンプ電極；
前記第３エピタキシャルスタックのｎ型半導体層に接続された第３のバンプ電極；
前記第１～第３エピタキシャルスタックのｐ型半導体層に接続された第４のバンプ電極を含む、請求項４の発光素子パッケージ。
【請求項6】
前記ファン－アウト配線は、前記第１～第４のバンプ電極にそれぞれ接続された第１～第４ファン－アウト配線を含む、請求項５の発光素子パッケージ。
【請求項7】
前記ファン－アウト配線と前記バンプ電極との間に提供され、前記ファン－アウト配線と前記バンプ電極をそれぞれ接続する接続電極をさらに含む、請求項６の発光素子パッケージ。
【請求項8】
互いに隣接する二つの接続電極との間の距離は、互いに隣接する二つのバンプ電極との間の距離よりも大きく、互いに隣接する二つのファン－アウト配線との間の距離よりも小さい、請求項７の発光素子パッケージ。
【請求項9】
前記第１～第４のバンプ電極は、前記第１～第３エピタキシャルスタックの端に亘って提供される、請求項６の発光素子パッケージ。
【請求項10】
前記第１～第４のバンプ電極と、上記第１～第４ファン－アウト配線において、互いに隣接するファン－アウト配線間の間隔は、互いに隣接する二つのバンプ電極との間のギャップより大きい、請求項６の発光素子パッケージ。
【請求項11】
互いに隣接する露出されたファン－アウト配線間の間隔は、前記互いに隣り合う二つのバンプ電極との間の間隔よりも大きい、請求項１０の発光素子パッケージ。
【請求項12】
前記バンプ電極と前記第１～第３エピタキシャルスタック間に提供されたパッドをさらに含み、前記パッドは、
前記第１エピタキシャルスタックのｎ型半導体層と前記第１のバンプ電極を接続する第１のパッド；
前記第２エピタキシャルスタックのｎ型半導体層と前記第２のバンプ電極を接続する第２パッド；
前記第３エピタキシャルスタックのｎ型半導体層と前記第３のバンプ電極を接続する第３のパッド；
前記第１～第３エピタキシャルスタックのｐ型半導体層と前記第４のバンプ電極を接続する第４のパッドを含む、請求項５の発光素子パッケージ。
【請求項13】
前記第１～第３エピタキシャルスタックと前記第１～第４のパッドの間に提供され、複数のコンタクトホールを有する絶縁膜をさらに含み、前記第１～第３エピタキシャルスタックと前記第１～第４パッドは、それぞれ、前記絶縁膜に提供された複数のコンタクトホールを介して相互に接続される、請求項１２の発光素子パッケージ。
【請求項14】
前記複数のコンタクトホールは、前記第１エピタキシャルスタックのｎ型半導体層の一部を露出する第１コンタクトホール；
前記第２エピタキシャルスタックのｎ型半導体層の一部を露出する第２コンタクトホール；
前記第３エピタキシャルスタックのｎ型半導体層の一部を露出する第３コンタクトホール；
前記第１～第３エピタキシャルスタックのｐ型半導体層の一部を露出する第４コンタクトホールが提供される、請求項１３の発光素子パッケージ。
【請求項15】
前記第４コンタクトホールは、複数本供給され、前記第１エピタキシャルスタックのｐ型半導体層の一部を露出する第１のサブコンタクトホールと前記第２及び第３エピタキシャルスタックのｐ型半導体層の一部を露出する第２のサブコンタクトホールが提供される、請求項１４の発光素子パッケージ。
【請求項16】
前記絶縁膜上に提供され、前記ファン－アウト配線のそれぞれに接続された成長線をさらに含む、請求項１の発光素子パッケージ。
【請求項17】
互いに隣接する成長線の間の間隔は、互いに隣接する前記ファン－アウト配線間の間隔とは異なる、請求項１６の発光素子パッケージ。
【請求項18】
複数の画素を含み、前記画素は、
基板；
前記基板上に順次積層されて、異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含む発光構造体；
光遮断材料を含み、前記基板の側面及び前記発光構造体の側面と上面をカバーする成形層；
前記発光構造体上に提供され、少なくとも一部が光出射領域と重畳するバンプ電極；
前記成形層上に提供され、前記バンプ電極を介して前記発光構造体と接続されたファン－アウト配線を含み、
前記成形層は単一体であり、
前記ファン－アウト配線と前記光出射領域の重畳した面積は、前記バンプ電極と前記光出射領域の重畳した面積よりも小さい、表示装置。
【請求項19】
電極が形成されたプリント回路基板；前記プリント回路基板上に提供された発光素子パッケージ；
前記プリント回路基板と前記発光素子パッケージの間に提供されたはんだを含み、
前記発光素子パッケージは、
基板；
前記基板上に順次積層され、異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含む発光構造体；
前記発光構造体上に提供され、少なくとも一部が光出射領域と重畳するバンプ電極；
光遮断材料を含み、前記基板の側面及び前記発光構造体の側面と上面をカバーする成形層；
前記成形層上に提供され、前記バンプ電極を介して前記発光構造体と接続されたファン－アウト配線；
前記ファン－アウト配線上に提供され、前記ファン－アウト配線の一部を露出する絶縁膜を含み、
前記成形層は単一体であり、
前記ファン－アウト配線の露出された領域は、前記光出射領域と離隔された、発光素子パッケージモジュール。
【請求項20】
前記はんだは、前記発光素子パッケージの外側に露出された部分を有する、請求項１９の発光素子パッケージモジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、カラーを実現する発光素子パッケージ及びこれを含む表示装置に関するものである。
【背景技術】
【0002】
最近、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）を使用している表示装置が開発されている。発光ダイオードを使用している表示装置は、最終的な基板上に個別に成長された赤色（Ｒｅｄ、Ｒ）、緑（Ｇｒｅｅｎ、Ｇ）、青（Ｂｌｕｅ、Ｂ）発光ダイオード（ＬＥＤ）の構造を形成することにより得られる。
【0003】
しかし、高解像度のフルカラーの表示装置のニーズに加え、これに伴う高レベルの色純度、および色再現性を有し、製造方法が簡単な表示装置に対するニーズも継続的に高まっている。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一実施例によると、簡単な構造を持ちながらも、製造方法が単純な発光素子パッケージ及びこれを含む表示装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
本発明の一実施例に係る発光素子パッケージは、基板、前記基板上に順次積層されて、異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含む発光構造体、前記発光構造体上に提供され、少なくとも一部が光出射領域と重畳するバンプ電極、発光構造体の側面と上面をカバーする成形層、前記成形層上に提供され、上記バンプ電極を介して前記発光構造体と接続されているファン－アウト配線、及び前記ファン－アウト配線上に提供され、上記ファン－アウト配線の一部を露出する絶縁膜を含み、上記ファン－アウト配線の露出された領域は、前記光出射領域と重畳していない。
【0006】
本発明の一実施例において、前記ファン－アウト配線と前記光出射領域が重畳する面積は、上記バンプ電極と前記光出射領域が重畳する面積よりも小さくすることができる。
【0007】
本発明の一実施例において、前記複数のエピタキシャルスタックは、第１の光を出射する第１エピタキシャルスタック、前記第１エピタキシャルスタック上に提供され、前記第１の光とは異なる波長帯域の第２光を出射する第２エピタキシャルスタック、および前記第２のエピタキシャルスタック上に提供され、前記第１及び第２の光と異なる波長帯域の第３の光を出射する第３エピタキシャルスタックを含むことができる。
【0008】
本発明の一実施例において、前記第１～第３エピタキシャルスタックそれぞれはｐ型半導体層、前記ｐ型半導体層上に提供された活性層、及び前記活性層上に提供されたｎ型半導体層を含むことができる。
【0009】
本発明の一実施例において、前記バンプ電極は、前記第１エピタキシャルスタックのｎ型半導体層に接続された第１のバンプ電極、前記第２のエピタキシャルスタックのｎ型半導体層に接続された第２のバンプ電極、上記第３のエピタキシャルスタックのｎ型半導体層に接続された第３のバンプ電極、及び前記第１～第３のエピタキシャルスタックのｐ型半導体層に接続された第４のバンプ電極を含むことができる。
【0010】
本発明の一実施例において、前記ファン－アウト配線は、前記第１～第４のバンプ電極にそれぞれ接続された第１～第４ファン－アウト配線を含むことができる。
【0011】
本発明の一実施例において、発光素子パッケージは、前記ファン－アウト配線と前記バンプ電極との間に提供され、前記ファン－アウト配線と前記バンプ電極をそれぞれ接続する接続電極をさらに含むことができる。
【0012】
本発明の一実施例において、互いに隣接する二つの接続電極との間の距離は、互いに隣接する二つのバンプ電極との間の距離よりも大きく、互いに隣接する二つのファン－アウト配線との間の距離よりも小さくすることができる。
【0013】
本発明の一実施例において、前記第１～第４のバンプ電極は、前記第１～第３エピタキシャルスタックの端に亘って提供することができる。
【0014】
本発明の一実施例において、前記第１～第４のバンプ電極と、上記第１～第４ファン－アウト配線において、互いに隣接するファン－アウト配線間の間隔は、互いに隣接する二つのバンプ電極との間の間隔よりも大きくすることができる。
【0015】
本発明の一実施例において、互いに隣接する露出されたファン－アウト配線間の間隔は、上記互いに隣接する二つのバンプ電極との間の間隔よりも大きくすることができる。
【0016】
本発明の一実施例において、発光素子パッケージは、前記バンプ電極と前記第１～第３エピタキシャル間に提供されたパッドをさらに含むことができ、前記バンプ電極は、前記第１エピタキシャルスタックのｎ型半導体層と前記第１のバンプ電極を接続する第１パッド、前記第２のエピタキシャルスタックのｎ型半導体層と前記第２のバンプ電極を接続する第２パッド、前記第３のエピタキシャルスタックのｎ型半導体層と前記第３のバンプ電極を接続する第３のパッド、及び前記第１～第３エピタキシャルスタックのｐ型半導体層と前記第４のバンプ電極を接続する第４のパッドを含むことができる。
【0017】
本発明の一実施例において、発光素子パッケージは、前記第１～第３エピタキシャルスタックと、前記第１～第４のバンプ電極との間に提供され、複数のコンタクトホールを有する絶縁膜をさらに含むことができ、また、第１～第３エピタキシャルスタックと、前記第１～第４パッドは、それぞれ、上記絶縁膜に提供された複数のコンタクトホールを介して相互に接続することができる。
【0018】
本発明の一実施例において、前記複数のコンタクトホールは、前記第１エピタキシャルスタックのｎ型半導体層の一部を露出する第１コンタクトホール、前記第２のエピタキシャルスタックのｎ型半導体層の一部を露出する第２コンタクトホール、前記第３のエピタキシャルスタックのｎ型半導体層の一部を露出する第３コンタクトホール、及び前記第１～第３エピタキシャルスタックのｐ型半導体層の一部を露出する第４コンタクトホールを含むことができる。
【0019】
本発明の一実施例において、前記第４のコンタクトホールは、複数本供給され、前記第１エピタキシャルスタックのｐ型半導体層の一部を露出する第１のサブコンタクトホールと前記第２及び第３エピタキシャルスタックのｐ型半導体層の一部を露出する第２のサブコンタクトホールを含むことができる。
【0020】
本発明の一実施例において、発光素子パッケージは、上記絶縁膜上に提供され、前記第１～第４ファン－アウト配線のそれぞれに接続された成長線をさらに含むことができる。
【0021】
本発明の一実施例において、互いに隣接する成長線の間の間隔は、互いに隣接し、前記第１～第４ファン－アウト配線間の間隔とは異なる場合がある。
【0022】
本発明の一実施例に係る発光素子パッケージは、光を出射する光源が必要な様々な装置、例えば、自動車の照明や表示装置などに採用することができる。発光素子パッケージが表示装置に採用される場合には、本発明の一実施形態に係る表示装置は、複数の画素を含み、上記画素は、基板；前記基板上に順次積層されて、異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含む発光構造体；前記発光構造体の側面と上面をカバーする成形層；前記発光構造体上に提供され、少なくとも一部が光出射領域と重畳するバンプ電極；前記成形層上に提供され、上記バンプ電極を介して前記発光構造体と接続されたファン－アウト配線を含み、上記ファン－アウト配線と前記光出射領域の重畳した面積は、上記バンプ電極と前記光出射領域の重畳した面積よりも小さい。
【0023】
本発明の一実施例において、前記発光素子パッケージは、プリント回路基板などの外部機器に実装されて発光素子パッケージモジュールを構成することができ、本発明の一実施例に係る発光素子パッケージモジュールは、その上面に電極が形成されたプリント回路基板、上記プリント回路基板上に提供された発光素子パッケージ、及び前記プリント回路基板と前記発光素子パッケージの間に提供されたはんだを含むことができ、ここで、前記発光素子パッケージは、基板；前記基板上に順次積層されて、異なる波長帯域の光を出射し、光出射領域が互いに重畳した複数のエピタキシャルスタックを含む発光構造体；前記発光構造体上に提供され、少なくとも一部が光出射領域と重畳するバンプ電極；前記発光構造体の側面と上面をカバーする成形層；上記成形層上に提供され、上記バンプ電極を介して前記発光構造体と接続されたファン－アウト配線；前記ファン－アウト配線上に提供され、上記ファン－アウト配線の一部を露出する絶縁膜を含み、上記ファン－アウト配線の露出された領域は、前記光出射領域と離隔される。
【0024】
本発明の一実施例において、前記はんだは、前記発光素子パッケージの外側に露出された部分を持つことができる。
【発明の効果】
【0025】
本発明の一実施例によると、簡単な構造を持ちながらも、製造方法が単純な発光素子パッケージを提供する。また、本発明の一実施例によれば、前記発光素子を用いた表示装置を提供する。
【図面の簡単な説明】
【0026】
【発明を実施するための形態】
【0027】
本発明は、様々な変更を加えることができ、様々な形態を持つことができるが、特定の実施例を図面に例示して本文に詳細に説明する。しかし、これは本発明を特定の開示形態について限定するものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物又は代替物を含むものと理解されるべきである。
【0028】
以下、添付した図面を参照して、本発明の好適な実施例をより詳細に説明する。
【0029】
本発明は、発光素子、詳細には、光を出射する発光素子に関するものである。本発明の発光素子は、光源として、様々なデバイスに採用することができる。
【0030】
図１は、本発明の一実施例に係る発光素子を示す断面図である。
【0031】
図１を参照すると、本発明の一実施例に係る発光素子は、順次積層された複数のエピタキシャルスタックで構成され、発光構造体を含んでいる。複数のエピタキシャルスタックは、基板（１１）上に提供される。
【0032】
基板（１１）は、前面と背面を有する板状に提供される。
【0033】
複数のエピタキシャルスタックは二つ以上提供され、それぞれが異なる波長帯域の光を出射することができる。つまり、エピタキシャルスタックは、複数提供され、それぞれが互いに同一または異なるエネルギーバンドを持つ。本実施例では、基板（１１）上にエピタキシャルスタックが順次積層された三つの層に提供されたことを図示し、複数のエピタキシャルスタックは、基板（１１）の前面から第３エピタキシャルスタック（４０）、第２エピタキシャルスタック（３０）、及び第１エピタキシャルスタック（２０）の順に積層される。
【0034】
基板（１１）は、光透過性絶縁材料で形成することができる。ここで、基板（１１）が「光透過性」を持つという意味では、光を完全に透過させる透明な場合だけではなく、所定の波長の光のみ、または所定の波長の光の一部のみを透過させるなどの半透明または一部透明の場合を含む。
【0035】
各エピタキシャルスタックは前記基板（１１）の背面に向かう方向に光を出射する。このとき、一つのエピタキシャルスタックから出射された光は、光路に位置する他のエピタキシャルスタックを透過しながら基板（１１）の背面に向かう方向に進行する。
【0036】
基板（１１）の材料としては、基板（１１）のすぐ上に提供されるエピタキシャルスタック、すなわち第３エピタキシャルスタック（４０）を成長させることができる成長基板のいずれかを提供することができる。この場合には、基板（１１）は、サファイア基板であることができ、第３エピタキシャルスタック（４０）と一体に形成することができる。しかし、基板（１１）の種類は、これに限定されるものではなく、その上面にエピタキシャルスタックが提供された形で、光透過性と絶縁性を有するものであれば、サファイア基板以外にも、様々な透明絶縁性材料からなることができる。例えば、基板（１１）の材料としては、ガラス、石英、有機高分子、有機無機複合材などを挙げることができる。
【0037】
本発明の一実施例において、基板（１１）が成長基板として使用されず、別の基板が使用された場合、基板（１１）には、個々のエピタキシャルスタックの発光信号と共通電圧を提供することができる配線部をさらに配置することができる。このため、基板（１１）は、プリント回路基板に提供されることができ、またはガラス、シリコン、石英、有機高分子、有機無機複合材上に配線部および／または駆動素子を形成した複合基板で提供されることもできる。
【0038】
本発明の一実施例において、上述したように、基板（１１）上にエピタキシャルスタックが提供され、基板（１１）が第３エピタキシャルスタック（４０）と一体に形成されるか、別のコンポーネントに形成されることを説明したが、これとは異なり、基板（１１）をエピタキシャルスタックから除去することもできる。特に基板（１１）が成長基板として使用された場合には、基板（１１）上にエピタキシャルスタックを形成した後、基板（１１）を、レーザーリフトオフなどの方法で除去することができる。本実施例は、成長基板が除去された形で、各エピタキシャルスタックは前記基板（１１）の上面に向かう方向に光を出射する。
【0039】
本実施例において、第１エピタキシャルスタック（２０）は、第１の光（Ｌ１）を出射して、第２エピタキシャルスタック（３０）は、第２の光（Ｌ２）を出射して、第３エピタキシャルスタック（４０）は、第３の光（Ｌ３）を出射することができる。ここで、第１～第３の光（Ｌ１、Ｌ２、Ｌ３）は、互いに同一の光であることができ、または別の光であることができる。本発明の一実施例において、第１～第３の光（Ｌ１、Ｌ２、Ｌ３）は、可視光線の波長帯の色の光であることができる。
【0040】
本発明の一実施例において、第１～第３の光（Ｌ１、Ｌ２、Ｌ３）は、順次短い波長を有する異なる波長帯域の光であることができる。すなわち、第１～第３の光（Ｌ１、Ｌ２、Ｌ３）は、異なる波長帯域を持つことができ、第１の光（Ｌ１）から第３の光（Ｌ３）に行くほど高いエネルギーを持つ短波長帯域の光であることができる。本実施例において、第１の光（Ｌ１）は、赤色光、第２光（Ｌ２）は、緑の光、および第３の光（Ｌ３）は、青色光であることができる。
【0041】
しかし、第１～第３の光（Ｌ１、Ｌ２、Ｌ３）は、順次、長い波長を有する異なる波長帯域の光であることができ、または、波長の長さに関係なく、不規則に配置された異なる波長帯域の光であることもできる。一実施例では、第１の光（Ｌ１）は、赤色光、第２光（Ｌ２）は、青色光、及び第３の光（Ｌ３）は、緑の光であることができる。
【0042】
また、第１～第３の光（Ｌ１、Ｌ２、Ｌ３）が他のすべての波長帯域を持つ必要はなく、このうち少なくとも二つの種類の光が互いに同じ波長帯域を持つこともできる。
【0043】
エピタキシャルスタックの側面、すなわち、第１～第３エピタキシャルスタック（２０、３０、４０）の側面には、絶縁膜（８０）が提供される。絶縁膜（８０）は、エピタキシャルスタックの側面に加えてエピタキシャルスタックの最上部に位置するエピタキシャルスタックの上面の両方をカバーする。すなわち、上記絶縁膜（８０）は、平面上で見たときに、上記エピタキシャルスタックと重畳する。これにより、各エピタキシャルスタックから出射された光のうち、上部方向に向かう光は絶縁膜（８０）によって反射されたり吸収されたりして、特に、絶縁膜（８０）によって反射された場合には、反射光が基板（１１）の背面に向かう方向に進行することになることで、基板（１１）の背面に向かう方向への発光効率が向上する。絶縁膜（８０）は、光を反射したり、吸収されたりする、光透過を遮断するものであれば特に限定されるものではない。
【0044】
本発明の一実施例において、各エピタキシャルスタックの側面は、基板（１１）の一つの面に傾斜形状を有することができる。本発明の一実施例によると、断面で見たときに、第１～第３エピタキシャルスタック（２０、３０、４０）の側面と基板（１１）の一つの面がなす角度は、０度より大きく９０度より小さくすることができる。本発明の一実施例によれば、第１～第３エピタキシャルスタック（２０、３０、４０）の側面が所定の傾斜を持つ場合に絶縁膜（８０）の形成が容易である。また、本発明の一実施例において、各エピタキシャルスタックは、所定の角度のテーパー形状を有することにより、絶縁膜（８０）による光の反射効果を最大化することができる。
【0045】
上記した構造を有する本発明の一実施例に係る発光構造体において、各エピタキシャルスタックは、それぞれの発光信号を印加する信号配線が独立して接続され、これにより、各エピタキシャルスタックが独立して駆動される。したがって、各エピタキシャルスタックから光が出射するかどうかが決定されるに応じて、様々な色を実装することができる。また、異なる波長の光を出すエピタキシャルスタックが上下に重なって形成されるので、狭い面積に形成が可能である。
【0046】
図２は、本発明の一実施例に係る発光構造体を示す断面図であって、各エピタキシャルスタックが独立駆動されるようにする配線部を一緒に示すものである。説明の便宜のために、絶縁膜が省略された状態で図示した。
【0047】
図２を参照すると、本発明の一実施例に係る発光構造体において、基板（１１）上に第３エピタキシャルスタック（４０）が提供され、第３エピタキシャルスタック（４０）の上に第２接着層（６３）を間に置いて第２エピタキシャルスタック（３０）が提供され、第２エピタキシャルスタック（３０）上に第１接着層（６１）を間に置いて第１エピタキシャルスタック（２０）を提供することができる。
【0048】
第１および第２の接着層（６１、６３）は、非導電性材料からなることができ、光透過性を有する材料を含んでいる。例えば、第１および第２の接着層（６１、６３）は、光学的に透明な接着剤（Ｏｐｔｉｃａｌｌｙ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）を用いることができる。第１および第２の接着層（６１、６３）をなす材料としては、光学的に透明で安定的に各エピタキシャルスタックを付着可能な限り、その種類が限定されるものではない。
【0049】
第３エピタキシャルスタック（４０）は、下部から上部方向に順次配置されたｎ型半導体層（４１）、活性層（４３）、およびｐ型半導体層（４５）を含んでいる。第３エピタキシャルスタック（４０）のｎ型半導体層（４１）、活性層（４３）、およびｐ型半導体層（４５）は、青色光を出射する半導体材料を含むことができる。第３エピタキシャルスタック（４０）のｐ型半導体層（４５）の上部には、第３のｐ型コンタクト電極（４５ｐ）が提供される。
【0050】
ｎ型半導体層（４１）、活性層（４３）、およびｐ型半導体層（４５）は、青色光を出射する半導体材料を含むことができる。青色光を出射する材料としては、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および亜鉛セレン化物（ＺｎＳｅ）などを含むことができる。しかし、青色光を出射する半導体材料は、これに限定されるものではなく、様々な他の材料を使用することができる。
【0051】
第２エピタキシャルスタック（３０）は、下部から上部方向に順次配置されたｐ型半導体層（３５）、活性層（３３）、およびｎ型半導体層（３１）を含んでいる。第２エピタキシャルスタック（３０）のｐ型半導体層（３５）、活性層（３３）、およびｎ型半導体層（３１）は、緑の光を出射する半導体材料を含むことができる。第２エピタキシャルスタック（３０）のｐ型半導体層（３５）の下部には、第２のｐ型コンタクト電極（３５ｐ）が提供される。
【0052】
ｐ型半導体層（３５）、活性層（３３）、およびｎ型半導体層（３１）は、緑の光を出射する半導体材料を含むことができる。緑の光を出射する材料としては、インジウムガリウム窒化（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）、アルミニウムガリウムリン（ＡｌＧａＰ）などを挙げることができる。しかし、緑の光を出射する半導体材料は、これに限定されるものではなく、様々な他の材料を使用することができる。
【0053】
第１エピタキシャルスタック（２０）は、下部から上部方向に順次配置されたｐ型半導体層（２５）、活性層（２３）、およびｎ型半導体層（２１）を含んでいる。第１エピタキシャルスタック（２０）のｐ型半導体層（２５）、活性層（２３）、およびｎ型半導体層（２１）は、赤色光を出射する半導体材料を含むことができる。赤色光を出射する半導体材料としては、アルミニウムガリウム砒素（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ、ＡｌＧａＡｓ）、ガリウム砒素リン（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ ｐｈｏｓｐｈｉｄｅ、ＧａＡｓＰ）、アルミニウムガリウムインジウムリン（ａｌｕｍｉｎｕｍ ｇａｌｌｉｕｍ ｉｎｄｉｕｍ ｐｈｏｓｐｈｉｄｅ、ＡｌＧａＩｎＰ）、ガリウムリン（ｇａｌｌｉｕｍ ｐｈｏｓｐｈｉｄｅ、 ＧａＰ）などを挙げることができる。しかし、赤色光を出射する半導体材料は、これに限定されるものではなく、様々な他の材料を使用することができる。
【0054】
第１エピタキシャルスタック（２０）のｐ型半導体層（２５）の下部には、第１のｐ型コンタクト電極（２５ｐ）を提供することができる。
【0055】
第１エピタキシャルスタック（２０）のｎ型半導体層（２１）の上部には、第１のｎ型コンタクト電極を提供することができる。本発明の一実施例において、第１のｎ型コンタクト電極はＡｕ／Ｔｅ合金またはＡｕ／Ｇｅ合金からなることができる。しかし、これに限定されるものではなく、第１のｎ型コンタクト電極は、単一層、または多層の金属からなることができる。例えば、第１のｎ型コンタクト電極はＡｌ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕ等の金属またはこれらの合金を含む、様々な材料を使用することができる。
【0056】
本発明の一実施例において、第１のｎ型コンタクト電極（２１ｎ）は反射率の高い金属を含むことができるが、第１のｎ型コンタクト電極（２１ｎ）が反射率の高い金属で提供されることで、第１エピエピタキシャルスタック（２０）から出射された光の下部方向への出射効率を高めることができる。
【0057】
本実施例においては、第１～第３エピタキシャルスタック（２０、３０、４０）のｎ型半導体層（２１、３１、４１）とｐ型半導体層（２５、３５、４５）は、それぞれ、単一の層であるものと図示したが、これらの層は、複数の層でできており、また、超格子層を含むこともできる。また、第１～第３エピタキシャルスタック（２０、３０、４０）の活性層は、単一量子井戸構造または多重量子井戸構造を含むことができる。
【0058】
本実施例においては、第１～第３のｐ型コンタクト電極（２５ｐ、３５ｐ、４５ｐ）は、光を透過させることができるように、透明導電性材料からなることができる。例えば、第１～第３のｐ型コンタクト電極（２５ｐ、３５ｐ、４５ｐ）は、それぞれ透明導電性酸化物（ＴＣＯ；ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ）からなることができる。透明導電性酸化物は、ＳｎＯ（ｔｉｎ ｏｘｉｄｅ）、ＩｎＯ２（ｉｎｄｉｕｍ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）などを含むことができる。
【0059】
本実施例において、第３のｐ型コンタクト電極（４５ｐ）、第２のｐ型コンタクト電極（３５ｐ）と、第１のｐ型コンタクト電極（２５ｐ）には、共通配線が接続することができる。ここで、共通配線は、共通の電圧が印加される配線である。また、第１～第３エピタキシャルスタック（２０、３０、４０）のｎ型半導体層（２１、３１、４１）には、発光信号配線がそれぞれ接続することができる。ここで、第１エピタキシャルスタック（２０）のｎ型半導体層（２１）には、第１のｎ型コンタクト電極（２１ｎ）を介して発光信号配線が接続される。本実施例においては、第１～第３のｐ型コンタクト電極（２５ｐ、３５ｐ、４５ｐ）には、共通配線を介して共通の電圧（ＳＣ）が印加され、第１～第３エピタキシャルスタック（２０、３０、４０）のｎ型半導体層（２１、３１、４１）には、発光信号が発光信号配線を介して印加されることにより、第１～第３エピタキシャルスタック（２０、３０、４０）の発光が制御される。ここで、発光信号は、第１～第３エピタキシャルスタック（２０、３０、４０）のそれぞれに対応する第１～第３の発光信号（ＳＲ、ＳＧ、ＳＢ）を含んでいる。本発明の一実施例において、第１発光信号（ＳＲ）は、赤色光、第２発光信号（ＳＧ）は、緑色光、及び第３の発光信号（ＳＢ）は、青色光の発光に対応する信号である。
【0060】
上述した実施例によると、第１～第３エピタキシャルスタック（２０、３０、４０）は、各エピタキシャルスタックに印加された発光信号に応じて駆動される。すなわち、第１エピタキシャルスタック（２０）は、第１発光信号（ＳＲ）に応じて駆動され、第２エピタキシャルスタック（３０）は、第２発光信号（ＳＧ）に応じて駆動され、第３エピタキシャルスタック（４０）は、第３の発光信号（ＳＢ）に基づいて駆動される。または第１エピタキシャルスタック（２０）は、第１発光信号（ＳＲ）に応じて駆動され、第２エピタキシャルスタック（３０）は、第２発光信号（ＳＢ）に応じて駆動され、第３エピタキシャルスタック（４０）は、第３の発光信号（ＳＧ）に基づいて駆動することができる。ここで、第１、第２、及び第３の発光信号（ＳＲ、ＳＧ、ＳＢ）は、第１～第３エピタキシャルスタック（２０、３０、４０）に、互いに独立して印加され、その結果、第１～第３エピタキシャルスタック（２０、３０、４０）は、それぞれが独立して駆動される。発光積層体は、第１～第３エピタキシャルスタック（２０、３０、４０）から上部方向に出射された第１～第３の光の組み合わせによって、最終的に、様々な色と様々な光量の光を提供することができる。
【0061】
上述した実施例では、第１～第３エピタキシャルスタック（２０、３０、４０）のｐ型半導体層（２５、３５、４５）には、共通電圧が提供され、第１～第３エピタキシャルスタック（２０、３０、４０）のｎ型半導体層（２１、３１、４１）には、発光信号が印加されることを説明したが、本発明の実施例は、これに限定されるものではない。本発明の他の実施例では、第１～第３エピタキシャルスタック（２０、３０、４０）のｎ型半導体層（２１、３１、４１）に共通電圧が提供され、第１～第３エピタキシャルスタック（２０、３０、４０）のｐ型半導体層（２５、３５、４５）には、発光信号が提供されることもある。
【0062】
上記した構造を有する本発明の一実施例に係る発光積層体は、カラーを実現するにあたり、別の光が互いに離隔した他の平面上で実装されるのではなく、別の光の一部を重畳した領域で提供するため、発光素子の小型化と集積化が可能である。既存の技術によると、フルカラーを実現するためには、異なる色、例えば、赤、緑、および青の光を実装する発光素子を平面上で互いに離隔されるように配置されるのが一般的である。したがって、従来の技術では、各発光素子が平面上に配置されることによって占める面積が小さくなかった。これに比べて、本発明によると、別の光を実装する発光素子の一部を一つの領域で、重畳した積層体を提供することにより、従来の発明に比べ著しく小さい面積でフルカラーの実装が可能である。これにより、小面積でも高解像度のデバイスの製造が可能である。
【0063】
また、上記した構造を有する発光積層体において、互いに同一の波長帯域の光を出射するエピタキシャルスタックが積層された場合には、光の強度が多様に制御された発光装置の製造が可能である。
【0064】
これに加えて、既存の発光装置の場合には、積層型で製造されても、別の完成された素子を個別に形成した後、ワイヤで接続するなど、発光素子ごとに個別のコンタクト部を形成する方法で製造されることで、構造が複雑で、製造も容易ではなかった。しかし、本発明の一実施例に係る発光積層体は、一つの基板（１１）上に多層のエピタキシャルスタックを順次積層した後、多層のエピタキシャルスタックに最小限の工程を経てコンタクト部を形成して配線部を連結する。また、個々のカラーの発光素子を別々に製造して、個別に実装する既存の表示装置の製造方法に比べて、本発明では、多数の発光素子の代わりに、単一の発光積層体のみ実装すればよいので、製造方法が非常に簡単になる。
【0065】
本発明の一実施例に係る発光素子は、高純度と高効率の光を提供するために、様々なコンポーネントを付加的に採用することができる。例えば、本発明の一実施例に係る発光素子は、比較的短波長の光が、長波長の光を出射するエピタキシャルスタック上に光が進行することを遮断するための波長パスフィルタを含むことができる。
【0066】
発明の一実施例に係る発光素子は、高効率の均一な光を提供するために、様々な構成要素を付加的に採用することができる。たとえば、図示しなかったが、本発明の一実施例に係る発光素子は、光出射面に様々な凹凸部を有することができる。例えば、本発明の一実施例に係る発光素子は、第１～第３エピタキシャルスタック（２０、３０、４０）のうちの少なくとも一つのｎ型半導体層の上面に形成された凹凸部を有することができる。
【0067】
本発明の一実施例において、各エピタキシャルスタックの凹凸部を選択的に形成することができる。例えば、第１エピタキシャルスタック（２０）上に凹凸部を提供することができ、第１および第３のエピタキシャルスタック（２０、４０）上に凹凸部を提供することができ、第１～第３エピタキシャルスタック（２０、３０、４０）上に凹凸部を提供することができる。各エピタキシャルスタックの凹凸部を、各エピタキシャルスタックの発光面に対応するｎ型半導体層上に提供することができる。
【0068】
凹凸部は光出射効率を高めるためのものであり、多角形のピラミッド、半球、ランダムに配置された粗さを有する面などの様々な形で提供することができる。凹凸部は、様々なエッチング工程を介してテクスチャリングするか、パターニングされたサファイア基板を用いて形成することができる。
【0069】
本発明の一実施例において、第１～第３エピタキシャルスタック（２０、３０、４０）からの第１～第３の光は、光の強度に差があることができ、これらの強度差は、視認性の差につながる可能性がある。本実施例では、第１～第３エピタキシャルスタック（２０、３０、４０）の光出射面に選択的に凹凸部を形成することにより、発光効率を向上させることができ、その結果、第１～第３光の視認性の違いを減らすことができる。赤および／または青色のカラーに対応する光の場合、緑の色に比べて視認性が低いことがあるが、第１エピタキシャルスタック（２０）および／または第３エピタキシャルスタック（４０）のテクスチャリングを使用して、視認性の違いを低減させることができる。特に、赤光の場合には、発光素子の最上部に提供されるため、光の強度を小さくすることができるが、その上面に凹凸部を形成することにより、光効率を向上させることができる。
【0070】
上述した構造を有する発光素子は、様々な色の表現が可能な発光素子であるが、表示装置の画素に利用することができる。以下の実施例では、上述した構造を有する発光素子が表示装置の構成要素として利用することを説明する。
【0071】
【0072】
【0073】
表示装置（１００）は、様々な形状で提供することができるバー、長方形のような直線の辺を含む閉じた形の多角形、曲線からなる辺を含む円形、楕円など、直線と曲線で構成された辺を含むする半円、半楕円など様々な形状で提供することができる。本発明の一実施例においては、前記表示装置が矩形状に提供されたことを示した。
【0074】
表示装置（１００）は、映像を表示する複数の画素（１１０）を有している。画素（１１０）のそれぞれは、映像を表示する最小単位である。各画素（１１０）は、上述した構造の発光素子を含んでおり、白色光および／またはカラー光を出すことができる。
【0075】
本発明の一実施例において、各画素は、赤色光を出射する第１画素（１１０Ｒ）、緑の光を出射する第２画素（１１０Ｇ）、及び青色光を出射する第３画素（１１０Ｂ）を含んでいる。第１～第３画素（１１０Ｒ、１１０Ｇ、１１０Ｂ）は、上述した発光素子の第１～第３エピタキシャルスタック（２０、３０、４０）にそれぞれ対応することができる。
【0076】
第１～第３画素（１１０Ｒ、１１０Ｇ、１１０Ｂ）が出射する光は、これに限定されるものではなく、少なくとも二つの画素が互いに同じ色の光を出射するか、それぞれ異なる光を出射するが、イエロー、マゼンタ、シアンなど上述したカラーと異なる色の光を出射することができる。
【0077】
画素（１１０）は、行列状に配置される。ここで画素（１１０）が行列状に配列されるとは、画素（１１０）が行または列に沿って正確に一列に配列されている場合だけを意味するものではなく、全体的に行や列に沿って配列されるか、ジグザグ形状に配列されているなど、細部の位置を変えることができる。
【0078】
図５は、本発明の一実施例による表示装置を示す構造図である。
【0079】
図５を参照すると、本発明の一実施例による表示装置（１００）は、タイミング制御部（３５０）、走査駆動部（３１０）、データ駆動部（３３０）、配線部、および画素を含んでいる。ここで、画素が複数の画素を含む場合には、それぞれの画素は、個別に配線部を通じて走査駆動部（３１０）、データ駆動部（３３０）などに接続される。
【0080】
タイミング制御部（３５０）は、外部（例えば、映像データを送信するシステム）から表示装置の駆動に必要な各種制御信号や映像データを受信する。これらのタイミング制御部（３５０）は、受信した映像データを再配置して、データ駆動部（３３０）に送信する。また、タイミング制御部（３５０）は、走査駆動部（３１０）と、データ駆動部（３３０）の駆動に必要な走査制御信号およびデータ制御信号を生成し、生成された走査制御信号およびデータ制御信号をそれぞれ走査駆動部（３１０）と、データ駆動部（３３０）に送信する。
【0081】
走査駆動部（３１０）は、タイミング制御部（３５０）から走査制御信号の供給を受け、これに対応して走査信号を生成する。
【0082】
データ駆動部（３３０）は、タイミング制御部（３５０）からのデータ制御信号と映像データの供給を受け、これに対応してデータ信号を生成する。
【0083】
配線部は、複数の信号配線を含んでいる。配線部は、具体的には、走査駆動部（３１０）と画素を接続する走査線（１３０）と、データ駆動部（３３０）と画素を接続するデータ線（１２０）を含んでいる。走査線（１３０）は、それぞれの画素に接続することができ、これにそれぞれの画素に対応する走査線を第１～第３の走査配線（１３０Ｒ、１３０Ｇ、１３０Ｂ；以下１３０で表示）で示した。
【0084】
加えて、配線部のタイミング制御部（３５０）と走査駆動部（３１０）、タイミング制御部（３５０）と、データ駆動部（３３０）、またはその他の構成要素の間を接続し、その信号を伝達する配線をさらに含む。
【0085】
走査線（１３０）は、走査駆動部（３１０）で生成された走査信号を画素に提供する。データ駆動部（３３０）で生成されたデータ信号は、データ線（１２０）に出力される。
【0086】
画素は走査線（１３０）とデータ線（１２０）に接続される。画素は走査線（１３０）から走査信号が供給されると、データ線（１２０）から入力されるデータ信号に対応して選択的に発光する。一例としては、各フレーム期間中に、それぞれの画素は、入力されたデータ信号に対応する輝度で発光する。ブラック輝度に対応するデータ信号を供給された画素は、そのフレーム期間発光しないことにより、ブラックを表示する。
【0087】
本発明の一実施例において、画素は、パッシブ型またはアクティブ型で駆動することができる。表示装置がアクティブ型で駆動される場合、表示装置は、走査信号とデータ信号のほか、第１及び第２の画素電源を供給されて駆動することができる。
【0088】
図６は、一つの画素を示す回路図であり、パッシブ型表示装置を構成する画素の一例を示した回路図である。ここで、画素は画素のいずれか、例えば、赤色画素、緑色画素、青画素のいずれかであることができ、本実施例では、第１画素（１１０Ｒ）を示した。第２および第３の画素も、第１画素と実質的に同じ方法で駆動することができるので、第２および第３の画素の回路図の説明は省略する。
【0089】
図６を参照すると、第１画素（１１０Ｒ）は、走査線（１３０）とデータ線（１２０）との間に接続される発光素子（１５０）を含んでいる。発光素子（１５０）は、第１エピタキシャルスタック（２０）に対応する。第１エピタキシャルスタック（２０）は、ｐ型半導体層とｎ型半導体層との間に閾値電圧以上の電圧が印加されると、印加された電圧の大きさに対応する輝度で発光する。すなわち、第１走査線（１３０Ｒ）に印加される走査信号および／またはデータ線（１２０）に印加されるデータ信号の電圧を調節することによって、第１画素（１１０Ｒ）の発光を制御することができる。
【0090】
図７は、第１画素を示す回路図であり、アクティブ型表示装置を構成する画素の一例を示した回路図である。
【0091】
表示装置がアクティブ型である場合には、第１画素（１１０Ｒ）は、走査信号とデータ信号のほか、第１及び第２の画素電源（ＥＬＶＤＤ、ＥＬＶＳＳ）を供給されて駆動することができる。
【0092】
図７を参照すると、第１画素（１１０Ｒ）は、発光素子（１５０）と、これに接続されるトランジスタ部を含む。
【0093】
発光素子（１５０）は、第１エピタキシャルスタック（２０）に対応し、発光素子（１５０）のｐ型半導体層は、トランジスタ部を経由して第１画素電源（ＥＬＶＤＤ）に接続し、ｎ型半導体層は、第２画素電源（ＥＬＶＳＳ）に接続することができる。第１画素電源（ＥＬＶＤＤ）及び第２画素電源（ＥＬＶＳＳ）は、異なる電位を持つことができる。一例として、第２画素電源（ＥＬＶＳＳ）は、第１画素電源（ＥＬＶＤＤ）の電位よりも発光素子の閾値電圧よりも低い電位を持つことができる。これらの発光素子のそれぞれは、トランジスタ部によって制御される駆動電流に対応する輝度で発光する。
【0094】
本発明の一実施例によると、トランジスタ部の第１および第２のトランジスタ（Ｍ１、Ｍ２）とストレージキャパシタ（Ｃｓｔ）を含む。ただし、トランジスタ部の構造は図７に示された実施例に限定されない。
【0095】
第１のトランジスタ（Ｍ１、スイッチングトランジスタ）のソース電極は、データ線（１２０）に接続され、ドレイン電極は、第１ノード（Ｎ１）に接続される。そして、第１のトランジスタのゲート電極は、第１スキャン配線（１３０Ｒ）に接続される。このような第１トランジスタは、第１走査線（１３０Ｒ）から第１のトランジスタ（Ｍ１）をターン－オンできる電圧の走査信号が供給されると、ターン－オンされて、データ線（１２０）と第１ノード（Ｎ１）を電気的に接続する。このとき、データ線（１２０）には、そのフレームのデータ信号が供給され、これにより、第１ノード（Ｎ１）にデータ信号が伝達される。第１ノード（Ｎ１）に渡されたデータ信号は、ストレージキャパシタ（Ｃｓｔ）に充電される。
【0096】
第２のトランジスタ（Ｍ２、駆動トランジスタ）のソース電極は、第１画素電源（ＥＬＶＤＤ）に接続され、ドレイン電極は、発光素子のｎ型半導体層に接続される。そして、第２トランジスタ（Ｍ２）のゲート電極は、第１ノード（Ｎ１）に接続される。このような第２のトランジスタ（Ｍ２）は、第１ノード（Ｎ１）の電圧に対応して発光素子に供給される駆動電流の量を制御する。
【0097】
ストレージキャパシタ（Ｃｓｔ）の一つの電極は、第１画素電源（ＥＬＶＤＤ）に接続され、他の電極は、第１ノード（Ｎ１）に接続される。このようなストレージキャパシタ（Ｃｓｔ）は、第１ノード（Ｎ１）に供給されるデータ信号に対応する電圧を充電して、次のフレームのデータ信号が供給されるまで充電された電圧を維持する。
【0098】
便宜上、図７は、二つのトランジスタを含むトランジスタ部を示した。しかし、本発明はこれに限定されるものではなく、トランジスタ部の構造は、多様に変更して実施することができる。例えば、トランジスタ部は、より多くのトランジスタやコンデンサなどを含むことができる。また、本実施例では、第１および第２のトランジスタ、ストレージキャパシタ、および配線の具体的な構造を示していないが、第１および第２のトランジスタ、ストレージキャパシタ、および配線は、本発明の実施形態に係る回路を実装する限りにおいて、様々な形で提供することができる。
【0099】
上述した画素は、本発明の概念から逸脱しない範囲内で多様な構造で実現することができ、具体的に次のような構造で実現することができる。本発明の一実施例では、パッシブマトリクス型の画素を一例として説明する。
【0100】
【0101】
図８ａ、図８ｂ及び図８ｃを参照すると、本発明の一実施形態に係る画素は、平面上で見たときに、複数のエピタキシャルスタックが積層された光出射領域を有する。本発明の一実施例において、各第１～第３エピタキシャルスタック（２０、３０、４０）が、どの極性の半導体層に共通電圧を印加するかによって積層構造が変更される。以下では、ｐ型半導体層に共通電圧を印加する実施例を一例として説明する。
【0102】
複数のエピタキシャルスタックは、基板（１１）上に積層された第３エピタキシャルスタック（４０）、第２エピタキシャルスタック（３０）、及び第１エピタキシャルスタック（２０）を含んでいる。
【0103】
第１～第３エピタキシャルスタック（２０、３０、４０）のそれぞれは、ｐ型半導体層、前記ｐ型半導体層上に提供された活性層、及び前記活性層上に提供されたｎ型半導体層を含んでいる。すなわち、第１エピタキシャルスタック（２０）は、第１のｐ型半導体層（２５）、第１のｐ型半導体層（２５）上に提供された第１活性層（２３）、及び第１活性層（２３）上に提供される第１のｎ型半導体層（２１）を含んでいる。第２エピタキシャルスタック（３０）は、第２のｐ型半導体層（３５）、第２のｐ型半導体層（３５）上に提供された第２活性層（３３）、及び第２活性層（３３）上に提供された第２のｎ型半導体層（３１）を含んでいる。第３エピタキシャルスタック（４０）は、第３のｎ型半導体層（４１）、第３のｎ型半導体層（４１）上に提供された第３活性層（４３）、及び第３活性層（４３）上に提供された第３のｐ型半導体層（４５）を含んでいる。
【0104】
第３エピタキシャルスタック（４０）の第３のｐ型半導体層（４５）上に第３のｐ型半導体層（４５）と直接接触する第３のｐ型コンタクト電極（４５ｐ）、第２接着層（６３）、および第２のｐ型コンタクト電極（３５ｐ）が順次提供される。第２のｐ型コンタクト電極（３５ｐ）は、第２エピタキシャルスタック（３０）の第２のｐ型半導体層（３５）と直接接触する。
【0105】
第２エピタキシャルスタック（３０）の第２のｎ型半導体層（３１）上に第１接着層（６１）と、第１のｐ型コンタクト電極（２５ｐ）が順次提供される。第１のｐ型コンタクト電極（２５ｐ）は、第１エピタキシャルスタック（２０）の第１のｐ型半導体層（２５）と直接接触する。
【0106】
第１エピタキシャルスタック（２０）の第１のｎ型半導体層（２１）上に第１のｎ型コンタクト電極（２１ｎ）が提供される。第１のｎ型半導体層（２１）は、上面の一部が陥没した構造を有し、第１のｎ型コンタクト電極（２１ｎ）を、その陥没した部分に提供することができる。
【0107】
第１～第３エピタキシャルスタック（２０、３０、４０）が積層された基板（１１）上に単層または多層の絶縁膜が提供される。本発明の一実施例において、第１～第３エピタキシャルスタック（２０、３０、４０）の側面と上面の一部には、第１～第３エピタキシャルスタック（２０、３０、４０）の積層体を覆う第１絶縁膜（８１）及び第２絶縁膜（８３）が提供される。第１および／または第２絶縁膜（８１、８３）は、様々な有機／無機絶縁性材料からなることができ、その材料や形状が限定されるものではない。例えば、第１および／または第２絶縁膜（８１、８３）には、ＤＢＲ（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）を提供することができる。また、第１および／または第２絶縁膜（８１、８３）は、ブラックカラーの有機高分子膜であることもできる。本発明の一実施例において、図示しなかったが、第１および／または第２絶縁膜（８１、８３）上にフローティングされた金属反射膜を提供することができる。本発明の一実施例において、絶縁膜は、屈折率が互いに異なる二つの層以上の絶縁膜を蒸着することによって形成することができる。
【0108】
画素には、第１～第３エピタキシャルスタック（２０、３０、４０）に配線部を接続するためのコンタクト部が提供される。コンタクト部第１エピタキシャルスタック（２０）に発光信号を提供するための第１コンタクト部（２０Ｃ）、第２エピタキシャルスタック（３０）に発光信号を提供するための第２コンタクト部（３０Ｃ）、第３エピタキシャルスタック（４０）に発光信号を提供するための第３コンタクト部（４０Ｃ）と、第１～第３エピタキシャルスタック（２０、３０、４０）に共通電圧を印加するための第４コンタクト部（５０Ｃ）を含んでいる。
【0109】
本発明の一実施例において、第１～第４コンタクト部（２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃ）は、平面上で見たときに、様々な場所で提供されることができる。例えば、本発明の一実施例において、発光素子が正方形形状を有する場合、第１～第４コンタクト部（２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃ）は、長方形の各コーナーに対応する領域に配置することができる。このとき、コンタクト部の光出射領域と少なくとも一部が重畳することができる。しかし、第１～第４コンタクト部（２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃ）の位置は、これに限定されるものではなく、発光素子の形状に応じて多様に変更することができる。
【0110】
第１～第４コンタクト部（２０Ｃ、３０Ｃ、４０Ｃ、５０Ｃ）は、それぞれ第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）と第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）を含むことができる。
【0111】
第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）それぞれは、互いに離隔して絶縁される。
【0112】
第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）のそれぞれを、互いに離隔して絶縁されるが、第１～第３エピタキシャルスタック（２０、３０、４０）と、重畳した領域、すなわち、光出射領域に提供することができる。第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）のそれぞれを、第１～第３エピタキシャルスタック（２０、３０、４０）の端に亘って形成することができ、これにより、第１～第３エピタキシャルスタック（２０、３０、４０）の活性層（２３、３３、４３）の側面をカバーすることができる。第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）が第１～第３エピタキシャルスタックの側面をカバーすることで、第１～第３エピタキシャルスタック（２０、３０、４０）から発生した熱が第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）を介して容易に排出することができる。このように、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）の放熱効果により、第１～第３エピタキシャルスタック（２０、３０、４０）の劣化を低減することができる。
【0113】
第１コンタクト部（２０Ｃ）は、互いに電気的に接続される第１パッド（２０ｐｄ）及び第１のバンプ電極（２０ｂｐ）を含む。第１パッド（２０ｐｄ）は、第１エピタキシャルスタック（２０）の第１のｎ型コンタクト電極（２１ｎ）上に提供され、第１絶縁膜（８１）に提供された第１コンタクトホール（２０ＣＨ）を介して第１のｎ型コンタクト電極（２１ｎ）に接続される。第１のバンプ電極（２０ｂｐ）は、少なくとも一部が第１パッド（２０ｐｄ）と、重畳している。第１のバンプ電極（２０ｂｐ）は、第１パッド（２０ｐｄ）と重畳した領域で第２絶縁膜（８３）を間に置いて第１スルーホール（２０ｃｔ）を介して、第１パッド（２０ｐｄ）と接続される。ここで、第１パッド（２０ｐｄ）と、第１のバンプ電極（２０ｂｐ）は、互いに同じ形状で提供され、完全に重畳することができる。しかし、第１パッド（２０ｐｄ）と、第１のバンプ電極（２０ｂｐ）の形状はこれに限定されるものではなく、異なる形状及びサイズを有することができる。
【0114】
第２コンタクト部（３０Ｃ）は、互いに電気的に接続される第２パッド（３０ｐｄ）及び第２のバンプ電極（３０ｂｐ）を含む。第２パッド（３０ｐｄ）は、第２エピタキシャルスタック（３０）の第２のｎ型半導体層（３１）上に提供され、第１絶縁膜（８１）に形成された第２コンタクトホール（３０ＣＨ）を介して第２のｎ型半導体層（３１）に接続される。第２のバンプ電極（３０ｂｐ）は、少なくとも一部が第２パッド（３０ｐｄ）と重畳している。第２のバンプ電極（３０ｂｐ）は、第２パッド（３０ｐｄ）と重畳した領域で第２絶縁膜（８３）を間に置いて第２スルーホール（３０ｃｔ）を介して第２パッド（３０ｐｄ）と接続される。
【0115】
第３コンタクト部（４０Ｃ）は、互いに電気的に接続される第３パッド（４０ｐｄ）及び第３のバンプ電極（４０ｂｐ）を含む。第３パッド（４０ｐｄ）は、第３エピタキシャルスタック（４０）の第３のｎ型半導体層（４１）上に提供され、第１絶縁膜（８１）に形成された第３コンタクトホール（４０ＣＨ）を介して第３のｎ型半導体層（４１）に接続される。第３のバンプ電極（４０ｂｐ）は、少なくとも一部が第３パッド（４０ｐｄ）と重畳している。第３のバンプ電極（４０ｂｐ）は、第３のパッド（４０ｐｄ）と重畳した領域で第２絶縁膜（８３）を間に置いて第３スルーホール（４０ｃｔ）を介して第３パッド（４０ｐｄ）と接続される。
【0116】
第４コンタクト部（５０Ｃ）は、互いに電気的に接続される第４パッド（５０ｐｄ）及び第４のバンプ電極（５０ｂｐ）を含む。第４パッド（５０ｐｄ）は、第１～第３エピタキシャルスタック（２０、３０、４０）の第１～第３のｐ型コンタクト電極（２１ｐ、３１ｐ、４１ｐ）上に提供された第１のサブコンタクトホール（５０ＣＨａ）及び第２のサブコンタクトホール（５０ＣＨｂ）を介して各第１～第３エピタキシャルスタック（２０、３０、４０）の第１～第３のｐ型半導体層（２５、３５、４５）に接続される。詳細には、第４パッド（５０ｐｄ）は、第１のｐ型コンタクト電極（２５ｐ）上に提供された第１のサブコンタクトホール（５０ＣＨａ）を介して第１のｐ型コンタクト電極（２５ｐ）と接続され、第２および第３のｐ型コンタクト電極（３５ｐ、４５ｐ）上に提供された第２のサブコンタクトホール（５０ＣＨｂ）を介して、第２および第３のｐ型コンタクト電極（３５ｐ、４５ｐ）に同時に接続される。ここで、第２および第３のｐ型コンタクト電極（３５ｐ、４５ｐ）に、それぞれ個別にコンタクトホールを形成する工程の代わりに、一つの第２のサブコンタクトホール（５０ＣＨｂ）を介して、第２および第３のｐ型コンタクト電極（３５ｐ、４５ｐ）に同時に接続することができるため、発光素子の製造工程が簡略化されるのみならず、コンタクトホールが素子内で占める面積を低減することができる。第４のバンプ電極（５０ｂｐ）は、少なくとも一部が第４パッド（５０ｐｄ）と重畳している。第４のバンプ電極（５０ｂｐ）は、第４パッド（５０ｐｄ）と重畳した領域で第２絶縁膜（８３）を間に置いて第４スルーホール（５０ｃｔ）を介して第４パッド（５０ｐｄ）と接続される。
【0117】
本実施例においては、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）は、平面上で見たときに、同じ形状と面積で提供されることがあるが、この形状及び面積は、これに限定されるものではなく、様々な形状と面積を有することができる。
【0118】
本発明の一実施例において、図示しなかったが、基板（１１）には、第１～第４コンタクト部（２０Ｃ、３０ｃ、４０ｃ、５０ｃ）に対応して提供され、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）のそれぞれに電気的に接続されている配線部（図５参照）および／または配線部と接続された薄膜トランジスタなどの駆動素子を提供することができる。
【0119】
例えば、第１～第３エピタキシャルスタック（２０、３０、４０）には、第１～第３エピタキシャルスタック（２０、３０、４０）のそれぞれに発光信号を提供する第１～第３の発光信号配線と、第１～第３エピタキシャルスタック（２０、３０、４０）のそれぞれに共通電圧を提供する共通配線が接続される。本実施例においては、第１～第３の発光信号配線は、第１～第３の走査線と、共通配線は、データ線にそれぞれ対応することができる。
【0120】
上述した構造を有する画素は、基板上に順次、第３エピタキシャルスタック、第２エピタキシャルスタック、及び第１エピタキシャルスタックを積層してパターニングする形態で製造することができ、これに対して、図面を参照して詳細説明する。
【0121】
図９ａ～図１８ａは、本発明の一実施例に係る発光調査を製造する方法を説明するための平面図、図９ｂ～図１８ｂは、図９ａ～図１８ａの発光素子をＡ－Ａ’で切断した断面図、図９ｃ～図１８ｃは、図９ａ～図１８ａの発光素子をＢ－Ｂ’で切断した断面図である。
【0122】
図９ａ、図９ｂ、及び図９ｃを参照すると、基板（１１）上に第３エピタキシャルスタック（４０）、第２エピタキシャルスタック（３０）、及び第１エピタキシャルスタック（２０）が順次形成され、第１エピタキシャルスタック（２０）がパターニングされる。
【0123】
より詳細に説明すると、基板（１１）上に第３エピタキシャルスタック（４０）及び第３のｐ型コンタクト電極（４５ｐ）が先に形成される。
【0124】
基板（１１）は、サファイア（Ａｌ２Ｏ３）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、ガリウム酸化物（Ｇａ２Ｏ３）、またはシリコン基板（１１）であることができる。基板（１１）上に第３のｎ型半導体層（４１）、第３活性層（４３）、及び第３のｐ型半導体層（４５）が有機金属化学気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）または分子線蒸着法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）などの工程を経て順番に成長することができる。第３のｐ型半導体層（４５）上に化学気相蒸着法を利用して、第３のｐ型コンタクト電極（４５ｐ）を形成することができる。第３のｐ型コンタクト電極（４５ｐ）は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、およびＺｎＯのうち少なくとも一つを含むことができる。本発明の一実施例において、第３エピタキシャルスタック（４０）が青色光を発光すると、基板（１１）は、サファイアを含むことができ、第３のｐ型コンタクト電極（４５ｐ）は、ＺｎＯを含むことができる。
【0125】
第２エピタキシャルスタック（３０）は、一時的な基板（図示せず）上に第２のｎ型半導体層（３１）、第２活性層（３３）、及び第２のｐ型半導体層（３５）をＭＯＣＶＤまたはＭＢＥなどの工程を通じて順番成長させて形成することができる。第２のｐ型半導体層（３５）上に化学気相蒸着法で第２のｐ型コンタクト電極（３５ｐ）を形成することができる。第２のｐ型コンタクト電極（３５ｐ）はＩＴＯ、ＩＺＯ、ＩＺＴＯ、およびＺｎＯのうち少なくとも一つを含むことができる。本発明の一実施例において、第２エピタキシャルスタック（３０）が緑色光を発光すると、一時的な基板（図示せず）は、サファイアまたはＧａＮのいずれかを含むことができ、第２のｐ型コンタクト電極（３５ｐ）は、ＺｎＯを含むことができる。
【0126】
第１エピタキシャルスタック（２０）は、一時的な基板（図示せず）上に第１のｎ型半導体層（２１）、第１活性層（２３）、及び第１のｐ型半導体層（２５）をＭＯＣＶＤまたはＭＢＥなどの工程を通じて順番成長させて形成することができる。続いて、第１のｐ型半導体層（２５）上に化学気相蒸着法で第１のｐ型コンタクト電極（２５ｐ）を形成することができる。第１のｐ型コンタクト電極（２５ｐ）はＩＴＯ、ＩＺＯ、ＩＺＴＯ、およびＺｎＯのうち少なくとも一つを含むことができる。本発明の一実施例において、第１エピタキシャルスタック（２０）が赤色光を発光すると、一時的な基板（図示せず）は、ＧａＡｓＮを含むことができ、第１のｐ型コンタクト電極（２５ｐ）はＩＴＯを含むことができる。
【0127】
次に、第３のｐ型コンタクト電極（４５ｐ）と、一時的な基板上の第２のｐ型コンタクト電極（３５ｐ）を互いに対向するように配置し、第２接着層（６３）を間に置いて第３エピタキシャルスタック（４０）及び第２エピタキシャルスタック（３０）を接着させることができる。続いて、第２のエピタキシャルスタック（３０）と一緒に提供された一時的な基板は、レーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ－ｏｆｆ）工程などを通じて除去することができる。
【0128】
次に、第２のｎ型半導体層（３１）と、一時的な基板上の第１のｐ型コンタクト電極（２５ｐ）を互いに対向するように配置し、第１接着層（６１）を間に置いて第２エピタキシャルスタック（３０）と第１エピタキシャルスタック（２０）を接着させることができる。続いて、第１エピタキシャルスタック（２０）と一緒に提供された一時的な基板は、レーザーリフトオフ工程などを介して除去することができる。
【0129】
次に、第１エピタキシャルスタック（２０）上に第１マスクパターン（図示せず）を形成し、第１のマスクパターンをエッチングマスクとして使用して第１のｎ型半導体層（２１）、第１活性層（２３）、及び第１のｐ型半導体層（２５）をエッチングすることができる。
【0130】
第１エピタキシャルスタック（２０）は、発光構造体の全体的な配線接続構造などを考慮して、様々な形状にパターニングすることができる。例えば、前述したコンタクトホール、スルーホール、およびパッドの位置を考慮して、平面上で見たときに、多角形の形で形成することができる。このため、第１エピタキシャルスタック（２０）は、角が切断された長方形の構造を持つことができ、例えば、第１エピタキシャルスタック（２０）の内側に凹んだように入った「Ｖ」字型側壁を有することができる。
【0131】
一実施例によると、エッチング工程の後に、第１のｎ型半導体層（２１）、第１活性層（２３）、及び第１のｐ型半導体層（２５）のそれぞれは、傾斜側壁を有し、エッチングされた第１のｎ型半導体層（２１）の側壁、第１活性層（２３）の側壁、及び第１のｐ型半導体層（２５）の側壁は、実質的に同一平面であることができる。他の実施例によると、第１のｎ型半導体層（２１）、第１活性層（２３）、及び第１のｐ型半導体層（２５）のそれぞれは、垂直な側壁を有し、エッチングされた第１のｎ型半導体層（２１）の側壁、第１活性層（２３）の側壁、及び第１のｐ型半導体層（２５）の側壁は、実質的に同一平面であることができる。
【0132】
一実施例によると、第１のｐ型コンタクト電極（２５ｐ）はエッチング阻止膜で機能させることができる。つまり、エッチング工程は、第１のｐ型コンタクト電極（２５ｐ）が露出するまでエッチングすることができる。しかし、必要に応じて、第１のｎ型半導体層（２１）、第１活性層（２３）、及び第１のｐ型半導体層（２５）によって露出した第１のｐ型コンタクト電極（２５ｐ）の上部面の一部がエッチングされることもある。
【0133】
一実施例によると、第１のｎ型半導体層（２１）、第１活性層（２３）、及び第１のｐ型半導体層（２５）は、後続の完成された第１エピタキシャルスタック（２０）が発光ダイオードとして機能するできるほどの最小サイズを有することができる。
【0134】
図１０ａ、図１０ｂ、及び図１０ｃを参照すると、第１のｐ型コンタクト電極（２５ｐ）上に、第１のｎ型半導体層（２１）、第１活性層（２３）、第１のｐ型半導体層（２５）、及び第１のｐ型コンタクト電極（２５ｐ）の一部を覆う第２のマスクパターン（図示せず）を形成し、第２のマスクパターンをエッチングマスクとして使用して第１のｐ型コンタクト電極（２５ｐ）、第１接着層（６１）をエッチングすることができる。
【0135】
第１のｐ型コンタクト電極（２５ｐ）と、第１接着層（６１）は、発光構造体の全体的な配線接続構造などを考慮して、様々な形状にパターニングすることができる。第１のｐ型コンタクト電極（２５ｐ）と、第１接着層（６１）は、平面的な観点から、正方形の構造を有することができ、例えば、第２のエピタキシャルスタック（３０）の内側に凹んだように入った「Ｖ」字型側壁を有することができる。
【0136】
一実施例によると、第１のｐ型コンタクト電極（２５ｐ）、第１接着層（６１）は、傾斜側壁を有し、第１のｐ型コンタクト電極（２５ｐ）の側壁及び第１接着層（６１）の側壁は、実質的に同一平面であることができる。他の実施例によると、第１のｐ型コンタクト電極（２５ｐ）と、第１接着層（６１）は、垂直な側壁を有することができる。この場合には、第１のｐ型コンタクト電極（２５ｐ）の側壁及び第２接着層（６３）の側壁は、実質的に同一平面であることができる。
【0137】
エッチング工程は、第２のｎ型半導体層（３１）が露出された時点でエッチング工程が停止するように、エッチングガス注入時間などの工程レシピ（ｒｅｃｉｐｅ）を調節することができる。一実施例によると、第２のｎ型半導体層（３１）の上部の一部をエッチングすることができる。
【0138】
図１１ａ、図１１ｂ、及び図１１ｃを参照すると、第２のｎ型半導体層（３１）上に、第１エピタキシャルスタック（２０）及び第２接着層（６３）を覆う第３のマスクパターン（図示せず）が形成され、第３のマスクパターンをエッチングマスクとして使用して第２のｎ型半導体層（３１）、第２活性層（３３）、第２のｐ型半導体層（３５）をエッチングすることができる。
【0139】
第２エピタキシャルスタック（３０）は、発光構造体の全体的な配線接続構造などを考慮して、様々な形状にパターニングすることができる。例えば、前述した第１～第４のコンタクト部の位置およびそれ以降のコンタクトホール、スルーホール、およびパッドの位置を考慮して、平面上で見たときに、多角形の形で形成することができる。このため、第２エピタキシャルスタック（３０）は、角が切断された長方形の構造を有すことができ、例えば、第２のエピタキシャルスタック（３０）の内側に凹んだように入った「Ｖ」字型側壁を有することができる。
【0140】
一実施例によると、第２のｎ型半導体層（３１）、第２活性層（３３）、及び第２のｐ型半導体層（３５）のそれぞれは、傾斜側壁を有し、第２のｎ型半導体層（３１）の側壁、第２活性層（３３）の側壁、及び第２のｐ型半導体層（３５）の側壁は、実質的に同一平面であることができる。他の実施例によると、第２のｎ型半導体層（３１）、第２活性層（３３）、及び第２のｐ型半導体層（３５）のそれぞれは、垂直な側壁を有することができる。この場合には、第２のｎ型半導体層（３１）の側壁、第２活性層（３３）の側壁、及び第２のｐ型半導体層（３５）の側壁は、実質的に同一平面であることができる。
【0141】
一実施例によると、第２のｐ型コンタクト電極（３５ｐ）はエッチング阻止膜で機能させることができる。つまり、エッチング工程は、第２のｐ型コンタクト電極（３５ｐ）が露出するまでエッチングすることができる。しかし、必要に応じて、第２のｎ型半導体層（３１）、第２活性層（３３）、及び第２のｐ型半導体層（３５）によって露出した第２のｐ型コンタクト電極（３５ｐ）の上部面の一部をエッチングすることができる。
【0142】
図１２ａ、図１２ｂ、及び図１２ｃを参照すると、第２のｐ型コンタクト電極（３５ｐ）上に、第１エピタキシャルスタック（２０）、第１接着層（６１）、第２のｎ型半導体層（３１）、第２活性層（３３）、及び第２のｐ型半導体層（３５）を覆う第４のマスクパターン（図示せず）が形成され、第４のマスクパターンをエッチングマスクとして使用して第２のｐ型コンタクト電極（３５ｐ ）及び第２接着層（６３）をエッチングすることができる。
【0143】
第２ｐの型コンタクト電極（３５ｐ）及び第２接着層（６３）は、発光構造体の全体的な配線接続構造などを考慮して、様々な形状にパターニングすることができる。
【0144】
本実施例において、第２のｐ型コンタクト電極（３５ｐ）及び第２接着層（６３）のそれぞれは、傾斜側壁を有し、第２のｐ型コンタクト電極（３５ｐ）の側壁及び第２接着層（６３）の側壁は実質的に同一平面であることができる。他の実施例によると、第２のｐ型コンタクト電極（３５ｐ）及び第２接着層（６３）のそれぞれは、垂直な側壁を有することができる。この場合には、第２のｐ型コンタクト電極（３５ｐ）の側壁及び第２接着層（６３）の側壁は、実質的に同一平面であることができる。
【0145】
一実施例によると、第３のｐ型コンタクト電極（４５ｐ）をエッチング阻止膜として機能することができる。つまり、エッチング工程は、第３のｐ型コンタクト電極（４５ｐ）が露出するまで行うことができる。しかし、必要に応じて、第２のｐ型コンタクト電極（３５ｐ）と、第１接着層（６１）によって露出した第３のｐ型コンタクト電極（４５ｐ）の上部面の一部をエッチングすることができる。
【0146】
図１３ａ、図１３ｂ、及び図１３ｃを参照すると、第３のｐ型コンタクト電極（４５ｐ）上に、第３エピタキシャルスタック（４０）、第２エピタキシャルスタック（３０）及び第２接着層（６３）を覆う第５マスクパターン（図示せず）が形成され、第５マスクパターンをエッチングマスクとして使用して第３のｐ型コンタクト電極（４５ｐ）、第３のｐ型半導体層（４５）及び第３活性層（４３）をエッチングすることができる。
【0147】
第３エピタキシャルスタック（４０）は、発光構造体の全体的な配線接続構造などを考慮して、様々な形状にパターニングすることができる。例えば、第３エピタキシャルスタック（４０）は、長方形の構造を有してもよく、一部の領域でエッジが除去された長方形の構造を有することができる。
【0148】
一実施例によると、第３のｐ型半導体層（４５）、第３活性層（４３）、及び第３のｎ型半導体層（４１）のそれぞれは、傾斜側壁を有し、第３のｐ型半導体層（４５）の側壁、第３活性層（４３）の側壁、及び第３のｎ型半導体層（４１）の側壁は、実質的に同一平面であることができる。他の実施例によると、第３のｐ型半導体層（４５）、第３活性層（４３）、及び第３のｎ型半導体層（４１）のそれぞれは、垂直な側壁を有することができる。この場合には、第３のｐ型半導体層（４５）の側壁、第３活性層（４３）の側壁、及び第３のｎ型半導体層（４１）の側壁は、実質的に同一平面であることができる。エッチング工程は、第３のｎ型半導体層（４１）が露出された時点でエッチング工程が停止するようにエッチングガス注入時間などの工程レシピを調節することができる。一実施例によると、第３のｎ型半導体層（４１）の上部の一部をエッチングすることができる。または、追加のマスク工程を経てエピタキシャル積層構造のそれぞれを区別するためにアイソレーションエッチング工程を実行することができる。本エッチング工程を経てエピタキシャル積層構造の間に基板（１１）を露出することができる。
【0149】
図１４ａ、図１４ｂ、及び図１４ｃを参照すると、第１のｎ型半導体層（２１）上に第１のｎ型コンタクト電極（２１ｎ）が形成される。第１のｎ型コンタクト電極（２１ｎ）は、第１のｎ型半導体層（２１）の上面を一部エッチングして第１のｎ型半導体層（２１）の上面から陥没した陥没部を形成し、前記陥没部に金属と同じ導電体を形成することができる。第１のｎ型コンタクト電極（２１ｎ）は、様々な金属を含むことが可能であり、例えばＡｕ／Ｔｅ合金またはＡｕ／Ｇｅ合金で形成することができる。
【0150】
図１５ａ、図１５ｂ、及び図１５ｃを参照すると、垂直に積層された発光構造体上にンフォーマル（ｃｏｎｆｏｒｍａｌｌｙ）に第１絶縁膜（８１）を形成することができる。第１絶縁膜（８１）は、酸化物、例えば、シリコン酸化物および／または窒化ケイ素を含むことができる。
【0151】
本発明の一実施例において、発光構造体がメサ構造で提供されてカスケード側壁を有することにより、メサ構造物上に第１絶縁膜（８１）を一定の厚さでコンフォーマルに蒸着することができる。一実施例によると、メサ構造がカスケード側壁を有しながら側壁が傾斜を有することにより、第１絶縁膜（８１）は、メサ構造の上部や下部またはメサ構造の間でも一定の厚さでコンフォーマルに蒸着することができる。
【0152】
第１絶縁膜（８１）を、パターニングして一部が除去し、これにより、第１～第４コンタクトホール（２０ＣＨ、３０ＣＨ、４０ＣＨ、５０ＣＨ）が形成される。図１５ａ、図１５ｂ、及び図１５ｃは、説明の便宜のためにコンタクトホールの部分を灰色で塗りつぶした図形で示した。
【0153】
第１コンタクトホール（２０ＣＨ）は、第１のｎ型コンタクト電極（２１ｎ）上に配置されて、第１のｎ型コンタクト電極（２１ｎ）の一部を露出する。第２コンタクトホール（３０ＣＨ）は、第２のｎ型半導体層（３１）上に配置され、第２のｎ型半導体層（３１）の一部を露出する。第３コンタクトホール（４０ＣＨ）は、第３のｎ型半導体層（４１）上に配置され、第３のｎ型半導体層（４１）の一部を露出する。第４コンタクトホール（５０ＣＨ）は、第１～第３のｐ型コンタクト電極（２１ｐ、３１ｐ、４１ｐ）上に配置され、第１～第３のｐ型コンタクト電極（２１ｐ、３１ｐ、４１ｐ）の一部を露出する。ここで、第４コンタクトホール（５０ＣＨ）は１つのコンタクトホールを提供することもあるが、複数本で提供することができる。例えば、図示されたように、第１のｐ型コンタクト電極（２５ｐ）上に配置されて、第１のｐ型コンタクト電極（２５ｐ）の一部を露出する第１のサブコンタクトホール（５０ＣＨａ）と、第２および第３のｐ型コンタクト電極（３５ｐ、４５ｐ）上に配置され、第２および第３のｐ型コンタクト電極（３５ｐ、４５ｐ）の一部を同時に露出する第２のサブコンタクトホール（５０ＣＨｂ）で実施することができる。
【0154】
図１６ａ、図１６ｂ、及び図１６ｃを参照すると、第１～第４コンタクトホール（２０ＣＨ、３０ＣＨ、４０ＣＨ、５０ＣＨ）が形成された第１絶縁膜（８１）上に第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）が形成される。第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）は、基板（１１）の前面に金属のような導電体で導電膜を形成した後、フォトリソグラフィ工程で形成することができる。
【0155】
第１パッド（２０ｐｄ）は、第１コンタクトホール（２０ＣＨ）が形成された部分と重畳するように形成され、これにより、第１コンタクトホール（２０ＣＨ）を介して第１のｎ型コンタクト電極（２１ｎ）に接続される。第２パッド（３０ｐｄ）は、第２コンタクトホール（３０ＣＨ）が形成された部分と、重畳するように形成され、これにより、第２コンタクトホール（３０ＣＨ）を介して第２のｎ型半導体層（３１）に接続される。第３パッド（４０ｐｄ）は、第３コンタクトホール（４０ＣＨ）が形成された部分と、重畳するように形成され、これにより、第３コンタクトホール（４０ＣＨ）を介して第３のｎ型半導体層（４１）に接続される。第４パッド（５０ｐｄ）は、第４コンタクトホール（５０ＣＨ）が形成された部分、すなわち、第１および第２のサブコンタクトホール（５０Ｃｈａ、５０ＣＨｂ）が形成された部分と同時に重畳するように形成され、これにより、第１および第２のサブコンタクトホール（５０ＣＨａ、５０ＣＨｂ）を介して第１～第３のｐ型コンタクト電極（２５ｐ、３５ｐ、４５ｐ）と接続される。
【0156】
図１７ａ、図１７ｂ、及び図１７ｃを参照すると、第１絶縁膜（８１）上にコンフォーマル（ｃｏｎｆｏｒｍａｌｌｙ）に第２絶縁膜（８３）を形成することができる。第２絶縁膜（８３）は、酸化物、例えば、シリコン酸化物および／または窒化ケイ素を含むことができる。
【0157】
第２絶縁膜（８３）は、パターニングされて一部が除去され、これにより、第１～第４スルーホール（２０ｃｔ、３０ｃｔ、４０ｃｔ、５０ｃｔ）が形成される。
【0158】
第１スルーホール（２０ｃｔ）は、第１パッド（２０ｐｄ）上に配置されて、第１パッド（２０ｐｄ）の一部を露出する。第２スルーホール（３０ｃｔ）は、第２パッド（３０ｐｄ）上に配置され、第２パッド（３０ｐｄ）の一部を露出する。第３スルーホール（４０ｃｔ）は、第３のパッド（４０ｐｄ）上に配置され、第３パッド（４０ｐｄ）の一部を露出する。第４スルーホール（５０ｃｔ）は、第４パッド（５０ｐｄ）上に配置され、第４パッド（５０ｐｄ）の一部を露出する。本発明の一実施例において、第１～第４スルーホール（２０ｃｔ、３０ｃｔ、４０ｃｔ、５０ｃｔ）は、それぞれ、第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）が形成された領域内に形成することができる。
【0159】
図１８ａ、図１８ｂ、及び図１８ｃを参照すると、第１～第４スルーホール（２０ｃｔ、３０ｃｔ、４０ｃｔ、５０ｃｔ）が形成された第２絶縁膜（８３）上に第１～第４のバンプ電極（２０ｂｐ 、３０ｂｐ、４０ｂｐ、５０ｂｐ）が形成される。
【0160】
第１のバンプ電極（２０ｂｐ）は、第１スルーホール（２０ｃｔ）が形成された部分と重畳するように形成され、これにより、第１スルーホール（２０ｃｔ）を介して、第１パッド（２０ｐｄ）に接続される。第２のバンプ電極（３０ｂｐ）は、第２スルーホール（３０ｃｔ）が形成された部分と、重畳するように形成され、これにより、第２スルーホール（３０ｃｔ）を介して第２パッド（３０ｐｄ）に接続される。第３のバンプ電極（４０ｂｐ）は、第３スルーホール（４０ｃｔ）が形成された部分と重畳するように形成され、これにより、第３スルーホール（４０ｃｔ）を介して第３パッド（４０ｐｄ）接続される。第４のバンプ電極（５０ｂｐ）は、第４スルーホール（５０ｃｔ）が形成された部分と、重畳するように形成され、これにより、第４スルーホール（５０ｃｔ）を介して第４パッド（５０ｐｄ）と接続される。
【0161】
第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）は、対応する第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）よりも広い面積を有することができる。また、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）は、平面上で見たときに、第１～第３エピタキシャルスタック（２０、３０、４０）が、光を出射する光出射領域と、少なくとも一部が重畳することができる。
【0162】
第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）及び第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）は、基板（１１）上に導電膜を形成することにより、コンフォーマルに形成することができる。前述したように、第１および第２絶縁膜（８１、８３）が形成されたメサ構造がカスケード側壁を有することにより、絶縁膜が形成されたメサ構造上に導電膜を、一定の厚さでコンフォーマルに蒸着することができる。第１～第４パッド（２０ｐｄ、３０ｐｄ、４０ｐｄ、５０ｐｄ）および／または第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）を形成するための導電膜の材料としては、Ｎｉ、Ａｇ、Ａｕ 、Ｐｔ、Ｔｉ、Ａｌ及びＣｒからなる群から選択された少なくとも一つを挙げることができる。
【0163】
本発明の一実施例において、上述したような構造を有する発光素子は、パッケージに実装されて、他のデバイス、例えば、プリント回路基板上に実装されて一つの画素として機能することができる。これにより、他の装置に実装しやすい構造で構成され、ファン－アウト配線をさらに提供することができる。
【0164】
図１９ａは、本発明の一実施例に係る発光素子のファン－アウト配線を適用して、パッケージの形で実装されたことを示した平面図である。も１９ｂは、図１９ａのＤ－Ｄ’線に沿った断面図である。図１９ａ及び図１９ｂにおいて、説明の便宜のために、第１～第３エピタキシャルスタックは発光構造体（１０）に簡略化して図示し、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）も、発光構造体（１０）上に形成されたもので簡略化して示した。特に発光構造体（１０）は、上面が平らなものとして図示したが、上面に段差および／または傾斜のある構造であり、発光構造体（１０）の上面の形状に沿った接続電極とファン－アウト配線の具体的な接続構造は、図２０ａ、図２０ｂに図示した。図２０ａ及び図２０ｂは、図１９ａのＰＡに対応する領域を斜めに切ったときの二つ断面図である。
【0165】
図１９ａ、図１９ｂ、図２０ａ、及び図２０ｂを参照すると、発光素子パッケージは、基板（１１）と、基板（１１）上に提供された発光構造体（１０）、発光構造体（１０）をカバーするモールディング層（９０）、発光構造体（１０）上に提供された第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）、および成形層（９０）上に提供された第１～第４のファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）を含んでいる。
【0166】
モールディング層（９０）は、板状に提供することができ、基板（１１）と発光構造体（１０）を板状の成形層（９０）内に組み込むことができる。これにより、成形層（９０）は、基板（１１）と発光構造体（１０）が積層された構造において、基板の背面を除く基板（１１）と発光構造体（１０）の側面と上面の両方をカバーすることができ、全体的に発光構造体（１０）と基板（１１）を支持する役割をする。
【0167】
本発明の一実施例は、上記した構造に限定されるものではなく、基板（１１）の形態に応じて、他の構造を有することもできる。図１９ｃ、図２０ｃ、及び図２０ｄは、それぞれ図１９ｂ、図２０ａ、及び図２０ｂに対応するものであって、基板が除去されたことを示したものである。
【0168】
本発明の一実施例において、基板（１１）は、成長基板として使用された後、レーザーリフトオフなどの方法で除去することができる。図１９ｃ、図２０ｃ及び図２０ｄは、成長基板として使用された基板が除去されることにより、下部の第３エピタキシャルスタック（４０）を外部に露出することができる。この場合、成形層（９０）は、エピタキシャル層の側面のみをカバーすることができる。
【0169】
本発明の一実施例において、発光構造体の少なくとも一部と基板の端部は、互いに一致することができる。例えば、平面上で見たときに、第１エピタキシャルスタックの第１のｎ型半導体層の端部と基板の端部は、互いに一致することができ、断面上で見ると、第１エピタキシャルスタックの第１のｎ型半導体層の側面と基板の側面は同一平面であることができる。
【0170】
モールディング層（９０）は、絶縁性物質、例えば、有機高分子からなることができるが、その材料は限定されない。モールディング層（９０）は、発光構造体から出射された光が隣接する発光構造体から出射された光と混合されないように、光遮断材料からなることができる。例えば、成形層（９０）は、ブラックカラーを有する有機高分子からなることができる。また、成形層（９０）において、ブラックカラーを作るカーボン含有量を調節して、ブラックカラーと不透明度を調整することができる。本発明の一実施例において、前記モールディング層（９０）のカーボン含有量を調節して、不透明度が低い成形層を使用する場合は、後述するファン－アウト配線を形成する追加工程の進行時のマスクパターンをマッチングすることが容易になる。
【0171】
モールディング層（９０）は、発光構造体（１０）の側面と上面をカバーするので、発光構造体（１０）から出射された光が発光構造体（１０）の側面と上面方向に進行することを防止し、前記光は、発光構造体（１０）の背面が向かう方向に進むことができる。発光構造体（１０）から出射された光は、基板に進行するが、基板（１１）の場合には、発光構造体（１０）から出射された光が通過する光ガイド部材として作用することができる。ここで、成形層（９０）は、基板（１１）の側面カバーしているところ、基板（１１）が、光ガイド部材として使用され、側面方向に光が出射されることを防止する。最後に、基板（１１）の背面には、提供されていないため、発光構造体（１０）の背面が向かう方向に出射される光のみが成形層（９０）によって邪魔されずに進行する。
【0172】
第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、上記成形層（９０）上に提供されるものであり、外部の装置と接続されるための配線である。第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）の場合、発光構造体（１０）の第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）よりも広い面積を有するように提供され、これにより、外部機器と容易に電気的および／または物理的な接続が可能である。
【0173】
第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）と一体に接続することができる。
【0174】
第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）と第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）の間には、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）と第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）をそれぞれ一対一で接続するための第１～第４の接続電極（２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅ）を提供することができる。例えば、第１のファン－アウト配線（２０ＦＬ）と第１のバンプ電極（２０ｂｐ）の間には、第１の接続電極（２０ｃｅ）を提供することができ、第２のファン－アウト配線（３０ＦＬ）と第２のバンプ電極（３０ｂｐ）の間には、第２の接続電極（３０ｃｅ）を提供することで、第３のファン－アウト配線（４０ＦＬ）と第３のバンプ電極（４０ｂｐ）の間には、第３の接続電極（４０ｃｅ）を提供することができ、第４ファン－アウト配線（５０ＦＬ）と第４のバンプ電極（５０ｂｐ）の間には、第４の接続電極（５０ｃｅ）を提供することができる。モールディング層（９０）は、第１～第４の接続電極（２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅ）の両方を包み込む形で提供される。
【0175】
本発明の一実施例において、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、成形層（９０）上に提供され、接合された状態で提供されることで、発光素子パッケージの全体的な構造での剛性が向上する効果を得ることができる。例えば、成形層（９０）の場合、脆性を持っているが、発光構造体（１０）と基板（１１）が提供された部分とそうでない部分での厚さの差が存在するため、パッケージ内の構造での領域に応じて剛性が異なる場合がある。これらの成形層（９０）の上部に第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）が提供されることで、成形層（９０）の全体的な剛性を向上させることができる。
【0176】
また、本発明の一実施例において、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、発光構造体（１０）との重畳した領域だけでなく、発光構造体（１０）と重畳していない領域までカバーすることができる。例えば、図示したように、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、発光構造体（１０）と重畳した領域から外側方向に延長された形で提供することができる。第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、列の分散が容易な導電体を提供することができ、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）による熱分散効果を向上させることができる。
【0177】
本発明の一実施例において、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）が形成された成形層（９０）上に第３絶縁膜（８５）が提供される。第３絶縁膜（８５）は、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）の上面の一部を露出する開口を有する。第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）の上面が一部露出されることによって、その上面を介して、以来の他のデバイスと第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）を電気的に接続することができる。第３絶縁膜（８５）は、互いに隣接するファン－アウト配線の間に提供され、ファン－アウト配線の上面の一部を覆うように、ファン－アウト配線の上面に延長される。これにより、互いに隣接するファン－アウト配線の露出された部分の間隔は、互いに隣接する二つのバンプ電極との間の間隔よりも大きく形成され、後に外部装置との接続時に断線の可能性が最小限に抑えられる。
【0178】
本発明の一実施例において、発光構造体（１０）が提供されることにより、光が出射される領域を光出射領域（ＥＡ）と称し、上述した実施例で確認できるように、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）は、光出射領域（ＥＡ）と重畳して提供される。発光構造体（１０）の光出射領域（ＥＡ）は、発光構造体の全体的な大きさに応じて異なることがあるが、発光構造体（１０）自体の大きさが小さいことが一般的なため、光出射領域（ＥＡ）自体も非常に狭い面積に形成され、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）は構造の特性上、光出射領域（ＥＡ）と重畳することになる。第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）と、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、第１～第４のバンプ電極（２０ｂｐ、３０ｂｐ、４０ｂｐ、５０ｂｐ）と、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）が重畳した部分で、第１～第４の接続電極（２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅ）によって接続されているが、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）は、光出射領域（ＥＡ）と、可能な限り、重畳しないように光出射領域（ＥＡ）の外側に提供することができる。特に、ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）が第３絶縁膜（８５）によってカバーされずに露出された部分は、光出射領域（ＥＡ）と重畳しないこともある。すなわち、上記ファンアウト配線の露出された領域は、前記光出射領域と離隔することができる。
【0179】
例えば、図１９ａにおいて、水平方向に互いに隣接する二つの接続電極との間の幅を第１の幅（Ｗ１）と呼び、互いに隣接する二つのファン－アウト配線間の幅を第２幅（Ｗ２）と呼び、第２の幅（Ｗ２）は、第１の幅（Ｗ１）よりも大きくなることがある。また、互いに隣接する二つのファン－アウト配線における第３絶縁膜（８５）によってカバーされずに露出された部分の幅を第３の幅（Ｗ３）と呼び、第３の幅（Ｗ３）は、第１および第２の幅（Ｗ１、Ｗ２）より大きく提供することができる。ここで、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）の一部は、第３絶縁膜（８５）がなく、露出した部分との間の距離が大きく形成されることにより、後にファン－アウト配線それぞれの露出された部分と、他の構成要素との電気的接続時の断線の危険性が最小限に抑えられる。
【0180】
これに加えて、図１９ｂにおいて、互いに隣接する二つのバンプ電極との間の距離を第１距離（Ｄ１）と呼び、互いに隣接する二つのファン－アウト配線間の距離を第２距離（Ｄ２）と呼び、互いに隣接する両方の接続電極との間の距離を第３距離（Ｄ３）と呼び、第２の距離（Ｄ２）は、第１の距離（Ｄ１）よりも大きくなることがある。また、第３の距離（Ｄ３）は、第１の距離（Ｄ１）と第２の距離（Ｄ２）との間の値を有することができる。
【0181】
互いに隣接する二つのファン－アウト配線における第３絶縁膜（８５）がなく、露出された部分の距離を第４の距離（Ｄ４）といえば、第４の距離（Ｄ４）は、第１～第３の距離（Ｄ１、Ｄ２、Ｄ３）より大きく提供されることができる。
【0182】
これにより、ファン－アウト配線と光出射領域の重畳した面積は、バンプ電極と光出射領域の重畳した面積よりも小さく形成することができる。これは、ファン－アウト配線の断線を低減させるためのものである。ファン－アウト配線が光出射領域と重畳して形成される場合、互いに隣接するファン－アウト配線間の間隔が狭いため、断線の恐れがあるが、それに応じて、本発明の一実施例では、互いに隣接するファン－アウト配線の間を、可能な限り広く形成するように、発光構造体の光出射領域と重畳しないように、ファン－アウト配線を形成することができる。
【0183】
上述したファン－アウト構造を有する発光素子は、パッケージの形で容易に外部デバイス、例えば、プリント回路基板などに表面実装することができるが、これらのファン－アウト構造を有する発光素子パッケージの製造方法を以下に説明する。
【0184】
図２１ａ～図２１ｉは、本発明の一実施例に係る発光素子パッケージの製造方法を順次示した断面図である。以下の図面では、説明の便宜のために、いくつかの構成要素は省略して、基板と発光構造体を一つの発光ユニット（１０ＵＴ）に単純化して説明する。
【0185】
図２１ａを参照すると、上述した方法で基板（１１）上に多数個の発光ユニット（１０ＵＴ）が形成され、各発光ユニット（１０ＵＴ）上にメッキ等を利用して接続電極（ｃｅ）が形成される。次に、各発光ユニット（１０ＵＴ）と基板（１１）が第１カットライン（ＣＴ１）に沿って切断されることで、多数の発光ユニット（１０ＵＴ）が形成される。多数の発光ユニット（１０ＵＴ）上に第３接着層（６５）が提供され、第３接着層（６５）によって、多数の発光ユニット（１０ＵＴ）が支持される。ここで、第３接着層（６５）は、永久的な接着のためのものではなく、条件に応じて取り外しが可能な粘着層として使用することができる。
【0186】
図２１ｂを参照すると、一時的な基板（１１ｃ）の上に第４接着層（６７）を形成し、前記第３接着層（６５）に取り付けられた発光ユニット（１０ＵＴ）を上部に配置し、第３接着層（６５）の上部から下部方向にピン（ＰＮ）のようなツールを利用して、発光ユニット（１０ＵＴ）を加圧している。第４接着層（６７）は、第３接着層（６５）よりも接着力が大きい物質であることができ、第４接着層（６７）も、粘着層として使用することができる。
【0187】
ここで、ピンのようなツールを使用して、特定の発光ユニット（１０ＵＴ）だけ一時的な基板（１１ｃ）上に移動させることができる。これに加えて、互いに隣接し発光ユニット（１０ＵＴ）との間の間隔を多様に調節することができるが、同時に多くの発光ユニット（１０ＵＴ）を一定間隔で配置させることが可能である。本発明の一実施例において、互いに隣接する発光ユニット（１０ＵＴ）との間の間隔を十分に維持することにより、後にファン－アウト配線（ＦＬ）が形成された領域を確保することができる。
【0188】
本実施例において、発光ユニット（１０ＵＴ）が、他の構成要素（例えば、一時的基板（１１ｃ））に移動される場合、発光ユニット（１０ＵＴ）は、上述した方法以外にも、様々な方法で移動することができる。例えば、ピックアンドプレース（Ｐｉｃｋ ａｎｄ Ｐｌａｃｅ）装置を利用したり、選択的なレーザーリフトオフ方法を利用したりするなどの様々な方法で発光ユニット（１０ＵＴ）を移動させることができる。
【0189】
上部から下部方向に加圧された発光ユニット（１０ＵＴ）は、図２１ｃに示すように、第４接着層（６７）によって、一時的な基板（１１ｃ）上に移動することができる。
【0190】
図２１ｄを参照すると、一時的基板（１１ｃ）上に提供された発光ユニット（１０ＵＴ）上に成形層（９０）を形成することができる。モールディング層（９０）は、有機高分子からなることができ、発光ユニット（１０ＵＴ）上に塗布または印刷した後、硬化することができる。
【0191】
図２１ｅを参照すると、発光ユニット（１０ＵＴ）上に形成された成形層（９０）は、その上面が、接続電極（ｃｅ）の上面と平行になるように化学的および／または物理的に研磨することができる。その結果、発光ユニット（１０ＵＴ）上に提供された接続電極（ｃｅ）の上面が外部に露出される。
【0192】
図２１ｆを参照すると、成形層（９０）上にファン－アウト配線（ＦＬ）が形成される。ファン－アウト配線（ＦＬ）は、接続電極（ｃｅ）にそれぞれ接続されるように接続電極（ｃｅ）と重畳した領域を有する。
【0193】
図２１ｇを参照すると、ファン－アウト配線（ＦＬ）が形成された成形層（９０）上に第３絶縁膜（８５）が形成される。第３絶縁膜（８５）は、互いに隣接する二つのファン－アウト配線（ＦＬ）の間に形成され、ファン－アウト配線（ＦＬ）の上面に一部延長される。これにより、互いに隣接する二つのファン－アウト配線（ＦＬ）の露出された部分との間の間隔は、実際の二つのファン－アウト配線（ＦＬ）の間の間隔よりも大きい。
【0194】
ファン－アウト配線（ＦＬ）が形成された発光ユニット（１０ＵＴ）が適切なサイズに、パッケージ内に含まれるモールディング層（９０）が第２カットライン（ＣＴ２）に沿って切断されることで、発光素子パッケージが形成される。このとき、発光ユニット（１０ＵＴ）が個別に分離されて含まれるように切断されることもでき、多数の発光ユニット（１０ＵＴ）が含まれるように広い面積でカットされることもできる。カット時の発光ユニット（１０ＵＴ）の数及びその面積等は、その後の発光ユニット（１０ＵＴ）が実装されているデバイスによって異なるように設定することができる。
【0195】
本実施例において、成形層（９０）などをカットする段階で、一時的な基板（１１ｃ）を一緒に図示したが、一時的な基板（１１ｃ）を除いた領域をカットすることができる。一時的な基板（１１ｃ）は、図２１ｈのように、一時的な基板（１１ｃ）を除去する。一時的な基板（１１ｃ）は、レーザーリフトオフ工程などを介して除去することができる。
【0196】
図２１ｉを参照すると、発光ユニット（１０ＵＴ）の上面に第５接着層（６９）が提供され、発光素子パッケージが第５接着層（６９）に接着される。ここで、第５接着層（６９）は、粘着層として使用することができ、発光素子パッケージの下部に形成された第４接着層（６７）を除去することにより、発光ユニット（１０ＵＴ）の下部が外部に露出される。発光ユニット（１０ＵＴ）を含む発光素子パッケージは、第５接着層（６９）に付着した状態で他のデバイスに移送された後、他のデバイスの表面に配置することができる。
【0197】
上述した方法で、本発明の一実施例に係る発光素子のファン－アウト構造が容易に形成される。
【0198】
上述したように、本実施形態に係る発光素子パッケージは、様々なサイズのモジュールで提供することができる。つまり、様々な数の発光素子パッケージを一つのモジュール内に含むことができる。
【0199】
【0200】
図２２ａを参照すると、一つのモジュール内には、すべての４つの発光素子パッケージが２×２行列の形で提供することができる。発光素子パッケージの数や配列形態は、適用しようとする用途に応じて多様に変更することができる。各発光素子パッケージには、４つの発光体を提供することができる。四つの発光素子パッケージを第１～第４発光素子パッケージ（ＰＫ１、ＰＫ２、ＰＫ３、ＰＫ４）と称し、第１～第４発光素子パッケージ（ＰＫ１、ＰＫ２、ＰＫ３、ＰＫ４）は、互いに同じ光を出す発光素子パッケージを使用したり、または別の光を出す発光素子パッケージを使用したりすることができる。または、同じ光を出す発光素子パッケージを使用するが、各発光構造体と、これに接続されたファン－アウトの電極の位置を異なるように形成することができる。
【0201】
本発明の一実施例においては、１つのモジュール内に提供された複数の発光素子パッケージは、製造時に、一つの段階で一度に製造することができる。
【0202】
特に、図２２ｂを参照すると、同じ電圧が印加される配線の場合には、分離されていない一つの配線で形成が可能なであるが、発光素子パッケージが表示装置の画素として使用されるときに、同じ共通電圧が印加されるべき第４のファン－アウト配線（４０ＦＬ）を形成するとき、第１～第４発光素子パッケージ（ＰＫ１、ＰＫ２、ＰＫ３、ＰＫ４）の対応する第４のファン－アウト配線（４０ＦＬ）を互いに隣接する位置に配置させた後に、分離されていない一体に形成することができる。このように、第４のファン－アウト配線（４０ＦＬ）を一つの分離されていない一体に形成する場合は、１つの第４ファン－アウト配線（４０ＦＬ）の面積が増加することにより、後に外部装置との接続が容易になるのはもちろん、広い面積に起因する熱の放出効果も改善することができる。また、後述する再配線が発光素子パッケージに追加されたときの成長線の配置を容易にすることができる利点もある。
【0203】
本発明の一実施例に係る発光素子パッケージにおいて、ファン－アウト構造は、これに限定されるものではなく、ファン－アウト配線とこれに伴う電極の形成位置の自由度が増加するように、追加の再配線を発光素子パッケージに形成することができる。
【0204】
図２３ａ及び図２３ｂは、上述した発光素子パッケージにおいて、追加の再配線を形成することを示す断面図であり、図２４ａ及び図２４ｂは、本発明の一実施形態に係る図２３ａ及び図２３ｂに示された発光素子パッケージにおいて、１つの発光素子パッケージの部分に対応する詳細な断面図として、図２４ａは、基板（１１）が使用される場合の発光素子パッケージの実施例であり、図２４ｂは、基板が成長基板として使用された後、レーザーリフトオフなどの方法で除去された場合の発光素子パッケージの実施例である。
【0205】
先に図２３ａ、図２３ｂ、および２４ａを参照すると、ファン－アウト配線（ＦＬ）が形成された一次的な基板（１１ｃ）上にメッキなどの工程を経て成長線（ＲＬ）を形成することができる。成長線（ＲＬ）は、各ファン－アウト配線（ＦＬ）に対応して提供することができる。次に、成長線（ＲＬ）が形成された一次的な基板（１１ｃ）の上に追加モールディング層（９０’）をさらに形成して研磨などを経て、成長線（ＲＬ）の上面を露出することができる。上記の追加モールディング層（９０’）は、ブラックカラーまたは不透明度が低い物質になることがあり、成形層（９０）と同じ色に違いがある。
【0206】
成長線（ＲＬ）を追加するとき、互いに隣接する成長線（ＲＬ）との間の間隔は、互いに隣接し、前記第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）との間の間隔とは異なるように形成することができる。特に、互いに隣接する成長線（ＲＬ）との間の間隔が互いに隣接し、前記第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）との間の間隔を大きく形成することができ、これにより、互いに隣接する成長線（ＲＬ）との間の断線の可能性がさらに低下する。
【0207】
次に図２３ａ、図２３ｂ、および２４ｂを参照すると、本実施例に係る発光素子パッケージは、基板が成長基板として使用された後、レーザーリフトオフなどの方法で除去されるため、下部に別途の基板が提供されず、下部のエピタキシャルスタック、すなわち、第３エピタキシャルスタック（４０）を外部に露出することができる。
【0208】
第１～第３のファン－アウト配線は、上述した実施例のように提供されることがあるが、成長線（ＲＬ）の位置に基づいて省略することもできる。本実施例においては、第１～第３のファン－アウト配線が省略されたことを示すものであり、第１～第４の接続電極（２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅ）がすぐに成長線（ＲＬ）に接続されたことを示した。成長線（ＲＬ）は、図示されたように、第１～第４の接続電極（２０ｃｅ、３０ｃｅ、４０ｃｅ、５０ｃｅ）に直接接触することができ、この時、平面上で互いに重畳することができる。この場合には、互いに隣接する成長線（ＲＬ）との間の間隔は、ファン－アウト配線を形成するよりも狭く形成することができる。
【0209】
図２５は、上述した発光素子パッケージにおいて、追加の再配線を形成したときの実施例として、ダミー電極（ＤＭ）が形成されたことを示す断面図である。図２５を参照すると、再配線が形成されるとき、第１～第４ファン－アウト配線（２０ＦＬ、３０ＦＬ、４０ＦＬ、５０ＦＬ）と接続されず、絶縁されたダミー電極（ＤＭ）をさらに形成することができる。ダミー電極（ＤＭ）は、互いに隣接する二つの成長線の間に提供することができ、熱伝導性の高い物質で形成することができる。ダミー電極（ＤＭ）は、各発光構造体からの熱を可能な限り効率的に分散させることができるように、各発光構造体のすぐ上の上部、またはこれに隣接する領域を提供することができる。熱伝導性の高い物質で実施することにより、周辺の熱を分散させ、放熱効果を高める。しかし、ダミー電極（ＤＭ）の位置は、これに限定されるものではなく、必要に応じて放熱効果を高めるための他の位置に形成することができることは、もちろんである。
【0210】
図２３ａ、図２３ｂ、図２４、及び図２５は、再配線がファン－アウト配線上に形成されたことを一例として図示したが、これは説明の便宜のためのもので、成長線の形状は、これとは異なる場合がある。また、本実施例では、成長線が単一層構造であることだけを図示したが、成長線は多層構造を有することもできる。成長線の形状は、後に発光素子パッケージが適用される装置に応じて様々な形で変更することができ、これにより、発光素子パッケージの実装が容易度を著しく向上することができる。
【0211】
このように再配線構造を発光素子パッケージに追加する場合は、追加の成形層による発光素子パッケージの剛性を向上することができる。成形層の場合、脆性が大きくなることがあるが、追加の成形層により脆性を低減させることができるからである。
【0212】
本発明の一実施例において、発光素子パッケージは、様々なデバイス、例えば、配線と絶縁層が形成された金属基板や、プリント回路基板のような他のデバイスに実装することができる。
【0213】
図２６は、本発明の一実施例に係る発光素子パッケージは、電極が形成されたプリント回路基板に実装された例を示す断面図である。
【0214】
図２６を参照すると、発光素子パッケージは、単数または複数本を提供することができ、電極（ＥＬ）が形成されたプリント回路基板（ＳＴ）上に反転（反轉）され、はんだ（ＳＤ）を間に置いて電気的に接続することができる。つまり、各発光素子パッケージは、発光構造体（１０ＵＴ）の背面方向に上部を向くように反転された後、プリント回路基板（ＳＴ）に配置される。露出されたファン－アウト配線（ＦＬ）とプリント回路基板（ＳＴ）上電極（ＥＬ）との間には、はんだ（ＳＤ）が提供され、はんだ（ＳＤ）でファン－アウト配線（ＦＬ）とプリント回路基板（ＳＴ）上の電極（ＥＬ）がそれぞれ電気的に接続される。
【0215】
本実施例において、プリント回路基板（ＳＴ）上に発光素子パッケージを支持するモールド（ＭＤ）を提供することができる。モールド（ＭＤ）は、発光素子、プリント回路基板（ＳＴ）上に提供され、発光素子パッケージの側面とはんだ（ＳＤ）による接続部分を全てカバーすることにより、プリント回路基板（ＳＴ）と発光素子パッケージの実装信頼性を向上させる。ここで、モールド（ＭＤ）は、発光素子パッケージの間の領域、およびプリント回路基板（ＳＴ）と、各発光素子パッケージとの間の領域との間に充填され、特に、プリント回路基板（ＳＴ）と、各発光素子パッケージとの間のはんだ（ＳＤ）を完全に囲む形で提供される。モールド（ＭＤ）は、モールドをなす材料を発光素子パッケージが実装されたプリント回路基板（ＳＴ）に提供し、前記材料を硬化させる方法で製造することができる。例えば、モールド（ＭＤ）を製造するためにトランスファーモールド（ｔｒａｎｓｆｅｒ ｍｏｌｄ）方法や、真空ラミネート（ｖａｃｕｕｍ ｌａｍｉｎａｔｉｏｎ）法を利用することができる。しかし、モールド（ＭＤ）を形成する方法はこれに限定されるものではなく、発光素子パッケージの間の領域、およびプリント回路基板（ＳＴ）と、各発光素子パッケージとの間の領域との間に充填することがある場合は、これ以外の様々な方法を使用することもある。本発明の一実施例によると、発光素子パッケージの間の領域、およびプリント回路基板（ＳＴ）と、各発光素子パッケージとの間の領域の間にモールドが形成されることにより、発光素子パッケージとプリント回路基板（ＳＴ）との間の接着力が向上し、全体的な構造での剛性が高められる。
【0216】
また、モールド（ＭＤ）は、光遮断材料からなることができ、この場合には、互いに隣接する二つの発光素子パッケージの間の光の混色を阻止することもできる。モールド（ＭＤ）が光遮断材料に使われると、各発光素子パッケージから出射された光は、発光素子パッケージの発光ユニット（１０ＵＴ）の背面が向かう方向（現図面では上部方向）にのみ光が出射され、その他の方向、例えば、側面が向かう方向や、発光ユニット（１０ＵＴ）の前面が向かう方向への光の進行が防止される。
【0217】
本発明の一実施例において、発光素子パッケージがプリント回路基板（ＳＴ）上に配置されるときリペアしやすい構造で配置することができる。図２７は、プリント回路基板（ＳＴ）上に１つの発光素子パッケージが実装されたときの断面を示したものである。本発明の一実施例において、発光素子パッケージは、プリント回路基板（ＳＴ）上に多数個を配置することができ、特に、発光素子パッケージが表示装置の画素として使用される場合には、多数の発光素子パッケージが印刷回路基板（ＳＴ）上に配列されることがあることに留意されるべきである。発光素子パッケージが表示装置の画素として使用される場合には、多数の発光素子パッケージは、電極や配線が形成された基板であって、プリント回路基板、ガラス基板、有機高分子基板など行列形態に配列することができる。図２７は、説明の便宜のために一つの発光素子パッケージのみ図示した。
【0218】
図２７を参照すると、プリント回路基板（ＳＴ）上電極（ＥＬ）は、発光素子パッケージの対応するファン－アウト配線（ＦＬ）よりも大きい面積で提供されることができる。プリント回路基板（ＳＴ）上電極（ＥＬ）とファン－アウト配線（ＦＬ）の間には、はんだ（ＳＤ）は、プリント回路基板（ＳＴ）上電極（ＥＬ）の広い面積に沿ってはんだ（ＳＤ）が提供される。これにより、はんだ（ＳＤ）は、発光素子パッケージの外側に露出された部分を有することができる。
【0219】
これらの接続構造を有する装置は、発光素子パッケージに欠陥がある場合、容易に欠陥がある発光素子パッケージをプリント回路基板（ＳＴ）から分離して除去することができる。発光素子パッケージをプリント回路基板（ＳＴ）から分離したときに、はんだ（ＳＤ）の部分にレーザーを照射して溶融させる過程を経ることができるが、本実施例では、はんだ（ＳＤ）が発光素子パッケージの外側に露出されることにより露出されたはんだ（ＳＤ）の部分にレーザーを容易に照射することができる。これにより、本実施例によれば、発光素子パッケージに欠陥がある場合でも、発光素子パッケージが実装されたデバイスのリペアが容易になる利点がある。
【0220】
以上では、本発明の好適な実施例を参照して説明したが、当該技術分野の熟練された当業者または当該技術分野で通常の知識を有する者であれば、後述される特許請求の範囲に記載された本発明の思想及び技術領域から逸脱ない範囲内で、本発明を多様に修正及び変更させることができることを理解できるだろう。
【0221】
したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定め完成する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8a】
【図8b】
【図8c】
【図8d】
【図9a】
【図9b】
【図9c】
【図10a】
【図10b】
【図10c】
【図11a】
【図11b】
【図11c】
【図12a】
【図12b】
【図12c】
【図13a】
【図13b】
【図13c】
【図14a】
【図14b】
【図14c】
【図15a】
【図15b】
【図15c】
【図16a】
【図16b】
【図16c】
【図17a】
【図17b】
【図17c】
【図18a】
【図18b】
【図18c】
【図19a】
【図19b】
【図19c】
【図20a】
【図20b】
【図20c】
【図20d】
【図21a】
【図21b】
【図21c】
【図21d】
【図21e】
【図21f】
【図21g】
【図21h】
【図21i】
【図22a】
【図22b】
【図23a】
【図23b】
【図24a】
【図24b】
【図25】
【図26】
【図27】
