特許 7561196 逆導通パワー半導体デバイスおよびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-25

(45)【発行日】2024-10-03

(54)【発明の名称】逆導通パワー半導体デバイスおよびその製造方法

(51)【国際特許分類】

   H01L 29/74 20060101AFI20240926BHJP

   H01L 29/861 20060101ALI20240926BHJP

   H01L 29/868 20060101ALI20240926BHJP

【ＦＩ】

H01L29/74 H

H01L29/91 C

H01L29/91 J

【請求項の数】 13

(21)【出願番号】P 2022547145

(86)(22)【出願日】2021-02-03

(65)【公表番号】

(43)【公表日】2023-04-06

(86)【国際出願番号】 EP2021052514

(87)【国際公開番号】W WO2021156293

(87)【国際公開日】2021-08-12

【審査請求日】2024-02-02

(31)【優先権主張番号】20155140.5

(32)【優先日】2020-02-03

(33)【優先権主張国・地域又は機関】EP

【早期審査対象出願】

(73)【特許権者】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ビクストレーム，トビアス

(72)【発明者】

【氏名】ベムラパティ，ウママヘスワラ

【審査官】市川 武宜

(56)【参考文献】

【文献】特開２０１６－１８１６９１（ＪＰ，Ａ）

【文献】特開２０１６－００９８７１（ＪＰ，Ａ）

【文献】特表２０１３－５４３２６０（ＪＰ，Ａ）

【文献】特開平０８－１８６２４７（ＪＰ，Ａ）

【文献】特開平０８－２１３５９２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７４

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

(57)【特許請求の範囲】

【請求項1】

逆導通パワー半導体デバイスであって、
第１の主面（２１）および前記第１の主面（２１）の反対側の第２の主面（２２）を有する半導体ウェハ（２０）と、
複数のサイリスタセル（５０）と、
還流ダイオード（６０）と
を備え、
前記複数のサイリスタセル（５０）の各々は、前記第１の主面（２１）から前記第２の主面（２２）への順に、
・ 第１の導電型のサイリスタカソード層（５１）と、
・ 前記第１の導電型とは異なる第２の導電型のベース層（５２）であって、前記ベース層（５２）と前記サイリスタカソード層（５１）との間に第１のｐ－ｎ接合部が形成される、ベース層（５２）と、
・ 前記ベース層（５２）との第２のｐ－ｎ接合部を形成する前記第１の導電型のドリフト層（５３）と、
・ 前記ドリフト層（５３）によって前記ベース層（５２）から分離される第２の導電型のサイリスタアノード層（５４）と
を備え、
各サイリスタセル（５０）は、前記サイリスタカソード層（５１）の側方に配置され、前記ベース層（５２）とオーミックコンタクトを形成するゲート電極（５５）と、前記第１の主面（２１）上に配置され、前記サイリスタカソード層（５１）とオーミックコンタクトを形成するサイリスタカソード電極（５６）と、前記第２の主面（２２）上に配置され、前記サイリスタアノード層（５４）とオーミックコンタクトを形成するサイリスタアノード電極（５７）とをさらに備え、
前記還流ダイオード（６０）は、
・ 前記第１の主面（２１）にあり、前記ドリフト層（５３）と第３のｐ－ｎ接合部を形成し、前記ドリフト層（５３）によって前記ベース層（５２）から分離される、前記第２の導電型のダイオードアノード層（３２）と、
・ 前記第１の主面（２１）上にあり、前記ダイオードアノード層（３２）に電気的に接続されたダイオードアノード電極（３１）と、
・ 前記第２の主面（２２）にあり、前記ドリフト層（５３）に電気的に接続された前記第１の導電型のダイオードカソード層（３３）と、
・ 前記第２の主面（２２）上にあり、前記ダイオードカソード層（３３）とオーミックコンタクトを形成するダイオードカソード電極（３６）と
を備え、
前記ダイオードアノード層（３２）は、前記第２の主面（２２）に平行な面上への正投影においてストライプ形状である複数の第１のダイオードアノード層セグメント（３２１）を備え、各第１のダイオードアノード層セグメント（３２１）の長手方向主軸（ＭＡ）は、前記半導体ウェハ（２０）の横方向中心から離れる横方向に延在し、前記横方向は、前記第２の主面（２２）に平行な方向であり、
前記第２の主面（２２）に平行な面内かつその長手方向主軸（ＭＡ）に垂直な方向における各第１のダイオードアノード層セグメント（３２１）の第１の横幅（ｗ１）は、前記長手方向主軸に沿った任意の位置において少なくとも１０００μｍ、または少なくとも１２００μｍであり、
前記逆導通パワー半導体デバイスは、放射線誘導再結合中心を含む複数の局所寿命制御領域（９１）を備え、
各局所寿命制御領域（９１）は、前記第２の主面（２２）に平行な面への正投影においてストライプ形状であり、各局所寿命制御領域（９１）の長手方向主軸が前記第１のダイオードアノード層セグメント（３２１）のうちの対応するものの前記長手方向主軸（ＭＡ）に沿って延在するように、前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの内に配置される前記正投影内にあり、
各局所寿命制御領域（９１）は、前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの前記第１の横幅（ｗ１）よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第２の横幅（ｗ２）を有し、
前記ダイオードカソード層（３３）は、複数のダイオードカソード層セグメント（３３１）を含み、
各ダイオードカソード層セグメント（３３１）は、前記第２の主面（２２）に平行な前記面への前記正投影においてストライプ形状であり、この正投影において、各ダイオードカソード層セグメント（３３１）の長手方向主軸が前記第１のダイオードアノード層セグメント（３２１）のうちの対応するものの前記長手方向主軸（ＭＡ）に沿って延在するように、前記ストライプ形状の第１のダイオードアノード層セグメント（３２１）の前記対応するもの内に配置され、
各ダイオードカソード層セグメント（３３１）は、前記局所寿命制御領域（９１）のうちの対応するものの前記第２の横幅（ｗ２）よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第３の横幅（ｗ３）を有し、前記局所寿命制御領域（９１）のうちの前記対応するものは、前記第２の主面（２２）に平行な前記面への前記正投影において前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの内に配置されることを特徴とする、逆導通パワー半導体デバイス。

【請求項2】

前記半導体ウェハ（２０）が円形形状を有し、各第１のダイオードアノード層セグメント（３２１）の前記長手方向主軸（ＭＡ）が前記円形形状の半径方向に沿って延在する、請求項１に記載の逆導通パワー半導体デバイス。

【請求項3】

各第１のダイオードアノード層セグメント（３２１）の前記第１の横幅（ｗ１）は、前記長手方向主軸（ＭＡ）に沿った任意の位置において、５０００μｍ未満または４０００μｍ未満または３０００μｍ未満である、請求項１または２に記載の逆導通パワー半導体デバイス。

【請求項4】

前記第２の主面（２２）に平行な前記面への前記正投影において、前記半導体ウェハ（２０）の前記横方向中心内に、前記還流ダイオード（６０）の円形形状部分が配置され、前記円形形状部分から各第１のダイオードアノード層セグメント（３２１）が横方向に延在する、請求項１～３のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項5】

各第１のダイオードアノード層セグメント（３２１）の、その長手方向主軸（ＭＡ）に沿った方向における長さは、この方向における前記半導体ウェハ（２０）の幅の少なくとも２０％または少なくとも２５％である、請求項１～４のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項6】

前記ダイオードアノード層（３２）は、２つの隣接する第１のダイオードアノード層セグメント（３２１）の間に横方向にそれぞれ配置される半径方向に沿って延在するストライプ形状の第２のダイオードアノード層セグメント（３２１）を含み、各第２のダイオードアノード層セグメント（３２１）と前記半導体ウェハ（２０）の前記横方向中心との間の距離は、各第１のダイオードアノード層セグメント（３２１）と前記半導体ウェハ（２０）の前記横方向中心との間の距離よりも大きい、請求項１～５のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項7】

各第１のダイオードアノード層セグメント（３２１）の前記第１の横幅（ｗ１）の最小値が、２０００μｍ未満である、請求項１～６のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項8】

前記第３の横幅（ｗ３）は、前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの前記第１の横幅（ｗ１）よりも少なくとも６００μｍ小さいか、または少なくとも８００μｍ小さい、請求項１～７のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項9】

各ベース層（５２）の深さと前記ダイオードアノード層（３２）の深さとが同じである、請求項１～８のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項10】

前記複数のサイリスタセル（５０）の前記ゲート電極（５５）は互いに電気的に接続され、前記逆導通パワー半導体デバイスは、前記複数のサイリスタセル（５０）の前記ゲート電極（５５）に接触するための共通ゲート接点（４０）をさらに備え、前記共通ゲート接点（４０）は、前記第１の主面（２１）上の前記半導体ウェハ（２０）の周縁部に配置される、請求項１～９のいずれか一項に記載の逆導通パワー半導体デバイス。

【請求項11】

前記サイリスタカソード層（５１）は、複数の前記ゲート電極（５５）およびそれらの間の接続を形成するゲートメタライゼーション層によって前記第１の主面（２１）に平行な面内で少なくとも部分的に囲まれた複数の別個のサイリスタカソード層セグメント（５１１）を含む、請求項１～１０のいずれか１項に記載の逆導通パワー半導体デバイス。

【請求項12】

前記複数のサイリスタセル（５０）の前記サイリスタカソード層セグメント（５１１）は、前記半導体ウェハ（２０）の前記横方向中心の周りに同心リング状に配置されたストライプとして前記第１の主面（２１）に配置され、各ストライプの長手方向主軸は、前記半導体ウェハ（２０）の前記横方向中心から延在し、前記第１の主面（２１）に平行な方向である半径方向に沿って延在する、請求項１１に記載の逆導通パワー半導体デバイス。

【請求項13】

逆導通パワー半導体デバイスを製造するための方法であって、
前記逆導通パワー半導体デバイスは、
第１の主面（２１）および前記第１の主面（２１）の反対側の第２の主面（２２）を有する半導体ウェハ（２０）と、
複数のサイリスタセル（５０）と、
還流ダイオード（６０）と
を備え、
前記複数のサイリスタセル（５０）の各々は、前記第１の主面（２１）から前記第２の主面（２２）への順に、
・ 第１の導電型のサイリスタカソード層（５１）と、
・ 前記第１の導電型とは異なる第２の導電型のベース層（５２）であって、前記ベース層（５２）と前記サイリスタカソード層（５１）との間に第１のｐ－ｎ接合部が形成される、ベース層（５２）と、
・ 前記ベース層（５２）との第２のｐ－ｎ接合部を形成する前記第１の導電型のドリフト層（５３）と、
・ 前記ドリフト層（５３）によって前記ベース層（５２）から分離される第２の導電型のサイリスタアノード層（５４）と
を備え、
各サイリスタセル（５０）は、前記サイリスタカソード層（５１）の側方に配置され、前記ベース層（５２）とオーミックコンタクトを形成するゲート電極（５５）と、前記第１の主面（２１）上に配置され、前記サイリスタカソード層（５１）とオーミックコンタクトを形成するサイリスタカソード電極（５６）と、前記第２の主面（２２）上に配置され、前記サイリスタアノード層（５４）とオーミックコンタクトを形成するサイリスタアノード電極（５７）とをさらに備え、
前記還流ダイオード（６０）は、
・ 前記第１の主面（２１）にあり、前記ドリフト層（５３）と第３のｐ－ｎ接合部を形成し、前記ドリフト層（５３）によって前記ベース層（５２）から分離される、前記第２の導電型のダイオードアノード層（３２）と、
・ 前記第１の主面（２１）上にあり、前記ダイオードアノード層（３２）に電気的に接続されたダイオードアノード電極（３１）と、
・ 前記第２の主面（２２）にあり、前記ドリフト層（５３）に電気的に接続された前記第１の導電型のダイオードカソード層（３３）と、
・ 前記第２の主面（２２）上にあり、前記ダイオードカソード層（３３）とオーミックコンタクトを形成するダイオードカソード電極（３６）と
を備え、
前記ダイオードアノード層（３２）は、前記第２の主面（２２）に平行な面上への正投影においてストライプ形状である複数の第１のダイオードアノード層セグメント（３２１）を備え、各第１のダイオードアノード層セグメント（３２１）の長手方向主軸（ＭＡ）は、前記半導体ウェハ（２０）の横方向中心から離れる横方向に延在し、前記横方向は、前記第２の主面（２２）に平行な方向であり、
前記第２の主面（２２）に平行な面内かつその長手方向主軸（ＭＡ）に垂直な方向における各第１のダイオードアノード層セグメント（３２１）の第１の横幅（ｗ１）は、前記長手方向主軸に沿った任意の位置において少なくとも１０００μｍ、または少なくとも１２００μｍであり、
前記逆導通パワー半導体デバイスは、放射線誘導再結合中心を含む複数の局所寿命制御領域（９１）を備え、
各局所寿命制御領域（９１）は、前記第２の主面（２２）に平行な面への正投影においてストライプ形状であり、各局所寿命制御領域（９１）の長手方向主軸が前記第１のダイオードアノード層セグメント（３２１）のうちの対応するものの前記長手方向主軸（ＭＡ）に沿って延在するように、前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの内に配置される前記正投影内にあり、
各局所寿命制御領域（９１）は、前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの前記第１の横幅（ｗ１）よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第２の横幅（ｗ２）を有し、
前記ダイオードカソード層（３３）は、複数のダイオードカソード層セグメント（３３１）を含み、
各ダイオードカソード層セグメント（３３１）は、前記第２の主面（２２）に平行な前記面への前記正投影においてストライプ形状であり、この正投影において、各ダイオードカソード層セグメント（３３１）の長手方向主軸が前記第１のダイオードアノード層セグメント（３２１）のうちの対応するものの前記長手方向主軸（ＭＡ）に沿って延在するように、前記ストライプ形状の第１のダイオードアノード層セグメント（３２１）の前記対応するもの内に配置され、
各ダイオードカソード層セグメント（３３１）は、前記局所寿命制御領域（９１）のうちの対応するものの前記第２の横幅（ｗ２）よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第３の横幅（ｗ３）を有し、前記局所寿命制御領域（９１）のうちの前記対応するものは、前記第２の主面（２２）に平行な前記面への前記正投影において前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの内に配置され、
前記方法は、以下の、
（ａ）第１の導電型の半導体ウェハ（２０）を設けるステップであって、前記半導体ウェハ（２０）は、第１の面（２１）を有し、前記第１の面（２１）の反対側の第２の面（２２）を有し、前記半導体ウェハ（２０）のドーピング濃度は、最終的な逆導通パワー半導体デバイスにおける前記ドリフト層（５３）のドーピング濃度に対応する、半導体ウェハ（２０）を設けるステップと、
（ｂ）前記半導体ウェハ（２０）の前記第１の面（２１）上に第１のマスク層（２１０）を設けるステップであって、前記第１のマスク層（２１０）は第１の開口部（２１１）を備える、第１のマスク層（２１０）を設けるステップと、
（ｃ）前記ベース層（５２）および前記ダイオードアノード層（３２）を形成するために、前記第１のマスク層（２１０）の前記第１の開口部（２１１）を通して前記半導体ウェハ（２０）の前記第１の面（２１）に前記第２の導電型のドーパントを選択的に被着させるステップと、
（ｄ）前記第１の面（２１）上に第２のマスク層（２４０）を形成するステップであって、前記第２のマスク層（２４０）は第２の開口部（２４１）を有する、第２のマスク層（２４０）を形成するステップと、
（ｅ）前記半導体ウェハ（２０）内に放射線誘導再結合中心を含む前記局所寿命制御領域（９１）を形成するために、放射線（２５０）を、前記第２のマスク層（２４０）内の前記第２の開口部（２４１）を通じて前記第１の面（２１）上に選択的に加えるステップと、
（ｆ）前記第１の面（２１）上に前記サイリスタカソード層（５１）を形成するステップと、
（ｇ）前記第２の面（２２）上に前記サイリスタアノード層（５４）および前記ダイオードカソード電極（３６）を形成するステップと、
（ｈ）前記第２の面（２２）上に前記ダイオードカソード層（３３）を形成するステップと
を含み、
前記第２の開口部（２４１）は、前記第１の面（２１）に平行な面への正投影において、各第２の開口部（２４１）が前記第１のダイオードアノード層セグメント（３２１）のうちの対応するものの投影領域内に配置されるように、前記第１のダイオードアノード層セグメント（３２１）が形成される前記半導体ウェハ（２０）の領域と横方向に整列するストライプ形状開口部を備え、前記ストライプ形状開口部は、前記第１のダイオードアノード層セグメント（３２１）のうちの対応するものの長手方向主軸（ＭＡ）に沿ったすべての位置において、前記第１のダイオードアノード層セグメント（３２１）のうちの前記対応するものの前記第１の横幅（ｗ１）よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第４の横幅（ｗ４）を有する、方法。

【発明の詳細な説明】

【技術分野】

【0001】

発明の分野
本発明は、請求項１のプリアンブルに記載の逆導通パワー半導体デバイスおよびそのような逆導通パワー半導体デバイスの製造方法に関する。

【背景技術】

【0002】

発明の背景
集積ゲート転流サイリスタ（ＩＧＣＴ）は、中電圧駆動デバイス、ＳＴＡＴＣＯＭ、および揚水発電などの多くの高出力用途に選択されるデバイスとして確立されている。今日、ＩＧＣＴは、４．５ｋＶ～最大６．５ｋＶの範囲の電圧定格を有する最先端のデバイスを有する電流源インバータ（ＣＳＩ）および電圧源インバータ（ＶＳＩ）用途に最適化されており、今日では非対称、対称（逆阻止）、および逆導通（ＲＣ）デバイスとして利用可能である。集積ゲート転流サイリスタ（ＩＧＣＴ）は、そのサイリスタのような伝導およびトランジスタのようなターンオフのために、多くの高出力電子機器用途に選択される理想的なデバイスである。

【0003】

逆導通集積ゲート転流サイリスタ（ＲＣ－ＩＧＣＴ）は、単一の半導体ウェハ内にＩＧＣＴ部および単一の内蔵還流ダイオード部を含む逆導通パワー半導体デバイスである。ダイオード部は、ｎ^－ドープドリフト層およびｎドープバッファ層によって分離されたｐドープアノード層およびｎ^＋ドープカソード層を含む。ダイオード部は円形であり、上面視で半導体ウェハの中心にＩＧＣＴ部に隣接して配置される。ＩＧＣＴ部とダイオード部との間には、ＩＧＣＴ部内のサイリスタセルのｐドープベース層をダイオード部のｐドープアノード層から分離するｎ^－ドープ分離領域が存在する。このＲＣ－ＩＧＣＴでは、デバイスのダイオード部は、逆回復電流ピークを減少させるように寿命制御によって最適化され、それによって逆回復損失を減少させ、したがってダイオードを高電力故障から保護する。しかしながら、半導体ウェハのＩＧＣＴ部分は、いかなる寿命制御も利用しない。したがって、再結合中心を生成するためにプロトン（Ｈ^＋）またはヘリウムイオン（Ｈｅ^２＋）の高エネルギーイオン注入を適用し、それによってダイオード部内に局所寿命制御（ＬＬＣ）領域を形成する場合、約０．５ｍｍの厚さ（イオンエネルギーおよびマスクの機械的安定性に依存する）を有する金属マスクを使用して、重イオンを効率的にブロックし、ＩＧＣＴ部の領域における再結合中心の生成を防止する。順導通状態および逆導通状態では、半導体ウェハの一部のみが電流に使用される。したがって、順導通状態または逆導通状態における損失は比較的高い。

【0004】

それぞれ順導通状態および逆導通状態の半導体ウェハ全体を利用することによってオン状態損失を低減するために開発された既知の逆導通パワー半導体デバイスは、図１および図２に示すようなバイモードゲート転流サイリスタ（ＢＧＣＴ）である。図１は上面視でＢＧＣＴを示し、図２は図１の線ｃ’－ｃに沿った断面においてデバイスを示す。ＢＧＣＴは、単一の半導体ウェハ１内に、互いに電気的に並列に接続された複数のサイリスタセル２を備える。図１および図２に示すＢＧＣＴでは、サイリスタセル２の各々は、カソードメタライゼーション層の形態の３つのサイリスタカソード電極３と、３つのストライプ形状のサイリスタカソード層セグメント４を含むｎ^＋ドープサイリスタカソード層と、ｐドープベース層５と、ｎ^－ドープドリフト層６と、ｎドープバッファ層７と、ｐ^＋ドープサイリスタアノード層８と、アノードメタライゼーション層の形態のサイリスタアノード電極９とから構成される。サイリスタセル２は各々また、ｐドープベース層５と接触しているゲートメタライゼーション層の形態のゲート電極１０も含む。ゲートメタライゼーション層は、ゲート電極１０がサイリスタカソード電極３から垂直に分離されるように、サイリスタカソード電極３が配置されている平面の下方の平面内に配置されている。ＢＧＣＴは、半導体ウェハ１の中心に環状金属領域の形態の単一の共通ゲート接点１１を含む。共通ゲート接点１１はゲートメタライゼーション層と直接接触しており、結果、ゲート接点１１とすべてのサイリスタセル２のゲート電極１０とは互いに電気的に接続されている。ＢＧＣＴは、サイリスタセル２の間に分布する複数のダイオードセル１２を備える。ダイオードセル１２は、対向する順方向にであるが、互いにおよびサイリスタセル２に電気的に並列に接続される。各ダイオードセル１２は、ダイオードアノード電極１７、ｐドープダイオードアノード層１３、ｎ^＋ドープダイオードカソード層１４、およびダイオードカソード電極１６を含み、ｐドープダイオードアノード層１３およびｎ^＋ドープダイオードカソード層１４は、ｎ^－ドープドリフト層６およびｎドープバッファ層７によって分離されている。隣接するサイリスタセル２およびダイオードセル１２は、それぞれ分離領域１５によって分離されている。

【0005】

上記で説明したように、約０．５ｍｍの厚さを有する金属マスクを使用して、（ＩＧＣＴ部と共に同じ半導体ウェハに集積された単一のダイオード部を有する）既知のＲＣ－ＩＧＣＴのダイオード部にＬＬＣ領域を選択的に形成する。しかしながら、再現可能なプロセスのために、マスクされた構造は、マスクの厚さよりも大きくなければならない。一般的なＢＧＣＴレイアウトでは、ダイオードセルの幅は、メタルマスクの必要な厚さと同程度またはそれよりも小さい。また、ＬＬＣ領域を形成するために、チャネリングを回避するために、表面法線に対して７°の傾斜角で重イオンの注入を行わなければならない。したがって、重イオンの注入は、完全に整列していてもダイオードセグメントからオフセットされ、ＧＣＴ領域への注入を回避することがより重要になる。

【0006】

したがって、ＢＧＣＴのレイアウトの詳細に起因して、ＬＬＣを除外することがＢＧＣＴにおける前提条件であると判断された。ＢＧＣＴ古典設計の開発のために、エミッタ制御（ＥＭＣＯＮ）ダイオードの概念が考慮された。しかしながら、ダイオードアノードエミッタ効率を低く保つためには、ダイオード部（図２におけるｐドープダイオードアノード層１３とｎ^－ドープドリフト層６との間のｐ－ｎ接合）とＧＣＴ部（図２におけるｐドープベース層５とｎ^－ドープドリフト層６との間のｐ－ｎ接合）とで異なる接合深さが必要である。他方で、ダイオード部とＧＣＴ部とが異なる阻止接合深さを有する場合、ダイオードの堅牢性は弱い。

【0007】

米国特許出願公開第２０１８ ２０４ ９１３号明細書から、複数のサイリスタセルを備えるターンオフパワー半導体デバイスが知られており、各サイリスタセルは、カソード領域、ベース層、ドリフト層、アノード層、ベース層に接してカソード領域の側方に配置されたゲート電極、カソード電極、およびアノード電極を備える。複数のサイリスタセルのカソード領域とカソード電極との間の界面、ならびにベース層とゲート電極との間の界面は、平坦かつ同一平面上にある。さらに、ベース層は、ゲート電極とのその接触部からカソード領域の深さの少なくとも半分の深さまで延在するゲートウェル領域を含み、任意の深さについて、この深さでのゲートウェル領域の最小ドーピング濃度は、この深さにおいて、かつ、第１の主面に平行な面上への正投影においてカソード領域から２μｍの距離を有する横方向位置において、カソード領域とゲートウェル領域との間のベース層のドーピング濃度より５０％高い。ベース層は、第２の導電型の補償領域を含み、補償領域は、第１の主面に直に隣接してカソード領域とゲートウェル領域との間に配置され、補償領域内の正味ドーピング濃度に対する第１の導電型の不純物の密度は少なくとも０．４である。

【0008】

上述のＢＧＣＴは、例えば、文献「Ｔｈｅ Ｃｏｎｃｅｐｔ ｏｆ Ｂｉ－ｍｏｄｅ Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｈｙｒｉｓｔｏｒ」（ｂｙ Ｕｍａｍａｈｅｓｗａｒａ Ｖｅｍｕｌａｐａｔｉ ａｎｄ Ｍａｒｃｏ Ｂｅｌｌｉｎｉ ｉｎ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２０１２ ２４^ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ａｎｄ ＩＣｓ ３－７ Ｊｕｎｅ ２０１２，Ｂｒｕｇｅｓ，Ｂｅｌｇｉｕｍ，ｐａｇｅｓ ２９－３２）に開示および議論されている。

【0009】

米国特許出願公開第２０１６ ０１３ ３０２号明細書から、互いに対向して平行に配置された第１の主面および第２の主面を有するウェハを有する逆導通パワー半導体デバイスが知られている。デバイスは、複数のダイオードセルと、複数のゲート転流サイリスタ（ＧＣＴ）セルとを含む。各ＧＣＴセルは、第１の主面と第２の主面との間に第１の導電型（例えば、ｎ型）および第２の導電型（例えば、ｐ型）の層を含む。デバイスは、ダイオードセルのダイオードアノード層がＧＣＴセルの第１のカソード層と交互になっている少なくとも１つの混合部を含む。各ダイオードセルにおいて、第１の導電型のダイオードバッファ層は、ダイオードバッファ層が、第１の主面からダイオードアノード層の厚さの約９０％の深さまでダイオードアノード層の側面を覆うように、ダイオードアノード層とドリフト層との間に配置されている。

【0010】

米国特許第５ ６８２ ０４４号明細書から、サイリスタおよびダイオード領域の各々に平面構造を使用するために構造が比較的簡単であり、両方の領域の同時形成を可能にし、高速性能、および、埋め込みゲートまたはリセスゲート構造を使用することによって高い降伏電圧を有する埋め込みゲートまたはリセスゲート構造のＲＣサイリスタを有し、サイリスタおよびダイオード領域の同時形成、および、高速かつ大電流のスイッチング性能を可能にする、低および中電力用途のための平面ゲート構造の逆導通（ＲＣ）サイリスタが知られており、平面ゲート構造のＲＣサイリスタは、サイリスタ領域内の平面ゲート構造の静的誘導（ＳＩ）サイリスタまたは小型化ＧＴＯと、ダイオード領域内の平面構造のＳＩダイオードとを含む構造を有し、ダイオード領域は、そのカソード側にｎエミッタまたはダイオードカソード短絡領域間のショットキーコンタクトを有し、サイリスタ領域は、そのアノード側に（ｐ＋）アノード層、波形アノード層またはアノード（ｎ＋）層によって形成されるＳＩアノード短絡構造を有し、高耐圧デバイスの場合、ｎバッファ層が追加され、同様に、埋め込みゲートまたはリセスゲート構造のＲＣサイリスタは、サイリスタ領域にある埋め込みゲートまたはリセスゲート構造のＳＩサイリスタと、埋め込みまたはリセス構造のＳＩダイオードとを含む構造を有する。

【発明の概要】

【発明が解決しようとする課題】

【0011】

上記に鑑みて、本発明の目的は、従来技術における上述の問題の一部またはすべてを克服することができる逆導通パワー半導体デバイスを提供することである。特に、本発明の目的は、良好な熱性能を確保しながら、順導通損失およびスイッチング導通損失を同時に低く保つことができる逆導通パワー半導体デバイスを提供することである。

【課題を解決するための手段】

【0012】

本発明の目的は、請求項１に記載の逆導通パワー半導体デバイスによって達成される。本発明のさらなる発展は、従属請求項に明記されている。

【0013】

本発明の逆導通パワー半導体デバイスは、第１の主面および第１の主面の反対側の第２の主面を有する半導体ウェハに集積される複数のサイリスタセルおよび還流ダイオードを備える。複数のサイリスタセルの各々は、第１の主面から第２の主面への順に、第１の導電型のサイリスタカソード層と、第１の導電型とは異なる第２の導電型のベース層であって、ベース層とサイリスタカソード層との間に第１のｐ－ｎ接合部が形成される、ベース層と、ベース層と第２のｐ－ｎ接合部を形成する第１の導電型のドリフト層と、ドリフト層によってベース層から分離される第２の導電型のサイリスタアノード層とを備える。各サイリスタセルは、サイリスタカソード層の側方に配置され、ベース層とオーミックコンタクトを形成するゲート電極と、第１の主面上に配置され、サイリスタカソード層とオーミックコンタクトを形成するサイリスタカソード電極と、第２の主面上に配置され、サイリスタアノード層とオーミックコンタクトを形成するサイリスタアノード電極とをさらに備える。還流ダイオードは、第１の主面にあり、ドリフト層と第３のｐ－ｎ接合部を形成し、ドリフト層によってベース層から分離される、第２の導電型のダイオードアノード層と、第１の主面上にあり、ダイオードアノード層に電気的に接続されたダイオードアノード電極と、第２の主面にあり、ドリフト層に電気的に接続された第１の導電型のダイオードカソード層と、第２の主面上にあり、ダイオードカソード層とオーミックコンタクトを形成するダイオードアノード電極とを備える。ダイオードアノード層は、第２の主面に平行な面上への正投影においてストライプ形状である複数の第１のダイオードアノード層セグメントを備え、各第１のダイオードアノード層セグメントの長手方向主軸は、半導体ウェハの横方向中心から離れる横方向に延在し、第２の主面に平行な面内で、長手方向主軸に垂直な方向における各第１のダイオードアノード層セグメントの第１の横幅は、長手方向主軸に沿った任意の位置において少なくとも１０００μｍ、または少なくとも１２００μｍである。これは、各第１のダイオードアノード層セグメントの最小横幅が少なくとも１０００μｍ、または少なくとも１２００μｍであることを意味する。

【0014】

本明細書全体を通して、横方向とは、第２の主面に平行な方向を指し、半導体ウェハの横方向中心は、第２の主面に平行な面内の中心として決定される。また、本明細書前該を通して、領域の中心は、重心、すなわち領域内のすべての点の算術平均位置として理解されるべきである。また、本明細書全体を通して、ストライプ形状要素は、所定の長手方向の幅が他の方向よりも大きい任意の要素として定義され、所定の長手方向の幅は、所定の長手方向に垂直な任意の線に沿った幅の少なくとも２倍である。ストライプ形状要素の長手方向主軸は、所定の長手方向に沿って延在する。

【0015】

本発明の逆導通パワー半導体デバイスでは、複数のストライプ形状の第１のダイオードアノード層セグメントを有する還流ダイオードを実装することにより、半導体ウェハ内で良好な熱および電流の拡散が保証される。さらに、還流ダイオードのセグメント化は、その挙動をより滑らかにし、これにより、半導体ウェハの厚さまで低減することが可能になり、逆導通状態および順導通状態における損失が減少する。ストライプ形状の第１のダイオードアノード層セグメントの第１の横幅の下限は、既知のＢＧＣＴと比較して低い順方向導通損失をもたらす。これは、電流拡散の減少に起因する導電率変調を最小限に抑えることによって説明することができる。既知のＢＧＣＴよりも大幅に高いストライプ形状の第１のダイオードアノード層セグメントの第１の横幅の高い下限であっても、熱拡散はストライプ形状に起因して依然として効率的であり、逆導通パワー半導体デバイスは良好なサージ電流能力を示す。

【0016】

本発明の逆導通パワー半導体デバイスは、放射線誘導再結合中心を含む複数の局所寿命制御領域を備え、各局所寿命制御領域は、第２の主面に平行な面への正投影においてストライプ形状であり、各局所寿命制御領域の長手方向主軸が第１のダイオードアノード層セグメントのうちの対応するものの長手方向主軸に沿って延在するように、第１のダイオードアノード層セグメントのうちの対応するものの内に配置される正投影内にあり、各局所寿命制御領域は、第１のダイオードアノード層セグメントのうちの対応するものの第１の横幅よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第２の横幅を有する。例示的には、第２の横幅は、第２の主面に直交し、第１のダイオードアノード層セグメントのうちの対応するものの長手方向主軸に直交する面に沿った各垂直断面において、第１のダイオードアノード層セグメントのうちの対応するものの第１の横幅よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい。

【0017】

本発明の逆導通パワー半導体デバイスでは、ストライプ形状ダイオード部内のドリフト層部分の縁部（ストライプ形状の第１のダイオードアノード層セグメントと第２の主面に平行な面上の正投影において重なる半導体ウェハの部分）における比較的高いキャリア寿命は、ストライプ形状ダイオード部の中央部よりもはるかに多くの電荷の注入をそこにもたらす。ここで、中央部とは、長手方向主軸に垂直かつ第２の主面に平行な方向に関して中央にある部分を指す）。ダイオードが回復しているとき、プロトン注入領域内のｐ－ｎ接合は、そこに電荷が少ないため、迅速にクリアされる。これにより、スイッチおよびチョークのような他の回路素子からダイオードへの電圧の伝達が開始される。ダイオード電圧の出現は電流変化速度を遅くし、あたかもダイオードが第１のダイオードアノード層セグメントの全幅に照射されたかのように同等のレベルにおいて、ダイオード逆回復ピーク電流Ｉｒｒに達する。ダイオードの縁部の電荷山は依然としてそこにある。電子は、より高い電圧の一般的な方向に下方に移動する。それらはｎ^＋ダイオードカソード層に対して横方向に変位するため、それらはそれに到達するために横方向に流れなければならない。明らかに、これは周知の電界電荷抽出（ＦＣＥ）効果が生じ得る状況である。すなわち、このような例示的な実施形態では、還流ダイオードは、寿命分割によって強化されるＦＣＥダイオードである。電荷キャリアの山は、最適な横方向配置を得、一方で、低寿命領域は、妥当なダイオード逆回復ピーク電流Ｉｒｒを保証する。これは、還流ダイオードのソフトリカバリをもたらす。

【0018】

本発明では、ダイオードカソード層は、複数のダイオードカソード層セグメントを含み、各ダイオードカソード層セグメントは、第２の主面に平行な面上への正投影においてストライプ形状であり、この正投影において、各ダイオードカソード層セグメントの長手方向主軸が第１のダイオードアノード層セグメントのうちの対応するものの長手方向主軸に沿って延在するように、ストライプ形状の第１のダイオードアノード層セグメントのうちの対応するもの内に配置され、各ダイオードカソード層セグメントは、局所寿命制御領域のうちの対応するものの第２の横幅よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第３の横幅を有し、局所寿命制御領域のうちの対応するものは、第２の主面に平行な面上への正投影において第１のダイオードアノード層セグメントのうちの対応するもの内に配置される。そのような例示的な実施形態では、還流ダイオードの逆回復中のＦＣＥ効果はより顕著であり、その結果、還流ダイオードのソフトリカバリおよびより滑らかな挙動がもたらされる。例示的には、第３の横幅は、第２の主面に直交し、第１のダイオードアノード層セグメントのうちの対応するものの長手方向主軸に直交する面に沿った各垂直断面において、局所寿命制御領域のうちの対応するものの第２の横幅よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい。例示的な実施形態では、半導体ウェハは円形形状を有し、各第１のダイオードアノード層セグメントの長手方向主軸は、この円形形状の半径方向に沿って延在する。

【0019】

例示的な実施形態では、各第１のダイオードアノード層セグメントの第１の横幅は、その長手方向主軸に沿った任意の位置において、５０００μｍ未満または４０００μｍ未満または３０００μｍ未満である。これは、第１の横幅の最大値が５０００μｍ未満または４０００μｍ未満または３０００μｍ未満であることを意味する。

【0020】

例示的な実施形態では、第２の主面に平行な面への正投影において、半導体ウェハの横方向中心内に、還流ダイオードの円形形状部分が配置される。このような構成において、利用可能な半導体ウェハ領域が最も効率的に使用される。この例示的な実施形態では、各第１のダイオードアノード層セグメントは、還流ダイオードの円形形状部分から横方向に延在してもよい。

【0021】

例示的な実施形態では、各第１のダイオードアノード層セグメントの、その長手方向主軸に沿った方向における長さは、この方向における半導体ウェハの幅の少なくとも２０％または少なくとも２５％である。このような比較的長いストライプ形状の第１のダイオードアノード層セグメントにより、還流ダイオードで発生した熱の効率的な熱拡散により熱性能が改善される。

【0022】

例示的な実施形態では、ダイオードアノード層は、２つの隣接する第１のダイオードアノード層セグメントの間に横方向にそれぞれ配置される半径方向に沿って延在するストライプ形状の第２のダイオードアノード層セグメントを含み、各第２のダイオードアノード層セグメントと半導体ウェハの横方向中心との間の距離は、各第１のダイオードアノード層セグメントと半導体ウェハの横方向中心との間の距離よりも大きい。このような例示的な実施形態では、隣接するストライプ形状ダイオードアノード層セグメント間の距離の変動を低減することができ、熱拡散が向上する。

【0023】

例示的な実施形態では、各第１のダイオードアノード層セグメントの第１の横幅の最小値は、２０００μｍ未満である。そのようなパラメータを用いると、熱性能が改善され、還流ダイオードは、既知のＲＣ－ＩＧＣＴよりも滑らかでない挙動を示す。

【0024】

例示的な実施形態では、第３の横幅は、第１のダイオードアノード層セグメントのうちの対応するものの第１の横幅よりも少なくとも６００μｍ小さいか、または少なくとも８００μｍ小さい。そのような例示的な実施形態では、還流ダイオードの逆回復中のＦＣＥ効果はより顕著であり、その結果、還流ダイオードのソフトリカバリおよびより滑らかな挙動がもたらされる。例示的には、第３の横幅は、第２の主面に直交し、第１のダイオードアノード層セグメントのうちの対応するものの長手方向主軸に直交する面に沿った各垂直断面において、第１のダイオードアノード層セグメントのうちの対応するものの第１の横幅よりも少なくとも６００μｍまたは少なくとも８００μｍ小さい。

【0025】

例示的な実施形態では、各ベース層の深さおよびダイオードアノード層の深さは同じである。そのような例示的な実施形態では、ダイオードの接合深さ（すなわち、ダイオードアノード層の深さ）およびＧＣＴ部の接合深さ（すなわち、ベース層の深さ）が異なる既知のＢＧＣＴと比較して、ダイオードの堅牢性が改善される。また、このような例示的な実施形態では、ベース層およびダイオードアノード層は、同じプロセスステップで同時に形成することができる。したがって、逆導通パワー半導体デバイスの製造が容易である。

【0026】

例示的な実施形態では、複数のサイリスタセルのゲート電極は互いに電気的に接続され、デバイスは、複数のサイリスタセルのゲート電極に接触するための共通ゲート接点をさらに備え、共通ゲート接点は、第１の主面上の半導体ウェハの周縁部に配置される。

【0027】

例示的な実施形態では、サイリスタカソード層は、複数のゲート電極およびそれらの間の接続を形成するゲートメタライゼーション層によって第１の主面に平行な面内で少なくとも部分的に囲まれた複数の別個のサイリスタカソード層セグメントを含む。後者の例示的な実施形態では、複数のサイリスタセルのサイリスタカソード層セグメントは、半導体ウェハの横方向中心の周りに同心リング状に配置されたストライプとして第１の主面に配置されてもよく、各ストライプの長手方向主軸は、半導体ウェハの横方向中心から延在し、第１の主面に平行な方向である半径方向に沿って延在する。この例示的な実施形態では、カソードからゲートへの伝導電流の迅速な転流が促進される。

【0028】

逆導通パワー半導体デバイスは、請求項１５に記載の方法によって製造することができる。

【0029】

図面の簡単な説明
本発明の詳細な実施形態が、添付の図面を参照して下記に論じられる。

【図面の簡単な説明】

【0030】

【図1】既知のターンオフパワー半導体デバイスであるバイモードゲート転流サイリスタ（ＢＧＣＴ）の上面図である。

【図2】図１の線ｃ’ｃに沿ったＢＧＣＴの断面図である。

【図3】本発明の一実施形態による逆導通パワー半導体デバイスの上面図である。

【図4】図３の上面図の拡大部分Ａを示す図である。

【図5】図４の線Ｂ－Ｂ’に沿った部分垂直断面を示す。

【図6】図３の逆導通パワー半導体デバイスのストライプ形状の還流ダイオード部の水平面への正投影を示す図である。

【図7】寿命制御領域の異なる幅（プロトン照射幅）に対する図３の逆導通パワー半導体デバイスのスナップオフ電圧ピークを示す図である。

【図8】ダイオードカソード層セグメントの異なる幅（プロトン照射幅）に対する図３の逆導通パワー半導体デバイスのスナップオフ電圧ピークを示す図である。

【図9】本発明の第２の実施形態による逆導通パワー半導体デバイスの上面図である。

【図10A】本発明の一実施形態による逆導通パワー半導体デバイスを製造するための方法ステップを示す図である。

【図10B】本発明の一実施形態による逆導通パワー半導体デバイスを製造するための方法ステップを示す図である。

【発明を実施するための形態】

【0031】

図で使用される参照符号およびそれらの意味は、参照符号のリストに要約されている。一般に、類似の要素は、本明細書全体を通して同じ参照符号を有する。記載された実施形態は、例として意図されており、本発明の範囲を限定するものではない。

【0032】

好ましい実施形態の詳細な説明
以下、本発明の第１の実施形態による逆導通パワー半導体デバイスについて、図３～図６を参照して説明する。図３は、逆導通パワー半導体デバイスの上面図を示し、図４は、図３の上面図の部分Ａを拡大して示し、図５は、図４の線Ｂ－Ｂ’に沿った部分垂直断面を示し、図６は、逆導通パワー半導体デバイスの一部の水平面への正投影を示す。

【0033】

図５に示すように、第１の実施形態による逆導通パワー半導体デバイスは、第１の主面２１および第２の主面２２を有する半導体ウェハ２０を備える。半導体ウェハ２０には、複数のサイリスタセル５０および還流ダイオード６０が集積されている。各サイリスタセル５０は、第１の主面２１から第２の主面２２への順序において、
・ ｎ型サイリスタカソード層５１と、
・ ｐ型ベース層５２であって、第１のｐ－ｎ接合部がベース層５２とサイリスタカソード層５１との間に形成される、ｐ型ベース層５２と、
・ ベース層５２と第２のｐ－ｎ接合部を形成するｎ型ドリフト層５３と、
・ ｎ型バッファ層５５と、
・ ドリフト層５３によってベース層５２から分離されているｐ型サイリスタアノード層５４と
を備える。

【0034】

そこで、バッファ層５５は任意選択であり、ドリフト層５３のドーピング濃度よりも高いドーピング濃度を有する。各サイリスタセル５０は、サイリスタカソード層５１の側方に配置され、ベース層５２とオーミックコンタクトを形成するゲート電極５５と、第１の主面２１上に配置され、サイリスタカソード層５１とオーミックコンタクトを形成するサイリスタカソード電極５６と、第２の主面２２上に配置され、サイリスタアノード層５４とオーミックコンタクトを形成するサイリスタアノード電極５７とをさらに備える。

【0035】

半導体ウェハ２０に集積された還流ダイオード６０は、
・ 第１の主面２１にあるｐ型ダイオードアノード層３２であって、このダイオードアノード層３２は、ドリフト層５３と第３のｐ－ｎ接合部を形成し、ドリフト層５３によってベース層５２から分離されている、ｐ型ダイオードアノード層３２と、
・ 第１の主面２１上にある、ダイオードアノード層３２に電気的に接続されたダイオードアノード電極３１と、
・ 第２の主面２２にある、バッファ層５５を通じてドリフト層５３に電気的に接続されたｎ型ダイオードカソード層３３（本明細書全体を通して、同じ導電型の２つの半導体領域が電気的に接続されると記載されている場合、これは、これら２つの半導体領域が直接接触しているか、または同じ導電型の１つ以上の半導体領域によって互いに接続されているか、もしくは金属によって互いに接続されていることを意味するものとする）と、
・ 第２の主面２２上にある、ダイオードカソード層３３とオーミックコンタクトを形成するダイオードカソード電極３６と
を備える。

【0036】

サイリスタセル５０のベース層５２は、ドリフト層５３の少なくとも一部を含む分離領域７０によってダイオードアノード層３２から分離される。

【0037】

ダイオードアノード層３２は、図３の上面図および図４の部分上面図において、第１のダイオードアノード層セグメント３２１上の第１の主面２１上に延在するダイオードアノード電極３１のストライプ形状部分３１ａに対応する複数の第１のダイオードアノード層セグメント３２１を含む。図３および図４において、ダイオードアノード電極３１は薄い灰色で示されている。図３および図４に示すように、各第１のダイオードアノード層セグメント３２１は、半導体ウェハ２０の横方向中心から離れる方向に延在する長手方向主軸ＭＡを有する。ここで、長手方向主軸ＭＡは、第１のダイオードアノード層セグメント３２１がその最大伸長を有する方向として定義されてもよい。例示的な実施形態では、長手方向主軸ＭＡは、反射に関して上面視において（すなわち、第２の主面２２に平行な面への正投影において）第１のダイオードアノード層セグメント３２１の対称軸を形成する（すなわち、第１のダイオードアノード層セグメント３２１の投影は、長手方向主軸ＭＡに対して鏡映対称性を有する）。

【0038】

第１の実施形態では、半導体ウェハ２０は円形形状を有し、各第１のダイオードアノード層セグメント３２１の長手方向主軸ＭＡは、円形形状半導体ウェハ２０の横方向中心から半径方向に沿って延在する。

【0039】

ストライプ形状の第１のダイオードアノード層セグメント３２１は、第２の主面２２に垂直かつ第１のダイオードアノード層セグメント３２１の長手方向主軸ＭＡに垂直な面に沿った垂直断面において、第１の横幅ｗ１を有する。図５では、第１のダイオードアノード層セグメント３２１に対応する還流ダイオード６０のストライプ形状部分の半分のみが示されていることに留意されたい。したがって、第１のダイオードアノード層セグメント３２１の幅０．５ ｘ ｗ１が、図５に示されている。第１のダイオードアノード層セグメント３２１の第１の横幅ｗ１は、第１のダイオードアノード層セグメント３２１の長手方向主軸ＭＡに沿って変化してもよい。本発明では、各第１のダイオードアノード層セグメント３２１の、その長手方向主軸ＭＡに垂直な方向の第１の横幅ｗ１は、長手方向軸ＭＡに沿った任意の位置において少なくとも１０００μｍまたは少なくとも１２００μｍである（すなわち、第１の横幅ｗ１の最小値は、少なくとも１０００μｍまたは少なくとも１２００μｍである）。各第１のダイオードアノード層セグメント３２１の第１の横幅ｗ１の最大値は、その第１のダイオードアノード層セグメント３２１の最小横幅の５倍未満または最小横幅の４倍未満であってもよい。例えば、各第１のダイオードアノード層セグメント３２１の第１の横幅ｗ１は、長手方向軸に沿った任意の位置において、５０００μｍ未満または４０００μｍ未満または３０００μｍ未満であってもよい（すなわち、第１の横幅の最大値は、５０００μｍ未満、または４０００μｍ未満、または３０００μｍ未満である）。例示的な実施形態では、各第１のダイオードアノード層セグメント３２１の、その長手方向主軸ＭＡに垂直な方向における第１の横幅ｗ１の最小値は、２０００μｍ未満であり、その結果、第１の横幅ｗ１の最小値は、１０００μｍ～２０００μｍの範囲内または１２００μｍ～２０００μｍの範囲内にある。

【0040】

例示的な実施形態では、各第１のダイオードアノード層セグメント３２１の、その長手方向主軸ＭＡに沿った方向における長さは、例示的に、図３に示すように、この方向における半導体ウェハ２０の幅または直径の少なくとも２０％または少なくとも２５％である。

【0041】

ベース層５２の深さおよびダイオードアノード層３２の深さは、例示的な、図４に示すように、同じである。

【0042】

第１の実施形態による逆導通パワー半導体デバイスは、第１のダイオードアノード層セグメント３２１とドリフト層５３との間のｐ－ｎ接合に近い領域内に、複数の局所寿命制御領域９１をさらに備える。各局所寿命制御領域９１は、放射線誘導再結合中心を含む。第２の主面２２に平行な面への正投影において、各局所寿命制御領域９１はストライプ形状であり、そのような正投影における第１のダイオードアノード層セグメント３２１のうちの対応するもの内に配置され、それにより、各局所寿命制御領域９１の長手方向主軸は、正投影における第１のダイオードアノード層セグメント３２１のうちの１つの長手方向主軸ＭＡに沿って延在する。これは、各局所寿命制御領域９１および対応する第１のダイオードアノード層セグメント３２１が同じ長手方向主軸ＭＡを共有することを意味する。例示的には、局所寿命制御領域９１は、対応する第１のダイオードアノード層セグメント３２１と同様に、反射に関する対称軸として長手方向主軸ＭＡとの鏡映対称性を有する。

【0043】

図５に示すように、各局所寿命制御領域９１は、第２の主面２２に直交し、かつ第１のダイオードアノード層セグメント３２１のうちの対応するものの長手方向主軸ＭＡに直交する面に沿った各垂直断面において、この垂直断面において第１のダイオードアノード層セグメント３２１のうちの対応するものの第１の横幅ｗ１よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい第２の横幅ｗ２を有する。

【0044】

局所寿命制御領域９１に加えて、図５に示すように、ドリフト層５３内のより深くに追加の第２の局所寿命制御領域９２が配置されてもよい（任意選択）。このような追加の第２の局所寿命制御領域９２の横幅は、局所寿命制御領域９１の横幅と同じであってもよい。

【0045】

図５を参照すると、ダイオードカソード層３３は、複数のダイオードカソード層セグメント３３１を備え、各ダイオードカソード層セグメント３３１は、第２の主面２２に平行な面への正投影においてストライプ形状であり、この正投影において、各ダイオードカソード層セグメント３３１の長手方向主軸が第１のダイオードアノード層セグメント３２１のうちの対応するものの長手方向主軸ＭＡに沿って延在するように、ストライプ形状の第１のダイオードアノード層セグメント３２１の対応するものの内に配置される。これは、各ダイオードカソード層セグメント３３１および対応する第１のダイオードアノード層セグメント３２１が同じ長手方向主軸ＭＡを共有することを意味する。例示的には、各ダイオードカソード層セグメント３３１は、対応する第１のダイオードアノード層セグメント３２１の鏡映対称性と同様に、反射に関する対称軸として長手方向主軸ＭＡとの鏡映対称性を有する。各ダイオードカソード層セグメント３３１は、第２の主面２２に直交し、第１のダイオードアノード層セグメント３２１のうちの対応するものの長手方向主軸ＭＡに直交する面に沿った各垂直断面において、この断面において局所寿命制御領域９１のうちの対応するものの第２の横幅ｗ２より少なくとも２００μｍまたは少なくとも３００μｍ小さい第３の横幅ｗ３を有し、局所寿命制御領域９１のうちの対応するものは、第２の主面２２に平行な面への正投影において第１のダイオードアノード層セグメント３２１のうちの対応するものの内に配置される。

【0046】

すなわち、以下の関係（１）が満たされる。

【0047】

【数1】

【0048】

この関係は、図６に示されており、この図は、第１のダイオードアノード層セグメント３２１の断面、対応する寿命制御領域９１の対応する断面、および対応するダイオードカソード層セグメント３３１の、この正投影において互いに重なる断面の上面図（第２の主面２２に平行な面への正投影）を示す。図６に示す断面において、第１の横幅ｗ１、第２の横幅ｗ２および第３の横幅ｗ３は、一定であるように示されている。しかしながら、上記のように、これらの横幅ｗ１、ｗ２およびｗ３は、上記の制限内で長手方向主軸線ＭＡに沿って変化してもよい。各第１のダイオードアノード層セグメント３２１、対応する寿命制御領域９１、対応するダイオードカソード層セグメント３３１およびダイオードアノード電極３１のフィンガ部分３１ａは、還流ダイオード６０のストライプ形状部分に対応する。

【0049】

代替的に、またはｗ３とｗ２との間の上記の関係に加えて、各ダイオードカソード層セグメント３３１は、第２の主面２２に直交し、かつ第１のダイオードアノード層セグメント３２１のうちの対応するものの長手方向主軸ＭＡに直交する面に沿った各垂直断面において、この断面において第１のダイオードアノード層セグメント３２１のうちの対応するものの第１の横幅ｗ１よりも少なくとも６００μｍまたは少なくとも８００μｍ小さい第３の横幅ｗ３を有する。

【0050】

図３の上面図からさらに分かるように、ダイオードアノード電極３１は、第１のダイオードアノード層セグメント３２１に対応する第１のフィンガ部分３１ａの他に、第２のフィンガ部分３１ｂおよび第３のフィンガ部分３１ｃを有する。第１の実施形態では、これらすべてのフィンガ部分３１ａ，３１ｂ，３１ｃの長手方向主軸は、半導体ウェハ２０の横方向中心から半径方向に延在する。

【0051】

逆導通パワー半導体デバイスの横方向中心において、ダイオードアノード電極３１は、円形形状部分３１ｄを備え、そこから第１のフィンガ部分３１ａが半径方向に延在する。第２のフィンガ部分３１ｂは、隣り合う２つの第１のフィンガ部分３１ａの間に半径方向に延在する。第２のフィンガ部分３１ｂは、第１のフィンガ部分３１ａよりも短く、円形部分３１ｄから離間している。第３のフィンガ部分３１ｃは、第１のフィンガ部分３１ａと最も近い第２のフィンガ部分３１ｂとの間に半径方向に延在する。第３のフィンガ部分３１ｃは、第１のフィンガ部分３１ａよりも短く、また、第２のフィンガ部分３１ｂよりも短い。第３のフィンガ部分３１ｃは、第２のフィンガ部分３１ｂよりも大きい距離だけ円形部分３１ｄから離れている。最後に、半導体ウェハ３１の周縁部において、直に隣り合う第１のフィンガ部分３１ａ～第３のフィンガ部分３１ｃの各対の間に第４のフィンガ部分３１ｅが配置されている。上述したように、各第１のフィンガ部分３１ａは、第１のダイオードアノード層セグメント３２１に対応し、第２の主面２２に平行な面への正投影において、第１のダイオードアノード層セグメント３２１のうちの対応するものの長手方向主軸ＭＡに沿って延在する長手方向主軸を各々有する。同様に、第２のフィンガ部分３１ｂ、第３のフィンガ部分３１ｃおよび第４のフィンガ部分３１ｅは、それらがその上に延在するストライプ形状ダイオードアノード層セグメント３２１、ストライプ形状寿命制御領域９１およびストライプ形状ダイオードカソード層セグメント３３１に対応する。垂直断面において、ダイオードアノード電極３１の第２のフィンガ部分３１ｂ、第３のフィンガ部分３１ｃおよび第４のフィンガ部分３１ｅの各々に対応する還流ダイオード６０の各フィンガ部分は、第１のフィンガ部分３１ａに対応する還流ダイオード６０のフィンガ部分について図５を参照して上述したものと同じ構造を有する。第２のフィンガ部分３１ｂに対応するストライプ形状ダイオードアノード層セグメント３２１は、第２のダイオードアノード層セグメント３２１として参照される。

【0052】

複数のサイリスタセル５０のサイリスタカソード層５１は、ストライプ形状であり、互いに分離している複数のサイリスタカソード層セグメント５１１を含む。サイリスタカソード層セグメント５１１上には、サイリスタカソード電極５６の対応するフィンガ部分が形成される。上面視において、サイリスタカソード電極５６のフィンガ部分は、サイリスタカソード層セグメント５１１と同じまたは対応するパターンおよび形状を有する。図３から最もよく分かるように、逆導通パワー半導体デバイスの上面視において、サイリスタカソード層セグメント５１１は、半導体ウェハ２０の横方向中心の周りに同心リング状に配置されたストライプとして第１の主面２１に配置され、各ストライプの長手方向主軸は、（半導体ウェハ２０の横方向中心から延在し、第１の主面２１に平行な方向である）半径方向に沿って延在する）。各リングにおいて、サイリスタカソード層セグメント５１１は、半導体ウェハ２０の横方向中心に対して同じ距離を有する。図３に示す例示的な実施形態では、サイリスタカソード層セグメント５１１は、１２個の同心リング内に配置されてもよい。ただし、同心リングの数は、他の任意の数であってもよい。例えば、複数の同心リングが設けられる。第２の主面２２に平行な面への正投影において、同心リングの各々において、サイリスタカソード層セグメント５１１のグループは、フィンガ部分３１ａ～３１ｃ、３１ｅと交互になっている。図３に示す例では、サイリスタカソード層セグメント５１１が配置されている最初の３つの内側同心リングにおいて、直に隣接するサイリスタカソード層セグメント５１１のグループは、それぞれ各リングに沿って第１のフィンガ部分３１ａのみと交互になる。次の３つの同心リングにおいて、直に隣接するサイリスタカソード層セグメント５１１のグループは、それぞれ各リングに沿って第１のフィンガ部分３１ａおよび第２のフィンガ部分３１ｂと交互になる。最後に、サイリスタカソード層セグメント５１１が配置される次の５つの同心リングにおいて、直に隣接するサイリスタカソード層セグメント５１１のグループは、各リングに沿って第１のフィンガ部分３１ａ、第２のフィンガ部分３１ｂおよび第３のフィンガ部分３１ｃと交互になる。サイリスタカソード層セグメント５１１が配置されている最も外側のリングでは、それぞれ直に隣接する２つのサイリスタカソード層セグメント５１１のグループが、この最も外側のリングに沿って第１のフィンガ部分～第４のフィンガ部分３１ａ、３１ｂ、３１ｃおよび３１ｅと交互になっている。図３および図４の上面図において、サイリスタカソード層セグメント５１１に対応するサイリスタカソード電極５６のフィンガ部分は、黒いストライプとして示されている。

【0053】

図３および図４から最もよく分かるように、第１の実施形態では、複数のサイリスタセル５０のゲート電極５５は互いに電気的に接続され、逆導通パワー半導体デバイスは、複数のサイリスタセル５０のゲート電極５５に接触するための共通ゲート接点４０をさらに備え、共通ゲート接点４０は、第１の主面２１上の半導体ウェハ２０の周縁部に配置される。第１のダイオードアノード層セグメント３２１は、サイリスタカソード層セグメント５１１が配置されているすべての同心リングを通って半径方向に延在する。そのような例示的な実施形態では、サイリスタセル５０から（またはサイリスタセルへの）半導体ウェハ２０の周縁部７にある共通ゲート接点４０への（または共通ゲート接点からの）ゲート電流の流れは、ストライプ形状の第１のダイオードアノード層セグメント３２１に対応する還流ダイオードのフィンガ部分によって妨げられない。これは、特にターンオフ中の電流転流を容易にする。

【0054】

図９に、本発明の第２の実施形態による逆導通パワー半導体の上面図を示す。多くの類似点を考慮して、第１の実施形態との相違点のみを以下に説明する。残りの特徴に関しては、第１の実施形態の上記の説明を参照されたい。図９において、薄い灰色の領域は、ダイオードアノード電極３１の領域に対応する。ダイオードアノード電極３１の４つの第１のフィンガ部分３０１ａおよび４つの第２のフィンガ部分３０１ｂは、半導体ウェハ２０の横方向中心から径方向に延在する。追加の第３のフィンガ部分３０１ｃが、４つのフィンガ部分３０１ａからそれぞれ半導体ウェハ２０の横方向中心から離れる方向に延在する。第１のフィンガ部分３０１ａおよび第２のフィンガ部分３０１ｂは、回転対称に配置されている。フィンガ部分３０１ａ～３０１ｃは、還流ダイオード６０のストライプ形状部分に対応し、図５に断面で示し、図５を参照して上述したような構造を有する。第２の実施形態による逆導通パワー半導体デバイスにおけるサイリスタセル５０は、第１の実施形態のサイリスタセル５０と上面視の配置のみが異なる。第２の実施形態では、図９に黒いストライプとして示されているカソード層セグメント５１１は、それぞれ直に隣接するフィンガ部分３０１ｂ、３０１ｃの間に横方向に延在するストライプの長手方向主軸に沿って配置される。すなわち、カソード層セグメント５１１は、半径方向に対して傾斜した方向に延在する。第２の実施形態による逆導通パワー半導体デバイスのサイリスタセル５０の構造は、図５に断面で示し、図５を参照して上述したものと基本的に同じである。

【0055】

図７は、１２００μｍの第１の横幅ｗ１および２００μｍの第３の横幅ｗ３を有するストライプ形状還流ダイオード６０について、寿命制御領域９１の第２の横幅ｗ２に対する還流ダイオード６０のスナップオフ電圧ＶＲＭｓｎの依存性を示すグラフを示す。異なる記号、すなわち三角形、黒丸および白丸は、それぞれ異なるプロトン照射線量（図７では１Ｅ＋１３、２Ｅ＋１３および４Ｅ＋１４として示されている）に対応する。約ｗ２＝８００μｍの寿命制御領域の第２の横幅ｗ２において、スナップオフ電圧ＶＲＭｓｎはその最小値を有し、第２の横幅ｗ２の増加と共に再び増加し始める。図８は、１２００μｍの第１の横幅ｗ１および８００μｍの第２の横幅ｗ２を有する還流ダイオード６０について、第３の横幅ｗ３に対するスナップオフ電圧の依存性を示すグラフを示す。図８から分かるように、第３の横幅ｗ３の減少は、スナップオフ電圧ＶＲＭｓｎの減少をもたらす。

【0056】

以下、上述の実施形態のいずれかによる逆導通パワー半導体デバイスの製造方法を、図１０Ａおよび図１０Ｂを参照して示す。本方法は、以下の、
（ａ）ｎ型半導体層２００を設けるステップであって、半導体層２００は、第１の面２０１を有し、第１の面２０１の反対側の第２の面２０２を有し、半導体層２００のドーピング濃度は、最終的な逆導通パワー半導体デバイスにおけるドリフト層５３のドーピング濃度に対応する、ｎ型半導体層２００を設けるステップと、
（ｂ）半導体層２００の第１の面２０１上に第１のマスク層２１０を設けるステップであって、第１のマスク層２１０は第１の開口部２１１を備える、第１のマスク層２１０を設けるステップと、
（ｃ）最終的な逆導通半導体デバイスのベース層５２およびダイオードアノード層３２を形成するために、第１のマスク層２１０の第１の開口部２１１を通して半導体層２００の第１の面２０１にｐ型ドーパント２２０を選択的に被着させるステップと、
（ｅ）第１の面２０１上に第２のマスク層２４０を形成するステップであって、第２のマスク層２４０は第２の開口部２４１を有する、第２のマスク層２４０を形成するステップと、
（ｆ）半導体層２００内に放射線誘導再結合中心を含む局所寿命制御領域９１を形成するために、電子または重イオン放射線などの放射線２５０を、第２のマスク層２４０内の第２の開口部２４１を通じて第１の面２０１上に選択的に加えるステップと、
（ｇ）第１の面２０１上にサイリスタカソード層５１を形成するステップと、
（ｈ）第２の面２０２上にサイリスタアノード層５４およびダイオードカソード電極３６を形成するステップと、
（ｉ）第２の面２０２上にダイオードカソード層３３を形成するステップと
を含む。

【0057】

第２の開口部２４１は、第１の面２０１に平行な面への正投影において、各第２の開口部２４１が第１のダイオードアノード層セグメント３２１のうちの対応するものの投影領域内に配置されるように、第１のダイオードアノード層セグメント３２１が形成される半導体層２００の領域と横方向に整列したストライプ形状開口部を含み、ストライプ形状の開口部２４１は、最終的な逆導通パワー半導体デバイスにおける第１のダイオードアノード層セグメント３２１のうちの対応するものの長手方向主軸ＭＡに沿ったすべての位置で、第１のダイオードアノード層セグメント３２１のうちの対応するものの横幅ｗ１よりも少なくとも２００μｍまたは少なくとも３００μｍ小さい横幅ｗ４を有する。

【0058】

添付の特許請求の範囲によって定義される本発明の着想から逸脱することなく、上述の実施形態の変更が可能であることは、当業者には明らかであろう。

【0059】

上記の実施形態は、特定の導電型で説明された。上述の実施形態における半導体層の導電型は、ｐ型層として記載されたすべての層がｎ型層であり、ｎ型層として記載されたすべての層がｐ型層であるように切り替えられてもよい。

【0060】

逆導通パワー半導体デバイスの上記の実施形態は、円形半導体ウェハ２０を用いて説明されている。しかしながら、半導体ウェハは、矩形または多角形などの他の形状を有してもよい。

【0061】

図１０Ａおよび図１０Ｂを参照して上述した実施形態による方法は、複数の異なる方法ステップを特定の順序で記載した。しかしながら、方法ステップは異なる順序で実行されてもよい。

【0062】

「備える（ｃｏｍｐｒｉｓｉｎｇ）」という単語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は複数を除外しないことに留意されたい。また、異なる実施形態に関連して説明した要素を組み合わせてもよい。

【符号の説明】

【0063】

参照符号のリスト
１、２０ 半導体ウェハ
２、５０ サイリスタセル
３、５６ サイリスタカソード電極
４、５１１ サイリスタカソード層セグメント
５、５２ ベース層
６、５３ ドリフト層
７、５９ バッファ層
８、５４ サイリスタアノード層
９、５７ サイリスタアノード電極
１０、５５ ゲート電極
１１、４０ 共通ゲート接点
１２ ダイオードセル
１３、３２ ダイオードアノード層
１４、３３ ダイオードカソード層
１５、７０ 分離領域
１６、３６ ダイオードカソード電極
１７、３１ ダイオードアノード電極
２１ 第１の主面
２２ 第２の主面
２００ 半導体層
２０１ 第１の面
２０２ 第２の面
２１０ 第１のマスク層
２１１ 第１の開口部
２２０ ｐ型ドーパント
２４０ 第２のマスク層
２４１ 第２の開口部
３１ａ、３１ｂ、３１ｃ、３１ｅ；
３０１ａ、３０１ｂ、３０１ｃ ダイオードアノード電極３１のフィンガ部分
３１ｄ ダイオードアノード電極３１の中央部
３２１ ダイオードアノード層セグメント
３３１ ダイオードカソード層セグメント
５１ サイリスタカソード層
６０ 還流ダイオード
９１ 局所寿命制御（ＬＬＣ）領域
９２ 第２の局所寿命制御領域
ｗ１ 第１の横幅（３２１の）
ｗ２ 第２の横幅（９１の）
ｗ３ 第３の横幅（３３１の）
ｗ４ 横幅（２４１の）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10A】

【図10B】