(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-26
(45)【発行日】2024-10-04
(54)【発明の名称】LEDディスプレイ装置
(51)【国際特許分類】
H01L 33/54 20100101AFI20240927BHJP
G09F 9/33 20060101ALI20240927BHJP
G09F 9/30 20060101ALI20240927BHJP
H01L 33/62 20100101ALI20240927BHJP
H01L 33/48 20100101ALI20240927BHJP
H01L 33/08 20100101ALI20240927BHJP
H01L 33/38 20100101ALI20240927BHJP
【FI】
H01L33/54
G09F9/33
G09F9/30 339Z
H01L33/62
H01L33/48
H01L33/08
H01L33/38
(21)【出願番号】P 2022524054
(86)(22)【出願日】2020-10-21
(86)【国際出願番号】 KR2020014397
(87)【国際公開番号】W WO2021080311
(87)【国際公開日】2021-04-29
【審査請求日】2023-10-11
(32)【優先日】2019-10-23
(33)【優先権主張国・地域又は機関】US
(32)【優先日】2020-10-20
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】506029004
【氏名又は名称】ソウル バイオシス カンパニー リミテッド
【氏名又は名称原語表記】SEOUL VIOSYS CO.,LTD.
【住所又は居所原語表記】65-16,Sandan-ro 163 Beon-gil,Danwon-gu,Ansan-si,Gyeonggi-do,Republic of Korea
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】ジャン,ジョン ミン
(72)【発明者】
【氏名】キム,チャン ヨン
【審査官】村井 友和
(56)【参考文献】
【文献】米国特許出願公開第2019/0165207(US,A1)
【文献】米国特許出願公開第2017/0288093(US,A1)
【文献】米国特許出願公開第2019/0164944(US,A1)
【文献】米国特許出願公開第2003/0047742(US,A1)
【文献】韓国公開特許第10-2006-0080829(KR,A)
【文献】特表2014-507804(JP,A)
【文献】特開2006-216933(JP,A)
【文献】特開2007-227820(JP,A)
【文献】特開2002-016312(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 33/00-33/64
(57)【特許請求の範囲】
【請求項1】
ディスプレイ基板と、
前記ディスプレイ基板上に配置された複数の発光素子と、
前記各発光素子の側面を覆い、上面を露出させるモールディング層と、を含み、
前記発光素子は、
第1LEDサブユニットと、
前記第1LEDサブユニット上に配置された第2LEDサブユニットと、
前記第2LEDサブユニット上に配置された第3LEDサブユニットと、を含み、
前記第3LEDサブユニットが前記第1LEDサブユニットよりも前記発光素子の上面の近くに配置され
、
前記第3LEDサブユニットの発光面積は前記第2LEDサブユニットの発光面積よりも大きく、
前記第2LEDサブユニットの前記発光面積は前記第1LEDサブユニットの発光面積よりも大きく、
前記モールディング層は、前記発光素子から放出された光を反射又は吸収し、
前記第1LEDサブユニットの視野角と前記第3LEDサブユニットの視野角との差、および前記第2LEDサブユニットの視野角と前記第3LEDサブユニットの前記視野角との差の各々が10度未満である、ディスプレイ装置。
【請求項2】
前記モールディング層は、
黒色モールディング層である、請求項1に記載のディスプレイ装置。
【請求項3】
前記第1、第2及び第3LEDサブユニットは、それぞれ赤色光、青色光及び緑色光を発する、請求項1に記載のディスプレイ装置。
【請求項4】
前記第1LEDサブユニットは第1発光スタックを含み、
前記第2LEDサブユニットは第2発光スタックを含み、
前記第3LEDサブユニットは第3発光スタックを含み、
前記第1発光スタック、前記第2発光スタック、及び前記第3発光スタックのそれぞれは、第1導電型半導体層、活性層及び第2導電型半導体層を含む、請求項1に記載のディスプレイ装置。
【請求項5】
前記発光素子は、
前記第1LEDサブユニットと前記第2LEDサブユニットとの間に介在した第1ボンディング層と、
前記第2LEDサブユニットと前記第3LEDサブユニットとの間に介在した第2ボンディング層と、をさらに含む、請求項4に記載のディスプレイ装置。
【請求項6】
前記発光素子は、
前記第1LEDサブユニットに電気的に接続された第1接続電極と、
前記第2LEDサブユニットに電気的に接続された第2接続電極と、
前記第3LEDサブユニットに電気的に接続された第3接続電極と、
前記第1、第2、及び第3LEDサブユニットに共通して電気的に接続された第4接続電極と、をさらに含む、請求項5に記載のディスプレイ装置。
【請求項7】
前記発光素子は、前記第1乃至第4接続電極の少なくとも一部を取り囲む保護層をさらに含む、請求項6に記載のディスプレイ装置。
【請求項8】
前記ディスプレイ基板と前記発光素子との間に介在した回路基板をさらに含み、
前記第1乃至第4接続電極は前記回路基板に接合され、
前記モールディング層は前記回路基板上に配置された、請求項6に記載のディスプレイ装置。
【請求項9】
前記第1、第2、第3及び第4接続電極の下面は、それぞれの上面より大きい、請求項6に記載のディスプレイ装置。
【請求項10】
前記第1接続電極、第2接続電極、及び第3接続電極は、それぞれ前記第1発光スタック、第2発光スタック、及び第3発光スタックの第2導電型半導体層に電気的に接続され、
前記第4接続電極は、前記第1乃至第3発光スタックの第1導電型半導体層に共通して電気的に接続された、請求項6に記載のディスプレイ装置。
【請求項11】
前記第1LEDサブユニットは、第1導電型半導体層、活性層、第2導電型半導体層、及び前記第1導電型半導体層とオーミック接触する上部コンタクト電極を含み、
前記第1導電型半導体層はリセス部分を含み、
前記上部コンタクト電極は、前記第1導電型半導体層のリセス部分内に形成された、請求項10に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ディスプレイ装置に関し、特に、LEDディスプレイ装置に関する。
【背景技術】
【0002】
発光ダイオードは、無機光源であって、ディスプレイ装置、車両用ランプ、一般照明などの多くの分野に多様に用いられている。発光ダイオードは、寿命が長く、消費電力が低く、応答速度が速いという長所を有するので、既存の光源に迅速に取って代わっている。
【0003】
一方、従来の発光ダイオードは、ディスプレイ装置でバックライト光源として主に使用されてきた。しかし、近年、発光ダイオードを用いて直接画像を実現するLEDディスプレイが開発されている。
【0004】
ディスプレイ装置は、一般に、青色、緑色及び赤色の混合色を用いて多様な色相を実現する。ディスプレイ装置は、多様な画像を実現するために複数のピクセルを含み、各ピクセルは、青色、緑色及び赤色のサブピクセルを備えており、これらのサブピクセルの色相を通じて特定のピクセルの色相が定められ、これらのピクセルの組み合わせによって画像が実現される。
【0005】
LEDは、その材料によって多様な色相の光を放出できるので、青色、緑色及び赤色を放出する個別LEDチップを2次元平面上に配列することによってディスプレイ装置を提供することができる。しかし、各サブピクセルに一つのLEDチップを配列する場合、LEDチップの個数が多くなり、実装工程に時間が多くかかる。
【0006】
各サブピクセルを2次元平面上に配列するので、青色、緑色及び赤色のサブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内に各サブピクセルを配列するためには、各LEDチップの面積を減少させなければならない。しかし、LEDチップの大きさの減少は、LEDチップの実装を難しくするおそれがあり、さらに、発光面積の減少をもたらす。
【0007】
一方、多様な色相を実現するディスプレイ装置は、高品質の白色光を安定して提供する必要がある。従来のTVは、D65の標準白色光を実現するために3:6:1のRGB混合比を使用していた。すなわち、青色の光度に比べると、赤色の光度が相対的にさらに高く、緑色の光度が相対的に最も高い。ところが、現在使用されるLEDチップは、一般に、青色LEDの光度が他のLEDに比べて相対的に非常に高いので、各LEDチップを用いたディスプレイ装置でRGB混合比を合わせにくいという問題を有する。
【0008】
また、一つのピクセル内から放出される青色、緑色及び赤色光の視野角が広いと、隣接したピクセルとの干渉を起こすおそれがあり、さらに、鮮明な画質を実現しにくい。さらに、一つのピクセル内から放出される青色、緑色及び赤色光の視野角が互いに異なる場合、見る角度によってRGB混合比が異なる画像が実現される。
【発明の概要】
【発明が解決しようとする課題】
【0009】
本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増加できるディスプレイ装置を提供することにある。
【0010】
本開示が解決しようとする他の課題は、発光素子の実装工程時間を短縮できるディスプレイ装置を提供することにある。
【0011】
本開示が解決しようとする更に他の課題は、RGB混合比を容易に制御できるディスプレイ装置を提供することにある。
【0012】
本開示が解決しようとする更に他の課題は、一つのピクセル内から放出される多様な色相の光の視野角を狭めることができるディスプレイ装置を提供することにある。
【0013】
本開示が解決しようとする更に他の課題は、一つのピクセル内から放出される多様な色相の光の視野角を互いに同一にすることができるディスプレイ装置を提供することにある。
【課題を解決するための手段】
【0014】
本開示の一実施形態に係るディスプレイ装置は、ディスプレイ基板と、前記ディスプレイ基板上に配置された複数の発光素子と、前記各発光素子の側面を覆い、上面を露出させるモールディング層と、を含み、前記発光素子は、第1LEDサブユニットと、前記第1LEDサブユニット上に配置された第2LEDサブユニットと、前記第2LEDサブユニット上に配置された第3LEDサブユニットと、を含み、前記第3LEDサブユニットが前記第1LEDサブユニットよりも前記発光素子の上面の近くに配置される。
【0015】
本開示の他の実施形態に係るディスプレイ装置は、ディスプレイ基板と、前記ディスプレイ基板上に配置された複数の発光素子と、前記各発光素子の側面を覆い、上面を露出させるモールディング層と、を含み、前記発光素子は、赤色光を放出する第1発光スタックと、前記第1発光スタック上に配置され、青色光を放出する第2発光スタックと、前記第2発光スタック上に配置され、緑色光を放出する第3発光スタックと、を含み、前記第3発光スタックが前記発光素子の上面の近くに配置され、前記モールディング層は、前記第1乃至第3発光スタックから放出された光を遮断する。
【図面の簡単な説明】
【0016】
【
図1a】本開示の一実施形態に係る発光素子を説明するための概略的な斜視図である。
【
図1b】
図1aの発光素子の概略的な平面図である。
【
図1c】
図1bのA-A’線に沿って切り取った概略的な断面図である。
【
図1d】
図1bのB-B’線に沿って切り取った概略的な断面図である。
【
図2】本開示の一実施形態に係る発光スタック構造体の概略的な断面図である。
【
図3a】例示的な実施形態に係る
図1aの発光素子を製造する過程を示す平面図である。
【
図3b】例示的な実施形態に係る
図3aに示した対応平面図のA-A’線に沿った断面図である。
【
図3c】例示的な実施形態に係る
図3aに示した対応平面図のB-B’線に沿った断面図である。
【
図4a】例示的な実施形態に係る
図1aの発光素子を製造する過程を示す平面図である。
【
図4b】例示的な実施形態に係る
図4aに示した対応平面図のA-A’線に沿った断面図である。
【
図4c】例示的な実施形態に係る
図4aに示した対応平面図のB-B’線に沿った断面図である。
【
図5a】例示的な実施形態に係る
図1aの発光素子を製造する過程を示す平面図である。
【
図5b】例示的な実施形態に係る
図5aに示した対応平面図のA-A’線に沿った断面図である。
【
図5c】例示的な実施形態に係る
図5aに示した対応平面図のB-B’線に沿った断面図である。
【
図6a】例示的な実施形態に係る
図1aの発光素子を製造する過程を示す平面図である。
【
図6b】例示的な実施形態に係る
図6aに示した対応平面図のA-A’線に沿った断面図である。
【
図6c】例示的な実施形態に係る
図6aに示した対応平面図のB-B’線に沿った断面図である。
【
図7a】例示的な実施形態に係る
図1aの発光素子を製造する過程を示す平面図である。
【
図7b】例示的な実施形態に係る
図7aに示した対応平面図のA-A’線に沿った断面図である。
【
図7c】例示的な実施形態に係る
図7aに示した対応平面図のB-B’線に沿った断面図である。
【
図8a】例示的な実施形態に係る
図1aの発光素子を製造する過程を示す平面図である。
【
図8b】例示的な実施形態に係る
図8aに示した対応平面図のA-A’線に沿った断面図である。
【
図8c】例示的な実施形態に係る
図8aに示した対応平面図のB-B’線に沿った断面図である。
【
図9】例示的な実施形態に係る
図1aの発光素子の製造工程を概略的に示した断面図である。
【
図10】例示的な実施形態に係る
図1aの発光素子の製造工程を概略的に示した断面図である。
【
図11】例示的な実施形態に係る
図1aの発光素子の製造工程を概略的に示した断面図である。
【
図12】例示的な実施形態に係る
図1aの発光素子の製造工程を概略的に示した断面図である。
【
図13】例示的な実施形態に係る
図1aの発光素子の製造工程を概略的に示した断面図である。
【
図14】本開示の一実施形態に係る発光パッケージ製造工程を概略的に示した断面図である。
【
図15】本開示の一実施形態に係る発光パッケージ製造工程を概略的に示した断面図である。
【
図16a】本開示の一実施形態に係る発光パッケージ製造工程を概略的に示した断面図である。
【
図16b】本開示の一実施形態に係る発光パッケージ製造工程を概略的に示した
平
面図である。
【
図17】本開示の一実施形態に係るディスプレイ装置を説明するための概略的な断面図である。
【
図18】本開示の他の実施形態に係る発光パッケージを説明するための概略的な断面図である。
【
図19a】従来技術に係るモールディング層を使用していない場合における発光素子の視野角を示すグラフである。
【
図19b】本開示の一実施形態に係る透明モールディング層を使用した場合における発光素子の視野角を示すグラフである。
【
図19c】本開示の一実施形態に係る黒色モールディング層を使用した場合における発光素子の視野角を示すグラフである。
【発明を実施するための形態】
【0017】
以下、添付の各図面を参照して本開示の各実施形態を詳細に説明する。以下で説明する各実施形態は、本開示の属する技術分野の通常の技術者に本開示の思想を十分に伝達するために例として提供されるものである。よって、本開示は、以下で説明する各実施形態に限定されるものではなく、他の形態に具体化することも可能である。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現する場合がある。また、一つの構成要素が他の構成要素の「上部」又は「上」にあると記載された場合、各部分が他の部分の「直上部」又は「直上」にある場合のみならず、各構成要素と他の構成要素との間に更に他の構成要素が介在した場合も含む。明細書全体にわたって同一の参照番号は、同一の構成要素を示す。
【0018】
本開示の一実施形態に係るディスプレイ装置は、ディスプレイ基板と、前記ディスプレイ基板上に配置された複数の発光素子と、前記各発光素子の側面を覆い、上面を露出させるモールディング層と、を含み、前記発光素子は、第1LEDサブユニットと、前記第1LEDサブユニット上に配置された第2LEDサブユニットと、前記第2LEDサブユニット上に配置された第3LEDサブユニットと、を含み、前記第3LEDサブユニットが前記第1LEDサブユニットよりも前記発光素子の上面の近くに配置される。
【0019】
第1乃至第3LEDサブユニットが互いに重畳するので、ピクセル面積を増加させず、制限されたピクセル面積内で各サブピクセルの面積を増加させることができる。さらに、発光素子が第1乃至第3LEDサブユニットを含むので、従来の発光素子に比べて発光素子の個数を減少させることができ、その結果、発光素子の実装工程時間を短縮することができる。
【0020】
また、モールディング層が発光素子の側面を覆い、上面を露出させるので、第1乃至第3LEDサブユニットから放出される光の視野角を狭めることができ、さらに、第1乃至第3LEDサブユニットから放出される光の視野角をほぼ同一にすることができる。
【0021】
一実施形態において、前記モールディング層は、発光素子から放出された光を反射又は吸収することによって光を遮断することができる。
【0022】
一方、前記第1、第2及び第3LEDサブユニットは、それぞれ赤色光、青色光及び緑色光を発することができる。第2サブユニットが青色光を放出し、第3サブユニットが緑色光を放出することによって緑色光の光度を増加させることができ、その結果、ディスプレイ装置に適したRGB混合比率を容易に提供することができる。
【0023】
前記第1LEDサブユニットは第1発光スタックを含んでもよく、前記第2LEDサブユニットは第2発光スタックを含んでもよく、前記第3LEDサブユニットは第3発光スタックを含んでもよく、前記第1発光スタック、第2発光スタック、及び第3発光スタックのそれぞれは、第1導電型半導体層、活性層及び第2導電型半導体層を含んでもよい。
【0024】
一実施形態において、前記モールディング層の上面は、前記第3発光スタックの第1導電型半導体層の上面と並んでもよい。
【0025】
他の実施形態において、前記発光素子は、前記第3LEDサブユニット上に配置された基板をさらに含んでもよく、前記モールディング層の上面は、前記基板の上面と並んでもよい。
【0026】
前記発光素子は、前記第1LEDサブユニットと前記第2LEDサブユニットとの間に介在した第1ボンディング層と、前記第2LEDサブユニットと前記第3LEDサブユニットとの間に介在した第2ボンディング層と、をさらに含んでもよい。
【0027】
また、前記発光素子は、前記第1LEDサブユニットに電気的に接続された第1接続電極と、前記第2LEDサブユニットに電気的に接続された第2接続電極と、前記第3LEDサブユニットに電気的に接続された第3接続電極と、第1、第2、及び第3LEDサブユニットに共通して電気的に接続された第4接続電極と、をさらに含んでもよい。
【0028】
さらに、前記発光素子は、前記第1乃至第4接続電極の少なくとも一部を取り囲む保護層をさらに含んでもよい。
【0029】
前記保護層は、エポキシモールディングコンパウンド又はポリイミドフィルムを含んでもよく、前記保護層の下面は、前記第1乃至第4接続電極の下面と並んでもよい。
【0030】
前記ディスプレイ装置は、前記ディスプレイ基板と前記発光素子との間に介在した回路基板をさらに含んでもよく、前記第1乃至第4接続電極は前記回路基板に接合されてもよく、前記モールディング層は前記回路基板上に配置されてもよい。
【0031】
前記第1、第2、第3及び第4接続電極の下面は、それぞれの上面より大きくてもよい。
【0032】
さらに、前記第1接続電極、第2接続電極、及び第3接続電極は、それぞれ前記第1発光スタック、第2発光スタック、及び第3発光スタックの第2導電型半導体層に電極的に接続されてもよく、前記第4接続電極は、前記第1乃至第3発光スタックの第1導電型半導体層に共通して電気的に接続されてもよい。
【0033】
一方、前記第1LEDサブユニットは、第1導電型半導体層、活性層、第2導電型半導体層、及び第1導電型半導体層とオーミック接触する上部コンタクト電極を含んでもよく、前記第1導電型半導体層はリセス部分を含み、前記上部コンタクト電極は、前記第1導電型半導体層のリセス部分内に形成されてもよい。
【0034】
また、前記発光素子は、それぞれ前記第1乃至第3発光スタックの第2導電型半導体層に接触する第1乃至第3下部コンタクト電極と、前記第1乃至第3下部コンタクト電極を部分的に露出させる第1乃至第3コンタクトホールを有する第1絶縁層と、を含んでもよく、前記第1絶縁層は、前記第1乃至第3発光スタックの第1導電型半導体層上に配置された各サブコンタクトホールを有してもよく、前記各サブコンタクトホールは互いに離隔してもよい。
【0035】
さらに、前記第1乃至第3コンタクトホールと重畳する第1乃至第3パッド、及び前記各サブコンタクトホールと重畳する第4パッドを含んでもよく、前記第1乃至第4接続電極は、それぞれ前記第1乃至第4パッドに電気的に接続されてもよい。
【0036】
本開示の更に他の実施形態に係るディスプレイ装置は、ディスプレイ基板と、前記ディスプレイ基板上に配置された複数の発光素子と、前記各発光素子の側面を覆い、上面を露出させるモールディング層と、を含み、前記発光素子は、赤色光を放出する第1発光スタックと、前記第1発光スタック上に配置され、青色光を放出する第2発光スタックと、前記第2発光スタック上に配置され、緑色光を放出する第3発光スタックと、を含み、前記第3発光スタックが前記発光素子の上面の近くに配置され、前記モールディング層は、前記第1乃至第3発光スタックから放出された光を遮断する。
【0037】
さらに、前記発光素子は、前記第3発光スタック上に配置された基板をさらに含んでもよく、前記モールディング層は、前記基板の側面を覆い、前記基板の上面を露出させることができる。
【0038】
一実施形態において、前記発光素子は、前記第1乃至第3発光スタックの各p型半導体層に電気的に接続された第1乃至第3接続電極と、前記第1乃至第3発光スタックの各n型半導体層に共通して電気的に接続された第4接続電極と、をさらに含んでもよい。
【0039】
さらに、前記発光素子は、前記各接続電極の側面を少なくとも部分的に覆う保護層をさらに含んでもよい。
【0040】
以下、図面を参照して本開示の各実施形態に対して具体的に説明する。以下において、発光スタック構造体、発光素子、又は発光パッケージは、マイクロ-LEDを含んでもよく、これは、当技術分野で知られているように、発光面積が10000μm2以下である。他の実施形態において、マイクロ-LEDは、4000μm2以下、さらに、2500μm2以下の発光面積を有してもよい。
【0041】
図1aは、本開示の一実施形態に係る発光素子を説明するための概略的な斜視図で、
図1bは、
図1aの発光素子の概略的な平面図で、
図1c及び
図1dは、それぞれ
図1bのA-A’線及びB-B’線に沿って切り取った概略的な断面図である。
【0042】
図1a及び
図1bを参照すると、発光素子100は、発光スタック構造体と、前記発光スタック構造体上に形成された第1接続電極20ce、第2接続電極30ce、第3接続電極40ce、及び第4接続電極50ceと、前記各接続電極20ce、30ce、40ce、50ceを取り囲む保護層90とを含む。基板11上に各発光素子100のアレイが形成されてもよく、
図1aに例示的に示した発光素子100は、前記アレイから単一化されたものを示し、よって、発光素子と称することができる。各発光素子100の形成及び単一化に対しては後で詳細に説明する。いくつかの実施形態において、発光スタック構造体を含む発光素子100は、発光パッケージに形成されるように追加的に処理されてもよく、これに対しても後で詳細に説明する。
【0043】
図1a乃至
図1dを参照すると、例示した実施形態に係る発光素子100は、発光スタック構造体を含み、基板上に配置された第1LEDサブユニット、第2LEDサブユニット及び第3LEDサブユニットを含んでもよい。第1LEDサブユニットは第1発光スタック20を含んでもよく、第2LEDサブユニットは第2発光スタック30を含んでもよく、第3LEDサブユニットは第3発光スタック40を含んでもよい。前記発光スタック構造体は、3個の発光スタック20、30、40を示すが、本開示が特定の個数の発光スタックに制限されるのではない。例えば、いくつかの実施形態において、発光スタック構造体は、2個又はさらに多い数の発光スタックを含んでもよい。ここでは、発光素子100が一実施形態によって3個の発光スタック20、30、40を含む発光スタック構造体に対して説明する。
【0044】
基板11は、光を透過させるために光透過絶縁性物質を含んでもよい。しかし、いくつかの実施形態において、基板11は、特定波長の光のみを透過したり、特定波長の光の一部のみを透過するように半透明に形成されてもよく、又は部分的に透明に形成されてもよい。基板11は、第3発光スタック40をエピタキシャル成長できる成長基板、例えば、サファイア基板であってもよい。但し、基板11は、サファイア基板に限定されるものではなく、他の多様な透明絶縁物質を含んでもよい。例えば、基板11は、ガラス、石英、シリコン、有機ポリマー、又は有機-無機複合材料を含んでもよく、例えば、炭化シリコン(SiC)、窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウム(AlN)、酸化ガリウム(Ga2O3)、又はシリコン基板であってもよい。また、基板11は、上面に凹凸を含んでもよく、例えば、パターニングされたサファイア基板であってもよい。上面に凹凸を含むことによって、基板11に接した第3発光スタック40で生成された光の取り出し効率を増加させることができる。基板11の凹凸は、第1発光スタック20及び第2発光スタック30に比べて第3発光スタック40の光度を選択的に増加させるために採用され得る。一方、他の実施形態において、基板11は除去されてもよい。基板11を除去することによって、後で説明するように、第1乃至第3発光スタック20、30、40から放出される光の視野角を狭めることができる。
【0045】
第1、第2及び第3発光スタック20、30、40は、基板11に向かって光を放出するように構成される。よって、第1発光スタック20から放出された光は、第2及び第3発光スタック30、40を通過することができる。一実施形態によると、第1、第2及び第3発光スタック20、30、40は、互いに異なるピーク波長の光を放出することができる。一実施形態において、基板11から遠く離れた発光スタックが、基板11に近い発光スタックに比べてさらに長波長の光を放出することによって光損失を減少させることができる。他の実施形態において、第1、第2及び第3発光スタック20、30、40の色混合比率を調節するために、第2発光スタック30が第3発光スタック40より短波長の光を放出することができる。これによって、第2発光スタック30の光度を減少させ、第3発光スタック40の光度を増加させることができ、その結果、第1、第2及び第3発光スタックから放出される光の光度比率を劇的に変更することができる。例えば、第1発光スタック20は赤色光を放出し、第2発光スタック30は青色光を放出し、第3発光スタック40は緑色光を放出するように構成されてもよい。これによって、青色光の光度を相対的に減少させ、緑色光の光度を相対的に増加させることができ、その結果、赤色、緑色及び青色の光度比率を3:6:1に近づくように容易に調節することができる。さらに、第1、第2及び第3発光スタック20、30、40の発光面積は、約10000μm2以下であってもよく、さらに4000μm2、さらには2500μm2以下であってもよい。また、基板11に近いほど発光面積がさらに大きくなり、緑色光を放出する第3発光スタック40を基板11の最も近くに配置することによって緑色光の光度をさらに増加させることができる。
【0046】
第1発光スタック20は、第1導電型半導体層21、活性層23及び第2導電型半導体層25を含む。一実施形態によると、第1発光スタック20は、例えば、AlGaAs、GaAsP、AlGaInP、及びGaPなどの赤色光を放出する半導体物質を含んでもよいが、これに限定されるのではない。
【0047】
第1上部コンタクト電極21nは、第1導電型半導体層21上に配置され、第1導電型半導体層21とのオーミック接触を形成することができる。第1下部コンタクト電極25pは、第2導電型半導体層25の下側に配置されてもよい。一実施形態によると、第1導電型半導体層21の一部はパターニングされてリセスされてもよく、第1上部コンタクト電極21nは、オーミック接触レベルを増加させるために第1導電型半導体層21のリセスされた領域に配置されてもよい。第1上部コンタクト電極21nは、単一層構造又は多重層構造を有してもよく、Al、Ti、Cr、Ni、Au、Ag、Sn、W、Cu、又はこれらの合金、例えば、Au-Te合金又はAu-Ge合金を含んでもよいが、これに限定されるのではない。一実施形態において、第1上部コンタクト電極21nは、約100nmの厚さを有してもよく、基板11に向かって下側方向への光放出効率を増加させるために高反射率を有する金属を含んでもよい。
【0048】
第2発光スタック30は、第1導電型半導体層31、活性層33、及び第2導電型半導体層35を含む。一実施形態によると、第2発光スタック30は、GaN、InGaN、ZnSeなどの青色光を放出する半導体物質を含んでもよいが、これに制限されない。第2下部コンタクト電極35pは、第2発光スタック30の第2導電型半導体層35の下側に配置される。
【0049】
第3発光スタック40は、第1導電型半導体層41、活性層43及び第2導電型半導体層45を含む。一実施形態によると、第3発光スタック40は、GaN、InGaN、GaP、AlGaInP、AlGaPなどの緑色光を放出する半導体物質を含んでもよい。第3下部コンタクト電極45pは、第3発光スタック40の第2導電型半導体層45上に配置される。
【0050】
一実施形態によると、第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41及び第2導電型半導体層25、35、45のそれぞれは、単一層構造又は多重層構造を有してもよく、いくつかの実施形態において、超格子層を含んでもよい。さらに、第1、第2及び第3発光スタック20、30、40の各活性層23、33、43は、単一量子井戸構造又は多重量子井戸構造を有してもよい。
【0051】
第1、第2及び第3下部コンタクト電極25p、35p、45pのそれぞれは、光を透過させる透明導電物質を含んでもよい。例えば、各下部コンタクト電極25p、35p、45pは、透明導電性酸化物(TCO)、例えば、SnO、InO2、ZnO、ITO、ITZOなどを含んでもよく、これに限定されるのではない。
【0052】
第1接着層61は、第1発光スタック20と第2発光スタック30との間に配置され、第2接着層63は、第2発光スタック30と第3発光スタック40との間に配置される。第1及び第2接着層61、63は、光を透過させる非導電性物質を含んでもよい。例えば、第1及び第2接着層61、63は、光学的に透明な接着剤(OCA)を含んでもよく、これは、エポキシ、ポリイミド、SU8、スピン-オン-ガラス(SOG)、及びベンゾシクロブテン(BCB)を含んでもよいが、これに制限されない。
【0053】
例示した実施形態によると、第1絶縁層81及び第2絶縁層83は、第1、第2及び第3発光スタック20、30、40の各側面の少なくとも一部の上に配置される。第1及び第2絶縁層81、83のうち少なくとも一つは、多様な有機又は無機絶縁物質、例えば、ポリイミド、SiO2、SiNx、Al2O3などを含んでもよい。例えば、第1及び第2絶縁層81、83の少なくとも一つは、分布ブラッグ反射器(DBR)を含んでもよい。他の例として、第1及び第2絶縁層81、83のうち少なくとも一つは、黒色有機ポリマーを含んでもよい。いくつかの実施形態において、電気的にフローティングされた金属反射層が第1及び第2絶縁層81、83上に配置され、各発光スタック20、30、40から放出された光を基板11側に反射させることができる。いくつかの実施形態において、第1及び第2絶縁層81、83のうち少なくとも一つは、単一層構造を有してもよく、又は、互いに異なる屈折率を有する二つ以上の絶縁層で形成された多重層構造を有してもよい。
【0054】
一実施形態によると、第1、第2及び第3発光スタック20、30及び40のそれぞれは独立的に駆動し得る。より具体的には、それぞれの発光スタックの第1及び第2導電型半導体層のうち一つに共通電圧が印加されてもよく、それぞれの発光スタックの第1及び第2導電型半導体層のうち他の一つに個別発光信号が印加されてもよい。例えば、本開示の一実施形態によると、各発光スタックの第1導電型半導体層21、31、41はn型であってもよく、第2導電型半導体層25、35、45はp型であってもよい。この場合、第3発光スタック40は、第1発光スタック20及び第2発光スタック30の反対に積層されたシーケンスを有してもよく、その結果、p型半導体層45が活性層43の上部に配置され、製造工程が単純化され得る。以下、図示した実施形態により、第1導電型及び第2導電型半導体層をそれぞれn型及びp型に変えて表現することができる。さらに、n型とp型は互いに取り替えられてもよい。
【0055】
各発光スタックのp型半導体層25、35、45にそれぞれ接続された第1、第2及び第3下部コンタクト電極25p、35p、45pは、それぞれ第1乃至第3接続電極20ce、30ce、40ceに電気的に接続され、それぞれ対応する発光信号を受信することができる。一方、各発光スタックのn型半導体層21、31、41は、第4接続電極50ceに共通して電気的に接続されてもよい。これによって、発光素子100は、第1、第2及び第3発光スタック20、30、40の各n型半導体層21、31、41が共通して接続された共通n型発光スタック構造体を有してもよく、互いに独立的に駆動してもよい。共通n型発光スタック構造体を有するので、第1、第2及び第3発光スタック20、30、40に印加される電圧のソースを互いに異ならせることができる。
【0056】
図示した実施形態に係る発光素子100は共通n型構造を有するが、本開示がこれに限定されるのではない。例えば、一部の例示的な実施形態において、それぞれの発光スタックの第1導電型半導体層21、31、41はp型であってもよく、それぞれの発光スタックの第2導電型半導体層25、35、45はn型であってもよく、よって、共通p型発光スタック構造を形成することができる。また、一部の実施形態において、各発光スタックの積層シーケンスは、図面に示したものに制限されなく、多様に変形可能である。以下、本開示の一実施形態に係る発光素子100に対して共通p型発光スタック構造を参照して説明する。
【0057】
図示した実施形態によると、発光素子100は、第1パッド20pd、第2パッド30pd、第3パッド40pd及び第4パッド50pdを含む。第1パッド20pdは、第1絶縁層81を通じて定義された第1コンタクトホール20CHを介して第1下部コンタクト電極25pに電気的に接続される。第1接続電極20ceは、第2絶縁層83を通じて定義された第1貫通孔20ctを介して第1パッド20pdに電気的に接続される。第2パッド30pdは、第1絶縁層81を通じて定義された第2コンタクトホール30CHを介して第2下部コンタクト電極35pに電気的に接続される。第2接続電極30ceは、第2絶縁層83を通じて定義された第2貫通孔30ctを介して第2パッド30pdに電気的に接続される。
【0058】
第3パッド40pdは、第1絶縁層81を貫通して画定された第3コンタクトホール40CHを介して第3下部コンタクト電極45pに電気的に接続される。第3接続電極40ceは、第2絶縁層83を貫通して画定された第3貫通孔40ctを介して第3パッド40pdに電気的に接続される。第4パッド50pdは、第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41上に定義された第1サブコンタクトホール50CHa、第2サブコンタクトホール50CHb、及び第3サブコンタクトホール50CHcを介して第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41に接続される。特に、第1サブコンタクトホール50CHaは、第1上部コンタクト電極21nを露出させることができ、第4パッド50pdは、第1サブコンタクトホール50CHaを介して第1上部コンタクト電極21nに接続されてもよい。このような方式で、第4パッド50pdは、各サブコンタクトホール50CHa、50CHb、50CHcを介して第1導電型半導体層21、31、41に電気的に接続され得るので、発光素子100の製造工程が単純化され得る。第4接続電極50ceは、第2絶縁層83を通じて定義された第4貫通孔50ctを介して第4パッド50pdに電気的に接続される。
【0059】
本実施形態において、各接続電極20ce、30ce、40ce、50ceがそれぞれ各パッド20pd、30pd、40pd、50pdに直接接触することを図示及び説明するが、各接続電極20ce、30ce、40ce、50ceが各パッド20pd、30pd、40pd、50pdに直接接続されなく、他のコネクターがこれらの間に介在してもよい。
【0060】
第1、第2、第3及び第4パッド20pd、30pd、40pd、50pdは、互いに離隔して絶縁されている。一実施形態によると、第1、第2、第3及び第4パッド20pd、30pd、40pd、50pdのそれぞれは、第1、第2及び第3発光スタック20、30、40の側面の少なくとも一部を覆うことができる。これを通じて、第1、第2及び第3発光スタック20、30及び40から発生した熱を容易に発散させることができる。
【0061】
図示した実施形態によると、各接続電極20ce、30ce、40ce及び50ceは、基板11から上向きに突出した実質的に長い形状を有してもよい。接続電極20ce、30ce、40ce及び50ceは、Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag又はこれらの合金などの金属を含んでもよいが、これに制限されない。例えば、各接続電極20ce、30ce、40ce、50ceのそれぞれは、各接続電極20ce、30ce、40ce、及び50ceの長い形状からの応力を減少させるために、二つ以上の金属又は複数の異なる金属層を含んでもよい。他の実施形態において、接続電極20ce、30ce、40ce及び50ceがCuを含む場合、Cuの酸化を抑制するために追加的な金属が蒸着又はめっきされてもよい。一部の実施形態において、接続電極20ce、30ce、40ce及び50ceがCu/Ni/Snを含む場合、Cuは、Snが発光スタック構造に浸透することを防止することができる。一部の実施形態において、接続電極20ce、30ce、40ce、50ceは、めっき過程で金属層を形成するためのシード層を含んでもよく、これに対しては後で説明する。
【0062】
図面に示したように、それぞれの接続電極20ce、30ce、40ce及び50ceは実質的に平坦な上部表面を有し得るので、後述する外部ライン又は電極と発光スタック構造体との間の電気的接続を容易に行うことができる。本開示の一実施形態によると、発光素子100の表面積が、当業界で知られているように、約10,000μm2未満、又は他の実施形態において約4,000μm2又は2,500μm2未満であるマイクロLEDを含む場合、接続電極20ce、30ce、40ce、50ceは、図面に示したように、第1、第2及び第3発光スタック20、30、40のうち少なくとも一つの一部と重畳してもよい。より具体的には、各接続電極20ce、30ce、40ce及び50ceは、発光スタック構造体の側面に形成された少なくとも一つのステップと重畳してもよい。このように、接続電極の下面の面積が上面の面積より大きいので、接続電極20ce、30ce、40ce、50ceと発光スタック構造体との間にさらに大きい接触面積が形成され得る。これによって、発光スタック構造体上に接続電極20ce、30ce、40ce、50ceがより安定的に形成され得る。例えば、接続電極20ce、30ce、40ce、50ceの外部に向かう一側面の長さL1、L2、L3及びL4は、発光素子100の中心に向かう一側面の長さL1’、L2’、L3’、L4’と異なってもよい。より具体的には、外部に向かう接続電極の一側面の長さは、発光素子100の中心に向かう他の側面の長さより大きくてもよい。例えば、二つの対向表面の長さLと長さL’との差は、発光スタック20、30及び40のうち一つの厚さ(又は高さ)より大きくてもよい。このような方式で、発光素子100の構造は、接続電極20ce、30ce、40ce及び50ceと発光スタック構造体との間にさらに大きい接触面積で強化され得る。また、接続電極20ce、30ce、40ce、50ceは、発光スタック構造体の側面に形成された少なくとも一つのステップと重畳し得るので、発光スタック構造体で発生した熱が外部にさらに効率的に発散され得る。
【0063】
例示的な実施形態によると、外部に向かう接続電極の一側面の長さL1、L2、L3又はL4と発光素子100の中心に向かう他の側面の長さL1’、L2’、L3’及びL4’との差は約3μmであってもよい。この場合、発光スタック構造体は薄く形成されてもよい。特に、第1発光スタック20は約1μmの厚さを有してもよく、第2発光スタック30は約0.7μmの厚さを有してもよく、第3発光スタック40は約0.7μmの厚さを有してもよく、第1及び第2接着層はそれぞれ約0.2μm乃至約0.3μmの厚さを有してもよいが、これに制限されない。他の実施形態によると、接続電極の外部に向かう一側面の長さL1、L2、L3又はL4と発光素子100の中心に向かう他の側面の長さL1’、L2’、L3’、L4’との差は約10μm乃至16μmであってもよい。この場合、発光スタック構造体は、相対的に厚く、より安定的な構造を有するように形成され得る。特に、第1発光スタック20は約4μm乃至約5μmの厚さを有してもよく、第2発光スタック30は約3μmの厚さを有してもよく、第3発光スタック40は約3μmの厚さを有してもよく、第1及び第2接着層の厚さはそれぞれ約3μmであってもよいが、これに限定されるのではない。更に他の例示的な実施形態によると、接続電極の外部に向かう一側面の長さL1、L2、L3又はL4と発光素子100の中心に向かう他の側面の長さL1’、L2’、L3’及びL4’との差は、最長側面長さの約25%であってもよい。しかし、本開示の概念は、接続電極の対向表面の間の長さの特定差に制限されることなく、接続電極の対向表面の間の長さの差は変更されてもよい。
【0064】
一部の例示的な実施形態において、各接続電極20ce、30ce、40ce及び50ceのうち少なくとも一つは、各発光スタック20、30及び40のそれぞれの側面と重畳してもよく、その結果、発光スタック20、30、40は、内部で発生した熱を外部に効率的に発散させる。また、接続電極20ce、30ce、40ce、50ceが金属などの反射性物質を含む場合、接続電極20ce、30ce、40ce、50ceは、少なくとも一つの発光スタック20、30、40から放出された光を反射させることができ、その結果、光効率を改善することができる。
【0065】
一般に、製造する間、複数の発光素子のアレイが基板上に形成される。基板は、スクライブラインに沿って切断され、それぞれの発光素子を個別化(分離)し、発光素子は、パッケージングなどの発光素子の追加処理のために多様な転写技術を用いて他の基板又はテープに転写され得る。この場合、発光素子が発光構造から外側に突出した金属バンプ又は柱などの接続電極を含む場合、前記各接続電極を外部に露出させる発光素子の構造に起因して、後続の工程の間、例えば、転写段階で多様な問題が発生し得る。また、発光素子が適用分野によって約10,000μm2未満、約4,000μm2未満又は約2,500μm2未満の表面積を有するマイクロ-LEDを含む場合、発光素子の取り扱いは、小さいフォームファクターによってさらに難しくなり得る。
【0066】
例えば、接続電極が棒のような実質的に長い形状を有する場合、従来の真空方法を用いて発光素子を転写することは、発光素子が接続電極の突出構造によって十分な吸入面積を有し得ないこともあるので難しくなる。また、露出した接続電極は、接続電極が製造装置と接触するときのような後続の工程の間、多様な応力によって直接影響を受ける場合があり、これは、発光素子の構造を損傷させ得る。他の例として、発光素子の上部表面(例えば、基板と対向する表面)上に接着テープを付着させることによって発光素子が転写されるとき、発光素子と接着テープとの間の接触面積が接続電極の上部表面に制限され得る。この場合、接着テープが発光素子(例えば、基板)の下部表面に付着するときとは反対に、発光素子の接着テープに対する接着力が弱くなるおそれがあり、転写する間、発光素子が接着テープから好ましくない形で分離され得る。他の例として、従来のピックアンドプレース(pick-and-place)方法を用いて発光素子を転写するとき、接続ピンの間に配置された発光素子の一部に吐出ピン(ejector pin)が直接接触し、発光構造物の上部構造が損傷し得る。特に、吐出ピンは、発光素子の中心にぶつかるおそれがあり、発光素子の上部発光スタックに物理的損傷を引き起こし得る。
【0067】
本開示の一実施形態によると、前記保護層90は、前記発光スタック構造体上に形成されてもよい。より具体的に、
図1aに示したように、保護層90は、接続電極20ce、30ce、40ce、50ceの間に形成され、発光スタック構造体の少なくとも側面を覆うことができる。図示した実施形態によると、保護層90は、基板11、第1及び第2絶縁層81、83及び第3発光スタック40の側面を露出させることができる。保護層90は、接続電極20ce、30ce、40ce及び50ceの上面と実質的に並んで形成されてもよく、エポキシモールディングコンパウンド(EMC)を含んでもよい。これは、黒色、白色又は透明のように多様な色相で形成され得るが、本開示がこれに限定されるのではない。例えば、一部の実施形態において、保護層90は、ポリイミド(PID)を含んでもよく、この場合、PIDは、発光スタック構造体に適用されるとき、平坦度を増加させるために液体型でないドライフィルムとして提供されてもよい。一部の実施形態において、保護層90は、感光性を有する物質を含んでもよい。このような方式で、保護層90は、後続の工程の間に印加され得る外部衝撃から発光構造体を保護するだけでなく、後続の転写段階の間の取り扱いを容易に行えるように発光素子100に十分な接触面積を提供することができる。また、保護層90は、発光素子100の側面への光漏れを防止し、隣接した発光素子100から放出される光の干渉を防止したり、少なくとも抑制することができる。
【0068】
図2は、本開示の一実施形態に係る発光スタック構造体の概略的な断面図である。図示した実施形態に係る発光スタック構造体は、上述した発光素子100に含まれたものと実質的に同一であるので、重複を避けるために、実質的に同一の発光スタック構造体を形成する構成に対する説明は省略する。
【0069】
図2を参照すると、本開示の一実施形態に係る第1、第2及び第3下部コンタクト電極25p、35p、45pは、それぞれ発光信号線S
R、S
G、S
Bに接続されてもよい。第1、第2及び第3発光スタック20、30、40の第1導電型半導体層21、31、41は、共通ラインScに接続されてもよい。共通ラインScは、第1上部コンタクト電極21nを介して第1発光スタック20の第1導電型半導体層21に接続されてもよい。
【0070】
本開示の一実施形態は、n共通構造を採択することによって、第1乃至第3発光スタック20、30、40に互いに異なる電圧を印加することができる。例えば、赤色光を放出する第1発光スタック20は、青色光及び緑色光を放出する第2及び第3発光スタック30、40に比べて相対的に低い電圧を印加することができる。したがって、各発光スタックに適した電圧源を個別的に使用することができ、電力損失を減少させることができる。図示した例示的な実施形態において、発光信号線SR、SG、SB及び共通ラインScを用いることによって、第1、第2及び第3発光スタック20、30、40は、選択的に光を放出するように個別的に制御され得る。
【0071】
図2は、n共通構造を有する発光スタック構造体を示すが、本開示がこれに限定されるのではない。例えば、一部の例示的な実施形態において、共通ラインScは、第1、第2及び第3発光スタック20、30、40の各下部コンタクト電極25p、35p、45pに電気的に接続され、発光信号線S
R、S
G、S
Bは、それぞれ第1乃至第3発光スタック20、30、40の第1導電型半導体層21、31、41に接続されてもよい。
【0072】
本開示の一実施形態に係る発光スタック構造体は、各発光スタック20、30、40の動作状態によって多様な色相の光を表示できる一方、従来の発光素子は、単一色相の光を放出する多数の発光セルの組み合わせで多様な色相を表示することができる。より具体的に、従来の発光素子は、一般に、フルカラーディスプレイを実現するために2次元平面に沿って互いに離隔した異なる色の光、例えば、赤色、緑色及び青色をそれぞれ放出する発光セルを含む。このように、従来の発光セルによって比較的大きな面積が占有され得る。しかし、本開示の一実施形態に係る発光スタック構造体は、複数の発光スタック20、30、40を積層することによって互いに異なる色相の光を放出することができ、従来の発光装置より小さい面積を通じて高い水準の集積を提供し、フルカラーを実現することができる。
【0073】
また、各発光素子100が表示装置を製造するために他の基板に実装される場合、例えば、実装される各素子の個数が従来の発光素子に比べて大きく減少し得る。このように、特に、一つのディスプレイ装置に数十万個又は数百万個のピクセルが形成されるとき、発光素子100を使用するディスプレイ装置の製造が実質的に単純化され得る。
【0074】
例示的な実施形態によると、発光スタック構造体は、それから放出される光の純度及び効率を改善させるために多様な追加の構成要素をさらに含んでもよい。例えば、一部の例示的な実施形態において、各発光スタックの間に波長通過フィルターが配置されてもよい。一部の実施形態において、各発光スタックの間の光の明るさの均衡を合わせるために、少なくとも一つの発光スタックの発光表面上に凹凸部が形成されてもよい。例えば、RGBの光度混合比を3:6:1に近づけるために緑色光の光度を増加させる必要があり、このために、基板11の表面に凹凸を形成することができる。
【0075】
以下、本開示の一実施形態に係る発光素子100の形成方法を図面を参照して説明する。
【0076】
【0077】
再び
図2を参照すると、第3発光スタック40の第1導電型半導体層41、第3活性層43及び第2導電型半導体層45は、例えば、金属有機化学気相蒸着(MOCVD)方法又は分子線エピタキシー(MBE)方法によって基板11上に順次成長され得る。第3下部コンタクト電極45pは、例えば、物理気相蒸着法又は化学気相蒸着法によって第3p型半導体層45上に形成されてもよく、SnO、InO
2、ZnO、ITO、ITZOなどの透明伝導性酸化物(TCO)を含んでもよい。本開示の一実施形態に係る第3発光スタック40が緑色を発光する場合、基板11は、Al
2O
3(例:サファイア基板)を含み、第3下部コンタクト電極45pは、酸化スズなどの透明伝導性酸化物(TCO)を含んでもよい。第1及び第2発光スタック20、30は、臨時基板上にそれぞれ第1導電型半導体層、活性層及び第2導電型半導体層を順次成長させることによって類似する形に形成され得る。透明導電性酸化物(TCO)を含む下部コンタクト電極は、例えば、物理気相蒸着法又は化学気相蒸着法などによって第2導電型半導体層上にそれぞれ形成されてもよい。そして、第1及び第2発光スタック20、30は、第1接着層61を挟んで互いに結合され、第1及び第2発光スタック20、30の各臨時基板のうち少なくとも一つをレーザーリフトオフ工程、化学工程、機械的工程などによって除去することができる。そして、第1及び第2発光スタック20、30は、第2接着層63を挟んで第3発光スタック40と結合することができ、第1及び第2発光スタック20、30の残りの臨時基板がレーザーリフトオフ工程、化学工程、機械的工程などによって除去されてもよい。
【0078】
図3a、
図3b及び
図3cを参照すると、第1、第2及び第3発光スタック20、30、40のそれぞれの多様な部分は、エッチング工程などを通じてパターニングされ、第1導電型半導体層21、第1下部コンタクト電極25p、第1導電型半導体層31、第2下部コンタクト電極35p、第3下部コンタクト電極45p、及び第1導電型半導体層41の各部分を露出させることができる。図示した実施形態によると、第1発光スタック20は、各発光スタック20、30、40のうち最も小さい面積を有する。一方、第3発光スタック40は、各発光スタック20、30、40のうち最も大きい面積を有することができ、その結果、第3発光スタック40の光度を相対的に増加させることができる。しかし、本開示の概念が発光スタック20、30及び40の相対的な大きさに特に制限されるのではない。
【0079】
図4a、
図4b及び
図4cを参照すると、第1発光スタック20の第1導電型半導体層21の上面の一部は、第1上部コンタクト電極21nを形成するために湿式エッチングを通じてパターニングされてもよい。上述したように、第1上部コンタクト電極21nは、第1導電型半導体層21のリセスされた領域に約100nmの厚さで形成され、例えば、それらの間のオーミック接触を向上させることができる。
【0080】
図5a、
図5b及び
図5cを参照すると、第1絶縁層81は、発光スタック20、30、40を覆うように形成されてもよく、第1絶縁層81の一部は、第1、第2、第3及び第4コンタクトホール20CH、30CH、40CH及び50CHを形成するために除去されてもよい。第1コンタクトホール20CHは、第1下部コンタクト電極25p上に定義され、第1下部コンタクト電極25pの一部を露出させる。第2コンタクトホール30CHは、第2下部コンタクト電極35p上に画定され、第2下部コンタクト電極35pの一部を露出させることができる。第3コンタクトホール40CHは、第3下部コンタクト電極45p上に画定され、第3下部コンタクト電極45pの一部を露出させることができる。
【0081】
第4コンタクトホール50CHは、第1乃至第3発光スタック20、30、40の第1導電型半導体層21、31、41への電気的接続を許容するための通路を提供する。第4コンタクトホール50CHは、第1サブコンタクトホール50CHa、第2サブコンタクトホール50CHb及び第3サブコンタクトホール50CHcを含んでもよい。第1サブコンタクトホール50CHaは、第1導電型半導体層21上に画定され、第1上部コンタクト電極21nの一部を露出させることができ、第2サブコンタクトホール50CHbは、第1導電型半導体層31上に画定され、第1導電型半導体層31の一部を露出させることができ、第3サブコンタクトホール50CHcは、第1導電型半導体層41上に画定され、第1導電型半導体層41の一部を露出させることができる。
【0082】
図6a、
図6b及び
図6cを参照すると、第1、第2、第3及び第4パッド20pd、30pd、40pd及び50pdは、第1、第2、第3及び第4コンタクトホール20CH、30CH、40CH、50CHを有するように形成された第1絶縁層81上に形成される。第1、第2、第3及び第4パッド20pd、30pd、40pd及び50pdは、例えば、実質的に基板11の全面上に導電層を形成し、フォトリソグラフィ工程を用いて導電層をパターニングすることによって形成され得る。
【0083】
第1パッド20pdは、第1コンタクトホール20CHが形成された領域と重畳するように形成され、第1コンタクトホール20CHを介して第1下部コンタクト電極25pに接続されてもよい。第2パッド30pdは、第2コンタクトホール30CHが形成された領域と重畳するように形成され、第2コンタクトホール30CHを介して第2下部コンタクト電極35pに接続されてもよい。第3パッド40pdは、第3コンタクトホール40CHが形成された領域と重畳するように形成され、第3コンタクトホール40CHを介して第3下部コンタクト電極45pに接続されてもよい。第4パッド50pdは、第4コンタクトホール50CHが形成された領域、特に、第1、第2及び第3サブコンタクトホール50CHa、50CHb、50CHcが形成された領域と重畳するように形成され、第1乃至第3発光スタック20、30、40の第1導電型半導体層21、31、41に電気的に接続されてもよい。
【0084】
図7a、
図7b及び
図7cを参照すると、第2絶縁層83は、第1絶縁層81上に形成されてもよい。第2絶縁層83は、シリコン酸化物及び/又はシリコン窒化物を含んでもよい。しかし、本開示がこれに限定されるのではなく、一部の実施形態において、第1及び第2絶縁層81、83は無機物質を含んでもよい。続いて、第2絶縁層83はパターニングされ、第1乃至第4パッド20pd、30pd、40pd、50pdを露出させる第1、第2、第3及び第4貫通孔20ct、30ct、40ct及び50ctが形成されてもよい。
【0085】
第1パッド20pd上に形成された第1貫通孔20ctは、第1パッド20pdの一部を露出させる。第2パッド30pd上に形成された第2貫通孔30ctは、第2パッド30pdの一部を露出させる。第3パッド40pd上に形成された第3貫通孔40ctは、第3パッド40pdの一部を露出させる。第4パッド50pd上に形成された第4貫通孔50ctは、第4パッド50pdの一部を露出させる。図示した例示的な実施形態において、第1、第2、第3及び第4貫通孔20ct、30ct、40ct及び50ctは、第1、第2、第3及び第4パッド20pd、30pd、40pd及び50pdが形成された領域内でそれぞれ定義され得る。
【0086】
図8a、
図8b及び
図8cを参照すると、第1、第2、第3及び第4貫通孔20ct、30ct、40ct、50ctが形成された第2絶縁層83上に第1、第2、第3及び第4接続電極20ce、30ce、40ce、50ceが形成される。第1接続電極20ceは、第1貫通孔20ctが形成された領域と重畳するように形成され、第1貫通孔20ctを介して第1パッド20pdに接続されてもよい。第2接続電極30ceは、第2貫通孔30ctが形成された領域と重畳するように形成され、第2貫通孔30ctを介して第2パッド30pdに接続されてもよい。第3接続電極40ceは、第3貫通孔40ctが形成された領域と重畳するように形成され、第3貫通孔40ctを介して第3パッド40pdに接続されてもよい。第4接続電極50ceは、第4貫通孔50ctが形成された領域と重畳するように形成され、第4貫通孔50ctを介して第4パッド50pdに接続されてもよい。
【0087】
第1、第2、第3及び第4接続電極20ce、30ce、40ce、50ceは、互いに離隔して発光スタック構造体上に形成されてもよい。第1、第2、第3及び第4接続電極20ce、30ce、40ce、50ceは、第1、第2、第3及び第4パッド20pd、30pd、40pd、50pdにそれぞれ電気的に接続され、外部信号を各発光スタック20、30、40に伝送することができる。
【0088】
第1、第2、第3及び第4接続電極20ce、30ce、40ce及び50ceを形成する方法は特に制限されない。例えば、本開示の一実施形態によると、発光スタック構造体上にシード層が伝導性表面として蒸着され、接続電極が形成される位置にシード層が露出するようにフォトレジストパターンが形成されてもよい。一実施形態によると、前記シード層は、約1000Å程度の厚さで蒸着されてもよいが、これに限定されるのではない。続いて、シード層は、Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Agなどの金属又はこれらの合金でめっきされてもよく、各接続電極の間に残留するフォトレジストパターン及びシード層は除去されてもよい。一部の例示的な実施形態において、めっき金属の酸化を防止したり、少なくとも抑制するために、追加金属がめっき金属(例えば、各接続電極)上に無電解ニッケル浸漬ゴールド(electroless nickel immersion gold;ENIG)などによって蒸着又はめっきされてもよい。一部の実施形態において、シード層は、それぞれの接続電極に残っていてもよい。
【0089】
図示した例示的な実施形態によると、それぞれの接続電極20ce、30ce、40ce及び50ceは、基板11から遠ざかるように実質的に長い形状を有してもよい。他の例示的な実施形態において、接続電極20ce、30ce、40ceは、接続電極20ce、30ce、40ce、50ceの長い形状から応力を減少させるために2個以上の金属又は複数の異なる金属層を含んでもよい。しかし、本開示は、接続電極20ce、30ce、40ce、50ceの特定形状に限定されなく、一部の実施形態において、接続電極は多様な形状を有することができる。
【0090】
図面に示したように、それぞれの接続電極20ce、30ce、40ce及び50ceは、発光スタック構造体と外部ライン又は電極との間の電気的接続を容易に行うために実質的に平坦な上部表面を有してもよい。各接続電極20ce、30ce、40ce、50ceは、発光スタック構造体の側面に形成された少なくとも一つのステップと重畳してもよい。このような方式で、接続電極の下部表面は、上部表面より大きい幅を有してもよく、接続電極20ce、30ce、40ce及び50ceと発光スタック構造体との間にさらに大きい接触面積を提供し、発光素子100が保護層90と共に多様な後続の工程に耐えられるより安定した構造を有する。この場合、外部に向かう接続電極20ce、30ce、40ce及び50ceの一側面の長さL1乃至L4及び発光素子100の中心に向かう他の表面の長さL1’乃至はL4’は互いに異なってもよい。例えば、接続電極の二つの対向面の間の長さの差は、3μm乃至16μmであってもよいが、これに限定されるのではない。
【0091】
そして、接続電極20ce、30ce、40ce、50ceの間に保護層90が配置される。保護層90は、研磨工程などによって接続電極20ce、30ce、40ce、50ceの上面と実質的に並んで形成されてもよい。一実施形態によると、保護層90は、黒色エポキシモールディングコンパウンド(EMC)を含んでもよいが、これに限定されるのではない。例えば、一部の実施形態において、保護層90は、感光性を有するポリイミドドライフィルム(PID)を含んでもよい。このような方式で、保護層90は、後続の工程の間に適用され得る外部衝撃から発光構造体を保護するだけでなく、後続の転写段階の間の取り扱いを容易に行えるように発光素子100に十分な接触面積を提供することができる。また、保護層90は、発光素子100の側面への光漏れを防止し、隣接した発光素子100から放出される光の干渉を防止したり、少なくとも抑制することができる。
【0092】
図9は、基板11上に配置された複数の発光素子100を例示的に示したものであって、各発光素子100を分離するために単一化工程を経る。
図10を参照すると、本開示の一実施形態によると、前記発光スタック構造体の間に各レーザービームが照射され、各発光スタック構造体を部分的に分離する分離経路を形成することができる。
図11を参照すると、ステルスレーザーを用いて基板11内に分離経路が追加されてもよい。ステルスレーザーは、
図10のレーザー照射面と反対の方向から照射されてもよい。
【0093】
図12を参照すると、基板11が第1ボンディング層95に付着した状態でそれぞれの発光素子100を単一化するために、当技術分野で公知となっている多様な方法を用いて切断又はブレークされ得る。例えば、基板11は、その上に形成されたスクライブラインを通じて基板11をダイシングして切断したり、又は、例えば、レーザー照射プロセスの間に形成された分離経路に沿って機械的な力を加えることによって基板11をブレークさせることができる。第1ボンディング層95はテープであってもよいが、後続の工程で第1ボンディング層95が発光素子100を安定的に付着させながら発光素子100を分離できる限り、本開示はこれに限定されない。第1ボンディング層95がレーザー照射段階後に基板11上に付着することを既に説明したが、一部の例示的な実施形態において、第1ボンディング層95はレーザー照射段階前に基板11上に付着してもよい。
【0094】
図13を参照すると、基板11が個別発光素子100に分離された後、第1ボンディング層95は拡張されてもよく、その結果、各発光素子100が互いに空間的に離隔し得る。
【0095】
図14、
図15、及び
図16は、本開示の一実施形態に係る発光パッケージ製造工程を概略的に示した断面図である。本開示の一実施形態に係る発光素子100は、当技術分野で知られている多様な方法で転写及びパッケージングされ得る。以下では、キャリア基板11cを用いて基板11上に第2接着層13を付着させ、発光素子100を転写することを例示的に説明するが、本開示が特定の転写方法に限定されるのではない。
【0096】
図14を参照すると、本開示の一実施形態によると、前記単一化された発光素子100は、第2接着層13を挟んでキャリア基板11c上に転写されて配置されてもよい。この場合、発光素子が発光スタック構造体から外側に突出する接続電極を含む場合、上述したように、不均一な構造により、後続の工程、特に、転写工程で多様な問題が発生し得る。また、発光素子が適用分野によって約10,000μm
2未満、約4,000μm
2未満又は約2,500μm
2未満の表面積を有するマイクロ-LEDを含む場合、小さいフォームファクターによって発光素子の取り扱いがさらに難しくなり得る。しかし、各接続電極20ce、30ce、40ce、50ceの間に保護層90が配置された例示的な実施形態に係る発光素子100の提供は、転写及びパッケージングなどの後続の工程の間の発光素子100の取り扱いを容易にするだけでなく、外部衝撃から発光構造体を保護し、隣接した各発光素子100の間の光の干渉を防止することができる。
【0097】
キャリア基板11cが発光素子100を第2接着層13に安定的に実装する限り、キャリア基板11cは特に制限されない。第2接着層13はテープであってもよいが、本開示は、第2接着層13が発光素子100をキャリア基板11cに安定的に付着させ、後続の工程の間に発光素子100を分離できる限り、これに制限されるのではない。一部の実施形態において、
図13の発光素子100は、別途のキャリア基板11cに転写されなく、回路基板11pに直接転写されてもよい。
【0098】
発光素子100は回路基板11p上に実装されてもよい。一実施形態によると、回路基板11pは、互いに電気的に接続された上部回路電極11pa、下部回路電極11pc及び中間回路電極11pbを含んでもよい。各上部回路電極11paは、それぞれ第1、第2、第3及び第4接続電極20ce、30ce、40ce及び50ceのそれぞれに対応してもよい。例示的な実施形態において、各上部回路電極11paはENIGによって表面処理され、高温で部分的に溶融されることによって、発光素子100の各接続電極に対する電気的接続を容易に行うことができる。
【0099】
例示した実施形態によると、発光素子100は、好ましくは、ディスプレイ装置などの最終ターゲット装置に実装される回路基板11pの上部回路電極のピッチP(
図16bを参照)を考慮した上で、所望のピッチでキャリア基板11c上で互いに離隔し得る。
【0100】
本開示の一実施形態によると、発光素子100の第1、第2、第3及び第4接続電極20ce、30ce、40ce、50ceは、回路基板11pの上部回路電極11paに、例えば、異方性導電フィルム(ACF)接合によってそれぞれ接合されてもよい。他の接合方法より低い温度で行われ得るACF接合を通じて発光素子100が回路基板に接合されるとき、発光素子100が接合の間に高温に曝されることを防止することができる。しかし、本開示は、特定の接合方法に制限されない。例えば、一部の例示的な実施形態において、各発光素子100は、異方性伝導性ペースト(ACP)、半田、ボールグリッドアレイ(BGA)、又はCu及びSnのうち少なくとも一つを含むマイクロバンプを用いて回路基板11pに接合されてもよい。この場合、接続電極20ce、30ce、40ce、50ceの上部表面と保護層90は、研磨工程などによって互いに実質的に並んでいるので、発光素子100の異方性導電フィルムに対する接着性が増加し、回路基板11pに接合されるときにさらに安定的な構造を形成することができる。
【0101】
図15を参照すると、モールディング層91が各発光素子100の間に形成される。一実施形態によると、モールディング層91は、発光素子100から放出された 光を反射又は吸収することによって光を遮断することができる。モールディング層91は、特に、発光素子100の上面、すなわち、光放出面と並んでもよく、これによって、第1乃至第3発光スタック20、30、40から放出される光の視野角を狭めることができる。例えば、モールディング層91は、基板11の側面を覆い、基板11の上面と並んでもよい。したがって、モールディング層91は、光が基板11の側面に放出されることを防止し、視野角を狭めることができる。さらに、光放出面が基板11の上面に制限されるので、第1乃至第3発光スタック20、30、40の光の視野角がほぼ同一になる。また、モールディング層91は、発光素子100上に形成された保護層90と共に、その構造を強化することによって発光パッケージに追加的な保護を提供する。隣接した各発光素子100の間にモールディング層91が配置されることによって、隣接した各接続電極の間には、モールディング層91と共に、モールディング層91を挟んでその両側に保護層90が配置される。
【0102】
例示的な実施形態において、モールディング層91は、有機又は無機ポリマーを含んでもよい。一部の実施形態において、モールディング層91は、シリカ又はアルミナなどの充填剤をさらに含んでもよい。例示的な実施形態において、モールディング層91は、保護層90と同一の物質を含んでもよい。モールディング層91は、ラミネーション、めっき及び/又は印刷方法などの当技術分野で知られている多様な方法を通じて形成され得る。例えば、モールディング層91は、有機高分子シートが発光素子100上に配置され、真空で高温及び高圧が加えられる真空ラミネート工程によって形成され、発光パッケージの実質的に平らな上面を提供することによって光均一性を向上させることができる。モールディング層91は、グラインディング工程又は全面エッチング工程を通じて発光素子100の上面が露出するように部分的に除去されてもよい。
【0103】
一部の実施形態において、モールディング層91が形成される前に発光素子100から基板11が除去されてもよい。この場合、モールディング層91は、第1導電型半導体層41の側面を覆い、第1導電型半導体層41の上面を露出させることができる。
【0104】
図16a及び
図16bを参照すると、回路基板11p上に配置された発光素子100は、所望の構成で切断されることによって発光パッケージ110として形成され得る。
図16bは、回路基板11p上に配置された4個の発光素子100(2x2)を含む。しかし、本開示は、発光パッケージ110に形成された特定の個数の発光素子に制限されない。例えば、一部の実施形態において、発光パッケージ110は、回路基板11p上に形成された一つ以上の発光素子100を含んでもよい。また、本開示は、発光パッケージ110内の一つ以上の発光素子100の特定の配列に限定されなく、例えば、発光パッケージ110内の一つ以上の発光素子100はnxmの配列であってもよい。ここで、nとmは自然数である。一実施形態によると、回路基板11pは、発光パッケージ110に含まれたそれぞれの発光素子100を独立的に駆動するためのスキャンライン及びデータラインを含んでもよい。
【0105】
図17は、本発明の一実施形態に係るディスプレイ装置を説明するための概略的な断面図である。
【0106】
図17を参照すると、ディスプレイ装置は、ディスプレイ基板11b及び発光パッケージ110を含んでもよい。発光パッケージ110は、ディスプレイ装置などの最終装置のディスプレイ基板11b上に実装されてもよい。ディスプレイ基板11bは、発光パッケージ110の下部回路電極11pcにそれぞれ対応するターゲット電極11sを含んでもよい。本開示の一実施形態に係るディスプレイ装置は複数のピクセルを含んでもよく、各発光素子100は各ピクセルに対応して配置されてもよい。より具体的に、本開示の一実施形態に係る発光素子100の各発光スタックは、一つのピクセルの各サブピクセルに対応してもよい。発光素子100は、垂直に積層された発光スタック20、30及び40を含むので、各サブピクセルに対して転写される素子の数は、従来の発光素子の数より実質的に減少し得る。また、接続電極の各対向面の長さが互いに異なるので、発光スタック構造体に接続電極を安定的に形成し、内部構造を強化することができる。また、一部の実施形態に係る発光素子100は、各接続電極の間に保護層90を含むので、外部衝撃から発光素子100を保護することができる。
【0107】
本実施形態において、発光パッケージ110がディスプレイ基板11bに実装されることを説明するが、発光パッケージ110を製造する工程を省略し、ディスプレイ基板11b上に発光素子100を直接実装することによってモールディング層91を形成することもできる。
【0108】
図18は、本開示の他の実施形態に係る発光パッケージを説明するための概略的な断面図である。
【0109】
図18を参照すると、本実施形態に係る発光パッケージは、既に
図15、
図16a及び
図16bを参照して説明した発光パッケージとほぼ類似するが、発光素子200が基板11を含まない点で相違する。発光素子100から基板11が除去され、よって、第1導電型半導体層41が露出する。発光素子200は、第1導電型半導体層41の上面を介して光を放出し、よって、第1導電型半導体層41の上面が光放出面になる。モールディング層91は、第1導電型半導体層41の側面を覆い、その上面を露出させる。
【0110】
図19aは、従来技術に係るモールディング層を使用していない場合における発光素子100の視野角を示すグラフで、
図19bは、本開示の一実施形態に係る透明モールディング層を使用した場合における発光素子100の視野角を示すグラフで、
図19cは、本開示の一実施形態に係るブラックモールディング層を使用した場合における発光素子100の視野角を示すグラフである。
【0111】
図19aを参照すると、モールディング層91を使用していない場合、発光素子100から放出される赤色光R、緑色光G、及び青色光Bの各視野角は互いに大きく異なっている。特に、光放出面に近い第3発光スタック40から放出された緑色光Gの視野角が最も大きいことが分かる。具体的に、赤色光Rの視野角は約125.7で、青色光Bの視野角は約128.8で、緑色光Gの視野角は約155.6であった。緑色光Gの視野角は、赤色光Rや青色光Bの視野角に比べて約30度大きい値を示した。
【0112】
図19bを参照すると、透明モールディング層91を採択した場合にも、
図19aの視野角に比べて赤色光R、緑色光G、及び青色光Bの全ての光の視野角が減少することを確認することができる。さらに、緑色光Gの視野角がさらに大きく減少することによって、赤色光R、緑色光G、及び青色光Bの視野角の差が減少したことを確認することができる。具体的に、赤色光Rの視野角は約128.3で、青色光Bの視野角は約126.4で、緑色光Gの視野角は約135.2であった。緑色光Gの視野角は、赤色光Rや青色光Bの視野角に比べて約10度を超えなかった。
【0113】
図19cを参照すると、黒色モールディング層91を採用した場合、赤色光R、緑色光G、及び青色光Bの全ての光の視野角が
図19bに比べてさらに減少することを確認することができる。さらに、赤色光R、緑色光G、及び青色光Bの光の視野角の差もさらに減少したことを確認することができる。具体的に、赤色光Rの視野角は約124.2で、青色光Bの視野角は約119.0で、緑色光Gの視野角は約126.5であった。緑色光Gの視野角は、赤色光Rや青色光Bの視野角に比べて約10度を超えなかった。
【0114】
特定の例示的な実施形態及び実施を本明細書で説明したが、他の実施形態及び修正がこの説明から明らかである。よって、本開示は、このような実施形態に制限されなく、添付の特許請求の範囲のさらに広い範囲及び当業者にとって明らかな多様な修正及び等価の構成を含む。