特許 7562234 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-27

(45)【発行日】2024-10-07

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   G05F 1/56 20060101AFI20240930BHJP

   H01L 21/822 20060101ALI20240930BHJP

   H01L 27/04 20060101ALI20240930BHJP

   H01L 21/50 20060101ALI20240930BHJP

【ＦＩ】

G05F1/56 310D

H01L27/04 M

H01L27/04 E

H01L21/50 A

G05F1/56 310K

G05F1/56 310Q

【請求項の数】 4

(21)【出願番号】P 2021010154

(22)【出願日】2021-01-26

(65)【公開番号】P2022114045

(43)【公開日】2022-08-05

【審査請求日】2023-12-05

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】孫 海東

【審査官】安食 泰秀

(56)【参考文献】

【文献】特開２００４－１２８３２９（ＪＰ，Ａ）

【文献】特開２００７－３１５８８８（ＪＰ，Ａ）

【文献】特開２０１０－０７３９５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／５６

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／５０

(57)【特許請求の範囲】

【請求項1】

基準電圧発生回路の基準電圧と帰還抵抗の帰還電圧が入力される演算増幅器と、
前記演算増幅器の出力信号で制御される出力トランジスタと、
前記出力トランジスタの出力端子に接続され、第１のボンディングワイヤーでリードフレームパッドと選択的に接続される第１のパッドと、
第２のボンディングワイヤーで前記リードフレームパッドと選択的に接続される第２のパッドと、
前記第１のパッドと前記第２のパッドの間に設けられた接続切替え素子と、
前記第２のパッドと前記接続切替え素子に接続された前記帰還抵抗と、を備え、
前記第２のパッドが前記リードフレームパッドと前記第２のボンディングワイヤーで接続される場合は、前記接続切替え素子は前記第１のパッドと前記第２のパッドの間を切断していることを特徴とする半導体装置。

【請求項2】

前記接続切替え素子は、ヒューズであることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記接続切替え素子は、スイッチ回路であることを特徴とする請求項１に記載の半導体装置。

【請求項4】

基準電圧発生回路の基準電圧と帰還抵抗の帰還電圧が入力される演算増幅器と、
前記演算増幅器の出力信号で制御される出力トランジスタと、
前記出力トランジスタの出力端子に接続された第１のパッドと、
前記帰還抵抗に接続された第２のパッドと、を備え、
前記第１のパッドまたは前記第２のパッドのどちらかがリードフレームパッドと第１のボンディングワイヤーまたは第２のボンディングワイヤーのどちらかで接続される場合は、前記第１のパッドと前記第２のパッドの間を第３のボンディングワイヤーで接続することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関する。

【背景技術】

【0002】

従来、回路内の配線抵抗やボンディングワイヤー抵抗による出力電圧のドロップを抑え、精度の良い定電圧を出力するボルテージレギュレータが考案されていた。図４は、従来のボルテージレギュレータの構成例を示す回路図である。

【0003】

半導体装置４０内のパッド３ａ及び３ｂからリードフレームパッド１0にボンディングワイヤー４ａ及び４ｂを打つことにより、帰還ポイントの電圧は回路内の配線抵抗やボンディングワイヤー抵抗を含むことが可能になる。
従って、図４に示す従来のボルテージレギュレータは、回路内の配線抵抗やボンディングワイヤー抵抗による出力電圧のドロップを抑え、精度の良い定電圧を出力することが可能である（例えば、特許文献１など参照）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平０７－１６１７４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来の技術では、リードフレームパッド１0にボンディングワイヤー４ａ及び４ｂを打つことが出来ないパッケージに対応することは考慮されていなかった。即ち、パッケージのリードフレームパッドのダブルボンディング可否によって半導体装置を２種類用意する必要があった。

【0006】

本発明は、上述した事情を考慮し、リードフレームパッドのダブルボンディング可否によらずどちらのパッケージにも対応できる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の一実施形態における半導体装置は、
基準電圧発生回路の基準電圧と帰還抵抗の帰還電圧が入力される演算増幅器と、
前記演算増幅器の出力信号で制御される出力トランジスタと、
前記出力トランジスタの出力端子に接続され、ボンディングワイヤーでリードフレームパッドと選択的に接続される第１のパッドと、
ボンディングワイヤーで前記リードフレームパッドと選択的に接続される第２のパッドと、
前記第１のパッドと前記第２のパッドの間に設けられた接続切替え素子と、
前記第２のパッドと接続切替え素子に接続された前記帰還抵抗と、を備え
前記第２のパッドが前記リードフレームパッドとボンディングワイヤーで接続される場合は、前記接続切替え素子は前記第１のパッドと前記第２のパッドの間を切断していることを特徴とする。
また、本発明の一実施形態における半導体装置は、
基準電圧発生回路の基準電圧と帰還抵抗の帰還電圧が入力される演算増幅器と、
前記演算増幅器の出力信号で制御される出力トランジスタと、
前記出力トランジスタの出力端子に接続された第１のパッドと、
前記帰還抵抗に接続された第２のパッドと、を備え
前記第１のパッドまたは前記第２のパッドのどちらかが前記リードフレームパッドとボンディングワイヤーで接続される場合は、前記第１のパッドと前記第２のパッドの間をボンディングワイヤーで接続することを特徴とする。

【発明の効果】

【0008】

本発明の半導体装置によれば、リードフレームパッドのダブルボンディング可否によらず、どちらのパッケージにも対応できる半導体装置を提供することができる。

【図面の簡単な説明】

【0009】

【図1】本実施形態に係る第一の実施形態の半導体装置を示す回路図である。

【図2】第一の実施形態の半導体装置の他の例を示す回路図である。

【図3】本実施形態に係る第二の実施形態の半導体装置を示す回路図である。

【図4】従来の半導体装置を示す回路図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態について図面を参照して説明する。

【0011】

＜第一の実施形態＞
図１は、本発明の第一の実施形態の半導体装置を示す回路図である。
図１の半導体装置１は、演算増幅器２と、パッド３ａ及び３ｂと、出力トランジスタ５と、帰還抵抗６と、基準電圧発生回路７、接続切替え素子８とを備えている。接続切替え素子８は、ヒューズで構成されている。出力トランジスタ５は、ＰＭＯＳトランジスタで構成されている。

【0012】

演算増幅器２は、反転入力端（－）が基準電圧発生回路７の出力端子に接続され、非反転入力端（＋）が帰還抵抗６の出力端子に接続され、出力端子が出力トランジスタ５のゲートに接続されている。出力トランジスタ５は、ソースが電源端子に接続され、ドレインが半導体装置の出力端子であるパッド３ａと接続切替え素子８の一端に接続されている。接続切替え素子８の他端は、パッド３ｂと帰還抵抗６の一端に接続されている。帰還抵抗６の他端は接地端子に接続されている。基準電圧発生回路７の他端は、接地端子に接続されている。

【0013】

第一の実施形態の半導体装置のボンディングは、リードフレームパッド１０がダブルボンディングに対応していないパッケージの場合について示している。即ち、リードフレームパッド１０は、ボンディングワイヤー４ａでパッド３ａに接続され、パッド３ｂには接続されない。

【0014】

第一の実施形態の半導体装置は、パッケージのリードフレームパッド１０の形状によって以下のように構成される。

【0015】

リードフレームパッド１０がダブルボンディングに対応していないパッケージの場合は、接続切替え素子８であるヒューズを切断せず、パッド３ａをボンディングワイヤー４ａでリードフレームパッド１０に接続する。

【0016】

リードフレームパッド１０がダブルボンディングに対応しているパッケージの場合は、接続切替え素子８であるヒューズを切断し、パッド３ａをボンディングワイヤー４ａでリードフレームパッド１０に接続し、パッド３ｂを図示していないボンディングワイヤー４ｂでリードフレームパッド１０に接続する。

【0017】

第一の実施形態の半導体装置は、上述のように構成することにより、リードフレームパッドのダブルボンディング可否によらず、どちらのパッケージにも対応することが出来る。

【0018】

図２は、第一の実施形態の半導体装置の他の例を示す回路図である。

【0019】

図２の半導体装置は、接続切替え素子としてＰＭＯＳトランジスタで構成した接続切替え素子８ａと、その制御信号を出力する制御回路９を備えている。その他の回路については、図１の半導体装置と同様であるため説明は省略する。

【0020】

図２の半導体装置は、パッケージのリードフレームパッド１０の形状によって、接続切替え素子８ａのＰＭＯＳトランジスタが制御回路９の出力する制御信号でオン、オフすることで、同様に対応することが出来る。ここで、接続切替え素子８ａは、ＰＭＯＳトランジスタに限定されず、ＮＭＯＳトランジスタやアナログスイッチでも良い。

【0021】

制御回路９は、例えば論理回路やテスト回路などで構成され、テスト端子などからの入力信号によって制御信号を出力するように構成すれば良い。

【0022】

図３は、本発明の第二の実施形態の半導体装置を示す回路図である。
図３の半導体装置１は、演算増幅器２と、パッド３ｂ及び３ｃと、出力トランジスタ５と、帰還抵抗６と、基準電圧発生回路７とを備えている。パッド３ｃは、ダブルボンディングが可能なサイズに構成されている。

【0023】

演算増幅器２は、反転入力端（－）が基準電圧発生回路７の出力端子に接続され、非反転入力端（＋）が帰還抵抗６の出力端子に接続され、出力端子が出力トランジスタ５のゲートに接続されている。出力トランジスタ５は、ソースが電源端子に接続され、ドレインが半導体装置の出力端子であるパッド３ｃに接続されている。パッド３ｃは、パッド３ｂとボンディングワイヤー４ｃで接続されている。パッド３ｂは、帰還抵抗６の一端に接続されている。帰還抵抗６の他端は接地端子に接続されている。基準電圧発生回路７の他端は、接地端子に接続されている。

【0024】

第二の実施形態の半導体装置のボンディングは、リードフレームパッド１０がダブルボンディングに対応していないパッケージの場合について示している。即ち、リードフレームパッド１０は、ボンディングワイヤー４ａでパッド３ｃに接続され、パッド３ｂには接続されない。

【0025】

第二の実施形態の半導体装置は、パッケージのリードフレームパッド１０の形状によって以下のように構成される。

【0026】

リードフレームパッド１０がダブルボンディングに対応していないパッケージの場合は、パッド３ｂとパッド３ｃをボンディングワイヤー４ｃで接続し、パッド３ｃをボンディングワイヤー４ａでリードフレームパッド１０に接続する。

【0027】

リードフレームパッド１０がダブルボンディングに対応しているパッケージの場合は、パッド３ｂとパッド３ｃをボンディングワイヤー４ｃで接続せず、パッド３ｃをボンディングワイヤー４ａでリードフレームパッド１０に接続し、パッド３ｂを図示していないボンディングワイヤー４ｂでリードフレームパッド１０に接続する。

【0028】

第二の実施形態の半導体装置は、上述のように構成することにより、リードフレームパッドのダブルボンディング可否によらず、どちらのパッケージにも対応することが出来る。

【0029】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、図１及び２において、パッド３ｂとリードフレームパッド１0をボンディングワイヤーで接続してもよい。また例えば、図３のパッド３ｂは、パッド３ｃと同様に構成して、パッド３ｃの代わりにリードフレームパッド１0にボンディングワイヤーで接続してもよい。

【符号の説明】

【0030】

１ 半導体装置
２ 演算増幅器
３（３ａ、３ｂ、３ｃ） パッド
４（４ａ、４ｂ、４ｃ） ボンディングワイヤー
５ 出力トランジスタ
６ 帰還抵抗
７ 基準電圧発生回路
８、８ａ 切替え素子
９ 制御回路
10 リードフレームパッド

【図1】

【図2】

【図3】

【図4】