特許 7562570 受光装置および測距装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-27

(45)【発行日】2024-10-07

(54)【発明の名称】受光装置および測距装置

(51)【国際特許分類】

   G01S 7/4863 20200101AFI20240930BHJP

   G01S 7/497 20060101ALI20240930BHJP

   G01S 17/931 20200101ALN20240930BHJP

【ＦＩ】

G01S7/4863

G01S7/497

G01S17/931

【請求項の数】 10

(21)【出願番号】P 2021569824

(86)(22)【出願日】2020-12-23

(86)【国際出願番号】 JP2020048115

(87)【国際公開番号】W WO2021140912

(87)【国際公開日】2021-07-15

【審査請求日】2023-10-27

(31)【優先権主張番号】P 2020003075

(32)【優先日】2020-01-10

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100120031

【弁理士】

【氏名又は名称】宮嶋 学

(72)【発明者】

【氏名】馬原 久美子

(72)【発明者】

【氏名】小澤 治

(72)【発明者】

【氏名】松川 朋広

(72)【発明者】

【氏名】篠塚 康大

(72)【発明者】

【氏名】天川 慶太郎

【審査官】梶田 真也

(56)【参考文献】

【文献】特開２０１５－１１７９７０（ＪＰ，Ａ）

【文献】特開２０１４－０８１２５４（ＪＰ，Ａ）

【文献】特開２０１９－１８４２９７（ＪＰ，Ａ）

【文献】国際公開第２００７／００４６０６（ＷＯ，Ａ１）

【文献】特開２０１９－０４１２０１（ＪＰ，Ａ）

【文献】特開２００８－２１８９１１（ＪＰ，Ａ）

【文献】特開２００８－０５３７８４（ＪＰ，Ａ）

【文献】中国実用新案第２０５５６６７２３（ＣＮ，Ｕ）

【文献】特開２０１８－１７９７３２（ＪＰ，Ａ）

【文献】特表２００８－５４２７０６（ＪＰ，Ａ）

【文献】中国特許出願公開第１０６３８２９９３（ＣＮ，Ａ）

【文献】特開２０２０－１４３９５９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｓ ７／４８ － ７／５１

Ｇ０１Ｓ １７／００ － １７／９５

Ｈ０１Ｌ ３１／１０

Ｈ０１Ｌ ３１／１０７

(57)【特許請求の範囲】

【請求項1】

アバランシェフォトダイオードである受光素子を含む複数の受光回路と、
前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路と、
前記受光回路に電源電位を供給するように構成された電源回路と、
フォトンとの反応で前記受光回路が出力する信号に基づいて前記電源回路が供給する前記電源電位を制御するように構成された制御回路と、
前記受光回路が出力する前記信号の波形に基づいてエラー判定するように構成されたエラー検出器と、
を備え、
前記制御回路は、複数の前記受光回路から出力される前記信号におけるエラー判定数に基づいて前記電源回路の前記電源電位と、少なくともいずれかの前記受光回路に接続された前記負荷回路の前記リチャージ電流または前記負荷回路の抵抗値の少なくともいずれかを含むパラメータとのうち、少なくともいずれかを変更するように構成されている、
受光装置。

【請求項2】

少なくともいずれかの前記受光回路は、パッシブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数が第１しきい値未満となるように前記受光回路の前記リチャージ電流を調整するように構成されている、
請求項１に記載の受光装置。

【請求項3】

少なくともいずれかの前記受光回路は、アクティブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数に基づいて前記受光回路で前記アクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されている、
請求項１に記載の受光装置。

【請求項4】

前記エラー検出器は、パルス幅が第２しきい値を超える前記信号またはパルスどうしの間隔が第３しきい値未満である前記信号の少なくともいずれかをエラー判定するように構成されている、
請求項１に記載の受光装置。

【請求項5】

アバランシェフォトダイオードである受光素子を含む複数の受光回路と、
前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路と、
前記受光回路に電源電位を供給するように構成された電源回路と、
フォトンとの反応で前記受光回路が出力する信号に基づいて前記電源回路が供給する前記電源電位を制御するように構成された制御回路と、
前記受光回路が出力する前記信号の波形に基づきエラー判定をし、前記エラー判定をされた前記信号の波形を補正するように構成されたエラー補正回路と、
を備え、
前記制御回路は、複数の前記受光回路から出力された前記信号におけるエラー判定数に基づいて前記電源回路の前記電源電位と、少なくともいずれかの前記受光回路に接続された前記負荷回路の前記リチャージ電流または前記負荷回路の抵抗値の少なくともいずれかを含むパラメータとのうち、少なくともいずれかを変更するように構成されている、
受光装置。

【請求項6】

前記エラー補正回路は、パルス幅が第２しきい値を超える前記信号またはパルスどうしの間隔が第３しきい値未満である前記信号の少なくともいずれかをエラー判定するように構成されている、
請求項５に記載の受光装置。

【請求項7】

少なくともいずれかの前記受光回路は、パッシブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数に基づいて前記受光回路の前記パッシブリチャージにおけるリチャージ電流を調整するように構成されている、
請求項５に記載の受光装置。

【請求項8】

少なくともいずれかの前記受光回路は、アクティブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数に基づいて前記受光回路で前記アクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されている、
請求項５に記載の受光装置。

【請求項9】

発光素子と、
アバランシェフォトダイオードである受光素子を含む複数の受光回路と、
前記複数の受光回路に電源電位を供給するように構成された電源回路と、
前記発光素子が発光していない期間に、フォトンとの反応で複数の前記受光回路が出力する信号に基づいて前記電源電位を制御するように構成された制御回路とを備え、
前記制御回路は、前記信号に基づいて少なくともいずれかの前記受光回路においてアクティブリチャージ用のパルスが生成される時間遅れを調整するように構成されている、
測距装置。

【請求項10】

それぞれの前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路をさらに複数備え、
前記制御回路は、前記信号に基づいて複数の前記負荷回路の抵抗値または前記リチャージ電流の少なくともいずれかを制御するように構成されている、
請求項９に記載の測距装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、受光装置、測距装置および受光回路に関する。

【背景技術】

【0002】

車載、モバイルなど複数の分野において、発光素子からの照射光が物体で反射し、受光素子に戻ってくるまでの飛行時間（ＴｏＦ）に基づき、物体までの距離を測定する技術の応用が進められている。受光素子として、アバランシェフォトダイオード（ＡＰＤ）が知られている。ガイガーモードのＡＰＤでは、端子間に降伏電圧以上の電圧が印加され、単一フォトンの入射でアバランシェ現象が発生する。単一フォトンをアバランシェ現象で増倍させるＡＰＤは、シングルフォトンアバランシェダイオード（ＳＰＡＤ）とよばれる。

【0003】

ＳＰＡＤでは、端子間の電圧を降伏電圧まで下げることによって、アバランシェ現象を止めることができる。端子間の電圧を下げ、アバランシェ現象を止めることは、クエンチとよばれる。そして、ＳＰＡＤの端子間の電圧を降伏電圧以上のバイアス電圧にリチャージさせると、再びフォトンの検出を行うことが可能となる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１０－０９１３７７号公報

【文献】特開２０１４－０８１２５４号公報

【文献】特開２０１８－１７９７３２号公報

【文献】特表２００８－５４２７０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＴｏＦによる距離の測定を開始する前に、フォトンの検出ができないデッドタイムを短くする設定を行うことが望ましい。

【0006】

そこで、本開示は、デッドタイムを最小化することが可能な受光装置、受光回路および測距装置を提供する。

【課題を解決するための手段】

【0007】

本開示に一態様による受光装置は、受光素子を含む受光回路と、前記受光回路に電源電位を供給するように構成された電源回路と、フォトンとの反応で前記受光回路が出力する信号に基づいて前記電源回路が供給する前記電源電位を制御するように構成された制御回路とを備える受光装置。

【0008】

前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路をさらに備え、前記制御回路は、前記信号に基づいて前記負荷回路の前記リチャージ電流または前記負荷回路の抵抗値の少なくともいずれかを含むパラメータを変更するように構成されていてもよい。

【0009】

複数の前記受光回路を備え、前記制御回路は、複数の前記受光回路が出力する前記信号に基づき、前記電源回路の前記電源電位または少なくともいずれかの前記受光回路に接続された前記負荷回路の前記パラメータのうち、少なくともいずれかを変更するように構成されていてもよい。

【0010】

前記受光回路が出力する前記信号の波形に基づいてエラー判定するように構成されたエラー検出器をさらに備え、前記制御回路は、複数の前記受光回路から出力された前記信号におけるエラー判定数に基づいて前記電源回路の前記電源電位または少なくともいずれかの前記受光回路に接続された前記負荷回路の前記パラメータのうち、少なくともいずれかを変更するように構成されていてもよい。

【0011】

少なくともいずれかの前記受光回路は、パッシブリチャージを行うように構成されており、 前記制御回路は、前記エラー判定数が第１しきい値未満となるように前記受光回路の前記リチャージ電流を調整するように構成されていてもよい。

【0012】

少なくともいずれかの前記受光回路は、アクティブリチャージを行うように構成されており、前記制御回路は、前記エラー判定数に基づいて前記受光回路で前記アクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されていてもよい。

【0013】

前記エラー検出器は、パルス幅が第２しきい値を超える前記信号またはパルスどうしの間隔が第３しきい値未満である前記信号の少なくともいずれかをエラー判定するように構成されていてもよい。

【0014】

前記受光回路が出力する前記信号の波形に基づきエラー判定をし、前記エラー判定をされた前記信号の波形を補正するように構成されたエラー補正回路をさらに備えていてもよい。

【0015】

前記エラー補正回路は、パルス幅が第２しきい値を超える前記信号またはパルスどうしの間隔が第３しきい値未満である前記信号の少なくともいずれかをエラー判定するように構成されていてもよい。

【0016】

前記制御回路は、複数の前記受光回路から出力された前記信号におけるエラー判定数に基づいて前記電源回路の前記電源電位または少なくともいずれかの前記受光回路に接続された前記負荷回路の前記パラメータのうち、少なくともいずれかを変更するように構成されていてもよい。

【0017】

少なくともいずれかの前記受光回路は、パッシブリチャージを行うように構成されており、前記制御回路は、前記エラー判定数が第１しきい値未満となるように前記受光回路の前記リチャージ電流を調整するように構成されていてもよい。

【0018】

少なくともいずれかの前記受光回路は、アクティブリチャージを行うように構成されており、前記制御回路は、前記エラー判定数に基づいて前記受光回路で前記アクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されていてもよい。

【0019】

前記受光素子は、アバランシェフォトダイオードであってもよい。

【0020】

本開示の一態様による測距装置は、発光素子と、受光素子を含む複数の受光回路と、前記複数の受光回路に電源電位を供給するように構成された電源回路と、前記発光素子が発光していない期間に、フォトンとの反応で複数の前記受光回路が出力する信号に基づいて前記電源電位を制御するように構成された制御回路とを備えていてもよい。

【0021】

それぞれの前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路をさらに複数備え、前記制御回路は、前記信号に基づいて複数の前記負荷回路の抵抗値または前記リチャージ電流の少なくともいずれかを制御するように構成されていてもよい。

【0022】

前記制御回路は、前記信号に基づいて少なくともいずれかの前記受光回路においてアクティブリチャージ用のパルスが生成される時間遅れを調整するように構成されていてもよい。

【0023】

本開示の一態様による受光回路は、受光素子と、電流源と、基準電位に接続された第１接点側または前記受光素子に接続された第２接点側のいずれかをオンにすることが可能なスイッチと、前記基準電位と前記電流源との間に流れる第１電流をミラーした第２電流を出力側より供給するように構成されたカレントミラー回路と、第１信号電極が前記基準電位に接続され、第２信号電極が前記受光素子および前記カレントミラー回路の前記出力側に接続され、制御電極が前記スイッチに接続されているトランジスタとを備えていてもよい。

【0024】

前記スイッチおよび前記トランジスタを複数備え、前記スイッチの切り替えに応じて前記受光素子に前記第１電流をＮ倍（Ｎは正の整数）した第３電流を前記受光素子に供給するように構成されていてもよい。

【0025】

前記受光素子のフォトンとの反応時にパルスを生成するように構成された読み出し回路をさらに備えていてもよい。

【0026】

本開示の一態様による受光回路は、受光素子と、基準電位と前記受光素子との間に並列に接続された複数の抵抗器と、それぞれが前記抵抗器と直列に接続されている複数のスイッチと、前記受光素子のフォトンとの反応時にパルスを生成するように構成された読み出し回路とを備え、前記スイッチの切り替えに応じ、前記受光素子に供給される電流が調整されるように構成されていてもよい。

【図面の簡単な説明】

【0027】

【図1】受光装置の例を示したブロック図。

【図2】受光装置を用いた測距の例を模式的に示した図。

【図3】パッシブリチャージを行う受光回路の例を示した回路図。

【図4】図４の受光回路における電圧波形の例を示したグラフ。

【図5】アクティブリチャージを行う受光回路の例を示した回路図。

【図6】図５の受光回路における電圧波形の例を示したグラフ。

【図7】パルス生成器の構成の例を示した回路図。

【図8】本開示による受光装置の例を概略的に示した図。

【図9】エラー検出器によるエラー判定の例を示したグラフ。

【図10】本開示による受光装置または測距装置における処理の例を示したフローチャート。

【図11】受光装置または測距装置における設定とエラー判定数の例を示したテーブル。

【図12】抵抗値を調整可能な負荷回路の例を示した回路図。

【図13】電流値を調整可能な負荷回路の例を示した回路図。

【図14】負荷回路の設定を決定する処理の例を示したフローチャート。

【図15】電源回路の設定を決定する処理の例を示したフローチャート。

【図16】電源電位とエラー判定数の例を示したテーブル。

【図17】変形例２による測距装置の例を示したブロック図。

【図18】図１７の測距装置における電圧波形の補正処理の例を示すグラフ。

【図19】図１７の測距装置における電圧波形の補正処理の例を示すグラフ。

【図20】変形例３による測距装置の例を示したブロック図。

【図21】変形例４による受光装置の例を示したブロック図。

【図22】変形例５による回路の例を示した回路図。

【図23】変形例６による回路の例を示した回路図。

【図24】車両制御システムの概略的な構成の一例を示すブロック図である。

【図25】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

【発明を実施するための形態】

【0028】

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0029】

図１のブロック図は、受光装置の例を示している。また、図２は、受光装置を用いた測距の例を模式的に示している。図１の受光装置２００は、通信回路２１０と、制御回路２２０と、ＳＰＡＤコントローラ２２１と、ＳＰＡＤアレイ２４０と、回路ブロック２４１と、処理回路２３０と、転送回路２１１と、ＰＬＬ２５０と、クロック生成器２５１と、電流源２５２と、温度センサ２５３と、トリガ回路２５４と、電源回路２５６とを備えている。処理回路２３０は、内部の構成要素として、ヒストグラム生成器２３２と、距離計算部２３３とを備えている。また、受光装置２００は、端子Ｔ＿ＯＵＴを介して図２の発光素子２５５に接続されている。

【0030】

通信回路２１０および転送回路２１１は、外部の回路との通信を行う。制御回路２２０は、受光装置２００の各構成要素を制御する。ＳＰＡＤアレイ２４０は、図２の検出部１に相当する。ＳＰＡＤアレイ２４０には、例えば、複数のＳＰＡＤおよびそれぞれのＳＰＡＤに対応する受光回路が実装されている。ＳＰＡＤアレイは、複数のシングルフォトンアバランシェダイオード（ＳＰＡＤ）を含む。受光回路は、ＳＰＡＤがフォトンと反応したときに、パルスを後段の回路に出力するように構成されている。また、受光回路は、ＳＰＡＤのクエンチと、リチャージを行う回路とを含んでいる。ＳＰＡＤコントローラ２２１は、受光回路を制御する。ＳＰＡＤコントローラ２２１は、例えば、受光回路におけるスイッチの切り替え、電流値の制御、パルスの生成タイミングの制御を行う。

【0031】

回路ブロック２４１は、例えば、それぞれの受光回路の後段に接続されたサンプラを含んでいる。サンプラは、バッファともよばれ、受光回路から入力された信号をデジタル化する。また、回路ブロック２４１は、エラー検出器およびエラー補正回路を含んでいてもよい。エラー検出器およびエラー補正回路の詳細については、後述する。トリガ回路２５４は、発光素子２５５の発光タイミングを制御する。

【0032】

ヒストグラム生成器２３２は、デジタル化されたそれぞれの受光回路の出力信号の電圧レベルをサンプリングし、ヒストグラムを生成する。ヒストグラム生成器２３２は、複数回にわたって、サンプリング動作を繰り返し、ヒストグラムを生成してもよい。複数回にわたってサンプリング動作を行うことにより、発光素子から照射した光の反射光ｒｌとその他の光を識別することが可能となる。ヒストグラム生成器２３２は、ヒストグラムの生成時に、複数回にわたる計測結果の平均などの演算を行ってもよい。距離計算部２３３は、トリガ回路２５４から転送された光の照射時刻ｔ０に関する情報およびヒストグラムのピーク時刻ｔ１に基づき、受光装置２００と、物体との間の距離を計算する。例えば、光速度をｃとすると、受光装置２００と物体ＯＢＪまでの距離をＬ＝ｃ／２（ｔ１－ｔ０）の式によって求めることができる。このうち、ｔ１－ｔ０は、飛行時間に相当する。転送回路２１１を使って、計算された距離を含む情報を外部の回路に転送してもよい。受光装置２００のように、物体との間の距離を計算する機能を備えた装置を測距装置とよぶ。

【0033】

電源回路２５６は、ＳＰＡＤアレイ２４０内の画素として実装されている受光回路に電源電位Ｖｄｄを供給する回路である。ＳＰＡＤアレイ２４０内の受光回路として、上述の各回路図で説明した回路を使うことができる。すなわち、電源回路２５６は、後述する回路図における電源電位Ｖｄｄの信号線と電気的に接続されている。また、電源回路２５６は、制御用の信号線を介してＳＰＡＤコントローラ２２１に接続される。ＳＰＡＤコントローラ２２１は、電源回路２５６に、制御信号を送信することによって、電源電位Ｖｄｄの値を変更することができる。

【0034】

電源回路２５６は、ＳＰＡＤコントローラ２２１以外の構成要素によって制御されてもよい。例えば、受光回路におけるリチャージ方法を決定する制御回路２２０が直接電源回路２５６を制御してもよい。

【0035】

例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などのハードウェア回路によって、ヒストグラム生成器２３２、距離計算部２３３を含む処理回路２３０の構成要素を実装することができる。ただし、処理回路２３０の機能は、ＣＰＵ（中央処理装置）と、ＣＰＵ上で実行されるプログラムによって実装されていてもよい。この場合、処理回路２３０は、プログラムおよびプログラムの実行に必要なデータを保存するメモリまたはストレージを含んでいてもよい。

【0036】

なお、図１の受光装置２００は、受光装置の構成の一例にしかすぎない。したがって、本開示による受光装置の構成は、受光装置２００とは異なっていてもよい。受光装置は、受光装置２００のすべての構成要素を備えていなくてもよい。例えば、受光装置では、ＰＬＬ２５０、クロック生成器２５１、電流源２５２、温度センサ２５３、トリガ回路２５４、通信回路２１０のうち、少なくともいずれかが省略されていてもよい。また、その他の構成要素の追加がされていてもよいし、その他の構成要素が省略されていてもよい。

【0037】

図３の回路図は、フォトン検出に使われる受光回路の一例を示している。また、図４のグラフは、受光回路における電圧波形の例を示している。図３の受光回路１３は、フォトダイオードＰＤと、トランジスタＴＲ０と、インバータＩＮＶとを備えている。トランジスタＴＲ０は、ＰＭＯＳトランジスタである。フォトダイオードＰＤとして、例えば、ＳＰＡＤを使うことができる。トランジスタＴＲ０のソースは、電源電位Ｖｄｄに接続されている。トランジスタＴＲ０のドレインは、フォトダイオードＰＤのカソードに接続されている。フォトダイオードＰＤのアノードには、電圧Ｖａｎが印加されている。電圧Ｖａｎによって、フォトダイオードＰＤの端子間には、降伏電圧以上の逆電圧が印加される。インバータＩＮＶの入力側は、トランジスタＴＲ０のドレインおよびフォトダイオードＰＤのカソードに接続されている。また、インバータＩＮＶの出力側には、バッファなど後段の回路が接続される。

【0038】

トランジスタＴＲ０は、受光回路１３の負荷素子９０の一例である。ただし、負荷素子の構成は、これとは異なっていてもよい。例えば、負荷素子として、抵抗器を使ってもよいし、トランジスタと抵抗器を組み合わせたものを使ってもよい。また、負荷素子の位置に複数の素子を含む負荷回路を接続してもよい。

【0039】

フォトダイオードＰＤにフォトンが入射し、アバランシェ増倍によってフォトダイオードＰＤの端子間を流れる電流が増えると、負荷素子９０における電圧降下に応じ、カソード電位Ｖｃａが低下する。フォトダイオードＰＤの端子間電圧が降伏電圧まで下がると、アバランシェ現象は停止し、フォトダイオードＰＤの端子間を流れる電流が減少する。これにより、フォトダイオードＰＤの端子間の電圧は、降伏電圧以上の値となり、再びフォトンの検出を行うことが可能となる（グラフ６０のＶｃａ）。一方、インバータＩＮＶは、カソード電位Ｖｃａがしきい値ｔｈｉ以下である期間に、ＨＩＧＨ（正極性）のパルスを出力する（グラフ６０のＶｐ）。受光回路１３は、フォトンの検出時にパルスを出力するため、後段の回路においてフォトンカウント、ヒストグラムの生成、飛行時間の計算など各種の処理を行うことができる。

【0040】

なお、グラフ６０に示したような動作を行う回路は、パッシブリチャージ回路とよばれる。上述の受光回路１３は、パッシブリチャージ回路の一例である。パッシブリチャージ回路として、受光回路１３とは異なる構成の回路を使ってもよい。例えば、極性が反転した回路を使ってもよい。また、受光回路１３にその他の素子が追加された回路を使ってもよい。パッシブリチャージ回路を使うと、消費電力を抑えることが可能である。

【0041】

フォトダイオードＰＤがフォトンと反応してから、アバランシェ現象を停止（クエンチ）させて、再度フォトダイオードＰＤの端子間の電圧を降伏電圧以上にリチャージするまでの期間、フォトダイオードＰＤは、フォトンの検出を行うことができない。この期間は、デッドタイムとよばれる。負荷素子９０より供給される電流が不足すると、グラフ６０に示した電圧Ｖｃａが上昇するまでの時間ｔｕｐが長くなり、デッドタイムが長くなってしまう。受光素子（例えば、フォトダイオードＰＤ）の端子の電圧レベルをリセットするために負荷素子または負荷回路より供給される電流は、リチャージ電流とよばれる。受光回路としてパッシブリチャージ回路が使われる場合、測距などの処理を開始する前にデッドタイムが最小となるように受光回路のリチャージ電流の設定を行うことが好ましい。例えば、測距装置の工場出荷時、初回起動時または初期化操作時に実行されるキャリブレーション処理において、ＳＰＡＤアレイ２４０内の受光回路（画素）におけるリチャージ電流を決め、デッドタイムを最小化し、測距性能を高めることができる。

【0042】

なお、パッシブリチャージ回路では、リチャージ電流を大きくしすぎると、フォトダイオードＰＤの端子間電圧が降伏電圧まで下がらなくなるため、クエンチを行うことができなくなってしまう（グラフ６１のＶｃａ）。このとき、インバータＩＮＶの出力電圧が張り付いてしまうため、フォトンを検出するのが困難となる。このため、測距性能を高めるためには、受光素子に過大なリチャージ電流を供給せず出力電圧のデッドロックが発生する確率を抑えることが望ましい。

【0043】

図５の回路図は、本開示による回路の例を示している。図５の受光回路１０は、フォトダイオードＰＤと、スイッチＳＷ１と、トランジスタＴＲ０と、トランジスタＴＲ１と、スイッチＳＷ２と、トランジスタＴＲ２と、スイッチＳＷ３と、インバータＩＮＶと、パルス生成器ＰＧとを備えている。トランジスタＴＲ０、トランジスタＴＲ１、トランジスタＴＲ２は、いずれもＰＭＯＳトランジスタである。フォトダイオードＰＤとして、例えば、ＳＰＡＤを使うことができる。

【0044】

スイッチＳＷ１、スイッチＳＷ２およびスイッチＳＷ３は、例えば、ＭＯＳトランジスタによって実装される。例えば、それぞれのＭＯＳトランジスタのゲートをＳＰＡＤコントローラ２２１に接続することができる。この場合、ＳＰＡＤコントローラ２２１は、個々のＭＯＳトランジスタのゲートに印加する電圧を制御することによって、スイッチをオン／オフする。なお、トランジスタＴＲ０のゲートをＳＰＡＤコントローラ２２１に接続してもよい。この場合、ＳＰＡＤコントローラ２２１は、トランジスタＴＲ０のゲートに印加する電圧を制御し、トランジスタＴＲ０のソース／ドレイン間の抵抗値を調整することができる。なお、ＳＰＡＤコントローラ２２１の代わりに、制御回路２２０が上述の制御を行ってもよい。

【0045】

トランジスタＴＲ０のソースは、電源電位Ｖｄｄに接続されている。スイッチＳＷ１は、トランジスタＴＲ０のドレインと、フォトダイオードＰＤのカソードとの間に接続されている。フォトダイオードＰＤのアノードには、電圧Ｖａｎが印加されている。フォトダイオードＰＤの端子間に、降伏電圧以上の逆電圧が印加されるよう、電圧Ｖａｎの値を決めることができる。インバータＩＮＶの入力端子は、信号線Ｌｉｎを介してフォトダイオードＰＤのカソードおよびスイッチＳＷ１に接続されている。

【0046】

トランジスタＴＲ１のソースおよびトランジスタＴＲ２のソースは、いずれも電源電位Ｖｄｄに接続されている。トランジスタＴＲ１のドレインと、信号線Ｌｉｎとの間には、スイッチＳＷ２が接続されている。一方、トランジスタＴＲ２のドレインと、信号線Ｌｉｎとの間には、スイッチＳＷ３が接続されている。インバータＩＮＶの出力端子は、信号線Ｌｏｕｔを介して、トランジスタＴＲ２のゲートおよびパルス生成器ＰＧの入力端子に接続されている。パルス生成器ＰＧの出力端子は、トランジスタＴＲ１のゲートに接続されている。

【0047】

受光回路１０では、スイッチ設定に応じてフォトダイオードＰＤのリチャージ方法を切り替えることができる。スイッチＳＷ１をＯＦＦにし、スイッチＳＷ２およびスイッチＳＷ３をＯＮにすると、受光回路１０にアクティブリチャージを行わせることができる。図５に示した受光回路１０では、アクティブリチャージを行うスイッチ設定となっている。また、スイッチＳＷ１をＯＮにし、スイッチＳＷ２およびスイッチＳＷ３をＯＦＦにすると、受光回路１０にパッシブリチャージを行わせることができる。この場合、受光回路１０は、図３の受光回路１３（パッシブリチャージ回路）と同様の動作をする。さらに、スイッチＳＷ１およびスイッチＳＷ２をＯＮにすると、受光回路１０にアクティブリチャージとアクティブリチャージの両方を行わせることができる。この場合、スイッチＳＷ３は、ＯＮであってもよいし、ＯＦＦであってもよい。

【0048】

図６のグラフは、受光回路１０における電圧波形の例を示している。図６のグラフ６３は、受光回路１０でアクティブリチャージを行った場合における電圧波形に相当している。なお、グラフ６３のＶｇは、トランジスタＴＲ１のゲート電圧を示している。いずれのグラフにおいても、横軸は時刻を示している。

【0049】

受光回路１０にアクティブリチャージを行わせるとき（スイッチ設定ｓｔ１のとき）の動作について説明する。フォトダイオードＰＤにフォトンが入射し、アバランシェ増倍によってフォトダイオードＰＤの端子間を流れる電流が増えると、トランジスタＴＲ１およびトランジスタＴＲ２のソース／ドレイン間における電圧降下に応じ、カソード電位Ｖｃａが低下する。フォトダイオードＰＤの端子間電圧が降伏電圧まで下がると、アバランシェ現象が停止（クエンチ）する点は、パッシブリチャージが行われる場合と同様である。

【0050】

インバータＩＮＶは、信号線Ｌｉｎの電圧がしきい値ｔｈｉ以下である期間に、ＨＩＧＨ（正極性）のパルスを出力する（グラフ６４のＶｐ）。当該パルスに基づき、後段の計測回路３０は、各種の処理を実行することができる。信号線Ｌｉｎの電圧は、ＬＯＷになるため、インバータＩＮＶの出力側にある信号線Ｌｏｕｔの電圧は、ＨＩＧＨになる。パルス生成器ＰＧは、ＨＩＧＨの信号が入力されると、時間遅れｔｄをもって、ＬＯＷ（負極性）のパルスを出力する。したがって、トランジスタＴＲ１のゲートにＬＯＷの電圧が印加され、トランジスタＴＲ１のソース／ドレイン間がオンになる。グラフ６４のＶｇでは、期間ｔｒにわたって、ＬＯＷのパルスが出力されている。これにより、カソード電位Ｖｃａは、電源電位Ｖｄｄによって引き上げられ、再びフォトダイオードＰＤによるフォトンの検出が可能となる。

【0051】

リチャージによって信号線Ｌｉｎの電圧がＨＩＧＨになると、インバータＩＮＶの出力側の信号線Ｌｏｕｔの電圧は、ＬＯＷになる。このとき、トランジスタＴＲ２のゲートには、ＬＯＷの電圧が印加され、トランジスタＴＲ２のソース／ドレイン間は、オンとなる。このように、トランジスタＴＲ２は、トランジスタＴＲ１の状態をラッチする。トランジスタＴＲ２によって、貫通電流の発生を抑制し、カソード電位Ｖｃａが不定となるのを防止できる。

【0052】

なお、スイッチＳＷ２およびスイッチＳＷ３だけでなく、スイッチＳＷ１もＯＮになっている場合（スイッチ設定ｓｔ３）、さらにトランジスタＴＲ０のソース／ドレイン間における電圧降下がフォトダイオードＰＤのクエンチに寄与する。クエンチによって、フォトダイオードＰＤの端子間を流れる電流が減少すると、フォトダイオードＰＤの端子間の電圧が上昇する点は、図３の受光回路１３と同様である。

【0053】

図６のグラフ６３に示したように、アクティブリチャージを行い、フォトダイオードＰＤのデッドタイムを短くするためには、時間遅れｔｄの値を調整する必要がある。ここで、時間遅れｔｄとは、フォトダイオードＰＤのカソード電位Ｖｃａがしきい値ｔｈｉ以下となってから、パルス生成器ＰＧからＬＯＷのパルスが出力されるまでの時差のことをいうものとする。図６のグラフ６４は、時間遅れｔｄを短く設定しすぎた場合における電圧波形を示している。時間遅れｔｄを短く設定しすぎると、パルス生成器ＰＧからリセット用のパルスを出力しても、再びカソード電位Ｖｃａが低下する場合がある。カソード電位Ｖｃａは、しきい値ｔｈｉを下回り、パルス生成器ＰＧは、短期間で複数のパルスを生成する。このため、カソード電位Ｖｃａでハンチングが発生し、受光回路１０を使ったフォトン検出ができなくなってしまう。測距性能を高めるためには、受光回路におけるアクティブリチャージ用パルスが生成される時間遅れｔｄの値を充分に確保し、電圧のハンチングを防止することが望ましい。

【0054】

受光回路としてアクティブリチャージ回路が使われる場合、測距などの処理を開始する前にデッドタイムが最小となるように受光回路のアクティブリチャージ用パルスが生成される時間遅れｔｄの設定を行うことが好ましい。例えば、測距装置の工場出荷時、初回起動時または初期化操作時に実行されるキャリブレーション処理において、ＳＰＡＤアレイ２４０内の受光回路（画素）においてアクティブリチャージ用パルスが生成される時間遅れｔｄを決め、デッドタイムを最小化し、測距性能を高めることができる。

【0055】

受光回路１０のうち、トランジスタＴＲ１と、トランジスタＴＲ２と、スイッチＳＷ２と、スイッチＳＷ３と、パルス生成器ＰＧとを含む部分は、アクティブリチャージ回路９１に相当している。また、受光回路１０のうち、トランジスタＴＲ０（負荷素子９０）と、スイッチＳＷ１を含む部分は、パッシブリチャージ回路に相当している。受光回路１０は、パッシブリチャージ回路と、アクティブリチャージ回路とを含む受光回路の一例である。

【0056】

なお、受光回路１０（図５）とは異なる構成の回路を使ってもよい。例えば、受光回路１０に素子を追加した回路を使ってもよい。また、受光回路１０の極性を反転させた回路を使ってもよい。極性を反転させた回路を使う場合、ＰＭＯＳトランジスタは、ＮＭＯＳトランジスタに置き換わる。また、受光回路１０の極性を反転させると、フォトダイオードＰＤのカソードに正のバイアス電圧が印加される。したがって、上述の説明におけるフォトダイオードＰＤのカソード電位は、アノード電位に置き換わる。なお、受光回路１０に限らず、本明細書で説明するその他の回路についても、極性を反転させた構成を採用することが可能である。

【0057】

図７の回路図は、パルス生成器の構成の例を示している。図７のパルス生成器ＰＧは、フリップフロップＦＰと、インバータＩＮＶ２とを備えている。フリップフロップＦＰは、Ｄフリップフロップである。信号線Ｌｏｕｔは、フリップフロップＦ１のＤ端子に接続されている。信号線ｄｃｔｒは、フリップフロップＦ１のクロック端子に接続されている。フリップフロップＦ１のＱ端子と、トランジスタＴＲ１のゲートとの間には、インバータＩＮＶ２が接続されている。

【0058】

図７のパルス生成器ＰＧでは、信号線ｄｃｔｒに供給するクロック信号を制御することによって、信号線Ｌｏｕｔの電圧がＨＩＧＨレベルになってから、電圧ＶｇをＬＯＷレベルに変化させるまでの時間遅れｔｄを変えることができる。例えば、クロック信号におけるパルスの間隔を大きくすると、時間遅れｔｄを大きくすることができる。また、クロック信号におけるパルスの間隔を小さくすると、時間遅れｔｄを小さくすることができる。図７のパルス生成器ＰＧを使えば、外部から供給されるクロック信号によって、時間遅れを制御することが容易となる。例えば、ＳＰＡＤコントローラ２２１またはクロック生成器２５１が信号線ｄｃｔｒにクロック信号を供給することができる。

【0059】

なお、図７の回路は、パルス生成器ＰＧの一例にしかすぎない。したがって、これとは異なる構成のパルス生成器を使ってもよい。例えば、インバータチェインによってパルス生成器を実装してもよい。また、遅延器と論理演算素子を組み合わせることによってパルス生成器を実装してもよい。すなわち、入力電圧のレベルが変化してから、時間遅れをもって、トランジスタＴＲ１のゲートにパルスを出力できれば、どのような回路構成のパルス生成器を使ってもよい。

【0060】

図８は、本開示による受光装置の例を概略的に示している。図８の受光装置１０１は、複数の受光回路１１と、複数のサンプラ２０と、複数のエラー検出器２１と、計測回路３０と、制御回路４０とを備えている。受光回路１１は、ＳＰＡＤおよび受光回路を含んでいる。計測回路３０は、内部の構成要素として、ヒストグラム生成器３１を含んでいる。

【0061】

複数の受光回路１１は、例えば、受光装置２００（図１）のＳＰＡＤアレイ２４０に相当する。複数のサンプラ２０および複数のエラー検出器２１は、例えば、回路ブロック２４１に配置される。計測回路３０は、例えば、処理回路２３０に相当する。制御回路４０は、例えば、制御回路２２０およびＳＰＡＤコントローラ２２１に相当する。

【0062】

それぞれの受光回路１１は、信号線ｌ＿ｒｄを介して後段のサンプラ２０に接続されている。サンプラは、バッファともよばれ、受光回路から入力された信号をデジタル化する。それぞれのサンプラ２０の出力側には、エラー検出器２１に接続されている。そして、それぞれのエラー検出器２１の後段には、計測回路３０が接続されている。計測回路３０は、制御回路４０に接続されている。制御回路４０は、信号線ｌ＿ｃｔを介してそれぞれの受光回路１１に接続されている。なお、図８では、複数の信号線ｌ＿ｃｔが示されているが、制御用の信号線の本数については、問わない。例えば、制御回路４０は、１本の信号線で複数の受光回路１１を制御してもよい。なお、受光回路１１の構成については、問わない。例えば、受光回路１１として上述の図３および図５に示した受光回路を使うことができる。受光回路１１は、リチャージ回路であってもよいし、アクティブリチャージ回路であってもよい。また、複数の受光回路１１内に異なる構成の回路が混在していてもよい。

【0063】

ＳＰＡＤがフォトンと反応すると、受光回路１１は信号線ｌ＿ｒｄに電圧信号を出力する。エラー検出器２１は、受光回路１１から出力された電圧信号に基づき、エラー検出を行うように構成されている。また、サンプラ２０は、受光回路１１から出力された電圧信号をデジタル化する。ヒストグラム生成器３１は、それぞれのサンプラから入力された信号に含まれるパルスに基づいてヒストグラムを生成する。

【0064】

なお、図８に示した受光装置の構成は、一例にしかすぎない。例えば、エラー検出器２１を、受光回路１１と、サンプラ２０との間に接続してもよい。また、サンプラ２０の機能およびエラー検出器２１の機能が統合された回路を、それぞれの受光回路１１と、計測回路３０の入力端子との間に接続してもよい。また、それぞれの信号線ｌ＿ｒｄごとにエラー検出器２１を用意せず、複数の信号線ｌ＿ｒｄを共通のエラー検出器に接続してもよい。この場合、ひとつのエラー検出器が複数の信号線ｌ＿ｒｄのエラー判定を行う必要があるが、必要な回路面積を削減することが可能になる。また、エラー検出器２１に相当する機能を、計測回路３０側に実装してもよい。この場合、計測回路３０は、エラー検出器２１の機能を兼ね備えているといえる。

【0065】

図９のグラフは、エラー検出器２１によるエラー検出の例を示している。エラー検出器２１は、例えば、以下で説明する方法によってエラー判定を行うことが可能である。図９のグラフ６５～６７は、フォトダイオードＰＤのカソード電位Ｖｃａおよび受光回路１１（インバータＩＮＶ）の出力電圧Ｖｐの波形を示している。いずれのグラフにおいても、横軸は、時刻を示している。

【0066】

グラフ６５では、カソード電位ＶｃａがインバータＩＮＶのしきい値より高い電圧に上がる前に、フォトダイオードＰＤがフォトンと再反応しており、インバータＩＮＶが出力するパルス幅が大きくなりすぎている場合を示している。例えば、エラー検出器２１は、受光回路１１から出力された電圧信号におけるパルスの立ち上がりを検出する。そして、エラー検出器２１は、パルス幅を監視する。エラー検出器２１は、パルス幅がしきい値ｔ＿ｈを超えた場合に、エラー判定をする。例えば、エラー検出器２１は、周期ｔ＿ｓで信号の電圧をサンプリングし、サンプリングされた電圧が連続してｎ＿ｈ回ＨＩＧＨとなったら、エラー判定をすることができる。この場合、ｔ＿ｈ＝ｔ＿ｓ×ｎ＿ｈの関係が満たされるよう、ｔ＿ｓおよびｎ＿ｈの値を設定することができる。ただし、これとは異なる方法によって、エラー判定をしてもよい。

【0067】

グラフ６６では、受光回路１１におけるリチャージ電流が大きすぎるため、フォトダイオードＰＤの端子間電圧が降伏電圧まで下がらず、クエンチができなくなっている。このため、受光回路１１の出力電圧が張り付いてしまう。例えば、エラー検出器２１は、受光回路１１から出力された電圧信号におけるパルスの立ち上がりを検出する。そして、エラー検出器２１は、受光回路１１の出力電圧がＨＩＧＨとなっている期間を計測する。エラー検出器２１は、受光回路１１の出力電圧がＨＩＧＨとなっている期間がしきい値ｔ＿ｈを超えたら、エラー判定をする。グラフ６６の例では、グラフ６５のケースと同様の方法によって、エラー判定をすることができる。

【0068】

グラフ６７では、フォトンとの反応後のフォトダイオードＰＤに残留電荷が発生している。このため、受光回路１１によって、クエンチおよびリチャージの動作が行われていても、フォトダイオードＰＤでフォトンとの再反応が起こる。フォトンとの再反応により、カソード電位Ｖｃａは、ハンチングする。例えば、エラー検出器２１は、受光回路１１の電圧信号におけるパルスの立ち下がり後に、受光回路１１の出力電圧がＬＯＷとなっている期間がしきい値ｔ＿ｌより短い場合に、エラー判定をする。例えば、エラー検出器２１は、周期ｔ＿ｓで信号の電圧をサンプリングし、サンプリングされた電圧が連続してＬＯＷとなった回数がｎ＿ｌ回より少ない場合にエラー判定をする。この場合、ｔ＿ｌ＝ｔ＿ｓ×ｎ＿ｌの関係が満たされるよう、ｔ＿ｓおよびｎ＿ｌの値を設定することができる。また、これとは異なる方法によって、エラー判定をしてもよい。

【0069】

ここでは、受光回路１１が、フォトンの検出時にＨＩＧＨレベル（正極性）のパルスを出力する場合におけるエラー判定を説明した。エラー検出器２１は、受光回路１１がＬＯＷレベル（負極性）のパルスを出力する場合にも、エラー判定を行うことができる。その場合、エラー検出器２１は、上述の説明におけるＨＩＧＨをＬＯＷに、ＬＯＷをＨＩＧＨに、パルスの立ち下がりをパルスの立ち上がりに、パルスの立ち上がりをパルスの立ち下がりに、それぞれ置き換えた動作を行えばよい。

【0070】

エラー検出器２１は、エラー判定を行った場合、エラー信号を計測回路３０に出力する。例えば、フォトンの検出時にパルスが伝達される信号線とは別個の信号線を使って、エラー信号を伝達してもよい。また、フォトンの検出時にパルスが伝達される信号線に重畳してエラー信号を送信してもよい。エラー検出器２１は、検出したエラーの種類を示すエラーコードを含むエラー信号を出力してもよい。エラーコードは、例えば、（１）過少なリチャージ電流、（２）過大なリチャージ電流、（３）短すぎる時間遅れｔｄ、（４）長すぎる時間遅れｔｄを示す情報を含んでいてもよい。また、エラー信号は、上述のエラー波形の種類を特定する情報または検出された波形に関する情報を含んでいてもよい。

【0071】

次に、ＳＰＡＤアレイ２４０内の複数の画素（受光回路）から出力される電圧信号に基づくエラー判定によってデッドタイムが最小となる設定を探索する処理の例について説明する。

【0072】

図１０のフローチャートは、本開示による受光装置または測距装置における処理の例を示している。以下では、図１０のフローチャートを参照しながら、処理を説明する。

【0073】

はじめに、ＳＰＡＤアレイ２４０が起動される（ステップＳ１０１）。そして、計測回路３０は、ＳＰＡＤアレイ２４０内の複数の受光回路におけるエラーをカウントする（ステップＳ１０２）。ステップＳ１０２におけるエラーの判定および検出は、例えば、上述のエラー検出器２１または計測回路３０によって行われる。エラー検出器２１がエラーを検出する場合、後段の計測回路３０は、エラー信号によってＳＰＡＤアレイ２４０内におけるエラー判定数の情報を得ることができる。ここで、計測回路３０は、エラーコードごとにエラー判定数をカウントしてもよい。

【0074】

例えば、ＳＰＡＤアレイ２４０内のエラー判定数、エラーコードごとのエラー判定数の少なくともいずれかを含む情報をエラー情報とよぶものとする。計測回路３０で得られたエラー情報は、制御回路４０（制御回路２２０）に転送される。発光素子を有する測距装置が使われている場合、ステップＳ１０２の実行期間中に発光素子の発光を停止し、発光素子からの影響を除去することができる。

【0075】

制御回路４０は、エラーのカウントが基準の範囲内であるか否かを判定する（ステップＳ１０３）。例えば、制御回路４０は、ＳＰＡＤアレイ２４０内のエラー判定数がしきい値未満であるか否かを判定してもよい。また、制御回路４０は、エラーコード別のエラー判定数をしきい値と比較し、エラーのカウントが基準の範囲内であるか否かを判定してもよい。これにより、次に行う調整内容を特定することができる。

【0076】

ステップＳ１０３での判定の結果に応じて、実行される処理が分岐する。制御回路４０がエラーのカウントが基準の範囲内であると判定した場合（ステップＳ１０３のＹＥＳ）、調整処理は、完了する（ステップＳ１０５）。ステップＳ２０５の後、測距装置は、発光素子から光を物体ＯＢＪに照射し、測距処理を開始してもよい。

【0077】

制御回路４０がエラーのカウントが基準の範囲外であると判定した場合（ステップＳ１０３のＮＯ）、制御回路４０は、リチャージ電流および／またはパルス生成器ＰＧでパルスが生成される時間遅れの少なくともいずれかを変更する（ステップＳ１０４）。ステップＳ１０３の判定が否定的となる場合の例としては、エラー判定数がしきい値より多い場合または特定のエラーコードのエラー判定数がしきい値より多い場合が挙げられる。ステップＳ１０４における調整内容は、ＳＰＡＤアレイ２４０内の受光回路の種類による。例えば、受光回路がパッシブリチャージ回路である場合、リチャージ電流を調整する。また、受光回路がパッシブリチャージ回路である場合、パルス生成器ＰＧでパルスが生成される時間遅れｔｄを調整する。ＳＰＡＤコントローラ２２１がＳＰＡＤアレイ２４０内のそれぞれの受光回路の設定変更を行うことができる。この場合、制御回路４０は、ＳＰＡＤコントローラ２２１に設定の変更対象となる画素（受光回路）のアドレスと、設定内容とを通知してもよい。

【0078】

例えば、リチャージ電流の大きさが不足していると判定される場合、制御回路４０は、受光回路におけるリチャージ電流をより大きく調整することができる。この場合、制御回路４０は、負荷素子または負荷回路における抵抗値をより小さく調整してもよい。また、リチャージ電流が過大であると判定される場合、制御回路４０は、受光回路におけるリチャージ電流をより小さく調整することができる。この場合、制御回路４０は、負荷素子または負荷回路における抵抗値をより小さく調整してもよい。

【0079】

また、パルス生成器ＰＧでパルスが生成される時間遅れｔｄが短すぎると判定される場合、制御回路４０は、時間遅れｔｄをより長く調整することができる。パルス生成器ＰＧでパルスが生成される時間遅れｔｄが長すぎると判定される場合、制御回路４０は、時間遅れｔｄをより短く調整することができる。

【0080】

ステップＳ１０４の処理が完了したら、ステップＳ１０２およびステップＳ１０３の処理が再び実行される。すなわち、再び複数の受光回路におけるエラーがカウントされ、エラーのカウントが基準の範囲内であるか否かが判定される。エラーのカウントが基準の範囲内となったら（ステップＳ１０３のＹＥＳ）、調整処理は、完了する（ステップＳ１０５）。ステップＳ１０５の後、測距装置は、発光素子から光を物体ＯＢＪに照射し、測距処理を開始してもよい。

【0081】

上述の図１０の処理の実行タイミングは、装置のキャリブレーション時に限定されない。したがって、装置のキャリブレーション時以外のタイミングに、図１０の処理を実行してもよい。例えば、装置の動作開始後に、図１０の処理を実行してもよい。

【0082】

図１１のテーブルＴ１は、ＳＰＡＤアレイ２４０内の受光回路においてそれぞれの値のリチャージ電流を使ったときにおけるエラー判定数を示している。例えば、計測回路３０または制御回路４０は、異なるリチャージ電流を使ってエラー判定数を計測し、テーブルＴ１を生成する。図１１を参照すると、リチャージ電流を抑えた場合にエラー判定数が少なくなっている。例えば、制御回路４０は、エラー判定数のしきい値ｔｈ_ｅに基づいてリチャージ電流の調整を行ってもよい。この場合、制御回路４０は、リチャージ電流ｉ_ｃ１を使ったときのエラー判定数ｅ_ｃ１をしきい値ｔｈ_ｅと比較する。ｅ_ｃ１＞ｔｈ_ｅである場合、制御回路４０は、リチャージ電流をｉ_ｃ２（ｉ_ｃ１≠ｉ_ｃ２）に変更する。制御回路４０は、エラーコードの情報に基づいてｉ_ｃ１より大きいｉ_ｃ２を使うのか、あるいはｉ_ｃ１より小さいｉ_ｃ２を使うのかを決めることができる。そして、制御回路４０によってエラー判定数がしきい値より少ないと判定されたら、そのときのリチャージ電流を使って測距を行うことができる。

【0083】

例えば、調整処理でテーブルＴ１のデータが得られた場合、しきい値ｔｈ_ｅとしてエラー判定数３を使うことができる。ただし、しきい値は、これとは異なっていてもよい。なお、図１１のテーブルに含まれる電流値は例にしかすぎず、受光回路で使われるリチャージ電流の値を限定することを意図したものではない。

【0084】

なお、異なるリチャージ電流を使ってエラー判定数の計測を行う場合、受光回路で設定可能なリチャージ電流の最大値ｉ_ｍａｘからエラー判定数の計測を開始してもよいし、受光回路で設定可能なリチャージ電流の最小値ｉ_ｍｉｎからエラー判定数の計測を開始してもよい。また、ｉ_ｍａｘとｉ_ｍｉｎとの間にある値のリチャージ電流よりエラー判定数の計測を開始してもよい。すなわち、調整処理の開始時におけるリチャージ電流については、限定しない。

【0085】

制御回路４０は、エラー判定数がしきい値ｔｈ_ｅより少なくなった後に調整処理を継続してもよい。例えば、デッドタイムの短縮のため、可能な限り大きいリチャージ電流を使うことが望まれる場合、より大きいリチャージ電流を使ってエラー判定数をカウントし、当該エラー判定数をしきい値ｔｈ_ｅと比較することができる。リチャージ電流の変更後においてもエラー判定数がしきい値ｔｈ_ｅより少ない場合、より大きいリチャージ電流を使って測距を行うことができる。また、消費電力の抑制のため、可能な限り小さいリチャージ電流を使うことが望まれる場合、より小さいリチャージ電流を使ってエラー判定数をカウントし、当該エラー判定数をしきい値ｔｈ_ｅと比較することができる。リチャージ電流の変更後においてもエラー判定数がしきい値ｔｈ_ｅより少ない場合、より小さいリチャージ電流を使って測距を行うことができる。

【0086】

図１１のテーブルＴ２は、ＳＰＡＤアレイ２４０内の受光回路においてそれぞれの値のリチャージ電流を使ったときにおけるエラー判定数を示している。例えば、計測回路３０または制御回路４０は、異なる時間遅れｔｄを使ってエラー判定数を計測し、テーブルＴ２を生成する。図１１を参照すると、パルス生成器ＰＧがより短い時間遅れｔｄでパルスを生成した場合にエラー判定数が少なくなっている。例えば、制御回路４０は、エラー判定数のしきい値ｔｈ_ｅに基づいて時間遅れｔｄの調整を行ってもよい。この場合、制御回路４０は、時間遅れｔｄ_１を使ったときのエラー判定数ｅ_ｄ１をしきい値ｔｈ_ｅと比較する。ｅ_ｄ１＞ｔｈ_ｅである場合、制御回路４０は、時間遅れをｔｄ_２（ｔｄ_１≠ｔｄ_２）に変更する。制御回路４０は、エラーコードの情報に基づいてｔｄ_１より大きいｔｄ_２を使うのか、あるいはｔｄ_１より小さいｔｄ_２を使うのかを決めることができる。そして、制御回路４０によってエラー判定数がしきい値より少ないと判定されたら、そのときの時間遅れでアクティブリチャージ用パルスを生成して測距を行うことができる。

【0087】

例えば、調整処理でテーブルＴ２のデータが得られた場合、しきい値ｔｈ_ｅとしてエラー判定数３を使うことができる。ただし、しきい値は、これとは異なっていてもよい。なお、図１１のテーブルに含まれる時間遅れの値は例にしかすぎず、パルスが生成される時間遅れの値を限定することを意図したものではない。

【0088】

なお、異なるリチャージ電流を使ってエラー判定数の計測を行う場合、パルス生成器ＰＧに設定可能な時間遅れの最小値ｔｄ_ｍｉｎからエラー判定数の計測を開始してもよいし、パルス生成器ＰＧに設定可能な時間遅れの最小値ｔｄ_ｍａｘからエラー判定数の計測を開始してもよい。また、ｔｄ_ｍｉｎとｔｄ_ｍａｘとの間にある値の時間遅れの値よりエラー判定数の計測を開始してもよい。すなわち、調整処理の開始時における時間遅れについては、限定しない。

【0089】

制御回路４０は、エラー判定数がしきい値ｔｈ_ｅより少なくなった後に調整処理を継続してもよい。例えば、デッドタイムの短縮のため、可能な限り短い時間遅れを使うことが望まれる場合、より短い時間遅れを使ってエラー判定数をカウントし、当該エラー判定数をしきい値ｔｈ_ｅと比較することができる。短い時間遅れの変更後においてもエラー判定数がしきい値ｔｈ_ｅより少ない場合、より短い時間遅れを使って測距を行うことができる。また、消費電力の抑制のため、可能な限り長い時間遅れを使うことが望まれる場合、より長い時間遅れを使ってエラー判定数をカウントし、当該エラー判定数をしきい値ｔｈ_ｅと比較することができる。時間遅れの変更後においてもエラー判定数がしきい値ｔｈ_ｅより少ない場合、より長い時間遅れを使って測距を行うことができる。

【0090】

次に、本開示による受光装置、測距装置および受光回路で使用することが可能な負荷回路の例について説明する。

【0091】

図３および図５では、リチャージ電流を制御する負荷素子９０としてトランジスタＴＲ０が使われている受光回路の例を示した。ただし、リチャージ電流をより高い精度で制御するために、負荷素子９０の代わりに複数の素子を含む負荷回路を使ってもよい。以下では、抵抗値またはリチャージ電流の制御が可能な負荷回路の例について説明する。

【0092】

図１２の回路図は、抵抗値を調整可能な負荷回路の例を示している。図１２には、受光回路に接続された負荷回路９０Ａが示されている。負荷回路９０Ａは、スイッチＳＷ１を介して、フォトダイオードＰＤのカソードおよび信号線Ｌｉｎに接続されている。例えば、図３および図５の回路図におけるトランジスタＴＲ０を負荷回路９０Ａに置き換えることが可能である。スイッチＳＷ１は、パッシブリチャージのイネーブル／ディスエーブルを切り替えるためのスイッチである。受光回路でパッシブリチャージのディスエーブルを行わない場合、スイッチＳＷ１を省略し、負荷回路９０Ａを直接フォトダイオードＰＤのカソードおよび信号線Ｌｉｎに接続してもよい。

【0093】

負荷回路９０Ａは、直列に接続された抵抗器とスイッチのペアを複数有する。抵抗器Ｒ１は、ペアとなるスイッチｓ１と直列に接続されている。また、抵抗器Ｒ２は、ペアとなるスイッチｓ２と直列に接続されている。抵抗器Ｒ３は、ペアとなるスイッチｓ３と直列に接続されている。同様に、抵抗器Ｒ４は、ペアとなるスイッチｓ４と直列に接続されている。図１２の負荷回路９０Ａは、抵抗器とスイッチのペアを４つ含んでいる。ただし、負荷回路が有する抵抗器とスイッチのペアの数は、これとは異なっていてもよい。例えば、抵抗器とスイッチのペアの数が２以上の任意の整数である、負荷回路を使うことができる。また、抵抗器とスイッチのペアは、互いに並列に接続されている。それぞれのペアのフォトダイオードＰＤと反対側にある端点には、電源電位Ｖｄｄが印加される。

【0094】

負荷回路９０Ａ内のスイッチｓ１～ｓ４は、ＳＰＡＤアレイ２４０を制御する回路によって切り替えられるものとする。例えば、スイッチｓ１～ｓ４は、制御回路４０、制御回路２２０、ＳＰＡＤコントローラ２２１、外部処理回路３００の少なくともいずれかの回路によってオン／オフされる。スイッチｓ１～ｓ４は、例えば、ＭＯＳトランジスタによって実装される。ただし、スイッチｓ１～ｓ４の実装方法については、問わない。

【0095】

負荷回路９０Ａでは、オンにするスイッチの数に応じて抵抗値の調整を行うことが可能である。オンにするスイッチの数を増やすと、並列に接続された抵抗器の数が増えるため、負荷回路９０Ａの抵抗値が低下する。例えば、抵抗器Ｒ１～Ｒ４の抵抗値が等しいと仮定する。この場合、２つのスイッチをオンにすると、１つのスイッチがオンになっている場合と比べ、負荷回路９０Ａの抵抗値が１／２になる。同様に、３つのスイッチをオンにすると、１つのスイッチがオンになっている場合と比べ、負荷回路９０Ａの抵抗値が１／３になる。さらに、４つのスイッチをオンにすると、１つのスイッチがオンになっている場合と比べ、負荷回路９０Ａの抵抗値が１／４になる。

【0096】

なお、負荷回路の複数の抵抗器の抵抗値は、必ず等しくなくてもよい。したがって、負荷回路は、抵抗値の異なる抵抗器を含んでいてもよい。

【0097】

同じ電源電位Ｖｄｄを使う場合、負荷回路９０Ａの抵抗値を大きくすると、リチャージ電流が小さくなる。また、負荷回路９０Ａの抵抗値を小さくすると、リチャージ電流を大きくすることができる。このように、本開示による受光装置、受光回路および測距装置では、負荷回路９０Ａ内でオンにするスイッチの数を変えることによって、リチャージ電流を調整してもよい。負荷回路９０Ａを使うと、高い精度でリチャージ電流を調整することが可能になる。

【0098】

図１２の例で示したように、本開示による受光回路は、受光素子と、基準電位と受光素子との間に並列に接続された複数の抵抗器と、それぞれが抵抗器と直列に接続されている複数のスイッチと、受光素子のフォトンとの反応時にパルスを生成するように構成された読み出し回路とを備えていてもよい。本開示による受光回路は、スイッチの切り替えに応じ、受光素子に供給される電流が調整されるように構成されていてもよい。上述の電源電位Ｖｄｄは、基準電位の一例である。上述のフォトダイオードＰＤは、受光素子の一例である。読み出し回路は、例えば、図３および図５に示した回路のうち、トランジスタＴＲ０、スイッチＳＷ１およびフォトダイオードＰＤを除いた部分に相当する。

【0099】

図１３の回路図は、電流値を調整可能な負荷回路の例を示している。図１３には、受光回路に接続された負荷回路９０Ｂが示されている。負荷回路９０Ｂは、スイッチＳＷ１を介して、フォトダイオードＰＤのカソードおよび信号線Ｌｉｎに接続されている。例えば、図３および図５の回路図におけるトランジスタＴＲ０を負荷回路９０Ｂに置き換えることが可能である。スイッチＳＷ１は、パッシブリチャージのイネーブル／ディスエーブルを切り替えるためのスイッチである。受光回路でパッシブリチャージのディスエーブルを行わない場合には、スイッチＳＷ１を省略し、負荷回路９０Ｂを直接フォトダイオードＰＤのカソードおよび信号線Ｌｉｎに接続してもよい。以下では、スイッチＳＷ１がオンであると仮定して、負荷回路９０Ｂを説明する。

【0100】

負荷回路９０Ｂは、電流源ＣＳと、トランジスタｔｒ０と、トランジスタｔｒ１と、トランジスタｔｒ３と、トランジスタｔｒ４と、スイッチｓｅ２と、スイッチｓｅ３と、スイッチｓｅ４とを備えている。電流源ＣＳとして、電流源トランジスタを使うことができる。電流源トランジスタとして、ＭＯＳトランジスタを使うことができる。ただし、電流源ＣＳの実装方法については、問わない。電流源ＣＳは、定電流源であってもよい。トランジスタｔｒ０～ｔｒ４は、ＰＭＯＳトランジスタである。スイッチｓｅ２～ｓｅ４は、電気的な接続先を接点ｃ０と接点ｃ１との間で切り替えることが可能なスイッチである。

【0101】

トランジスタｔｒ０～ｔｒ４のソースは、いずれも電源電位Ｖｄｄに接続されている。また、トランジスタｔｒ２～ｔｒ４のドレインは、スイッチＳＷ１を介してフォトダイオードＰＤおよび信号線Ｌｉｎに接続されている。トランジスタｔｒ０とトランジスタｔｒ１は、電源電位Ｖｄｄと、電流源ＣＳとの間の電流ｉｃｓをミラーするカレントミラー回路を形成している。このため、トランジスタｔｒ０のゲートとドレインが短絡されている。また、トランジスタｔｒ０のゲートは、信号線Ｌｃを介してトランジスタｔｒ１のゲートに接続されている。

【0102】

トランジスタｔｒ２のゲートには、スイッチｓｅ２が接続されている。また、トランジスタｔｒ３のゲートには、スイッチｓｅ３が接続されている。さらに、トランジスタｔｒ４のゲートには、スイッチｓｅ４が接続されている。スイッチｓｅ２～ｓｅ４の接点ｃ０は、いずれも電源電位Ｖｄｄに接続されている。また、スイッチｓｅ２～ｓｅ４の接点ｃ１は、いずれも信号線Ｌｃと接続されている。

【0103】

負荷回路９０Ｂ内のスイッチｓｅ２～ｓｅ４は、ＳＰＡＤアレイ２４０を制御する回路によって切り替え可能であるものとする。例えば、スイッチｓｅ２～ｓｅ４は、制御回路４０、制御回路２２０、ＳＰＡＤコントローラ２２１または外部処理回路３００の少なくともいずれかの回路によって切り替えられる。

【0104】

図１３の負荷回路９０Ｂは、トランジスタと、当該トランジスタのゲートに接続されたスイッチのペアを３つ含んでいる。ただし、トランジスタとスイッチのペアの数は、これとは異なっていてもよい。例えば、負荷回路は、トランジスタとスイッチのペアを、１以上の任意の数で含んでいてもよい。図１３の回路に、トランジスタとスイッチのペアを追加する場合、追加のトランジスタとスイッチの配線は、既存のトランジスタとスイッチの配線方法にしたがう。スイッチを追加する場合、接点ｃ０が電源電位Ｖｄｄに接続され、接点ｃ１が信号線Ｌｃに接続される。また、トランジスタを追加する場合、ゲートがスイッチに接続され、ソースが電源電位Ｖｄｄに接続され、ドレインが他のトランジスタのドレインに接続される。

【0105】

負荷回路９０Ｂでは、接点ｃ１側をオンにしたスイッチの数に応じて、電流値を調整することが可能である。例えば、接点ｃ１側をオンにしたスイッチの数が０である場合、受光回路には、電流源ＣＳの電流ｉｃｓに等しいリチャージ電流が供給される。接点ｃ１側をオンにしたスイッチが１つである場合、受光回路には、電流源ＣＳの電流の２倍（２×ｉｃｓ）のリチャージ電流が供給される。また、接点ｃ１側をオンにしたスイッチが２つである場合、受光回路には、電流源ＣＳの電流の３倍（３×ｉｃｓ）のリチャージ電流が供給される。さらに、接点ｃ２側をオンにしたスイッチが３つである場合、受光回路には、電流源ＣＳの電流の４倍（４×ｉｃｓ）のリチャージ電流が供給される。このように、本開示による受光装置、受光回路および測距装置では、負荷回路９０Ｂ内で接点ｃ１側をオンにするスイッチの数を変えることによって、リチャージ電流を調整してもよい。負荷回路９０Ｂを使うと、高い精度でリチャージ電流を調整することが可能になる。

【0106】

なお、上述の受光回路の極性を反転させた回路を使ってフォトン検出を行う場合、負荷回路９０Ｂの極性を反転させてもよい。図１３のＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換えることにより、負荷回路９０Ｂの極性を反転させることが可能である。

【0107】

図１３の例で示したように、本開示による受光回路は、受光素子と、電流源と、スイッチと、カレントミラー回路と、トランジスタとを備えていてもよい。スイッチは、基準電位に接続された第１接点側または受光素子に接続された第２接点側のいずれかをオンにすることが可能である。カレントミラー回路は、基準電位と電流源との間に流れる第１電流をミラーした第２電流を出力側より供給するように構成されている。トランジスタは、第１信号電極が基準電位に接続され、第２信号電極が受光素子およびカレントミラー回路の出力側に接続され、制御電極がスイッチに接続されている。

【0108】

ここで、第１接点は、例えば、上述のスイッチｓｅ２～ｓｅ４における接点ｃ０に相当する。第２接点は、例えば、上述のスイッチｓｅ２～ｓｅ４における接点ｃ１に相当する。カレントミラー回路は、例えば、上述のトランジスタｔｒ０とトランジスタｔｒ１によって形成されたカレントミラー回路である。カレントミラー回路の出力側は、例えば、トランジスタｔｒ１のドレインに相当する。第１信号電極は、例えば、ＭＯＳトランジスタのソースである。第２信号電極は、例えば、ＭＯＳトランジスタのドレインである。ただし、第１信号電極と第２信号電極とＭＯＳトランジスタの電極との対応関係は、反転していてもよい。制御電極は、例えば、ＭＯＳトランジスタのゲートである。

【0109】

また、図１３の例で示したように、本開示による受光回路は、スイッチおよびトランジスタを複数備えていてもよい。本開示による受光回路は、スイッチの切り替えに応じて受光素子に第１電流をＮ倍（Ｎは正の整数）した第３電流を受光素子に供給するように構成されていてもよい。また、本開示による受光回路は、受光素子のフォトンとの反応時にパルスを生成するように構成された読み出し回路をさらに備えていてもよい。

【0110】

ＳＰＡＤのリチャージ方法の制御時に、受光回路で使われる電源電位Ｖｄｄを変更してもよい。電源電位Ｖｄｄを変更することにより、パッシブリチャージ時におけるリチャージ電流を調整することができる。ＳＰＡＤアレイ内の画素に共通の電源電位が供給されている場合、短時間でＳＰＡＤアレイ内の全画素のリチャージ電流の設定を変更することができる。ただし、ＳＰＡＤアレイ内の画素に共通の電源電位が供給されない構成の受光装置および測距装置を使ってもよい。例えば、複数の電源回路を使って、ＳＰＡＤアレイ内の画素に電源電位を供給してもよい。

【0111】

本開示による受光装置および測距装置では、電源電位Ｖｄｄの値を調整可能な電源回路と、上述の負荷回路９０Ａまたは９０Ｂを組み合わせて使ってもよい。複数の構成要素を組み合わせて使い、受光回路で幅広い範囲のリチャージ電流値を設定することが可能となる。

【0112】

負荷回路の設定および電源回路の設定を最適化することによって、受光装置または測距装置におけるデッドタイムを最小化させることが可能である。以下では、負荷回路の設定および電源回路の設定を決定する処理の例を説明する。

【0113】

図１４のフローチャートは、負荷回路の設定を決定する処理の例を示している。以下では、図１４のフローチャートを参照しながら、処理を説明する。

【0114】

はじめに、ＳＰＡＤアレイ２４０が起動される（ステップＳ２０１）。そして、計測回路３０は、ＳＰＡＤアレイ２４０内の複数の受光回路におけるエラーをカウントする（ステップＳ２０２）。ステップＳ２０２におけるエラーの判定および検出は、例えば、上述のエラー検出器２１または計測回路３０によって行われる。エラー検出器２１がエラーを検出する場合、後段の計測回路３０は、エラー信号によってＳＰＡＤアレイ２４０内におけるエラー判定数の情報を得ることができる。ここで、計測回路３０は、エラーの種類を特定するエラーコードごとにエラー判定数をカウントしてもよい。

【0115】

例えば、ＳＰＡＤアレイ２４０内のエラー判定数またはエラーコードごとのエラー判定数の少なくともいずれかを含む情報をエラー情報とよぶものとする。計測回路３０で得られたエラー情報は、制御回路４０（制御回路２２０）に転送される。発光素子を有する測距装置が使われている場合、ステップＳ２０２の実行期間中に発光素子の発光を停止することができる。これにより、発光素子による影響を排除することができる。

【0116】

制御回路４０は、エラーのカウントが基準の範囲内であるか否かを判定する（ステップＳ２０３）。例えば、制御回路４０は、ＳＰＡＤアレイ２４０内のエラー判定数がしきい値未満であるか否かを判定してもよい。また、制御回路４０は、エラーコード別のエラー判定数をしきい値と比較し、エラーのカウントが基準の範囲内であるか否かを判定してもよい。例えば、制御回路４０は、ステップＳ２０３でエラー判定数およびエラーコードに基づき、リチャージ電流が過少なのか、あるいはリチャージ電流が過大なのかを推定することができる。

【0117】

ステップＳ２０３での判定の結果に応じて、実行される処理が分岐する。制御回路４０がエラーのカウントが基準の範囲内であると判定した場合（ステップＳ２０３のＹＥＳ）、調整処理は、完了する（ステップＳ２０５）。ステップＳ２０５の後、測距装置は、発光素子から光を物体ＯＢＪに照射し、測距処理を開始してもよい。

【0118】

制御回路４０がエラーのカウントが基準の範囲外であると判定した場合（ステップＳ２０３のＮＯ）、制御回路４０は、リチャージ電流または負荷回路の抵抗値の少なくともいずれかを変更する（ステップＳ２０４）。ステップＳ２０３の判定が否定的となる場合の例としては、エラー判定数がしきい値より多い場合、特定のエラーコードのエラー判定数がしきい値より多い場合が挙げられる。上述のように、ＳＰＡＤコントローラ２２１がＳＰＡＤアレイ２４０内のそれぞれの受光回路の設定変更を行ってもよい。この場合、制御回路４０は、ＳＰＡＤコントローラ２２１に設定の変更対象となる画素（受光回路）のアドレスと、設定内容とを通知してもよい。

【0119】

例えば、リチャージ電流の大きさが不足していると判定される場合、制御回路４０は、受光回路におけるリチャージ電流をより大きく変更することができる。この場合、制御回路４０は、負荷回路における抵抗値をより小さく変更してもよい。負荷回路として、例えば、図１２の負荷回路９０Ａまたは図１３の負荷回路９０Ｂを使うことができる。また、ＳＰＡＤアレイ２４０内の受光回路において、図４のグラフ６２に示した現象が検出され、リチャージ電流が大きすぎると判定される場合、制御回路４０は、受光回路におけるリチャージ電流をより小さく変更することができる。この場合、制御回路４０は、負荷回路における抵抗値をより大きく変更してもよい。

【0120】

ステップＳ２０４の処理が完了したら、ステップＳ２０２およびステップＳ２０３の処理が再び実行される。すなわち、再び複数の受光回路におけるエラーがカウントされ、エラーのカウントが基準の範囲内であるか否かが判定される。エラーのカウントが基準の範囲内となったら（ステップＳ２０３のＹＥＳ）、キャリブレーション処理は、完了する（ステップＳ２０５）。ステップＳ２０５の後、測距装置は、発光素子から光を物体ＯＢＪに照射し、測距処理を開始してもよい。

【0121】

上述の図１４の処理の実行タイミングは、装置のキャリブレーション時に限定されない。したがって、装置のキャリブレーション時以外のタイミングに、図１４の処理を実行してもよい。例えば、装置の動作開始後に、図１２の負荷回路９０Ａにおける抵抗値を調整してもよい。

【0122】

図１５のフローチャートは、電源回路の設定を決定する処理の例を示している。以下では、図１５のフローチャートを参照しながら、処理を説明する。

【0123】

はじめに、ＳＰＡＤアレイ２４０が起動される（ステップＳ２１１）。そして、計測回路３０は、ＳＰＡＤアレイ２４０内の複数の受光回路におけるエラーをカウントする（ステップＳ２１２）。ステップＳ２１２におけるエラーの判定および検出は、例えば、上述のエラー検出器２１または計測回路３０によって実行される。エラー検出器２１がエラーを検出する場合、後段の計測回路３０は、エラー信号によってＳＰＡＤアレイ２４０内におけるエラー情報を得ることができる。

【0124】

計測回路３０で得られたエラー情報は、制御回路４０（制御回路２２０）に転送される。発光素子を有する測距装置が使われている場合、ステップＳ２０２では発光素子の発光を止めることができる。これにより、発光素子の影響を排除することができる。

【0125】

制御回路４０は、エラーのカウントが基準の範囲内であるか否かを判定する（ステップＳ２１３）エラー情報に基づく判定が行われるのであれば、ステップＳ２１３における詳細な判定方法については、問わない。

【0126】

ステップＳ２１３での判定の結果に応じて、実行される処理が分岐する。制御回路４０がエラーのカウントが基準の範囲内であると判定した場合（ステップＳ２１３のＹＥＳ）、調整処理は、完了する（ステップＳ２１５）。ステップＳ２１５の後、測距装置は、発光素子から光を物体ＯＢＪに照射し、測距処理を開始してもよい。

【0127】

制御回路４０がエラーのカウントが基準の範囲外であると判定した場合（ステップＳ２１３のＮＯ）、制御回路４０は、電源回路を制御し、ＳＰＡＤアレイ２４０の電源電圧を変更する（ステップＳ２１４）。ステップＳ２１３の判定が否定的となる場合の例としては、エラー判定数がしきい値より多い場合、特定のエラーコードのエラー判定数がしきい値より多い場合が挙げられる。制御回路４０に代わって、ＳＰＡＤコントローラ２２１または外部処理回路３００が電源回路の設定変更を行ってもよい。また、複数の電源回路がＳＰＡＤアレイ２４０に接続されている場合、ステップＳ２１４で少なくともいずれかの電源回路の設定変更を行ってもよい。

【0128】

例えば、リチャージ電流の大きさが不足していると判定される場合、制御回路４０は、電源回路を制御し、ＳＰＡＤアレイ２４０内で使われる電源電位Ｖｄｄをより高く変更することができる。これにより、それぞれの受光回路におけるリチャージ電流を増やすことができる。また、ＳＰＡＤアレイ２４０内の受光回路において、図４のグラフ６２に示した現象が検出され、リチャージ電流が過大であると判定される場合、制御回路４０は、電源回路を制御し、ＳＰＡＤアレイ２４０内で使われる電源電位Ｖｄｄをより低く変更することができる。これにより、ＳＰＡＤアレイ２４０内の受光回路におけるリチャージ電流を減らすことができる。

【0129】

ステップＳ２０４の処理が完了したら、ステップＳ２０２およびステップＳ２０３の処理が再び実行される。すなわち、再び複数の受光回路におけるエラーがカウントされ、エラーのカウントが基準の範囲内であるか否かが判定される。エラーのカウントが基準の範囲内となったら（ステップＳ２０３のＹＥＳ）、調整処理は、完了する（ステップＳ２０５）。ステップＳ２０５の後、測距装置は、発光素子から光を物体ＯＢＪに照射し、測距処理を開始してもよい。

【0130】

上述の図１５の処理の実行タイミングは、装置のキャリブレーション時に限定されない。したがって、装置のキャリブレーション時以外のタイミングに、図１５の処理を実行してもよい。例えば、装置の動作開始後に、電源回路が供給する電源電位Ｖｄｄの値を調整してもよい。

【0131】

図１６のテーブルＴ３は、ＳＰＡＤアレイ２４０で複数の値の電源電位Ｖｄｄを使ったときにおけるエラー判定数を示している。例えば、計測回路３０または制御回路４０は、異なる電源電位Ｖｄｄを使ってエラー判定数を計測し、テーブルＴ３を生成する。図１６を参照すると、より高い電源電位Ｖｄｄが設定されたときにエラー判定数が少なくなっている。例えば、制御回路４０は、エラー判定数のしきい値ｔｈ_ｅに基づいて電源電位Ｖｄｄの調整を行ってもよい。この場合、制御回路４０は、電源電位Ｖｄｄ_１を使ったときのエラー判定数ｅ_ｄ１をしきい値ｔｈ_ｅと比較する。ｅ_ｄ１＞ｔｈ_ｅである場合、制御回路４０は、電源電位をＶｄｄ_２（Ｖｄｄ_１≠Ｖｄｄ_２）に変更する。制御回路４０は、エラーコードの情報に基づいてＶｄｄ_１より高いＶｄｄ_２を使うのか、あるいはＶｄｄ_１より低いＶｄｄ_２を使うのかを決めることができる。そして、制御回路４０によってエラー判定数がしきい値より少ないと判定されたら、そのときの電源電位を使って測距を行うことができる。

【0132】

例えば、調整処理でテーブルＴ３のデータが得られた場合、しきい値ｔｈ_ｅとしてエラー判定数３を使うことができる。ただし、しきい値は、これとは異なっていてもよい。なお、図１６のテーブルに含まれる電源電位の値は例にしかすぎず、受光回路で使用されるリ電源電位の値を限定することを意図したものではない。

【0133】

なお、複数の電源電位を使ってエラー判定数の計測を行う場合、受光回路で使用可能な最も高い電源電位Ｖｄｄ_ｍａｘからエラー判定数の計測を開始してもよいし、受光回路で使用可能な最も低い電源電位Ｖｄｄ_ｍｉｎからエラー判定数の計測を開始してもよい。また、Ｖｄｄ_ｍａｘとＶｄｄ_ｍｉｎとの間にある値の電源電位よりエラー判定数の計測を開始してもよい。すなわち、調整処理の開始時における電源電位については、限定しない。

【0134】

制御回路４０は、エラー判定数がしきい値ｔｈ_ｅより少なくなった後に調整処理を継続してもよい。例えば、デッドタイムの短縮のため、可能な限り大きいリチャージ電流を使うことが望まれる場合、より高い電源電位を使ってエラー判定数をカウントし、当該エラー判定数をしきい値ｔｈ_ｅと比較することができる。電源電位の変更後においてもエラー判定数がしきい値ｔｈ_ｅより少ない場合、より高い電源電位を使って測距を行うことができる。また、消費電力の抑制のため、可能な限り低い電源電位を使うことが望まれる場合、より低い電源電位を使ってエラー判定数をカウントし、当該エラー判定数をしきい値ｔｈ_ｅと比較することができる。電源電位の変更後においてもエラー判定数がしきい値ｔｈ_ｅより少ない場合、より低い電源電位を使って測距を行うことができる。

【0135】

本開示による受光装置は、受光素子を含む受光回路と、受光回路に電源電位を供給するように構成された電源回路と、フォトンとの反応で受光回路が出力する信号に基づいて電源回路が供給する電源電位を制御するように構成された制御回路とを備えていてもよい。

【0136】

上述のように、本開示による受光装置は、受光回路に接続され、受光素子にリチャージ電流を供給する負荷回路をさらに備えていてもよい。この場合、制御回路は、フォトンとの反応で受光回路が出力する信号に基づいて負荷回路のリチャージ電流または負荷回路の抵抗値の少なくともいずれかを含むパラメータを変更するように構成されていてもよい。

【0137】

また、本開示による受光装置は、複数の受光回路を備えていてもよい。この場合、制御回路は、複数の受光回路が出力する信号に基づき、電源回路の電源電位または少なくともいずれかの受光回路に接続された負荷回路のパラメータのうち、少なくともいずれかを変更するように構成されていてもよい。

【0138】

また、本開示による受光装置は、受光回路が出力する信号の波形に基づいてエラー判定するように構成されたエラー検出器をさらに備えていてもよい。エラー検出器として、上述のエラー検出器２１または計測回路３０を使うことができる。この場合、制御回路は、複数の受光回路から出力された信号におけるエラー判定数に基づいて電源回路の電源電位または少なくともいずれかの受光回路に接続された負荷回路のパラメータのうち、少なくともいずれかを変更するように構成されていてもよい。

【0139】

また、本開示による受光装置では、少なくともいずれかの受光回路がパッシブリチャージを行うように構成されていてもよい。この場合、制御回路は、エラー判定数が第１しきい値未満となるように受光回路のリチャージ電流を調整するように構成されている。

【0140】

さらに、本開示による受光装置では、少なくともいずれかの受光回路がアクティブリチャージを行うように構成されていてもよい。この場合、制御回路は、エラー判定数に基づいて受光回路でアクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されている。

【0141】

エラー検出器は、パルス幅が第２しきい値を超える信号またはパルスどうしの間隔が第３しきい値未満である信号の少なくともいずれかをエラー判定するように構成されていてもよい。また、本開示による受光装置では、受光素子としてアバランシェフォトダイオードを使ってもよい。

【0142】

次に、受光回路から出力信号がエラー判定された場合に、当該信号を補正する機能を備えた受光装置の例について説明する。

【0143】

図１７のブロック図は、変形例２による測距装置の例を示している。図１７の受光装置１０２では、サンプラ２０と、計測回路３０のそれぞれの入力端子との間に、エラー補正回路２２が接続されている。エラー補正回路２２は、サンプラ２０から出力された電圧信号のうち、エラー状態と判定された電圧信号を補正するように構成されている。エラー補正回路２２は、エラー検出器２１に、エラー判定された電圧信号を、エラー状態でない電圧信号に変換する機能を追加したものに相当する。エラー補正回路２２は、例えば、サンプラ２０とともに回路ブロック２４１に配置されている。エラー検出器２１がエラー補正回路２２に代わっている点を除けば、受光装置１０２の構成および機能は、上述の受光装置１０１と同様である。

【0144】

図１７に示した受光装置の構成は、一例にしかすぎない。例えば、エラー補正回路２２を、受光回路１１と、サンプラ２０との間に接続してもよい。また、サンプラ２０の機能およびエラー補正回路２２の機能が統合された回路を、それぞれの受光回路１１と、計測回路３０の入力端子との間に接続してもよい。また、それぞれの信号線ｌ＿ｒｄごとにエラー補正回路２２を用意せず、複数の信号線ｌ＿ｒｄを共通のエラー補正回路に接続してもよい。この場合、ひとつのエラー補正回路が複数の信号線ｌ＿ｒｄのエラー判定と信号の補正を行う必要があるが、必要な回路面積を削減することが可能になる。なお、エラー判定された電圧信号を、エラー状態でない電圧信号に変換する機能は、計測回路３０の入力段に実装されていてもよい。この場合、計測回路３０は、エラー検出器２１から受信したエラー信号に基づいて、受光回路１１から出力された電圧信号の補正を行うことができる。すなわち、計測回路３０がエラー補正回路２２を含む構成を採用することも可能である。

【0145】

なお、受光回路１１の構成については、問わない。例えば、受光回路１１として上述の図３および図５に示した受光回路を使うことができる。受光回路１１は、リチャージ回路であってもよいし、アクティブリチャージ回路であってもよい。また、複数の受光回路１１内に異なる構成の回路が混在していてもよい。

【0146】

図１８および図１９のグラフは、図１７の受光装置１０２における電圧波形の補正処理の例を示している。いずれのグラフにおいても、横軸は、時刻を示している。

【0147】

図１８のグラフ７３は、エラー補正回路２２の入力電圧Ｖａｉ、エラー補正回路２２の出力電圧Ｖａｏおよびエラー信号Ｖｅｓの波形を示している。グラフ７３は、受光回路１１でパッシブリチャージが行われているが、リチャージにかかる時間が長くなりすぎている。このため、グラフ７３では、受光回路１１から出力されるパルス幅が大きくなりすぎている。例えば、エラー補正回路２２は、受光回路１１から出力された電圧信号におけるパルスの立ち上がりを検出する。そして、エラー補正回路２２は、パルス幅を監視する。エラー補正回路２２は、エラー判定の行われるまで、入力された信号をそのまま出力する。エラー補正回路２２は、パルス幅がしきい値ｔ＿ｈを超えた場合、エラー判定をする。エラー補正回路２２は、パルスの検出中にエラー判定を行ったら、当該パルスのうち、しきい値ｔ＿ｈを超える部分をマスキングする。

【0148】

グラフ７３の例において、エラー補正回路２２は、パルスの立ち上がりから期間ｔ＿ｈの部分でＨＩＧＨの電圧を出力している。そして、エラー補正回路２２は、パルス幅がｔ＿ｈを超えた後に相当する期間ｔ＿ｍ１の部分でＬＯＷの電圧を出力する。このように、エラー補正回路２２は、受光回路１１がしきい値ｔ＿ｈを超えるパルス幅のパルスを出力した場合であっても、パルス幅がしきい値ｔ＿ｈに等しいパルスに補正することができる。なお、グラフ７３の例では、パルスがマスキングされている期間ｔ＿ｍ１に、エラー信号Ｖｅｓの電圧がＨＩＧＨになっている。これにより、後段の計測回路３０に、エラー判定が行われた旨を通知することが可能となる。なお、エラー補正回路２２は、計測回路３０にエラーコードを通知してもよい。

【0149】

エラー補正回路２２は、周期ｔ＿ｓで入力電圧Ｖａｉをサンプリングし、サンプリングされた電圧が連続してｎ＿ｈ回ＨＩＧＨレベルであった場合に、エラー判定を行うことができる。ここで、ｔ＿ｈ＝ｔ＿ｓ×ｎ＿ｈの関係が満たされるように、ｔ＿ｓおよびｎ＿ｈの値を設定することができる。例えば、ｔ＿ｓ＝１ナノ秒、ｎ＿ｈ＝１０、ｔ＿ｈ＝１０ナノ秒に設定することが可能である。ただし、これとは異なる方法によって、エラー判定を行ってもよい。

【0150】

図１９のグラフ７４は、エラー補正回路２２の入力電圧Ｖａｉ、エラー補正回路２２の出力電圧Ｖａｏおよびエラー信号Ｖｅｓの波形を示している。グラフ７４の例では、受光回路１１でアクティブリチャージが行われている。グラフ７４の例では、グラフ６４またはグラフ６７に例示した現象によって受光回路１１の出力電圧（すなわち、エラー補正回路２２の入力電圧Ｖａｉ）がハンチングしている。エラー補正回路２２は、エラー判定の行われるまで、入力された信号をそのまま出力する。例えば、エラー補正回路２２は、入力電圧Ｖａｉにおけるパルスの立ち下がり後に、入力電圧Ｖａｉがしきい値ｔ＿ｌより短い期間ＬＯＷとなっている場合、エラー判定をする。エラー補正回路２２は、エラー判定をしたら、ＨＩＧＨのエラー信号Ｖｅｓを出力してもよい。また、エラー補正回路２２は、エラーコードを計測回路３０に通知してもよい。エラー補正回路２２は、エラー判定後に所定の期間ｔ＿ｍ２、パルスをマスキングする。

【0151】

グラフ７４の例において、エラー補正回路２２は、エラー判定後の期間ｔ＿ｍ２において、ＬＯＷレベルの電圧を出力している。この期間ｔ＿ｍ２をマスキング期間とよぶものとする。エラー判定後、マスキング期間ｔ＿ｍ２を経過すると、エラー補正回路２２は、再び、入力された信号をそのまま出力する。例えば、グラフ７４では、マスキング期間ｔ＿ｍ２の経過後、エラー補正回路２２は、再びパルスを出力している。マスキング期間ｔ＿ｍ２として、例えば、しきい値ｔ＿ｌより大きい値を設定することができる。

【0152】

また、エラー補正回路２２は、入力電圧Ｖａｉにおけるエラー判定の状況に応じて、マスキング期間ｔ＿ｍ２を調整してもよい。例えば、グラフ７４の入力電圧Ｖａｉでは、初回のパルスの到来後、しきい値ｔ＿ｌより短い間隔で３つのパルスが到来している。このため、エラー補正回路２２は、白い矢印で示されたタイミングで、続けて３回エラー判定をすることになる。ただし、エラー補正回路２２は、最後にエラー判定がされてから、期間ｔ＿ｒ、エラー判定がされない場合に、エラー状態を解除することができる。エラー状態が解除されたら、エラー補正回路２２は、再び入力されたパルスをそのまま出力する。グラフ７４の例のように、エラー補正回路２２は、エラー状態を解除したとき、エラー信号ＶｅｓをＬＯＷにしてもよい。なお、エラー補正回路２２は、期間ｔ＿ｍ２の間、連続的にＨＩＧＨのエラー信号Ｖｅｓを出力する代わりに、エラー判定がされるたびに、不連続なＨＩＧＨのエラー信号Ｖｅｓを出力してもよい。

【0153】

例えば、エラー補正回路２２は、周期ｔ＿ｓで信号の電圧をサンプリングし、サンプリングされた電圧が連続してＬＯＷとなった回数がｎ＿ｌ回より少ない場合にエラー判定を行うことができる。ｔ＿ｌ＝ｔ＿ｓ×ｎ＿ｌの関係が満たされるよう、ｔ＿ｓおよびｎ＿ｌの値を設定することができる。ただし、エラー補正回路２２は、これとは異なる方法によって、エラー判定を行ってもよい。

【0154】

ここでは、受光回路１１が、フォトンの検出時にＨＩＧＨレベル（正極性）のパルスを出力する場合におけるエラー判定およびエラー補正について説明した。ただし、エラー補正回路２２は、受光回路１１がＬＯＷレベル（負極性）のパルスを出力する場合にも、エラー判定を行うことが可能である。その場合、エラー補正回路２２は、上述の説明におけるＨＩＧＨをＬＯＷに、ＬＯＷをＨＩＧＨに、パルスの立ち下がりをパルスの立ち上がりに、パルスの立ち上がりをパルスの立ち下がりに、それぞれ置き換えた動作を行えばよい。

【0155】

エラー補正回路２２を備えた受光装置１０２を使った場合でも、上述のフローチャートまたはテーブルを使った、受光回路、パルス生成器または電源回路の調整処理を実行することが可能である。

【0156】

このように、本開示による受光装置は、受光回路が出力する信号の波形に基づきエラー判定をし、エラー判定をされた信号の波形を補正するように構成されたエラー補正回路をさらに備えていてもよい。エラー補正回路として、例えば、上述のエラー補正回路２２または計測回路３０を使うことができる。この場合、エラー補正回路は、パルス幅が第２しきい値を超える信号またはパルスどうしの間隔が第３しきい値未満である信号の少なくともいずれかをエラー判定するように構成されていてもよい。受光装置がエラー補正回路を備える場合、制御回路は、複数の受光回路から出力された信号におけるエラー判定数に基づいて電源回路の電源電位または少なくともいずれかの受光回路に接続された負荷回路のパラメータのうち、少なくともいずれかを変更するように構成されていてもよい。

【0157】

図２０のブロック図は、変形例３による測距装置の例を示している。図２０には、受光装置２０２と、外部処理回路３００が示されている。受光装置２０２は、受光装置２００（図１）の構成要素うち、制御回路２２０と電源回路２５６を省略したものに相当する。受光装置２０２の処理回路２３０は、転送回路２１１および端子Ｓ＿ＯＵＴを介して、外部処理回路３００に接続されている。また、受光装置２０２のＳＰＡＤコントローラ２２１は、端子Ｓ＿ＩＮおよび通信回路２１０を介して、外部処理回路３００に接続されている。図２０のように、ＳＰＡＤアレイ２４０に電源電位Ｖｄｄを供給する回路として、外部の電源回路２５７を使ってもよい。電源回路２５７は、端子ＰＷＲを介して、測距装置２０４内のＳＰＡＤアレイ２４０に接続されている。また、電源回路２５７は、制御用の信号線を介して外部処理回路３００に接続されている。外部処理回路３００は、電源回路２５７に制御信号を送信することによって、電源電位Ｖｄｄの値を変更する。

【0158】

外部処理回路３００は、例えば、ＡＳＩＣまたは、ＦＰＧＡなどのハードウェア回路である。ただし、外部処理回路３００は、ＣＰＵ（中央処理装置）と、ストレージを備えるコンピュータであってもよい。この場合、外部処理回路３００は、ストレージに保存されたプログラムをＣＰＵ上で実行することによって、各種の機能を提供する。

【0159】

外部処理回路３００は、図１の制御回路２２０（図８および図１７の制御回路４０）に相当する機能を実行する。すなわち、受光装置２０２とは、別個の外部処理回路３００がそれぞれの受光回路１１の設定および電源回路の設定を行ってもよい。なお、外部処理回路３００と、受光装置２０２との間の通信は、有線で行われてもよいし、無線によって行われてもよい。

【0160】

図２１のブロック図は、変形例４による受光装置の例を示している。本開示による受光装置は、図１および図２０に示した装置のように、発光素子および距離計算部を備えた測距装置であってもよい。ただし、本開示による受光装置は、必ず測距機能を備えていなくてもよい。例えば、図２１の受光装置２０１のように、距離計算部２３３およびトリガ回路２５４が省略された装置を使ってもよい。受光装置２０１は、ＳＰＡＤアレイ２４０によるフォトンの検出と、ヒストグラムの生成を行うことができる。受光装置２０１を他の装置に接続し、距離計算部、トリガ回路、発光素子に相当する機能を追加してもよい。また、受光装置２０１を、ＳＰＡＤアレイ２４０の設定と電源電位を決める装置として使うことができる。この場合、他の測距装置は、受光装置２０１が決定したＳＰＡＤアレイ２４０の設定と電源電位に基づいて測距を行うことができる。

【0161】

以下では、ＳＰＡＤアレイ２４０内の画素として使用可能なその他の受光回路の例について説明する。

【0162】

図２２の回路図は、変形例５による回路の例を示している。図２２の受光回路１２は、受光回路１０のトランジスタＴＲ２およびスイッチＳＷ３を省略した回路に相当する。すなわち、受光回路１２では、受光回路１０のうち、トランジスタＴＲ１の状態をラッチする部分が省略されている。受光回路１２では、ＳＷ１をＯＮに、ＳＷ２をＯＦＦに設定すると、パッシブリチャージが行われる。また、受光回路１２では、ＳＷ１をＯＦＦに、ＳＷ２をＯＮに設定すると、アクティブリチャージが行われる。なお、受光回路１２では、ＳＷ１とＳＷ２の両方をＯＮに設定すると、パッシブリチャージと、アクティブリチャージの両方が行われる。なお、受光回路１２の動作は、トランジスタＴＲ１の状態をラッチする動作がなくなる点を除けば、上述の受光回路１０と同様となる。

【0163】

図２３の回路図は、変形例６による回路の例を示している。図２３の受光回路１４は、受光回路１０の負荷素子９０（トランジスタＴＲ０）を省略した回路に相当する。すなわち、受光回路１４は、アクティブリチャージ専用の回路である。受光回路１４の動作は、受光回路１０において、スイッチＳＷ１がＯＦＦ、スイッチＳＷ２がＯＮ、スイッチＳＷ３がＯＮに設定されている場合（テーブル７０のスイッチ設定ｓｔ１）と同様となる。

【0164】

本開示による測距装置は、発光素子と、複数の受光回路と、複数の受光回路に電源電位を供給するように構成された電源回路と、発光素子が発光していない期間に、フォトンとの反応で複数の受光回路が出力する信号に基づいて電源電位を制御するように構成された制御回路とを備えていてもよい。また、本開示による測距装置は、それぞれの受光回路に接続され、受光回路内の受光素子にリチャージ電流を供給する負荷回路をさらに複数備えていてもよい。この場合、制御回路は、信号に基づいて複数の負荷回路の抵抗値またはリチャージ電流の少なくともいずれかを制御するように構成されていてもよい。

【0165】

また、本開示による測距装置の制御回路は、信号に基づいて少なくともいずれかの受光回路においてアクティブリチャージ用のパルスが生成される時間遅れを調整するように構成されていてもよい。

【0166】

本開示による受光装置、測距装置および受光回路を使うと、デッドタイムを最小化する設定を行ってから測距を開始するができる。このため、高い精度でフォトン検出または測距を行うことが可能となる。本開示による受光装置、測距装置および受光回路では、複数の方式の少なくともいずれかを選択してリチャージ電流を調整してもよい。例えば、複数の受光回路におけるエラー判定数に応じて、電源回路が複数の受光回路に供給する電源電位を調整してもよい。ＳＰＡＤアレイ内に共通の電源電位が供給されている場合、短時間でＳＰＡＤアレイ全体のリチャージ電流を変更することができる。

【0167】

また、ＳＰＡＤアレイは、受光回路に抵抗値が調整可能な負荷回路または電流値が調整可能な負荷回路が接続された画素を含んでいてもよい。これにより、個別の画素の単位で、リチャージ電流の値をより高い精度で調整することができる。例えば、ＳＰＡＤアレイ内の領域ごとに、リチャージ電流を調整することが容易となる。これにより、高い品質の距離画像を得ることができるようになる。本開示による受光装置、受光回路および測距装置を使うと、消費電力を抑制しつつ、測距性能を高めることができる。

【0168】

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

【0169】

図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【0170】

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

【0171】

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

【0172】

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

【0173】

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

【0174】

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

【0175】

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

【0176】

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

【0177】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0178】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

【0179】

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

【0180】

図２５は、撮像部１２０３１の設置位置の例を示す図である。

【0181】

図２５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

【0182】

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

【0183】

なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

【0184】

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

【0185】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0186】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが動作パラメータ以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

【0187】

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

【0188】

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、撮像部１２０３１に適用され得る。例えば、撮像部１２０３１に、図１の受光装置２００および図２の発光素子２５５を実装することができる。また、撮像部１２０３１に、受光装置２００～２０２の少なくともいずれかを実装してもよい。撮像部１２０３１に、本開示に係る技術を適用することにより、より高い精度で測距を行うことができる。これにより、車両１２１００の安全性を高めることが可能となる。

【0189】

なお、本技術は、以下のような構成をとることができる。
（１）
受光素子を含む受光回路と、
前記受光回路に電源電位を供給するように構成された電源回路と、
フォトンとの反応で前記受光回路が出力する信号に基づいて前記電源回路が供給する前記電源電位を制御するように構成された制御回路と
を備える受光装置。
（２）
前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路をさらに備え、
前記制御回路は、前記信号に基づいて前記負荷回路の前記リチャージ電流または前記負荷回路の抵抗値の少なくともいずれかを含むパラメータを変更するように構成されている、
（１）に記載の受光装置。
（３）
複数の前記受光回路を備え、
前記制御回路は、複数の前記受光回路が出力する前記信号に基づき、前記電源回路の前記電源電位または少なくともいずれかの前記受光回路に接続された前記負荷回路の前記パラメータのうち、少なくともいずれかを変更するように構成されている、
（２）に記載の受光装置。
（４）
前記受光回路が出力する前記信号の波形に基づいてエラー判定するように構成されたエラー検出器をさらに備え、
前記制御回路は、複数の前記受光回路から出力された前記信号におけるエラー判定数に基づいて前記電源回路の前記電源電位または少なくともいずれかの前記受光回路に接続された前記負荷回路の前記パラメータのうち、少なくともいずれかを変更するように構成されている、
（３）に記載の受光装置。
（５）
少なくともいずれかの前記受光回路は、パッシブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数が第１しきい値未満となるように前記受光回路の前記リチャージ電流を調整するように構成されている、
（４）に記載の受光装置。
（６）
少なくともいずれかの前記受光回路は、アクティブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数に基づいて前記受光回路で前記アクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されている、
（４）または（５）に記載の受光装置。
（７）
前記エラー検出器は、パルス幅が第２しきい値を超える前記信号またはパルスどうしの間隔が第３しきい値未満である前記信号の少なくともいずれかをエラー判定するように構成されている、
（４）ないし（６）のいずれか一項に記載の受光装置。
（８）
前記受光回路が出力する前記信号の波形に基づきエラー判定をし、前記エラー判定をされた前記信号の波形を補正するように構成されたエラー補正回路をさらに備える、
（３）ないし（７）のいずれか一項に記載の受光装置。
（９）
前記エラー補正回路は、パルス幅が第２しきい値を超える前記信号またはパルスどうしの間隔が第３しきい値未満である前記信号の少なくともいずれかをエラー判定するように構成されている、
（８）に記載の受光装置。
（１０）
前記制御回路は、複数の前記受光回路から出力された前記信号におけるエラー判定数に基づいて前記電源回路の前記電源電位または少なくともいずれかの前記受光回路に接続された前記負荷回路の前記パラメータのうち、少なくともいずれかを変更するように構成されている、
（８）に記載の受光装置。
（１１）
少なくともいずれかの前記受光回路は、パッシブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数が第１しきい値未満となるように前記受光回路の前記リチャージ電流を調整するように構成されている、
（１０）に記載の受光装置。
（１２）
少なくともいずれかの前記受光回路は、アクティブリチャージを行うように構成されており、
前記制御回路は、前記エラー判定数に基づいて前記受光回路で前記アクティブリチャージのためにパルスが生成される時間遅れを調整するように構成されている、
（１０）または（１１）に記載の受光装置。
（１３）
前記受光素子は、アバランシェフォトダイオードである、
（１）ないし（１２）のいずれか一項に記載の受光装置。
（１４）
発光素子と、
受光素子を含む複数の受光回路と、
前記複数の受光回路に電源電位を供給するように構成された電源回路と、
前記発光素子が発光していない期間に、フォトンとの反応で複数の前記受光回路が出力する信号に基づいて前記電源電位を制御するように構成された制御回路とを備える、
測距装置。
（１５）
それぞれの前記受光回路に接続され、前記受光素子にリチャージ電流を供給する負荷回路をさらに複数備え、
前記制御回路は、前記信号に基づいて複数の前記負荷回路の抵抗値または前記リチャージ電流の少なくともいずれかを制御するように構成されている、
（１４）に記載の測距装置。
（１６）
前記制御回路は、前記信号に基づいて少なくともいずれかの前記受光回路においてアクティブリチャージ用のパルスが生成される時間遅れを調整するように構成されている、
（１４）または（１５）に記載の測距装置。
（１７）
受光素子と、
電流源と、
基準電位に接続された第１接点側または前記受光素子に接続された第２接点側のいずれかをオンにすることが可能なスイッチと、
前記基準電位と前記電流源との間に流れる第１電流をミラーした第２電流を出力側より供給するように構成されたカレントミラー回路と、
第１信号電極が前記基準電位に接続され、第２信号電極が前記受光素子および前記カレントミラー回路の前記出力側に接続され、制御電極が前記スイッチに接続されているトランジスタと
を備えた受光回路。
（１８）
前記スイッチおよび前記トランジスタを複数備え、
前記スイッチの切り替えに応じて前記受光素子に前記第１電流をＮ倍（Ｎは正の整数）した第３電流を前記受光素子に供給するように構成されている、
（１７）に記載の受光回路。
（１９）
前記受光素子のフォトンとの反応時にパルスを生成するように構成された読み出し回路をさらに備える、
（１７）または（１８）に記載の受光回路。
（２０）
受光素子と、
基準電位と前記受光素子との間に並列に接続された複数の抵抗器と、
それぞれが前記抵抗器と直列に接続されている複数のスイッチと、
前記受光素子のフォトンとの反応時にパルスを生成するように構成された読み出し回路とを備え、
前記スイッチの切り替えに応じ、前記受光素子に供給される電流が調整されるように構成されている、
受光回路。

【0190】

本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

【符号の説明】

【0191】

ＯＢＪ 物体
１ 検出部
１０、１２、１３、 受光回路
１１ 受光回路
２０ サンプラ
２１ エラー検出器
２２ エラー補正回路
３０ 計測回路
４０ 制御回路
５０、５１、５２、５３、５４、５５、５６ 画素
７５、７６ 遮光部
８０、８１ 開口面
９０ 負荷素子
９１、９１、９２ アクティブリチャージ回路
１００、１０１、１０２ 受光装置
２００ 測距装置
２５５ 発光素子
２５６ 電源回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】