特許7562719 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニーセミコンダクタソリューションズ株式会社の特許一覧

特許7562719固体撮像装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-27

(45)【発行日】2024-10-07

(54)【発明の名称】固体撮像装置

(51)【国際特許分類】

H04N 25/621 20230101AFI20240930BHJP

H01L 27/146 20060101ALI20240930BHJP

H04N 25/771 20230101ALI20240930BHJP

【ＦＩ】

H04N25/621

H01L27/146 A

H04N25/771

【請求項の数】 10

(21)【出願番号】P 2023002161

(22)【出願日】2023-01-11

(62)【分割の表示】P 2019522113の分割

【原出願日】2018-05-18

(65)【公開番号】P2023033399

(43)【公開日】2023-03-10

【審査請求日】2023-01-12

(31)【優先権主張番号】P 2017110382

(32)【優先日】2017-06-02

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2017179824

(32)【優先日】2017-09-20

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100121131

【弁理士】

【氏名又は名称】西川孝

(74)【代理人】

【氏名又は名称】稲本義雄

(74)【代理人】

【識別番号】100168686

【弁理士】

【氏名又は名称】三浦勇介

(72)【発明者】

【氏名】滝沢正明

(72)【発明者】

【氏名】坂野頼人

【審査官】橘高志

(56)【参考文献】

【文献】特開２０１１－１９９８１６（ＪＰ，Ａ）

【文献】国際公開第２０１３／０８９０３６（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ２５／６２１

Ｈ０１Ｌ２７／１４６

Ｈ０４Ｎ２５／７７１

(57)【特許請求の範囲】

【請求項1】

光電変換素子と、
前記光電変換素子に結合されたフローティングディフュージョンと、
前記フローティングディフュージョンに結合された変換効率切替え用トランジスタと、
前記変換効率切替え用トランジスタに結合された容量と、
前記変換効率切替え用トランジスタに結合されたリセットトランジスタと、
前記フローティングディフュージョンに結合された増幅トランジスタと、
前記増幅トランジスタに結合された選択トランジスタと
を備え、
前記増幅トランジスタと前記選択トランジスタとは、平面図で第１の方向に配置され、
前記リセットトランジスタと前記変換効率切替え用トランジスタとは、平面図で第２の方向に配置され、
前記第１の方向は、前記第２の方向に対して垂直であり、
前記フローティングディフュージョンの電位の昇圧を増強するように構成される配線をさらに備え、
前記配線は、前記容量に容量結合しており、平面図で前記容量を部分的に覆っている
固体撮像装置。

【請求項2】

前記容量は、前記光電変換素子の光入射面と反対側に設けられる
請求項１に記載の固体撮像装置。

【請求項3】

前記増幅トランジスタは、電源と接続されるように構成される
請求項１又は２に記載の固体撮像装置。

【請求項4】

前記選択トランジスタのソース又はドレインの一方と、前記増幅トランジスタのソース又はドレインの一方は、同じ領域に設けられる
請求項１又は２に記載の固体撮像装置。

【請求項5】

前記光電変換素子は、第１の光電変換素子と、前記第１の光電変換素子よりも感度の低い第２の光電変換素子とを含む
請求項１又は２に記載の固体撮像装置。

【請求項6】

前記容量は、前記第１の光電変換素子の光入射面と反対側に設けられる
請求項５に記載の固体撮像装置。

【請求項7】

前記第１の光電変換素子の素子面側に、第１の容量電極が設けられる
請求項５に記載の固体撮像装置。

【請求項8】

前記容量は、前記第１の容量電極上に積層され、前記変換効率切替え用トランジスタを介して前記フローティングディフュージョンに接続される第２の容量電極を含む
請求項７に記載の固体撮像装置。

【請求項9】

前記光電変換素子の素子面側に、第１の容量電極が設けられ、
前記容量は、前記第１の容量電極上に積層された第２の容量電極を含み、
前記配線は、前記第２の容量電極と容量結合される
請求項１に記載の固体撮像装置。

【請求項10】

前記配線は、平面図で前記フローティングディフュージョンを覆っていない
請求項１に記載の固体撮像装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、固体撮像装置に関し、特に、ブルーミングを効果的に抑制することができるようにした固体撮像装置に関する。

【背景技術】

【0002】

CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の固体撮像装置において、フォトダイオードにより光電変換された電荷が一定以上になると、飽和した画素から溢れ出した電荷が、隣接する画素へと溢れ込むブルーミング現象が知られている。

【0003】

このようなブルーミングを抑制するための技術としては、例えば、特許文献１に開示されている技術が提案されている。特許文献１では、電荷排出部を設けて、そのゲート電極に印加される制御パルスを制御することで、フォトダイオードが飽和して電荷が溢れるのを防止している。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－２１６６７２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、固体撮像装置においては、一般的にブルーミングを効果的に抑制するための技術が求められている。

【0006】

本開示はこのような状況に鑑みてなされたものであり、ブルーミングを効果的に抑制することができるようにするものである。

【課題を解決するための手段】

【0007】

本開示の一側面の固体撮像装置は、光電変換素子と、前記光電変換素子に結合されたフローティングディフュージョンと、前記フローティングディフュージョンに結合された変換効率切替え用トランジスタと、前記変換効率切替え用トランジスタに結合された容量と、前記変換効率切替え用トランジスタに結合されたリセットトランジスタと、前記フローティングディフュージョンに結合された増幅トランジスタと、前記増幅トランジスタに結合された選択トランジスタとを備え、前記増幅トランジスタと前記選択トランジスタとは、平面図で第１の方向に配置され、前記リセットトランジスタと前記変換効率切替え用トランジスタとは、平面図で第２の方向に配置され、前記第１の方向は、前記第２の方向に対して垂直であり、前記フローティングディフュージョンの電位の昇圧を増強するように構成される配線をさらに備え、前記配線は、前記容量に容量結合しており、平面図で前記容量を部分的に覆っている固体撮像装置である。

【0008】

本開示の一側面の固体撮像装置においては、光電変換素子と、前記光電変換素子に結合されたフローティングディフュージョンと、前記フローティングディフュージョンに結合された変換効率切替え用トランジスタと、前記変換効率切替え用トランジスタに結合された容量と、前記変換効率切替え用トランジスタに結合されたリセットトランジスタと、前記フローティングディフュージョンに結合された増幅トランジスタと、前記増幅トランジスタに結合された選択トランジスタとが設けられ、前記増幅トランジスタと前記選択トランジスタとが、平面図で第１の方向に配置され、前記リセットトランジスタと前記変換効率切替え用トランジスタとが、平面図で第２の方向に配置され、前記第１の方向が、前記第２の方向に対して垂直とされる。また、前記フローティングディフュージョンの電位の昇圧を増強するように構成される配線がさらに設けられ、前記配線が、前記容量に容量結合され、平面図で前記容量が部分的に覆われている。

【発明の効果】

【0009】

本開示の一側面によれば、ブルーミングを効果的に抑制することができる。

【0010】

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

【図面の簡単な説明】

【0011】

【図1】本開示に係る技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。

【図2】第１の実施の形態の画素の構成の例を示す回路図である。

【図3】第１の実施の形態の画素の構造の第１の例を示す断面図である。

【図4】第１の実施の形態の画素の構造の第２の例を示す断面図である。

【図5】第１の実施の形態の画素の駆動の例を説明するタイミングチャートである。

【図6】第１の実施の形態の画素の構造の第３の例を示す断面図である。

【図7】第２の実施の形態の画素の構成の例を示す回路図である。

【図8】第２の実施の形態の画素の駆動の例を説明するタイミングチャートである。

【図9】第３の実施の形態の画素の構成の例を示す回路図である。

【図10】第３の実施の形態の画素の構造の第１の例を示す断面図である。

【図11】第３の実施の形態の画素の構造の第２の例を示す断面図である。

【図12】第３の実施の形態の画素の駆動の第１の例を説明するタイミングチャートである。

【図13】第３の実施の形態の画素の駆動の第２の例を説明するタイミングチャートである。

【図14】第４の実施の形態の画素の構成の例を示す回路図である。

【図15】第４の実施の形態の画素の駆動の例を説明するタイミングチャートである。

【図16】第４の実施の形態の画素の構造の第１の例を示す断面図である。

【図17】第４の実施の形態の画素の構造の第２の例を示す断面図である。

【図18】第４の実施の形態の画素の構造の第３の例を示す断面図である。

【図19】第４の実施の形態の画素の構造の第４の例を示す断面図である。

【図20】第５の実施の形態の画素の構造の例を示す断面図である。

【図21】従来の画素の構造を示す断面図である。

【図22】従来の画素の駆動を説明するタイミングチャートである。

【図23】従来の画素の他の駆動を説明するタイミングチャートである。

【図24】第６の実施の形態の画素の構造の例を示す断面図である。

【図25】第６の実施の形態の画素の駆動の例を説明するタイミングチャートである。

【図26】第７の実施の形態の画素の構造の例を示す断面図である。

【図27】第７の実施の形態の画素の構造の例を示す平面図である。

【図28】本開示に係る技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。

【図29】本開示に係る技術を適用した固体撮像装置の使用例を示す図である。

【図30】本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。

【図31】積層型の固体撮像装置の第１の構成例を示す断面図である。

【図32】積層型の固体撮像装置の第２の構成例を示す断面図である。

【図33】積層型の固体撮像装置の第３の構成例を示す断面図である。

【図34】本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。

【図35】車両制御システムの概略的な構成の一例を示すブロック図である。

【図36】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

【図37】体内情報取得システムの概略的な構成の一例を示すブロック図である。

【発明を実施するための形態】

【0012】

以下、図面を参照しながら本開示に係る技術（本技術）の実施の形態について説明する。なお、説明は以下の順序で行うものとする。

【0013】

１．本技術の概要
２．固体撮像装置の構成
３．本技術の実施の形態
（１）第１の実施の形態：基本の構成
（２）第２の実施の形態：FCVDDを可変にした構成
（３）第３の実施の形態：PDとFCの対向電極間にオーバーフローパスを直接設けた構成
（４）第４の実施の形態：2PDの画素の構成
（５）第５の実施の形態：MEMを有する構成
（６）第６の実施の形態：PD上に導電層を積層した構成
（７）第７の実施の形態：PD上に導電層を積層した場合における2PDの画素の構成
４．変形例
５．電子機器の構成
６．固体撮像装置の使用例
７．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例
８．移動体への応用例
９．体内情報取得システムへの応用例

【0014】

＜１．本技術の概要＞

【0015】

近年、カメラを搭載する自動車が増えてきている。例えば、車載カメラにより撮像された画像は、車室内のモニタ画面で運転者やその他の搭乗者に見せたり、ドライブレコーダに記録したりすることができる。

【0016】

また、車載カメラにより撮像された画像に対して画像認識などの画像処理を適用して、道路の白線（レーン）や信号機、道路標識、対向車、自車両周辺の歩行者などを検出し、その検出結果に基づき、走行支援や視界支援を行うことができる。

【0017】

ところで、車載カメラ向けのイメージセンサにおいて、LED(Light Emitting Diode)光源のような点滅する被写体が、その点滅するタイミングによっては撮像できない、LEDフリッカと呼ばれる問題がクローズアップされている。このLEDフリッカは、イメージセンサのダイナミックレンジが低く、被写体ごとに露光時間を調整する必要があるために生じるものである。

【0018】

ここで、様々な照度の被写体に対応するためには、低照度の被写体に対しては露光時間を長くし、高照度の被写体に対しては露光時間を短くすればよい。こうすることで、低いダイナミックレンジでも様々な被写体に対応することができる。

【0019】

一方で、露光時間に関わらず、読み出し速度は一定であるため、読み出し時間よりも短い単位で露光時間を設定する場合、露光時間以外の時間に、フォトダイオード（PD：Photodiode）に入射した光は、光電変換により電荷になるものの、電荷電圧変換して読み出されることなく破棄される。

【0020】

このような、いわば無効期間に、LED光源が点滅しても、それを撮像することはできない。これが、LEDフリッカと呼ばれる現象である。

【0021】

LEDフリッカに対応するためには、ダイナミックレンジを拡大する必要がある。ダイナミックレンジを拡大するための技術としては、様々な技術が提案されている。また、時分割方式や空間分割方式によって、ダイナミックレンジを拡大する技術を適用した製品が、各メーカによって既に製品化されている。

【0022】

例えば、時分割方式として、いわゆる水門転送方式によって、フォトダイオードに蓄積された電荷を転送する転送ゲートに印加する電圧を制御して、露光期間中に複数回の読み出し動作を行うことで、ダイナミックレンジを拡大する技術が開示されている（例えば、特許文献２参照）。

【0023】

また、空間分割方式を適用してダイナミックレンジを拡大するための技術としては、例えば、特許文献３，４に開示されている。

【0024】

さらに、LOFIC(Lateral Overflow Integration Capacitor)と称される技術を用いて、画素内にメモリ部を設けて取り扱う電荷量を直接的に増やすことで、ダイナミックレンジを拡大する技術が開示されている（例えば、特許文献５参照）。

【0025】

特許文献２：特開２００８－９９１５８号公報
特許文献３：特開平５－６４０８３号公報
特許文献４：特開２００６－２５３８７６号公報
特許文献５：特開２００５－３２８４９３号公報

【0026】

ところで、時分割方式は、その分割数を増やせば、人間の目と同等とされる120dB以上にダイナミックレンジを拡大することは可能であるが、その分、LEDフリッカに対応することができず、さらには、動被写体のアーチファクトも避けられない。

【0027】

また、空間分割や、画素内にメモリ部を設けて取り扱う電荷量を直接的に増やすタイプは、解像度の低下が避けられず、さらにより高照度の被写体に対応するために、ブルーミングの対策が必要とされる。

【0028】

このように、LEDフリッカに対応するためには、ダイナミックレンジを拡大する必要があるが、ダイナミックレンジの拡大に際しては、ブルーミングを効果的に抑制するための技術が求められている。

【0029】

そこで、本開示に係る技術（本技術）では、CMOSイメージセンサ等の固体撮像装置において、ブルーミングを効果的に抑制することができるようにする。特に、車載カメラにおいて、ブルーミングを効果的に抑制することで、ダイナミックレンジを拡大して、LEDフリッカや動被写体のアーチファクトに対応することができるようにする。

【0030】

＜２．固体撮像装置の構成＞

【0031】

（固体撮像装置の構成例）
図１は、本開示に係る技術を適用した固体撮像装置の一実施の形態の構成例を示すブロック図である。

【0032】

図１のCMOSイメージセンサ１０は、CMOSを用いた固体撮像装置の一例である。CMOSイメージセンサ１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。

【0033】

図１において、CMOSイメージセンサ１０は、画素アレイ部１１、垂直駆動回路１２、カラム信号処理回路１３、水平駆動回路１４、出力回路１５、制御回路１６、及び入出力端子１７を含んで構成される。

【0034】

画素アレイ部１１には、複数の画素１００が２次元状（行列状）に配列される。画素１００は、光電変換素子としてのフォトダイオード（PD）と、複数の画素トランジスタを有して構成される。例えば、画素トランジスタは、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタから構成される。

【0035】

なお、画素アレイ部１１に配列される画素としては、画素１００のほかに、画素２００、画素３００、画素４００、画素５００、画素６００、又は画素７００が配列され得るが、その詳細な内容については後述する。

【0036】

垂直駆動回路１２は、例えばシフトレジスタによって構成され、所定の画素駆動線２１を選択して、選択された画素駆動線２１に画素１００を駆動するための駆動信号（パルス）を供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路１２は、画素アレイ部１１の各画素１００を行単位で順次垂直方向に選択走査し、各画素１００のフォトダイオードにおいて受光量に応じて生成された電荷（信号電荷）に基づく画素信号を、垂直信号線２２を通してカラム信号処理回路１３に供給する。

【0037】

カラム信号処理回路１３は、画素１００の列ごとに配置されており、１行分の画素１００から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１３は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（CDS：Correlated Double Sampling）又はデルタデータサンプリング（DDS：Delta Data Sampling）、及びAD(Analog Digital)変換等の信号処理を行う。

【0038】

水平駆動回路１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１３の各々を順番に選択し、カラム信号処理回路１３の各々から画素信号を水平信号線２３に出力させる。

【0039】

出力回路１５は、カラム信号処理回路１３の各々から水平信号線２３を通して順次に供給される信号に対し、信号処理を行って出力する。なお、出力回路１５は、例えば、バッファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。

【0040】

制御回路１６は、CMOSイメージセンサ１０の各部の動作を制御する。

【0041】

また、制御回路１６は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などの動作の基準となるクロック信号や制御信号を生成する。制御回路１６は、生成したクロック信号や制御信号を、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などに出力する。

【0042】

入出力端子１７は、外部と信号のやりとりを行う。

【0043】

以上のように構成される、図１のCMOSイメージセンサ１０は、CDS処理又はDDS処理、及びAD変換処理を行うカラム信号処理回路１３が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサとされる。また、図１のCMOSイメージセンサ１０は、例えば、裏面照射型のCMOSイメージセンサとすることができる。

【0044】

＜３．本技術の実施の形態＞

【0045】

（１）第１の実施の形態

【0046】

まず、図２ないし図６を参照して、第１の実施の形態の画素１００について説明する。

【0047】

（画素の構成を示す回路図）
図２は、第１の実施の形態の画素１００の構成の例を示す回路図である。

【0048】

図２において、画素１００は、フォトダイオード（PD）１１１、転送トランジスタ１１２、リセットトランジスタ１１３、増幅トランジスタ１１４、選択トランジスタ１１５に加えて、ジャンクショントランジスタ１１６、画素内容量（FC）１１７、FC接続用トランジスタ１１８、変換効率切替え用トランジスタ１１９、及び浮遊拡散領域（FD）１３１を含んで構成される。

【0049】

フォトダイオード１１１は、例えば、PN接合のフォトダイオード（PD）として構成される光電変換素子である。フォトダイオード１１１は、受光した光量に応じた電荷（信号電荷）を生成して蓄積する。フォトダイオード１１１において、アノードは接地され、カソードは、転送トランジスタ１１２及びジャンクショントランジスタ１１６に接続される。

【0050】

転送トランジスタ１１２は、フォトダイオード１１１及びジャンクショントランジスタ１１６の間のノードと、浮遊拡散領域（FD）１３１との間に接続される。転送トランジスタ１１２のゲートには、駆動信号TGLが印加される。この駆動信号TGLが、L(Low)レベルからH(High)レベルになると、転送トランジスタ１１２の転送ゲートが導通状態（オン状態）となり、フォトダイオード１１１に蓄積されている電荷が、転送トランジスタ１１２を介して浮遊拡散領域（FD）１３１に転送される。

【0051】

なお、転送トランジスタ１１２のドレインは、変換効率切替え用トランジスタ１１９のソース及び増幅トランジスタ１１４のゲートに接続されており、この接続点（ノード）が、浮遊拡散領域（FD：Floating Diffusion）１３１を構成している。浮遊拡散領域１３１は、電荷電圧変換部であって、そこに転送される電荷を電圧に変換する。

【0052】

リセットトランジスタ１１３は、FC接続用トランジスタ１１８及び変換効率切替え用トランジスタ１１９の間のノードと、画素内容量（FC）１１７の対向電極１２０に電源電圧を供給する電源との間に接続される。リセットトランジスタ１１３のゲートには、駆動信号RSTが印加される。この駆動信号RSTがHレベルになると、リセットトランジスタ１１３が導通状態となり、変換効率切替え用トランジスタ１１９を介して浮遊拡散領域（FD）１３１の電位がリセットされる。

【0053】

増幅トランジスタ１１４は、そのゲートが浮遊拡散領域（FD）１３１に接続され、そのドレインが電源VDDに接続されており、浮遊拡散領域（FD）１３１に保持されている電圧信号を読み出す読み出し回路、いわゆるソースフォロア回路の入力部となる。すなわち、増幅トランジスタ１１４は、そのソースが選択トランジスタ１１５を介して垂直信号線２２（図１）に接続されることにより、当該垂直信号線２２の一端に接続される定電流源１４１とソースフォロア回路を構成する。

【0054】

選択トランジスタ１１５は、増幅トランジスタ１１４（のソース）と垂直信号線２２との間に接続される。選択トランジスタ１１５のゲートには、駆動信号SELが印加される。この駆動信号SELがHレベルになると、選択トランジスタ１１５が導通状態になって、画素１００が選択状態となる。これにより、増幅トランジスタ１１４により増幅された信号が、選択トランジスタ１１５を介して、垂直信号線２２（図１）に出力される。

【0055】

ジャンクショントランジスタ１１６は、フォトダイオード１１１及び転送トランジスタ１１２の間のノードと、画素内容量（FC）１１７及びFC接続用トランジスタ１１８の間のノードとの間に接続される。ジャンクショントランジスタ１１６は、フォトダイオード１１１に蓄積されている電荷の一部を、画素内容量（FC）１１７に移動させる。

【0056】

すなわち、ジャンクショントランジスタ１１６は、フォトダイオード１１１から溢れた電荷を、画素内容量（FC）１１７に転送する作用をなすものであり、後述するオーバーフローパス（例えば、図３のオーバーフローパス１５５）に相当している。

【0057】

画素内容量（FC）１１７は、ジャンクショントランジスタ１１６を介してフォトダイオード１１１から転送（オーバーフロー）される電荷を蓄積する。なお、ここでは、画素内容量（FC）１１７を、その働きから、フローティングキャパシタ（FC：Floating Capacitor）とも称している。

【0058】

FC接続用トランジスタ１１８は、ジャンクショントランジスタ１１６及び画素内容量（FC）１１７の間のノードと、リセットトランジスタ１１３及び変換効率切替え用トランジスタ１１９の間のノードとの間に接続される。FC接続用トランジスタ１１８のゲートには、駆動信号FCGが印加される。この駆動信号FCGが、Hレベルになると、FC接続用トランジスタ１１８の転送ゲートが導通状態となって、浮遊拡散領域（FD）１３１と画素内容量（FC）１１７、すなわち、FD（電荷電圧変換容量）とFC（画素内容量）の容量のポテンシャルが結合される。

【0059】

変換効率切替え用トランジスタ１１９は、リセットトランジスタ１１３及びFC接続用トランジスタ１１８の間のノードと、浮遊拡散領域（FD）１３１との間に接続される。変換効率切替え用トランジスタ１１９のゲートには、駆動信号FDGが印加される。この駆動信号FDGがHレベルになると、変換効率切替え用トランジスタ１１９の転送ゲートが導通状態となって、浮遊拡散領域（FD）１３１と、リセットトランジスタ１１３、FC接続用トランジスタ１１８、及び変換効率切替え用トランジスタ１１９の接続点のノード、すなわち、FD（電荷電圧変換容量）と接続点のノードの容量のポテンシャルが結合される。

【0060】

なお、FC接続用トランジスタ１１８と変換効率切替え用トランジスタ１１９は、転送ゲートとして機能することから、転送トランジスタであるとも言える。

【0061】

また、画素内容量（FC）１１７の対向電極１２０は、電源電圧を供給する電源に接続され、電源又はそれに準ずる高い電圧が印加される。ただし、対向電極１２０に印加される電圧は、一定の電圧で固定されている。

【0062】

なお、転送トランジスタ１１２のゲート、リセットトランジスタ１１３のゲート、選択トランジスタ１５のゲート、FC接続用トランジスタ１１８のゲート、及び変換効率切替え用トランジスタ１１９のゲートは、画素駆動線２１（TGL駆動線、RST駆動線、SEL駆動線、FCG駆動線、及びFDG駆動線）を介して、垂直駆動回路１２（図１）にそれぞれ接続されており、駆動信号（駆動信号TGL、駆動信号RST、駆動信号SEL、駆動信号FCG、及び駆動信号FDG）としてのパルスがそれぞれ供給される。

【0063】

画素１００は、以上のように構成される。

【0064】

（画素の構造を示す断面図）
次に、図３及び図４を参照して、第１の実施の形態の画素１００の構造について説明する。図３は、第１の実施の形態の画素１００の構造の第１の例を示す断面図である。また、図４は、第１の実施の形態の画素１００の構造の第２の例を示す断面図である。

【0065】

なお、以下の説明では、画素１００において、光の入射側の面を「光入射面」と表記する一方で、光の入射面と反対側の面を「素子面」と表記する。また、シリコン基板（シリコン層）の深さ方向を、「縦方向」ともいう。

【0066】

画素１００は、シリコン基板内に、光電変換素子としてのフォトダイオード１１１を有している。フォトダイオード１１１は、例えば、シリコン基板内のＰ型ウェル層１５１及び素子面側のＰ型層１５２に対して、Ｎ型層１５３を埋め込むことによって形成される。フォトダイオード１１１は、光入射面側から入射される光を光電変換してその結果得られる電荷を蓄積する。

【0067】

画素１００は、フォトダイオード１１１に加えて、上述した転送トランジスタ１１２ないし対向電極１２０等を有しているが、ここでは、特に、転送トランジスタ１１２に対応したゲート電極１１２Ａ、画素内容量（FC）１１７、及び対向電極１２０を図示している。

【0068】

ゲート電極１１２Ａに、駆動信号TGLが印加されることで、転送ゲートが導通状態となって、フォトダイオード１１１に蓄積された電荷が、浮遊拡散領域（FD）１３１に転送される。

【0069】

なお、図３に示した構造では、駆動信号TGLに基づき、ゲート電極１１２Ａの下に形成された領域のポテンシャル状態を制御することで、フォトダイオード１１１に蓄積された電荷を転送できるようにしているが、図４に示すように、転送トランジスタ１１２を、縦型トランジスタとして構成されるようにしてもよい。このように、縦型トランジスタとしての転送トランジスタ１１２を用いることで、フォトダイオード１１１に蓄積された電荷を直接読み出すことができる。

【0070】

図３の説明に戻り、画素内容量（FC）１１７は、シリコン基板内に設けられたフォトダイオード１１１に対する素子面側に設けられる。また、画素内容量（FC）１１７の対向電極１２０は、Ｎ型の領域（Ｎ＋）としてシリコン基板内に設けられる。対向電極１２０に対しては、電源又はそれに準ずる高い電圧が印加される。

【0071】

画素内容量（FC）１１７は、コンタクト１６１を介してオーバーフローパス１５５と接続されている。コンタクト１６１は、金属等から構成され、画素内容量（FC）１１７とオーバーフローパス１５５とを電気的に接続している。

【0072】

オーバーフローパス１５５は、シリコン基板内に設けられた対向電極１２０に隣接して、フォトダイオード１１１と画素内容量（FC）１１７との間に、縦方向のＮ型の領域として設けられる。オーバーフローパス１５５によって、フォトダイオード１１１に蓄積されている電荷の一部が、コンタクト１６１を介して画素内容量（FC）１１７に移動される。

【0073】

なお、オーバーフローパス１５５が、図２のジャンクショントランジスタ１１６に相当するものであることは、先に述べた通りである。

【0074】

このように、第１の実施の形態の画素１００においては、画素内容量（FC）１１７を設ける際に、画素内容量（FC）１１７を素子面側に設けると同時に、画素内容量（FC）１１７の対向電極１２０を、シリコン基板内に設けるようにしている。

【0075】

また、第１の実施の形態の画素１００においては、シリコン基板内に設けられた対向電極１２０に隣接してフォトダイオード１１１と画素内容量（FC）１１７との間に、オーバーフローパス１５５を縦方向に設け、画素内容量（FC）１１７の対向電極１２０に対し、電源又はそれに準ずる高い電圧を印加することにより、フォトダイオード１１１及び画素内容量（FC）１１７から溢れた電荷が、対向電極１２０で吸収（排出）される。

【0076】

これにより、他の画素（フォトダイオード）への電荷のブルーミングを効果的に抑制することが可能となる。また、特に、車載カメラに、CMOSイメージセンサ１０（図１）が搭載される場合において、ブルーミングを効果的に抑制することで、ダイナミックレンジを拡大することが可能となり、結果として、LEDフリッカや動被写体のアーチファクトに対応することができる。

【0077】

また、第１の実施の形態の画素１００では、画素内容量（FC）１１７の対向電極１２０によって、フォトダイオード１１１及び画素内容量（FC）１１７から溢れた電荷が吸収（排出）されるため、電荷排出部等の追加素子を設ける必要がないというメリットがある。

【0078】

（画素の駆動の例）
次に、図５のタイミングチャートを参照して、第１の実施の形態の画素１００の駆動の例について説明する。

【0079】

図５においては、シャッタ期間（SH行）と読み出し期間（RD行）における、選択トランジスタ１１５に対する駆動信号SELと、変換効率切替え用トランジスタ１１９に対する駆動信号FDGと、リセットトランジスタ１１３に対する駆動信号RSTと、FC接続用トランジスタ１１８に対する駆動信号FCGと、転送トランジスタ１１２に対する駆動信号TGLのタイミングチャートを示している。

【0080】

また、図５においては、低変換効率におけるリセットレベルを、「PD-LG RST」と表記し、高変換効率におけるリセットレベルを、「PD-HG RST」と表記している。また、低変換効率における信号レベルを、「PD-LG SIG」と表記し、高変換効率における信号レベルを、「PD-HG SIG」と表記している。

【0081】

また、FDとFCの容量のポテンシャル結合時におけるリセットレベルを、「FC RST」と表記し、FDとFCの容量のポテンシャル結合時における信号レベルを、「FC SIG」と表記している。なお、これらの関係は、後述する他の実施の形態のタイミングチャートでも同様とされる。

【0082】

以下、読み出し期間における画素１００の駆動を中心に述べる。

【0083】

まず、時刻t11ないし時刻t12においては、駆動信号RSTと駆動信号FDGがHレベルとされ、リセットトランジスタ１１３と変換効率切替え用トランジスタ１１９が導通状態になって、浮遊拡散領域（FD）１３１に蓄積された電荷がリセットされる。その後に、駆動信号FDGと駆動信号RSTがその順にLレベルとされ、変換効率切替え用トランジスタ１１９とリセットトランジスタ１１３とを順に非導通状態（オフ状態）としてから、再度、駆動信号FDGがHレベルとされ、変換効率切替え用トランジスタ１１９が導通状態になる。

【0084】

これにより、時刻t11ないし時刻t12は、PD-LG RST期間となって、低変換効率におけるノイズレベル（N2）が読み出される。

【0085】

次に、時刻t12ないし時刻t13においては、駆動信号FDGがLレベルとされ、変換効率切替え用トランジスタ１１９が非導通状態になる。これにより、時刻t12ないし時刻t13は、PD-HG RST期間となって、高変換効率におけるノイズレベル（N1）が読み出される。

【0086】

また、時刻t13の直前に、駆動信号TGLがHレベルとされ、転送トランジスタ１１２が導通状態になることで、フォトダイオード１１１に蓄積された電荷が浮遊拡散領域（FD）１３１に転送される。その後に、駆動信号TGLがLレベルとされ、転送トランジスタ１１２は、非導通状態とされる。このとき、駆動信号FDGはLレベルとされ、変換効率切替え用トランジスタ１１９が非導通状態となっている。

【0087】

これにより、時刻t13ないし時刻t14は、PD-HG SIG期間となって、高変換効率における信号レベル（S1）が読み出される。

【0088】

次に、時刻t14ないし時刻t15においては、駆動信号FDGはHレベルとされ、変換効率切替え用トランジスタ１１９が導通状態となる。これにより、時刻t14ないし時刻t15は、PD-LG SIG期間となって、低変換効率における信号レベル（S2）が読み出される。

【0089】

次に、時刻t15ないし時刻t16において、駆動信号FCGがHレベルとされ、FC接続用トランジスタ１１８が導通状態となることで、浮遊拡散領域（FD）１３１と画素内容量（FC）１１７、すなわち、FD（電荷電圧変換容量）とFC（画素内容量）の容量のポテンシャルが結合される。

【0090】

これにより、時刻t15ないし時刻t16は、FC SIG期間となって、信号レベル（S3）が読み出される。

【0091】

また、時刻t16の直前に、駆動信号RSTがHレベルとされ、リセットトランジスタ１１３を導通状態にして、浮遊拡散領域（FD）１３１と画素内容量（FC）１１７に蓄積された電荷をリセットする。その後に、駆動信号RSTがLレベルとされ、リセットトランジスタ１１３を非導通状態とする。

【0092】

これにより、時刻t16ないし時刻t17は、FC RST期間となって、ノイズレベル（N3）が読み出される。

【0093】

このようにして、PD-LG RST期間に低変換効率におけるノイズレベル（N2）、PD-HG RST期間に高変換効率におけるノイズレベル（N1）、PD-HG SIG期間に高変換効率における信号レベル（S1）、PD-LG SIG期間に低変換効率における信号レベル（S2）、FC SIG期間に信号レベル（S3）、FC RST期間にノイズレベル（N3）が順に読み出される。

【0094】

そして、高変換効率の信号レベル（S1）と、高変換効率のノイズレベル（N1）との差分（S1-N1）をとることで、オフセット成分が取り除かれ、真の信号成分が得られる。ここでは、信号レベル（S1）よりも、ノイズレベル（N1）が先に読み出されるため、相関二重サンプリング（CDS）が行われることで、信号生成が行われ、第１画像（S1-N1）が得られる。

【0095】

また、低変換効率の信号レベル（S2）と、低変換効率のノイズレベル（N2）との差分（S2-N2）をとることで、真の信号成分が得られるが、ここでも、信号レベル（S2）よりも、ノイズレベル（N2）が先に読み出されるため、相関二重サンプリング（CDS）が行われることで、信号生成が行われ、第２画像（S2-N2）が得られる。

【0096】

ただし、低変換効率のノイズレベル（N2）と、低変換効率の信号レベル（S2）とは、連続して読み出されないため、先に読み出される低変換効率のノイズレベル（N2）を、ラインメモリなどに一時的に保持する必要がある。

【0097】

さらに、信号レベル（S3）とノイズレベル（N3）との差分（S3-N3）をとることで、真の信号成分が得られるが、ここでは、ノイズレベル（N3）よりも、信号レベル（S3）が先に読み出されるため、デルタデータサンプリング（DDS）が行われることで、信号生成が行われ、第３画像（S3-N3）が得られる。

【0098】

これにより、第１画像（S1-N1）、第２画像（S2-N2）、及び第３画像（S3-N3）の３枚の画像が得られるので、後段の画像処理回路（例えば、図２８のDSP回路１００２等）によって、これらの３枚の画像を合成することで、ダイナミックレンジが高く、かつ、動被写体のアーチファクトのない画像を生成することが可能となる。

【0099】

なお、読み出し期間において、選択トランジスタ１１５に対する駆動信号SELであるが、FC SIG期間とFC RST期間との間の時刻t16にLレベルとされるが、それを除いた期間ではHレベルとされる。

【0100】

また、上述した説明では、読み出し期間における画素１００の駆動について説明したが、シャッタ期間においては、駆動信号SEL，FDG，RSTは、一定のレベルとされ、駆動信号FCGは、FC SIG期間とFC RST期間でのみHレベルとされ、駆動信号TGLは、FC SIG期間でのみ一時的にHレベルとされる。

【0101】

また、図５において、「XHS」は、水平同期信号を表しており、時刻t11と時刻t17において、水平同期信号XHSが入力される。

【0102】

（変形例）
図６は、第１の実施の形態の画素１００の構造の第３の例を示す断面図である。

【0103】

図６の画素１００は、図４に示した画素１００と比べて、画素内容量（FC）１１７が、シリコン基板内に設けられたフォトダイオード１１１に対する素子面側に設けられ、シリコン基板内に対向電極１２０が設けられる点は一致している。

【0104】

また、図６の画素１００は、図４に示した画素１００と比べて、シリコン基板内で、縦方向にオーバーフローパス１５５が設けられている点では一致しているが、オーバーフローパス１５５の周囲を取り囲むように、画素内容量（FC）１１７の対向電極１２０が設けられている点で異なっている。

【0105】

オーバーフローパス１５５は、その周囲を取り囲んでいる対向電極１２０に対向する画素内容量（FC）１１７と、コンタクト１６１を介して接続されている。オーバーフローパス１５５によって、フォトダイオード１１１に蓄積されている電荷の一部が、コンタクト１６１を介して、画素内容量（FC）１１７に移動される。

【0106】

また、図６の画素１００においても、フォトダイオード１１１及び画素内容量（FC）１１７から溢れた電荷が、画素内容量（FC）１１７の対向電極１２０で吸収（排出）されるため、他の画素（フォトダイオード）への電荷のブルーミングを効果的に抑制することが可能となる。

【0107】

以上、第１の実施の形態について説明した。

【0108】

（２）第２の実施の形態

【0109】

次に、図７及び図８を参照して、第２の実施の形態の画素２００について説明する。

【0110】

（画素の構成を示す回路図）
図７は、第２の実施の形態の画素２００の構成の例を示す回路図である。

【0111】

図７において、画素２００は、フォトダイオード（PD）２１１、転送トランジスタ２１２、リセットトランジスタ２１３、増幅トランジスタ２１４、選択トランジスタ２１５に加えて、ジャンクショントランジスタ２１６、画素内容量（FC）２１７、FC接続用トランジスタ２１８、変換効率切替え用トランジスタ２１９、及び浮遊拡散領域（FD）２３１を含んで構成される。

【0112】

図７の画素２００は、図２に示した画素１００と基本的に同様に構成されるが、画素内容量（FC）２１７の対向電極２２０に印加される電圧（FCVDD）が可変となる点が異なっている。すなわち、第１の実施の形態の画素１００においては、画素内容量（FC）１１７の対向電極１２０に印加される電圧は、一定の電圧で固定されていたが、第２の実施の形態の画素２００では、画素内容量（FC）２１７の対向電極２２０に印加される電圧は、可変となっている。

【0113】

（画素の駆動の例）
図８には、第２の実施の形態の画素２００の駆動の例のタイミングチャートを示している。

【0114】

図８において、画素２００の駆動のタイミングチャートは、図５に示した画素１００の駆動のタイミングと比べて、シャッタ期間（SH行）と読み出し期間（RD行）に、対向電極２２０に印加される電圧FCVDDのタイミングチャートが追加されている点が異なっている。

【0115】

ここでは、シャッタ期間及び読み出し期間と、蓄積期間（シャッタ期間と読み出し期間との間の期間）において、対向電極２２０に印加される電圧FCVDDが切り替えられている。例えば、シャッタ期間及び読み出し期間では、電圧FCVDDをHレベルとして、画素内容量（FC）２１７をオン状態とするが、蓄積期間では、電圧FCVDDをLレベルとすることで、画素内容量（FC）２１７をオフ状態とすることができる。

【0116】

このように、蓄積期間における電圧FCVDDを切り替えることで、蓄積期間における画素内容量（FC）２１７の電荷蓄積ノードの電界を下げることができるため、蓄積期間中の暗電流及び白点の発生を抑制することが可能となる。

【0117】

また、画素２００では、図８に示したタイミングチャートでの駆動が行われることで、PD-LG RST期間に低変換効率におけるノイズレベル（N2）、PD-HG RST期間に高変換効率におけるノイズレベル（N1）、PD-HG SIG期間に高変換効率における信号レベル（S1）、PD-LG SIG期間に低変換効率における信号レベル（S2）、FC SIG期間に信号レベル（S3）、FC RST期間にノイズレベル（N3）が順に読み出される。

【0118】

また、このようにして得られる信号レベル（S）やノイズレベル（N）に対し、相関二重サンプリング（CDS）又はデルタデータサンプリング（DDS）が行われることで、信号生成が行われ、第１画像（S1-N1）、第２画像（S2-N2）、及び第３画像（S3-N3）がそれぞれ得られる。そして、後段の画像処理回路（不図示）によって、これらの３枚の画像を合成することで、ダイナミックレンジが高く、かつ、動被写体のアーチファクトのない画像を生成することが可能となる。

【0119】

以上、第２の実施の形態について説明した。

【0120】

（３）第３の実施の形態

【0121】

次に、図９ないし図１３を参照して、第３の実施の形態の画素３００について説明する。

【0122】

（画素の構成を示す回路図）
図９は、第３の実施の形態の画素３００の構成の例を示す回路図である。

【0123】

図９において、画素３００は、フォトダイオード（PD）３１１、転送トランジスタ３１２、リセットトランジスタ３１３、増幅トランジスタ３１４、選択トランジスタ３１５に加えて、ジャンクショントランジスタ３１６、画素内容量（FC）３１７、変換効率切替え用トランジスタ３１９、及び浮遊拡散領域（FD）３３１を含んで構成される。

【0124】

図９の画素３００は、図２に示した画素１００と比べて、FC接続用トランジスタが設けられておらず、画素内容量（FC）３１７が、ジャンクショントランジスタ３１６及び対向電極３２０に電源電圧を供給する電源の間のノードと、リセットトランジスタ３１３及び変換効率切替え用トランジスタ３１９の間のノードとの間に接続されている点が異なっている。

【0125】

また、オーバーフローパスに相当するジャンクショントランジスタ３１６は、フォトダイオード３１１及び転送トランジスタ３１２の間のノードと、画素内容量（FC）３１７及び対向電極３２０に電源電圧を供給する電源の間のノードとの間に接続されている点が異なっている。

【0126】

すなわち、第１の実施の形態の画素１００においては、オーバーフローパス１５５（ジャンクショントランジスタ１１６）が、シリコン基板内に設けられた対向電極１２０に隣接して、フォトダイオード１１１と画素内容量（FC）１１７との間に縦方向に設けられていたが、第３の実施の形態の画素３００においては、フォトダイオード３１１と対向電極３２０との間に、直接オーバーフローパス（ジャンクショントランジスタ３１６）が縦方向に設けられるようにしている。

【0127】

なお、画素３００においては、転送トランジスタ３１２及び変換効率切替え用トランジスタ３１９の転送ゲートが半導通状態（いわば半開き状態）となることで、フォトダイオード３１１から溢れた電荷を、転送トランジスタ３１２及び変換効率切替え用トランジスタ３１９を介して、画素内容量（FC）３１７に蓄積するようにしてもよい。すなわち、この場合には、画素内容量（FC）３１７が蓄積ノードとして使用されることになる。

【0128】

（画素の構造を示す断面図）
次に、図１０及び図１１を参照して、第３の実施の形態の画素３００の構造について説明する。図１０は、第３の実施の形態の画素３００の構造の第１の例を示す断面図である。また、図１１は、第３の実施の形態の画素３００の構造の第２の例を示す断面図である。

【0129】

画素３００は、シリコン基板内に、光電変換素子としてのフォトダイオード３１１を有している。フォトダイオード３１１は、例えば、シリコン基板内のＰ型ウェル層３５１及び素子面側のＰ型層３５２に対して、Ｎ型層３５３を埋め込むことによって形成される。

【0130】

画素３００は、フォトダイオード３１１に加えて、上述した転送トランジスタ３１２ないし対向電極３２０等を有しているが、ここでは、特に、転送トランジスタ３１２に対応したゲート電極３１２Ａ、画素内容量（FC）３１７、及び対向電極３２０を図示している。

【0131】

ゲート電極３１２Ａに、駆動信号TGLが印加されることで、転送ゲートが導通状態となって、フォトダイオード３１１に蓄積された電荷が、浮遊拡散領域（FD）３３１に転送される。

【0132】

なお、図１０に示した構造では、駆動信号TGLに基づき、ゲート電極３１２Ａの下に形成された領域のポテンシャルの状態を制御することで、フォトダイオード３１１に蓄積された電荷を転送できるようにしているが、図１１に示すように、転送トランジスタ３１２を、縦型トランジスタとして構成されるようにしてもよい。

【0133】

図１０の説明に戻り、画素内容量（FC）３１７は、シリコン基板内に設けられたフォトダイオード３１１に対する素子面側に設けられる。また、画素内容量（FC）３１７の対向電極３２０は、Ｎ型の領域（Ｎ＋）としてシリコン基板内に設けられる。対向電極３２０は、電源と接続され、任意の電源電圧が供給される。

【0134】

オーバーフローパス３５５は、フォトダイオード３１１と対向電極３２０との間に、縦方向のＮ型の領域（Ｎ－）として設けられる。オーバーフローパス３５５によって、フォトダイオード３１１に蓄積されている電荷の一部が、対向電極３２０に移動（排出）される。

【0135】

このように、第３の実施の形態の画素３００においては、画素内容量（FC）３１７を設ける際に、画素内容量（FC）３１７を素子面側に設けると同時に、画素内容量（FC）３１７の対向電極３２０を、シリコン基板内に設けるようにしている。

【0136】

また、第３の実施の形態の画素３００においては、シリコン基板内に設けられたフォトダイオード３１１と対向電極３２０との間に、直接オーバーフローパス３５５を縦方向に設け、画素内容量（FC）３１７の対向電極３２０に電源又はそれに準ずる高い電圧を印加することにより、フォトダイオード３１１から溢れた電荷が、対向電極３２０により吸収（排出）される。

【0137】

【0138】

（画素の駆動の第１の例）
次に、図１２及び図１３を参照して、第３の実施の形態の画素３００の駆動について説明する。図１２は、第３の実施の形態の画素３００の駆動の第１の例を示すタイミングチャートである。

【0139】

以下、読み出し期間における画素３００の駆動を中心に述べる。

【0140】

まず、時刻t31ないし時刻t32においては、駆動信号RSTと駆動信号FDGがHレベルとされ、リセットトランジスタ３１３と変換効率切替え用トランジスタ３１９が導通状態になって、浮遊拡散領域（FD）３３１に蓄積された電荷がリセットされる。その後に、駆動信号FDGと駆動信号RSTがその順にLレベルとされ、変換効率切替え用トランジスタ３１９とリセットトランジスタ３１３とを順に非導通状態としてから、再度、駆動信号FDGがHレベルとされ、変換効率切替え用トランジスタ３１９が導通状態になる。

【0141】

これにより、時刻t31ないし時刻t32は、PD-LG RST期間となって、低変換効率におけるノイズレベル（N2）が読み出される。

【0142】

次に、時刻t32ないし時刻t33においては、駆動信号FDGがLレベルとされ、変換効率切替え用トランジスタ３１９が非導通状態になる。これにより、時刻t32ないし時刻t33は、PD-HG RST期間となって、高変換効率におけるノイズレベル（N1）が読み出される。

【0143】

また、時刻t33の直前に、駆動信号TGLがHレベルとされ、転送トランジスタ３１２が導通状態になることで、フォトダイオード３１１に蓄積された電荷が浮遊拡散領域（FD）３３１に転送される。その後に、駆動信号TGLがLレベルとされ、転送トランジスタ３１２は、非導通状態とされる。このとき、駆動信号FDGはLレベルとされ、変換効率切替え用トランジスタ３１９が非導通状態となっている。

【0144】

これにより、時刻t33ないし時刻t34は、PD-HG SIG期間となって、高変換効率における信号レベル（S1）が読み出される。

【0145】

次に、時刻t34ないし時刻t35においては、駆動信号FDGはHレベルとされ、変換効率切替え用トランジスタ３１９が導通状態となる。これにより、時刻t34ないし時刻t35は、PD-LG SIG期間となって、低変換効率における信号レベル（S2）が読み出される。

【0146】

このようにして、PD-LG RST期間に低変換効率におけるノイズレベル（N2）、PD-HG RST期間に高変換効率におけるノイズレベル（N1）、PD-HG SIG期間に高変換効率における信号レベル（S1）、PD-LG SIG期間に低変換効率における信号レベル（S2）が順に読み出される。

【0147】

【0148】

【0149】

ただし、低変換効率のノイズレベル（N2）と、低変換効率の信号レベル（S2）とは、連続して読み出されないため、先に読み出される低変換効率のノイズレベル（N2）を、ラインメモリなどに一時的に保持する必要があるのは、先に述べた通りである。

【0150】

これにより、第１画像（S1-N1）、及び第２画像（S2-N2）の２枚の画像が得られるので、後段の画像処理回路（例えば、図２８のDSP回路１００２等）によって、これらの２枚の画像を合成することで、ダイナミックレンジが高く、かつ、動被写体のアーチファクトのない画像を生成することが可能となる。

【0151】

なお、図１２に示した画素３００の駆動の第１の例においては、高変換効率の信号レベル（S1）及びノイズレベル（N1）と、低変換効率の信号レベル（S2）及びノイズレベル（N2）とを連続して読み出す例を示したが、変換効率切替え用トランジスタ３１９のゲートに印加される駆動信号FDGを制御することで、変換効率切替え用トランジスタ３１９の導通及び非導通を切り替えて、高変換効率の信号レベル（S1）及びノイズレベル（N1）のみ、又は低変換効率の信号レベル（S2）及びノイズレベル（N2）のみが読み出されるようにしてもよい。

【0152】

（画素の駆動の第２の例）
図１２に示した画素３００の駆動の第１の例では、フォトダイオード３１１に蓄積された電荷の変換効率を切り替えて読み出す例を示したが、画素内容量（FC）３１７を蓄積ノードとして使用することもできる。このとき、フォトダイオード３１１の飽和電荷量を超える電荷は、画素内容量（FC）３１７及び浮遊拡散領域（FD）３３１により蓄積できるものとする。以下、そのような構成を有する画素３００の駆動について説明する。

【0153】

図１３は、第３の実施の形態の画素３００の駆動の第２の例を示すタイミングチャートである。

【0154】

まず、時刻t31ないし時刻t32においては、駆動信号FDGをLレベルからHレベルにして、変換効率切替え用トランジスタ３１９を一旦導通状態としてから、再度、駆動信号FDGをLレベルとして、変換効率切替え用トランジスタ３１９を非導通状態とする。

【0155】

これにより、時刻t31ないし時刻t32は、PD RST期間となって、ノイズレベル（N2）が読み出される。

【0156】

また、時刻t32の直前に、駆動信号TGLがHレベルとされ、転送トランジスタ３１２が導通状態になることで、フォトダイオード３１１に蓄積された電荷が浮遊拡散領域（FD）３３１に転送される。その後に、駆動信号TGLがLレベルとされ、転送トランジスタ３１２は、非導通状態とされる。このとき、駆動信号FDGはLレベルとされ、変換効率切替え用トランジスタ３１９が非導通状態となっている。

【0157】

これにより、時刻t32ないし時刻t33は、PD SIG期間となって、信号レベル（S2）が読み出される。

【0158】

次に、時刻t33ないし時刻t34においては、駆動信号FDGはHレベルとされ、変換効率切替え用トランジスタ３１９が導通状態となることで、浮遊拡散領域（FD）３３１と画素内容量（FC）３１７、すなわち、FD（電荷電圧変換容量）とFC（画素内容量）の容量のポテンシャルが結合される。

【0159】

これにより、時刻t33ないし時刻t34は、FC SIG期間となって、信号レベル（S3）が読み出される。

【0160】

また、時刻t34の直前に、駆動信号RSTがHレベルとされ、リセットトランジスタ３１３が導通状態とになることで、浮遊拡散領域（FD）３３１に蓄積された電荷がリセットされる。その後に、駆動信号RSTがLレベルとされ、リセットトランジスタ３１３が非導通状態となっている。

【0161】

これにより、時刻t34ないし時刻t35は、FC RST期間となって、ノイズレベル（N3）が読み出される。

【0162】

このようにして、PD RST期間にノイズレベル（N2）、PD SIG期間に信号レベル（S2）、FC SIG期間に信号レベル（S3）、FC RST期間にノイズレベル（N3）が順に読み出される。

【0163】

そして、信号レベル（S2）とノイズレベル（N2）との差分（S2-N2）をとることで、オフセット成分が取り除かれ、真の信号成分が得られる。ここでは、信号レベル（S2）よりも、ノイズレベル（N2）が先に読み出されるため、相関二重サンプリング（CDS）が行われることで、信号生成が行われ、第１画像（S2-N2）が得られる。

【0164】

また、信号レベル（S3）とノイズレベル（N3）との差分（S3-N3）をとることで、真の信号成分が得られるが、ここでは、ノイズレベル（N3）よりも、信号レベル（S3）が先に読み出されるため、デルタデータサンプリング（DDS）が行われることで、信号生成が行われ、第２画像（S3-N3）が得られる。

【0165】

これにより、第１画像（S2-N2）、及び第２画像（S3-N3）の２枚の画像が得られるので、後段の画像処理回路（例えば、図２８のDSP回路１００２等）によって、これらの２枚の画像を合成することで、ダイナミックレンジが高く、かつ、動被写体のアーチファクトのない画像を生成することが可能となる。

【0166】

なお、図１３に示した画素３００の駆動の第２の例に示したように、画素内容量（FC）３１７を蓄積ノードとして使用した場合には、上述した第２の実施の形態の画素２００と同様に、画素内容量（FC）３１７の対向電極３２０に印加される電圧FCVDDを可変にして、シャッタ期間及び読み出し期間と、蓄積期間において、電圧FCVDDを切り替えるようにしてもよい。そうすることで、蓄積期間における画素内容量（FC）３１７の電荷蓄積ノードの電界を下げることができるため、蓄積期間中の暗電流及び白点の発生を抑制することが可能となる。

【0167】

以上、第３の実施の形態について説明した。

【0168】

（４）第４の実施の形態

【0169】

次に、図１４ないし図１９を参照して、第４の実施の形態の画素４００について説明する。

【0170】

（画素の構成を示す回路図）
図１４は、第４の実施の形態の画素４００の構成の例を示す回路図である。

【0171】

図１４において、画素４００は、第１フォトダイオード（LPD）４１１－１、第２フォトダイオード（SPD）４１１－２、第１転送トランジスタ４１２－１、第２転送トランジスタ４１２－２、リセットトランジスタ４１３、増幅トランジスタ４１４、選択トランジスタ４１５、ジャンクショントランジスタ４１６、画素内容量（FC）４１７、FC接続用トランジスタ４１８、変換効率切替え用トランジスタ４１９、及び浮遊拡散領域（FD）４３１を含んで構成される。

【0172】

第１フォトダイオード４１１－１は、例えば、PN接合のフォトダイオード（PD）からなる光電変換素子である。第１フォトダイオード４１１－１は、受光した光量に応じた電荷を生成して蓄積する。

【0173】

第２フォトダイオード４１１－２は、例えば、PN接合のフォトダイオード（PD）からなる光電変換素子である。第２フォトダイオード４１１－２は、受光した光量に応じた電荷を生成して蓄積する。

【0174】

ここで、第１フォトダイオード４１１－１と第２フォトダイオード４１１－２とを比較すると、第１フォトダイオード４１１－１のほうが、第２フォトダイオード４１１－２よりも、単位時間で、単位照度当たりに発生させる電荷（信号電荷）の総量が多くなる。

【0175】

したがって、第１フォトダイオード４１１－１のほうが、感度が高く、第２フォトダイオード４１１－２のほうが、感度が低い。よって、第１フォトダイオード４１１－１は、高感度フォトダイオードであり、第２フォトダイオード４１１－２は、低感度フォトダイオードであると言える。

【0176】

第１転送トランジスタ４１２－１は、第１フォトダイオード４１１－１及びジャンクショントランジスタ４１６の間のノードと、浮遊拡散領域（FD）４３１との間に接続される。第１転送トランジスタ４１２－１のゲートには、駆動信号TGLが印加される。この駆動信号TGLがHレベルになると、第１転送トランジスタ４１２－１の転送ゲートが導通状態となり、第１フォトダイオード４１１－１に蓄積されている電荷が、第１転送トランジスタ４１２－１を介して浮遊拡散領域（FD）４３１に転送される。

【0177】

なお、第１転送トランジスタ４１２－１のドレインは、変換効率切替え用トランジスタ４１９のソース及び増幅トランジスタ４１４のゲートに接続されており、この接続点（ノード）が、浮遊拡散領域（FD）４３１を構成している。浮遊拡散領域４３１は、電荷電圧変換部であって、そこに転送される電荷を電圧に変換する。

【0178】

第２転送トランジスタ４１２－２は、第２フォトダイオード４１１－２と、画素内容量（FC）４１７及びFC接続用トランジスタ４１８の間のノードとの間に接続される。第２転送トランジスタ４１２－２のゲートには、駆動信号TGSが印加される。この駆動信号TGSがHレベルになると、第２転送トランジスタ４１２－２の転送ゲートが導通状態となり、第２フォトダイオード４１１－２に蓄積されている電荷が、第２転送トランジスタ４１２－２を介して、画素内容量（FC）４１７及びFC接続用トランジスタ４１８の間のノードに転送される。

【0179】

リセットトランジスタ４１３は、画素内容量（FC）４１７の対向電極４２０に電源電圧を供給する電源と、FC接続用トランジスタ４１８及び変換効率切替え用トランジスタ４１９の間のノードとの間に接続される。リセットトランジスタ４１３のゲートには、駆動信号RSTが印加される。この駆動信号RSTがHレベルになると、リセットトランジスタ４１３が導通状態となり、変換効率切替え用トランジスタ４１９を介して浮遊拡散領域（FD）４３１の電位がリセットされる。

【0180】

増幅トランジスタ４１４は、そのゲートが浮遊拡散領域（FD）４３１に接続され、そのドレインが電源VDDに接続されており、浮遊拡散領域（FD）４３１に保持されている電圧信号を読み出す読み出し回路、いわゆるソースフォロア回路の入力部となる。すなわち、増幅トランジスタ４１４は、そのソースが選択トランジスタ４１５を介して垂直信号線２２（図１）に接続されることにより、当該垂直信号線２２の一端に接続される定電流源４４１とソースフォロア回路を構成する。

【0181】

選択トランジスタ４１５は、増幅トランジスタ４１４（のソース）と垂直信号線２２との間に接続される。選択トランジスタ４１５のゲートには、駆動信号SELが印加される。この駆動信号SELがHレベルになると、選択トランジスタ１１５が導通状態になって、画素４００が選択状態となる。これにより、増幅トランジスタ４１４により増幅された信号が、選択トランジスタ４１５を介して、垂直信号線２２（図１）に出力される。

【0182】

ジャンクショントランジスタ４１６は、第１フォトダイオード４１１－１及び第１転送トランジスタ４１２－１の間のノードと、画素内容量（FC）４１７の対向電極４２０に電源電圧を供給する電源との間に接続される。ジャンクショントランジスタ４１６は、第１フォトダイオード４１１－１に蓄積された電荷の一部を、対向電極４２０に移動（排出）させる。

【0183】

すなわち、ジャンクショントランジスタ４１６は、第１フォトダイオード４１１－１から溢れた電荷を、画素内容量（FC）４１７の対向電極４２０に移動（排出）に転送する作用をなすものであり、後述するオーバーフローパス（例えば、図１６ないし図１９のオーバーフローパス４５５）に相当している。

【0184】

画素内容量（FC）４１７は、第２転送トランジスタ４１２－２及びFC接続用トランジスタ４１８の間のノードと、対向電極４２０に電源電圧を供給する電源との間に接続される。画素内容量（FC）４１７の対向電極４２０には、電源又はそれに準ずる高い電圧が印加される。画素内容量（FC）４１７は、第２フォトダイオード４１１－２から転送又はオーバーフローされる電荷を蓄積する。

【0185】

FC接続用トランジスタ４１８は、リセットトランジスタ４１３及び変換効率切替え用トランジスタ４１９の間のノードと、第２転送トランジスタ４１２－２及び画素内容量（FC）４１７の間のノードとの間に接続される。FC接続用トランジスタ４１８のゲートには、駆動信号FCGが印加される。この駆動信号FCGが、Hレベルになると、FC接続用トランジスタ４１８の転送ゲートが導通状態となって、浮遊拡散領域（FD）４３１と画素内容量（FC）４１７、すなわち、FD（電荷電圧変換容量）とFC（画素内容量）の容量のポテンシャルが結合される。

【0186】

変換効率切替え用トランジスタ４１９は、リセットトランジスタ４１３及びFC接続用トランジスタ４１８の間のノードと、浮遊拡散領域（FD）４３１との間に接続される。変換効率切替え用トランジスタ４１９のゲートには、駆動信号FDGが印加される。この駆動信号FDGがHレベルになると、変換効率切替え用トランジスタ４１９の転送ゲートが導通状態となって、浮遊拡散領域（FD）４３１と、リセットトランジスタ４１３、FC接続用トランジスタ４１８、及び変換効率切替え用トランジスタ４１９の接続点のノード、すなわち、FD（電荷電圧変換容量）と接続点のノードの容量のポテンシャルが結合される。

【0187】

画素４００は、以上のように構成される。

【0188】

（画素の駆動の例）
次に、図１５のタイミングチャートを参照して、第４の実施の形態の画素４００の駆動の例について説明する。

【0189】

図１５においては、シャッタ期間（SH行）と読み出し期間（RD行）における、画素内容量（FC）４１７の対向電極４２０に印加される電圧FCVDDと、選択トランジスタ４１５に対する駆動信号SELと、変換効率切替え用トランジスタ４１９に対する駆動信号FDGと、リセットトランジスタ４１３に対する駆動信号RSTと、第２転送トランジスタ４１２－２に対する駆動信号TGSと、FC接続用トランジスタ４１８に対する駆動信号FCGと、第１転送トランジスタ４１２－１に対する駆動信号TGLのタイミングチャートを示している。

【0190】

以下、読み出し期間における画素４００の駆動を中心に述べる。

【0191】

まず、時刻t41ないし時刻t42においては、駆動信号RSTと駆動信号FDGがHレベルとされ、リセットトランジスタ４１３と変換効率切替え用トランジスタ４１９が導通状態になって、浮遊拡散領域（FD）４３１に蓄積された電荷がリセットされる。その後に、駆動信号FDGと駆動信号RSTがその順にLレベルとされ、変換効率切替え用トランジスタ４１９とリセットトランジスタ４１３とを順に非導通状態としてから、再度、駆動信号FDGがHレベルとされ、変換効率切替え用トランジスタ４１９が導通状態になる。

【0192】

これにより、時刻t41ないし時刻t42は、PD-LG RST期間となって、低変換効率におけるノイズレベル（N2）が読み出される。

【0193】

次に、時刻t42ないし時刻t43においては、駆動信号FDGがLレベルとされ、変換効率切替え用トランジスタ４１９が非導通状態になる。これにより、時刻t42ないし時刻t43は、PD-HG RST期間となって、高変換効率におけるノイズレベル（N1）が読み出される。

【0194】

また、時刻t43の直前に、駆動信号TGLがHレベルとされ、第１転送トランジスタ４１２－１が導通状態になることで、高感度の第１フォトダイオード４１１－１に蓄積された電荷が浮遊拡散領域（FD）４３１に転送される。その後に、駆動信号TGLがLレベルとされ、第１転送トランジスタ４１２－１は、非導通状態とされる。このとき、駆動信号FDGはLレベルとされ、変換効率切替え用トランジスタ４１９が非導通状態となっている。

【0195】

これにより、時刻t43ないし時刻t44は、PD-HG SIG期間となって、高変換効率における信号レベル（S1）が読み出される。

【0196】

次に、時刻t44ないし時刻t45においては、駆動信号FDGはHレベルとされ、変換効率切替え用トランジスタ４１９が導通状態となる。これにより、時刻t44ないし時刻t45は、PD-LG SIG期間となって、低変換効率における信号レベル（S2）が読み出される。

【0197】

ここで、時刻t45の直後に、駆動信号RSTがHレベルとされ、リセットトランジスタ４１３が導通状態になって、浮遊拡散領域（FD）４３１に蓄積された電荷（高感度の第１フォトダイオード４１１－１から転送された電荷）がリセットされる。

【0198】

その後に、駆動信号RSTがLレベルとされ、リセットトランジスタ４１３を非導通状態としてから、駆動信号FCGがHレベルとされ、FC接続用トランジスタ４１８が導通状態となることで、浮遊拡散領域（FD）４３１と画素内容量（FC）４１７、すなわち、FD（電荷電圧変換容量）とFC（画素内容量）の容量のポテンシャルが結合される。

【0199】

また、それと同時に、駆動信号TGSがHレベルとされ、第２転送トランジスタ４１２－２が導通状態となることで、低感度の第２フォトダイオード４１１－２に蓄積された電荷が、浮遊拡散領域（FD）４３１に転送される。その後に、駆動信号TGSがLレベルとされ、第２転送トランジスタ４１２－２は、非導通状態とされる。

【0200】

これにより、時刻t45ないし時刻t46は、FC SIG期間となって、信号レベル（S3）が読み出される。

【0201】

また、時刻t46の直前に、駆動信号RSTがHレベルとされ、リセットトランジスタ４１３を導通状態にして、浮遊拡散領域（FD）４３１と画素内容量（FC）４１７に蓄積された電荷（低感度の第２フォトダイオード４１１－２から転送された電荷）をリセットする。その後に、駆動信号RSTがLレベルとされ、リセットトランジスタ４１３を非導通状態とする。

【0202】

これにより、時刻t46ないし時刻t47は、FC RST期間となって、ノイズレベル（N3）が読み出される。

【0203】

【0204】

そして、高変換効率の信号レベル（S1）と、高変換効率のノイズレベル（N1）との差分（S1-N1）をとることで、オフセット成分が取り除かれ、真の信号成分が得られる。ここでは、相関二重サンプリング（CDS）が行われることで、信号生成が行われ、第１画像（S1-N1）が得られる。

【0205】

また、低変換効率の信号レベル（S2）と、低変換効率のノイズレベル（N2）との差分（S2-N2）をとることで、真の信号成分が得られるが、ここでも、相関二重サンプリング（CDS）が行われることで、信号生成が行われ、第２画像（S2-N2）が得られる。

【0206】

【0207】

さらに、信号レベル（S3）とノイズレベル（N3）との差分（S3-N3）をとることで、真の信号成分が得られるが、ここでは、デルタデータサンプリング（DDS）が行われることで、信号生成が行われ、第３画像（S3-N3）が得られる。

【0208】

【0209】

（画素の構造を示す断面図）
次に、図１６ないし図１９を参照して、第４の実施の形態の画素４００の構造について説明する。

【0210】

（画素の構造の第１の例）
図１６は、第４の実施の形態の画素４００の構造の第１の例を示す断面図である。

【0211】

図１６において、画素４００は、シリコン基板内に、光電変換素子として、高感度の第１フォトダイオード４１１－１と、低感度の第２フォトダイオード４１１－２を有している。第１フォトダイオード４１１－１と第２フォトダイオード４１１－２は、例えば、シリコン基板内のＰ型のウェル４５１に対し、Ｎ型層４５３－１，４５３－２を埋め込むことで形成される。

【0212】

ゲート電極４１２Ａ－１には、駆動信号TGLが印加され、第１フォトダイオード４１１－１で光電変換され、その内部に蓄積された電荷が浮遊拡散領域（FD）４３１に転送される。

【0213】

ゲート電極４１２Ａ－２には、駆動信号TGSが印加され、第２フォトダイオード４１１－２で光電変換され、その内部に蓄積された電荷が、画素内容量（FC）４１７及びFC接続用トランジスタ４１８の間のノードに転送される。

【0214】

ゲート電極４１８Ａに対して駆動信号FCGが印加され、かつ、ゲート電極４１９Ａに対して駆動信号FDGが印加されることで、浮遊拡散領域（FD）４３１と画素内容量（FC）４１７、すなわち、FD（電荷電圧変換容量）とFC（画素内容量）の容量のポテンシャルが結合される。

【0215】

画素内容量（FC）４１７は、シリコン基板内に設けられた第１フォトダイオード４１１－１に対する素子面側に設けられる。また、画素内容量（FC）４１７の対向電極４２０は、Ｎ型の領域（Ｎ＋）としてシリコン基板内に設けられる。画素内容量（FC）４１７の対向電極４２０は、電源VDDと接続され、任意の電源電圧が供給される。

【0216】

オーバーフローパス４５５は、第１フォトダイオード４１１－１と対向電極４２０との間に、縦方向のＮ型の領域（Ｎ－）として設けられる。オーバーフローパス４５５によって、第１フォトダイオード４１１－１に蓄積されている電荷の一部が、対向電極４２０に移動（排出）される。

【0217】

（画素の構造の第２の例）
図１７は、第４の実施の形態の画素４００の構造の第２の例を示す断面図である。

【0218】

図１７の画素４００においては、上述した図１６の画素４００の構造と比べて、ゲート電極４１９Ａが設けられていない点が異なっている。

【0219】

図１７に示した画素４００の構造を採用した場合でも、画素内容量（FC）４１７を、第１フォトダイオード４１１－１に対する素子面側に設けるとともに、画素内容量（FC）４１７の対向電極４２０をシリコン基板内に設けたときに、第１フォトダイオード４１１－１と対向電極４２０との間に、縦方向にオーバーフローパス４５５を設けることができる。

【0220】

（画素の構造の第３の例）
図１８は、第４の実施の形態の画素４００の構造の第３の例を示す断面図である。

【0221】

図１８の画素４００においては、上述した図１６の画素４００の構造と比べて、第２フォトダイオード４１１－２に蓄積された電荷の転送を、ゲート電極４１２Ａ－２を用いずに、Ｐ型のウェル４５１に、第２フォトダイオード４１１－２に対して埋め込まれたＮ型の領域（Ｎ＋）に接続されたコンタクト４６１を介して行われるようにしている点が異なっている。

【0222】

図１８に示した画素４００の構造を採用した場合でも、画素内容量（FC）４１７を、第１フォトダイオード４１１－１に対する素子面側に設けるとともに、画素内容量（FC）４１７の対向電極４２０をシリコン基板内に設けたときに、第１フォトダイオード４１１－１と対向電極４２０との間に、縦方向にオーバーフローパス４５５を設けることができる。

【0223】

（画素の構造の第４の例）
図１９は、第４の実施の形態の画素４００の構造の第４の例を示す断面図である。

【0224】

図１９の画素４００においては、上述した図１８の画素４００の構造と比べて、ゲート電極４１９Ａが設けられていない点が異なっている。

【0225】

図１９に示した画素４００の構造を採用した場合でも、画素内容量（FC）４１７を、第１フォトダイオード４１１－１に対する素子面側に設けるとともに、画素内容量（FC）４１７の対向電極４２０をシリコン基板内に設けたときに、第１フォトダイオード４１１－１と対向電極４２０との間に、縦方向にオーバーフローパス４５５を設けることができる。

【0226】

このように、第４の実施の形態の画素４００においては、画素内容量（FC）４１７を設ける際に、画素内容量（FC）４１７を素子面側に設けると同時に、画素内容量（FC）４１７の対向電極４２０を、シリコン基板内に設けるようにしている。

【0227】

また、第４の実施の形態の画素４００においては、第１フォトダイオード４１１－１と対向電極４２０との間に、直接オーバーフローパス４５５を縦方向に設け、画素内容量（FC）４１７の対向電極４２０に対し、電源又はそれに準ずる高い電圧を印加することにより、第１フォトダイオード４１１－１から溢れた電荷が、対向電極４２０により吸収（排出）される。

【0228】

【0229】

以上、第４の実施の形態について説明した。

【0230】

（５）第５の実施の形態

【0231】

ところで、CMOSイメージセンサでは、一般的に、フォトダイオードに蓄積された電荷（信号電荷）を読み出す読み出し動作が、画素アレイ部の行ごとに行われ、読み出し動作が終了した画素は、その終了時点から、再度、電荷の蓄積を開始する。

【0232】

このように画素アレイ部の行ごとに読み出し動作を行うことで、CMOSイメージセンサにおいては、すべての画素において電荷の蓄積期間を一致させることができず、被写体が動いている場合などに、撮像画像に歪みが生じる。例えば、上下方向にまっすぐな物体が、横方向に動いているのを撮像した場合に、それが傾いているように写ることになる。

【0233】

このような像に歪みが生じることを回避するために、各画素の露光期間が同一となるようなCMOSイメージセンサの全画素同時電子シャッタが開発されている。ここで、全画素同時電子シャッタとは、撮像に有効なすべての画素について同時に露光を開始し、同時に露光を終了する動作を行うものであって、グローバルシャッタ方式とも呼ばれている。グローバルシャッタ方式を実現するためには、機械的な方式と電気的な方式がある。

【0234】

例えば、機械的な方式では、CMOSイメージセンサの前面を遮光する開閉可能なメカニカルシャッタが利用される。すなわち、メカニカルシャッタを開放して全画素同時に露光を開始し、露光期間終了時点で、メカニカルシャッタを閉鎖して全画素同時に遮光することで、フォトダイオードで電荷が発生する期間が、全画素で一致する。

【0235】

また、電気的な方式では、フォトダイオードの蓄積電荷を空にする電荷排出動作を全画素同時に行って露光を開始する。そして、露光期間終了時点で、転送ゲートを全画素同時に駆動して蓄積された電荷をすべて、浮遊拡散領域（FD）に転送し、転送ゲートを閉じることで、フォトダイオードで電荷が発生する期間が、全画素で一致する。

【0236】

しかしながら、電気的な方式では、全画素同時に浮遊拡散領域（FD）へ電荷が転送されることに伴い、ノイズを除去することが困難になり、画質が劣化することがあった。このような画質の劣化を抑制するために、メモリ部（MEM）を有する画素構造が提案されている。

【0237】

メモリ部を有する画素構造では、フォトダイオードの蓄積電荷を空にする電荷排出動作を全画素同時に行って露光を開始し、露光期間終了時点で、転送ゲートも全画素同時に駆動して蓄積された電荷をすべてメモリ部に転送して保持する。そして、浮遊拡散領域（FD）をリセットした後に、メモリ部の保持電荷を浮遊拡散領域（FD）に転送して、信号レベルの読み出しが行われる。

【0238】

このように、浮遊拡散領域（FD）とは別に、フォトダイオードで生成された電荷を一時的に保持するメモリ部を設けることで、ノイズを低減させることができる。なお、本出願人は、メモリ部を有する画素構造を既に提案している（例えば、特許文献６参照）。

【0239】

特許文献６：特開２００９－２６８０８３号公報

【0240】

ここで、メモリ部（MEM）及び画素内容量（FC）を有し、グローバルシャッタ方式での動作が可能なCMOSイメージセンサにおいても、上述した実施の形態と同様に、画素内容量（FC）を素子面側に設けると同時に、画素内容量（FC）の対向電極を、シリコン基板内に設けることによって、ブルーミングを効果的に抑制することが可能となる。

【0241】

そこで、次に、そのような構造を有する画素の構造について、図２０を参照しながら説明する。

【0242】

（画素の構成を示す断面図）
図２０は、第５の実施の形態の画素５００の構造の例を示す断面図である。

【0243】

図２０において、画素５００は、シリコン基板内に、光電変換素子としてのフォトダイオード５１１を有している。フォトダイオード５１１は、例えば、シリコン基板内のＰ型のウェル５５１に対してＮ型層５５３を埋め込むことで形成される。

【0244】

第１転送ゲート５２１は、ゲート電極５２１Ａに印加される駆動信号TRXに応じて、フォトダイオード５１１に蓄積されている電荷を、メモリ部５２２に転送する。

【0245】

メモリ部５２２は、例えば、ゲート電極５２１Ａの下に形成されたＮ型の埋め込みチャネルなどからなる電荷保持部である。メモリ部５２２は、第１転送ゲート５２１によってフォトダイオード５１１から転送される電荷を保持する。

【0246】

第２転送ゲート５２３は、ゲート電極５２３Ａに印加される駆動信号TRGに応じて、メモリ部５２２に保持された電荷を、浮遊拡散領域（FD）５３１に転送する。

【0247】

浮遊拡散領域（FD）５３１は、Ｎ型の領域（Ｎ＋）からなる電荷電圧変換部であって、第２転送ゲート５２３によってメモリ部５２２から転送される電荷を、電圧に変換する。

【0248】

なお、図示は省略しているが、画素５００においては、上述した画素１００等と同様に、リセットトランジスタ、増幅トランジスタ、選択トランジスタ、ジャンクショントランジスタ、FC接続用トランジスタ、及び変換効率切替え用トランジスタが設けられるが、その説明は省略するものとする。

【0249】

画素内容量（FC）５１７は、シリコン基板内に設けられたフォトダイオード５１１に対する素子面側に設けられる。また、画素内容量（FC）５１７の対向電極５２０は、シリコン基板内にＮ型の領域（Ｎ＋）として設けられる。画素内容量（FC）５１７の対向電極５２０は、電源と接続され、任意の電源電圧が供給される。

【0250】

また、画素５００においても、上述した画素１００や画素３００等と同様に、オーバーフローパスを設けて、フォトダイオード５１１に蓄積されている電荷の一部が移動されるようにしてもよい。

【0251】

すなわち、図２０においては、フォトダイオード５１１と対向電極５２０との間に、縦方向のＮ型の領域（Ｎ－）としてオーバーフローパス５５５が設けられている。なお、オーバーフローパスは、シリコン基板内に設けられた対向電極５２０に隣接して、フォトダイオード５１１と画素内容量（FC）５１７との間に、縦方向のＮ型の領域として設けられるようにしてもよい。

【0252】

このように第５の実施の形態の画素５００においては、画素内容量（FC）５１７を設ける際に、画素内容量（FC）５１７を素子面側に設けると同時に、画素内容量（FC）５１７の対向電極５２０を、シリコン基板内に設けるようにしている。

【0253】

なお、第５の実施の形態の画素５００においては、フォトダイオード５１１と対向電極５２０との間に、直接オーバーフローパス５５５を縦方向に設け、対向電極５２０に電源又はそれに準ずる高い電圧を印加することにより、フォトダイオード５１１から溢れた電荷が、対向電極５２０により吸収（排出）されるようにすることができる。

【0254】

また、第５の実施の形態の画素５００においては、シリコン基板内に設けられた対向電極５２０に隣接してフォトダイオード５１１と画素内容量（FC）５１７との間に、オーバーフローパスを縦方向に設け、対向電極５２０に対し、電源又はそれに準ずる高い電圧を印加することにより、フォトダイオード５１１及び画素内容量（FC）５１７から溢れた電荷が、対向電極５２０で吸収（排出）されるようにすることができる。

【0255】

【0256】

以上、第５の実施の形態について説明した。

【0257】

（６）第６の実施の形態

【0258】

ところで、暗闇と直射日光が当たる場所を同時に撮像し、そこに存在する物体を認識するためには、120dB程度のダイナミックレンジが必要となるが、現状の固体撮像素子で、そのような高いダイナミックレンジを実現するのは極めて困難である。

【0259】

ダイナミックレンジは、画素に蓄積できる電荷量に依存し、その電荷量を増大させるためには、画素面積を拡大するか、あるいは単位面積当たりの蓄積電荷量を増加させる必要がある。

【0260】

前者の面積拡大を実現するためには、光学系の口径を拡大するか、あるいは画素数を低減する必要があり、コストの増加や画質の低下が問題になる恐れがある。一方で、後者の単位面積当たりの蓄積電荷量増加を実現するためには、フォトダイオード（PD：Photodiode）の接合容量とMOS容量からなる構造を採用することができるが、そのような構造にも限界がある。

【0261】

ここで、図２１ないし図２３を参照して、従来の画素９００について説明する。

【0262】

（従来の画素の構造）
図２１は、従来の画素９００の構造を示す断面図である。なお、図２１に示した断面の下側の面が、光入射面とされ、図中の下側から光が入射される。

【0263】

画素９００においては、埋め込み型のフォトダイオード９１１上に、変換効率切り替え用の容量として、MOS容量９１７（容量電極９１７Ａ）が設けられている。

【0264】

画素９００は、フォトダイオード９１１、転送トランジスタ９１２、リセットトランジスタ９１３、増幅トランジスタ９１４、選択トランジスタ９１５、MOS容量９１７、変換効率切替え用トランジスタ９１９、及び浮遊拡散領域（FD）９３１を含んで構成される。

【0265】

MOS容量９１７は、埋め込み型のフォトダイオード９１１上に設けられ、変換効率切替え用トランジスタ９１９と接続される電極（容量電極９１７Ａ）である。変換効率切替え用トランジスタ９１９は、変換効率切り替え用のスイッチであって、そのゲートに印加される駆動信号FDGに応じたオン／オフの動作を行い、浮遊拡散領域（FD）９３１の容量を切り替えることで、例えば被写体照度に応じて、低変換効率と高変換効率とを切り替えることができる。

【0266】

（従来の画素の駆動）
図２２は、従来の画素９００の駆動を説明するタイミングチャートである。

【0267】

図２２においては、選択トランジスタ９１５に対する駆動信号SELと、変換効率切替え用トランジスタ９１９に対する駆動信号FDGと、リセットトランジスタ９１３に対する駆動信号RSTと、リセットトランジスタ９１３のリセットドレイン（RD：Reset Drain）と、転送トランジスタ９１２に対する駆動信号TGLのタイミングチャートを示している。

【0268】

図２２のタイミングチャートは、低変換効率の場合の画素９００の駆動例を示している。すなわち、時刻t91において、駆動信号FDGがHレベルとされ、浮遊拡散領域（FD）９３１にMOS容量９１７が繋がることで、浮遊拡散領域（FD）９３１の容量が増して変換効率が下がる。

【0269】

時刻t92において、駆動信号SELと駆動信号RSTがHレベルとされ、対象の画素９００が選択状態になるとともに、浮遊拡散領域（FD）９３１の電位が、リセットドレイン（RD）のHレベルにリセットされる。これにより、リセットレベルを読み出すことができる。

【0270】

時刻t93において、駆動信号TGLがHレベルとされ、フォトダイオード９１１に蓄積されている電荷が、転送トランジスタ９１２を介して浮遊拡散領域（FD）９３１に転送される。これにより、信号レベルを読み出すことができる。そして、リセットレベルと信号レベルを用いた相関二重サンプリング（CDS）が行われることで、信号生成が行われる。

【0271】

その後、時刻t94において、駆動信号SELがLレベルとされ、対象の画素９００が非選択状態となる。また、時刻t94においては、再度、駆動信号RSTがHレベルとなって、リセットトランジスタ９１３が導通状態となり、その状態で、リセットドレイン（RD）をLレベルとすることで、容量電極９１７Ａの電位をLレベルとすることができる。

【0272】

さらにその状態で、時刻t95において、駆動信号FDGがLレベルとなって、変換効率切替え用トランジスタ９１９が非導通状態となることで、露光期間における容量電極９１７Ａの電位をLレベルに保つことができる。また、その後、リセットドレイン（RD）をHレベルに戻した後に、時刻t96において、駆動信号TGLがHレベルとなって、転送トランジスタ９１２が導通状態となることで、浮遊拡散領域（FD）９３１から、フォトダイオード９１１への電荷の注入（逆流する電荷）を防ぐことができる。

【0273】

図２３は、従来の画素９００の他の駆動を説明するタイミングチャートである。

【0274】

なお、図２３においては、図２２と同様に、駆動信号SEL、駆動信号FDG、駆動信号RST、リセットドレイン（RD）、及び駆動信号TGLのタイミングチャートを示している。また、図２３においては、高輝度時に対応する区間を、図中の一点鎖線で囲まれた高輝度区間Ａで表し、低輝度時に対応する区間を、図中の二点鎖線で囲まれた低輝度区間Ｂで表している。

【0275】

時刻t91ないし時刻t96において、駆動信号SELがHレベルとされ、対象の画素９００が選択状態となる。なお、時刻t91において、駆動信号FDGは、Hレベルで一定とされ、浮遊拡散領域（FD）９３１にMOS容量９１７が繋がっており、変換効率が下がった状態となっている。また、このとき、露光期間に、フォトダイオード９１１から浮遊拡散領域（FD）９３１に溢れた電荷が先に読み出されることで、低変換効率における信号レベルを読み出すことができる。

【0276】

時刻t92において、駆動信号RSTがHレベルとされ、浮遊拡散領域（FD）９３１の電位が、リセットドレイン（RD）のHレベルにリセットされる。これにより、低変換効率におけるノイズレベル（リセットレベル）を読み出すことができる。

【0277】

このように、高輝度区間Ａにおいては、露光期間にフォトダイオード９１１で発生した大量の電荷が、ゲート電極９１２Ａの下のポテンシャルを乗り越え、浮遊拡散領域（FD）９３１とMOS容量９１７により構成される容量に蓄積される。そして、この電荷蓄積によって発生するFD電位が、増幅トランジスタ９１４に入力され、それに対応する信号が、選択トランジスタ９１５を介して垂直信号線２２（図１）に出力される。

【0278】

その後、時刻t93ないし時刻t97において、駆動信号FDGがLレベルとされ、浮遊拡散領域（FD）９３１がMOS容量９１７から切り離され、変換効率が上がった状態となる。また、時刻t94において、駆動信号RSTがHレベルとされ、浮遊拡散領域（FD）９３１の電位が、リセットドレイン（RD）のHレベルにリセットされる。これにより、高変換効率におけるノイズレベルを読み出すことができる。

【0279】

時刻t95において、駆動信号TGLがHレベルとされ、フォトダイオード９１１に蓄積された電荷が、転送トランジスタ９１２を介して浮遊拡散領域（FD）９３１に転送される。これにより、高変換効率における信号レベルを読み出すことができる。

【0280】

このように、低輝度区間Ｂにおいては、露光期間にフォトダイオード９１１に蓄積された電荷が、転送トランジスタ９１２によって、浮遊拡散領域（FD）９３１に転送されて蓄積される。そして、電荷蓄積によって発生するFD電位が、増幅トランジスタ９１４に入力され、それに対応する信号が、選択トランジスタ９１５を介して垂直信号線２２（図１）に出力される。

【0281】

以上のように、従来の画素９００では、図２３に示したダイナミックレンジ拡大動作時の駆動を行うことで、露光期間に、浮遊拡散領域（FD）９３１に溢れた電荷が先に読み出されて、高輝度信号が得られる一方で、その後に、フォトダイオード９１１に蓄積された電荷が読み出されて、低輝度信号が得られるようにすることで、ダイナミックレンジの拡大がなされている。

【0282】

一方で、従来の画素９００では、フォトダイオード９１１に対し、MOS容量９１７を設けた構造を採用しているが、その構造によって、単位面積当たりの蓄積電荷量を増加させるには限界がある。そこで、本開示に係る技術（本技術）では、フォトダイオードとMOS容量の積層構造を採用することで、単位面積当たりの蓄積電荷量を、より増加させることができるようにする。

【0283】

以下、図２４ないし図２５を参照して、第６の実施の形態の画素６００について説明する。

【0284】

（画素の構造の例）
図２４は、第６の実施の形態の画素６００の構造の例を示す断面図である。なお、図２４に示した断面の下側の面が、光入射面とされ、図中の下側から光が入射される。

【0285】

図２４において、画素６００は、シリコン基板内に、光電変換素子としてフォトダイオード６１１を有している。フォトダイオード６１１は、例えば、シリコン基板内のＰ型のウェル６５１に対し、Ｎ型層６５３を埋め込むことで形成される。フォトダイオード６１１は、受光した光量に応じた電荷を生成して蓄積する。

【0286】

ゲート電極６１２Ａには、駆動信号TGLが印加され、フォトダイオード６１１で光電変換され、その内部に蓄積された電荷が、浮遊拡散領域（FD）６３１に転送される。浮遊拡散領域（FD）６３１は、電荷電圧変換部であって、そこに転送される電荷を電圧に変換する。

【0287】

リセットトランジスタ６１３のゲートには、駆動信号RSTが印加される。この駆動信号RSTがHレベルになると、リセットトランジスタ６１３が導通状態になり、浮遊拡散領域（FD）６３１の電位が、リセットドレイン（RD）に応じたレベルにリセットされる。

【0288】

増幅トランジスタ６１４は、そのゲートが浮遊拡散領域（FD）６３１に接続され、そのドレインが電源VDDに接続されており、浮遊拡散領域（FD）６３１に保持されている電圧信号を読み出す読み出し回路の入力部となる。すなわち、増幅トランジスタ６１４は、そのソースが選択トランジスタ６１５を介して垂直信号線２２（図１）に接続されることにより、当該垂直信号線２２の一端に接続される定電流源とソースフォロア回路を構成する。

【0289】

選択トランジスタ６１５は、増幅トランジスタ６１４と垂直信号線２２との間に接続される。選択トランジスタ６１５のゲートには、駆動信号SELが印加される。この駆動信号SELがHレベルになると、選択トランジスタ６１５が導通状態になって、画素６００が選択状態となる。これにより、増幅トランジスタ６１４により増幅された信号が、選択トランジスタ６１５を介して、垂直信号線２２（図１）に出力される。

【0290】

ここで、画素６００において、シリコン基板内に設けられたフォトダイオード６１１に対する素子面側には、第１容量電極６１７Ａ－１が設けられる。第１容量電極６１７Ａ－１は、その容量の一端の電位を固定するための電位固定部（VC）に接続される。なお、第１容量電極６１７Ａ－１の材料としては、例えば、多結晶シリコン（poly-Si），白金シリサイド（ptSi），又はニッケルシリサイド（NiSi）などを用いることができる。

【0291】

また、画素６００においては、第１容量電極６１７Ａ－１の上層として、絶縁膜と第２容量電極６１７Ａ－２が積層されている。ここでは、第２容量電極６１７Ａ－２を、第１MOS容量６１７－１を構成する拡散層６２０に接続することにより、第１MOS容量６１７－１（CAP1）と第２MOS容量６１７－２（CAP2）とを並列に接続している。なお、拡散層６２０は、Ｎ型の領域（Ｎ＋）としてシリコン基板内に設けられ、上述した実施の形態における対向電極（第１容量電極６１７Ａ－１の対向電極）に相当するものである。

【0292】

第２容量電極６１７Ａ－２は、変換効率切替え用トランジスタ６１９を介して浮遊拡散領域（FD）６３１に接続される。変換効率切替え用トランジスタ６１９は、変換効率切り替え用のスイッチであって、そのゲートに印加される駆動信号FDGに応じたオン／オフの動作を行い、浮遊拡散領域（FD）６３１の容量を切り替えることで、例えば被写体照度に応じて、低変換効率と高変換効率とを切り替えることができる。

【0293】

画素６００において、第２容量電極６１７Ａ－２の上層には、信号線からなるSCL配線６２６が配置され、パルス駆動回路（例えば、垂直駆動回路１２（図１）の一部として構成されるパルス駆動回路）に接続される。第２容量電極６１７Ａ－２とSCL配線６２６とは、CLC容量６２７によって容量結合される。

【0294】

なお、第２容量電極６１７Ａ－２の材料としては、例えば、多結晶シリコン（poly-Si），タングステン（Ｗ），チタン（Ti），タンタル（Ta），アルミニウム（Al），銅（Cu），及びそれらを主成分とする化合物、及びそれらを組み合わせた積層膜を用いることができる。

【0295】

このように、第２容量電極６１７Ａ－２を、金属又はそれを含む化合物で形成することにより、裏面側（光入射面側）から入射した可視光や近赤外光を高い反射率で反射して、これによってシリコン中の光路長を延長し、フォトダイオード６１１の量子効率を向上させることが可能である。なお、第２容量電極６１７Ａ－２は、遮光膜やローカル配線（画素内配線）と同一の工程で形成することも可能である。

【0296】

以上のように、画素６００では、半導体基板内に設けられたフォトダイオード６１１の光の入射面と反対側（素子面側）に、第１の導電層としての第１容量電極６１７Ａ－１と、第２の導電層としての第２容量電極６１７Ａ－２とからなる容量（CAP1，CAP2）を設けている。これによって、フォトダイオード６１１により生成された電荷を、浮遊拡散領域（FD）６３１と、第１MOS容量６１７－１と第２MOS容量６１７－２により構成される容量に蓄積することができるため、単位面積当たりの蓄積電荷量を増加させることができる。

【0297】

（画素の駆動の例）
次に、図２５のタイミングチャートを参照して、第６の実施の形態の画素６００の駆動の例について説明する。

【0298】

図２５においては、選択トランジスタ６１５に対する駆動信号SELと、変換効率切替え用トランジスタ６１９に対する駆動信号FDGと、リセットトランジスタ６１３に対する駆動信号RSTと、リセットトランジスタ６１３のリセットドレイン（RD）と、第１容量電極６１７Ａ－１の一端の電位VCと、SCL配線６２６に印加されるパルス信号SCLと、転送トランジスタ６１２に対する駆動信号TGLのタイミングチャートを示している。

【0299】

また、図２５においても、上述した図２３と同様に、高輝度時に対応する区間を、図中の一点鎖線で囲まれた高輝度区間Ａで表し、低輝度時に対応する区間を、図中の二点鎖線で囲まれた低輝度区間Ｂで表している。

【0300】

時刻t61ないし時刻t66において、駆動信号SELがHレベルとされ、対象の画素６００が選択状態となる。なお、時刻t61において、駆動信号FDGは、Hレベルで一定とされ、浮遊拡散領域（FD）６３１に第２MOS容量６１７－２が繋がっており、変換効率が下がった状態となっている。また、このとき、露光期間に、フォトダイオード６１１から浮遊拡散領域（FD）６３１に溢れた電荷が先に読み出されることで、低変換効率における信号レベルを読み出すことができる。

【0301】

時刻t62において、駆動信号RSTがHレベルとされ、浮遊拡散領域（FD）６３１の電位がHレベルにリセットされる。これにより、低変換効率におけるノイズレベル（リセットレベル）を読み出すことができる。

【0302】

このように、高輝度区間Ａにおいて、露光期間にフォトダイオード６１１で発生した大量の電荷が、ゲート電極６１２Ａの下のポテンシャルを乗り越え、浮遊拡散領域（FD）６３１と、第１MOS容量６１７－１及び第２MOS容量６１７－２により構成される容量に蓄積される。そして、この電荷蓄積によって発生するFD電位が、増幅トランジスタ６１４に入力され、それに対応する信号が、選択トランジスタ６１５を介して垂直信号線２２（図１）に出力される。

【0303】

その後、時刻t63において、駆動信号FDGがLレベルとされ、浮遊拡散領域（FD）６３１がMOS容量６１７から切り離され、変換効率が上がった状態となる。

【0304】

また、時刻t64において、駆動信号RSTと駆動信号FDGがHレベルとされ、浮遊拡散領域（FD）６３１と、第１MOS容量６１７－１及び第２MOS容量６１７－２に蓄積された電荷がリセットされる。

【0305】

このとき、駆動信号FDGがHレベルとなることで、変換効率切替え用トランジスタ６１９が導通状態になるため、SCL配線６２６にパルス信号が与えられ、パルス信号SCLがHレベルとされる。また、時刻t64においては、電位VCもHレベルとされる。これにより、読み出し時のFD電位を昇圧して、安定化させることが可能となるため、FD電位の上昇を補強することができる。このようにして、高変換効率におけるノイズレベルを読み出すことができる。

【0306】

そして、時刻t65において、駆動信号TGLがHレベルとされ、フォトダイオード６１１に蓄積された電荷が、転送トランジスタ６１２を介して浮遊拡散領域（FD）６３１に転送される。これにより、高変換効率における信号レベルを読み出すことができる。

【0307】

このように、低輝度区間Ｂにおいては、露光期間にフォトダイオード６１１に蓄積された電荷が、転送トランジスタ６１２によって、浮遊拡散領域（FD）６３１に転送されて蓄積される。そして、電荷蓄積によって発生するFD電位が、増幅トランジスタ６１４に入力され、それに対応する信号が、選択トランジスタ６１５を介して垂直信号線２２（図１）に出力される。

【0308】

以上のように、第６の実施の形態の画素６００では、図２５に示したダイナミックレンジ拡大動作時の駆動を行うことで、露光期間に、浮遊拡散領域（FD）６３１に溢れた電荷が先に読み出されて、高輝度信号が得られる一方で、その後に、フォトダイオード６１１に蓄積された電荷が読み出されて、低輝度信号が得られるようにすることで、ダイナミックレンジの拡大がなされている。

【0309】

このとき、画素６００では、シリコン基板内に設けられたフォトダイオード６１１に対する素子面側に、第１MOS容量６１７－１と第２MOS容量６１７－２とを積層した容量（CAP1，CAP2）を設けることで、従来の画素９００と比べて、単位面積当たりの蓄積電荷量を増加させることができる。

【0310】

また、画素６００の駆動に際しては、リセットトランジスタ６１３のオン抵抗や、リセットドレイン（RD）を電源に接続する配線の抵抗によって、浮遊拡散領域（FD）６３１の昇圧電位が低下することになるが、ここでは、第２MOS容量６１７－２と容量結合するSCL配線６２６をパルス駆動することにより、浮遊拡散領域（FD）６３１の昇圧電位の低下を抑制する（FD電位の上昇を増強する）ことが可能となる。

【0311】

すなわち、信号線からなるSCL配線６２６の電位の変動によって、浮遊拡散領域（FD）６３１の昇圧を加速させることができる。その結果として、画素６００の駆動時におけるFD電位の低下に起因する、画像のざらつきや、シェーディングによる画質劣化などを抑制して、ダイナミックレンジの拡大だけでなく、画質の改善を実現することができる。

【0312】

さらに、画素６００では、上述した構造を有することで、ダイナミックレンジが向上すること、視覚と異なるLEDの点滅（信号機、交通標識、自動車の表示装置等）を抑制すること、あるいは画素ピッチ縮小による画素数増加やカメラの小型化を行うことを、それぞれ又は少なくとも２つ以上を同時に実現することが可能となる。

【0313】

なお、現状の固体撮像素子を用い、シャッタ時間の異なる複数の画像を合成することで、高ダイナミックレンジの画像を取得することも可能であるが、例えば被写体が動体である場合に、画像の歪みや偽色が問題となる恐れがある。

【0314】

さらに、視覚では、信号機、交通標識、自動車の表示装置などの光源であるLED(Light Emitting Diode)が点灯を継続して見えるのに対して、現状の固体撮像素子では、消灯したり、点滅を繰り返したりする画像が得られることが問題になっている。この現象は、LEDの発光効率を高めるために、視覚で追随することが不可能な短い周期で、LEDをパルス発光させるために発生するものである。

【0315】

現状の固体撮像素子で、視覚と同じLEDの画像を得るためには、シャッタ時間を、LEDのパルス周期よりも長くする必要があるが、その場合に、中程度以上の照度の被写体は、固体撮像素子の飽和露光量を超えるため、良好な画像を得ることができず、より高い飽和露光量の固体撮像素子が求められている。

【0316】

それに対して、画素６００が配列された画素アレイ部１１を有するCMOSイメージセンサ１０（図１）では、このような現状の固体撮像素子が有している様々な問題を解決することが可能となる。

【0317】

以上、第６の実施の形態について説明した。

【0318】

（７）第７の実施の形態

【0319】

次に、図２６ないし図２７を参照して、第７の実施の形態の画素７００について説明する。

【0320】

（画素の構造の例）
図２６は、第７の実施の形態の画素７００の構造の例を示す断面図である。また、図２７は、第７の実施の形態の画素７００の構造の例を示す平面図である。なお、図２６は、図２７に示した画素７００のＡ－Ａ'断面を示している。

【0321】

図２６において、画素７００は、シリコン基板内に、光電変換素子として、高感度の第１フォトダイオード７１１－１と、低感度の第２フォトダイオード７１１－２を有している。第１フォトダイオード７１１－１と第２フォトダイオード７１１－２は、例えば、シリコン基板内のＰ型のウェル７５１に対し、Ｎ型層７５３－１，７５３－２を埋め込むことで形成される。

【0322】

ゲート電極７１２Ａ－１には、駆動信号TGLが印加され、第１フォトダイオード７１１－１で光電変換され、その内部に蓄積された電荷が、浮遊拡散領域（FD）７３１に転送される。また、ゲート電極７１２Ａ－２には、駆動信号TGSが印加され、第２フォトダイオード７１１－２で光電変換され、その内部に蓄積された電荷が、浮遊拡散領域（FD）７３１に転送される。

【0323】

浮遊拡散領域（FD）７３１は、電荷電圧変換部であって、そこに転送される電荷を電圧に変換する。リセットトランジスタ７１３が、そのゲートに印加される駆動信号RSTがHレベルになると、浮遊拡散領域（FD）７３１の電位は、リセットドレイン（RD）に応じたレベルにリセットされる。

【0324】

増幅トランジスタ７１４は、そのゲートが浮遊拡散領域（FD）７３１に接続され、そのドレインが電源VDDに接続されており、浮遊拡散領域（FD）７３１に保持されている電圧信号を読み出す読み出し回路（ソースフォロア回路）の入力部となる。

【0325】

選択トランジスタ７１５が、そのゲートに印加される駆動信号SELがHレベルになると、画素７００は選択状態となる。これにより、増幅トランジスタ７１４により増幅された信号が、選択トランジスタ７１５を介して、垂直信号線２２（図１）に出力される。

【0326】

ここで、画素７００において、シリコン基板内に設けられた第１フォトダイオード７１１－１に対する素子面側には、第１容量電極７１７Ａ－１が設けられる。第１容量電極７１７Ａ－１は、容量の一端の電位を固定するための電位固定部（VC）に接続される。なお、第１容量電極６１７Ａ－１の材料としては、例えば、多結晶シリコン（poly-Si）などを用いることができる。

【0327】

また、画素７００においては、第１容量電極７１７Ａ－１の上層として、絶縁膜と第２容量電極７１７Ａ－２が積層されている。ここでは、第２容量電極７１７Ａ－２を、第１MOS容量７１７－１を構成する拡散層７２０に接続することにより、第１MOS容量７１７－１と第２MOS容量７１７－２とを並列に接続している。

【0328】

第２容量電極７１７Ａ－２は、変換効率切替え用トランジスタ７１９を介して浮遊拡散領域（FD）７３１に接続される。変換効率切替え用トランジスタ７１９は、そのゲートに印加される駆動信号FDGに応じたオン／オフの動作を行い、浮遊拡散領域（FD）７３１の容量を切り替えることで、低変換効率と高変換効率とを切り替えることができる。

【0329】

画素７００において、第２容量電極７１７Ａ－２の上層には、信号線からなるSCL配線７２６が配置され、パルス駆動回路に接続される。SCL配線７２６は、CLC容量７２７によって、第２容量電極７１７Ａ－２と容量結合される。

【0330】

なお、第２容量電極７１７Ａ－２の材料としては、例えば、多結晶シリコン（poly-Si），タングステン（Ｗ），チタン（Ti），タンタル（Ta），アルミニウム（Al），銅（Cu），及びそれらを主成分とする化合物、及びそれらを組み合わせた積層膜を用いることができる。

【0331】

以上のように、画素７００では、半導体基板内に設けられた第１フォトダイオード７１１－１と、第２フォトダイオード７１１－２のうち、第１フォトダイオード７１１－１の光の入射面と反対側（素子面側）に、第１の導電層としての第１容量電極７１７Ａ－１と、第２の導電層としての第２容量電極７１７Ａ－２とからなる容量（CAP1，CAP2）を設けている。

【0332】

また、画素７００の駆動としては、例えば、第２フォトダイオード７１１－２に対する駆動で、上述した図２５の駆動の例を適用することにより、第２フォトダイオード７１１－２の飽和電荷量を、積層された第１容量電極７１７Ａ－１と第２容量電極７１７Ａ－２によって、増加させることができる。また、このとき、第２容量電極７１７Ａ－２と容量結合するSCL配線７２６にパルス信号を与えることによって、FD電位の昇圧を増強することができる。

【0333】

以上、第７の実施の形態について説明した。

【0334】

＜４．変形例＞

【0335】

（実施の形態の組み合わせの例）
上述した７つの実施の形態は、それぞれが単独の実施の形態として成立することは勿論、複数の実施の形態の全て又は一部を可能な範囲で組み合わせた形態を採用するようにしてもよい。

【0336】

例えば、上述した第３の実施の形態ないし第５の実施の形態に対し、第２の実施の形態を組み合わせることで、対向電極３２０（４２０，５２０）に印加される電圧を可変として、例えば、シャッタ期間及び読み出し期間と、蓄積期間とで、対向電極３２０（４２０，５２０）に印加される電圧FCVDDが切り替えられるようにしてもよい。一方で、上述した第３の実施の形態ないし第５の実施の形態に対し、第１の実施の形態を組み合わせることで、対向電極３２０（４２０，５２０）に印加される電圧が、一定の電圧で固定されるようにしてもよい。

【0337】

（固体撮像装置の他の例）
また、上述した実施の形態では、画素が２次元状に配列されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、画素が２次元配列されてなるＸ－Ｙアドレス方式の固体撮像装置全般に対して適用可能である。

【0338】

さらに、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。

【0339】

＜５．電子機器の構成＞

【0340】

図２８は、本開示に係る技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。

【0341】

電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。

【0342】

電子機器１０００は、固体撮像装置１００１、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び、電源部１００７から構成される。また、電子機器１０００において、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び電源部１００７は、バスライン１００８を介して相互に接続されている。

【0343】

固体撮像装置１００１は、上述したCMOSイメージセンサ１０（図１）に対応しており、画素アレイ部に２次元状に配列される画素として、上述した第１の実施の形態ないし第５の実施の形態に示した画素１００ないし画素５００のいずれかを配置することができる。

【0344】

DSP回路１００２は、固体撮像装置１００１から供給される信号を処理するカメラ信号処理回路である。DSP回路１００２は、固体撮像装置１００１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、DSP回路１００２により処理された画像データを、フレーム単位で一時的に保持する。

【0345】

表示部１００４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１００１で撮像された動画又は静止画を表示する。記録部１００５は、固体撮像装置１００１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。

【0346】

操作部１００６は、ユーザによる操作に従い、電子機器１０００が有する各種の機能についての操作指令を出力する。電源部１００７は、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、及び、操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

【0347】

電子機器１０００は、以上のように構成される。本技術は、以上説明したように、固体撮像装置１００１に適用される。具体的には、CMOSイメージセンサ１０（図１）は、固体撮像装置１００１に適用することができる。固体撮像装置１００１に本技術を適用して、画素アレイ部に２次元状に配列される画素に対し、シリコン基板内に設けられた光電変換素子の光の入射面と反対側に画素内容量を設けるとともに、シリコン基板内に画素内容量の対向電極を設けることで、ブルーミングを効果的に抑制することができる。

【0348】

＜６．固体撮像装置の使用例＞

【0349】

図２９は、本開示に係る技術を適用した固体撮像装置の使用例を示す図である。

【0350】

CMOSイメージセンサ１０（図１）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図２９に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、CMOSイメージセンサ１０を使用することができる。

【0351】

具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば、図２８の電子機器１０００）で、CMOSイメージセンサ１０を使用することができる。

【0352】

交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、CMOSイメージセンサ１０を使用することができる。

【0353】

家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、CMOSイメージセンサ１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、CMOSイメージセンサ１０を使用することができる。

【0354】

セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、CMOSイメージセンサ１０を使用することができる。

【0355】

スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、CMOSイメージセンサ１０を使用することができる。

【0356】

＜７．本開示に係る技術を適用し得る積層型の固体撮像装置の構成例＞

【0357】

図３０は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。

【0358】

図３０のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０１０は、図３０のＡに示すように、１枚のダイ（半導体基板）２３０１１を有する。このダイ２３０１１には、画素がアレイ状に配置された画素領域２３０１２と、画素の駆動その他の各種の制御を行う制御回路２３０１３と、信号処理するためのロジック回路２３０１４とが搭載されている。

【0359】

図３０のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０２０は、図３０のＢ及びＣに示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。

【0360】

図３０のＢでは、センサダイ２３０２１には、画素領域２３０１２と制御回路２３０１３が搭載され、ロジックダイ２３０２４には、信号処理を行う信号処理回路を含むロジック回路２３０１４が搭載されている。

【0361】

図３０のＣでは、センサダイ２３０２１には、画素領域２３０１２が搭載され、ロジックダイ２３０２４には、制御回路２３０１３及びロジック回路２３０１４が搭載されている。

【0362】

図３１は、積層型の固体撮像装置２３０２０の第１の構成例を示す断面図である。

【0363】

センサダイ２３０２１には、画素領域２３０１２となる画素を構成するＰＤ（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Ｔｒ（ＭＯＳＦＥＴ）、及び、制御回路２３０１３となるＴｒ等が形成される。さらに、センサダイ２３０２１には、複数層、本例では３層の配線２３１１０を有する配線層２３１０１が形成される。なお、制御回路２３０１３（となるＴｒ）は、センサダイ２３０２１ではなく、ロジックダイ２３０２４に構成することができる。

【0364】

ロジックダイ２３０２４には、ロジック回路２３０１４を構成するＴｒが形成される。さらに、ロジックダイ２３０２４には、複数層、本例では３層の配線２３１７０を有する配線層２３１６１が形成される。また、ロジックダイ２３０２４には、内壁面に絶縁膜２３１７２が形成された接続孔２３１７１が形成され、接続孔２３１７１内には、配線２３１７０等と接続される接続導体２３１７３が埋め込まれる。

【0365】

センサダイ２３０２１とロジックダイ２３０２４とは、互いの配線層２３１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面には、保護膜等の膜２３１９１が形成されている。

【0366】

センサダイ２３０２１には、センサダイ２３０２１の裏面側（ＰＤに光が入射する側）（上側）からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達する接続孔２３１１１が形成される。さらに、センサダイ２３０２１には、接続孔２３１１１に近接して、センサダイ２３０２１の裏面側から１層目の配線２３１１０に達する接続孔２３１２１が形成される。接続孔２３１１１の内壁面には、絶縁膜２３１１２が形成され、接続孔２３１２１の内壁面には、絶縁膜２３１２２が形成される。そして、接続孔２３１１１及び２３１２１内には、接続導体２３１１３及び２３１２３がそれぞれ埋め込まれる。接続導体２３１１３と接続導体２３１２３とは、センサダイ２３０２１の裏面側で電気的に接続され、これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、接続孔２３１２１、接続孔２３１１１、及び、配線層２３１６１を介して、電気的に接続される。

【0367】

図３２は、積層型の固体撮像装置２３０２０の第２の構成例を示す断面図である。

【0368】

固体撮像装置２３０２０の第２の構成例では、センサダイ２３０２１に形成する１つの接続孔２３２１１によって、センサダイ２３０２１（の配線層２３１０１（の配線２３１１０））と、ロジックダイ２３０２４（の配線層２３１６１（の配線２３１７０））とが電気的に接続される。

【0369】

すなわち、図３２では、接続孔２３２１１が、センサダイ２３０２１の裏面側からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達し、且つ、センサダイ２３０２１の最上層の配線２３１１０に達するように形成される。接続孔２３２１１の内壁面には、絶縁膜２３２１２が形成され、接続孔２３２１１内には、接続導体２３２１３が埋め込まれる。上述の図３１では、２つの接続孔２３１１１及び２３１２１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続されるが、図３２では、１つの接続孔２３２１１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続される。

【0370】

図３３は、積層型の固体撮像装置２３０２０の第３の構成例を示す断面図である。

【0371】

図３３の固体撮像装置２３０２０は、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されていない点で、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されている図３１の場合と異なる。

【0372】

図３３の固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。

【0373】

図３４は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。

【0374】

図３４では、固体撮像装置２３４０１は、センサダイ２３４１１と、ロジックダイ２３４１２と、メモリダイ２３４１３との３枚のダイが積層された３層の積層構造になっている。

【0375】

メモリダイ２３４１３は、例えば、ロジックダイ２３４１２で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。

【0376】

図３４では、センサダイ２３４１１の下に、ロジックダイ２３４１２及びメモリダイ２３４１３が、その順番で積層されているが、ロジックダイ２３４１２及びメモリダイ２３４１３は、逆順、すなわち、メモリダイ２３４１３及びロジックダイ２３４１２の順番で、センサダイ２３４１１の下に積層することができる。

【0377】

なお、図３４では、センサダイ２３４１１には、画素の光電変換部となるＰＤや、画素Ｔｒのソース／ドレイン領域が形成されている。

【0378】

ＰＤの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Ｔｒ２３４２１、画素Ｔｒ２３４２２が形成されている。

【0379】

ＰＤに隣接する画素Ｔｒ２３４２１が転送Ｔｒであり、その画素Ｔｒ２３４２１を構成する対のソース／ドレイン領域の一方がＦＤになっている。

【0380】

また、センサダイ２３４１１には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Ｔｒ２３４２１、及び、画素Ｔｒ２３４２２に接続する接続導体２３４３１が形成されている。

【0381】

さらに、センサダイ２３４１１には、各接続導体２３４３１に接続する複数層の配線２３４３２を有する配線層２３４３３が形成されている。

【0382】

また、センサダイ２３４１１の配線層２３４３３の最下層には、外部接続用の電極となるアルミパッド２３４３４が形成されている。すなわち、センサダイ２３４１１では、配線２３４３２よりもロジックダイ２３４１２との接着面２３４４０に近い位置にアルミパッド２３４３４が形成されている。アルミパッド２３４３４は、外部との信号の入出力に係る配線の一端として用いられる。

【0383】

さらに、センサダイ２３４１１には、ロジックダイ２３４１２との電気的接続に用いられるコンタクト２３４４１が形成されている。コンタクト２３４４１は、ロジックダイ２３４１２のコンタクト２３４５１に接続されるとともに、センサダイ２３４１１のアルミパッド２３４４２にも接続されている。

【0384】

そして、センサダイ２３４１１には、センサダイ２３４１１の裏面側（上側）からアルミパッド２３４４２に達するようにパッド孔２３４４３が形成されている。

【0385】

本開示に係る技術は、以上のような固体撮像装置に適用することができる。

【0386】

＜８．移動体への応用例＞

【0387】

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

【0388】

図３５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【0389】

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。

【0390】

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

【0391】

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

【0392】

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

【0393】

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

【0394】

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

【0395】

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。

【0396】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0397】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０３０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

【0398】

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

【0399】

図３６は、撮像部１２０３１の設置位置の例を示す図である。

【0400】

図３６では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。

【0401】

撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

【0402】

なお、図３６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

【0403】

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

【0404】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0405】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

【0406】

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

【0407】

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１のCMOSイメージセンサ１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ブルーミングを効果的に抑制することができるため、例えば、ダイナミックレンジの拡大によって、LEDフリッカに対応することが可能となる。

【0408】

＜９．体内情報取得システムへの応用例＞

【0409】

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。

【0410】

図３７は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。

【0411】

体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。

【0412】

カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。

【0413】

外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。

【0414】

体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。

【0415】

カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。

【0416】

カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。

【0417】

光源部１０１１１は、例えばＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。

【0418】

撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。

【0419】

画像処理部１０１１３は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）やＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。

【0420】

無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。

【0421】

給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。

【0422】

電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図３７では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。

【0423】

制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。

【0424】

外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。

【0425】

また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅｒｅｄｕｃｔｉｏｎ）処理及び／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。

【0426】

以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。具体的には、図１のCMOSイメージセンサ１０は、撮像部１０１１２に適用することができる。撮像部１０１１２に本開示に係る技術を適用することにより、ブルーミングを効果的に抑制することができるため、例えば、ダイナミックレンジの拡大によって、より鮮明な術部画像を得ることができるため、検査の精度を向上させることが可能となる。

【0427】

なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

【0428】

また、本技術は、以下のような構成をとることができる。

【0429】

（１）
複数の画素を２次元状に配列した画素アレイ部を備え、
前記画素は、半導体基板内に設けられた光電変換素子の光の入射面と反対側に、画素内容量を設けるとともに、前記半導体基板内に前記画素内容量の対向電極を設ける
固体撮像装置。
（２）
前記半導体基板内に設けられた前記対向電極に隣接して、前記光電変換素子と前記画素内容量との間であって前記半導体基板内の深さ方向に、オーバーフローパスを設ける
前記（１）に記載の固体撮像装置。
（３）
前記光電変換素子と前記対向電極との間であって前記半導体基板内の深さ方向に、オーバーフローパスを直接設ける
前記（１）に記載の固体撮像装置。
（４）
前記対向電極は、一定の電圧が印加される
前記（１）ないし（３）のいずれかに記載の固体撮像装置。
（５）
前記対向電極は、可変の電圧が印加される
前記（１）ないし（３）のいずれかに記載の固体撮像装置。
（６）
シャッタの駆動期間である第１の期間、及び前記光電変換素子により生成された電荷を読み出す期間である第２の期間と、前記電荷を蓄積する期間である第３の期間とで、前記対向電極に印加される電圧が異なる
前記（５）に記載の固体撮像装置。
（７）
前記画素は、
第１の光電変換素子と、
前記第１の光電変換素子と異なる第２の光電変換素子と
を有し、
一方の光電変換素子と前記対向電極との間に、前記オーバーフローパスを直接設ける
前記（３）に記載の固体撮像装置。
（８）
前記第１の光電変換素子は、前記第２の光電変換素子よりも感度が高く、
前記第１の光電変換素子と前記対向電極との間に、前記オーバーフローパスを直接設ける
前記（７）に記載の固体撮像装置。
（９）
前記画素は、前記光電変換素子により生成された電荷を読み出されるまで保持する電荷保持部をさらに備える
前記（１）ないし（８）のいずれかに記載の固体撮像装置。
（１０）
前記オーバーフローパスは、前記半導体基板内で、前記対向電極に取り囲まれるように設けられる
前記（２）に記載の固体撮像装置。
（１１）
前記画素内容量は、前記光電変換素子でオーバーフローした電荷を蓄積する
前記（１）ないし（１０）のいずれかに記載の固体撮像装置。
（１２）
前記対向電極は、前記光電変換素子でオーバーフローした電荷を吸収する
前記（１）ないし（１１）のいずれかに記載の固体撮像装置。
（１３）
前記画素は、
第１の駆動信号に応じて、前記光電変換素子により生成された電荷を転送する第１の転送トランジスタと、
電荷を電圧に変換する電荷電圧変換部と、
第２の駆動信号に応じて、前記電荷電圧変換部をリセットするリセットトランジスタと、
前記電荷電圧変換部により変換された信号を増幅する増幅トランジスタと、
第３の駆動信号に応じて、前記増幅トランジスタからの信号を、垂直信号線に印加する選択トランジスタと、
第４の駆動信号に応じて、前記電荷電圧変換部と前記画素内容量のポテンシャルを結合する第２の転送トランジスタと、
前記第２の転送トランジスタと前記電荷電圧変換部との間に接続され、第５の駆動信号に応じて駆動する第３の転送トランジスタと
を有する
前記（１）ないし（１２）のいずれかに記載の固体撮像装置。
（１４）
前記第１の駆動信号ないし前記第５の駆動信号によって、トランジスタの駆動を制御することで、合成画像の元となる複数の画像を生成するための信号が得られる
前記（１３）に記載の固体撮像装置。
（１５）
前記固体撮像装置は、裏面照射型のCMOS(Complementary Metal Oxide Semiconductor)イメージセンサである
前記（１）ないし（１４）のいずれかに記載の固体撮像装置。
（１６）
複数の画素を２次元状に配列した画素アレイ部を有し、
前記画素は、半導体基板内に設けられた光電変換素子の光の入射面と反対側に、画素内容量を設けるとともに、前記半導体基板内に前記画素内容量の対向電極を設ける
固体撮像装置
が搭載された電子機器。
（１７）
複数の画素を２次元状に配列した画素アレイ部を備え、
前記画素は、半導体基板内に設けられた光電変換素子の光の入射面と反対側に、積層した第１の導電層と第２の導電層からなる容量を設ける
固体撮像装置。
（１８）
前記第２の導電層は、パルス信号が与えられる信号線と容量結合され、
前記信号線の電位の変動に応じて、前記光電変換素子により生成された電荷を電圧に変換する電荷電圧変換部における電位の昇圧を加速させる
前記（１７）に記載の固体撮像装置。
（１９）
前記光電変換素子により生成された電荷は、前記電荷を電圧に変換する電荷電圧変換部と、前記第１の導電層と前記第２の導電層からなる容量に蓄積される
前記（１７）又は（１８）に記載の固体撮像装置。
（２０）
前記画素は、
第１の光電変換素子と、
前記第１の光電変換素子と異なる第２の光電変換素子と
を有し、
一方の光電変換素子に対し、前記第１の導電層と前記第２の導電層からなる容量を設ける
前記（１７）ないし（１９）のいずれかに記載の固体撮像装置。

【符号の説明】

【0430】

１０ CMOSイメージセンサ，１１画素アレイ部，１２垂直駆動回路，２１画素駆動線，２２垂直信号線，１００画素，１１１フォトダイオード（PD），１１２転送トランジスタ，１１３リセットトランジスタ，１１４増幅トランジスタ，１１５選択トランジスタ，１１６ジャンクショントランジスタ，１１７画素内容量（FC），１１８ FC接続用トランジスタ，１１９変換効率切替え用トランジスタ，１２０対向電極，１３１浮遊拡散領域（FD），１５５オーバーフローパス，２００画素，２１７画素内容量（FC），２２０対向電極，３００画素，３１６ジャンクショントランジスタ，３１７画素内容量（FC），３２０対向電極，３５５オーバーフローパス，４００画素，４１１－１第１フォトダイオード（LPD），４１１－２第２フォトダイオード（SPD），４１２－１第１転送トランジスタ，４１２－２第２転送トランジスタ，４１７画素内容量（FC），４２０対向電極，４５５オーバーフローパス，５００画素，５１７画素内容量（FC），５２０対向電極，５２２メモリ部，６００画素，６１１フォトダイオード，６１７－１第１のMOS容量，６１７－２第２のMOS容量，６２６ SCL配線，７００画素，７１１－１第１フォトダイオード，７１１－２第２フォトダイオード，７１７－１第１のMOS容量，７１７－２第２のMOS容量，７２６ SCL配線，１０００電子機器，１００１固体撮像装置，１２０３１撮像部

【図1】