特許 7562790 デブロッキングを実行するための装置及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-27

(45)【発行日】2024-10-07

(54)【発明の名称】デブロッキングを実行するための装置及び方法

(51)【国際特許分類】

   H04N 19/117 20140101AFI20240930BHJP

   H04N 19/136 20140101ALI20240930BHJP

   H04N 19/176 20140101ALI20240930BHJP

   H04N 19/86 20140101ALI20240930BHJP

【ＦＩ】

H04N19/117

H04N19/136

H04N19/176

H04N19/86

【請求項の数】 21

【外国語出願】

(21)【出願番号】P 2023145458

(22)【出願日】2023-09-07

(62)【分割の表示】P 2021506957の分割

【原出願日】2019-08-12

(65)【公開番号】P2023169237

(43)【公開日】2023-11-29

【審査請求日】2023-09-22

(31)【優先権主張番号】62/717,029

(32)【優先日】2018-08-10

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/723,453

(32)【優先日】2018-08-27

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】コトラ，アナンド メヘル

(72)【発明者】

【氏名】チェン，ジェンレェ

(72)【発明者】

【氏名】エセンリク，セミフ

(72)【発明者】

【氏名】ワン，ビァオ

(72)【発明者】

【氏名】ガオ，ハン

(72)【発明者】

【氏名】チョウ，ジージエ

【審査官】山▲崎▼ 雄介

(56)【参考文献】

【文献】特開２０１７－０６９８１０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１３／０２９４５２５（ＵＳ，Ａ１）

【文献】欧州特許出願公開第０３３５８８４７（ＥＰ，Ａ１）

【文献】国際公開第２０１８／１２３４２３（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０２０／００１４９２１（ＵＳ，Ａ１）

【文献】Weijia Zhu, et al.，CE2: Deblocking Improvements for Large CUs (Test 2.1.7)，Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11 11th Meeting: Ljubljana, SI, 10-18 July 2018，JVET-K0315.docx，ITU-T，2018年07月06日，URL:http://phenix.it-sudparis.eu/jvet/doc_end_user/documents/11_Ljubljana/wg11/JVET-K0315-v3.zip

【文献】Anand Meher Kotra, et al.，CE2-related : Longer Tap Deblocking Filter，Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11 11th Meeting: Ljubljana, SI, 10-18 July 2018，JVET-K0369-r3.docx，ITU-T，2018年07月15日，URL:http://phenix.it-sudparis.eu/jvet/doc_end_user/documents/11_Ljubljana/wg11/JVET-K0369-v4.zip

【文献】Anand Meher Kotra, et al.，CE11.3.3: Deblocking for 4 x N and N x 4 block boundaries，Joint Video Experts Team (JVET) of ITU-T SG 16 WP 3 and ISO/IEC JTC 1/SC 29/WG 11 12th Meeting: Macao, CN, 3-12 Oct. 2018，JVET-L0225_CE11.3.3-r1.docx，ITU-T，2018年09月28日，URL:http://phenix.it-sudparis.eu/jvet/doc_end_user/documents/12_Macao/wg11/JVET-L0225-v2.zip

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ １９／００－１９／９８

(57)【特許請求の範囲】

【請求項1】

第１画像ブロックと第２画像ブロックとの間のブロック・エッジをデブロッキングするための、画像エンコーダ又は画像デコーダで使用するデブロッキング・フィルタ装置であって、
前記第１画像ブロックはＭ＊Ｎ又はＮ＊Ｍであるブロック・サイズを有し、Ｍ及びＮはそれぞれ前記第１画像ブロックのその幅及び高さを表し、或いはＮ及びＭはそれぞれ前記第１画像ブロックのその幅及び高さを表し、
前記第２画像ブロックはＬ＊Ｔ又はＴ＊Ｌであるブロック・サイズを有し、Ｌ及びＴはそれぞれ前記第２画像ブロックのその幅及び高さを表し、或いはＴ及びＬはそれぞれ前記第２画像ブロックのその幅及び高さを表し、
前記デブロッキング・フィルタ装置は、命令を記憶するメモリと、前記メモリと通信するプロセッサとを含み、前記プロセッサは、前記命令の実行の際に、
前記第１画像ブロック及び前記第２画像ブロックのうちの一方がサブ・ブロックを含み、前記サブ・ブロックを含むその一方の画像ブロックが前記第２画像ブロックであり、ｎが正の整数である場合に、１６以下の偶数の整数２^ｎであるＴに基づいて、値ＭＡを、３に等しい正の整数として決定し、
１６より大きい偶数の整数２^ｎであるＮに基づいて、値ＭＢを、７に等しい正の整数として決定し、
前記第２画像ブロックの高々ＭＡ個のサンプルの値を第１出力値として修正し、前記第１画像ブロックの高々ＭＢ個のサンプルの値を第２出力値として修正するように構成されており、前記高々ＭＡ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＡ個のサンプルは前記ブロック・エッジに隣接し、前記高々ＭＢ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＢ個のサンプルは前記ブロック・エッジに隣接している、デブロッキング・フィルタ装置。

【請求項2】

前記命令の実行の際に、前記プロセッサは、更に、
前記ブロック・エッジがフィルタリングされるべきか否か、又は、非対称ロング・フィルタリングが実行されるべきか否かのうちの１つ以上を、
第１判定値として、前記ブロック・エッジに隣接する、前記第１画像ブロックの高々ＤＡ個のサンプルの値、及び
第２判定値として、前記ブロック・エッジに隣接する、前記第２画像ブロックの高々ＤＢ個のサンプルの値
に基づいて決定するように構成されており、ＤＡ及びＤＢは整数である、請求項１に記載のデブロッキング・フィルタ装置。

【請求項3】

ＤＡ＝ＭＡ＋１及びＤＢ＝ＭＢ＋１である、請求項２に記載のデブロッキング・フィルタ装置。

【請求項4】

前記ブロック・エッジが水平ブロック・エッジである場合に、前記第１画像ブロックの前記高さＮに沿うその方向は前記ブロック・エッジに垂直であり、前記第２画像ブロックの前記高さＴに沿うその方向は前記ブロック・エッジに垂直であり、前記第１画像ブロックの前記高さＮは１６より大きな偶数の整数２^ｎであり、且つ前記第２画像ブロックの前記高さＴは１６以下の偶数の整数２^ｎである、又は
前記ブロック・エッジが垂直ブロック・エッジである場合に、前記第１画像ブロックの前記幅Ｎに沿うその方向は前記ブロック・エッジに垂直であり、前記第２画像ブロックの前記幅Ｔに沿うその方向は前記ブロック・エッジに垂直であり、前記第１画像ブロックの前記幅Ｎは１６より大きな偶数の整数２^ｎであり、且つ前記第２画像ブロックの前記幅Ｔは１６以下の偶数の整数２^ｎである、請求項１～３のうちの何れか１項に記載のデブロッキング・フィルタ装置。

【請求項5】

前記第２画像ブロックは現在のブロックであり、前記第１画像ブロックは前記現在のブロックの隣接ブロックである、請求項１～３のうちの何れか１項に記載のデブロッキング・フィルタ装置。

【請求項6】

前記第１画像ブロックは前記第２画像ブロックの左にある、請求項５に記載のデブロッキング・フィルタ装置。

【請求項7】

前記第１画像ブロック及び前記第２画像ブロックは変換ブロックである、又は
前記第１画像ブロック及び前記第２画像ブロックはコーディング・ブロックである、請求項１～６のうちの何れか１項に記載のデブロッキング・フィルタ装置。

【請求項8】

画像符号化又は画像復号化において、第１画像ブロックと第２画像ブロックとの間のブロック・エッジをデブロッキングするためのデブロッキング方法であって、
前記第１画像ブロックはＭ＊Ｎ又はＮ＊Ｍであるブロック・サイズを有し、Ｍ及びＮはそれぞれ前記第１画像ブロックのその幅及び高さを表し、或いはＮ及びＭはそれぞれ前記第１画像ブロックのその幅及び高さを表し、
前記第２画像ブロックはＬ＊Ｔ又はＴ＊Ｌであるブロック・サイズを有し、Ｌ及びＴはそれぞれ前記第２画像ブロックのその幅及び高さを表し、或いはＴ及びＬはそれぞれ前記第２画像ブロックのその幅及び高さを表し、
前記デブロッキング方法は、
前記第１画像ブロック及び前記第２画像ブロックのうちの一方がサブ・ブロックを含み、前記サブ・ブロックを含むその一方の画像ブロックが前記第２画像ブロックであり、ｎが正の整数である場合に、１６以下の偶数の整数２^ｎであるＴに基づいて、値ＭＡを、３に等しい正の整数として決定するステップと、
１６より大きい偶数の整数２^ｎであるＮに基づいて、値ＭＢを、７に等しい正の整数として決定するステップと、
前記第２画像ブロックの高々ＭＡ個のサンプルの値を第１出力値として修正するステップであって、前記高々ＭＡ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＡ個のサンプルは前記ブロック・エッジに隣接しているステップと、
前記第１画像ブロックの高々ＭＢ個のサンプルの値を第２出力値として修正するステップであって、前記高々ＭＢ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＢ個のサンプルは前記ブロック・エッジに隣接しているステップと、
を含むデブロッキング方法。

【請求項9】

更に、
前記ブロック・エッジがフィルタリングされるべきか否か、又は、非対称ロング・フィルタリングが実行されるべきか否かのうちの１つ以上を、
第１判定値として、前記ブロック・エッジに隣接する、前記第１画像ブロックの高々ＤＡ個のサンプルの値、及び
第２判定値として、前記ブロック・エッジに隣接する、前記第２画像ブロックの高々ＤＢ個のサンプルの値
に基づいて決定するステップを含み、ＤＡ及びＤＢは整数である、請求項８に記載のデブロッキング方法。

【請求項10】

ＤＡ＝ＭＡ＋１及びＤＢ＝ＭＢ＋１である、請求項９に記載のデブロッキング方法。

【請求項11】

前記ブロック・エッジが水平ブロック・エッジである場合に、前記第１画像ブロックの前記高さＮに沿うその方向は前記ブロック・エッジに垂直であり、前記第２画像ブロックの前記高さＴに沿うその方向は前記ブロック・エッジに垂直であり、前記第１画像ブロックの前記高さＮは１６より大きな偶数の整数２^ｎであり、且つ前記第２画像ブロックの前記高さＴは１６以下の偶数の整数２^ｎである、又は
前記ブロック・エッジが垂直ブロック・エッジである場合に、前記第１画像ブロックの前記幅Ｎに沿うその方向は前記ブロック・エッジに垂直であり、前記第２画像ブロックの前記幅Ｔに沿うその方向は前記ブロック・エッジに垂直であり、前記第１画像ブロックの前記幅Ｎは１６より大きな偶数の整数２^ｎであり、且つ前記第２画像ブロックの前記幅Ｔは１６以下の偶数の整数２^ｎである、請求項８～１０のうちの何れか１項に記載のデブロッキング方法。

【請求項12】

前記第２画像ブロックは現在のブロックであり、前記第１画像ブロックは前記現在のブロックの隣接ブロックである、請求項８～１０のうちの何れか１項に記載のデブロッキング方法。

【請求項13】

前記第１画像ブロックは前記第２画像ブロックの左にある、請求項１２に記載のデブロッキング方法。

【請求項14】

前記第１画像ブロック及び前記第２画像ブロックは変換ブロックである、又は
前記第１画像ブロック及び前記第２画像ブロックはコーディング・ブロックである、請求項８～１３のうちの何れか１項に記載のデブロッキング方法。

【請求項15】

第１画像ブロックと第２画像ブロックとの間のブロック・エッジをデブロッキングするための、画像エンコーダ又は画像デコーダで使用するデブロッキング・フィルタ装置であって、
前記第１画像ブロックはＭ＊Ｎ又はＮ＊Ｍであるブロック・サイズを有し、Ｍ及びＮはそれぞれ前記第１画像ブロックのその幅及び高さを表し、或いはＮ及びＭはそれぞれ前記第１画像ブロックのその幅及び高さを表し、
前記第２画像ブロックはＬ＊Ｔ又はＴ＊Ｌであるブロック・サイズを有し、Ｌ及びＴはそれぞれ前記第２画像ブロックのその幅及び高さを表し、或いはＴ及びＬはそれぞれ前記第２画像ブロックのその幅及び高さを表し、
前記デブロッキング・フィルタ装置は、命令を記憶するメモリと、前記メモリと通信するプロセッサとを含み、前記プロセッサは、前記命令の実行の際に、
前記第１画像ブロック及び前記第２画像ブロックのうちの一方がサブ・ブロックを含み、前記サブ・ブロックを含むその一方の画像ブロックが前記第２画像ブロックであり、ｎが正の整数である場合に、１６以下の偶数の整数２^ｎであるＴに基づいて、最大フィルタ長ＭＡを、３に等しい正の整数として決定し、
１６より大きい偶数の整数２^ｎであるＮに基づいて、最大フィルタ長ＭＢを、７に等しい正の整数として決定し、
前記最大フィルタ長ＭＡに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第２画像ブロックのサンプルの値を修正し、
前記最大フィルタ長ＭＢに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第１画像ブロックのサンプルの値を修正するように構成されている、デブロッキング・フィルタ装置。

【請求項16】

前記最大フィルタ長ＭＡは前記第２画像ブロックに関連しており、前記最大フィルタ長ＭＢは前記第１画像ブロックに関連している、請求項１５に記載のデブロッキング・フィルタ装置。

【請求項17】

前記命令の実行の際に、前記プロセッサは、更に、
前記第２画像ブロックの高々ＭＡ個のサンプルの値を修正し、前記第１画像ブロックの高々ＭＢ個のサンプルの値を修正するように構成されており、
前記高々ＭＡ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＡ個のサンプルは前記ブロック・エッジに隣接し、前記高々ＭＢ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＢ個のサンプルは前記ブロック・エッジに隣接している、請求項１５に記載のデブロッキング・フィルタ装置。

【請求項18】

画像符号化又は画像復号化において、第１画像ブロックと第２画像ブロックとの間のブロック・エッジをデブロッキングするためのデブロッキング方法であって、
前記第１画像ブロックはＭ＊Ｎ又はＮ＊Ｍであるブロック・サイズを有し、Ｍ及びＮはそれぞれ前記第１画像ブロックのその幅及び高さを表し、或いはＮ及びＭはそれぞれ前記第１画像ブロックのその幅及び高さを表し、
前記第２画像ブロックはＬ＊Ｔ又はＴ＊Ｌであるブロック・サイズを有し、Ｌ及びＴはそれぞれ前記第２画像ブロックのその幅及び高さを表し、或いはＴ及びＬはそれぞれ前記第２画像ブロックのその幅及び高さを表し、
前記デブロッキング方法は、
前記第１画像ブロック及び前記第２画像ブロックのうちの一方がサブ・ブロックを含み、前記サブ・ブロックを含むその一方の画像ブロックが前記第２画像ブロックであり、ｎが正の整数である場合に、１６以下の偶数の整数２^ｎであるＴに基づいて、最大フィルタ長ＭＡを、３に等しい正の整数として決定するステップと、
１６より大きい偶数の整数２^ｎであるＮに基づいて、最大フィルタ長ＭＢを、７に等しい正の整数として決定するステップと、
前記最大フィルタ長ＭＡに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第２画像ブロックのサンプルの値を修正するステップと、
前記最大フィルタ長ＭＢに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第１画像ブロックのサンプルの値を修正するステップと
を含むデブロッキング方法。

【請求項19】

前記最大フィルタ長ＭＡは前記第２画像ブロックに関連しており、前記最大フィルタ長ＭＢは前記第１画像ブロックに関連している、請求項１８に記載のデブロッキング方法。

【請求項20】

前記最大フィルタ長ＭＡに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第２画像ブロックのサンプルの値を修正するステップは、
前記第２画像ブロックの高々ＭＡ個のサンプルの値を修正するステップを含み、前記高々ＭＡ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＡ個のサンプルは前記ブロック・エッジに隣接しており、
前記最大フィルタ長ＭＢに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第１画像ブロックのサンプルの値を修正するステップは、
前記第１画像ブロックの高々ＭＢ個のサンプルの値を修正するステップを含み、前記高々ＭＢ個のサンプルは前記ブロック・エッジに垂直なライン内にあり、前記高々ＭＢ個のサンプルは前記ブロック・エッジに隣接している、請求項１８に記載のデブロッキング方法。

【請求項21】

コンピュータ命令を記憶する非一時的なコンピュータ読み取り可能な媒体であって、前記コンピュータ命令は、１つ以上のプロセッサにより実行されると、画像符号化又は画像復号化において、第１画像ブロックと第２画像ブロックとの間のブロック・エッジをデブロッキングするための処理を、前記１つ以上のプロセッサに実行させ、
前記第１画像ブロックはＭ＊Ｎ又はＮ＊Ｍであるブロック・サイズを有し、Ｍ及びＮはそれぞれ前記第１画像ブロックのその幅及び高さを表し、或いはＮ及びＭはそれぞれ前記第１画像ブロックのその幅及び高さを表し、
前記第２画像ブロックはＬ＊Ｔ又はＴ＊Ｌであるブロック・サイズを有し、Ｌ及びＴはそれぞれ前記第２画像ブロックのその幅及び高さを表し、或いはＴ及びＬはそれぞれ前記第２画像ブロックのその幅及び高さを表し、
前記処理は、
前記第１画像ブロック及び前記第２画像ブロックのうちの一方がサブ・ブロックを含み、前記サブ・ブロックを含むその一方の画像ブロックが前記第２画像ブロックであり、ｎが正の整数である場合に、１６以下の偶数の整数２^ｎであるＴに基づいて、最大フィルタ長ＭＡを、３に等しい正の整数として決定するステップと、
１６より大きい偶数の整数２^ｎであるＮに基づいて、最大フィルタ長ＭＢを、７に等しい正の整数として決定するステップと、
前記最大フィルタ長ＭＡに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第２画像ブロックのサンプルの値を修正するステップと、
前記最大フィルタ長ＭＢに少なくとも部分的に基づいて、前記ブロック・エッジに隣接する前記第１画像ブロックのサンプルの値を修正するステップと
を含む、記憶媒体。

【発明の詳細な説明】

【背景技術】

【0001】

関連出願の相互参照
本願は、２０１８年８月１０日付で出願された米国仮特許出願第６２／７１７，０２９号、及び２０１８年８月２７日付で出願された米国仮特許出願第６２／７２３，４５３号に対する優先権を主張している。前述の特許出願はその全体が参照により本願に援用される。

【0002】

技術分野
本発明の実施形態は、画像処理の分野、例えば静止画及び／又はビデオ画像コーディングに関連する。特に、本発明の実施形態はデブロッキング・フィルタの改良を取り扱う。

【0003】

背景
画像コーディング（符号化及び復号化）は、広範囲のデジタル画像アプリケーション、例えばデジタル放送ＴＶ、インターネット及びモバイル・ネットワークを介したビデオ伝送、ビデオチャットのようなリアルタイムの会話アプリケーション、ビデオ会議、ＤＶＤ及びブルーレイ・ディスク、ビデオ・コンテンツの取得及び編集システム、並びにセキュリティ・アプリケーションのカムコーダで使用されている。

【0004】

１９９０年のＨ．２６１規格におけるブロック・ベースのハイブリッド・ビデオ・コーディング・アプローチの開発以来、新たなビデオ符号化技術及びツールが開発され、新たなビデオ・コーディング規格の基礎を形成した。ほとんどのビデオ・コーディング規格のゴールの１つは、画質を犠牲にすることなく、従前と比較してビットレートの低減を達成することであった。更に、ビデオ・コーディング規格は、ＭＰＥＧ－１ビデオ、ＭＰＥＧ－２ビデオ、ＩＴＵ－Ｔ Ｈ．２６２／ＭＰＥＧ－２、ＩＴＵ－Ｔ Ｈ．２６３、ＩＴＵ－Ｔ Ｈ．２６４／ＭＰＥＧ－４、パート１０、アドバンスト・ビデオ・コーディング（ＡＶＣ）、ＩＴＵ－Ｔ Ｈ．２６５、高効率ビデオ・コーディング（ＨＥＶＣ）、ＩＴＵ－Ｔ Ｈ．２６６／汎用ビデオ・コーディング（ＶＶＣ）及びこれらの規格の拡張、例えばスケーラビリティ及び／又は３次元（３Ｄ）拡張を含む。

【0005】

ブロック・ベースの画像コーディング方式は、ブロック・エッジに沿ってエッジ・アーチファクトが生じる可能性があるという共通点を有する。これらのアーチファクトはコーディング・ブロックの独立したコーディングに起因する。これらのエッジ・アーチファクトは、しばしばユーザーにとってたやすく見える。ブロック・ベースの画像コーディングのゴールは、エッジ・アーチファクトを視認性閾値未満に低減することである。これは、デブロッキング・フィルタリングを実行することによって行われる。このようなデブロッキング・フィルタリングは、一方では、可視的なエッジ・アーチファクトを除去するために復号化する側で実行され、他方、エッジ・アーチファクトが画像に符号化されることを少しでも防止するために、符号化する側でも実行される。特に、（変換ユニット（ＴＵ）、予測ユニット（ＰＵ）、コーディング・ユニット（ＣＵ）のような）サブ・ブロック・ツールを使用する画像ブロックに対しては、デブロッキング・フィルタリングは困難になる可能性がある。

【発明の概要】

【0006】

上述の問題を考慮して、本発明の実施形態は、従来のデブロッキング・フィルタリングを改善することを目的とする。本発明の実施形態は、短縮された処理時間でデブロッキング・フィルタリングを実行することが可能なデブロッキング・フィルタ装置、エンコーダ、デコーダ、及び対応する方法を提供する課題を有する。更に、デブロッキングは効率的で正確であるべきである。

【0007】

本発明の実施形態は独立請求項の特徴によって、実施形態の更に有利な実装は従属請求項の特徴によって、規定される。

【0008】

特定の実施形態は、添付の独立請求項において、他の実施形態は従属請求項において概説される。

【0009】

本発明の第１態様によれば、デブロッキング・フィルタ装置が提供される。デブロッキング・フィルタ装置は、画像エンコーダ及び／又は画像デコーダで使用するように意図されている。デブロッキング・フィルタ装置は、
ブロック間のエッジを決定するように構成されたエッジ位置決めユニットであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ（例えば、ＣＵエッジ又はＣＵ境界又はＴＵ境界）と、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジ（即ち、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロックを有する、又は第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロック・ツールを使用する）とを含み、第１コーディング・ブロックＰはＭ×Ｎサンプル又はＮ×Ｍ個サンプルであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔサンプル又はＴ×Ｌサンプルであるブロック・サイズを有し（２つのコーディング・ブロックのうちの何れかのブロック・サイズはＷ＊Ｈにより表現されてもよく、Ｗ及びＨはそれぞれのコーディング・ブロックの幅及び高さを示す）、例えば、Ｎ又はＴは偶数の整数２^ｎ（即ち、ｎが整数である２の整数乗）であって、（例えば、値が８又は１６等である）閾値より大きい、エッジ位置決めユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってフィルタリングされるべきか否かを決定するように構成されたデブロッキング決定ユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきであると決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用するように構成されたデブロッキング・フィルタリング・ユニットであって、ライン毎にブロック・エッジに垂直な隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに垂直な隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正される、又はライン毎にブロック・エッジに垂直な隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに垂直な隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正される、デブロッキング・フィルタリング・ユニットとを含み、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢ＝７のようにＭＡ＜ＭＢである。例えば、ＭＡ＝３及びＭＢ＝７であり、又はＭＡ＝４及びＭＢ＝７であり、又はＭＡ＝５及びＭＢ＝７等である。ＭＡ又はＭＢの値は、Ｎ又はＴの値に依存することを理解することが可能である。

【0010】

第２画像ブロックＱが、サブ・ブロックを有するか、又はサブ・ブロック・ツールを使用する現在のブロックであり、第１画像ブロックＰが、現在のブロックの隣接ブロックである場合、相応して第２コーディング・ブロックにおいて、ブロック・エッジに垂直な隣接する入力サンプルの各ラインに対して、高々ＭＡ個のサンプルが修正されて出力フィルタリング済みサンプルを生成し、第１コーディング・ブロックでは、ブロック・エッジに垂直な隣接する入力サンプルの各ラインに対して、高々ＭＢ個のサンプルが修正されて出力フィルタリング済みサンプルを生成する。例えば、Ｎ又はＴは８より大きな偶数の整数２^ｎであり、Ｍ又はＬは２より大きな偶数の整数２^ｎであり（例えば、Ｍ又はＬは以下の値、４、８、１６又は３２、・・・を有する可能性がある）、ＭはＮと異なるか、又はＭはＮと同じであり、又はＬはＴと異なるか、又はＬはＴと同じであり、Ｍ×Ｎ（ここで、Ｎ＞８）は水平エッジに適用され、Ｎ×Ｍ（ここで、Ｎ＞８）は垂直エッジに適用される。別の例では、Ｎ又はＴは、１６より大きな偶数の整数２^ｎであり、Ｍ×Ｎ（Ｎ＞１６）が水平エッジに適用され、Ｎ×Ｍ（ここで、Ｎ＞１６）が垂直エッジに適用される。

【0011】

ブロック・エッジとサブ・ブロック・エッジの相違は、更なる説明において説明される。サブ・ブロック・エッジは、Ａｆｆｉｎｅ又はアドバンスト・テンポラル動きベクトル予測（ＡＴＭＶＰ）のようなサブｐｕツールを含むサブ・ブロック・ツールを使用するブロックに対して内部のエッジであり、ブロック・エッジ（即ち、コーディング・ユニット（ＣＵ）エッジ又はコーディング・ブロック・エッジ又はＣＵ境界）は、２つのコーディング・ユニット又は２つのコーディング・ブロック又は２つの変換ブロックの間で共有されるエッジである。サブ・ブロック・ツールはまた、イントラ・サブ・パーティション・ツール（ＩＳＰ）及びサブ・ブロック変換（ＳＢＴ）ツールのようなツールを含んでもよい。

【0012】

「ブロック」、「コーディング・ブロック」、又は「画像ブロック」という用語が、変換ユニット（ＴＵ）、予測ユニット（ＰＵ）、コーディング・ユニット（ＣＵ）等に適用されうる本開示において使用されることに留意されたい。ＶＶＣでは一般的に、変換ユニット及びコーディング・ユニットは、ＴＵタイリング又はサブ・ブロック変換（ＳＢＴ）が使用される数少ないシナリオを除いて、ほぼ整合している。「ブロック／画像ブロック／コーディング・ブロック／変換ブロック」及び「ブロック・サイズ／変換ブロック・サイズ」という用語は、本開示では互いに交換されてもよいことが理解できる。「サンプル／ピクセル」という用語は本開示では互いに交換されてもよい。

【0013】

本発明は、垂直及び水平エッジの両方に効く。垂直エッジの場合、第１又は第２コーディング・ブロックの幅は、その幅が８サンプル（例えば１６又は３２）より大きいか否かがチェックされる。水平エッジの場合、第１又は第２コーディング・ブロックの高さは、その高さが８サンプル（例えば１６又は３２）より大きいか否かがチェックされる。垂直エッジについては、ブロックの幅が考慮され、１６以上の幅又は１６より大きな幅を有するブロックのみについて、より長いタップ・フィルタ（即ち、ロング・フィルタ）が適用される。水平エッジについては、ブロックの高さが考慮され、１６以上の高さ又は１６より大きな高さを有するブロックのみについて、より長いタップ・フィルタ（即ち、ロング・フィルタ）が適用される。

【0014】

第１フィルタ（即ち、より長いタップ・フィルタ、非対称のフィルタ、非対称のタップ・フィルタ、又は非対称のロング・フィルタ）は、ブロック・エッジの一方の側でフィルタ決定のためにＤＡ個のサンプルを使用し、ブロック・エッジの他方の側でフィルタ決定のためにＤＢ個のサンプルを使用するフィルタであり、ＭＢ個のサンプルがブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の一方の側で修正され、ＭＡ個のサンプルがブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の他方の側で修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢ＝７のようにＭＡ＜ＭＢであり、例えば、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７であることに留意されたい。一般に、ＤＡ＝ＭＡ＋１及びＤＢ＝ＭＢ＋１である。第１フィルタは、ブロック・エッジ（例えば、ＣＵエッジ又はＴＵエッジ）の何れかの側で異なる数のサンプルを修正する非対称フィルタであってもよい。

【0015】

これは、ブロック・エッジの２つの側を別様に取り扱うことを許容し、従って本方法は、ブロック・エッジとサブ・ブロック・エッジとの間のフィルタリング・オーバーラップを回避することができ、従って、デブロッキングが並列に実行されうることを保証することができる。従って、デブロッキング・フィルタリングの処理時間は著しく短縮される。

【0016】

フィルタ装置は、フィルタリング及び修正を実行するように構成されたプロセッサを含んでもよいことに留意されたい。更に、これはまた、特に、何れかのブロックがサブ・ブロック・ツールを使用しているブロック間のエッジを、並列にデブロッキングできることを保証することができる。

【0017】

そのような第１態様による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジは第１コーディング・ブロック内に存在し、サブ・ブロック間のサブ・ブロック・エッジは第２コーディング・ブロック内に存在し（即ち、第１コーディング・ブロック及び第２コーディング・ブロックはサブ・ブロックを有する）、デブロッキング決定ユニットは、更に、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第２フィルタ（例えば、ＨＥＶＣストロング・フィルタ）を適用することによってフィルタリングされるべきか否かを決定するように構成され、及び
デブロッキング・フィルタリング・ユニットは、更に、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第２フィルタ（例えば、ＨＥＶＣストロング・フィルタ）を適用することによってフィルタリングされるべきであると決定された場合に、ブロック・エッジ近傍のサンプルの値に第２フィルタ（例えば、ＨＥＶＣストロング・フィルタ）を適用するように構成され、ブロック・エッジに隣接する第１コーディング・ブロックのＭＡ’個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックのＭＢ’個のサンプル値が修正され、ＭＡ’＝ＭＢ’＜７のようにＭＡ’＝ＭＢ’であり、例えばＭＡ’＝ＭＢ’＝３、又はＭＡ’＝ＭＢ’＝５である。

【0018】

第２フィルタは、ＭＡ’個（例えば３個の）サンプルがブロック・エッジ（ＣＵエッジ）の一方の側で修正され、ＭＢ’個の（例えば３個の）サンプルがブロック・エッジ（ＣＵエッジ）の他方の側で修正されるＨＥＶＣストロング・フィルタであってもよいことに留意されたい。別の例では、第２フィルタは、エッジの両側で高々３つのサンプルを修正することが可能なストロング・フィルタである。ＨＥＶＣでは、ノーマル・フィルタ及びストロング・フィルタという２つのフィルタがデブロッキング・フィルタとして規定されている。ノーマル・フィルタは、エッジの両側で高々２つのサンプルを修正する。ストロング・フィルタでは、エッジに沿ったサンプル間で更に３つの検査が実行される。

【0019】

そのような第１態様による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロック内に存在せず、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロック内に存在する場合（即ち、第１コーディング・ブロックがサブ・ブロックを有する）、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、例えば、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である；
又は
サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロック内に存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロック内に存在する場合（即ち、第２コーディング・ブロックがサブ・ブロックを有する）、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、例えば、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。

【0020】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、デブロッキング決定ユニットは、更に、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称のより長いフィルタ）を適用することによってフィルタリングされるべきか否かを、
－ 第１フィルタ判定値として、ブロック・エッジに隣接する、第１コーディング・ブロックの高々ＤＡ個のサンプル値、及び
－ 第２フィルタ判定値として、ブロック・エッジに隣接する、第２コーディング・ブロックの高々ＤＢ個のサンプル値
に基づいて決定するように構成される。

【0021】

一般に、ＤＡ＝ＭＡ＋１及びＤＢ＝ＭＢ＋１である。ＭＡ＝３及びＭＢ＝３である場合、ＤＡ＝ＤＢ＝４であり、又はＭＡ＝７及びＭＢ＝７である場合、ＤＡ＝ＤＢ＝８であり、又はＭＡ＝３及びＭＢ＝７である場合、ＤＡ＝４、ＤＢ＝８であり、又はＭＡ＝４及びＭＢ＝７である場合、ＤＡ＝５、ＤＢ＝８であり、又はＭＡ＝５及びＭＢ＝７である場合、ＤＡ＝６、ＤＢ＝８である。これは、どのエッジが実際にデブロッキングされ、どのエッジがデブロッキングされないかを、非常に正確に並列的に決定することを許容する。

【0022】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（即ち、第２コーディング・ブロックＱがサブ・ブロックを有する）、デブロッキング決定ユニットは、以下の第１式：

【数1】

によって規定される第１条件が満たされるか否かを決定するように構成され、βは閾値パラメータを示し、ｑ_ｉは第２コーディング・ブロックＱのサンプル値を表し、ｉ＝０，１，２，３であり、ｐ_ｊは第１コーディング・ブロックＰのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0023】

新しいフィルタ条件が提案される。これは、コーディング・ユニットのエッジでデブロッキングを実行するために必要な過去のコーディング・ユニットのピクセル値を記憶するために必要なライン・メモリを著しく減少させる。

【0024】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部に存在する場合（即ち、第１コーディング・ブロックＰがサブ・ブロックを有する）、デブロッキング決定ユニットは、以下の第２式：

【数2】

によって規定される第２条件が満たされるか否かを決定するように構成され、βは閾値パラメータを示し、ｐ_ｉは第１コーディング・ブロックＰのサンプル値を表し、ｉ＝０，１，２，３であり、ｑ_ｊは第２コーディング・ブロックＱのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0025】

新しいフィルタ条件が提案される。これは、コーディング・ユニットのエッジでデブロッキングを実行するために必要な過去のコーディング・ユニットのピクセル値を記憶するために必要なライン・メモリを著しく減少させる。

【0026】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、閾値パラメータβは、複数のサンプルの量子化ステップ・サイズに関連する量子化パラメータＱＰに基づいて決定されるか、又は閾値パラメータβは、ルック・アップ・テーブルを使用して、量子化パラメータＱＰに基づいて決定される。

【0027】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（即ち、第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有している）、デブロッキング・フィルタリング・ユニットは、以下の式：

【数3】

に基づいて、第１画像ブロックＰ及び第２画像ブロックＱ（５０３ａ，５０３ｂ）の間の垂直又は水平エッジ（５０５）の右又は下に対して、サンプルの現在の行又は列の第１サンプルのフィルタリングされたサンプル値ｑ_０’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0028】

新しいフィルタ係数が提案される。これらは、ＨＥＶＣストロング・フィルタ係数とより長いタップ非対称フィルタ係数とを含む２種類のフィルタ係数を許容する。

【0029】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（即ち、第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有している）、デブロッキング・フィルタリング・ユニットは、以下の式：

【数4】

に基づいて、第１画像ブロックＰ及び第２画像ブロックＱ（５０３ａ，５０３ｂ）の間の垂直又は水平エッジ（５０５）の右又は下に対して、サンプルの現在の行又は列の第２サンプルのフィルタリングされたサンプル値ｑ_１’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。
新しいフィルタ係数が提案される。これらは、ＨＥＶＣストロング・フィルタ係数とより長いタップ非対称フィルタ係数とを含む２種類のフィルタ係数を許容する。

【0030】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（即ち、第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有している）、デブロッキング・フィルタリング・ユニットは、以下の式：

【数5】

に基づいて、第１画像ブロックＰ及び第２画像ブロックＱ（５０３ａ，５０３ｂ）の間の垂直又は水平エッジ（５０５）の右又は下に対して、サンプルの現在の行又は列の第３サンプルのフィルタリングされたサンプル値ｑ_２’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。
新しいフィルタ係数が提案される。これらは、ＨＥＶＣストロング・フィルタ係数とより長いタップ非対称フィルタ係数とを含む２種類のフィルタ係数を許容する。

【0031】

そのような第１態様又は第１態様の上記の任意の実装による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（即ち、第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有している）、デブロッキング・フィルタリング・ユニットは、以下の式：

【数6】

に基づいて、第１画像ブロックＰ及び第２画像ブロックＱ（５０３ａ，５０３ｂ）の間の垂直又は水平エッジ（５０５）の左又は上に対して、サンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｐ_ｉ’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。これらは、新たなより長いタップ非対称フィルタ係数を許容する。

【0032】

第２態様によれば、デブロッキング・フィルタ装置が提供される。デブロッキング・フィルタ装置は、画像エンコーダ及び／又は画像デコーダで使用するように意図されている。デブロッキング・フィルタ装置は、
ブロック間のエッジを決定するように構成されたエッジ位置決めユニットであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジとを含み（即ち、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロックを有する、又は第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロック・ツールを使用する）、第１コーディング・ブロックＰはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、例えばＮ又はＴは閾値（例えば、８又は１６等）よりも大きい偶数の整数２^ｎである、エッジ位置決めユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってフィルタリングされるべきか否かを決定するように構成されたデブロッキング決定ユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきではないと決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第３フィルタを適用するように構成されたデブロッキング・フィルタリング・ユニットであって、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＜７であり、例えばＭＡ＝ＭＢ＝４である、デブロッキング・フィルタリング・ユニットとを含む。

【0033】

例えば、Ｎ又はＴは８より大きな偶数の整数２^ｎであり、Ｍ又はＬは２より大きな偶数の整数２^ｎであり、ＭはＮとは異なるか、又はＭはＮと同じであり、或いはＬはＴとは異なるか、又はＬはＴと同じである。一例では、第３フィルタは、ブロック・エッジ（ＣＵエッジ）の両側で最大４個のサンプルを修正することが可能なＨＥＶＣストロング・フィルタであってもよい。換言すれば、第３フィルタは、ブロック・エッジ（ＣＵエッジ）の一方の側で最大４個のサンプルが修正される一方、ブロック・エッジ（ＣＵエッジ）の他方の側で最大４個のサンプルが修正されるＨＥＶＣストロング・フィルタであってもよい。

【0034】

これは、ブロック・エッジの両側で少数のサンプル値を修正することを許容し、従って、本方法は、ブロック・エッジとサブ・ブロック・エッジとの間のフィルタリング・オーバーラップをある程度回避することが可能であり、従って、デブロッキングが並列的に実行され得ることを保証することができる。従って、デブロッキング・フィルタリングの処理時間を短縮することができる。

【0035】

本発明の第３態様によれば、デブロッキング・フィルタ装置が提供される。デブロッキング・フィルタ装置は、画像エンコーダ及び／又は画像デコーダで使用するように意図されている。デブロッキング・フィルタ装置は、
ブロック間のエッジを決定するように構成されたエッジ位置決めユニットであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジとを含み（即ち、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロックを有する）、第１コーディング・ブロックＰはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、例えば、Ｎ又はＴは閾値（例えば、８又は１６等）よりも大きな偶数の整数２^ｎである、エッジ位置決めユニットと、
第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間のサブ・ブロック・エッジがフィルタリングされるべきでないことを決定するように、即ち第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間のサブ・ブロック・エッジがデブロッキングに関してディセーブルされることを決定するように構成されたデブロッキング決定ユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第４フィルタ（通常のより長いタップ・フィルタ）を適用するように構成されたデブロッキング・フィルタリング・ユニットであって、ブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢであり、例えばＭＡ＝ＭＢ＝７である、デブロッキング・フィルタリング・ユニットとを含む。

【0036】

例えば、Ｎ又はＴは８より大きな偶数の整数２^ｎであり、Ｍ又はＬは２より大きな偶数の整数２^ｎであり、ＭはＮとは異なるか、又はＭはＮと同じであり、或いはＬはＴとは異なるか、又はＬはＴと同じである。

【0037】

一例では、第４フィルタは、ブロック・エッジ（例えば、ＣＵエッジ又はＣＵ境界）の何れかの側で高々７個のサンプルを修正することが可能な通常のより長いタップ・フィルタであってもよい。

【0038】

これは、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間のサブ・ブロック・エッジがデブロッキングに関してディセーブルにされることを許容し、従って本方法は、ブロック・エッジとサブ・ブロック・エッジとの間のフィルタリング・オーバーラップを回避することが可能であり、従ってデブロッキングが並列的に実行され得ることを保証することができる。従って、デブロッキング・フィルタリングの処理時間は著しく短縮される。

【0039】

本発明の第４態様によれば、ビデオ符号化装置が提供され、ビデオ符号化装置（１００）はビデオ・ストリームの画像を符号化し、ビデオ符号化装置（１００）は、
ピクチャを再構成するように構成された再構成ユニット（１１４）と、
再構成されたピクチャを、フィルタリングされた再構成されたピクチャに処理する前述したようなフィルタ装置（１２０）とを含む。
これは、画像の非常に効率的で正確な符号化を許容する。

【0040】

本発明の第５態様によれば、ビデオ復号化装置が提供され、ビデオ復号化装置（２００）は、符号化されたビデオ・ストリーム（３０３）のピクチャを復号化し、ビデオ復号化装置（２００）は、
ピクチャを再構成するように構成された再構成ユニット（２１４）と、
再構成されたピクチャを、フィルタリングされた再構成されたピクチャに処理する前述したようなループ・フィルタ装置（２２０）とを含む。
これは特に画像の正確で効率的な復号化を許容する。

【0041】

第６態様によれば、本発明は画像符号化及び／又は画像復号化で使用するためのデブロッキング方法に関連し、本方法は、
ブロック間のエッジを決定するステップであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジ（例えば、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロックを有する、又は第１コーディング・ブロックＰ又は第２コーディング・ブロックＱはサブ・ブロック・ツールを有する）とを含み、第１コーディング・ブロックＰはＭ×Ｎサンプル又はＮ×Ｍ個サンプルであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔサンプル又はＴ×Ｌサンプルであるブロック・サイズを有し、例えば、Ｎ又はＴは閾値（例えば、値が８又は１６等）より大きな偶数の整数２^ｎである、ステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってフィルタリングされるべきか否かを決定する、換言すれば、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ）を適用することによってデブロッキングに関してイネーブルにされるか否かを決定するステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきであると決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用するステップであって、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、又はライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢ＝７のようにＭＡ＜ＭＢである、ステップとを含む。例えば、ＭＡ＝３及びＭＢ＝７であり、又はＭＡ＝４及びＭＢ＝７であり、又はＭＡ＝５及びＭＢ＝７等である。

【0042】

例えば、Ｎ又はＴは８より大きな偶数の整数２^ｎであり（例えば、Ｎ又はＴは１６又は３２，．．．を採用する）、Ｍ又はＬは２より大きな偶数の整数２^ｎであり（例えば、Ｍ又はＬは４、８、１６又は３２・・・を採用する）、ＭはＮと異なるか、又はＭはＮと同じであり、又はＬはＴと異なるか、又はＬはＴと同じである。別の例では、Ｎ又はＴは、１６より大きな偶数の整数２^ｎであり（例えば、Ｎ又はＴは３２又は６４，．．．を採用する）、Ｍ又はＬは２より大きな偶数の整数２^ｎであり（例えば、Ｍ又はＬは４、８、１６又は３２・・・を採用する）、ＭはＮと異なるか、又はＭはＮと同じであり、又はＬはＴと異なるか、又はＬはＴと同じであり、Ｍ×Ｎ（ここで、Ｎ＞１６）は水平エッジに適用され、Ｎ×Ｍ（ここで、Ｎ＞１６）は垂直エッジに適用される。

【0043】

例えば、第１フィルタ（即ち、より長いタップ・フィルタ、非対称のフィルタ、非対称のタップ・フィルタ）は、ブロック・エッジの一方の側でフィルタ決定のためにＤＢ個のサンプルを使用し、ブロック・エッジの他方の側でフィルタ決定のためにＤＡ個のサンプルを使用するフィルタであり、ＭＢ個のサンプルがブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の一方の側で修正され、ＭＡ個のサンプルがブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の他方の側で修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢであり、例えばＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。第１フィルタは、ブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の何れかの側で異なる数のサンプルを修正する非対称フィルタであってもよい。

【0044】

これは、特に正確で効率的なデブロッキングを許容する。特にこれはブロック・エッジの２つの側を別様に取り扱うことを許容し、従って本方法は、ブロック・エッジとサブ・ブロック・エッジとの間のフィルタリング・オーバーラップを回避することができ、従って、デブロッキングが並列に実行されうることを保証することができる。従って、デブロッキング・フィルタリングの処理時間は著しく短縮される。

【0045】

そのような第６態様による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジは第１コーディング・ブロック内に存在し、サブ・ブロック間のサブ・ブロック・エッジは第２コーディング・ブロック内に存在し（即ち、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱはサブ・ブロックを有する、又は第１コーディング・ブロックＰ及び第２コーディング・ブロックＱはサブ・ブロック・ツールを有する）、

【0046】

本方法は、更に、
第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第２フィルタを適用することによってフィルタリングされるべきか否かを決定するステップと、

【0047】

第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第２フィルタを適用することによってフィルタリングされるべきであると決定された場合に、ブロック・エッジ近傍のサンプルの値に第２フィルタを適用するステップであって、ブロック・エッジに隣接する第１コーディング・ブロックのＭＡ’個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックのＭＢ’個のサンプル値が修正され、ＭＡ’＝ＭＢ’であり、例えばＭＡ’＝ＭＢ’＝３、又はＭＡ’＝ＭＢ’＝５である、ステップとを含む。

【0048】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロック内に存在しない場合（例えば、第１コーディング・ブロックＰがサブ・ブロックを有する一方、第２コーディング・ブロックＱはサブ・ブロックを有しない）、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である；又は
サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロック内に存在しない場合（例えば、第２コーディング・ブロックＱがサブ・ブロックを有する一方、第１コーディング・ブロックＰがサブ・ブロックを有しない）、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。

【0049】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが第１フィルタを適用することによってフィルタリングされるべきか否かは、
－ 第１フィルタ判定値として、ブロック・エッジに隣接する、第１コーディング・ブロックの高々ＤＡ個のサンプル値、及び
－ 第２フィルタ判定値として、ブロック・エッジに隣接する、第２コーディング・ブロックの高々ＤＢ個のサンプル値
に基づいて決定される。

【0050】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（例えば、第２コーディング・ブロックＱがサブ・ブロックを有する）、以下の第１式：

【数7】

によって規定される第１条件が満たされるか否かが決定され、βは閾値パラメータを示し、ｑ_ｉは第２コーディング・ブロックＱのサンプル値を表し、ｉ＝０，１，２，３であり、ｐ_ｊは第１コーディング・ブロックＰのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0051】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部に存在する場合（例えば、第１コーディング・ブロックＰがサブ・ブロックを有する）、以下の第２式：

【数8】

によって規定される第２条件が満たされるか否かが決定され、βは閾値パラメータを示し、ｐ_ｉは第１コーディング・ブロックＰのサンプル値を表し、ｉ＝０，１，２，３であり、ｑ_ｊは第２コーディング・ブロックＱのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0052】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、閾値パラメータβは、複数のサンプルの量子化ステップ・サイズに関連する量子化パラメータＱＰに基づいて決定されるか、又は閾値パラメータβは、ルック・アップ・テーブルを使用して、量子化パラメータＱＰに基づいて決定される。

【0053】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有しているような場合）、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第１サンプルのフィルタリングされたサンプル値ｑ_０’は、以下の式：

【数9】

に基づいて決定され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0054】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有しているような場合）、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第２サンプルのフィルタリングされたサンプル値ｑ_１’は、以下の式

【数10】

に基づいて決定され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0055】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有しているような場合）、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第３サンプルのフィルタリングされたサンプル値ｑ_２’は、以下の式

【数11】

に基づいて決定され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0056】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部には存在せず、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合（第１コーディング・ブロックＰはサブ・ブロックを有しておらず、第２コーディング・ブロックＱはサブ・ブロックを有しているような場合）、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの左又は上に対して、サンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｐ_ｉ’は、以下の式：

【数12】

に基づいて決定され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0057】

そのような第６態様又は第６態様の上記の任意の実装による方法の可能な実装形式において、Ｎ及びＴが１６より大きな偶数の整数２^ｎである場合に、ＭＡ＝３及びＭＢ＝７であり、又はＭＡ＝４及びＭＢ＝７であり、又はＭＡ＝５及びＭＢ＝７である。

【0058】

第７態様によれば、本発明は画像符号化及び／又は画像復号化のための、画像の第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジをデブロッキングするデブロッキング方法に関連し、第１コーディング・ブロックＰはＭ＊Ｎ又はＮ＊Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ＊Ｔ又はＴ＊Ｌであるブロック・サイズを有し、例えば、Ｎ又はＴは８より大きな偶数の整数２^ｎであり、特にＮ又はＴは１６より大きな偶数の整数２^ｎであり、第１コーディング・ブロック又は第２コーディング・ブロックのサブ・ブロック間にサブ・ブロック・エッジが存在し（即ち、第１コーディング・ブロック又は第２コーディング・ブロックはサブ・ブロックを有する）、本方法は、
第１コーディング・ブロックのサブ・ブロック間にサブ・ブロック・エッジがある場合において（即ち、第１コーディング・ブロックがサブ・ブロックを有し、又は第１コーディング・ブロックがサブ・ブロック・ツールを使用し、ここで、第１コーディング・ブロックが現在のブロックである）、
－ 第１フィルタ出力サンプル値として、ブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値を修正するステップ、及び
－ 第２フィルタ出力サンプル値として、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値を修正するステップ
を含み、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢ＝７のようにＭＡ＜ＭＢであり、例えばＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７等であり、又は
第２コーディング・ブロックのサブ・ブロック間にサブ・ブロック・エッジがある場合において（即ち、第２コーディング・ブロックがサブ・ブロックを有し、又は第２コーディング・ブロックがサブ・ブロック・ツールを使用し、ここで、第２コーディング・ブロックが現在のブロックである）、
－ 第１フィルタ出力サンプル値として、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値を修正するステップ、及び
－ 第２フィルタ出力サンプル値として、ブロック・エッジに隣接する第１コーディング・ブロック（９０２，１３０２）の高々ＭＢ個のサンプル値を修正するステップ（１４０４）
を含み、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢ＝７のようにＭＡ＜ＭＢであり、例えばＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７等である。

【0059】

これは、特に正確で効率的なデブロッキングを許容する。特にこれはブロック・エッジの２つの側を別様に取り扱うことを許容し、従って本方法は、ブロック・エッジとサブ・ブロック・エッジとの間のフィルタリング・オーバーラップを回避することができ、従って、デブロッキングが並列に実行されうることを保証することができる。従って、デブロッキング・フィルタリングの処理時間は著しく短縮される。

【0060】

第８態様によれば、本発明は、画像符号化及び／又は画像復号化に使用するためのデブロッキング方法に関連し、本方法は：
ブロック間のエッジを決定するステップであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジとを含み、第１コーディング・ブロックＰはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有する、ステップと、

【0061】

第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、非対称フィルタ、又は非対称タップ・フィルタ、又は非対称のより長いフィルタ）を適用することによってフィルタリングされるべきか否かを決定するステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが第１フィルタを適用することによってフィルタリングされるべきでないと決定される場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第３フィルタを適用するステップであって、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＜７のようにＭＡ＝ＭＢであり、例えばＭＡ＝ＭＢ＝４である、ステップとを含む。

【0062】

一例において、Ｎ又はＴは８より大きな偶数の整数２^ｎであり、特にＮ又はＴは１６より大きな偶数の整数２^ｎであり、Ｍ又はＬは２より大きな偶数の整数２^ｎであり、ＭはＮとは異なるか、又はＭはＮと同じであり、或いはＬはＴとは異なるか、又はＬはＴと同じである。

【0063】

一例において、第１フィルタ（即ち、より長いタップ・フィルタ、非対称のフィルタ、非対称のタップ・フィルタ、又は非対称のロング・フィルタ）は、ブロック・エッジの一方の側でフィルタ決定のためにＤＢ個のサンプルを使用し、ブロック・エッジの他方の側でフィルタ決定のためにＤＡ個のサンプルを使用するフィルタであり、ＭＢ個のサンプルがブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の一方の側で修正され、ＭＡ個のサンプルがブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の他方の側で修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢ＝７のようにＭＡ＜ＭＢであり、例えば、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。

【0064】

一例において、第３フィルタは、ブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の両側で最大４個のサンプルを修正することが可能なＨＥＶＣストロング・フィルタであってもよい。換言すれば、第３フィルタは、ブロック・エッジ（ＣＵエッジ又はＴＵエッジ）の一方の側で最大４個のサンプルが修正される一方、ブロック・エッジの他方の側（ＣＵエッジ又はＴＵエッジ）で最大４個のサンプルが修正されるＨＥＶＣストロング・フィルタであってもよい。

【0065】

これは、特に正確で効率的なデブロッキングを許容する。

【0066】

第９態様によれば本発明は画像符号化及び／又は画像復号化において使用するためのデブロッキング方法に関連し、本方法は、
ブロック間のエッジを決定するステップであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジとを含み、第１コーディング・ブロックＰはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有する、ステップと、
第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジはフィルタリングされるべきでないと決定するステップ（例えば、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジはデブロッキングに関してディセーブルされることを決定する）と、
第４フィルタ（通常のより長いタップ・フィルタ）を、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に適用するステップであって、ブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＝７のようにＭＡ＝ＭＢである、ステップとを含む。

【0067】

一例において、Ｎ又はＴは８より大きな偶数の整数２^ｎであり、特にＮ又はＴは１６より大きな偶数の整数２^ｎであり、Ｍ又はＬは２より大きな偶数の整数２^ｎであり、ＭはＮと異なるか、又はＭはＮと同じであり、或いはＬはＴと異なるか、又はＴと同じである。

【0068】

一例では、第４フィルタは、ブロック・エッジ（例えば、ＣＵエッジ又はＣＵ境界）の何れかの側で高々７個のサンプルを修正することが可能な通常のより長いタップ・フィルタであってもよい。

【0069】

これは、特に正確で効率的なデブロッキングを許容する。

【0070】

第１０態様によれば、本発明は、画像を符号化するための符号化方法に関し、任意の態様又はそのような任意の態様の任意の実装による前述の又は後述するデブロッキング方法を含む。これは、特に正確で効率的な画像の符号化を許容する。

【0071】

第１１態様によれば、本発明は、画像を復号化するための復号化方法に関し、任意の態様又はそのような任意の態様の任意の実装による前述の又は後述するデブロッキング方法を含む。これは、特に正確で効率的な画像の符号化を許容する。

【0072】

本発明の第１２態様によれば、デブロッキング・フィルタ装置が提供される。デブロッキング・フィルタ装置は、画像エンコーダ及び／又は画像デコーダで使用するように意図されている。デブロッキング・フィルタ装置は、
ブロック間のエッジを決定するように構成されたエッジ位置決めユニットであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ（例えば、ＣＵエッジ）と、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジ（例えば、サブｐｕエッジ）とを含み、第１コーディング・ブロックＰは、Ｍ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱは、Ｌ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、例えばＮ又はＴは閾値（例えば、８又は１６等）よりも大きな偶数の整数２^ｎである、エッジ位置決めユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ、及び第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットはフィルタリングされるべきであり、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットはフィルタリングされるべきではないと決定するように構成されたデブロッキング決定ユニットと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングを実行し、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットの各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するように構成されたデブロッキング・フィルタリング・ユニットとを含む。

【0073】

例えば、デブロッキング決定ユニットは、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間の「第１」サブ・ブロック・エッジはフィルタリングされるべきでないことを決定するように、換言すれば、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間の「第１」サブ・ブロック・エッジは、デブロッキングに関してディセーブルにされることを決定するように構成されることが可能である。
例えば、デブロッキング決定ユニットは、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間の「最後の」サブ・ブロック・エッジはフィルタリングされるべきでないことを決定するように、換言すれば、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ（内部）のサブ・ブロック間の「最後の」サブ・ブロック・エッジは、デブロッキングに関してディセーブルにされることを決定するように構成されることが可能である。

【0074】

例えば、デブロッキング決定ユニットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱについて１６×１６グリッドとオーバーラップする全てのサブｐｕエッジを決定し、それらの内部エッジのみにデブロッキングを適用するように構成されることが可能である。他の内部サブｐｕエッジはデブロッキングされない。また、より長いタップ・フィルタが、１６×１６グリッドとオーバーラップする内部サブｐｕエッジをデブロッキングするために使用されることが可能である一方、より長いタップ・フィルタがＣＵエッジに適用されることが可能である。

【0075】

そのような第１２態様による装置の可能な実装形式において、第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブ・ブロック・エッジと最後のサブ・ブロック・エッジとを除く複数のサブ・ブロック・エッジを含み（から構成され）、最初のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの一方に最も近く、最後のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの他方に最も近く、
第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブ・ブロック・エッジ及び最後のサブ・ブロック・エッジから構成され、最初のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの一方に最も近く、最後のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの他方に最も近い。

【0076】

そのような第１２態様による装置の可能な実装形式において、デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値に第５フィルタを適用するように構成され、サブ・ブロック・エッジの第１セット各々の一方の側における高々ＮＡ個のサンプル値は、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部で修正され、サブ・ブロック・エッジの第１セット各々の他方の側における高々ＮＢ個のサンプル値が修正され、ＮＡ、ＮＢ＝４である。

【0077】

そのような第１２態様による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが、第１コーディング・ブロックＰ内部に存在せず、サブ・ブロック間の複数のサブ・ブロック・エッジが、第２コーディング・ブロックＱ内部に存在する場合に、デブロッキング・フィルタリング・ユニットは、ＨＥＶＣデブロッキング・フィルタリングである第５フィルタが適用されるべきことが決定された場合に、以下の式：

【数13】

に基づいて、第２コーディング・ブロックＱ内部の垂直又は水平サブ・ブロック・エッジそれぞれの側におけるサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ＝０，１，ｊ＝０，１．．３である。

【0078】

そのような第１２態様による装置の可能な実装形式において、第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の１６×１６グリッドとオーバーラップする１つ以上のサブ・ブロック・エッジを含み（から構成され）、
第１又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の１６×１６グリッドとオーバーラップするサブ・ブロック・エッジを除く１つ以上のサブ・ブロック・エッジを含む（から構成される）。

【0079】

そのような第１２態様による装置の可能な実装形式において、デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値に第６フィルタを適用するように構成され、サブ・ブロック・エッジの第１セットそれぞれの一方の側における高々ＮＡ’個のサンプル値は、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ内部で修正され、サブ・ブロック・エッジの第１セットそれぞれの他方の側における高々ＮＢ’個のサンプル値は修正され、ＮＡ’＝ＮＢ’＝７である。ＮＡ’及びＮＢ’はブロック・サイズに基づいて決定されてもよいこと、換言すれば、ＮＡ’及びＮＢ’はそれぞれのブロックのブロック・サイズに依存することを理解することができる。実装方法において、大きなブロック、即ちブロック・サイズ≧３２の場合、修正されたサンプルの最大数は、７（ロング・フィルタに対応する）であってもよい。

【0080】

そのような第１２態様による装置の可能な実装形式において、第１コーディング・ブロックＰ内部にサブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合に、デブロッキング・フィルタリング・ユニットは、以下の式：

【数14】

に基づいて、第２コーディング・ブロックＱ内部の垂直又は水平のサブ・ブロック・エッジそれぞれの側においてサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0081】

そのような第１２態様による装置の可能な実装形式において、第１コーディング・ブロックＰ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在し、第２コーディング・ブロックＱ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合に、デブロッキング・フィルタリング・ユニットは、以下の式：

【数15】

に基づいて、第２コーディング・ブロックＱ及び第１コーディング・ブロックＰ内部の垂直又は水平のサブ・ブロック・エッジそれぞれの側においてサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’及びｐ_ｉ’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0082】

そのような第１２態様による装置の可能な実装形式において、デブロッキング決定ユニットは、更に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを決定するように構成され、及び
デブロッキング・フィルタリング・ユニットは、更に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジは第１フィルタを適用することによってフィルタリングされるべきであると決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第１フィルタを適用するように構成され、ライン毎のブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎のブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、又はライン毎のブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎のブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７である。

【0083】

そのような第１２態様による装置の可能な実装形式において、サブ・ブロック間の複数のサブ・ブロック・エッジが第１コーディング・ブロック内部に存在し、サブ・ブロック間の複数のサブ・ブロック・エッジが第２コーディング・ブロック内部に存在する場合に、

【0084】

デブロッキング決定ユニットは、更に、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジは、第２フィルタを適用することによってフィルタリングされるべきであると決定するように構成され、及び
デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジは、第２フィルタを適用することによってフィルタリングされるべきであると決定された場合に、ブロック・エッジ近傍のサンプルの値に第２フィルタを適用するように更に構成され、ブロック・エッジに隣接する第１コーディング・ブロックのＭＡ’個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックのＭＢ’個のサンプル値が修正され、ＭＡ’＝３及びＭＢ’＝３である。

【0085】

そのような第１２態様による装置の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロック内部に存在しない場合、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、又は
サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロック内部に存在しない場合、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７である。

【0086】

そのような第１２態様による装置の可能な実装形式において、デブロッキング決定ユニットは、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを、
－ 第１フィルタ判定値として、ブロック・エッジに隣接する第１コーディング・ブロックの高々ＤＡ個のサンプル値、及び
－ 第２フィルタ判定値として、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＤＢ個のサンプル値
に基づいて決定するように更に構成される。

【0087】

そのような第１２態様による装置の可能な実装形式において、デブロッキング決定ユニットは、サブ・ブロック間の複数のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合に、以下の第１式：

【数16】

により規定される第１条件が満たされるか否かを決定するように構成され、βは閾値パラメータを示し、ｑ_ｉは第２コーディング・ブロックＱのサンプル値を表し、ｉ＝０，１，２，３であり、ｐ_ｊは第１コーディング・ブロックＰのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0088】

そのような第１２態様による装置の可能な実装形式において、デブロッキング決定ユニットは、サブ・ブロック間の複数のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部に存在する場合に、以下の第２式：

【数17】

により規定される第２条件が満たされているか否かを決定するように構成され、βは閾値パラメータを示し、ｐ_ｉは第１コーディング・ブロックＰのサンプル値を表し、ｉ＝０，１，２，３であり、ｑ_ｊは第２コーディング・ブロックＱのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0089】

そのような第１２態様による装置の可能な実装形式において、閾値パラメータβは、複数のサンプルの量子化ステップ・サイズに関連する量子化パラメータＱＰに基づいて決定される、又は
閾値パラメータβは、ルック・アップ・テーブルを使用して、量子化パラメータＱＰに基づいて決定される。

【0090】

そのような第１２態様による装置の可能な実装形式において、デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、以下の式：

【数18】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第１サンプルのフィルタリングされたサンプル値ｑ_０’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0091】

そのような第１２態様による装置の可能な実装形式において、デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、以下の式：

【数19】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第２サンプルのフィルタリングされたサンプル値ｑ_１’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0092】

そのような第１２態様による装置の可能な実装形式において、デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、以下の式：

【数20】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第３サンプルのフィルタリングされたサンプル値ｑ_２’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0093】

そのような第１２態様による装置の可能な実装形式において、デブロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、以下の式：

【数21】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの左又は上に対して、サンプルの現在の行又は列のサンプルの対応するサンプルのフィルタリングされたサンプル値ｐ_ｉ’を決定するように構成され、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0094】

そのような第１２態様による装置の可能な実装形式において、デブロッキング決定ユニットは、更に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを決定するように構成され、デロッキング・フィルタリング・ユニットは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきでないと判断された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第３フィルタを適用するように更に構成されており、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＝４である。

【0095】

第１３態様によれば、本発明は画像符号化及び／又は画像復号化において使用するためのデブロッキング方法に関連し、本方法は、
ブロック間のエッジを決定するステップであって、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジとを含み、第１コーディング・ブロックＰは、Ｍ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱは、Ｌ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、例えばＮ又はＴは閾値（例えば、８又は１６等）よりも大きな偶数の整数２^ｎである、ステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ、及び第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットはフィルタリングされるべきであり、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットはフィルタリングされるべきではないと決定するステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングを実行し、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットの各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップとを含む。

【0096】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブ・ブロック・エッジと最後のサブ・ブロック・エッジとを除く複数のサブ・ブロック・エッジを含み（から構成され）、最初のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの一方に最も近く、最後のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの他方に最も近く、
第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブ・ブロック・エッジ及び最後のサブ・ブロック・エッジから構成され、最初のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの一方に最も近く、最後のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの他方に最も近い。

【0097】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジの第１セットの各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部でサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値に第５フィルタを適用するステップを含み、サブ・ブロック・エッジの第１セット各々の一方の側における高々ＮＡ個のサンプル値は、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部で修正され、サブ・ブロック・エッジの第１セット各々の他方の側における高々ＮＢ個のサンプル値が修正され、ＮＡ＝ＮＢ＝４である。

【0098】

そのような第１３態様による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが、第１コーディング・ブロックＰ内部に存在せず、サブ・ブロック間の複数のサブ・ブロック・エッジが、第２コーディング・ブロックＱ内部に存在する場合に、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
ＨＥＶＣデブロッキング・フィルタリングである第５フィルタが適用されるべきことが決定された場合に、以下の式：

【数22】

に基づいて、第２コーディング・ブロックＱ内部の垂直又は水平サブ・ブロック・エッジそれぞれの側におけるサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ＝０，１，ｊ＝０，１．．３である。

【0099】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の１６×１６グリッドとオーバーラップする１つ以上のサブ・ブロック・エッジを含み（から構成され）、
第１又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の１６×１６グリッドとオーバーラップするサブ・ブロック・エッジを除く１つ以上のサブ・ブロック・エッジを含む（から構成される）。

【0100】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値に第６フィルタを適用するステップを含み、サブ・ブロック・エッジの第１セットそれぞれの一方の側における高々ＮＡ’個のサンプル値は、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ内部で修正され、サブ・ブロック・エッジの第１セットそれぞれの他方の側における高々ＮＢ’個のサンプル値は修正され、ＮＡ’＝ＮＢ’＝７である。

【0101】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ内部にサブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、以下の式：

【数23】

に基づいて、第２コーディング・ブロックＱ内部の垂直又は水平のサブ・ブロック・エッジそれぞれの側においてサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0102】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在し、第２コーディング・ブロックＱ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、以下の式：

【数24】

に基づいて、第２コーディング・ブロックＱ及び第１コーディング・ブロックＰ内部の垂直又は水平のサブ・ブロック・エッジそれぞれの側においてサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’及びｐ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0103】

そのような第１３態様による方法の可能な実装形式において、本方法は更に、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを決定するステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジは第１フィルタを適用することによってフィルタリングされるべきであると決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第１フィルタを適用するステップとを含み、ライン毎のブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎のブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、又はライン毎のブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎のブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７である。

【0104】

そのような第１３態様による方法の可能な実装形式において、サブ・ブロック間の複数のサブ・ブロック・エッジが第１コーディング・ブロック内部に存在し、サブ・ブロック間の複数のサブ・ブロック・エッジが第２コーディング・ブロック内部に存在する場合に、本方法は更に、
第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジは、第２フィルタを適用することによってフィルタリングされるべきであると決定するステップと、
第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジは、第２フィルタを適用することによってフィルタリングされるべきであると決定された場合に、ブロック・エッジ近傍のサンプルの値に第２フィルタを適用するステップとを含み、ブロック・エッジに隣接する第１コーディング・ブロックのＭＡ’個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックのＭＢ’個のサンプル値が修正され、ＭＡ’＝３及びＭＢ’＝３である。

【0105】

そのような第１３態様による方法の可能な実装形式において、サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロック内部に存在しない場合、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、又は
サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロック内部に存在しない場合、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７である。

【0106】

そのような第１３態様による方法の可能な実装形式において、本方法は更に、
第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを、
－ 第１フィルタ判定値として、ブロック・エッジに隣接する第１コーディング・ブロックの高々ＤＡ個のサンプル値、ＤＡ＝４、及び
－ 第２フィルタ判定値として、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＤＢ個のサンプル値、ＤＢ＝４
に基づいて決定するステップを含む。

【0107】

そのような第１３態様による方法の可能な実装形式において、本方法は更に、サブ・ブロック間の複数のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合に、以下の第１式：

【数25】

により規定される第１条件が満たされるか否かを決定するステップを含み、βは閾値パラメータを示し、ｑ_ｉは第２コーディング・ブロックＱのサンプル値を表し、ｉ＝０，１，２，３であり、ｐ_ｊは第１コーディング・ブロックＰのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0108】

そのような第１３態様による方法の可能な実装形式において、本方法は更に、サブ・ブロック間の複数のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部に存在する場合に、以下の第２式：

【数26】

により規定される第２条件が満たされているか否かを決定するステップを含み、βは閾値パラメータを示し、ｐ_ｉは第１コーディング・ブロックＰのサンプル値を表し、ｉ＝０，１，２，３であり、ｑ_ｊは第２コーディング・ブロックＱのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0109】

そのような第１３態様による方法の可能な実装形式において、閾値パラメータβは、複数のサンプルの量子化ステップ・サイズに関連する量子化パラメータＱＰに基づいて決定される、又は
閾値パラメータβは、ルック・アップ・テーブルを使用して、量子化パラメータＱＰに基づいて決定される。

【0110】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、以下の式：

【数27】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第１サンプルのフィルタリングされたサンプル値ｑ_０’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0111】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、以下の式：

【数28】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第２サンプルのフィルタリングされたサンプル値ｑ_１’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0112】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、以下の式：

【数29】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第３サンプルのフィルタリングされたサンプル値ｑ_２’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0113】

そのような第１３態様による方法の可能な実装形式において、第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、以下の式：

【数30】

に基づいて、第１及び第２サンプル・ブロックの間の垂直又は水平エッジの左又は上に対して、サンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｐ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0114】

そのような第１３態様による方法の可能な実装形式において、本方法は更に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを決定するステップと、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきでないと決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第３フィルタを適用するステップであって、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＝４である、ステップとを含む。

【0115】

本発明の第６又は第７態様による方法は、本発明の第１態様による装置によって実行することが可能である。本発明の第６又は第７態様による方法の更なる特徴及び実装形式は、本発明の第１態様及びその様々な実装形式による装置の機能から直接的に生じる。

【0116】

本発明の第８態様による方法は、本発明の第２態様による装置によって実行することが可能である。本発明の第８態様による方法の更なる特徴及び実装形式は、本発明の第２態様及びその様々な実装形式による装置の機能から直接的に生じる。本発明の第１３態様による方法は、本発明の第１２態様による装置によって実行することが可能である。本発明の第８態様による方法の更なる特徴及び実装形式は、本発明の第２態様及びその様々な実装形式による装置の機能から直接的に生じる。

【0117】

別の態様によれば、本発明は、ビデオ・ストリームを復号化するための、プロセッサ及びメモリを含む装置に関連する。メモリは、前述したような任意の態様又は前述した任意の態様についての前述した任意の実装によるデブロッキング方法をプロセッサに実行させる命令を記憶している。

【0118】

別の態様によれば、本発明は、ビデオ・ストリームを符号化するための、プロセッサ及びメモリを含む装置に関連する。メモリは、前述したような任意の態様又は前述した任意の態様についての前述した任意の実装によるデブロッキング方法をプロセッサに実行させる命令を記憶している。

【0119】

別の態様によれば、実行されるとビデオ・データをコーディングするように構成される１つ以上のプロセッサを動作させる命令をそこに格納したコンピュータ読み取り可能な記憶媒体が提案される。命令は、前述したような任意の態様又は前述した任意の態様についての前述した任意の実装によるデブロッキング方法を、１つ以上のプロセッサに実行させる。

【0120】

別の態様によれば、コンピュータ・プログラムがコンピュータ上で動作する場合に、前述したような任意の態様又は前述した任意の態様についての前述した任意の実装によるデブロッキング方法を実行するためのプログラム・コードを有するコンピュータ・プログラム製品が提供される。

【0121】

１つ以上の実施形態の詳細は、添付の図面及び以下の説明において記述されている。他の特徴、目的、及び利点は、明細書、図面、及び特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0122】

以下、本発明の以下の実施形態が、添付の図及び図面を参照して、より詳細に説明される。

【0123】

【図1】本発明の実施形態を実装するように構成されたビデオ・エンコーダの一例を示すブロック図である。

【0124】

【図2】本発明の実施形態を実装するように構成されたビデオ・デコーダの例示的な構造を示すブロック図である。

【0125】

【図3】本発明の実施形態を実施するように構成されたビデオ・コーディング・システムの一例を示すブロック図である。

【0126】

【図4】コーディング・ブロックＱがサブｐｕツール（一般的にはサブ・ブロック・ツール）を使用する２つの例示的なコーディング・ブロックを示す。

【0127】

【図5】２つの例示的なコーディング・ブロックと図１０に示される例示的な方法によるフィルタリング中に使用され修正される個々のサンプル値とを示す。

【0128】

【図6】本発明の実施形態によるデブロッキング・フィルタ装置の第１実施形態を示す。

【0129】

【図7】より長いタップ・フィルタを使用するものとするか否かを決定する方法を示すフローチャートを示す。

【0130】

【図8】ＨＥＶＣストロング・フィルタ条件が満たされるべきか否かを決定する方法を示すフローチャートを示す。

【0131】

【図9】２つの例示的なコーディング・ブロックと本発明の別の実施形態によるフィルタリング中に使用され修正されるサンプル値とを示す。

【0132】

【図10】デブロッキング・フィルタリングの効率を高めるための例示的なプロセスを示すフロー図を示す。

【0133】

【図11A】デブロッキング・フィルタリングの効率を高めるための例示的なプロセスを示すフロー図を示す。

【0134】

【図11B】デブロッキング・フィルタリングの効率を高めるための例示的なプロセスを示すフロー図を示す。

【0135】

【図12】デブロッキング・フィルタリングの効率を高めるための例示的なプロセスを示すフロー図を示す。

【0136】

【図13】例示的な実施形態による図３からのソース・デバイス３１０及び宛先デバイス３２０の一方又は両方として使用され得る装置１３００の簡略化されたブロック図を示す。

【0137】

【図14】ビデオ・コーディングのためのデバイスの概略図を示す。

【0138】

【図15】１６×１６グリッド上にあるすべての内部サブｐｕエッジに如何にしてデブロッキングが適用され得るのかを示す。

【0139】

【図16】最初及び最後のサブｐｕエッジを除くすべての内部サブｐｕエッジに如何にしてＨＥＶＣデブロッキングが適用され得るのかを示す。

【0140】

【図17】コーディング・ブロックがサブｐｕツールを使用するコーディング・ブロック内部の２つの例示的なサブ・ブロックを示す；

【0141】

【図18】コーディング・ブロック内部の例示的なサブ・ブロックを示す。コーディング・ブロックはサブｐｕツールを使用し、これらサブｐｕ各々は別々の動きベクトルを使用する。

【0142】

【図19】８＊８グリッド上のピクチャ・サンプル、水平及び垂直ブロック境界の例を示す。 以下、同一の参照符号は、同一の又は少なくとも機能的に等価な特徴を指す。部分的には、同一の実体を参照する異なる参照符号が、異なる図において使用されている。

【発明を実施するための形態】

【0143】

以下の説明では、本開示の一部を形成し、本発明の実施形態の特定の態様又は本発明の実施形態が使用され得る特定の態様を例示として示す、添付図面に対する参照が行われる。本発明の実施形態は、他の態様で使用されてもよく、図に示されていない構造的又は論理的な変更を含んでもよいことが理解される。従って、以下の詳細な説明は、限定的な意味で捉えられるべきではなく、本発明の範囲は、添付の特許請求の範囲によって規定される。

【0144】

例えば、説明される方法に関連する開示は、方法を実行するように構成された対応するデバイス又はシステムについても当てはまり、その逆もまた当てはまる可能性があることが理解される。例えば、１つ又は複数の特定の方法ステップが説明される場合、対応するデバイスは、たとえそのような１つ以上のユニットが明示的に説明も図中に図示もされていなかったとしても、説明された１つ又は複数の方法ステップを実行するために、１つ又は複数のユニット、例えば機能ユニット（例えば、１つ又は複数のステップを実行する１つのユニット、又は複数のステップのうちの１つ以上を各々が実行する複数のユニット）を含む可能性がある。一方、例えば、１つ又は複数のユニット、例えば機能ユニットに基づいて、特定の装置が記載される場合、対応する方法は、たとえそのような１つ又は複数のステップが明示的に説明も図中に図示もされていなかったとしても、１つ又は複数のユニットの機能を実行するために１つのステップ（例えば、１つ又は複数のユニットの機能を実行する１つのステップ、又は複数のユニットのうちの１つ以上の機能をそれぞれが実行する複数のステップ）を含む可能性がある。更に、本願で説明される種々の例示的な実施形態及び／又は態様の特徴は、特に断らない限り、互いに組み合わせられる可能性があることが理解される。

【0145】

ビデオ・コーディングは、典型的には、ビデオ又はビデオ・シーケンスを形成する一連のピクチャの処理を指す。ピクチャという用語ではなく、フレーム又は画像という用語が、ビデオ・コーディングの分野では同義語として使用されてもよい。ビデオ・コーディングは、ビデオ符号化及びビデオ復号化の２つの部分を含む。ビデオ符号化は、ソース側で実行され、典型的には、（より効率的な記憶及び／又は伝送のために）ビデオ・ピクチャを表現するために必要とされるデータ量を減少させるために、オリジナル・ビデオ・ピクチャを（例えば、圧縮により）処理することを含む。ビデオ復号化は、宛先側で実行され、典型的には、ビデオ・ピクチャを再構成するために、エンコーダと比較した場合の逆処理を含む。ビデオ・ピクチャ（又は後述するように一般的にはピクチャ）の「コーディング」に関連する実施形態は、ビデオ・ピクチャの「符号化」及び「復号化」の両方に関連するように理解されるものとする。符号化部と復号化部の組み合わせは、ＣＯＤＥＣ（符号化及び復号化）とも呼ばれる。

【0146】

ロスレス・ビデオ・コーディングの場合、オリジナル・ビデオ・ピクチャが再構成されることが可能であり、即ち、再構成されたビデオ画像は、オリジナル・ビデオ・ピクチャと同じ品質を有する（記憶又は伝送の間の伝送損失又はその他のデータ損失は無いことを仮定している）。ロスレスでないビデオ・コーディングの場合、デコーダで完全に再構成することができないビデオ・ピクチャを表すデータ量を減らすために、例えば量子化による更なる圧縮が実行され、即ち、再構成されたビデオ・ピクチャの品質は、オリジナル・ビデオ・ピクチャの品質よりも低いか又は劣化している。

【0147】

Ｈ．２６１以降の幾つかのビデオ・コーディング規格は「ロスレスでないハイブリッド・ビデオ・コーデック」のグループに属する（即ち、サンプル・ドメインにおける空間的及び時間的予測と、変換ドメインにおける量子化を適用するための２Ｄ変換コーディングとを組み合わせる）。ビデオ・シーケンスの各ピクチャは、典型的には、重複しないブロックのセットに区分され、コーディングは典型的にはブロック・レベルで実行される。換言すれば、エンコーダにおいて、ビデオは、典型的には、ブロック（ビデオ・ブロック）レベルで、例えば、空間（イントラ・ピクチャ）予測及び時間（インター・ピクチャ）予測を用いて予測ブロックを生成すること、現在のブロック（現在処理されている／処理されるべきブロック）から予測ブロックを減算して残差ブロックを取得すること、残差ブロックを変換すること、及び伝送されるべきデータ量を減少（圧縮）させるために、変換ドメインにおける残差ブロックを量子化することにより、処理される、即ち符号化される一方、デコーダでは、表現用の現在のブロックを再構成するために、エンコーダと比較して逆の処理が、符号化された又は圧縮されたブロックに適用される。更に、エンコーダはデコーダ処理ループを複製し、その結果、両者が同一の予測（例えば、イントラ及びインター予測）、及び／又は後続のブロックを処理、即ちコーディングするための再構成を生成する。

【0148】

ビデオ・ピクチャ処理（動画処理とも言及される）及び静止画処理（この処理という用語はコーディングを含む）は、多くの概念及び技術又はツールを共有するものので、以下、「ピクチャ」という用語は、ビデオ・シーケンスのビデオ・ピクチャ（上述したようなもの）及び／又は静止画を指すために使用され、不要な反復と、必要でなければビデオ・ピクチャ及び静止画の区別とを回避する。説明が静止ピクチャ（又は静止画像）のみを指す場合には、「静止画」という用語が使用されるものとする。

【0149】

エンコーダ１００の以下の実施形態では、図４～１４に基づいて本発明の実施形態をより詳細に説明する前に、図１～図３に基づいてデコーダ２００及びコーディング・システム３００が説明される。

【0150】

図３は、コーディング・システム３００、例えばピクチャ・コーディング・システム３００の実施形態を示す概念的又は概略的なブロック図であり、コーディング・システム３００は、符号化されたデータ３３０、例えば符号化されたピクチャ３３０を、例えば符号化されたデータ３３０を復号するための宛先デバイス３２０へ提供するように構成されたソース・デバイス３１０を含む。

【0151】

ソース・デバイス３１０は、エンコーダ１００又は符号化ユニット１００を含み、更にオプションとして、ピクチャ・ソース３１２、前処理ユニット３１４、例えばピクチャ前処理ユニット３１４、及び通信インターフェース又は通信ユニット３１８を含んでもよい。

【0152】

ピクチャ・ソース３１２は、例えば現実世界のピクチャを捕捉するための任意の種類のピクチャ捕捉デバイス、及び／又は、例えばコンピュータ・アニメーション・ピクチャを生成するためのコンピュータ・グラフィックス・プロセッサのような任意の種類のピクチャ生成デバイス、又は、現実世界のピクチャ、コンピュータ・アニメーション・ピクチャ（例えば、スクリーン・コンテンツ、バーチャル・リアリティ（ＶＲ）ピクチャ）及び／又はそれらの任意の組み合わせ（例えば、拡張リアリティ（ＡＲ）ピクチャ）を取得及び／又は提供する任意の種類のデバイス、を含んでもよいし又はそれらであってもよい。以下では、これらすべての種類のピクチャ及び他の任意の種類のピクチャは、特に断らない限り、「ピクチャ」又は「画像」として言及されるが、「ビデオ・ピクチャ」及び「静止ピクチャ」をカバーする「ピクチャ」という用語に関する前述の説明は、明示的に別意に特定されない限り、依然として正しい。

【0153】

（デジタル）ピクチャは、強度値を有するサンプルの２次元アレイ又はマトリクスであるか、又はそれらとして考えることが可能である。アレイ中のサンプルは、ピクセル（ピクチャの要素の短い形式）又はペルと言及されてもよい。アレイ又はピクチャの水平及び垂直方向（又は軸）におけるサンプル数は、ピクチャのサイズ及び／又は解像度を規定する。色の表現については、典型的には、３つの色成分が使用され、即ち、ピクチャは、３つのサンプル・アレイで表現されるか、又はそれを含む可能性がある。ＲＧＢフォーマット又は色空間では、ピクチャは対応する赤、緑、及び青のサンプル・アレイを含む。しかしながら、ビデオ・コーディングにおいては、各ピクセルは、典型的には、輝度／色度フォーマット又は色空間、例えば、Ｙで示される輝度成分（しばしば、Ｌが代わりに使用される）と、Ｃｂ及びＣｒで示される２つの色度成分とを含むＹＣｂＣｒで表現される。輝度（又は略称ルマ）成分Ｙは、輝度又はグレー・レベル強度（例えば、グレー・スケール・ピクチャなど）を表す一方、２つの色度（又は略称クロマ）成分Ｃｂ及びＣｒは、色度又は色情報成分を表す。従って、ＹＣｂＣｒフォーマットのピクチャは、輝度サンプル値（Ｙ）の輝度サンプル・アレイと、色度値（Ｃｂ及びＣｒ）の２つの色度サンプル・アレイとを含む。ＲＧＢフォーマットのピクチャはＹＣｂＣｒフォーマットにコンバート又は変換されることが可能であり、その逆も可能であり、そのプロセスは色変換又はコンバージョンとしても知られている。ピクチャがモノクロである場合、ピクチャは輝度サンプル・アレイのみを含むことが可能である。

【0154】

ピクチャ・ソース３１２は、例えばピクチャを捕捉するためのカメラ、例えばピクチャ・メモリのようなメモリであって、以前に捕捉もしくは生成されたピクチャを含む又は記憶するメモリ、及び／又はピクチャを取得もしくは受信するための任意の種類のインターフェース（内部又は外部）であってもよい。カメラは、例えば、ソース・デバイスに一体化されたローカルな又は一体化カメラであってもよく、メモリは、ローカルな又は集積メモリ、例えばソース・デバイスに一体化されたものであってもよい。インターフェースは、例えば外部ビデオ・ソースからピクチャを受信するための外部インターフェース、例えばカメラ、外部メモリ、又は外部ピクチャ生成装置、例えば外部コンピュータ・グラフィックス・プロセッサ、コンピュータ又はサーバーのような外部ピクチャ捕捉デバイスであってもよい。インターフェースは、任意のプロプライエタリ又は標準化されたインターフェース・プロトコルに従う、任意の種類のインターフェース、例えば有線又は無線インターフェース、光インターフェースであってもよい。ピクチャ・データ３１２を得るためのインターフェースは、通信インターフェース３１８と同じインターフェース又はその一部であってもよい。

【0155】

前処理ユニット３１４と前処理ユニット３１４により実行される処理とを区別して、ピクチャ又はピクチャ・データ３１３は、ｒａｗピクチャ又はｒａｗピクチャ・データ３１３と言及されてもよい。

【0156】

前処理ユニット３１４は、（ｒａｗ）ピクチャ・データ３１３を受信し、ピクチャ・データ３１３に対して前処理を実行し、前処理されたピクチャ３１５又は前処理されたピクチャ・データ３１５を取得するように構成される。前処理ユニット３１４によって実行される前処理は、例えば、トリミング、色フォーマット変換（例えば、ＲＧＢからＹＣｂＣｒへ）、色補正、又はノイズ除去を含んでもよい。

【0157】

エンコーダ１００は、前処理されたピクチャ・データ３１５を受信し、符号化されたピクチャ・データ１７１を提供するように構成される（例えば、図１に基づいて、更なる詳細が説明される）。

【0158】

ソース・デバイス３１０の通信インターフェース３１８は、符号化されたピクチャ・データ１７１を受信し、記憶又は直接な再構成のために、それを別のデバイス、例えば宛先デバイス３２０又は任意の他のデバイスへ送信し、又は符号化されたピクチャ・データ１７１それぞれを処理した後に、符号化されたデータ３３０を記憶し、及び／又は符号化されたデータ３３０を別のデバイス、例えば宛先デバイス３２０又は他の任意のデバイスへ、復号化又は記憶のために送信するように構成されることが可能である。

【0159】

宛先デバイス３２０は、デコーダ２００又は復号化ユニット２００を含み、更に即ちオプションとして、通信インターフェース又は通信ユニット３２２、ポスト・プロセッサ３２６、及び表示デバイス３２８を含んでもよい。

【0160】

宛先デバイス３２０の通信インターフェース３２２は、符号化されたピクチャ・データ１７１又は符号化されたデータ３３０を、例えばソース・デバイス３１０から直接的に、又は他の任意のソース、例えばメモリ、例えば符号化されたピクチャ・データのメモリから受信するように構成される。

【0161】

通信インターフェース３１８及び通信インターフェース３２２は、ソース・デバイス３１０と宛先デバイス３２０との間の直接的な通信リンク、例えば直接的な有線もしくは無線接続を介して、又は任意の種類のネットワーク、例えば有線もしくは無線ネットワークもしくはそれらの任意の組み合わせ、又は任意の種類の私的及び公的ネットワークもしくはそれらの任意の種類の組み合わせを介して、符号化されたピクチャ・データ１７１又は符号化されたデータ３３０をそれぞれ送信、受信するように構成されてもよい。

【0162】

通信インターフェース３１８は、例えば符号化されたピクチャ・データ１７１を、通信リンク又は通信ネットワークを介して伝送するために、適切なフォーマット、例えばパケットにパッケージするように構成されることが可能であり、更に、データ損失プロテクション及びデータ損失リカバリを含むことが可能である。

【0163】

通信インターフェース３１８の対応物を形成する通信インターフェース３２２は、例えば符号化されたピクチャ・データ１７１を得るために、符号化されたデータ３３０を非パッケージ化するように構成されることが可能であり、更に、例えば、誤り隠蔽を含むデータ損失プロテクション及びデータ損失リカバリを実行するように構成されることが可能である。

【0164】

通信インターフェース３１８及び通信インターフェース３２２の両方は、ソース・デバイス３１０から宛先デバイス３２０を指している図３の符号化されたピクチャ・データ３３０の矢印によって示されるように、一方向通信インターフェースとして、又は双方向通信インターフェースとして構成されることが可能であり、また、例えばメッセージを送信及び受信するために、例えば接続を設定するために、ピクチャ・データを含む欠落又は遅延データを確認及び／又は再送し、及び、通信リンク及び／又はデータ伝送、例えば符号化されたピクチャ・データ伝送に関連する他の任意の情報を交換するように構成されることが可能である。

【0165】

デコーダ２００は、符号化されたピクチャ・データ１７１を受信し、復号化されたピクチャ・データ２３１又は復号化されたピクチャ２３１を提供するように構成される（例えば、図２に基づいて、更なる詳細が説明される）。

【0166】

宛先デバイス３２０の後処理プロセッサ３２６は、復号化されたピクチャ・データ２３１、例えば復号化されたピクチャ２３１を後処理して、後処理されたピクチャ・データ３２７、例えば後処理されたピクチャ３２７を取得するように構成される。後処理ユニット３２６によって実行される後処理は、例えば、色フォーマット変換（例えば、ＹＣｂＣｒからＲＧＢへ）、色補正、トリミング、再サンプリング、又は他の処理を、例えばディスプレイ・デバイス３２８による表示のために復号化されたピクチャ・データ２３１を準備するために、含んでもよい。

【0167】

宛先デバイス３２０のディスプレイ・デバイス３２８は、ピクチャを表示するために、例えばユーザー又はビューアに対して、後処理されたピクチャ・データ３２７を受信するように構成される。ディスプレイ・デバイス３２８は、再構成されたピクチャを表現するための任意の種類のディスプレイ、例えば、一体化された又は外部のディスプレイ又はモニタであってもよいし、或いはそれらを含んでもよい。ディスプレイは、例えば、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマ・ディスプレイ、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、又は任意の他の種類のディスプレイ・・・ビーマー、ホログラム（３Ｄ）・・・を含んでもよい。

【0168】

図３は、ソース・デバイス３１０及び宛先デバイス３２０を別個のデバイスとして描いているが、デバイスの実施形態は、両方又は両方の機能、ソース・デバイス３１０又は対応する機能、及び宛先デバイス３２０又は対応する機能を含んでもよい。そのような実施形態では、ソース・デバイス３１０又は対応する機能及び宛先デバイス３２０又は対応する機能は、同じハードウェア及び／又はソフトウェアを使用して、又は別個のハードウェア及び／又はソフトウェアを使用して、又はそれらの任意の組み合わせによって実装されてもよい。

【0169】

説明に基づいて当業者に明らかなように、図３に示されるように、ソース・デバイス３１０及び／又は宛先デバイス３２０内の様々なユニット又は機能の存在及び（厳密な）分割は、実際のデバイス及びアプリケーションに依存して変化し得る。

【0170】

従って、図３に示すソース・デバイス３１０及び宛先デバイス３２０は、本発明の例示的な実施形態であるに過ぎず、本発明の実施形態は、図３に示されるものに限定されない。

【0171】

ソース・デバイス３１０及び宛先デバイス３２０は、任意の種類の携帯用又は据え付け用のデバイス、例えばノートブック又はラップトップ・コンピュータ、携帯電話、スマートフォン、タブレット又はタブレット・コンピュータ、カメラ、デスクトップ・コンピュータ、セット・トップ・ボックス、テレビ、ディスプレイ・デバイス、デジタル・メディア・プレーヤ、ビデオ・ゲーム・コンソール、ビデオ・ストリーミング・デバイス、ブロードキャスト受信デバイス等を（大規模な専門的な符号化／復号化のためのサーバー及びワーク・ステーション、例えばネットワーク・エンティティをも）含む任意の広範囲に及ぶデバイスを含む可能性があり、任意の種類のオペレーティング・システムを使用する可能性があり、あるいは全く使用しない可能性もある。

【0172】

図１は、例えばピクチャ・エンコーダ１００のようなエンコーダ１００の実施形態の概略的／概念的なブロック図であり、入力１０２、残差計算ユニット１０４、変換ユニット１０６、量子化ユニット１０８、逆量子化ユニット１１０、逆変換ユニット１１２、再構成ユニット１１４、バッファ１１８、ループ・フィルタ１２０、復号化ピクチャ・バッファ（ＤＰＢ）１３０、予測ユニット１６０［インター推定ユニット１４２、インター予測ユニット１４４、イントラ推定ユニット１５２、イントラ予測ユニット１５４、モード選択ユニット］、エントロピー符号化ユニット１７０、及び出力１７２を含む。図１に示すようなビデオ・エンコーダ１００は、ハイブリッド・ビデオ・エンコーダ又はハイブリッド・ビデオ・コーデックによるビデオ・エンコーダとも呼ばれてもよい。

【0173】

例えば、残差計算ユニット１０４、変換ユニット１０６、量子化ユニット１０８、エントロピー符号化ユニット１７０は、エンコーダ１００の順方向信号経路を形成するが、例えば、逆量子化ユニット１１０、逆変換ユニット１１２、再構成ユニット１１４、バッファ１１８、ループ・フィルタ１２０、復号化ピクチャ・バッファ（ＤＰＢ）１３０、インター予測ユニット１４４、イントラ予測ユニット１５４は、エンコーダの逆方向信号経路を形成し、エンコーダの逆方向信号経路はデコーダの信号経路に対応する（図２のデコーダ２００参照）。

【0174】

エンコーダは、例えば入力１０２、ピクチャ１０１、又はピクチャ１０１のピクチャ・ブロック１０３、例えばビデオ又はビデオ・シーケンスを形成する一連のピクチャのうちのピクチャを受信するように構成される。ピクチャ・ブロック１０３は、現在のピクチャ・ブロック又はコーディングされるべきピクチャ・ブロックとも呼ばれ、ピクチャ１０１は、現在のピクチャ又はコーディングされるべきピクチャと呼ばれる（特に、ビデオ・コーディングでは、現在のピクチャを、他のピクチャ、例えば同じビデオ・シーケンス、即ち現在のピクチャも含むビデオ・シーケンスの、以前に符号化された及び／又は復号化されたピクチャと区別する）。

【0175】

エンコーダ１００の実施形態は、例えばピクチャ１０３を複数のブロックに、例えばブロック１０３のようなブロックを典型的には複数の重複しないブロックに分割するように構成された、ピクチャ分割ユニットとも言及されうる分割ユニット（図１には示されていない）を含んでもよい。分割ユニットは、ビデオ・シーケンス及びブロック・サイズを規定する対応するグリッドのすべてのピクチャに対して同じブロック・サイズを使用するように、又はピクチャ間、サブセット間、又はピクチャのグループ間でブロック・サイズを変更し、各ピクチャを対応するブロックに分割するように構成されてもよい。

【0176】

ピクチャ１０１と同様に、ブロック１０３は再び、ピクチャ１０１よりも小さな寸法ではあるが、強度値（サンプル値）を有するサンプルの２次元アレイ又はマトリクスであるか、又はそれらとして考えることが可能である。換言すれば、ブロック１０３は、例えば、１つのサンプル・アレイ（例えば、モノクロ・ピクチャ１０１の場合のルマ・アレイ）又は３つのサンプル・アレイ（例えば、カラー・ピクチャ１０１の場合のルマ及び２つのクロマ・アレイ）、又は適用されるカラー・フォーマットに依存する他の任意の数及び／又は種類のアレイを含んでもよい。ブロック１０３の水平及び垂直方向（又は軸）のサンプル数は、ブロック１０３のサイズを規定する。

【0177】

図１に示されるように、エンコーダ１００は、ブロック毎にピクチャ１０１を符号化するように構成され、例えば、符号化及び予測はブロック１０３ごとに実行される。

【0178】

残差計算ユニット１０４は、例えばピクチャ・ブロック１０３のサンプル値から予測ブロック１６５のサンプル値を差し引くことにより、ピクチャ・ブロック１０３及び予測ブロック１６５（予測ブロック１６５についての更なる詳細は後述する）に基づいて残差ブロック１０５を、サンプル毎に（ピクセル毎に）算出し、サンプル・ドメインにおける残差ブロック１０５を取得するように構成される。

【0179】

変換ユニット１０６は、変換、例えば空間周波数変換又は線形空間変換、例えば離散コサイン変換（ＤＣＴ）又は離散正弦変換（ＤＳＴ）を、残差ブロック１０５のサンプル値に適用して、変換ドメインにおける変換係数１０７を取得するように構成される。また、変換された係数１０７は、変換された残差係数と呼ばれ、変換ドメインにおける残差ブロック１０５を表すことが可能である。

【0180】

変換ユニット１０６は、ＨＥＶＣ／Ｈ．２６５用に指定されたコア変換などのＤＣＴ／ＤＳＴの整数近似を適用するように構成されてもよい。直交ＤＣＴ変換と比較して、このような整数近似は、典型的には、あるファクタによってスケーリングされる。順及び逆変換によって処理される残差ブロックのノルムを保つために、付加的なスケーリング・ファクタが変換プロセスの一部として適用される。スケーリング・ファクタは、典型的には、シフト演算のために２のべき乗であるスケーリング・ファクタ、変換係数のビット深度、精度と実装コストとの間のトレードオフ等のような特定の制約に基づいて選択される。特定のスケーリング・ファクタは、逆変換のために、例えばデコーダ２００における逆変換ユニット２１２（及び、例えばエンコーダ１００における逆変換ユニット１１２による対応する逆変換）によって指定され、例えばエンコーダ１００における変換ユニット１０６による順変換のために、対応するスケーリング・ファクタが相応して指定されてもよい。

【0181】

量子化ユニット１０８は、例えばスカラー量子化又はベクトル量子化を適用することによって、量子化係数１０９を得るために、変換された係数１０７を量子化するように構成される。量子化された係数１０９は、量子化された残差係数１０９とも呼ばれる。例えば、スカラー量子化の場合、より細かい又はより粗い量子化を達成するために、異なるスケーリングが適用される可能性がある。より小さな量子化ステップ・サイズは、より微細な量子化に対応し、より大きな量子化ステップ・サイズは、より粗い量子化に対応する。適用可能な量子化ステップ・サイズは、量子化パラメータ（ＱＰ）によって示されてもよい。量子化パラメータは、例えば、適用可能な量子化ステップ・サイズの所定のセットに対するインデックスであってもよい。例えば、小さな量子化パラメータは、微細な量子化（小さな量子化ステップ・サイズ）に対応する可能性があり、大きな量子化パラメータは、粗い量子化（大きな量子化ステップ・サイズ）に対応する可能性があり、又はその逆もありうる。量子化は、量子化ステップ・サイズによる除算を含む可能性があり、例えば逆量子化ユニット１１０による対応する逆の非量子化は、量子化ステップ・サイズによる乗算を含む可能性がある。

【0182】

ＨＥＶＣによる実施形態は、量子化ステップ・サイズを決定するために量子化パラメータを使用するように構成されてもよい。一般に、量子化ステップ・サイズは、除算を含む数式の固定小数点近似を使用して量子化パラメータに基づいて計算されてもよい。量子化ステップ・サイズ及び量子化パラメータの数式の固定小数点近似で使用されるスケーリングに起因して修正される可能性がある残差ブロックのノルムを復元するために、量子化及び非量子化のために追加のスケーリング・ファクタが導入されてもよい。一実装例では、逆変換及び非量子化のスケーリングが組み合わせられてもよい。代替的に、カスタマイズされた量子化テーブルが使用され、エンコーダからデコーダへ、例えばビット・ストリームでシグナリングされてもよい。量子化は、ロスレスでないオペレーションであり、量子化ステップ・サイズの増加に伴って損失が増加する。

【0183】

エンコーダ１００の（又は量子化ユニット１０８のそれぞれの）実施形態は、例えば対応する量子化パラメータによって、量子化方式及び量子化ステップ・サイズを出力するように構成されてもよく、その結果、デコーダ２００は、対応する逆量子化を受信及び適用してもよい。エンコーダ１００（又は量子化ユニット１０８）の実施形態は、例えば、直接的に、又はエントロピー符号化ユニット１７０又は任意の他のエントロピーコーディング・ユニットを介して、エントロピー符号化されて、量子化方式及び量子化ステップ・サイズを出力するように構成されてもよい。

【0184】

逆量子化ユニット１１０は、量子化係数に量子化ユニット１０８の逆量子化を適用して、例えば量子化ユニット１０８と同じ量子化ステップ・サイズに基づいて又はそれと同じものを使用して、量子化ユニット１０８によって適用される量子化方式の逆を適用することによって、非量子化係数１１１を得るように構成される。また、非量子化係数１１１は、非量子化残差係数１１１と呼ばれ、典型的には、量子化による損失に起因して変換係数と同一ではないが、変換係数１０８に対応する。

【0185】

逆変換ユニット１１２は、変換ユニット１０６によって適用される変換の逆変換、例えば、逆離散コサイン変換（ＤＣＴ）又は逆離散サイン変換（ＤＳＴ）を適用して、サンプル・ドメインにおける逆変換ブロック１１３を得るように構成される。逆変換ブロック１１３は、逆変換された非量子化ブロック１１３又は逆変換された残差ブロック１１３とも呼ばれる。

【0186】

再構成ユニット１１４は、逆変換ブロック１１３と予測ブロック１６５とを結合して、例えば、復号化された残差ブロック１１３のサンプル値と予測ブロック１６５のサンプル値とをサンプルごとに加算することによって、サンプル・ドメインにおける再構成されたブロック１１５を得るように構成される。

【0187】

バッファ・ユニット１１６（又は略称「バッファ」１１６）、例えばライン・バッファ１１６は、例えばイントラ推定及び／又はイントラ予測のために、再構成ブロック及びそれぞれのサンプル値をバッファリング又は格納するように構成される。更なる実施形態では、エンコーダは、任意の種類の推定及び／又は予測のために、未だフィルタリングされていない再構成ブロック及び／又はバッファ・ユニット１１６に格納されたそれぞれのサンプル値を使用するように構成されてもよい。

【0188】

エンコーダ１００の実施形態は、例えばバッファ・ユニット１１６がイントラ推定１５２及び／又はイントラ予測１５４のために再構成ブロック１１５を記憶するために使用されるだけでなく、ループ・フィルタ・ユニット１２０（図１には示されていない）に対しても使用されるように、及び／又は、例えばバッファ・ユニット１１６及び復号化ピクチャ・バッファ１３０が１つのバッファを形成するように、構成されてもよい。更なる実施形態は、フィルタリングされたブロック１２１及び／又は復号化ピクチャ・バッファ１３０（両方とも図１には示されていない）からのブロック又はサンプルを、イントラ推定１５２及び／又はイントラ予測１５４のための入力又は基礎として使用するように構成されてもよい。

【0189】

ループ・フィルタ・ユニット１２０（又は略称「ループ・フィルタ」１２０）は、再構成ブロック１１５をフィルタリングして、フィルタリングされたブロック１２１を、例えばデブロッキング・サンプル適応オフセット（ＳＡＯ）フィルタ又はその他のフィルタ、例えば鮮鋭化又は平滑化フィルタ又は協調フィルタを適用することによって、取得するように構成される。フィルタリングされたブロック１２１は、フィルタリングされた再構成ブロック１２１とも呼ばれる。以下、ループ・フィルタ１２０は、デブロッキング・フィルタとも呼ばれる。ループ・フィルタ・ユニット１２０の更なる詳細は、例えば、図６又は７又は図１０ないし図１２に基づいて、以下において説明される。

【0190】

ループ・フィルタ・ユニット１２０の実施形態は、フィルタ分析ユニット及び実際のフィルタ・ユニットを含んでもよく（図１には示されていない）、フィルタ分析ユニットは、実際のフィルタに対するループ・フィルタ・パラメータを決定するように構成される。フィルタ分析ユニットは、固定された予め決定されたフィルタ・パラメータを実際のループ・フィルタに適用し、所定のフィルタ・パラメータのセットからフィルタ・パラメータを適応的に選択し、又は実際のループ・フィルタに対するフィルタ・パラメータを適応的に計算するように構成されてもよい。

【0191】

ループ・フィルタ・ユニット１２０の実施形態は、１つ又は複数のフィルタ（ループ・フィルタ・コンポーネント／サブフィルタ）、例えば、直列に、又は並列に、又はそれらの任意の組み合わせで接続された１つ以上の異なる種類又はタイプのフィルタを含んでもよく（図１には示されていない）、各フィルタは、個別に、又は複数のフィルタのうちの他のフィルタと一緒に、例えば前述のパラグラフで説明したように、それぞれのループ・フィルタ・パラメータを決定するためのフィルタ分析ユニットを含んでもよい。

【0192】

エンコーダ１００（ループ・フィルタ・ユニット１２０それぞれ）の実施形態は、例えば、直接的に、又はエントロピー符号化ユニット１７０又は任意の他のエントロピーコーディング・ユニットを介して、エントロピー符号化されたループ・フィルタ・パラメータを出力するように構成されることが可能であり、その結果、例えばデコーダ２００は復号化のために同じループ・フィルタ・パラメータを受信して適用することができる。

【0193】

復号化ピクチャ・バッファ（ＤＰＢ）１３０は、フィルタリングされたブロック１２１を受信して格納するように構成される。復号化ピクチャ・バッファ１３０は、更に、同じ現在のピクチャ又は異なるピクチャ、例えば以前に再構成されたピクチャの、以前にフィルタリングされた他のブロック、例えば以前に再構成されフィルタリングされたブロック１２１を格納するように構成されてもよく、例えばインター推定及び／又はインター予測のために、以前に完全に再構成された、即ち復号化されたピクチャ（及び、対応するリファレンス・ブロック及びサンプル）及び／又は部分的に再構成された現在のピクチャ（及び対応するリファレンス・ブロック及びサンプル）を提供してもよい。

【0194】

本発明の更なる実施形態は、例えばイントラ及びインター推定及び予測のような任意の種類の推定又は予測のために、復号化ピクチャ・バッファ１３０の以前にフィルタリングされたブロック及び対応するフィルタされたサンプル値を使用するように構成されてもよい。

【0195】

ブロック予測ユニット１６０とも呼ばれる予測ユニット１６０は、ピクチャ・ブロック１０３（現在のピクチャ１０１の現在のピクチャ・ブロック１０３）、例えばバッファ１１６からの同じ（現在の）ピクチャのリファレンス・サンプルのような復号化された又は少なくとも再構成されたピクチャ・データ、及び／又は、復号化ピクチャ・バッファ１３０からの１つ又は複数の以前に復号化されたピクチャからの復号化されたピクチャ・データ２３１を受信又は取得し、予測のためにそのようなデータを処理するように、即ち、インター予測ブロック１４５又はイントラ予測ブロック１５５である可能性がある予測ブロック１６５を提供するように構成される。

【0196】

モード選択ユニット１６２は、予測モード（例えば、イントラ又はインター予測モード）、及び／又は予測ブロック１６５として使用されるべき対応する予測ブロック１４５又は１５５を、残差ブロック１０５の計算のために及び再構成ブロック１１５の再構成のために選択するように構成されることが可能である。

【0197】

モード選択部１６２の実施形態は、予測モードを（例えば、予測ユニット１６０によってサポートされるものの中から）選択するように構成されてもよく、その予測モードは、最良の一致、あるいは換言すれば、最小の残差（最小の残差は、伝送又は記憶に対するより良い圧縮を意味する）、又は最小のシグナリング・オーバーヘッド（最小のシグナリング・オーバーヘッドは、伝送又は記憶に対するより良い圧縮を意味する）、又は、両方を考慮する又はバランスさせる。モード選択ユニット１６２は、レート歪み最適化（ＲＤＯ）に基づいて予測モードを決定するように、即ち、最小レート歪み最適化を提供する予測モード、又は少なくとも、関連するレート歪みが予測モード選択基準を満たす予測モードを選択するように構成されることが可能である。

【0198】

以下、例示のエンコーダ１００によって実行される予測処理（例えば、予測ユニット１６０及びモード選択（モード選択ユニット１６２による））が、より詳細に説明される。

【0199】

上述したように、エンコーダ１００は、（予め決定された）予測モードのセットから最良の又は最適な予測モードを決定又は選択するように構成される。予測モードのセットは、例えばイントラ予測モード及び／又はインター予測モードを含んでもよい

【0200】

一組のイントラ予測モードは、例えばＨ．２６４で規定されているような、３２個の異なるイントラ予測モード、例えばＤＣ（又は平均）モード及び平面モードのような非方向性モード、又は方向性モードを含んでもよいし、又は、例えばＨ．２６５で規定されているような、６５個の異なるイントラ予測モード、例えばＤＣ（又は平均）モード及び平面モードのような非方向性モード、又は方向性モードを含んでもよい。

【0201】

一組の（又は可能な）インター予測モードは、利用可能なリファレンス・ピクチャ（即ち、ＤＢＰ２３０に格納された少なくとも部分的に復号化された以前のピクチャ）及び他のインター予測パラメータ、例えばリファレンス・ピクチャの全体、又はリファレンス・ピクチャの一部のみ、例えば現在のブロックのエリア周辺のサーチ・ウィンドウ・エリアが、最良のマッチング・リファレンス・ブロックをサーチするために使用されるかどうか、及び／又は、例えばピクセル補間が適用されるかどうか、例えばハーフ／セミ・ペル、及び／又はクォーター・ペル補間が適用されるかどうか、に依存する。

【0202】

上記の予測モードに加えて、スキップ・モード及び／又は直接モードが適用されてもよい。

【0203】

更に、予測ユニット１６０は、ブロック１０３を、より小さなブロック・パーティション又はサブ・ブロックに、例えば四分木分割（ＱＴ）、二分木分割（ＢＴ）、三分木分割（ＴＴ）、又はこれらの任意の組み合わせを反復的に利用して分割し、例えばブロック・パーティション又はサブ・ブロックの各々について予測を実行するように構成されてもよく、モード選択は、分割されたブロック１０３のツリー構造の選択と、ブロック・パーティション又はサブ・ブロックの各々に適用される予測モードとを含む。

【0204】

インター・ピクチャ推定ユニット１４２とも呼ばれるインター推定ユニット１４２は、ピクチャ・ブロック１０３（現在のピクチャ１０１の現在のピクチャ・ブロック１０３）、及び復号化されたピクチャ２３１、又は少なくとも１つ又は複数の以前に再構成されたブロック、例えば１つ又は複数の他の／異なる以前に復号化されたピクチャ２３１の再構成されたブロックを、インター予測（又は「インター・ピクチャ推定」）のために受信又は取得するように構成される。例えば、ビデオ・シーケンスは、現在のピクチャと以前に復号化されたピクチャ２３１とを含んでもよく、換言すれば、現在のピクチャと以前に復号化されたピクチャ２３１とは、ビデオ・シーケンスを形成するピクチャの一部分であってもよいし、又はピクチャのシーケンスを形成してもよい。

【0205】

エンコーダ１００は、例えば、複数の他のピクチャの同じ又は異なるピクチャの複数のリファレンス・ブロックからリファレンス・ブロックを選択し、リファレンス・ピクチャ（又は参照ピクチャ・インデックス、．．．）、及び／又はリファレンス・ブロックの位置（ｘ、ｙ座標）と現在のブロックの位置との間のオフセット（空間オフセット）を、インター推定パラメータ１４３として、インター予測ユニット１４４へ提供するように構成されてもよい。このオフセットは、動きベクトル（ＭＶ）とも呼ばれる。インター推定は、動き推定（ＭＥ）及びインター予測、動き予測（ＭＰ）とも呼ばれる。

【0206】

インター予測ユニット１４４は、例えば受信インター予測パラメータ１４３を取得し、例えば受信し、インター予測パラメータ１４３に基づいて又はそれを使用してインター予測を実行し、インター予測ブロック１４５を取得するように構成される。

【0207】

図１は、インター・コーディングのための２つの別個のユニット（又はステップ）、即ちインター推定１４２及びインター予測１５２を示しているが、両方の機能は、一方（インター予測）がインター予測ブロック、即ちその又は「どちらかと言えば」インター予測１５２を計算することを、例えば、すべての可能な又は予め定められた可能なインター予測モードのサブセットを反復的にテストする一方、現在の最良のインター予測モード及びそれぞれのインター予測ブロックを記憶し、現在の最良の予測モード及びそれぞれのインター予測ブロックを、もう１回インター予測１４４を実行することなく、（最終的な）インター予測パラメータ１４３及びインター予測ブロック１４５として使用することによって要求し／含みながら、実行されてもよい。

【0208】

イントラ推定ユニット１５２は、イントラ推定のために、同じピクチャのピクチャ・ブロック１０３（現在のピクチャ・ブロック）と、１つ又は複数の以前に再構成されたブロック、例えば再構成された隣接ブロックとを、取得する、例えば受信するように構成される。エンコーダ１００は、例えば、複数の（所定の）イントラ予測モードからイントラ予測モードを選択し、それをイントラ予測パラメータ１５３としてイントラ予測ユニット１５４に提供するように構成されてもよい。

【0209】

エンコーダ１００の実施形態は、最適化基準、例えば、最小残差（例えば、現在のピクチャ・ブロック１０３に最も類似する予測ブロック１５５を提供するイントラ予測モード）又は最小レート歪みに基づいて、イントラ予測モードを選択するように構成されてもよい。

【0210】

イントラ予測ユニット１５４は、イントラ予測パラメータ１５３、例えば選択されたイントラ予測モード１５３に基づいて、イントラ予測ブロック１５５を決定するように構成される。

【0211】

図１は、イントラ・コーディングのための２つの別個のユニット（又はステップ）、即ちイントラ推定１５２及びイントラ予測１５４を示しているが、両方の機能は、一方（イントラ予測）がイントラ予測ブロック、即ちその又は「どちらかと言えば」イントラ予測１５４を計算することを、例えば、すべての可能な又は予め定められた可能なイントラ予測モードのサブセットを反復的にテストする一方、現在の最良のイントラ予測モード及びそれぞれのイントラ予測ブロックを記憶し、現在の最良の予測モード及びそれぞれのイントラ予測ブロックを、もう１回イントラ予測１５４を実行することなく、（最終的な）イントラ予測パラメータ１５３及びイントラ予測ブロック１５５として使用することによって要求し／含みながら、実行されてもよい。

【0212】

エントロピー符号化ユニット１７０は、エントロピー符号化アルゴリズム又は方式（例えば、可変長コーディング（ＶＬＣ）方式、コンテキスト適応ＶＬＣ方式（ＣＡＬＶＣ）、算術コーディング方式、コンテキスト適応バイナリ算術コーディング（ＣＡＢＡＣ））を、量子化された残差係数１０９、インター予測パラメータ１４３、イントラ予測パラメータ１５３、及び／又はループ・フィルタ・パラメータに、個別に又は一緒に適用して（又は全く行わず）、例えば符号化されたビット・ストリーム１７１の形態で出力１７２によって出力され得る符号化されたピクチャ・データ１７１を取得するように構成される。

【0213】

ビデオ・エンコーダ１００の他の構造的なバリエーションは、ビデオ・ストリームを符号化するために使用されることが可能である。例えば、非変換ベースのエンコーダ１００は、特定のブロック又はフレームについて、変換処理ユニットによらず、残差信号を直接的に量子化することが可能である。別の実施形態では、エンコーダ１００は、単独ユニットに結合された量子化ユニット及び逆量子化ユニットを有することが可能である。

【0214】

図２は、復号化されたピクチャ２３１を得るために、例えばエンコーダ１００により符号化された、符号化されたピクチャ・データ（例えば、符号化ビット・ストリーム）１７１を受信するように構成された例示的なビデオ・デコーダ２００を示す。

【0215】

デコーダ２００は、入力２０２、エントロピー復号化ユニット２０４、逆量子化ユニット２１０、逆変換ユニット２１２、再構成ユニット２１４、バッファ２１６、ループ・フィルタ２２０、復号化ピクチャ・バッファ２３０、予測ユニット２６０、インター予測ユニット２４４、イントラ予測ユニット２５４、モード選択ユニット２６０、及び出力２３２を含む。

【0216】

エントロピー復号化ユニット２０４は、符号化されたピクチャ・データ１７１に対するエントロピー復号化を実行し、例えば量子化係数２０９及び／又は復号化されたコーディング・パラメータ（図２には示されていない）、例えばインター予測パラメータ１４３、イントラ予測パラメータ１５３、及び／又はループ・フィルタ・パラメータの（復号化された）何れか又は全てを得るように構成される。

【0217】

デコーダ２００の実施形態では、逆量子化ユニット２１０、逆変換ユニット２１２、再構成ユニット２１４、バッファ２１６、ループ・フィルタ２２０、復号化ピクチャ・バッファ２３０、予測ユニット２６０、及びモード選択ユニット２６２は、エンコーダ１００（及びそれぞれの機能ユニット）の逆の処理を実行して、符号化されたピクチャ・データ１７１を復号化するように構成される。

【0218】

特に、逆量子化ユニット２１０は逆量子化ユニット１１０と機能的に同一であってもよく、逆変換ユニット２１２は逆変換ユニット１１２と機能的に同一であってもよく、再構成ユニット２１４は再構成ユニット１１４と機能的に同一であってもよく、バッファ２１６はバッファ１１６と機能的に同一であってもよく、ループ・フィルタ２２０はループ・フィルタ１２０と機能的に同一であってもよく（実際のループ・フィルタについては、典型的には、ループ・フィルタ２２０は、オリジナル画像１０１又はブロック１０３に基づいてフィルタ・パラメータを決定するためのフィルタ分析ユニットを含んでいないが、例えばエントロピー復号化ユニット２０４から、符号化に使用されるフィルタ・パラメータを（明示的に又は暗示的に）受信するか又は取得する）、復号化ピクチャ・バッファ２３０は復号化ピクチャ・バッファ１３０と機能的に同一であってもよい。

【0219】

予測ユニット２６０は、インター予測ユニット２４４と、イントラ予測ユニット２５４とを含み、インター予測ユニット２４４は、インター予測ユニット１４４と機能が同一であってもよく、インター予測ユニット２５４は、イントラ予測ユニット１５４と機能が同一であってもよい。予測ユニット２６０及びモード選択ユニット２６２は、典型的には、ブロック予測を実行し、及び／又は符号化されたデータ１７１のみから（オリジナル・ピクチャ１０１についての更なる情報なしに）予測ブロック２６５を取得し、予測パラメータ１４３又は１５３及び／又は選択された予測モードに関する情報を、例えばエントロピー復号化ユニット２０４から（明示的又は暗示的に）受信又は取得するように構成される。

【0220】

デコーダ２００は、復号化されたピクチャ２３１を、例えば出力２３２を介して、ユーザーに提示又は表示するために出力するように構成される。

【0221】

本発明の実施形態は、主にビデオ・コーディングに基づいて説明されてきたが、エンコーダ１００及びデコーダ２００（及び対応するシステム３００）の実施形態は、静止画処理又はコーディング、即ちビデオ・コーディングでのように、任意の先行する又は連続するピクチャから独立した個々のピクチャの処理又はコーディングのために構成されてもよいことに留意すべきである。一般に、ピクチャ処理コーディングが単一のピクチャ１０１に限定される場合には、インター推定１４２のみであり、インター予測１４４、２４２は利用可能でない。ビデオ・エンコーダ１００及びビデオ・デコーダ２００の全てではない他の機能（ツール又は技術とも呼ばれる）のほとんど、例えば分割、変換（スケーリング）１０６、量子化１０８、逆量子化１１０、逆変換１１２、イントラ推定１４２、イントラ予測１５４、２５４及び／又はループ・フィルタリング１２０、２２０、及びエントロピー・コーディング１７０及びエントロピー復号化２０４は、静止ピクチャについて等しく使用されることが可能である、

【0222】

本発明は、図１及び図２においてループ・フィルタとも呼ばれる、デブロッキング・フィルタの内部動作を取り扱う。ループ・フィルタ・ユニット１２０、２２０の更なる詳細は、例えば図６、７、又は図１０～図１２、又は図１５～図１６に基づいて、以下において説明される。

【0223】

Ｈ．２６４／ＡＶＣ及びＨＥＶＣのようなビデオ・コーディング方式は、ブロック・ベースのハイブリッド・ビデオ・コーディングの成功している原理に沿って設計される。この原理を用いて、ピクチャは、先ずブロックに分割され、次いで各ブロックは、イントラ・ピクチャ又はインター・ピクチャ予測を用いることによって予測される。これらのブロックは、隣接するブロックから相対的にコーディングされ、ある程度の類似性をもってオリジナル信号に近づく。コーディングされたブロックは、オリジナル信号を近似するにすぎないので、近似の間の相違は、予測及び変換ブロック境界における不連続性を引き起こす可能性がある。これらの不連続性はデブロッキング・フィルタによって減衰させられる。ＨＥＶＣは、Ｈ．２６４／ＡＶＣのマクロブロック構造を、最大サイズ６４ｘ６４ピクセルのコーディング・ツリー・ユニット（ＣＴＵ）の概念に置き換える。ＣＴＵは更に、四分木分割方式で、より小さなコーディング・ユニット（ＣＵ）に分割され、これは８×８ピクセルの最小サイズまで細分化されることが可能である。ＨＥＶＣは予測ブロック（ＰＢ）と変換ブロック（ＴＢ）の概念も導入している。

【0224】

ＨＥＶＣでは、ノーマル・フィルタとストロング・フィルタの２つのフィルタが、デブロッキング・フィルタにおいて規定されている。ノーマル・フィルタは、エッジの両側で高々２つのサンプルを修正する。ストロング・フィルタでは、エッジに沿ったサンプルと予め規定された閾値との間の３つの追加的な検査が評価される。これらの検査のすべてが真であれば、ストロング・フィルタが適用される。ストロング・フィルタは、エッジに沿ったサンプルに対して、より強い平滑化効果を有し、エッジの両側で高々３つのサンプルを修正することができる。

【0225】

ＩＴＵ‐Ｔ ＶＣＥＧ（Ｑ６／１６）とＩＳＯ／ＩＥＣ ＭＰＥＧ（ＪＴＣ １／ＳＣ ２９／ＷＧ １１）は、次世代ビデオ・コーデック：汎用ビデオ・コーディング（ＶＶＣ）を研究している。この新しいビデオ・コーデック規格は、現在のＨＥＶＣ規格（スクリーン・コンテンツ・コーディング及びハイ・ダイナミック・レンジ・コーディングのための現在の拡張と近未来の拡張とを含む）のものを大幅に超える圧縮能力を目指している。これらのグループは、共同ビデオ探索チーム（ＪＶＥＴ）として知られる共同作業において、この探索活動を共同作業し、この分野の専門家によって提案された圧縮技術設計を評価している。

【0226】

ＶＶＣテスト・モデル（ＶＴＭ）は、ＨＥＶＣの能力を超える潜在的な強化されたビデオ・コーディング技術としての、ＩＴＵ－Ｔ ＶＣＥＧ及びＩＳＯ／ＩＥＣ ＭＰＥＧの共同ビデオ探索チーム（ＪＶＥＴ）による協調テスト・モデル研究における特徴を述べている。

【0227】

ＶＴＭソフトウェアは、四分木プラス二分木プラス三分木（ＱＴＢＴＴＴ）と呼ばれる新しい分割ブロック構造方式を使用する。

【0228】

ＱＴＢＴＴＴ構造は、複数のパーティション・タイプの概念を除去する、即ちコーディング・ユニット（ＣＵ）、予測ユニット（ＰＵ）及び変換ユニット（ＴＵ）の区別を除去する。従って，ＣＵ＝ＰＵ＝ＴＵである。

【0229】

ＱＴＢＴＴＴは、より柔軟なＣＵ分割形状をサポートし、ＣＵは正方形又は長方形の何れかの形状を有することができる。ＣＵの最小の幅と高さは４サンプルであるとすることが可能であり、ＣＵのサイズは４×Ｎ又はＮ×４にすることも可能であり、Ｎは［４，８，１６，３２］のレンジ内の値をとることができる。更に、最大ＣＴＵサイズは１２８×１２８ピクセルに増やされており、これはＨＥＶＣにおけるＣＴＵサイズより４倍大きい。

【0230】

長方形ＣＵに対して、短辺に近い歪みは、ＨＥＶＣストロング・フィルタが適用された場合でも、ブロック・アーチファクトを生じることは明らかになり得る。ブロック・アーチファクトは、大きなＣＵのエッジに沿って観察される可能性があり、歪みは、より大きな予測及び変換処理に起因して顕著である。

【0231】

現在では、ＡｆｆｉｎｅやＡＴＭＶＰのような追加のＳｕｂ－ｐｕツール（即ち一般的にはサブ・ブロック・ツール）が、汎用ビデオ・コーディング（ＶＶＣ）規格に採用されている。実装方法において、サブｐｕツール、特にＡｆｆｉｎｅの場合、デブロッキングは、８×８グリッドとオーバーラップするサブｐｕエッジ／境界に対して実行されてもよい。別の実装方法において、サブｐｕツール、特にＡｆｆｉｎｅの場合、１６×１６グリッドとオーバーラップするサブｐｕ境界のみがデブロッキングされ、他のすべてのサブｐｕ境界はデブロッキングされず、即ち、デブロッキングは、図１５に示されるように、８×８グリッドとオーバーラップするサブｐｕ境界については実行されない。別の実装方法において、サブｐｕツール、特にＡｆｆｉｎｅの場合、最初及び最後の内部サブｐｕ境界はデブロッキングされない。他のすべての内部サブｐｕエッジは、図１６に示すようにデブロックされる。換言すれば、図１５及び１６に示されるようなソリューションは、少なくとも、内部サブｐｕエッジの一部に対するデブロッキングを許容する。これら全ての実装は、エッジを共有するブロックの１つがＡｆｆｉｎｅ又はＡＴＭＶＰのようなサブｐｕツールを使用する場合に、より長いタップ・フィルタ・アプリケーションの調和性をカバーするために主に存在する。

【0232】

現在のデブロッキング・フィルタ処理（四分木プラス二分木プラス三分木（ＱＴＢＴＴＴ）分割を使用する）が図４に示されている。

【0233】

「より長いタップ・フィルタ」のサブｐｕツールへの適用に関する問題は図４に示されている。Ｐ、Ｑとも呼ばれるコーディング・ブロック４０１、４０２は２つのＣＵであり、ＣＵのサイズは１６×４サンプルである。

【0234】

ＣＵエッジ（太い黒線でマークされている）がフィルタリングされる場合に、ＣＵエッジの何れかの側で最大７個のサンプルが修正される。従って、Ｑ_０，０からＱ_６，０までのサンプルが修正される。また、サンプルＱ_７，０ Ｑ_６，０ Ｑ_５，０は、サブｐｕ境界（細い黒線でマークされている）に対するデブロッキング決定で使用される。従って、フィルタリングは、オーバーラップを生じ、更に、並列的にデブロッキングされるべきでないエッジが生じる。

【0235】

従って、デブロッキング・フィルタリングをシリアル方式で実行することが必要である。これは、非常に長い処理時間を招く。特に、近い将来のプロセッサ技術では、ますます多くの並列処理構造を採用するので、このことは不必要に長い処理時間を招く。並列に動作するようにデブロッキング・フィルタリングを適合させることにより、かなりの処理時間を節約することができる。

【0236】

詳細には、デブロッキング・フィルタリングを並列化することは、図５、図１５又は図１６に示されるようなアプローチによって達成されることが可能である。

【0237】

７．１ 本発明の実施形態
ソリューション１：
１．１ 現在のブロックＱが、ＡｆｆｉｎｅやＡＴＭＶＰのようなＳｕｂ－ｐｕツールを使用する場合、本発明は、より長いタップ・フィルタの非対称バージョンを使用し、即ち、表１に示されるような非対称フィルタを使用して、ブロックＰとＱとの間のＣＵ境界をデブロッキングする。基本的に、コーディング・ユニットはインター予測を利用することが可能である。インター予測では、コーディング・ユニットが使用することが可能な幾つかの異なるツールが存在する。Ａｆｆｉｎｅ及びＡＴＭＶＰは２つのサブｐｕツールである。サブｐｕツールは、所与のコーディング・ユニットが、更に小さな予測ユニット（サブｐｕ）を使用し、動き補償が、サブｐｕの各々に対して別々に行われることを意味する。例えば、１６×４サイズのコーディング・ユニットを有している場合、アフィン・ツールは、（図４に示すように）８×４サイズの２個のサブｐｕ又は４×４サイズの４個のサブｐｕを使用する。例えば、１６×１６サイズのコーディング・ユニットを有している場合、アフィン・ツールは、図１７（ａ）及び（ｂ）に示すように、サイズ４×４の１６個のサブｐｕ又はサイズ８×８の４個のサブｐｕを使用する。これらのサブｐｕ又はサブ・ブロックの各々は、図１８に示すように、別々の動きベクトルを使用する。そのため、サブｐｕツールを使用するコーディング・ユニットＱの場合、最大３個のサンプルが修正され、コーディング・ユニットＰの場合、最大７個のサンプルが修正される。図４又は５を参照されたい。コーディング・ユニットＰの幅が８サンプルより大きい、例えば１６又は３２サンプルである場合、コーディング・ユニットＰについては、最大７個のサンプルが修正される。幾つかのシナリオにおいて、３、４、５又は６個のサンプルが、コーディング・ユニットＰ、Ｑに対して修正されてもよいことに留意されたい。

【0238】

【表1】

【0239】

入力ピクセルは、フィルタリングに使用されるピクセル値又はサンプル値に対応し、出力ピクセルは、修正されたサンプル値に対応する。入力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよいことに留意すべきである。また、出力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよい。表１に示されるように、一例において、第１出力値（コーディング・ブロックＱに関連する）は、ｑ_２、ｑ_１、ｑ_０に対応し、第２出力値（コーディング・ブロックＰに関連する）は、ｐ_０、ｐ_１、ｐ_２、．．．ｐ_５、ｐ_６に対応する。相応して、コーディング・ユニットＱはサブ・ブロック・ツールを使用する第２画像ブロックに対応し、コーディング・ユニットＰは第１画像ブロックに対応する。コーディング・ユニットＱは現在のブロックであり、コーディング・ユニットＰは現在のブロックの隣接ブロックである。
また、フィルタ条件（式１）は、ブロックＱからの最大４サンプルのみがフィルタ決定に使用されることを確認する。

【0240】

一例では、ブロッキング・セグメントの第１及び第４ラインの双方に関して：

【数31】

一般に、デブロッキング・フィルタ・プロセスは、境界／エッジの検出、フィルタリング決定（フィルタ・オン／オフ決定）、及び垂直及び水平エッジのフィルタリング・プロセスの３つのステップを含む可能性がある。

【0241】

フィルタの決定（式１の場合）には、４つのサンプルのみを使用することができる。従って、ブロックＱの式１では、ｑ_０からｑ_３までのサンプルのみが使用される。ブロックＰの式１では、式１に示されるような４つのサンプルが使用されうる。一例では、第２決定値はｑ_３、ｑ_２、ｑ_１、ｑ_０に対応し、第１決定値はｐ_０、ｐ_３、ｐ_４、ｐ_７、ｐ_０、ｐ_２、ｐ_３、ｐ_５に対応する。

【0242】

式１が満たされる場合、表１で言及されているより長いタップ・フィルタを使用することができる。式１が満たされない場合、ＨＥＶＣストロング・フィルタを使用することができる。また、ここではブロックＱから最大３個のサンプル、即ちｑ_０ないしｑ_２が修正される。基本的には、より長いタップ・フィルタを適用するために、式１が考慮される。式／条件１が真である場合にのみ、表１に示されているより長いタップ・フィルタが適用されてもよい。式１は、図７のステップ７０７において使用されてもよいことに留意されたい。

【0243】

式１は、基本的にはＣＵエッジの何れかの側の勾配をチェックする。ブロックＱからフィルタ決定を行うために、最大４個のサンプルのみが利用可能であるため、従ってサンプルｑ_０ないしｑ_３のみがブロックＱから使用され、βは、既知の、例えばＨＥＶＣ規格からの閾値パラメータを示す。フィルタ条件に関し、閾値パラメータβの値は量子化パラメータＱＰに依存する。上述したように、ＱＰは、ビットレートとビデオ・コンテンツ品質との間のトレードオフを制御するビデオ・コーディング規格における周知のパラメータである。実施形態では、ＱＰは０ないし５１の範囲にあるとすることが可能である。実施形態において、フィルタ装置１２０、２２０の処理回路は、ルック・アップ・テーブルを使用して、量子化パラメータＱＰに基づいて閾値パラメータβを決定するように構成される。実施形態において、ルック・アップ・テーブルは次のように規定されることが可能である。

【0244】

Ｌｏｏｋ－ｕｐ Ｔａｂｌｅ［５２］＝
｛０，０，０，０，０，０，０，０，０，０，０，０，０，０，０，０，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，２０，２２，２４，２６，２８，３０，３２，３４，３６，３８，４０，４２，４４，４６，４８，５０，５２，５４，５６，５８，６０，６２，６４｝

【0245】

閾値パラメータβ及びそのＱＰリファレンスへの依存性に関する更なる詳細については、参照により本願に援用される書籍“Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（ＨＥＶＣ）”，Ｓｚｅ ｅｔ ａｌの第７章を参照されたい。

【0246】

１．２ 隣接ブロックＰがＡｆｆｉｎｅやＡＴＭＶＰのようなサブｐｕツールを使用する場合、本発明は、より長いタップ・フィルタの非対称バージョンを使用し、即ち、ブロックＰ及びＱの間のＣＵ境界をデブロッキングするために、表２に示される非対称フィルタを使用する。
従って、サブｐｕツールを使用するコーディング・ユニットＰについては、一例では最大３個のサンプルが修正されるが、現在のコーディング・ユニットＱについては、最大７個のサンプルが修正される。

【0247】

【表2】

【0248】

入力ピクセルは、フィルタリングに使用されるピクセル値又はサンプル値に対応し、出力ピクセルは、修正されたサンプル値に対応する。入力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよいことに留意すべきである。また、出力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよい。表２に示されるように、一例において、第１出力値（コーディング・ブロックＰに関連する）は、ｐ_２、ｐ_１、ｐ_０に対応し、第２出力値（コーディング・ブロックＱに関連する）は、ｑ_０、ｑ_１、ｑ_２、．．．ｑ_５、ｑ_６に対応する。相応して、コーディング・ユニットＰはサブ・ブロック・ツールを使用する第２画像ブロックに対応し、コーディング・ユニットＱは第１画像ブロックに対応する。コーディング・ユニットＰは現在のブロックであり、コーディング・ユニットＱは現在のブロックの隣接ブロックである。

【0249】

また、フィルタ条件（式２）は、ブロックＰからの最大４サンプルのみがフィルタ決定に使用されることを確かめている。

【0250】

一例では、ブロッキング・セグメントの第１及び第４ラインの双方に関して：

【数32】

一般に、デブロッキング・フィルタ・プロセスは、境界／エッジの検出、フィルタリング決定（フィルタ・オン／オフ決定）、及び垂直及び水平エッジのフィルタリング・プロセスの３つのステップを含む可能性がある。

【0251】

フィルタの決定（式２の場合）には、４つのサンプルのみを使用することができる。従って、ブロックＰの式２では、ｐ_０からｐ_３までのサンプルのみが使用される。ブロックＱの式２では、式２に示されるような４つのサンプルが使用されうる。一例では、第２決定値はｐ_３、ｐ_２、ｐ_１、ｐ_０に対応し、第１決定値はｑ_０、ｑ_３、ｑ_４、ｑ_７、ｑ_０、ｑ_２、ｑ_３、ｑ_５に対応する。

【0252】

式２が満たされる場合、表２で言及されているより長いタップ・フィルタを使用することができる。式２が満たされない場合、ＨＥＶＣストロング・フィルタを使用することができる。また、ここではブロックＰから最大３個のサンプル、即ちｐ_０ないしｐ_２が修正される。基本的には、より長いタップ・フィルタを適用するために、式２が考慮される。式２が真である場合にのみ、表２に示されているより長いタップ・フィルタが適用されてもよい。式２は、図７のステップ７０７において使用されてもよいことに留意されたい。

【0253】

フィルタ決定を行うために、ブロックＰから最大４個のサンプルを使用することが、許容される。従って、ｐ４、ｐ５．．．ｐ７のサンプルを使用することはできず、従って、ｐ４、ｐ５．．．ｐ７のサンプルのフィルタ係数はゼロである。この方法では、ｐ４、ｐ５、．．．ｐ７はフィルタリング処理で使用されない。

【0254】

式２は、基本的にブロックの何れかの側の勾配をチェックする。ブロックＰからフィルタ決定を行うために、最大４個のサンプルのみが利用可能であるため、従ってサンプルｐ_０ないしｐ_３のみがブロックＰから使用される。

【0255】

１．３ 代替的な実装では、ｐ_０、ｐ_１、ｐ_２又はｑ_０、ｑ_１、ｑ_２の係数は、ＨＥＶＣストロング・フィルタ係数を使用することも可能である。コーディング・ユニットＰがサブｐｕツールを使用する場合の係数は表３に示されている。換言すれば、本発明は、より長いタップ・フィルタの非対称バージョンを使用することが可能であり、即ち、ブロックＰとＱとの間のＣＵ境界をデブロッキングするために、表３に示すような非対称フィルタを使用することが可能である。相応して、コーディング・ユニットＰは第２画像ブロックに対応し、コーディング・ユニットＱは第１画像ブロックに対応する。符号化ユニットＰは現在のブロックであり、コーディング・ユニットＱは現在のブロックの隣接ブロックである。

【0256】

【表3】

【0257】

代替的に、ｐ_０、ｐ_１、ｐ_２又はｑ_０、ｑ_１、ｑ_２に対するフィルタ係数は、ＨＥＶＣストロング・フィルタ係数を使用することも可能である。コーディング・ユニットＱがサブｐｕツールを使用する場合のフィルタ係数は表４に示されている。換言すれば、本発明は、より長いタップ・フィルタの非対称バージョンを使用することが可能であり、即ち、ブロックＰとＱとの間のＣＵ境界をデブロッキングするために、表４に示すような非対称フィルタを使用することが可能である。相応して、コーディング・ユニットＱは第２画像ブロックに対応し、コーディング・ユニットＰは第１画像ブロックに対応する。コーディング・ユニットＱは現在のブロックであり、コーディング・ユニットＰは現在のブロックの隣接ブロックである。

【0258】

【表4】

【0259】

使用されるフィルタ条件は、ブロックＰ又はブロックＱがサブｐｕツールを使用するか否かに基づいて、式１又は式２であるとすることが可能である。例えば、ブロックＰがサブｐｕツールを使用する場合、フィルタ条件は式２であり、ブロックＱがサブｐｕツールを使用する場合、フィルタ条件は式１である。

【0260】

１．４ コーディング・ユニットＱとコーディング・ユニットＰの両方がサブｐｕツールを使用する場合、より長いタップ・フィルタは、もはやＣＵ境界で適用されない。ＣＵエッジ（略称ＣＥ）については、ＨＥＶＣストロング・フィルタが考慮されてもよい。実装では、ＣＵエッジの側で最大３個のサンプルがブロックＰ内で修正され、ＣＵエッジの別の側で最大３個のサンプルがブロックＱ内で修正される。使用したフィルタは表５に示されるとおりである。換言すれば、本発明は、ブロックＰとＱとの間のＣＵ境界をデブロッキングするために、表５に示されるようなフィルタを使用することができる。

【表5】

【0261】

図７は、より長いタップ・フィルタ（又は非対称ロング・フィルタ）が使用されるものとされるか否かを決定する方法を示すフローチャートである。図７に示すように、ＨＥＶＣストロング・フィルタ条件は、「より長いタップ・フィルタ」条件が真であることについて充足されるべきである。ステップ７０７において、詳細は上述されている。ステップ７０９で使用される、より長いタップ・フィルタは、ステップ７０８で使用される通常のより長いタップ・フィルタとは異なり、詳細は上述されている。通常のより長いタップ・フィルタ条件は：

【数33】

であってもよい。幾つかの例では、ＨＥＶＣフィルタのトップにおいて、ステップ７０８における通常のより長いタップ・フィルタは、エッジの各側でのフィルタ決定のために８個のサンプルを使用し、７個のサンプルがエッジの各側で修正される。しかしながら、ステップ７０９におけるより長いタップ・フィルタは、エッジの一方の側でのフィルタ決定のためにＤＢ個のサンプルを使用し、エッジの他方の側でのフィルタ決定のためにＤＡ個のサンプルを使用し、ＭＢ個のサンプルがエッジの一方の側で修正され、ＭＡ個のサンプルがエッジの他方の側で修正される。ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢであり、例えばＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。一般に、ＤＡ＝ＭＡ＋１、ＤＢ＝ＭＢ＋１である。

【0262】

ＨＥＶＣストロング・フィルタ条件が満たれるべきか否かを決定する詳細は図８に示される。強いフィルタリングと通常のフィルタリングとの間の決定を含むブロック境界のためのデブロッキング・フィルタリング決定は、図８のフローチャートに要約される。

【0263】

第１ステップ８００において、現在フィルタリングされているブロック・エッジが、８×８符号化サンプル・グリッドに整合しているか否かがチェックされる。そのケースである場合、第２ステップ８０１において、フィルタリングされるべきブロック・エッジが予測ユニット又は変換ユニットの間の境界であるか否かがチェックされる。そのケースである場合、第３ステップ８０２において、境界強度Ｂｓ＞０であるか否かがチェックされる。この条件も満たされる場合、第４ステップ８０３において、条件７．１が真であるか否かがチェックされる。

【0264】

条件７．１は、デブロッキング・フィルタリングがブロック境界に適用されるか否かをチェックするために使用される。特に、ブロック境界の各側でどれだけ多くの信号が直線から逸脱しているか（ｒａｍｐ）をチェックする。

【0265】

この条件が満たされない場合、又はステップ８００、８０１及び８０２の何れかのチェックが充足されない場合、第５ステップ８０４において、フィルタリングは実行されないことが決定される。

【0266】

第６ステップ８０５では（図８には示されていない）、フィルタリングされるべきエッジを囲む２つのブロックの何れかのブロック・サイズが４であるか否かがここでチェックされる。そのケースではない場合、第７ステップ８０６において、更なる条件７．２、７．３、及び７．４が満たされるか否かがチェックされる。

【0267】

条件７．２は、ブロック境界の側で有意な信号変動はないことをチェックする。条件７．３は、両側の信号はフラットであることを確認する。条件７．４は、ブロック境界の両側におけるサンプル値の間のステップは小さいことを保証する。

【0268】

これらの条件の全てが真である場合、第８ステップ８０７において、ストロング・フィルタリングが実行され、ステップ８０７は、図７のステップ７０２でまさに置換される。そのケースでない場合、第９ステップ８０８において、通常のフィルタリングが実行されることが決定される。

【0269】

このソリューションは、デブロッキング・フロー・チャートの一部を実行し、その結果、ただ１つのサンプル修正が実行される。

【0270】

これは、少なくとも１つのブロック・サイズが閾値より大きな偶数の整数２^ｎ（例えば、８又は１６等）である場合、特に少なくとも１つのブロック・サイズが１６より大きな偶数の整数２^ｎである場合に、フィルタリングが実行されるか否か、及びどのタイプのフィルタリングが実行されるか、を決定するのに必要なチェックの量を大幅に削減することを許容する。

【0271】

Ａｆｆｉｎｅ及びＡＴＭＶＰのようなサブｐｕツールを使用するブロックの何れか又は両方に、より長いタップ・フィルタが適用される場合に、フィルタのオーバーラップを回避するために、以下のソリューションが本開示において提案される。

【0272】

ソリューション１：「非対称」フィルタを使用すること。これは、ブロックＱ又はブロックＰの何れかが、Ａｆｆｉｎｅ又はＡＴＭＶＰのようなサブｐｕツールを使用する場合に、サブｐｕツールを使用するブロックに対して高々ＭＡ個のサンプルの修正を許容し、例えば、ＭＡ＝３、４、５又は６である。

【0273】

ソリューション２：コーディング・ユニットＱとコーディング・ユニットＰの両方がサブｐｕツールを使用する場合、より長いタップ・フィルタはＣＵエッジに適用されない。エッジにはＨＥＶＣストロング・フィルタが考慮される。従って、ブロックＰ及びＱのＣＵエッジの何れかの側で同数のサンプルが修正される、ＭＡ’＝ＭＢ’である。

【0274】

ソリューション３：ブロックＱ又はブロックＰの何れかがＡｆｆｉｎｅ又はＡＴＭＶＰのようなサブｐｕツールを使用する場合、デブロッキングはＣＵエッジのみにおいて実行される一方、サブｐｕエッジのデブロッキングをディセーブルにする。

【0275】

ソリューション４及び５：ブロックＱ又はブロックＰの何れかがＡｆｆｉｎｅ又はＡＴＭＶＰのようなサブｐｕツールを使用する場合、デブロッキングはサブｐｕエッジの一部で実行されるだけでなく、ＣＵエッジでも実行される。

【0276】

ソリューション４：このソリューションでは、より長いタップ・デブロッキング・フィルタ又は通常のＨＥＶＣデブロッキング・フィルタは、すべてのＣＵエッジに適用されることが可能である。内部サブｐｕエッジについては、１６×１６グリッドとオーバーラップするエッジのみが、デブロッキングされる。８×８グリッドとオーバーラップする内部サブｐｕエッジは、デブロッキングされない。このソリューションの主な利点は、より長いタップ・フィルタが、ｃｕエッジから離れた内部サブｐｕエッジの一部にも適用されうることである。

【0277】

図１５に示されるように、この例は、３個のコーディング・ユニット（ブロック）Ｐ、Ｑ、Ｒを含む。ブロックＱは、Ａｆｆｉｎｅ又はＡＴＭＶＰのようなサブｐｕツールを使用し、従って、内部サブｐｕエッジから構成される。２つのコーディング・ユニット・エッジが存在し、一方のエッジはブロックＰ（例えば、ＣＵ Ｐ）とブロックＱ（例えば、ＣＵ Ｑ）との間で共有され、他方のコーディング・ユニット・エッジはブロックＱ（例えば、ＣＵ Ｑ）とブロックＲ（例えば、ＣＵ Ｒ）との間で共有される。フィルタ・オーバーラップを導入することなく、従って並列的なデブロッキングを犠牲にすることなく、コーディング・ユニット・エッジに対してより長いタップ・フィルタを適用するために、提案されるソリューションは、１６×１６グリッドとオーバーラップする内部サブｐｕエッジすべてをデブロッキングするだけである。その他の内部サブｐｕエッジすべてはデブロッキングされない。この状況は図１５にも示されており、破線は、８×８グリッドとオーバーラップし且つデブロッキングされない内部サブｐｕエッジである。通常の線は、１６×１６グリッドとオーバーラップする内部サブｐｕエッジを示し、従って、それらはデブロッキングされることが可能である。このソリューションの重要な特性は：より長いタップ・フィルタは、ＣＵエッジに、及び１６×１６のグリッドとオーバーラップする内部サブｐｕエッジにも適用されうることである。

【0278】

ブロックＰ、Ｑ、Ｒは、Ｍ×Ｎ又はＮ×Ｍ又はＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、Ｎ又はＴは閾値（例えば、８又は１６等）より大きな偶数の整数２^ｎである。例えば、ブロックＰ、Ｑ、Ｒのサイズ（即ち、幅又は高さ）は、３２又は６４サンプルであってもよい。

【0279】

１６×１６グリッドについては、オーバーラップする少なくとも１つの内部サブｐｕエッジが存在するであろう。

【0280】

一般に、より小さなブロックについては、８×８グリッドとオーバーラップする最初及び最後の内部サブｐｕエッジは１つだけであろうが、従ってそれはデブロッキングされ得ない。これは図４に示される状況である。

【0281】

８×８グリッドは図１９に示されている。８×８グリッドは８サンプルのギャップで間隔を空けた垂直及び水平ラインを有する。１６×１６グリッドは１６サンプルのギャップで間隔を空けた垂直及び水平ラインを有するであろう。

【0282】

サブ・ブロック・エッジの何れかの側で最大７サンプル、即ちＮＡ’＝ＮＢ’＝７を修正するより長いタップ・フィルタのような第６フィルタが使用されることが可能である。ところで、通常のＨＥＶＣデブロッキング・フィルタは、１６×１６グリッドとオーバーラップするこれらのサブｐｕエッジすべてに適用されことも可能である。一般に、通常のＨＥＶＣデブロッキング・フィルタは、エッジの何れかの側で最大３個のサンプルを修正する可能性がある。１６×１６グリッドとオーバーラップするこれらのサブｐｕエッジに、通常のＨＥＶＣデブロッキング・フィルタが適用される場合、サブｐｕエッジの何れかの側で修正されるべきサンプル数は、異なるシナリオに従って適合されてもよい。

【0283】

図１５において、即ちソリューション４（１６×１６グリッド）に関し、第６フィルタは、より長いタップ・フィルタを指す可能性がある。より長いタップ・フィルタは、エッジの何れかの側で等しい数のサンプルを修正するフィルタである。この場合、ＮＡ’＝ＮＢ’＝７の任意のより長いタップ・フィルタを使用することが可能であり、即ち、より長いタップ・フィルタは、エッジの何れかの側で最大７個のサンプルまで修正することが可能である。より長いタップ・フィルタである場合、ＮＡ’＝ＮＢ’＝７である。より長いタップ・フィルタは、サブＰＵエッジの何れかの側で最大７個のサンプルを修正する。また、通常のＨＥＶＣフィルタを適用することもできる。サブｐｕブロックの内部にあるサンプルは、フィルタ決定及びフィルタ修正に使用される。

【0284】

ソリューション５：このソリューションでは、最初と最後の内部サブｐｕエッジ、例えば８×８のグリッドとオーバーラップするものについては、デブロッキングはディセーブルにされる。例えば８×８グリッドとオーバーラップする他の全てのサブｐｕエッジは、最大４個のサンプルまでを修正する第５フィルタ（通常のＨＥＶＣデブロッキング・フィルタ又は他の任意のフィルタ等）を有するように許容される。より長いタップのデブロッキング・フィルタは、それでも全てのＣＵエッジに安全に適用されうる。

【0285】

図１６に示すように、この例は３個のコーディング・ユニット（ブロック）Ｐ、Ｑ、Ｒから構成される。ブロックＱは、Ａｆｆｉｎｅ又はＡＴＭＶＰのようなサブｐｕツールを使用し、従って内部サブｐｕエッジから構成される。２つのコーディング・ユニット・エッジが存在し、一方のエッジはブロックＰとブロックＱとの間で共有され、他方のコーディング・ユニット・エッジはブロックＱとブロックＲとの間で共有される。フィルタ・オーバーラップを導入することなく、従って並列的なデブロッキングを犠牲にすることなく、コーディング・ユニット・エッジに対してより長いタップ・フィルタを適用するために、ソリューションは、最初と最後のサブｐｕエッジを除くすべての内部サブｐｕエッジをデブロッキングするだけである。また、最大３個のサンプルを修正するＨＥＶＣデブロッキング・フィルタ又は最大４個のサンプルを修正する他の任意のデブロッキング・フィルタのような、第５フィルタは、最初と最後のサブｐｕエッジを除く他のすべての内部サブｐｕエッジをデブロッキングするために使用されることが可能である。このソリューション５の内部サブｐｕエッジについては、各々の連続するエッジは８サンプルだけ離れているので、８×８グリッド上で一般にフィルタリングを行っているのと同様であることに留意されたい。従って、通常のＨＥＶＣデブロッキング・フィルタ、又は最大４個のサンプルを修正することが可能な他の任意のフィルタが、ソリューション５で使用されることが可能である。

【0286】

図１６において、即ちソリューション５（最初と最後を除く）に関し、第５フィルタは、より長いタップ・フィルタを指す可能性がある。より長いタップ・フィルタは、エッジの何れかの側で等しい数のサンプルを修正するフィルタであってもよい。この場合、ＮＡ＝ＮＢの任意のより長いタップ・フィルタを使用することが可能である。より長いタップ・フィルタである場合、ＮＡ＝ＮＢ＝４である。より長いタップ・フィルタは、サブＰＵエッジの何れかの側で最大４個のサンプルを修正する。また、通常のＨＥＶＣフィルタを適用することもできる。サブｐｕブロックの内部にあるサンプルは、フィルタ決定及びフィルタ修正に使用される。

【0287】

ブロックＰ、Ｑ、Ｒは、Ｍ×Ｎ又はＮ×Ｍ又はＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、Ｎ又はＴは８より大きな偶数の整数２^ｎである。例えば、ブロックＰ、Ｑ、Ｒのサイズ（即ち、幅又は高さ）は、３２又は６４サンプルであってもよい。一般に、より小さなブロックについては、８×８グリッドとオーバーラップする最初及び最後の内部サブｐｕエッジは１つだけであろうが、従ってそれはデブロッキングされ得ない。これは図４に示される状況である。

【0288】

第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブｐｕエッジ及び最後のサブｐｕエッジに関し、第１サブｐｕエッジは第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの一方に最も近く、最後のサブｐｕエッジは第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの他方に最も近い。

【0289】

本開示は、垂直エッジ及び水平エッジの両方によく適用される。本開示は、サブｐｕブロックの左上の位置（ｘ，ｙ）を用いて第１サブｐｕエッジを規定することができ、第１垂直エッジについては、左上の位置が（ｘ＋ｎ，ｙ＋８）であると言うことが可能であり、ｎはエッジに沿う増分であるが、それらの位置は同じである。最後の垂直エッジについては、その位置は隣接ブロック位置（ｐ，ｑ）の隣にあると言うことが可能であり、最後の垂直エッジの位置は（ｐ＋ｎ，ｑ－８）から始まるであろう。水平エッジについては、ちょうど逆で同様である。

【0290】

要約すると、ソリューションは並列的なデブロッキング動作が実行されうることを保証することができ、従ってビデオ・コーディングの主観的及び客観的な品質を改善する。ソリューション３は、すべての内部サブｐｕエッジに対するデブロッキングをディセーブルにしたが、ソリューション４及びソリューション５は、少なくとも、内部サブｐｕエッジの一部に対するデブロッキングを許容している。

【0291】

このアプローチは、図１５又は１６にも示されている。図５では、２つのブロック５０１、５０２を含む画像５００が示されている。ブロック・エッジ５０４は、ブロック５０１及び５０２を分割する。ブロック・エッジ５０５は、ブロック５０２をブロック５０２１及び５０２２に分割する。本発明の第１実施形態によれば、ブロック・エッジ５０４付近の第７サンプル値は、ブロック５０１内部で修正され、ブロック・エッジ５０４付近の３サンプル値は、ブロック５０２、５０２１内部で修正される一方で、ブロック・エッジ５０４の両側で、２つの連続するサンプル値がフィルタ入力値として使用される。図９では、画像９００の関連するブロック９０１及び９０２のみが示されており、同じことが水平エッジに当てはまる。本発明は、より長いタップ・フィルタの適用のための全てのブロック・タイプに適用され、本発明は、垂直及び水平エッジの両方に対して、例えば幅＞８の垂直エッジに対して機能する。

【0292】

将来のビデオ・コーディング規格では、３サンプルより多くを修正する「ロング・タップ」フィルタが使用される可能性がある。以下、ブロック・サイズが１６サンプル以上である場合は常に、８サンプルをフィルタ入力値とし、最大７サンプルを修正する「ロング・タップ」フィルタが使用される可能性がある。

【0293】

現在のブロックがサブ・ブロック・ツールを使用するようなシナリオにおいて、並列的なデブロッキングが可能であることを保証するために、以下の改善されたメカニズムを提案する。

【0294】

メカニズム１ａ：現在のブロック・サイズが≧１６サンプルである場合、及び隣接するブロック・サイズも≧１６サンプルである場合、「ロング・タップ」フィルタを強制する。

【0295】

メカニズム２ａ：前述のように「非対称ＮＡＳ」を強制する。

【0296】

従って、「非対称フィルタ」は、入力値として使用されるサンプル及び修正値をブロック幅毎に修正する。
例えば、
・ブロック幅＝＝４ならば、３サンプルがフィルタ決定で使用されることが可能であり、１サンプルが修正されることが可能である。
・ブロック幅＝＝８ならば、４サンプルがフィルタ決定及び修正で使用されることが可能である。
・ブロック幅≧１６の場合、ロング・タップ・フィルタは、前述したように適用されることが可能であり、例えば、現在のブロックがサブ・ブロック・ツールを使用する場合、ライン毎にブロック・エッジに隣接する現在のブロック（サブ・ブロック・ツールを使用する）の高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する隣接ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢであり、例えばＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。現在のブロックがサブ・ブロック・ツールを有するシナリオでは、ＭＡ及びＭＢは、ブロック・サイズに基づいて決定されてもよいこと、換言すれば、ＭＡ及びＭＢはそれぞれのブロックのブロック・サイズに依存することを理解することが可能である。実装方法において、大きなブロック、即ちブロック・サイズ≧３２に関し、修正されるサンプルの最大数は７であってもよい（ロング・フィルタに対応する）。

【0297】

図６は、本開示で説明される技術に従った例示的なデブロッキング・フィルタ装置６００を示すブロック図である（更なる詳細は、以下において、例えば図７、８又は図１０、１１Ａ、１１Ｂ、１２に基づいて説明されるであろう）。デブロッキング・フィルタ装置６００は、本願で説明される種々の例に従ってデブロッキング技術を実行するように構成されてもよい。一般に、図１のループ・フィルタ１２０及び図２のループ・フィルタ２２０の何れか又は両方は、デブロッキング・フィルタ装置６００のものと実質的に同様なコンポーネントを含むことができる。ビデオ・エンコーダ、ビデオ・デコーダ、ビデオ・エンコーダ／デコーダ（ＣＯＤＥＣ）等の他のビデオ・コーディング・デバイスもまた、デブロッキング・フィルタ６００と実質的に類似のコンポーネントを含むことができる。デブロッキング・フィルタ装置６００は、ハードウェア、ソフトウェア、又はファームウェア、又はそれらの任意の組み合わせで実装されてもよい。ソフトウェア又はファームウェアにおいて実装される場合、対応するハードウェア（１つ以上のプロセッサ又は処理ユニット、及びソフトウェア又はファームウェアの命令を記憶するためのメモリなど）もまた、提供され得る。

【0298】

図６の例では、デブロッキング・フィルタ装置６００は、デブロッキング決定ユニット６０４と、メモリに記憶されたサポート定義６０２と、デブロッキング・フィルタリング・ユニット６０６と、メモリに記憶されたデブロッキング・フィルタ・パラメータ６０８と、エッジ位置決めユニット６０３と、エッジ位置データ構造６０５とを含む。デブロッキング・フィルタ６００のコンポーネントの何れか又は全ては、機能的に統合される可能性がある。デブロッキング・フィルタ６００のコンポーネントは、説明の目的のためにのみ、別個に示されている。一般に、デロッキング・フィルタ６００は、例えば予測データをブロックの残差データと結合する加算コンポーネント１１４、２１４からの復号化されたブロックのデータを受信する。データは、ブロックがどのように予測されたのかについての指標を更に含む可能性がある。以下に説明する例では、デロッキング・フィルタ装置６００は、ＣＴＢ（又はＬＣＵ）及びＣＴＢのＣＵ四分木に関連付けられた復号化されたビデオ・ブロックを含むデータを受信するように構成され、ＣＵ四分木は、ＣＴＢがどのようにＣＵに分割されるか、リーフ・ノードＣＵのＴＵ及びＰＵの予測モードを記述する。

【0299】

デブロッキング・フィルタ装置６００は、デブロッキング・フィルタ装置６００のメモリ内、又は対応するビデオ・コーディング・デバイスによって提供される外部メモリ内に、エッジ位置データ構造６０５を維持することができる。幾つかの例では、エッジ位置決めユニット６０３は、どのようにＣＴＢがＣＵに分割されるかを示すＣＴＢに対応する四分木を受信してもよい。次いで、エッジ位置決めユニット６０３は、ＣＵ四分木を分析して、デブロッキングの候補であるＣＴＢ内のＣＵのＴＵ及びＰＵに関連付けられた復号化されたビデオ・ブロック間のエッジを決定することができる。

【0300】

エッジ位置データ構造６０５は、水平次元と、垂直次元と、水平エッジ及び垂直エッジを表す次元とを有するアレイを含んでもよい。一般に、ビデオ・ブロック間のエッジは、ＣＴＢの最小サイズのＣＵ、又はＣＵのＴＵ及びＰＵに関連する２つのビデオ・ブロックの間で発生する可能性がある。ＣＴＢがＮ×Ｎのサイズを有すると仮定し、ＣＴＢの最小サイズのＣＵがＭ×Ｍのサイズであると仮定すると、アレイは［Ｎ／Ｍ］×［Ｎ／Ｍ］×２のサイズを含む可能性があり、ここで「２」はＣＵの間の２つの可能なエッジ方向（水平及び垂直）を表す。例えば、ＣＴＢが６４×６４ピクセルと８×８最小サイズＣＵを有すると仮定すると、アレイは［８］×［８］×［２］エントリを含む可能性がある。

【0301】

各エントリは、一般に、２つのビデオ・ブロック間の可能なエッジに対応する可能性がある。エッジ位置データ構造６０５の各エントリに対応するＬＣＵ内の位置の各々に、エッジが実際には存在しない可能性がある。従って、データ構造の値は、偽に初期化されてもよい。一般に、エッジ位置決めユニット６０３は、ＣＵ四分木を分析して、ＣＴＢのＣＵのＴＵ及びＰＵに関連する２つのビデオ・ブロック間のエッジの位置を決定し、エッジ位置データ構造６０５内の対応する値を、真に設定することができる。

【0302】

一般に、アレイのエントリは、対応するエッジがデブロッキングの候補としてＣＴＢ内に存在するか否かを記述することができる。即ち、エッジ位置決めユニット６０３が、ＣＴＢのＣＵのＴＵ及びＰＵに関連付けられる２つの隣接するビデオ・ブロック間にエッジが存在すると決定した場合に、エッジ位置決めユニット６０３は、エッジ位置データ構造６０５内の対応するエントリの値を、エッジが存在することを示すように（例えば、「真」の値に）設定することができる。

【0303】

デブロッキング決定ユニット６０４は、一般に、２つの隣接ブロックについて、２つのブロックの間のエッジがデブロックされるべきか否かを決定する。デブロッキング決定ユニット６０４は、エッジ位置データ構造６０５を使用して、エッジの位置を決定することができる。エッジ位置データ構造６０５の値がブール値を有する場合、デブロッキング決定ユニット６０４は、幾つかの例では、「真」の値がエッジの存在を示し、「偽」の値がエッジは存在しないことを示す、と決定することができる。

【0304】

一般に、デブロッキング決定ユニット６０４は、１つ以上のデブロッキング決定機能を備えるように構成される。機能は、ブロック間でエッジを横切るピクセルのラインに適用される複数の係数を含んでもよい。例えば、機能は、エッジに垂直なピクセルのラインに適用されてもよく、ＭＡ（例えば、３、４又は５）個のピクセルが２個のブロックの一方にあり、ＭＢ（例えば、７）個のピクセルが２個のブロックの他方にある。サポート定義６０２は、機能のサポートを規定する。一般に、「サポート」は、機能が適用されるピクセルに対応する。

【0305】

デブロッキング決定ユニット６０４は、サポート定義６０２によって規定されるように、サポートの１つ以上のセットに、１つ以上のデブロッキング決定機能を適用して、ビデオ・データの２個のブロック間の特定のエッジがデブロッキングされるべきか否かを決定するように構成されてもよい。デブロッキング決定ユニット６０４から生じている破線は、フィルタリングされずに出力されるブロックのデータを表す。デブロッキング決定ユニット６０４が、２つのブロック間のエッジはフィルタリングされるべきではないと決定した場合、デブロッキング・フィルタ６００は、データを変更することなく、ブロックのデータを出力することができる。即ち、データは、デブロッキング・フィルタリング・ユニット６０６をバイパスしてもよい。一方、デブロッキング決定ユニット６０４が、エッジはデブロッキングされるべきであると決定した場合、デブロッキング決定ユニット６０４は、エッジをデブロッキングするために、エッジ近傍のピクセルの値を、デブロッキング・フィルタリング部６０６に、フィルタリングさせてもよい。

【0306】

デブロッキング・フィルタリング・ユニット６０６は、デブロッキング決定ユニット６０４によって指示されるように、デブロッキングされるべきエッジに関するデブロッキング・フィルタ・パラメータ６０８から、デブロッキング・フィルタの定義を取り出す。一般に、エッジのフィルタリングは、デブロッキングされるべき現在のエッジの近傍からのピクセル値を使用する。従って、デブロッキング決定機能及びデブロッキング・フィルタの両方は、エッジの両側で特定のサポート領域を有する可能性がある。デブロッキング・フィルタリング・ユニット６０６は、エッジ近傍のピクセルにデブロッキング・フィルタを適用することによって、ピクセルの値を平滑化することが可能であり、その結果、エッジ近傍の高周波遷移が減衰させられる。このようにして、エッジ近傍のピクセルに対するデブロッキング・フィルタの適用は、エッジ近傍のブロッキネス・アーチファクトを低減することができる。

【0307】

図１０は、本開示で説明される技術による例示的なデブロッキング方法を示すブロック図である（更なる詳細は、以下において、例えば図７、８に基づいて説明されるであろう）。

【0308】

図１０において、デブロッキング方法の実施形態が示されている。

【0309】

第１ステップ１００１において、ブロック間のエッジが決定され、ブロック間のエッジは、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジと、第１コーディング・ブロック又は第２コーディング・ブロックのサブ・ブロック間のサブ・ブロック・エッジ（例えば、第１コーディング・ブロック又は第２コーディング・ブロックはサブ・ブロックを有する、又は第１コーディング・ブロック又は第２コーディング・ブロックはサブ・ブロック・ツールを有する）とを含み、第１コーディング・ブロックはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、Ｎ又はＴは閾値（例えば、８又は１６等）より大きな偶数の整数２^ｎであり；

【0310】

第２ステップ１００２において、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってフィルタリングされるべきか否かが決定される、換言すれば、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってデブロッキングすることに対してイネーブルにされるか否かが決定され；

【0311】

第３ステップ１００３において、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきであると決定された場合に、第１フィルタ（より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称のより長いフィルタ）が、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジ近傍のサンプル（即ち、入力ピクセル）の値に適用され、第１コーディング・ブロックがサブ・ブロックを有する場合に（又は第１コーディング・ブロックがサブ・ブロック・ツールを有する、第１コーディング・ブロックが現在のブロックである、第２コーディング・ブロックが現在のブロックの隣接ブロックである）、ライン毎にブロック・エッジに隣接する（即ち、垂直な）第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する（即ち、垂直な）第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正される、又は第２コーディング・ブロックがサブ・ブロックを有する場合に（又は第２コーディング・ブロックがサブ・ブロック・ツールを有する、第２コーディング・ブロックが現在のブロックである、第１コーディング・ブロックが現在のブロックの隣接ブロックである）、ライン毎にブロック・エッジに対して隣接する（即ち、垂直な）第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに対して隣接する（即ち、垂直な）第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢであり、例えば

【0312】

ＭＡ＜ＭＢ＝７であり、
例えば、ＭＡ＝３及びＭＢ＝７、
ＭＡ＝４及びＭＢ＝７、又は
ＭＡ＝５及びＭＢ＝７である。

【0313】

現在のブロックがサブ・ブロック・ツールを有するシナリオでは、ＭＡ及びＭＢは、ブロック・サイズに基づいて決定されてもよいこと、換言すれば、ＭＡ及びＭＢはそれぞれのブロックのブロック・サイズに依存することを理解することが可能である。実装方法において、大きなブロック、即ちブロック・サイズ≧３２の場合、修正されるサンプルの最大数は、７（ロング・フィルタに対応する）であってもよい。
入力ピクセルは、フィルタリングに使用されるピクセル値又はサンプル値に対応し、出力ピクセルは、修正されたサンプル値に対応する。入力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよいことに留意すべきである。また、出力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよい。先に開示されたデブロッキング方法の詳細を参照することが可能であり、ここでは繰り返さない。

【0314】

図１１Ａは、本開示で説明される技術による別の例示的なデブロッキング方法を示すブロック図である（更なる詳細は、以下において、例えば図７、８に基づいて説明されるであろう）。

【0315】

図１１Ａにおいて、デブロッキング方法の別の実施形態が示されている。

【0316】

第１ステップ１１０１において、ブロック間のエッジが決定され、ブロック間のエッジは、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジと、第１コーディング・ブロック又は第２コーディング・ブロックのサブ・ブロック間のサブ・ブロック・エッジとを含み、第１コーディング・ブロックはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、Ｎ又はＴは閾値（例えば、８又は１６等）より大きな偶数の整数２^ｎであり；

【0317】

第２ステップ１１０２において、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってフィルタリングされるべきか否かが決定される、換言すれば、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタ（即ち、より長いタップ・フィルタ、又は非対称フィルタ、又は非対称タップ・フィルタ、又は非対称ロング・フィルタ）を適用することによってデブロッキングすることに対してイネーブルにされるか否かが決定され；

【0318】

第２ステップ１１０３において、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきでないと決定された場合に、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジ近傍のサンプル（即ち、入力ピクセル）の値に第３フィルタが適用され、ライン毎にブロック・エッジに隣接する（即ち、垂直な）第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する（即ち、垂直な）第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢであり、例えばＭＡ＝ＭＢ＝４である。

【0319】

第１コーディング・ブロックが現在のブロックであり、第２コーディング・ブロックは現在のブロックの隣接ブロックであること、又は第２コーディング・ブロックが現在のブロックであり、第１コーディング・ブロックは現在のブロックの隣接ブロックであることを理解することが可能である。

【0320】

入力ピクセルは、フィルタリングに使用されるピクセル値又はサンプル値に対応し、出力ピクセルは、修正されたサンプル値に対応する。入力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよいことに留意すべきである。また、出力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよい。

【0321】

先に開示された例示的なデブロッキング方法の詳細を参照することが可能であり、ここでは繰り返さない。

【0322】

図１１Ｂは、本開示で説明される技術による別の例示的なデブロッキング方法を示すブロック図である（更なる詳細は、以下において、例えば図７、８に基づいて説明されるであろう）。

【0323】

図１１Ｂにおいて、デブロッキング方法の別の実施形態が示されている。

【0324】

第１ステップ１１２１において、ブロック間のエッジが決定され、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジとを含み、第１コーディング・ブロックＰはＭ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱはＬ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、Ｎ又はＴは閾値（例えば、８又は１６等）より大きな偶数の整数２^ｎであり；

【0325】

第２ステップ１１２２において、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジが、フィルタリングされるべきでないことが決定され、換言すれば、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジが、デブロッキングに対してディセーブルにされることが決定され；

【0326】

第３ステップ１１２３において、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプル（即ち、入力ピクセル）の値に第４フィルタ（例えば、通常のより長いタップ・フィルタ）が適用され、ブロック・エッジに隣接する（即ち、垂直な）第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ブロック・エッジに隣接する（即ち、垂直な）第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＝７である。
第１コーディング・ブロックが現在のブロックであり、第２コーディング・ブロックは現在のブロックの隣接ブロックであること、又は第２コーディング・ブロックが現在のブロックであり、第１コーディング・ブロックは現在のブロックの隣接ブロックであることを理解することが可能である。

【0327】

入力ピクセルは、フィルタリングに使用されるピクセル値又はサンプル値に対応し、出力ピクセルは、修正されたサンプル値に対応する。入力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよいことに留意すべきである。また、出力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよい。

【0328】

図１２は、本開示で説明される技術による別の例示的なデブロッキング方法を示すブロック図である（更なる詳細は、以下において、例えば図７、８、１０、１１Ａ、１１Ｂ、１２、及び図１５、１６に基づいて説明されるであろう）。

【0329】

図１２において、デブロッキング方法の別の実施形態が示されている。第１ステップ１２０１において、ブロック間のエッジが決定され、ブロック間のエッジは、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジと、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジとを含み、第１コーディング・ブロックＰは、Ｍ×Ｎ又はＮ×Ｍであるブロック・サイズを有し、第２コーディング・ブロックＱは、Ｌ×Ｔ又はＴ×Ｌであるブロック・サイズを有し、例えばＮ又はＴは閾値（例えば、８又は１６等）よりも大きな偶数の整数２^ｎであり；

【0330】

第２ステップ１２０２において、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ、及び第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、フィルタリングされるべきであり、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットはフィルタリングされるべきではないと決定され、

【0331】

第３ステップ１２０３において、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値でデブロッキング・フィルタリングが実行され、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットの各々の近傍のサンプルの値でデブロッキング・フィルタリングが実行される。
第１コーディング・ブロックが現在のブロックであり、第２コーディング・ブロックは現在のブロックの隣接ブロックであること、又は第２コーディング・ブロックが現在のブロックであり、第１コーディング・ブロックは現在のブロックの隣接ブロックであることを理解することが可能である。

【0332】

入力ピクセルは、フィルタリングに使用されるピクセル値又はサンプル値に対応し、出力ピクセルは、修正されたサンプル値に対応する。入力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよいことに留意すべきである。また、出力ピクセルは、ブロック・エッジで始まる、ブロック・エッジに垂直な連続的なピクセルであってもよい。

【0333】

図１６に示されるように、第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブ・ブロック・エッジと最後のサブ・ブロック・エッジとを除く複数のサブ・ブロック・エッジを含み（から構成され）、最初のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの一方に最も近く、最後のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの他方に最も近く、

【0334】

第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の最初のサブ・ブロック・エッジ及び最後のサブ・ブロック・エッジから構成され、最初のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの一方に最も近く、最後のサブ・ブロック・エッジは、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱのうちの他方に最も近い。

【0335】

第２ステップ１２０３において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジの第１セットの各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは：
第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値に第５フィルタを適用するステップを含み、サブ・ブロック・エッジの第１セット各々の一方の側における高々ＮＡ個のサンプル値は、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部で修正され、サブ・ブロック・エッジの第１セット各々の他方の側における高々ＮＢ個のサンプル値が修正され、ＮＡ＝ＮＢ＝４である。

【0336】

第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２のコーディング・ブロックＱの内部に、サブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合に、第２ステップ１２０３において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは：
ＨＥＶＣデブロッキング・フィルタリングである第５フィルタが適用されるべきことが決定された場合に、以下の式：

【数34】

に基づいて、第２コーディング・ブロックＱ内部の垂直又は水平サブ・ブロック・エッジそれぞれの側におけるサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ＝０，１，ｊ＝０，１．．３である。

【0337】

図１５に示されるように、第１コーディング・ブロック及び／又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第１セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間で１６×１６グリッドとオーバーラップする１つ以上のサブ・ブロック・エッジを含み（から構成され）、
第１又は第２コーディング・ブロック内部のサブ・ブロック間のサブ・ブロック・エッジの第２セットは、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間の１６×１６グリッドとオーバーラップするサブ・ブロック・エッジを除く１つ以上のサブ・ブロック・エッジを含む（から構成される）。

【0338】

相応して、第２ステップ１２０３において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱのサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値で、デブロッキング・フィルタリングを実行するステップは：
第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値に第６フィルタを適用するステップを含み、サブ・ブロック・エッジの第１セットそれぞれの一方の側における高々ＮＡ’個のサンプル値は、第１コーディング・ブロックＰ又は第２コーディング・ブロックＱ内部で修正され、サブ・ブロック・エッジの第１セットそれぞれの他方の側における高々ＮＢ’個のサンプル値は修正され、ＮＡ’＝ＮＢ’＝７である。

【0339】

第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合（第１コーディング・ブロックＰはサブ・ブロックを有しないが、第２コーディング・ブロックＱはサブ・ブロックを有するような場合）、相応して、第２ステップ１２０３において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
以下の式：

【数35】

に基づいて、第２コーディング・ブロックＱ内部の垂直又は水平のサブ・ブロック・エッジそれぞれの側においてサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0340】

第１コーディング・ブロックＰ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在し、第２コーディング・ブロックＱ内部にサブ・ブロック間の複数のサブ・ブロック・エッジが存在する場合に、第２ステップ１２０３において、第１コーディング・ブロックＰ及び／又は第２コーディング・ブロックＱ内部のサブ・ブロック間のサブ・ブロック・エッジの第１セット各々の近傍のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
以下の式：

【数36】

に基づいて、第２コーディング・ブロックＱ及び第１コーディング・ブロックＰそれぞれの内部の垂直又は水平のサブ・ブロック・エッジそれぞれの側においてサンプルの現在の行又は列の対応するサンプルのフィルタリングされたサンプル値ｑ_ｉ’及びｐ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0341】

実施形態によるデブロッキング方法は、更に、
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジは第１フィルタを適用することによってフィルタリングされるべきであるか否かが決定され、及び
第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジは第１フィルタを適用することによってフィルタリングされるべきであると決定された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第１フィルタが適用されるステップを含み、
ライン毎のブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎のブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、又はライン毎のブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎のブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ≠ＭＢであり、特にＭＡ＜ＭＢであり、例えばＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。

【0342】

サブ・ブロック間の複数のサブ・ブロック・エッジが第１コーディング・ブロック内部に存在し、サブ・ブロック間の複数のサブ・ブロック・エッジが第２コーディング・ブロック内部に存在する場合に、本方法は更に、
第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジは、第２フィルタを適用することによってフィルタリングされるべきであると決定され、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジは、第２フィルタを適用することによってフィルタリングされるべきであると決定された場合に第２フィルタがブロック・エッジ付近の値に適用されるステップを含み、ブロック・エッジに隣接する第１コーディング・ブロックのＭＡ’個のサンプル値が修正され、ブロック・エッジに隣接する第２コーディング・ブロックのＭＢ’個のサンプル値が修正され、ＭＡ’＝３及びＭＢ’＝３である。

【0343】

サブ・ブロック間のサブ・ブロック・エッジが第２コーディング・ブロック内部に存在しない場合、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７であり、又は
サブ・ブロック間のサブ・ブロック・エッジが第１コーディング・ブロック内部に存在しない場合、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝３及びＭＢ＝７、又はＭＡ＝４及びＭＢ＝７、又はＭＡ＝５及びＭＢ＝７である。

【0344】

本方法は、更に、第１コーディング・ブロックと第２コーディング・ブロックとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かを、
－ 第１フィルタ判定値として、ブロック・エッジに隣接する第１コーディング・ブロックの高々ＤＡ個のサンプル値、ＤＡ＝４及び
－ 第２フィルタ判定値として、ブロック・エッジに隣接する第２コーディング・ブロックの高々ＤＢ個のサンプル値、ＤＢ＝４
に基づいて決定するステップを含む。

【0345】

サブ・ブロック間の複数のサブ・ブロック・エッジが第２コーディング・ブロックＱ内部に存在する場合に、本方法は、更に、
以下の第１式：

【数37】

により規定される第１条件が満たされるか否かを決定するステップを含み、βは閾値パラメータを示し、ｑ_ｉは第２コーディング・ブロックＱのサンプル値を表し、ｉ＝０，１，２，３であり、ｐ_ｊは第１コーディング・ブロックＰのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0346】

サブ・ブロック間の複数のサブ・ブロック・エッジが第１コーディング・ブロックＰ内部に存在する場合に、本方法は、更に、
以下の第２式：

【数38】

により規定される第２条件が満たされているか否かを決定するステップを含み、βは閾値パラメータを示し、ｐ_ｉは第１コーディング・ブロックＰのサンプル値を表し、ｉ＝０，１，２，３であり、ｑ_ｊは第２コーディング・ブロックＱのサンプル値を表し、ｊ＝０，３，４，７又はｊ＝０，２，３，５である。

【0347】

閾値パラメータβは、複数のサンプルの量子化ステップ・サイズに関連する量子化パラメータＱＰに基づいて決定される、又は
閾値パラメータβは、ルック・アップ・テーブルを使用して、量子化パラメータＱＰに基づいて決定される。

【0348】

第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ付近のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
以下の式：

【数39】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第１サンプルのフィルタリングされたサンプル値ｑ_０’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0349】

第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ付近のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
以下の式：

【数40】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第２サンプルのフィルタリングされたサンプル値ｑ_１’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0350】

第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ付近のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
以下の式：

【数41】

に基づいて、第１コーディング・ブロックＰ及び第２コーディング・ブロックＱの間の垂直又は水平エッジの右又は下に対して、サンプルの現在の行又は列の第３サンプルのフィルタリングされたサンプル値ｑ_２’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0351】

第１コーディング・ブロックＰ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在せず、第２コーディング・ブロックＱ内部に、サブ・ブロック間のサブ・ブロック・エッジが存在する場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ付近のサンプルの値でデブロッキング・フィルタリングを実行するステップは、
以下の式：

【数42】

に基づいて、第１及び第２サンプル・ブロックの間の垂直又は水平エッジの左又は上に対して、サンプルの現在の行又は列のサンプルの対応するサンプルのフィルタリングされたサンプル値ｐ_ｉ’を決定するステップを含み、ｐ_ｉは、第１コーディング・ブロックＰのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｑ_ｊは、第２コーディング・ブロックＱのサンプルの現在の行又は列の一部分の対応するサンプル値を表し、ｉ，ｊ＝０，１．．７である。

【0352】

実施形態によるデブロッキング方法は、更に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきか否かが決定されるステップと、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジが、第１フィルタを適用することによってフィルタリングされるべきでないと判断された場合に、第１コーディング・ブロックＰと第２コーディング・ブロックＱとの間のブロック・エッジ近傍のサンプルの値に第３フィルタが適用されるステップであって、ライン毎にブロック・エッジに隣接する第１コーディング・ブロックの高々ＭＡ個のサンプル値が修正され、ライン毎にブロック・エッジに隣接する第２コーディング・ブロックの高々ＭＢ個のサンプル値が修正され、ＭＡ＝ＭＢ＝４である、ステップとを含む。

【0353】

第１フィルタ、第２フィルタ、第３フィルタ、第４フィルタ、第５フィルタ、及び第６フィルタは、ブロック・エッジを別様にフィルタリングすることに対応していることを理解することができる。換言すれば、全ての異なるフィルタは、入力及び出力サンプルとして：所与のブロック・エッジに垂直な隣接するサンプルを使用する。更に、異なるフィルタは、異なる数の最大フィルタリング・サンプルを入力として使用し、また、フィルタ出力として異なる数の最大サンプルを修正する。

【0354】

図１３は、例示的実施形態による、図３のソース・デバイス３１０及び宛先デバイス３２０の何れか又は両方として使用することが可能な装置１３００の簡略化されたブロック図である。装置１３００は本出願の技術を実装することができる。装置１３００は、複数のコンピューティング・デバイスを含むコンピューティング・システムの形態におけるもの、あるいは単一のコンピューティング・デバイス、例えば移動電話機、タブレット・コンピュータ、ラップトップ・コンピュータ、ノートブック・コンピュータ、デスクトップ・コンピュータ等の形態におけるものとすることが可能である。

【0355】

装置１３００のプロセッサ１３０２は中央処理ユニットであるとすることが可能である。代替的に、プロセッサ１３０２は、現在存在する又は今後開発される、情報を操作又は処理することが可能な任意の他のタイプのデバイス又は複数のデバイスであるとすることが可能である。開示される実装は、図示のように単一のプロセッサ、例えば、プロセッサ１３０２を用いて実施されることが可能であるが、１つより多いプロセッサを使用して、速度及び効率における利点を達成することが可能である。

【0356】

装置１３００内のメモリ１３０４は、実装におけるリード・オンリ・メモリ（ＲＯＭ）デバイス又はランダム・アクセス・メモリ（ＲＡＭ）デバイスであるとすることが可能である。任意の他の適切なタイプのストレージ・デバイスがメモリ１３０４として使用されることが可能である。メモリ１３０４は、バス１３１２を使用してプロセッサ１３０２によってアクセスされるコード及び／又はデータ１３０６を格納するために使用されてもよい。メモリ１３０４は、更に、オペレーティング・システム１３０８及びアプリケーション・プログラム１３１０を記憶するために使用されることが可能である。アプリケーション・プログラム１３１０は、本願で説明された方法を実行することをプロセッサ１３０２が可能にする少なくとも１つのプログラムを含んでもよい。例えば、アプリケーション・プログラム１３１０は、アプリケーション１ないしＮを含むことが可能であり、更に、本願で説明される方法を実行するビデオ・コーディング・アプリケーションを含むことが可能である。装置１３００はまた、例えば、モバイル・コンピューティング・デバイスと共に使用されるメモリ・カードであるとすることが可能な第２ストレージ１３１４の形態の追加的なメモリを含むことも可能である。ビデオ通信セッションは、かなりの量の情報を含む可能性があるので、それらは、全体的又は部分的にストレージ１３１４に記憶され、処理のために必要に応じてメモリ１３０４にロードされることが可能である。

【0357】

装置１３００はまた、ディスプレイ１３１８などの１つ以上の出力デバイスを含むことが可能である。ディスプレイ１３１８は、一例では、ディスプレイを、タッチ入力を感知するように動作可能なタッチ感知素子と組み合わせるタッチ感知ディスプレイであってもよい。ディスプレイ１３１８は、バス１３１２を介してプロセッサ１３０２に結合されることが可能である。ユーザーが装置１３００をプログラムするか又は他の方法で使用することを可能にする他の出力デバイスは、ディスプレイ１３１８に加えて、又はそれに代わるものとして提供されることが可能である。出力デバイスがディスプレイであるか、又はそれを含む場合、ディスプレイは、液晶ディスプレイ（ＬＣＤ）、陰極線管ディスプレイ（ＣＲＴ）、プラズマ・ディスプレイ、又は有機ＬＥＤディスプレイのような発光ダイオード（ＬＥＤ）ディスプレイを含む種々の方法で実現されることが可能である。

【0358】

また、装置１３００は、画像感知デバイス１３２０、例えばカメラ、又は、ユーザー操作装置１３００の画像のような画像を感知することが可能な現存する又は今後開発される任意の他の画像感知デバイス１３２０を含むこと、又はそれらと通信することも可能である。画像感知デバイス１３２０は、それがユーザー操作装置１３００の方へ向けられるように配置されることが可能である。一例では、画像感知デバイス１３２０の位置及び光軸は、視野が、ディスプレイ１３１８に直接的に隣接するエリアであって、ディスプレイ１３１８がそこから可視的であるエリアを含むように、構成されることが可能である。

【0359】

また、装置１３００は、サウンド感知デバイス１３２２、例えばマイクロホン、又は、装置１３００付近で音を感知することが可能な、現存する又は今後開発される任意の他のサウンド感知デバイスを含むこと、又はそれらと通信することも可能である。サウンド感知デバイス１３２２は、それがユーザー操作装置１３００に向けられ、ユーザーが装置１３００を操作する間に、ユーザーによって為されたサウンド、例えばスピーチ又は他の発話を受信するように構成されることが可能であるように、位置決めされることが可能である。

【0360】

図１３は、装置１３００のプロセッサ１３０２及びメモリ１３０４を単一デバイスに統合されたものとして描いているが、他の構成を利用することも可能である。プロセッサ１３０２の動作は、直接的に又はローカル・エリア又は他のネットワークを介して結合されることが可能な複数のマシン（各マシンは、１つ以上のプロセッサを有する）にわたって分散されることが可能である。メモリ１３０４は、ネットワーク・ベースのメモリ又は装置１３００のオペレーションを実行する複数のマシン内のメモリ、のような複数のマシンに分散されることが可能である。ここでは単一のバスとして示されているが、装置１３００のバス１３１２は、複数のバスを含んでもよい。更に、セカンダリ・ストレージ１３１４は、装置１３００の他の構成要素に直接的に結合されることが可能であり、又はネットワークを介してアクセスされることが可能であり、且つメモリ・カードのような単一の統合されたユニット又は複数のメモリ・カードのような複数のユニットを含むことが可能である。従って、装置１３００は広く多様な構成で実装されることが可能である。

【0361】

図１４は、本開示の実施形態によるビデオ・コーディングのための例示的なコーディング・デバイス１４００の概略図である。コーディング・デバイス１４００は、本願で説明されるように開示される実施形態を実装することに適している。実施形態では、コーディング・デバイス１４００は、図２のビデオ・デコーダ２００のようなデコーダ、又は図１のビデオ・エンコーダ１００のようなエンコーダであってもよい。実施形態では、コーディング・デバイス１４００は、上述したような、図２のビデオ・デコーダ２００又は図１のビデオ・エンコーダ１００の１つ以上の構成要素であってもよい

【0362】

コーディング・デバイス１４００は、データを受信するための入口ポート１４２０及び受信機ユニット（Ｒｘ）１４１０；データを処理するためのプロセッサ、論理ユニット、又は中央処理ユニット（ＣＰＵ）１４３０；データを送信するための送信機ユニット（Ｔｘ）１４４０及び出口ポート１４５０；データを記憶するためのメモリ１４６０を含む。コーディング・デバイス１４００はまた、光信号又は電気信号の出入りのために、入口ポート１４２０、受信機ユニット１４１０、送信機ユニット１４４０、及び出口ポート１４５０に結合された光－電（ＯＥ）構成要素及び電－光（ＥＯ）構成要素を含んでもよい。また、コーディング・デバイス１４００は、幾つかの例では、無線送信機及び／又は受信機を含んでもよい。

【0363】

プロセッサ１４３０は、ハードウェア及びソフトウェアによって実現される。プロセッサ１４３０は、１つ以上のＣＰＵチップ、コア（例えば、マルチ・コア・プロセッサ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、及びデジタル信号プロセッサ（ＤＳＰ）として実装されてもよい。プロセッサ１４３０は、入口ポート１４２０、受信機ユニット１４１０、送信機ユニット１４４０、出口ポート１４５０、及びメモリ１４６０と通信する。プロセッサ１４３０は、コーディング・モジュール１４１４を含む。コーディング・モジュール１４１４は、上述の開示された実施形態を実現する。例えば、コーディング・モジュール１４１４は、種々のコーディング動作を実現、処理、準備、又は提供する。従って、コーディング・モジュール１４１４を含むことは、コーディング・デバイス１４００の機能に対する実質的な改善をもたらし、コーディング・デバイス１４００の異なる状態への変換をもたらす。あるいは、コーディング・モジュール１４１４は、（例えば、非一時的な媒体に記憶されたコンピュータ・プログラム製品として）メモリ１４６０に記憶された命令として実現され、プロセッサ１４３０によって実行される。

【0364】

メモリ１４６０は、１つ以上のディスク、テープ・ドライブ、及びソリッド・ステート・ドライブを含み、オーバー・フロー・データ・ストレージ・デバイスとして使用され、このようなプログラムが実行のために選択された場合にプログラムを記憶し、プログラムの実行中に読み込まれた命令及びデータを記憶することが可能である。メモリ１４６０は、揮発性及び／又は不揮発性であってもよく、リード・オンリ・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、ターナリー・コンテンツ・アドレス指定可能メモリ（ＴＣＡＭ）、及び／又はスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）であってもよい。また、コーディング・デバイス１４００は、エンド・ユーザと対話するための入力／出力（Ｉ／Ｏ）デバイスであってもよい。例えば、コーディング・デバイス１４００は、視覚的な出力のためのモニタ等のディスプレイ、オーディオ出力のためのスピーカー、ユーザー入力のためのキーボード／マウス／トラックボール等を含んでもよい。

【0365】

本発明は、本願における様々な実施形態に関連して説明されている。しかしながら、開示された実施形態に対する他の変形例が、図面、開示及び添付の請求項の検討から、クレームされる発明を実施する際に当業者によって理解され達成されることが可能である。請求項において、「含む」という言葉は、他の要素又はステップを排除しておらず、不定冠詞的な「ある」（“ａ”ｏｒ“ａｎ”）は複数を排除していない。単一のプロセッサ又は他のユニットが、請求項に記載された幾つかのアイテムの機能を充足する可能性がある。ある複数の事項が、異なる従属請求項に普通に記載されているという単なる事実は、これらの事項の組み合わせが有利に利用され得ないことを示してはいない。コンピュータ・プログラムは、他のハードウェアと共に又はその一部として供給される光記憶媒体又はソリッド・ステート媒体のような適切な媒体上に記憶／分配されてもよいが、インターネット又は他の有線又は無線通信システムを介するような他の形態で分配されてもよい。

【0366】

実施形態及び説明が「メモリ」という用語に言及する場合は常に、「メモリ」という用語は、明示的に別意で言及されていない限り、磁気ディスク、光ディスク、リード・オンリ・メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ，ＲＯＭ）、ランダム・アクセス・メモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ，ＲＡＭ）・・・［のすべての可能性のあるメモリの列挙］と理解され及び／又はそれらを含むものとする。

【0367】

実施形態及び説明が「ネットワーク」という用語に言及する場合は常に、明示的に別意で言及されていない限り、用語「ネットワーク」は、・・・［のすべての可能なメモリの列挙］と理解され及び／又はそれらを含むものとする。

【0368】

当業者は、種々の図面の「ブロック」（「ユニット」）（方法及び装置）が、（必ずしもハードウェア又はソフトウェアにおける個々の「単位」ではなく）本発明の実施形態の機能を表現又は説明しており、従って装置の実施形態に加えて方法の実施形態（ユニット＝ステップ）の機能又は特徴を等しく説明していることを理解するであろう。

【0369】

「ユニット」という用語は、エンコーダ／デコーダの実施形態の機能の例示目的のために単に使用されるに過ぎず、本開示を制限するようには意図されていない。

【0370】

本願で提供される幾つかの実施形態において、開示されるシステム、装置、及び方法は、他の方法で実現されてもよいことが理解されるべきである。例えば、説明される装置の実施形態は単に例示である。例えば、ユニットの分割は、単なる論理機能的な分割であり、実際の実装においては他の分割であってもよい。例えば、複数のユニット又は構成要素は、別のシステムに結合又は統合されてもよく、或いは幾つかの特徴は、無視され或いは実行されなくてもよい。加えて、表示又は説明された相互結合、直接的な結合、又は通信接続は、幾つかのインターフェースを使用することによって実現されてもよい。装置又はユニット間の間接的な結合又は通信接続は、電子的、機械的、又は他の形態で実施されてもよい。

【0371】

別個のパーツとして説明されているユニットは、物理的に別々であってもなくてもよく、また、ユニットとして表示されるパーツは、物理的なユニットであってもなくてもよく、一カ所に配置されていてもよいし、或いは複数のネットワーク・ユニット上に分散されてもよい。ユニットの一部又は全部は、実施形態のソリューションの目的を達成するために、実際のニーズに従って選択されてもよい。

【0372】

更に、本発明の実施形態における機能ユニットは、１つの処理ユニットに統合されてもよいし、又は各ユニットは、物理的に単独で存在してもよいし、又は２つ以上のユニットが１つのユニットに統合されてもよい。

【0373】

本発明の実施形態は、本願で説明される方法及び／又はプロセスの何れかを実行するように構成される処理回路を含む装置、例えば、エンコーダ及び／又はデコーダを更に含んでもよい。

【0374】

実施形態は、ハードウェア、ファームウェア、ソフトウェア、又はそれらの任意の組み合わせとして実現されてもよい。例えば、エンコーダ／符号化又はデコーダ／復号化の機能は、ファームウェア又はソフトウェアを伴う又は伴わない処理回路、例えば、プロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等によって実行されてもよい。

【0375】

エンコーダ１００（及び対応する符号化方法１００）及び／又はデコーダ２００（及び対応する復号化方法２００）の機能は、コンピュータ読み取り可能な媒体に記憶されたプログラム命令によって実現されてもよい。プログラム命令は、実行されると、処理回路、コンピュータ、プロセッサ等に、符号化及び／又は復号化方法のステップを実行させる。コンピュータ読み取り可能な媒体は、ブルーレイ・ディスク、ＤＶＤ、ＣＤ、ＵＳＢ（フラッシュ）ドライブ、ハード・ディスク、ネットワークを介して利用可能なサーバー・ストレージ等のような、プログラムが記憶される非一時的な記憶媒体を含む任意の媒体であるとすることが可能である。

【0376】

本発明の実施形態は、コンピュータ上で実行される場合に本願で説明される任意の方法を実行するためのプログラム・コードを含むコンピュータ・プログラムを含む。

【0377】

本発明の実施形態は、プロセッサによって実行される場合に本願で説明される任意の方法をコンピュータ・システムに実行させるプログラム・コードを含むコンピュータ読み取り可能な媒体であるか又はそれを含む。

【0378】

１つ以上の例において、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実現されてもよい。ソフトウェアで実現される場合、機能は、コンピュータ読み取り可能な媒体上の１つ以上の命令又はコードとして記憶され又は伝送され、ハードウェア・ベースの処理ユニットによって実行されてもよい。コンピュータ読み取り可能な媒体は、データ記憶媒体のような有形媒体に対応するコンピュータ読み取り可能な記憶媒体、又は例えば通信プロトコルに従って、ある場所から他の場所へのコンピュータ・プログラムの転送を促進する任意の媒体を含む通信媒体を含んでもよい。このようにして、コンピュータ読み取り可能な媒体は、一般に、（１）非一時的である有形のコンピュータ読み取り可能な記憶媒体、又は（２）信号又は搬送波のような通信媒体に対応する可能性がある。データ記憶媒体は、本開示で説明される技術の実施のための命令、コード及び／又はデータ構造を検索するために、１つ以上のコンピュータ又は１つ以上のプロセッサによってアクセスされることが可能な任意の利用可能な媒体であり得る。コンピュータ・プログラム製品は、コンピュータ読み取り可能な媒体を含む可能性がある。

【0379】

例えば、限定ではないが、このようなコンピュータ読み取り可能な記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ－ＲＯＭ又は他の光ディスク・ストレージ、他の磁気ディスク・ストレージ・デバイス、フラッシュ・メモリ、あるいは、命令又はデータ構造の形態で所望のプログラム・コードを記憶するために使用することが可能であってコンピュータによってアクセスされることが可能な他の任意の媒体を含むことが可能である。また、任意の接続がコンピュータ読み取り可能な媒体と適切に呼ばれる。例えば、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者回線（ＤＳＬ）、又は、赤外線、無線、及びマイクロ波のような無線技術を用いて、ウェブサイト、サーバー、又は他のリモート・ソースから命令が伝送される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、又は、赤外線、無線、及びマイクロ波のような無線技術は、媒体の定義に含まれる。しかしながら、コンピュータ読み取り可能な記憶媒体及びデータ記憶媒体は、接続、搬送波、信号、又は他の一時的な媒体を含まず、むしろ非一時的で有形の記憶媒体に向けられることが理解されるべきである。ディスク及びディスクは、本願で使用される場合、コンパクト・ディスク（ＣＤ）、レーザー・ディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー・ディスク及びブルーレイ・ディスクを含み、ディスクは通常磁気的にデータを再生し、ディスクは光学的にレーザーでデータを再生する。上記の組み合わせもまた、コンピュータ読み取り可能な媒体の範囲内に含まれるべきである。

【0380】

命令は、１つ以上のデジタル信号プロセッサ（ＤＳＰ）、汎用マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル論理アレイ（ＦＰＧＡ）、又は他の同等の集積された又は個別的な論理回路などの１つ以上のプロセッサによって実行されてもよい。従って、本願で使用される「プロセッサ」という用語は、前述の構造の何れか、又は本願で説明された技術の実現に適した他の任意の構造を指す可能性がある。更に、幾つかの態様において、本願で説明される機能は、符号化及び復号化のために構成される専用のハードウェア及び／又はソフトウェア・モジュール内で提供されてもよく、又は組み合わせられたコーデックに組み込まれてもよい。また、この技術は、１つ以上の回路又は論理素子で完全に実現されることが可能である。

【0381】

本開示の技術は、ワイヤレス・ハンドセット、集積回路（ＩＣ）、又は一組のＩＣ（例えば、チップ・セット）を含む、広範な種類のデバイス又は装置で実現されてもよい。開示される技術を実行するように構成されるデバイスの機能的側面を強調するために、種々のコンポーネント、モジュール、又はユニットが本開示で説明されているが、必ずしも異なるハードウェア・ユニットによる実現を必要としない。むしろ、上述のように、種々のユニットは、コーデック・ハードウェア・ユニット内で組み合わされてもよく、又は、適切なソフトウェア及び／又はファームウェアと共に、上述したような１つ以上のプロセッサを含む、相互運用性のあるハードウェア・ユニットの集合によって提供されてもよい。

【0382】

幾つかの実施形態が本開示において提供されてきたが、開示されたシステム及び方法は、本開示の精神又は範囲から逸脱することなく、他の多くの特定の形態で具現化され得ることが理解されるべきである。本実施例は、例示的であって限定的ではないものと考えられるべきであり、その意図は、本願の所与の詳細に限定されるものではない。例えば、種々の要素又は構成要素は、別のシステムと組み合わせられ又は統合される可能性があり、或いは特定の特徴が省略され、或いは実装されない可能性がある。

【0383】

更に、様々な実施形態において個別的又は別個に説明及び図示された技術、システム、サブシステム、及び方法は、本開示の範囲から逸脱することなく、他のシステム、モジュール、技術、又は方法と組み合わせられ又は統合されることが可能である。互いに結合され、又は直接的に結合され、又は通信するように図示又は議論される他のアイテムは、電気的、機械的、又は他の方法であるかによらず、何らかのインターフェース、デバイス、又は中間構成要素を介して間接的に結合され、又は通信することが可能である。変更、置換、及び代替の他の例は、当業者によって確認可能であり、本願で開示される精神及び範囲から逸脱することなく行われることが可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】