特許 7563228 情報処理プログラム、情報処理方法および情報処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-30

(45)【発行日】2024-10-08

(54)【発明の名称】情報処理プログラム、情報処理方法および情報処理装置

(51)【国際特許分類】

   G06N 99/00 20190101AFI20241001BHJP

【ＦＩ】

G06N99/00 180

【請求項の数】 5

(21)【出願番号】P 2021027815

(22)【出願日】2021-02-24

(65)【公開番号】P2022129207

(43)【公開日】2022-09-05

【審査請求日】2023-11-09

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】山口 純平

(72)【発明者】

【氏名】古川 和快

【審査官】千葉 久博

(56)【参考文献】

【文献】特開２０２０－１４９５２３（ＪＰ，Ａ）

【文献】特開２０２０－７１８７７（ＪＰ，Ａ）

【文献】特開２０１９－７９２２５（ＪＰ，Ａ）

【文献】特表２０２０－５２１２３５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ９９／００

(57)【特許請求の範囲】

【請求項1】

シングルスピンフリップを行うアニーリング計算機を用いて最短ベクトル問題の求解を実行する情報処理装置に、
多次元の整数ベクトルである基底ベクトルが与えられた最短ベクトル問題を所定個の各範囲に分割し、
前記各範囲それぞれについて、前記基底ベクトルに含まれる各変数のうち特定変数の線形和を遷移させる特定項を生成し、前記シングルスピンフリップのハミルトニアンに前特定項を追加した疑似マルチスピンフリップのハミルトニアンを生成する、
処理を実行させることを特徴とする情報処理プログラム。

【請求項2】

前記生成する処理は、
前記各範囲に対応する各ハミルトニアンに各特定項を追加する際に、前記各範囲の最後の基底ベクトルの係数を１以上とする制約を順守して前記特定項を追加して、前記各範囲に対応する各疑似マルチスピンフリップのハミルトニアンを生成する、ことを特徴とする請求項１に記載の情報処理プログラム。

【請求項3】

前記各範囲に対応する各疑似マルチスピンフリップのハミルトニアンを、前記シングルスピンフリップを行うアニーリング計算機に出力し、
前記アニーリング計算機から、前記各範囲に対応する最小解を取得し、
取得した各最小解のうち最小の値を、前記最短ベクトル問題の求解結果に選択する、
処理を前記情報処理装置に実行させることを特徴とする請求項１または２に記載の情報処理プログラム。

【請求項4】

シングルスピンフリップを行うアニーリング計算機を用いて最短ベクトル問題の求解を実行する情報処理装置が、
多次元の整数ベクトルである基底ベクトルが与えられた最短ベクトル問題を所定個の各範囲に分割し、
前記各範囲それぞれについて、前記基底ベクトルに含まれる各変数のうち特定変数の線形和を遷移させる特定項を生成し、前記シングルスピンフリップのハミルトニアンに前特定項を追加した疑似マルチスピンフリップのハミルトニアンを生成する、
処理を実行することを特徴とする情報処理方法。

【請求項5】

シングルスピンフリップを行うアニーリング計算機を用いて最短ベクトル問題の求解を実行する情報処理装置において、
多次元の整数ベクトルである基底ベクトルが与えられた最短ベクトル問題を所定個の各範囲に分割する分割部と、
前記各範囲それぞれについて、前記基底ベクトルに含まれる各変数のうち特定変数の線形和を遷移させる特定項を生成し、前記シングルスピンフリップのハミルトニアンに前特定項を追加した疑似マルチスピンフリップのハミルトニアンを生成する生成部と、
を有することを特徴とする情報処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理プログラム、情報処理方法および情報処理装置に関する。

【背景技術】

【0002】

バイナリの多変数２次多項式で表されるハミルトニアンの最小値の計算手法として、シングルスピンフリップとマルチスピンフリップとが知られている。シングルスピンフリップは、ある変数ｘ_ｉを「０から１」または「１から０」に反転させて最適解を探索するアニーリング計算を実行する手法であり、マルチスピンフリップは、ある複数の変数（ｘ_ｉ1，・・・，ｘ_ｉk）を同時に反転させてアニーリング計算を実行する手法である。

【0003】

近年では、格子暗号の安全性の根拠となる問題の１つである最短ベクトル問題（SVP：Shortest Vector Problem）について、アニーリング計算を行うアニーリング計算機でどの規模の問題まで解けるのかを評価することが行われている。例えば、ＳＶＰをアニーリング計算機で解く技術として、ＳＶＰをｎ個の範囲に分割してｎ個のハミルトニアンを生成し、それぞれの最小値をアニーリング計算機で求解を行う。そして、ｎ個の解のうち最も小さい解をＳＶＰの解とする技術が知られている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００９－２２３８４８号公報

【文献】特表２０１８－５２９１４２号公報

【文献】米国特許出願公開第２００９／０２９９９４７号明細書

【文献】米国特許出願公開第２０１８／０２１８２７９号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、マルチスピンフリップを行うアニーリング計算機は、大規模化や高速化のチューニングが実現されておらず、シングルスピンフリップを行うアニーリング計算機を使用することが一般的である。一方で、シングルスピンフリップを行うアニーリング計算機では、遷移先の候補が基底ベクトル１本の整数倍の加算だけであり、候補が少ないことから、局所解から抜け出せず、最小解の計算に膨大な時間を要したり、最小解を計算できないことがある。

【0006】

一つの側面では、シングルスピンフリップを行うアニーリング計算機を用いた最短ベクトル問題を効率的に求解することができる情報処理プログラム、情報処理方法および情報処理装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

第１の案では、情報処理プログラムは、シングルスピンフリップを行うアニーリング計算機を用いて最短ベクトル問題の求解を実行する情報処理装置に、多次元の整数ベクトルである基底ベクトルが与えられた最短ベクトル問題を所定個の各範囲に分割し、前記各範囲それぞれについて、前記基底ベクトルに含まれる各変数のうち特定変数の線形和を遷移させる特定項を生成し、前記シングルスピンフリップのハミルトニアンに前特定項を追加した疑似マルチスピンフリップのハミルトニアンを生成する、処理を実行させることを特徴とする。

【発明の効果】

【0008】

一実施形態によれば、シングルスピンフリップを行うアニーリング計算機を用いた最短ベクトル問題を効率的に求解することができる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施例１にかかる情報処理装置を説明する図である。

【図2】図２は、シングルスピンフリップのハミルトニアンを説明する図である。

【図3】図３は、シングルスピンフリップのハミルトニアンの問題点を説明する図である。

【図4】図４は、マルチスピンフリップを説明する図である。

【図5】図５は、実施例１にかかる情報処理装置の機能構成を示す機能ブロック図である。

【図6】図６は、係数行列の生成を説明する図である。

【図7】図７は、疑似マルチスピンフリップ項の生成を説明する図である。

【図8】図８は、疑似マルチスピンフリップ項の制約を説明する図である。

【図9】図９は、疑似マルチスピンフリップを実現するＭを説明する図である。

【図10】図１０は、疑似マルチスピンフリップを実現するＭを説明する図である。

【図11】図１１は、疑似マルチスピンフリップを実現するＭの選択例を説明する図である。

【図12】図１２は、ハミルトニアンの生成を説明する図である。

【図13】図１３は、最短ベクトル問題の求解処理の流れを示すシーケンス図である。

【図14】図１４は、具体的な問題設定を説明する図である。

【図15】図１５は、具体的な問題の求解例を説明する図である。

【図16】図１６は、具体的な問題の求解例を説明する図である。

【図17】図１７は、疑似マルチスピンフリップ項の別例を説明する図である。

【図18】図１８は、ハードウェア構成例を説明する図である。

【発明を実施するための形態】

【0010】

以下に、本願の開示する情報処理プログラム、情報処理方法および情報処理装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、各実施例は、矛盾のない範囲内で適宜組み合わせることができる。

【実施例1】

【0011】

［情報処理装置の説明］
図１は、実施例１にかかる情報処理装置１０を説明する図である。図１に示すように、情報処理装置１０は、格子暗号の安全性の根拠となる問題の１つである最短ベクトル問題を求解するコンピュータ装置の一例であり、シングルスピンフリップを行うアニーリング計算機５０と接続される。

【0012】

情報処理装置１０は、ＳＶＰをｎ個の範囲（範囲１から範囲ｎ）に分割してｎ個のハミルトニアンを生成し、各ハミルトニアンをアニーリング計算機５０に入力し、アニーリング計算機５０からｎ個の解を取得し、最も小さい解をＳＶＰの解とする。ここで、情報処理装置１０は、ｎ次元の整数ベクトル「ｂ_１，・・・，ｂ_ｎ」が与えられたとき、ＳＶＰの関数を式（１）にように定義するが、分割する理由は（ｘ_１，・・・，ｘ_ｎ）≠（０，・・・，０）を達成するためである。

【0013】

【数1】

【0014】

ここで、アニーリング計算で用いられるシングルスピンフリップとマルチスピンフリップとについて説明する。図２は、シングルスピンフリップのハミルトニアンを説明する図である。図２では、整数変数をバイナリ変数に変換した基本的なハミルトニアンの生成手法を用いて説明する。図２に示すように、ベクトルｂ_１とベクトルｂ_２で図１に示した範囲２のハミルトニアンを生成する。つまり、式（ａ）に示すバイナリに変換した「ｘ_１」と「ｘ_２」に対して、式（ｂ）に示すハミルトニアンを生成することができる。

【0015】

次に、このハミルトニアンを用いたシングルスピンフリップのアニーリング計算について説明する。図３は、シングルスピンフリップのアニーリング計算の問題点を説明する図である。図３に示すように、図２と同様、ベクトルｂ_１とベクトルｂ_２を用いてハミルトニアンＨを生成したとする。なお、Ｈにおける変数（ｘ_１，１，ｘ_１，２，ｘ_１，３，ｘ_１，４，ｘ_２，１，ｘ_２，２）のそれぞれは０と仮定した場合、ｖ＝ｂ_２の点を表す。

【0016】

このような状態で、各変数を１ビットフリップさせた先が図３の表（ａ）内に示されており、その遷移先が図３の（ｂ）に示される。具体的には、「ｘ_１，１」を１ビットフリップさせたときの遷移先の候補が「ｖ＋ｂ_１」、「ｘ_１，２」を１ビットフリップさせたときの遷移先の候補が「ｖ＋２ｂ_１」、「ｘ_１，３」を１ビットフリップさせたときの遷移先の候補が「ｖ－ｂ_１」となる。同様に、「ｘ_１，４」を１ビットフリップさせたときの遷移先の候補が「ｖ－２ｂ_１」、「ｘ_２，１」を１ビットフリップさせたときの遷移先の候補が「ｖ＋ｂ_２」、「ｘ_２，３」を１ビットフリップさせたときの遷移先の候補が「ｖ＋２ｂ_２」となる。しかし、図３の（ｂ）に示す通り、これらの遷移先は、すべて「ｖ＝ｂ_２」より長い（原点から距離が長い）。すなわち、シングルスピンフリップでは、ハミルトニアンが小さくなる方向に遷移できず、局所解に留まり、最小解が計算できない恐れがある。

【0017】

次に、マルチスピンフリップについて説明する。図４は、マルチスピンフリップを説明する図である。ここでは、同じハミルトニアンＨを用いた２スピンフリップを例にして説明する。各変数を２スピンフリップさせた先が図４の表（ｃ）内に示されており、その遷移先が図４の（ｄ）に示される。シングルスピンフリップで遷移できる点に加えて、遷移先が増えており、特に、シングルスピンフリップでは遷移できない「ｂ_１」と「ｂ_２」の線形和も遷移できる。これによりハミルトニアンが小さくなる方向、特に最短ベクトルである「ｖ－ｂ_１＋ｂ_２」に遷移が可能であり、シングルスピンフリップより優位である。しかし、マルチスピンフリップを行うアニーリング計算機は、大規模化や高速化のチューニングが実現されておらず、用途が限定される。

【0018】

そこで、実施例１では、シングルスピンフリップのアニーリング計算機を用いた最短ベクトル問題の求解手法を実現する。具体的には、情報処理装置１０は、多次元の整数ベクトルである基底ベクトルが与えられた最短ベクトル問題を所定個の各範囲に分割する。そして、情報処理装置１０は、各範囲それぞれについて、基底ベクトルに含まれる各変数のうち特定変数の線形和を遷移させる特定項を生成し、シングルスピンフリップのハミルトニアンに前特定項を追加した疑似マルチスピンフリップのハミルトニアンを生成する。すなわち、情報処理装置１０は、基底ベクトルの複数本数の線形和を遷移させる特定項を生成する。

【0019】

その後、情報処理装置１０は、各疑似マルチスピンフリップのハミルトニアンを、シングルスピンフリップを行うアニーリング計算機５０に出力し、アニーリング計算機５０から各範囲に対応する最小解を取得し、取得した各最小解のうち最小の値を、最短ベクトル問題の求解結果に選択する。なお、情報処理装置１０は、各範囲に対応する各ハミルトニアンに各特定項を追加する際に、各範囲の最後の基底ベクトルの係数を１以上とする制約を順守した特定項を追加することで、局所解に陥って最小解が計算できない可能性を低減できる。

【0020】

［情報処理装置１０の機能構成］
図５は、実施例１にかかる情報処理装置１０の機能構成を示す機能ブロック図である。図５に示すように、情報処理装置１０は、通信部１１、記憶部１２、制御部１３を有する。

【0021】

通信部１１は、他の装置との間の通信を制御する処理部であり、例えば通信インタフェースなどにより実現される。例えば、通信部１１は、アニーリング計算機５０との間で、各種データの送受信を実行する。

【0022】

記憶部１２は、プログラムや各種データを記憶する処理部であり、例えばメモリやハードディスクなどにより実現される。例えば、記憶部１２は、ＳＶＰの求解過程で算出される各種計算結果を記憶する。

【0023】

制御部１３は、情報処理装置１０全体を司る処理部であり、例えばプロセッサなどにより実現される。この制御部１３は、係数行列生成部１４、付与部１５、ハミルトニアン生成部１６を有する。なお、係数行列生成部１４、付与部１５、ハミルトニアン生成部１６は、プロセッサが有する電子回路やプロセッサが実行するプロセスなどにより実現される。

【0024】

（係数行列の生成）
係数行列生成部１４は、多次元の整数ベクトルである基底ベクトルが与えられた最短ベクトル問題を所定個の各範囲に分割し、各範囲について、ハミルトニアンを生成するための係数行列を生成する処理部である。図６は、係数行列の生成を説明する図である。図６に示すように、一例として、係数行列生成部１４は、手順１、手順２、手順３、手順４を実行することで、各範囲の各係数行列を生成する。

【0025】

具体的には、ｎ次元格子の基底ベクトルＢを「Ｂ＝（ｂ_１，・・・，ｂ_ｎ）（ｎ×ｎ行列）」、位置を表す整数ｉ（ｉ≦ｉ≦ｎ）、探索範囲を表す行列Ａ（ｉ×Ｎ行列）として説明する。この場合、係数行列生成部１４は、手順１として、「ベクトルＶに（ｉ×（Ｎ－１）ｉ）の零行列をセット」する。続いて、係数行列生成部１４は、手順２に示すｉおよびｊに対する各for文を繰り返すことで、「Ｖ［ｊ］［（Ｎ－１）×（ｊ－１）＋ｋ］＝Ａ［ｊ］［ｋ］」を生成する。さらに、係数行列生成部１４は、手順３で、「ｙに長さｉのゼロベクトルをセット」する。その後、係数行列生成部１４は、手順４のｉに対するfor文を繰り返すことで、「ｙ［ｊ］＝Ａ［ｊ］［Ｎ］」を生成する。

【0026】

（疑似マルチスピンフリップ）
付与部１５は、係数行列に疑似マルチスピンフリップの項を追加する処理部である。具体的には、付与部１５は、各範囲それぞれについて、基底ベクトルの複数本数の線形和を遷移させる特定項（疑似マルチスピンフリップの項）を生成し、シングルスピンフリップのハミルトニアンに特定項を追加する。このとき、付与部１５は、後述する制約を順守した特定項を生成して付与する。

【0027】

図７は、疑似マルチスピンフリップ項の生成を説明する図である。図７に示すように、一例として、付与部１５は、手順１、手順２を実行することで、マルチスピンフリップの項を生成する。ここでは、上記例に加えて、マルチスピンフリップを表す行列を行列Ｍ（ｉ×Ｍ行列）として説明する。上記例で説明すると、付与部１５は、手順１において、「ベクトルＶを、ｉ×｛（Ｎ－１）ｉ＋Ｍ｝行列に拡張」する。続いて、付与部１５は、手順２において、ｊおよびｋに対するfor文を繰り返すことで、「Ｖ［ｊ］［（ｉ－１）Ｎ＋ｋ］＝Ｍ［ｊ］［ｋ］」を生成する。

【0028】

ここで、疑似マルチスピンフリップ項の制約について説明する。図８は、範囲ｊの疑似マルチスピンフリップ項の制約を説明する図である。具体的には、制約として、（１）基底ベクトルｂ_１，・・・，ｂ_ｊ－１の係数は整数全体から自由に選択可能である一方で、（２）基底ベクトルｂ_ｊの係数は１以上の整数とする。すなわち、正の方向には制約はないが、負の方向には「１以上という」制約を設ける。この制約を満たさないと、ハミルトニアンの最小値が計算したいものと異なるようになる。

【0029】

例えば、図８に示すように、図１の範囲２のハミルトニアンに「±ｂ_１±ｂ_２」（順不同）の４つを追加することで、式（ｃ）に示すハミルトニアンＨを生成したとする。図４に示す（ｄ）の通り、計算したい計算上の最小値は、最短ベクトルを表す「－ｂ_１＋２ｂ_２」である。一方、このハミルトニアンＨは「ｘ_１，１＝１，ｙ_４＝１」かつ残りが全て０のとき最小値０を取るので、アニーリング計算ではこちらが計算される。つまり、最短ベクトルを正しく計算できない。これは、疑似マルチスピンフリップを適当に追加したことで、「ｂ_２の係数が１以上」という制約を違反するからである。

【0030】

したがって、範囲ｊのハミルトニアンの場合、ｂ_ｊの係数を負の方向に延ばさない範囲で疑似マルチスピンフリップの項を追加するために、制約として、「ハミルトニアンに疑似マルチスピンフリップの項（ｖ_１ｂ_１＋・・・＋ｖ_ｊｂ_ｊ）を追加するとき、「ｖ_ｊ」は０以上の整数」を設ける。

【0031】

（疑似マルチスピンフリップを表す行列Ｍの選択）
次に、上述した疑似マルチスピンフリップを表す行列Ｍの選択方法について説明する。図９と図１０は、疑似マルチスピンフリップを実現するＭを説明する図である。ここでは、疑似２スピンフリップを実現するＭを例にして説明する。図９に示すように、２本の基底ベクトルの線形和「ｘｂ_ｊ＋ｙｂ_ｋ」（ｘ、ｙは整数）に対応するフリップを加えるには、列ベクトル（０，・・・，０，ｘ，０，・・・，０，ｙ，０，・・・，０）の転置行列をＭに追加すればよい。すなわち、１つ追加すると、ハミルトニアン変数が１つ増えることとなる。なお、ｘは、第ｊ成分、ｙは、第ｋ成分となる。

【0032】

このときにおける係数ｘとｙの設定手法としては、ｘとｙの絶対値が小さくなるように設定すると、フリップ時に小さく遷移する動きとなり、ｘとｙの絶対値が大きくなるように設定すると、フリップ時に大きく遷移する動きとなり、どちらを用いるかは、アニーリング計算の状況により任意に設定することができる。例えば、点Ａでは、（ｘ，ｙ）＝（１，１）でフリップさせた場合より、（ｘ，ｙ）＝（－２，－２）でフリップさせた場合の方が、遷移先が原点に近くなる。逆に、点Ｂでは、（ｘ，ｙ）＝（－２，－２）でフリップさせた場合より、（ｘ，ｙ）＝（１，１）でフリップさせた場合の方が、遷移先が原点に近くなる。

【0033】

さらに、同じ列ベクトルを複数個追加することもできる。すなわち、加えた数だけ、「ｘｂ_ｊ＋ｙｂ_ｋ」の遷移が可能となる。

【0034】

上述した内容を一般化すると、図１０となる。図１０に示すように、疑似マルチスピンフリップを実現するために、任意の本数の基底ベクトルの線形和「ａ_１ｂ_１＋・・・＋ａ_ｊｂ_ｊ」（ａ_１，・・・，ａ_ｊは整数）に、対応する列ベクトル（ａ_１，・・・，ａ_ｊ，０，・・・，０）の転置行列をＭに追加すればよい。このときの係数の設定は、図９で説明した通り、アニーリング計算の状況により任意に設定する。

【0035】

ここで、上述した疑似マルチスピンフリップを表す行列Ｍの具体例を説明する。図１１は、疑似マルチスピンフリップを実現するＭの選択例を説明する図である。例えば、付与部１５は、範囲ｉのハミルトニアンに任意の「１≦ｊ＜ｋ≦ｉ」で「ｘｂ_ｊ＋ｙｂ_ｋ」の項を１つずつ追加した場合、図１１の（ａ）に示す行列Ｍを生成することができる。ただし、ｘ，ｙ＝１，－１でｋ＝ｉのときはｘ＝１，－１、ｙ＝１とし、図１１の（ａ）は、ｎ＝３，ｉ＝３のときの例である。なお、図１１の（ａ）で、ｘ，ｙ＝－２，－１，１，２（ただし、ｋ＝ｉのときｙ＝１，２）としてもよい。

【0036】

また、追加する変数を１つずつではなく２つ以上とすることもできる。例えば、ｎ＝３，ｉ＝３のときを例にすると、図１１の（ｂ）のように行列Ｍを生成することができる。この結果、例えば２回連続で「ｂ_１＋ｂ_２」の遷移が可能となる。

【0037】

（ハミルトニアンの生成）
図５に戻り、ハミルトニアン生成部１６は、各範囲それぞれについて、シングルスピンフリップのハミルトニアンに、付与部１５により生成された特定項（疑似マルチスピンフリップの項）を追加した疑似マルチスピンフリップのハミルトニアンを生成する処理部である。具体的には、ハミルトニアン生成部１６は、係数行列からハミルトニアンを生成する。

【0038】

図１２は、ハミルトニアンの生成を説明する図である。図１２に示すように、ハミルトニアン生成部１６は、手順１から手順５を実行することで、ＳＶＰのハミルトニアンに、疑似的にマルチスピンフリップを実行する項を追加したハミルトニアンを生成する。例えば、ハミルトニアン生成部１６は、手順１において、ベクトル「Ｂ_ｉ＝（ｂ_１，・・・，ｂ_ｉ）」を生成し、手順２において、付与部１５で生成された「Ｖ」と「Ｂ_ｉ」とを乗算した「Ｃ＝Ｂ_ｉＶ」を生成する。

【0039】

続いて、ハミルトニアン生成部１６は、手順３で手順２の「Ｃ」と「Ｃの転置行列」とを乗算した「Ｗ」を生成し、手順４でベクトルｂを定義し、手順５で変数ｃを定義する。この結果、ハミルトニアン生成部１６は、範囲ｉのハミルトニアンＨとして、図１２の式（ｄ）に示すハミルトニアンＨを定義することができる。なお、式（ｄ）におけるｘは、長さ「ｉ（Ｎ－１）＋ｍ」のバイナリ変数ベクトルとする。ただし、ｍは行列Ｍの列の数とする。

【0040】

その後、ハミルトニアン生成部１６は、各範囲のハミルトニアンＨをアニーリング計算機５０に送信してＳＶＰの求解を指示する。そして、ハミルトニアン生成部１６は、アニーリング計算機５０から各範囲の最小解を取得し、そのうち最小の値である最小解を最終的な解として、記憶部１２に格納したり、ディスプレイ等に表示したり、管理者端末に送信したりする。

【0041】

［処理の流れ］
図１３は、最短ベクトル問題の求解処理の流れを示すシーケンス図である。図１３に示すように、情報処理装置１０は、ｎ次元のＳＶＰを所定範囲に分割し（Ｓ１０１）、分割した各範囲についてＳ１０２からＳ１０４を実行する。

【0042】

すなわち、情報処理装置１０は、探索範囲を表す係数行列Ａを生成し（Ｓ１０２）、係数行列Ａを用いて、疑似マルチスピンフリップを表す行列Ｍ（追加対象の項）を生成し（Ｓ１０３）、疑似マルチスピンフリップの項Ｍを追加したハミルトニアンＨを生成する（Ｓ１０４）。

【0043】

その後、情報処理装置１０は、各範囲に対応するｎ個のハミルトニアンを含む求解要求をアニーリング計算機５０に送信する（Ｓ１０５とＳ１０６）。そして、アニーリング計算機５０は、各ハミルトニアンの求解処理を実行し（Ｓ１０７）、ｎ個の最小解である求解結果を情報処理装置１０に応答する（Ｓ１０８とＳ１０９）。

【0044】

そして、情報処理装置１０は、取得したｎ個の最小解のうち最小の解を、最短ベクトル問題の最小解に選択する（Ｓ１１０）。

【0045】

ここで、図１４から図１６を用いて、上記処理の具体例を説明する。図１４は、具体的な問題設定を説明する図である。図１５と図１６は、具体的な問題の求解例を説明する図である。図１４に示すように、基底ベクトルＢは３行３列の行列、ｉ＝３、探索範囲を表す行列Ａは５行３列の行列とし、疑似マルチスピンフリップを実現するＭには上述した図１１の（ａ）に示すＭを用いる。

【0046】

この状態で、図１５に示すように、情報処理装置１０は、図１４に示したｉ＝３および探索範囲を表す行列Ａを用いて、図６に示した手順１から手順４により、ベクトルＶとｙとを生成する。さらに、情報処理装置１０は、図７に示した手順１および手順２により、生成されたベクトルＶに、図１４に示した疑似マルチスピンフリップを実現するＭを追加したハミルトニアンを生成する。

【0047】

その後、情報処理装置１０は、図１２に示した手順１から手順５により、基底ベクトルＢやベクトルＶを用いて、行列Ｗとベクトルｂと変数ｃを算出する。そして、情報処理装置１０は、これらのＷ、ｂ、ｃを用いてハミルトニアンを生成する。

【0048】

［効果］
上述したように、情報処理装置１０は、最短ベクトル問題の制約条件には最大値または最小値がないことを利用して、「基底ベクトルｂ_１，・・・ｂ_ｎ」内のある線形和だけ遷移させる項」を最短ベクトル問題の制約条件の範囲内で追加したハミルトニアンを生成する。これにより、情報処理装置１０は、シングルスピンフリップのアニーリング計算機５０で実質、複数個の変数分の遷移を実現することができる。

【0049】

したがって、情報処理装置１０は、シングルスピンフリップのアニーリング計算機５０を使って、より大きな最短ベクトル問題をより高速に解けるようなハミルトニアンを生成することができ、最短ベクトル問題を効率的に求解することができる。

【0050】

ここで、４０次元格子の最短ベクトル問題を用いた実験例を説明する。例えば、SVP Challengeの４０次元seed＝0の格子を生成しLLL－0.99を実施する。また、「ｉ＝３１，・・・，４０」に対して、一般的なシングルスピンフリップと実施例１による手法とのそれぞれについて、それぞれで１０個ずつのハミルトニアンを生成し、シングルスピンフリップ用のアニーリング計算機で求解した。ただし、Ｍの条件として、「任意の１≦ｊ＜ｋ≦ｉに対して第ｊ成分が１または－１、第ｋ成分が１または－１でそれ以外が０である計４本の列ベクトルを生成（ただしｋ＝ｉのときは第ｋ成分は１の２本）し、Ｍの最後の列に付け足す」こととし、結果として、Ｍは「ｉ×２（ｉ－１）^２」行列となる。

【0051】

このような状態において、１０個のハミルトニアンの最小解の計算にかかった時間の合計を比較した。一般的なシングルスピンフリップのハミルトニアンを用いた場合は求解に６８７秒かかるところを、実施例１の手法を用いることで、１３．８秒に短縮することができ、約５０倍の高速化を実現することができた。

【実施例2】

【0052】

さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。

【0053】

［数値等］
上記実施例で用いた数値例、行列、各種変数等は、あくまで一例であり、任意に変更することができる。また、シーケンス図で説明した処理の流れも矛盾のない範囲内で適宜変更することができる。

【0054】

［近似処理の導入］
上記実施例１の変形例として、複数の定数をひとまとめにできるenum型を用いた近似処理（近似enum）を導入することができる。図１７は、疑似マルチスピンフリップ項の別例を説明する図である。図１７に示すように、情報処理装置１０の係数行列生成部１４は、実施例１と同様の手法で各範囲の係数行列を生成する。

【0055】

次に、実施例１とは異なり、付与部１５は、近似処理を実行する。具体的には、付与部１５は、手順１において、基底ベクトルＢのＧＳＯ係数μ_ｊ，ｋ（１≦ｋ≦ｊ≦ｎ）を計算する。続いて、付与部１５は、手順２においてｊ、ｉ、ｌのfor文を繰り返し、手順３においてｊとｋのfor文を繰り返すことで、「ｙ［ｊ］＝ｙ［ｊ］－［μ_ｊ，ｋ×ｙ［ｋ］］」を生成する。

【0056】

その後、付与部１５は、行列Ｖに行列Ｍを連結する。具体的には、付与部１５は、手順１において、「ベクトルＶを、ｉ×｛（Ｎ－１）ｉ＋Ｍ｝行列に拡張」する。続いて、付与部１５は、手順２において、ｊおよびｋに対するfor文を繰り返すことで、「Ｖ［ｊ］［（ｉ－１）Ｎ＋ｋ］＝Ｍ［ｊ］［ｋ］」を生成する。

【0057】

そして、ハミルトニアン生成部１６は、実施例１と同じ手法により、ＳＶＰのハミルトニアンに、疑似的にマルチスピンフリップを実行する項を追加したハミルトニアンＨとして式（ｚ）を生成する。なお、式（ｚ）におけるｘは、長さ「ｉ（Ｎ－１）＋ｍ」のバイナリ変数とする。

【0058】

このようにすることで、情報処理装置１０は、近似処理を導入したハミルトニアンを生成することができ、汎用性の向上、処理の高速化が図れる。

【0059】

［システム］
上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

【0060】

また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散や統合の具体的形態は図示のものに限られない。つまり、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。

【0061】

さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

【0062】

［ハードウェア］
図１８は、ハードウェア構成例を説明する図である。図１８に示すように、情報処理装置１０は、通信装置１０ａ、ＨＤＤ（Hard Disk Drive）１０ｂ、メモリ１０ｃ、プロセッサ１０ｄを有する。また、図１８に示した各部は、バス等で相互に接続される。

【0063】

通信装置１０ａは、ネットワークインタフェースカードなどであり、他の装置との通信を行う。ＨＤＤ１０ｂは、図５に示した機能を動作させるプログラムやＤＢを記憶する。

【0064】

プロセッサ１０ｄは、図５に示した各処理部と同様の処理を実行するプログラムをＨＤＤ１０ｂ等から読み出してメモリ１０ｃに展開することで、図５等で説明した各機能を実行するプロセスを動作させる。例えば、このプロセスは、情報処理装置１０が有する各処理部と同様の機能を実行する。具体的には、プロセッサ１０ｄは、係数行列生成部１４、付与部１５、ハミルトニアン生成部１６等と同様の機能を有するプログラムをＨＤＤ１０ｂ等から読み出す。そして、プロセッサ１０ｄは、係数行列生成部１４、付与部１５、ハミルトニアン生成部１６等と同様の処理を実行するプロセスを実行する。

【0065】

このように、情報処理装置１０は、プログラムを読み出して実行することで解析方法を実行する情報処理装置として動作する。また、情報処理装置１０は、媒体読取装置によって記録媒体から上記プログラムを読み出し、読み出された上記プログラムを実行することで上記した実施例と同様の機能を実現することもできる。なお、この他の実施例でいうプログラムは、情報処理装置１０によって実行されることに限定されるものではない。例えば、他のコンピュータまたはサーバがプログラムを実行する場合や、これらが協働してプログラムを実行するような場合にも、本発明を同様に適用することができる。

【0066】

このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ－ＲＯＭ、ＭＯ（Magneto－Optical disk）、ＤＶＤ（Digital Versatile Disc）などのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することができる。

【符号の説明】

【0067】

１０ 情報処理装置
１１ 通信部
１２ 記憶部
１３ 制御部
１４ 係数行列生成部
１５ 付与部
１６ ハミルトニアン生成部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】