特許 7563285 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-30

(45)【発行日】2024-10-08

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241001BHJP

   H01L 25/18 20230101ALI20241001BHJP

   H01L 23/28 20060101ALI20241001BHJP

【ＦＩ】

H01L25/04 C

H01L23/28 K

【請求項の数】 9

(21)【出願番号】P 2021071710

(22)【出願日】2021-04-21

(65)【公開番号】P2022166479

(43)【公開日】2022-11-02

【審査請求日】2023-12-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100136098

【弁理士】

【氏名又は名称】北野 修平

(74)【代理人】

【識別番号】100137246

【弁理士】

【氏名又は名称】田中 勝也

(72)【発明者】

【氏名】中村 龍之介

【審査官】秋山 直人

(56)【参考文献】

【文献】特開２０１４－１７９３７６（ＪＰ，Ａ）

【文献】国際公開第２０１４／０８３７１７（ＷＯ，Ａ１）

【文献】特開２００６－１４０３１７（ＪＰ，Ａ）

【文献】特開平０８－０３１９６７（ＪＰ，Ａ）

【文献】特開平０９－２１１２１０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／２８

(57)【特許請求の範囲】

【請求項1】

板状であって、厚さ方向に貫通する第１貫通孔を有し、厚さ方向の一方に位置する第１の面を含むベース板と、
回路パターンを含み、前記第１の面上に配置される基板と、
前記回路パターン上に配置される半導体チップと、
前記第１の面に対向する第２の面を含み、前記基板の外周を取り囲むよう前記第１の面上に配置される枠体と、
前記枠体に取り付けられ、前記回路パターンと電気的に接続される端子と、を備え、
前記枠体は、前記ベース板の厚さ方向に貫通し、前記第１の面上に配置された状態で、前記第１貫通孔の位置と一致するように配置される第２貫通孔を有し、
前記枠体は、前記第２貫通孔に取り付けられ、前記ベース板の厚さ方向に貫通する第３貫通孔を有する金属製の環状部材を含み、
前記環状部材は、
前記第２貫通孔内に配置される第１領域と、
前記第２の面から突出する第２領域と、を含み、
前記第２領域の外径面は、先端に近づくにしたがって外径が小さくなっており、
前記第２領域の外径面の最小の直径Ｄ_２は、前記第１貫通孔の直径Ｄ_１よりも小さく、
前記第２領域の外径面の最大の直径Ｄ_３は、前記第１貫通孔の直径Ｄ_１よりも大きく、
前記ベース板の厚さ方向において、前記第１貫通孔を構成する第１側壁面のうちの前記第１の面側の端部は、前記第２領域の外径面と接触しており、
前記環状部材の前記第１の面側の端部は、前記第１貫通孔内にある、半導体装置。

【請求項2】

前記第２領域の外径面は、テーパ状である、請求項１に記載の半導体装置。

【請求項3】

前記第１貫通孔の直径Ｄ_１と前記第２領域の外径面の最小の直径Ｄ_２の差は、０．５ｍｍ以上１ｍｍ以下である、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第１貫通孔の直径Ｄ_１と前記第２領域の外径面の最大の直径Ｄ_３の差は、２ｍｍ以上である、請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

前記回路パターンは、前記端子の一部が溶融して前記端子と接合されている、請求項１から請求項４のいずれか１項に記載の半導体装置。

【請求項6】

前記半導体チップは、ＳｉＣ、ＧａＮおよびＳｉのうちの少なくともいずれか一つから構成される半導体層を含む、請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

前記ベース板は、厚さ方向に見て矩形状であり、
前記第１貫通孔は、矩形状の前記ベース板の４隅に対応して４つ設けられており、
前記第２貫通孔は、４つの前記第１貫通孔に対応するように４つ設けられており、
前記環状部材は、４つの前記第２貫通孔に対応するように４つ取り付けられている、請求項１から請求項６のいずれか１項に記載の半導体装置。

【請求項8】

４つの前記環状部材の前記第２の面から突出する突出量は、均等である、請求項７に記載の半導体装置。

【請求項9】

４つの前記環状部材のうち少なくとも１つの前記第２の面から突出する突出量は、他の前記環状部材の前記第２の面から突出する突出量と異なる、請求項７に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関するものである。

【背景技術】

【0002】

パワーモジュールにおいて、電子部品が設けられた回路基板と、回路基板の熱を除去するためのヒートシンクと、ヒートシンクとの間に回路基板を介装したケーシングとを備える場合がある（例えば、特許文献１参照）。ケーシングは、ヒートシンクを支持する支持部材と、支持部材を保持するケーシング本体とを含む。特許文献１によると、支持部材に形成された第１ネジ挿通孔と、ケーシング本体に形成された第２ネジ挿通孔が同一軸線上に並ぶこととして、相手材に対する取り付けを容易にするとある。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－１６３９１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

半導体装置の製造時においては、端子（バスバー）と基板の回路パターンとが接合される。ここで、端子と回路パターンとの接合が不十分であったり、接合時に半導体装置を構成する各部品に過大な応力が負荷されると、結果的に半導体装置としての信頼性の低下を招くことなる。

【0005】

そこで、信頼性の向上を図ることができる半導体装置を提供することを目的の１つとする。

【課題を解決するための手段】

【0006】

本開示に従った半導体装置は、板状であって、厚さ方向に貫通する第１貫通孔を有し、厚さ方向の一方に位置する第１の面を含むベース板と、回路パターンを含み、第１の面上に配置される基板と、回路パターン上に配置される半導体チップと、第１の面に対向する第２の面を含み、基板の外周を取り囲むよう第１の面上に配置される枠体と、枠体に取り付けられ、回路パターンと電気的に接続される端子と、を備える。枠体は、ベース板の厚さ方向に貫通し、第１の面上に配置された状態で、第１貫通孔の位置と一致するように配置される第２貫通孔を有する。枠体は、第２貫通孔に取り付けられ、ベース板の厚さ方向に貫通する第３貫通孔を有する金属製の環状部材を含む。環状部材は、第２貫通孔内に配置される第１領域と、第２の面から突出する第２領域と、を含む。第２領域の外径面は、先端に近づくにしたがって外径が小さくなっている。第２領域の外径面の最小の直径Ｄ_２は、第１貫通孔の直径Ｄ_１よりも小さい。第２領域の外径面の最大の直径Ｄ_３は、第１貫通孔の直径Ｄ_１よりも大きい。ベース板の厚さ方向において、第１貫通孔を構成する第１側壁面のうちの第１の面側の端部は、第２領域の外径面と接触している。環状部材の第１の面側の端部は、第１貫通孔内にある。

【発明の効果】

【0007】

上記半導体装置によれば、信頼性の向上を図ることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施の形態１における半導体装置の概略斜視図である。

【図2】図２は、図１に示す半導体装置をベース板の厚さ方向に見た場合の概略平面図である。

【図3】図３は、図１に示す半導体装置を組み立てる前の分解斜視図である。

【図4】図４は、図１に示す半導体装置を組み立てる前の分解側面図である。

【図5】図５は、図１に示す半導体装置の一部を示す概略断面図である。

【図6】図６は、環状部材の拡大断面図である。

【図7】図７は、図１に示す実施の形態１における半導体装置の製造方法の代表的な工程を示すフローチャートである。

【図8】図８は、枠体をベース板上に載置した状態の一部を示す概略断面図である。

【図9】図９は、圧入に要する力と圧入量との関係を示すグラフである。

【図10】図１０は、実施の形態２における半導体装置の一部を示す概略断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る半導体装置は、板状であって、厚さ方向に貫通する第１貫通孔を有し、厚さ方向の一方に位置する第１の面を含むベース板と、回路パターンを含み、第１の面上に配置される基板と、回路パターン上に配置される半導体チップと、第１の面に対向する第２の面を含み、基板の外周を取り囲むよう第１の面上に配置される枠体と、枠体に取り付けられ、回路パターンと電気的に接続される端子と、を備える。枠体は、ベース板の厚さ方向に貫通し、第１の面上に配置された状態で、第１貫通孔の位置と一致するように配置される第２貫通孔を有する。枠体は、第２貫通孔に取り付けられ、ベース板の厚さ方向に貫通する第３貫通孔を有する金属製の環状部材を含む。環状部材は、第２貫通孔内に配置される第１領域と、第２の面から突出する第２領域と、を含む。第２領域の外径面は、先端に近づくにしたがって外径が小さくなっている。第２領域の外径面の最小の直径Ｄ_２は、第１貫通孔の直径Ｄ_１よりも小さい。第２領域の外径面の最大の直径Ｄ_３は、第１貫通孔の直径Ｄ_１よりも大きい。ベース板の厚さ方向において、第１貫通孔を構成する第１側壁面のうちの第１の面側の端部は、第２領域の外径面と接触している。環状部材の第１の面側の端部は、第１貫通孔内にある。

【0010】

半導体装置の製造時においては、まず、端子が取り付けられた枠体と半導体チップを搭載した回路パターンを有する基板を接合したベース板とを準備し、ベース板に枠体を接着した後、端子と回路パターンとを接合する方法が採用される場合がある。特に、車載用等、半導体装置の高い信頼性が求められる場合には、端子と回路パターンとを確実に接合する必要があり、超音波接合が採用される場合がある。この超音波接合を行う場合において、端子と回路パターンとが接触する領域に超音波接合ツールを押し当てる際に、端子と回路パターンとの位置関係、特に高さに関する位置関係を適切にしておく必要がある。すなわち、端子と回路パターンとの距離を高精度に位置決めすることが求められる。この距離の精度が低いと、接合強度が弱くなったり、ベース板や枠体に過大な応力が負荷されるおそれがある。そうすると、端子と回路パターンとの接合強度の低下、ベース板や枠体へ負荷される応力により半導体装置の信頼性の低下を招くおそれがある。ここで、半導体装置を構成する各部品には、それぞれ寸法の誤差があり、各部品を取り付けていくと、その誤差が累積されることなる。さらに超音波接合時におけるベース板の反り等の影響も考慮すると、各部品の寸法を高精度に仕上げる手法で、高精度な位置決めを行うことは困難である。

【0011】

本開示の半導体装置によると、第２貫通孔内に配置される第１領域と、第２の面から突出する第２領域と、を含む環状部材が枠体に取り付けられている。そして、第２領域の外径面は、先端に近づくにしたがって外径が小さくなっている。また、第２領域の外径面の最小の直径Ｄ_２は、第１貫通孔の直径Ｄ_１よりも小さい。また、第２領域の外径面の最大の直径Ｄ_３は、第１貫通孔の直径Ｄ_１よりも大きい。したがって、環状部材の第２領域をベース板の第１貫通孔内にある状態として、枠体をベース板に押し当てて圧入していき、端子と回路パターンとの距離を適切な距離とすることが容易となる。この場合、第２領域の外径面は、先端に近づくにしたがって外径が小さくなっているため、この圧入量を調整して、接合前の端子と回路パターンとの位置決めを高精度に行うことができる。その後、端子と回路パターンとを接合することにより、ベース板および枠体に過大な応力が負荷されることを抑制しながら、端子と回路パターンとの適切な接合を行うことができる。その結果、このような半導体装置は、信頼性の向上を図ることができる。

【0012】

上記半導体装置において、第２領域の外径面は、テーパ状であってもよい。このようにすることにより、より確実に環状部材を第１貫通孔内に圧入させて、端子と回路パターンとの接合を確実に行うことができる。

【0013】

上記半導体装置において、第１貫通孔の直径Ｄ_１と第２領域の外径面の最小の直径Ｄ_２の差は、０．５ｍｍ以上１ｍｍ以下であってもよい。このようにすることにより、上記半導体装置の製造時において、第２領域の外径面と第１貫通孔を構成する側壁面との干渉を抑制して、突出した第２領域を含む環状部材を第１貫通孔内に挿入しやすくすることができる。したがって、より容易に上記半導体装置を製造することができる。

【0014】

上記半導体装置において、第１貫通孔の直径Ｄ_１と第２領域の外径面の最大の直径Ｄ_３の差は、２ｍｍ以上であってもよい。このようにすることにより、第１貫通孔を構成する側壁面のうちの第１の面側の端部と第２領域の外径面とを接触しやすくすることができる。したがって、より確実に上記半導体装置を製造することができる。

【0015】

上記半導体装置において、回路パターンは、端子の一部が溶融して端子と接合されていてもよい。このような接合は、例えば、超音波接合により行うことができる。したがって、接着剤や接合材を用いることなく、確実に端子と回路パターンとを電気的に接続することができる。

【0016】

上記半導体装置において、半導体チップは、ＳｉＣ（炭化珪素）、ＧａＮ（窒化ガリウム）およびＳｉ（シリコン）のうちの少なくともいずれか一つから構成される半導体層を含んでもよい。半導体チップが、ＳｉＣまたはＧａＮから構成される半導体層を含むことにより、半導体チップを、ワイドバンドギャップ半導体チップとして利用することができる。また、半導体チップが、Ｓｉから構成される半導体層を含むことにより、汎用性の高いものとすることができる。

【0017】

上記半導体装置において、ベース板は、厚さ方向に見て矩形状であってもよい。第１貫通孔は、矩形状のベース板の４隅に対応して４つ設けられていてもよい。第２貫通孔は、４つの第１貫通孔に対応するように４つ設けられていてもよい。環状部材は、４つの第２貫通孔に対応するように４つ取り付けられていてもよい。このようにすることにより、矩形状のベース板を含む半導体装置において、４つの環状部材、４つの第１貫通孔および４つの第２貫通孔により、端子と回路パターンとの接合状態をより適切にすることができる。したがって、より信頼性の高い半導体装置とすることができる。

【0018】

上記半導体装置において、４つの環状部材の第２の面から突出する突出量は、均等であってもよい。このようにすることにより、それぞれの環状部材を均等に圧入することができる。

【0019】

上記半導体装置において、４つの環状部材のうち少なくとも１つの第２の面から突出する突出量は、他の環状部材の第２の面から突出する突出量と異なってもよい。このようにすることにより、最も突出する環状部材を対応する第１貫通孔内に配置した後、これを基準として、他の環状部材を他の第１貫通孔内に配置することが容易となる。したがって、より容易に上記半導体装置を製造することができる。

【0020】

［本開示の実施形態の詳細］
次に、本開示の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

【0021】

（実施の形態１）
本開示の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１における半導体装置の概略斜視図である。図２は、図１に示す半導体装置をベース板の厚さ方向に見た場合の概略平面図である。図３は、図１に示す半導体装置を組み立てる前の分解斜視図である。図４は、図１に示す半導体装置を組み立てる前の分解側面図である。図５は、図１に示す半導体装置の一部を示す概略断面図である。図５は、図２中のＶ－Ｖで切断した場合の概略断面図であり、後述する環状部材を含む領域の概略断面図である。

【0022】

図１、図２、図３、図４および図５を参照して、実施の形態１における半導体装置１１ａは、ベース板１２と、ベース板１２上に配置される枠体１３と、ベース板１２上に配置される基板１７ａ，１７ｂと、板状の端子（バスバー）１９ａ，１９ｂ，１９ｃ，１９ｄと、コンデンサ１８ａ，１８ｂと、半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆと、プレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈと、を備える。ベース板１２および枠体１３によって、半導体装置１１ａに備えられるケース２０が構成される。ベース板１２および枠体１３によって構成されるケース２０内の空間３０には、図示しない樹脂が充填される。樹脂の種類としては、たとえばエポキシ樹脂やシリコーンゲル、ウレタン樹脂が選択される。

【0023】

ベース板１２は、金属製である。ベース板１２は、たとえば銅製である。ベース板１２の表面には、ニッケル等のめっき処理が施されてもよい。ベース板１２の外形形状は、厚さ方向に見て、Ｘ方向に延びる辺を長辺とし、Ｙ方向に延びる辺を短辺とした矩形状である。基板１７ａ，１７ｂはそれぞれ、ベース板１２の厚さ方向の一方に位置する第１の面１２ａ上に図示しないはんだ等によって接合される。ベース板１２の厚さ方向の他方に位置する裏面１２ｂには、たとえば、放熱を効率的に行う放熱フィン（図示しない）等が取り付けられる場合がある。ベース板１２の厚さ方向および基板１７ａ，１７ｂの厚さ方向は、Ｚ方向である。なお、半導体装置１１ａの高さ方向については、Ｚ方向で示される。

【0024】

ベース板１２は、ベース板１２の厚さ方向に貫通する４つの第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆを有する。第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆはそれぞれ、矩形状のベース板１２の四隅に近い部分に設けられている。第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆを構成する第１側壁面１２ｇ，１２ｈ，１２ｉ，１２ｊはそれぞれ、Ｚ方向に沿って延びるストレート形状である。すなわち、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆはそれぞれ、ベース板１２の四つの角部に近い領域をＺ方向に真っ直ぐに貫通するように形成されている。第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆは、後述する第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄおよび第３貫通孔４２ａ，４２ｂ，４２ｃ，４２ｄを有する環状部材４１ａ，４１ｂ，４１ｃ，４１ｄと共に、例えば第３貫通孔４２ａ，４２ｂ，４２ｃ，４２ｄに図示しないボルトの胴部を収容するようにして、半導体装置１１ａを所定の設置個所に取り付ける際に有効に利用される。

【0025】

基板１７ａは、絶縁性を有する絶縁板１４ａと、導電性を有する回路パターン１６ａと、を有する。回路パターン１６ａは、絶縁板１４ａの上に配置される。基板１７ａは、絶縁板１４ａの上に回路パターン１６ａを積層した構成である。回路パターン１６ａは、複数の回路板から構成される。本実施形態においては、回路パターン１６ａは、第１回路板１５ａと、第２回路板１５ｂと、第３回路板１５ｃと、第４回路板１５ｄと、第５回路板１５ｅと、第６回路板１５ｆと、を含む。本実施形態においては、回路パターン１６ａは、銅配線である。基板１７ａと同様に、基板１７ｂは、絶縁性を有する絶縁板１４ｂと、銅配線である回路パターン１６ｂと、を有する。回路パターン１６ｂは、第７回路板１５ｇと、第８回路板１５ｈと、第９回路板１５ｉと、第１０回路板１５ｊと、第１１回路板１５ｋと、を含む。

【0026】

コンデンサ１８ａは、一方の電極と、他方の電極とを含む。一方の電極が、第５回路板１５ｅと接合され、他方の電極が、第６回路板１５ｆと接合される。コンデンサ１８ｂも同様に、一方の電極および他方の電極を含み、一方の電極が第１０回路板１５ｊと接合され、他方の電極が第１１回路板１５ｋと接合される。

【0027】

半導体チップ２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃは、第１回路板１５ａ上に配置される。半導体チップ２１ｄ，２１ｅ，２１ｆ，２２ｄ，２２ｅ，２２ｆは、第７回路板１５ｇ上に配置される。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆは、ワイドバンドギャップ半導体チップである。ワイドバンドギャップ半導体チップとは、バンドギャップがシリコンよりも大きい材質から構成される半導体層を動作層として有する半導体チップをいう。ワイドバンドギャップ半導体チップは、たとえば、炭化ケイ素、窒化ガリウムまたは酸化ガリウムから構成される半導体層を動作層として有する。このようなワイドバンドギャップ半導体チップは、絶縁破壊電圧が高く、ドリフト層の抵抗を小さくできることからオン抵抗を小さくすることができる。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆは、例えばショットキーバリアダイオード（ＳＢＤ）である。半導体チップ２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆは、例えば金属－酸化物－半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）である。

【0028】

枠体１３は、ベース板１２の第１の面１２ａから立ち上がり、ベース板１２の厚さ方向に見て、基板１７ａ，１７ｂの外周を取り囲むようにベース板１２に取り付けられる。枠体１３は、第１の面１２ａと対向する第２の面１３ｅを含む。枠体１３は、たとえば接着剤によりベース板１２に固定される。すなわち、ベース板１２の第１の面１２ａと枠体１３の第２の面１３ｅとが接着される。

【0029】

枠体１３は、第１壁部１３ａと、第２壁部１３ｂと、第３壁部１３ｃと、第４壁部１３ｄと、を含む。第１壁部１３ａと第２壁部１３ｂとは、ベース板１２の厚さ方向に見てベース板１２の短辺に対応する方向（Ｙ方向）において対向して配置される。第３壁部１３ｃと第４壁部１３ｄとは、ベース板１２の厚さ方向に見てベース板１２の長辺に対応する方向（Ｘ方向）において対向して配置される。枠体１３に含まれる第１壁部１３ａ、第２壁部１３ｂ、第３壁部１３ｃおよび第４壁部１３ｄはそれぞれ、第１の面１２ａに交差する方向に立ち上がる。具体的には、第１壁部１３ａ、第２壁部１３ｂ、第３壁部１３ｃおよび第４壁部１３ｄはそれぞれ、第１の面１２ａに対して垂直に立ち上がる。枠体１３は、第１壁部１３ａの内壁面２７ａと、内壁面２７ａに対向する第３壁部１３ｃの内壁面２７ｂと、内壁面２７ａおよび内壁面２７ｂと連なる第２壁部１３ｂの内壁面２７ｃと、内壁面２７ａおよび内壁面２７ｂと連なり、内壁面２７ｃと対向する第４壁部１３ｄの内壁面２７ｄと、を含む。

【0030】

枠体１３の材質としては、絶縁性および強度が高い材質が用いられ、具体的には例えばＰＰＳ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ）樹脂が採用される。このような樹脂は、熱可塑性樹脂であって成形性が良好であり、絶縁性、耐湿性、耐熱性が優れており、強度も高い。なお、枠体１３の材質として他にＰＢＴ（Ｐｏｌｙ Ｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ）樹脂を用いてもよい。枠体１３の具体的な構成については、後に詳述する。

【0031】

端子（バスバー）１９ａ，１９ｂ，１９ｃ，１９ｄはそれぞれ、板状であって、金属製である。端子１９ａ，１９ｂ，１９ｃ，１９ｄはそれぞれ、枠体１３に取り付けられている。具体的には、端子１９ａ，１９ｂは、第３壁部１３ｃに取り付けられている。端子１９ｃ，１９ｄは、第４壁部１３ｄに取り付けられている。本実施形態においては、端子１９ａ，１９ｂ，１９ｃ，１９ｄは、インサート成型により、枠体１３に取り付けられている。端子１９ａ，１９ｂ，１９ｃ，１９ｄは、それぞれ屈曲した帯状の形状を有する。本実施形態においては、端子１９ａ，１９ｂ，１９ｃ，１９ｄは、それぞれ例えば、帯状の銅板を折り曲げて形成される。半導体装置１１ａは、端子１９ａ，１９ｂ，１９ｃ，１９ｄによって外部との電気的な接続を確保する。

【0032】

端子１９ａと第１回路板１５ａとは、超音波接合により直接接合されている。端子１９ｂと第２回路板１５ｂとは、超音波接合により直接接合されている。端子１９ｃと第７回路板１５ｇとは、超音波接合により直接接合されている。端子１９ｄと第７回路板１５ｇとは、超音波接合により直接接合されている。なお、各端子１９ａ，１９ｂ，１９ｃ，１９ｄを接合する際の超音波接合ツールが押し当てられる領域２３ａ，２３ｂ，２３ｃ，２３ｄの一例を図２における破線で示している。

【0033】

半導体チップ２１ａと半導体チップ２２ａとは、ワイヤ２４ａで接続されている。半導体チップ２１ｂと半導体チップ２２ｂとは、ワイヤ２４ｂで接続されている。半導体チップ２１ｃと半導体チップ２２ｃとは、ワイヤ２４ｃで接続されている。半導体チップ２１ｄと半導体チップ２２ｄとは、ワイヤ２４ｄで接続されている。半導体チップ２１ｅと半導体チップ２２ｅとは、ワイヤ２４ｅで接続されている。半導体チップ２１ｆと半導体チップ２２ｆとは、ワイヤ２４ｆで接続されている。半導体チップ２２ａと第４回路板１５ｄとは、ワイヤ２５ａで接続されている。半導体チップ２２ｂと第４回路板１５ｄとは、ワイヤ２５ｂで接続されている。半導体チップ２２ｃと第４回路板１５ｄとは、ワイヤ２５ｃで接続されている。半導体チップ２２ｄと第８回路板１５ｈとは、ワイヤ２５ｄで接続されている。半導体チップ２２ｅと第８回路板１５ｈとは、ワイヤ２５ｅで接続されている。半導体チップ２２ｆと第８回路板１５ｈとは、ワイヤ２５ｆで接続されている。

【0034】

第２回路板１５ｂと第８回路板１５ｈとは、ワイヤ２９ａで接続されている。第４回路板１５ｄと第７回路板１５ｇとは、ワイヤ２９ｂで接続されている。半導体チップ２２ａ，２２ｂ，２２ｃと第３回路板１５ｃとは、それぞれワイヤ２８ａで接続されており、半導体チップ２２ｄ，２２ｅ，２２ｆと第９回路板１５ｉとは、それぞれワイヤ２８ｂで接続されている。ワイヤとして、アルミニウム太線を採用してもよいし、リボンワイヤを採用してもよい。

【0035】

プレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈは、外部との電気的な接続を確保するために設けられている。プレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈはそれぞれ、導電性であって、棒状である。プレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈはそれぞれ、回路パターン１６ａ，１６ｂから立ち上がるように回路パターン１６ａ，１６ｂに取り付けられている。具体的には、プレスフィットピン２６ａの一方の端部は、第３回路板１５ｃに接合されている。プレスフィットピン２６ｂの一方の端部は、第４回路板１５ｄに接合されている。プレスフィットピン２６ｃの一方の端部は、第５回路板１５ｅに接合されている。プレスフィットピン２６ｄの一方の端部は、第６回路板１５ｆに接合されている。プレスフィットピン２６ｅの一方の端部は、第９回路板１５ｉに接合されている。プレスフィットピン２６ｆの一方の端部は、第８回路板１５ｈに接合されている。プレスフィットピン２６ｇの一方の端部は、第１０回路板１５ｊに接合されている。プレスフィットピン２６ｈの一方の端部は、第１１回路板１５ｋに接合されている。回路パターン１６ａに接合されるプレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄはそれぞれ、Ｘ方向に間隔をあけて配置される。回路パターン１６ｂに接合されるプレスフィットピン２６ｅ，２６ｆ，２６ｇ，２６ｈはそれぞれ、Ｘ方向に間隔をあけて配置される。なお、プレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈのそれぞれの他方の端部はそれぞれ自由端であり、フリーな状態となっている。プレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈの延びる方向は、Ｚ方向である。

【0036】

次に、枠体１３の具体的な構成について説明する。枠体１３は、第１平板部３１ａと、第２平板部３１ｂと、第３平板部３１ｃと、第４平板部３１ｄと、を含む。第１平板部３１ａおよび第２平板部３１ｂは、第３壁部１３ｃと連なって設けられている。第１平板部３１ａは、第３壁部１３ｃの外側、すなわち、Ｘ方向において空間３０が位置する側と逆側であって第１壁部１３ａと連なって設けられている。第２平板部３１ｂは、第３壁部１３ｃの外側、すなわち、Ｘ方向において空間３０が位置する側と逆側であって第２壁部１３ｂと連なって設けられている。第３平板部３１ｃおよび第４平板部３１ｄは、第４壁部１３ｄと連なって設けられている。第３平板部３１ｃは、第４壁部１３ｄの外側、すなわち、Ｘ方向において空間３０が位置する側と逆側であって第２壁部１３ｂと連なって設けられている。第４平板部３１ｄは、第４壁部１３ｄの外側、すなわち、Ｘ方向において空間３０が位置する側と逆側であって第１壁部１３ａと連なって設けられている。枠体１３は、ベース板１２の厚さ方向において、第２の面１３ｅと反対側に位置する表面１３ｆを含む。表面１３ｆは、第１平板部３１ａ、第２平板部３１ｂ、第３平板部３１ｃおよび第４平板部３１ｄに設けられている。

【0037】

枠体１３は、ベース板１２の厚さ方向に貫通する４つの第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄを有する。第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄはそれぞれ、第１平板部３１ａ、第２平板部３１ｂ、第３平板部３１ｃおよび第４平板部３１ｄに設けられている。第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄを構成する第２側壁面３３ａ，３３ｂ，３３ｃ，３３ｄはそれぞれ、Ｚ方向に沿って延びるストレート形状である。第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄはそれぞれ、第１平板部３１ａ、第２平板部３１ｂ、第３平板部３１ｃおよび第４平板部３１ｄをＺ方向に真っ直ぐに貫通するように形成されている。第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄは、枠体１３が第１の面１２ａ上に配置された状態で、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆの位置と一致するように配置される。

【0038】

枠体１３は、ベース板１２の厚さ方向に貫通する第３貫通孔４２ａ，４２ｂ，４２ｃ，４２ｄを有する４つの金属製の環状部材４１ａ，４１ｂ，４１ｃ，４１ｄを含む。第３貫通孔４２ａ，４２ｂ，４２ｃ，４２ｄはそれぞれ、環状部材４１ａ，４１ｂ，４１ｃ，４１ｄに設けられている。第３貫通孔４２ａ，４２ｂ，４２ｃ，４２ｄを構成する第３側壁面４３ａ，４３ｂ，４３ｃ，４３ｄはそれぞれ、Ｚ方向に沿って延びるストレート形状である。４つの環状部材４１ａ，４１ｂ，４１ｃ，４１ｄはそれぞれ、中実円筒状である。４つの環状部材４１ａ，４１ｂ，４１ｃ，４１ｄはそれぞれ、第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄに取り付けられる。第３貫通孔４２ａ，４２ｂ，４２ｃ，４２ｄはそれぞれ、第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄに取り付けられた際に、Ｚ方向に真っ直ぐに貫通するように形成されている。環状部材４１ａ，４１ｂ，４１ｃ，４１ｄはそれぞれ、カラーとも呼ばれる部材である。

【0039】

ここで、環状部材４１ａの構成について説明する。環状部材４１ｂ，４１ｃ，４１ｄの構成は、環状部材４１ａと同様であるため、それらの説明を省略する。図６は、環状部材４１ａの拡大断面図である。なお、図６に示す断面は、図５に示す断面に相当する。また、理解を容易にする観点から、第２の面１３ｅを破線で示している。

【0040】

併せて図６を参照して、環状部材４１ａは、第２貫通孔３２ａ内に配置される第１領域４４ａと、第２の面１３ｅから突出する第２領域４５ａと、を含む。ベース板１２側に配置される環状部材４１ａの一方側の端部４６ａは、第２の面１３ｅから突出する。また、Ｚ方向において、環状部材４１ａの他方側の端部４７ａの位置は、厚さ方向において第２の面１３ｅと反対側に位置する表面１３ｆの位置と揃えられている。Ｚ方向において、端部４７ａの位置と表面１３ｆとの位置は同じである。なお、本実施形態においては、端部４６ａ，４７ａは共に、Ｘ－Ｙ平面に平行な平面である。

【0041】

環状部材４１ａは、第１領域４４ａの外径面５１ａと、第２領域４５ａの外径面５２ａと、を含む。第１領域４４ａの外径面５１ａは、ストレート形状を含む。すなわち、第１領域４４ａの外径面５１ａは、Ｚ方向に真っ直ぐに延びる形状を含む。第２領域４５ａの外径面５２ａは、先端に近づくにしたがって外径が小さくなっている。本実施形態においては、第２領域４５ａの外径面５２ａは、テーパ状である。第１領域４４ａの外径面５１ａと第２領域４５ａの外径面５２ａとのなす角度θは、３０°である。なお、この角度θについては、４５°以下の任意の値を選択することもできる。ストレート形状とテーパ状の境界５３ａについては、第１領域４４ａに配置される。

【0042】

第２領域４５ａの外径面５２ａの最小の直径Ｄ_２は、第１貫通孔１２ｃの直径Ｄ_１よりも小さい。第２領域４５ａの外径面５２ａの最大の直径Ｄ_３は、第１貫通孔１２ｃの直径よりも大きい。ベース板１２の厚さ方向において、第１貫通孔１２ｃを構成する第１側壁面１２ｇのうちの第１の面１２ａ側の端部１２ｋは、第２領域４５ａの外径面５２ａと接触している。環状部材４１ａの第１の面１２ａ側の端部４６ａは、第１貫通孔１２ｃ内にある。ベース板１２の厚さ方向において、環状部材４１ａの第１の面１２ａ側の端部４６ａは、第１の面１２ａよりも裏面１２ｂ側に位置する。

【0043】

第１貫通孔１２ｃの直径Ｄ_１と第２領域４５ａの外径面５２ａの最小の直径Ｄ_２の差は、０．５ｍｍ以上１ｍｍ以下である。本実施形態においては、具体的には、第１貫通孔１２ｃの直径Ｄ_１と第２領域４５ａの外径面５２ａの最小の直径Ｄ_２の差は、０．５ｍｍである。第１貫通孔の直径Ｄ_１と第２領域の外径面の最大の直径Ｄ_３の差は、２ｍｍ以上である。具体的には、第１貫通孔の直径Ｄ_１と第２領域の外径面の最大の直径Ｄ_３の差は、２ｍｍである。

【0044】

次に、このような半導体装置１１ａの製造方法の一例について、簡単に説明する。図７は、図１に示す実施の形態１における半導体装置１１ａの製造方法の代表的な工程を示すフローチャートである。図７を参照して、実施の形態１における半導体装置１１ａの製造方法では、まず工程（Ｓ１０）として、枠体およびベース板準備工程が実施される。この工程（Ｓ１０）では、まず、基板１７ａ，１７ｂ、コンデンサ１８ａ，１８ｂ、半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ、ワイヤ２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２８ａ，２８ｂ，２９ａ，２９ｂおよびプレスフィットピン２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈが取り付けられ、４つの第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆが設けられた上記構成のベース板１２を準備する。また、４つの第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄが設けられ、端子１９ａ，１９ｂ，１９ｃ，１９ｄおよび環状部材４１ａ，４１ｂ，４１ｃ，４１ｄが取り付けられた上記構成の枠体１３を準備する。すなわち、半導体装置１１ａの製造方法は、枠体１３およびベース板１２を準備する工程を含む。

【0045】

次に、工程（Ｓ２０）として、枠体載置工程が実施される。図８は、枠体１３をベース板１２上に載置した状態の一部を示す概略断面図である。図８においては、理解を容易にする観点から、枠体１３をベース板１２上に載置した状態を左側に示し、図５に示す状態を右側に示している。図８を併せて参照して、この工程（Ｓ２０）では、枠体１３をベース板１２上に載置する。ここで、環状部材４１ａ，４１ｂ，４１ｃ，４１ｄのそれぞれの第２領域４５ａが、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆ内に配置されるように枠体１３をベース板１２上に載置する。この時、環状部材４１ａ，４１ｂ，４１ｃ，４１ｄのそれぞれの第２領域４５ａの外径面５２ａと第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆのそれぞれの第１の面１２ａ側の端部１２ｋとが接触し、その他の部分は接触していない状態である。この場合、上記した直径Ｄ_１，Ｄ_２，Ｄ_３の寸法関係であるため、容易に上記したように載置することができる。ここで、Ｚ方向において、端子１９ａと、回路パターン１６ａとの間、具体的には回路パターン１６ａの第３回路板１５ｃとの間には、隙間Ｓ_１が形成される。この隙間Ｓ_１のＺ方向の長さＧ_１については、半導体装置１１ａを構成する各部品の寸法関係、製造誤差等により大きくなったり、小さくなったりする。すなわち、半導体装置１１ａの製造方法は、上記準備する工程の後に、枠体１３をベース板１２上に載置する工程を含む。

【0046】

その後、工程（Ｓ３０）として、枠体圧入工程が実施される。この工程（Ｓ３０）では、枠体１３をベース板１２側へ押し進めて、環状部材４１ａ，４１ｂ，４１ｃ，４１ｄのそれぞれの第２領域４５ａを第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆ内に圧入する。この場合、Ｚ方向においてベース板１２を固定した状態で、矢印Ｚで示す向きと反対の向きに枠体１３を押し進める。そうすると、環状部材４１ａ，４１ｂ，４１ｃ，４１ｄは押し進められて、第２領域４５ａが徐々に第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆ内に入り込んでくる。すなわち、半導体装置１１ａの製造方法は、上記載置する工程の後に、枠体１３を圧入する工程を含む。

【0047】

図９は、圧入に要する力と圧入量との関係を示すグラフである。図９において、縦軸は、圧入に要する力を示し、横軸は、圧入量であるストロークを示す。図９において、圧入に要する力を加えていくと、圧入量が増える。そして、圧力Ｐ_１とストロークＬ_１の交点に至るまでは、ストロークに比例して圧力が増加する。そして、交点Ｍに至ると、同じストローク分押し進もうとするのに必要とされる力が大きくなる。ここでは、端子１９ａと回路パターン１６ａとが接触したことにより、力が大きくなると解することができる。すなわち、端子１９ａと回路パターン１６ａとが適切な接触状態になったと把握することができる。この時点で枠体圧入工程を終了する。

【0048】

次に、工程（Ｓ４０）として、接合工程が実施される。この工程（Ｓ４０）では、端子１９ａと回路パターン１６ａとを接合する。この場合、超音波接合により端子１９ａと回路パターン１６ａとを接合する。他の端子１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとも超音波接合を行う。すなわち、半導体装置１１ａの製造方法は、上記圧入する工程の後に、端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとを接合する工程を含む。

【0049】

その後、工程（Ｓ５０）として、樹脂注入工程が実施される。この工程（Ｓ５０）では、枠体１３およびベース板１２によって形成される空間３０内に熱硬化性樹脂を流入させる。すなわち、半導体装置１１ａの製造方法は、上記接合する工程の後に、樹脂を注入する工程を含む。次に、工程（Ｓ６０）として、樹脂硬化工程が実施される。この工程（Ｓ６０）では、注入させた樹脂を加温等により硬化される。そして、ベース板１２および枠体１３によって取り囲まれる空間３０を封止する。すなわち、半導体装置１１ａの製造方法は、上記注入する工程の後に、樹脂を硬化させる工程を含む。このようにして、半導体装置１１ａを製造する。

【0050】

上記半導体装置１１ａによると、第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄ内に配置される第１領域４４ａと、第２の面１３ｅから突出する第２領域４５ａと、を含む環状部材４１ａ，４１ｂ，４１ｃ，４１ｄが枠体１３に取り付けられている。そして、第２領域４５ａの外径面５２ａは、先端に近づくにしたがって外径が小さくなっている。また、第２領域４５ａの外径面５２ａの最小の直径Ｄ_２は、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆの直径Ｄ_１よりも小さい。また、第２領域４５ａの外径面５２ａの最大の直径Ｄ_３は、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆの直径Ｄ_１よりも大きい。したがって、環状部材４１ａ，４１ｂ，４１ｃ，４１ｄの第２領域４５ａをベース板１２の第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆ内にある状態として、枠体１３をベース板１２に押し当てて圧入していき、端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとの距離を適切な距離とすることが容易となる。この場合、第２領域４５ａの外径面５２ａは、先端に近づくにしたがって外径が小さくなっているため、この圧入量を調整して、接合前の端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとの位置決めを高精度に行うことができる。その後、端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとを接合することにより、ベース板１２および枠体１３に過大な応力が負荷されることを抑制しながら、端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとの適切な接合を行うことができる。その結果、このような半導体装置１１ａは、信頼性の向上を図ることができる。

【0051】

本実施形態において、第２領域４５ａの外径面５２ａは、テーパ状である。したがって、より確実に環状部材４１ａ，４１ｂ，４１ｃ，４１ｄを第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆ内に圧入させて、端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとの接合を確実に行うことができる。

【0052】

本実施形態において、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆの直径Ｄ_１と第２領域４５ａの外径面５２ａの最小の直径Ｄ_２の差は、０．５ｍｍ以上１ｍｍ以下である。よって、上記半導体装置１１ａの製造時において、第２領域４５ａの外径面５２ａと第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆを構成する第１側壁面１２ｇ，１２ｈ，１２ｉ，１２ｊとの干渉を抑制して、突出した第２領域４５ａを含む環状部材４１ａ，４１ｂ，４１ｃ，４１ｄを第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆ内に挿入しやすくすることができる。したがって、より容易に上記半導体装置を製造することができる。

【0053】

本実施形態において、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆの直径Ｄ_１と第２領域４５ａの外径面５２ａの最大の直径Ｄ_３の差は、２ｍｍ以上である。よって、第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆを構成する第１側壁面１２ｇ，１２ｈ，１２ｉ，１２ｊのうちの第１の面１２ａ側の端部１２ｋと第２領域４５ａの外径面５２ａとを接触しやすくすることができる。したがって、より確実に上記半導体装置１１ａを製造することができる。

【0054】

本実施形態において、回路パターン１６ａ，１６ｂは、端子１９ａ，１９ｂ，１９ｃ，１９ｄの一部が溶融して端子と接合されている。このような接合は、例えば、超音波接合により行うことができる。したがって、接着剤や接合材を用いることなく、確実に端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとを電気的に接続することができる。

【0055】

本実施形態においては、ベース板１２は、厚さ方向に見て矩形状である。第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆは、矩形状のベース板１２の４隅に対応して４つ設けられている。第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄは、４つの第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆに対応するように４つ設けられている。環状部材４１ａ，４１ｂ，４１ｃ，４１ｄは、４つの第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄに対応するように４つ取り付けられている。よって、矩形状のベース板１２を含む半導体装置１１ａにおいて、４つの環状部材４１ａ，４１ｂ，４１ｃ，４１ｄ、４つの第１貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆおよび４つの第２貫通孔３２ａ，３２ｂ，３２ｃ，３２ｄにより、端子１９ａ，１９ｂ，１９ｃ，１９ｄと回路パターン１６ａ，１６ｂとの接合状態をより適切にすることができる。したがって、より信頼性の高い半導体装置１１ａとすることができる。

【0056】

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図１０は、実施の形態２における半導体装置の一部を示す概略断面図である。実施の形態２の半導体装置は、第２領域の外径面が曲面を含む点において実施の形態１の場合と異なっている。

【0057】

図１０を参照して、実施の形態２に係る半導体装置に含まれる枠体に取り付けられる環状部材６１ａは、第１領域４４ａの外径面５１ａと、第２領域４５ａの外径面６２ａと、を含む。第２領域４５ａの外径面６２ａは、曲面である。具体的には、第２領域４５ａの外径面６２ａは、端部４７ａに近づくにしたがって、最大の直径が小さくなる割合が高くなるように構成されている。このようにすることによっても、第１貫通孔を構成する側壁面のうちの第１の面側の端部と第２領域４５ａの外径面６２ａとを接触させながら、環状部材の第１の面側の端部を、第１貫通孔内にあるようにすることが容易となる。なお、第２領域４５ａの外径面６２ａは、円弧面であってもよい。

【0058】

（他の実施の形態）
なお、上記の実施の形態においては、端子と回路パターンとの接合において、超音波接合を利用することとしたが、これに限らず、導電性を有する接着剤や接合材、はんだ等を利用して、端子と回路パターンとを電気的に接合することとしてもよい。また、一部を超音波接合して、他を接合材により接合してもよい。

【0059】

また、上記の実施の形態においては、環状部材の端部は、平面であることとしたが、これに限らず、例えばテーパ状の外径面の先端がそのまま環状部材の端部を構成することとしてもよい。

【0060】

なお、上記の実施の形態においては、半導体チップは、ＳｉＣから構成される半導体層を含むこととしたが、これに限らず、半導体チップは、ＧａＮから構成される半導体層を含んでもよい。すなわち、半導体チップは、ＳｉＣまたはＧａＮから構成される半導体層を含んでもよい。このようにすることにより、半導体チップを、ワイドバンドギャップ半導体チップとして利用することができる。また、半導体チップは、Ｓｉから構成される半導体層を含んでもよい。このようにすることにより、汎用性の高いものとすることができる。すなわち、半導体チップは、ＳｉＣ、ＧａＮまたはＳｉから構成される半導体層を含んでもよい。

【0061】

また、上記の実施の形態においては、各第２貫通孔内に上記構成の環状部材を取り付けることとしたが、これに限らず、４つの第２貫通孔の少なくともいずれか１つに上記構成の環状部材を取り付ける構成としてもよい。

【0062】

なお、上記の実施の形態において、４つの環状部材の第２の面から突出する突出量は、均等であることが望ましい。このようにすることにより、それぞれの環状部材を均等に圧入することができる。この場合、他の部材によって、ベース板と枠体との位置決めを行うとよい。また、４つの環状部材のうち少なくとも１つの第２の面から突出する突出量は、他の環状部材の第２の面から突出する突出量と異なってもよい。このようにすることにより、最も突出する環状部材を対応する第１貫通孔内に配置した後、これを基準として、他の環状部材を他の第１貫通孔内に配置することが容易となる。したがって、より容易に上記半導体装置を製造することができる。

【0063】

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【産業上の利用可能性】

【0064】

本開示の半導体装置は、信頼性の向上が求められる場合に特に有利に適用され得る。

【符号の説明】

【0065】

１１ａ 半導体装置
１２ ベース板
１２ａ 第１の面
１２ｂ 裏面
１２ｃ，１２ｄ，１２ｅ，１２ｆ 第１貫通孔
１２ｇ，１２ｈ，１２ｉ，１２ｊ 第１側壁面
１３ 枠体
１３ａ 第１壁部
１３ｂ 第２壁部
１３ｃ 第３壁部
１３ｄ 第４壁部
１３ｅ 第２の面
１３ｆ 表面
１４ａ，１４ｂ 絶縁板
１５ａ 第１回路板
１５ｂ 第２回路板
１５ｃ 第３回路板
１５ｄ 第４回路板
１５ｅ 第５回路板
１５ｆ 第６回路板
１５ｇ 第７回路板
１５ｈ 第８回路板
１５ｉ 第９回路板
１５ｊ 第１０回路板
１５ｋ 第１１回路板
１６ａ，１６ｂ 回路パターン
１７ａ，１７ｂ 基板
１８ａ，１８ｂ コンデンサ
１９ａ，１９ｂ，１９ｃ，１９ｄ 端子
２０ ケース
２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ 半導体チップ
２３ａ，２３ｂ，２３ｃ，２３ｄ 領域
２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２８ａ，２８ｂ，２９ａ，２９ｂ ワイヤ
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈ プレスフィットピン
２７ａ，２７ｂ，２７ｃ，２７ｄ 内壁面
３１ａ 第１平板部
３１ｂ 第２平板部
３１ｃ 第３平板部
３１ｄ 第４平板部
３２ａ，３２ｂ，３２ｃ，３２ｄ 第２貫通孔
３３ａ，３３ｂ，３３ｃ，３３ｄ 第２側壁面
４１ａ，４１ｂ，４１ｃ，４１ｄ，６１ａ 環状部材
４２ａ，４２ｂ，４２ｃ，４２ｄ 第３貫通孔
４３ａ，４３ｂ，４３ｃ，４３ｄ 第３側壁面
４４ａ 第１領域
４５ａ 第２領域
４６ａ，４７ａ 端部
５１ａ，５２ａ，６２ａ 外径面
５３ａ 境界
Ｄ_１，Ｄ_２，Ｄ_３ 直径
Ｇ_１ 長さ
Ｌ_１ ストローク
Ｍ 交点
Ｐ_１ 圧力
Ｓ_１ 隙間

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】