(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-30
(45)【発行日】2024-10-08
(54)【発明の名称】超電導デバイス、超電導デバイスの製造方法及び積層体
(51)【国際特許分類】
H10N 60/80 20230101AFI20241001BHJP
【ＦＩ】
H10N60/80 W ZAA
【請求項の数】
8
(21)【出願番号】P 2023508173
(86)(22)【出願日】2021-03-22
(86)【国際出願番号】 JP2021011752
(87)【国際公開番号】W WO2022201253
(87)【国際公開日】2022-09-29
【審査請求日】2023-06-22
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110001519
【氏名又は名称】弁理士法人太陽国際特許事務所
(72)【発明者】
【氏名】中村 誠
【審査官】恩田 和彦
(56)【参考文献】
【文献】特表２０１９－５０４５１１（ＪＰ，Ａ）
【文献】特開平１１－１７７１５７（ＪＰ，Ａ）
【文献】特開平２－０６９９９４（ＪＰ，Ａ）
【文献】特表２０２０－５２００９０（ＪＰ，Ａ）
【文献】特開昭５３－０９７７９８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｎ ６０／８０
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板に設けられた貫通孔と、
前記貫通孔内に設けられた電極であって、第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられた第２部分とを有し、前記第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成された貫通電極と、
前記貫通電極と電気的に接続された電極であって、少なくとも一部が前記貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、
前記貫通電極と前記接合電極との間に設けられ、前記第１の金属を含む材料で形成された隔壁部と、
を含み、
前記第１の金属の融点が前記第２の金属の融点よりも高い
超電導デバイス。
【請求項2】
前記基板上に設けられた超電導量子ビット素子と、前記超電導量子ビット素子及び前記貫通電極に電気的に接続された、前記第１の金属を含む材料で形成された配線と、
を更に含む請求項１に記載の超電導デバイス。
【請求項3】
前記基板の前記配線が設けられている側の面とは反対の面の側に設けられ、前記超電導量子ビット素子に接続されないダミー配線を更に含む請求項２に記載の超電導デバイス。
【請求項4】
前記接合電極は、絶縁体層内に設けられた部分を有し、前記接合電極と前記絶縁体層との間に前記第１の金属を含む材料で形成された下地膜を更に含む
請求項１から請求項３のいずれか１項に記載の超電導デバイス。
【請求項5】
前記第２部分及び前記隔壁部が、前記第１部分を囲んでいる請求項１から請求項４のいずれか１項に記載の超電導デバイス。
【請求項6】
基板に、前記基板を貫通する貫通孔を形成し、前記貫通孔内に、前記貫通孔内に配置される第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられる第２部分とを有し、前記第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成される貫通電極を形成する工程と、
前記貫通電極の底面に、前記第１の金属によって構成される隔壁部を形成する工程と、
前記隔壁部に接し、前記貫通電極と電気的に接続され、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成される接合電極を形成する工程と、
を含み、
前記第１の金属の融点が前記第２の金属の融点よりも高い
超電導デバイスの製造方法。
【請求項7】
前記基板上に設けられた超電導量子ビット素子と、前記貫通電極とを電気的に接続する、前記第１の金属を含む材料で形成される配線を形成する工程を更に含む請求項６に記載の製造方法。
【請求項8】
超電導デバイスと他のデバイスとが積層された積層体であって、前記超電導デバイスは、
基板と、
前記基板に設けられた貫通孔と、
前記貫通孔内に設けられた電極であって、第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられた第２部分とを有し、所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成された貫通電極と、
前記貫通電極と電気的に接続される電極であって、少なくとも一部が前記貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、
前記貫通電極と前記接合電極との間に設けられ、前記第１の金属を含む材料で形成された隔壁部と、
を含み、
前記第１の金属の融点が前記第２の金属の融点よりも高い
積層体。
【発明の詳細な説明】
【技術分野】
【0001】
開示の技術は超電導デバイス、超電導デバイスの製造方法及び積層体に関する。
【背景技術】
【0002】
超電導を発現する構造部分を有する超電導デバイスに関する技術として以下の技術が知られている。例えば、ベース基板、キャリア基板と、ベース基板とキャリア基板との間に介在する埋め込みメタライゼーション層と、を含む半導体デバイスが知られている。この半導体デバイスの製造方法は下記の工程を含む。キャリア基板の上面に第１の導電性金属材料の上部メタライゼーション層を形成する。次に、キャリア基板内に埋め込みメタライゼーション層まで未充填基板貫通ビアを形成する。次に、未充填基板貫通ビアと、キャリア基板上および第１の導電性金属材料層上の未充填基板貫通ビアを囲む周縁部とを画定する表面上に、第２の導電性金属材料のアンダー・バンプ・メタライゼーション層を形成する。アンダー・バンプ・メタライゼーション層は、埋め込みメタライゼーション層と上部メタライゼーション層とに結合される。第１の導電性金属材料と第２の導電性金属材料とが異なる。次に、未充填基板貫通ビアと、キャリア基板上および上部メタライゼーション層上の未充填基板貫通ビアを囲む周縁部とを露出させる開口部を形成するために、犠牲層を付着させてパターン形成する。次に、充填された基板貫通ビアを形成するために、開口部に第３の導電性金属材料を充填する。次に、充填された基板貫通ビアと自己整列した円柱形状のはんだバンプを形成するように犠牲層を除去する。
【先行技術文献】
【特許文献】
【0003】
【文献】特表２０２０－５２００９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
開示の技術は、超電導デバイスにおいて、温度変化に伴うストレスを抑制することを目的とする。
【課題を解決するための手段】
【0005】
開示の技術に係る超電導デバイスは、基板と、前記基板に設けられた貫通孔と、前記貫通孔内に設けられた貫通電極を有する。貫通電極は、第１部分と、前記第１部分と前記貫通孔の内壁面との間に設けられた第２部分とを有し、前記第２部分が所定の温度以下の温度で超電導を発現する第１の金属を含む材料で形成されている。超電導デバイスは、前記貫通電極と電気的に接続された電極であって、少なくとも一部が前記貫通孔の外部に設けられ、所定の温度以下の温度で超電導を発現する第２の金属を含む材料で形成された接合電極と、前記貫通電極と前記接合電極との間に設けられ、前記第１の金属を含む材料で形成された隔壁部と、を含む。前記第１の金属の融点が前記第２の金属の融点よりも高い。
【発明の効果】
【0006】
開示の技術によれば、超電導デバイスにおいて、温度変化に伴うストレスを抑制することが可能となる。
【図面の簡単な説明】
【0007】
【図1】開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。
【図2】開示の技術の実施形態に係る超電導量子ビット素子の構成の一例を示す図である。
【図3A】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3B】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3C】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3D】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3E】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3F】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3G】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3H】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3I】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3J】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3K】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3L】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図3M】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4A】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4B】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4C】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4D】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4E】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4F】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4G】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4H】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4I】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4J】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図4K】開示の技術の実施形態に係る超電導デバイスの製造方法の一例を示す断面図である。
【図5】開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。
【図6】開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。
【図7】開示の技術の実施形態に係る超電導デバイスの構成の一例を示す断面図である。
【図8】開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。
【図9】開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。
【図10】開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。
【図11】開示の技術の実施形態に係る積層体の構成の一例を示す断面図である。
【発明を実施するための形態】
【0008】
量子コンピュータは、重ね合わせや量子もつれといった量子力学的な現象を用いることで、従来のコンピュータと比較して圧倒的な処理能力を持つとされている。量子コンピュータを実現するためのデバイスとして、例えば、超電導材料を含むジョセフソン素子を使用した超電導デバイスが提案されている。ジョセフソン素子は、超電導状態における電流のトンネル効果を利用したスイッチング素子である。超電導デバイスは、通常数ｍＫといった極低温の環境において超電導を発現するため極低温の環境で使用される。
【0009】
一方、超電導デバイス同士、又は超電導デバイスと他のデバイスとを積層することで、高密度実装が可能になると考えられる。超電導デバイスにおいて、三次元実装を実現するための手段として貫通電極を用いることが考えられる。具体的には、基板と、基板を貫通する貫通電極と、貫通電極に電気的に接続された接合電極とを備えた超電導デバイスが想定される。超電導デバイスは、リフロー処理によって、接合電極を介して他のデバイスに積層される。このリフロー処理において、超電導デバイスは、接合電極の融点以上の温度に晒されることになる。接合電極が、例えばＳｎ、Ｐｂ又はこれらの合金を含む場合、その融点は２００℃以上となり、リフロー温度は３００℃程度に設定される。すなわち、超電導デバイスにおいては、実装時における温度と使用時における温度差は５００℃以上となる。従って、極低温環境で使用される超電導デバイスにおいては、常温環境下で使用される一般的なデバイスと比較して、貫通電極及び接合電極の膨張・収縮に伴う体積変動が大きくなり、これらの電極にクラック等の損傷が生じるリスクが高い。特に、特許文献１に記載されているような、貫通電極と接合電極とが一体的に形成されている構造においては、貫通電極と接合電極を一体とした構造体の堆積が大きくなることから、体積変動及びそれに伴うストレスがより顕著となる。
【0010】
以下、開示の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素及び部分には同一の参照符号を付与し、重複する説明は適宜省略する。
【0011】
［第１の実施形態］
図１は、開示の技術の第１の実施形態に係る超電導デバイス１０の構成の一例を示す断面図である。超電導デバイス１０は、基板２０、超電導量子ビット素子３０、貫通電極４０及び接合電極５０を備えている。
図１は、開示の技術の第１の実施形態に係る超電導デバイス１０の構成の一例を示す断面図である。超電導デバイス１０は、基板２０、超電導量子ビット素子３０、貫通電極４０及び接合電極５０を備えている。
【0012】
基板２０は、絶縁体又は半導体によって構成されている。基板２０として、シリコン等の半導体を用いることで、既存の半導体加工技術の適用が容易となる。
【0013】
超電導量子ビット素子３０は、基板２０の面Ｓ１の側に設けられている。超電導量子ビット素子３０は、超電導を用いてコヒーレントな２準位系を形成する素子である。本実施形態において、超電導量子ビット素子３０は、図２に示すジョセフソン素子を含んで構成されている。ジョセフソン素子は、所定の臨界温度以下の温度で超電導を発現する一対の超電導体３１と、一対の超電導体３１の間に挟まれた厚さ数ｎｍ程度の極薄の絶縁体３２とを含んで構成されている。超電導体３１は例えばアルミニウムであってもよく、絶縁体３２は、例えば酸化アルミニウムであってもよい。超電導量子ビット素子３０には、ビア６１を介して配線６０が接続されている。ビア６１及び配線６０は、それぞれ、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。高融点金属の詳細については後述する。基板２０の面Ｓ１は、ＳｉＯ２等の絶縁体によって構成される絶縁体層９０によって覆われており、超電導量子ビット素子３０、ビア６１及び配線６０は、絶縁体層９０内に埋設されている。
【0014】
貫通電極４０は基板２０を貫通している。貫通電極４０は、一端が、基板２０の面Ｓ１の側に設けられた配線６０に接続されており、他端が、基板２０の面Ｓ１とは反対側の面Ｓ２の側に設けられたキャップ膜７０を介して接合電極５０に接続されている。すなわち、貫通電極４０は、基板２０の面Ｓ１の側に設けられた超電導量子ビット素子３０から出力される量子ビットを、基板２０の面Ｓ２の側に設けられた接合電極５０に伝送する伝送路として機能する。
【0015】
貫通電極４０は、外側部分４１及び内側部分４２を含んで構成されている。外側部分４１は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されており、内側部分４２を囲んでいる。内側部分４２は、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。すなわち、貫通電極４０の内側には、所定の温度以下の温度で超電導を発現する低融点金属が充填されている。低融点金属の詳細については後述する。貫通電極４０の、基板２０の面Ｓ２側の端部はキャップ膜７０によって塞がれている。キャップ膜７０は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。キャップ膜７０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。貫通電極４０の内側部分４２を構成する低融点金属は、貫通電極４０を構成する高融点金属及びキャップ膜７０を構成する高融点金属によって完全に囲まれている（封止されている）。基板２０と貫通電極４０との間には、ＳｉＯ２等の絶縁体によって構成される絶縁膜９３が設けられている。すなわち、基板２０と貫通電極４０とは電気的に分離されている。基板２０の面Ｓ２は、絶縁体層９２によって覆われている。キャップ膜７０は絶縁体層９２内に埋設されおり、貫通電極４０の、基板２０のＳ２側の端部は絶縁体層９２の内部に達している。
【0016】
接合電極５０は、所謂バンプの形態を有しており、超電導デバイス１０を他のデバイスに接合するための外部接続端子として機能する。接合電極５０は、基板２０の面Ｓ２の側に設けられており、キャップ膜７０及び下地膜８０を介して貫通電極４０に接続されている。本実施形態において、接合電極５０は、貫通電極４０の直下に設けられている。接合電極５０は、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。接合電極５０は、絶縁体層９２内に埋設された部分と、絶縁体層９２の表面から露出した部分を有する。下地膜８０は、接合電極５０と絶縁体層９２との間に介在する。下地膜８０は、所謂アンダーバンプメタルとして機能し、接合電極５０を構成する低融点金属の絶縁体層９２内への拡散を抑制する機能及び接合電極５０と絶縁体層９２との密着性を高める機能を有する。また、下地膜８０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。下地膜８０は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。
【0017】
絶縁体層９２内には、超電導量子ビット素子３０に電気的に接続されないダミー配線６２が設けられている。ダミー配線６２の電位は例えば接地電位であってもよいし、フローティングであってもよい。ダミー配線６２は、基板２０の面Ｓ１側における配線密度と、基板２０の面Ｓ２側における配線密度とのバランスをとるために必要に応じて設けられる。基板２０の面Ｓ１側における配線密度と、基板２０の面Ｓ２側における配線密度とが不均一である場合、基板２０に生じる反りが顕著となる。基板２０の面Ｓ２側にダミー配線６２を適宜設け、基板２０の両面の配線密度のバランスをとることで、基板２０に生じる反りを抑制することが可能となる。なお、基板２０の面Ｓ２の側に、超電導量子ビット素子３０に電気的に接続された配線又は特定の電気的機能を持つ配線が設けられていてもよい。また、基板２０の面Ｓ２の側に、ダミー配線と特定の電気的機能を持つ配線とが混在するように設けられていてもよい。
【0018】
上記したように、ビア６１、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及び下地膜８０は、それぞれ、所定の温度以下の温度で超電導を発現する高融点金属によって構成されている。ビア６１、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及び下地膜８０をそれぞれ構成する高融点金属は、互いに同じ金属であることが好ましい。また、上記したように、貫通電極４０の内側部分４２及び接合電極５０は、それぞれ、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。貫通電極４０の内側部分４２及び接合電極５０をそれぞれ構成する低融点金属は、互いに同じ金属であることが好ましい。
【0019】
本明細書において、高融点金属とは、融点が８００℃以上の金属であり、低融点金属とは融点が３００℃以下の金属である。所定の温度以下の温度で超電導を発現する高融点金属の例として、Ｔａ、Ｎｂ、Ｖ、Ｍｏ又はこれらを主成分とする合金又はこれらの窒化物などが挙げられる。所定の温度以下の温度で超電導を発現する低融点金属の例として、Ｓｎ、Ｐｂ、Ｉｎ、Ｇａ又はこれらを主成分とする合金等が挙げられる。なお、高融点金属は、開示の技術における第１の金属の一例である。低融点金属は、開示の技術における低融点金属の一例である。
【0020】
所定の温度以下の温度で超電導を発現する高融点金属及び低融点金属は、基板２０の熱膨張係数との差が小さいものが好ましい。例えば、基板２０がＳｉ基板である場合、高融点金属として、Ｍｏ又はＴａを用いることが好ましく、低融点金属としてＧａ又はＳｎを用いることが好ましい。
【0021】
また、所定の温度以下の温度で超電導を発現する低融点金属として融点が比較的低いＧａ（融点は２９．８℃）又はＩｎ（融点は１５６．６℃）を用いることで、超電導デバイス１０の実装時における温度と使用時における温度との差を小さくすることができ、温度変動による体積変動及びそれに伴うストレスを抑制することができる。
【0022】
また、所定の温度以下の温度で超電導を発現する高融点金属及び低融点金属として用いる金属を、加工の容易性の観点から選択してもよい。例えば、高融点金属であるＴａ及び低融点金属であるＳｎは、どちらも塩素系の反応性ドライエッチングによるパターニングが可能である。
【0023】
【0024】
初めに、例えばＳｉ等の半導体によって構成される基板２０の面Ｓ１上に超電導量子ビット素子３０を形成する。次に、例えば、ＣＶＤ（chemical vapor deposition）法により、基板２０の面Ｓ１上に、絶縁体層９０を構成するＳｉＯ２等の絶縁体からなる絶縁体膜を形成する。超電導量子ビット素子３０は、絶縁体層９０内に埋設される（図３Ａ）。
【0025】
次に、超電導量子ビット素子３０に接続されたビア６１を形成した後、例えばスパッタ法により絶縁体層９０の表面に、所定の温度以下の温度で超電導を発現する高融点金属（例えばＴａ）を堆積させる。その後、この高融点金属をパターニングすることにより、配線６０を形成する。配線６０は、絶縁体層９０を構成するＳｉＯ２等の絶縁体からなる絶縁膜によって覆われる（図３Ｂ）。ビア６１は、配線６０と同じ高融点金属（例えばＴａ）によって構成される。
【0026】
次に、基板２０の面Ｓ２側を研削し、基板２０を薄化させる。基板２０の薄化処理の仕上げとしてＣＭＰ（Chemical Mechanical Polishing）及び薬液処理が施される。次に、例えばＣＶＤ法により、基板２０の面Ｓ２上に、ＳｉＯ２等の絶縁体からなる絶縁体層９２を形成する（図３Ｃ）。
【0027】
次に、例えばボッシュプロセスを用いた反応性イオンエッチングにより、絶縁体層９２の表面から、基板２０を貫通して配線６０に達する貫通孔４５を形成する。ボッシュプロセスは、基板２０の等方性エッチング、保護膜（図示せず）の堆積、基板２０の異方性エッチング（底面の保護膜の除去）の３つのステップを繰り返すことで、基板２０の垂直な深掘りを高速かつ高アスペクト比で実現するドライエッチング技術である。貫通孔４５が配線６０に達するとエッチングが停止する（図３Ｄ）。
【0028】
次に、例えばＣＶＤ法により、貫通孔４５の側面にＳｉＯ２等の絶縁体からなる絶縁膜９３を形成する。次に、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０と同じ高融点金属Ｍ１（例えばＴａ）を堆積させる。絶縁体層９２の表面、貫通孔４５の側面及び底面は高融点金属Ｍ１によって覆われる。高融点金属Ｍ１の貫通孔４５の側面及び底面を覆う部分が貫通電極４０の外側部分４１となり、高融点金属Ｍ１の絶縁体層９２の表面を覆う部分がダミー配線６２の一部となる。貫通電極４０の外側部分４１は、貫通孔４５の底面において配線６０に接続される（図３Ｅ）。
【0029】
次に、例えばスパッタ法により、高融点金属Ｍ１の表面にシード層（図示せず）を形成した後、めっき法により、所定の温度以下の温度で超電導を発現する低融点金属Ｍ２（例えばＳｎ）を高融点金属Ｍ１上に堆積させる。低融点金属Ｍ２は貫通孔４５に充填され、これによって貫通電極４０の内側部分４２が形成される（図３Ｆ）。
【0030】
次に、例えばＣＭＰにより、絶縁体層９２上に堆積している余剰の低融点金属Ｍ２を除去する。その後、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０及び貫通電極４０の外側部分４１と同じ高融点金属Ｍ１（例えばＴａ）を更に堆積させる（図３Ｇ）。
【0031】
次に、高融点金属Ｍ１をパターニングする。これにより、基板２０の面Ｓ２の側にダミー配線６２が形成されるとともに、貫通電極４０の基板２０の面Ｓ２側の端部を塞ぐキャップ膜７０が形成される（図３Ｈ）。
【0032】
ダミー配線６２は、絶縁体層９２を構成するＳｉＯ２等の絶縁体からなる絶縁膜によって覆われる（図３Ｉ）。次に、例えば反応性イオンエッチングにより、絶縁体層９２の表面からキャップ膜７０に達するコンタクトホール９５を形成する（図３Ｊ）。
【0033】
次に、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及びダミー配線６２と同じ高融点金属（例えばＴａ）を堆積させ、この高融点金属をパターニングすることで、下地膜８０を形成する。下地膜８０は、コンタクトホール９５の底面においてキャップ膜７０に接続される（図３Ｋ）。
【0034】
次に、絶縁体層９２の表面に、ソルダーレジスト５５を形成する。ソルダーレジスト５５には、下地膜８０を露出させる開口部が設けられている。次に、めっき法によって、下地膜８０上に貫通電極４０の内側部分４２と同じ低融点金属（例えばＳｎ）を堆積させる。これにより、接合電極５０が形成される（図３Ｌ）。最後に、ソルダーレジスト５５を除去する（図３Ｍ）。
【0035】
上記の説明では、貫通電極４０を形成するための貫通孔４５を基板２０の面Ｓ２側から形成する場合の製造方法を例示したが、貫通孔４５を基板２０の面Ｓ１側から形成することも可能である。以下に、貫通孔４５を基板２０の面Ｓ１側から形成する場合の製造方法について図４Ａ～図４Ｋを参照しつつ説明する。
【0036】
例えばボッシュプロセスを用いた反応性イオンエッチングにより、超電導量子ビット素子３０及び絶縁体層９０が形成された基板２０の面Ｓ１側から貫通孔４５形成する。エッチングは、貫通孔４５の面Ｓ２に達する前に停止される（図４Ａ）。
【0037】
次に、例えばＣＶＤ法により、貫通孔４５の側面及び底面にＳｉＯ２等の絶縁体からなる絶縁膜９３を形成する。次に、例えばスパッタ法により、基板２０の面Ｓ１側に、所定の温度以下の温度で超電導を発現する高融点金属Ｍ１（例えばＴａ）を堆積させる。絶縁体層９０の表面、貫通孔４５の側面及び底面は高融点金属Ｍ１によって覆われる。高融点金属Ｍ１の貫通孔４５の側面及び底面を覆う部分が貫通電極４０の外側部分４１となる（図４Ｂ）。
【0038】
次に、例えばスパッタ法により、高融点金属Ｍ１の表面にシード層（図示せず）を形成した後、めっき法により、所定の温度以下の温度で超電導を発現する低融点金属Ｍ２（例えばＳｎ）を高融点金属Ｍ１上に堆積させる。低融点金属Ｍ２は貫通孔４５に充填され、これによって貫通電極４０の内側部分４２が形成される（図４Ｃ）。
【0039】
次に、例えばＣＭＰにより、絶縁体層９０上に堆積している余剰の低融点金属Ｍ２を除去する。その後、例えばスパッタ法により、基板２０の面Ｓ１側に、貫通電極４０の外側部分４１と同じ高融点金属Ｍ１（例えばＴａ）を更に堆積させる（図４Ｄ）。
【0040】
次に、高融点金属Ｍ１をパターニングする。これにより、貫通電極４０の基板２０の面Ｓ１側の端部を塞ぐキャップ膜７０が形成される（図４Ｅ）。
【0041】
次に、超電導量子ビット素子３０に接続されたビア６１を形成した後、例えばスパッタ法により、基板２０の面Ｓ１側に、貫通電極４０の外側部分４１及びキャップ膜７０と同じ高融点金属（例えばＴａ）を堆積させた後、この高融点金属をパターニングする。これにより、超電導量子ビット素子３０及び貫通電極４０に電気的に接続された配線６０が形成される（図４Ｆ）。
【0042】
配線６０は、絶縁体層９０を構成するＳｉＯ２等の絶縁体からなる絶縁膜によって覆われる。次に、基板２０の面Ｓ２側を研削し、貫通電極４０が露出するまで基板２０を薄化させる。基板２０の薄化処理の仕上げとしてＣＭＰ及び薬液処理が施される。次に、例えばＣＶＤ法により、基板２０の面Ｓ２上に、ＳｉＯ２等の絶縁体によって構成される絶縁体層９２を形成する（図４Ｇ）。
【0043】
次に例えば反応性イオンエッチングにより、絶縁体層９２の表面から貫通電極４０に達するコンタクトホール９５を形成する（図４Ｈ）。次に、例えばスパッタ法により、基板２０の面Ｓ２側に、配線６０、貫通電極４０の外側部分４１及びキャップ膜７０と同じ高融点金属（例えばＴａ）を堆積させ、この高融点金属をパターニングすることで、下地膜８０を形成する。下地膜８０は、コンタクトホール９５の底面において貫通電極４０に接続される（図４Ｉ）。
【0044】
次に、絶縁体層９２の表面に、ソルダーレジスト５５を形成する。ソルダーレジスト５５には、下地膜８０を露出させる開口部が設けられている。次に、めっき法によって、下地膜８０上に貫通電極４０の内側部分４２と同じ低融点金属（例えばＳｎ）を堆積させる。これにより、接合電極５０が形成される（図４J）。最後に、ソルダーレジスト５５を除去する（図４Ｋ）
【0045】
以上のように、本実施形態に係る超電導デバイス１０によれば、基板２０を貫通する貫通電極４０を有するので、超電導デバイス１０と他のデバイスとを積層する三次元実装が可能となる。超電導デバイス１０は、接合電極５０を介して他のデバイスに接合される。超電導デバイス１０と他のデバイスとの接合においては、接合電極５０を溶融させるためのリフロー処理が行われる。リフロー処理における加熱により、接合電極５０及び貫通電極４０の体積が変動し得る。本実施形態に係る超電導デバイス１０においては、接合電極５０が貫通電極４０の直下に配置されており、接合電極５０と貫通電極４０とを一体とした構造体の体積が大きくなりやすく、体積変動によるストレスが問題となる。しかしながら、本実施形態に係る超電導デバイス１０によれば、高融点金属によって構成されるキャップ膜７０及び下地膜８０が、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。一般的に高融点金属は、低融点金属と比較して熱膨張率が小さいので、貫通電極４０と接合電極５０とを高融点金属によって構成される隔壁部によって隔てることで、貫通電極４０における体積変動と、接合電極５０における体積変動とを分断することができる。これにより、貫通電極４０及び接合電極５０の体積変動に伴うストレスを抑制することができる。
【0046】
また、貫通電極４０の内側部分４２を構成する低融点金属が、貫通電極４０の外側部分を構成する高融点金属及びキャップ膜７０を構成する高融点金属によって完全に囲まれている（封止されている）。貫通電極４０の内側部分４２の温度変化に伴う体積変動は、貫通電極４０の内側部分４２を囲む高融点金属によって制限されるので、貫通電極４０の温度変化に伴う体積変動を抑制することが可能となる。また、リフロー処理において貫通電極４０の内側部分４２を構成する低融点金属は溶融し得るが、貫通電極４０の外側部分４１構成する高融点金属は溶融しないので、溶融した内側部分４２を構成する低融点金属の基板２０中への拡散を抑制することができる。
【0047】
また、本実施形態に係る超電導デバイス１０において、配線６０、貫通電極４０の外側部分４１、キャップ膜７０及び下地膜８０は、全て同じ高融点金属によって構成されている。これにより、異種金属を使用した場合における合金形成が回避される。合金が形成されるとデコヒーレンス効果が増大し、量子力学的な重ね合わせ状態を維持することが困難となるおそれがある。
【0048】
なお、以上の説明では、貫通電極４０の内側部分４２を所定の温度以下の温度で超電導を発現する低融点金属によって構成する形態を例示したが、これに限定されない。例えば、貫通電極４０の内側部分４２は、基板２０と同種の材料または基板２０を構成する材料の酸化物によって構成されていてもよい。すなわち、貫通電極４０の内側には、基板２０と同種の材料または基板２０を構成する材料の酸化物が充填されていてもよい。例えば、基板２０がＳｉ基板である場合、貫通電極４０の内側部分４２は、ポリシリコン又はＳｉＯ２によって構成されていてもよい。貫通電極４０の内側部分４２を構成する、基板２０と同種の材料又は基板２０を構成する材料の酸化物は、所定の温度以下の温度で超電導を発現する高融点金属によって囲まれる。貫通電極４０の内側部分４２を基板２０と同種の材料又は基板２０を構成する材料の酸化物によって構成することで、貫通電極４０及び基板２０の温度変化に伴う体積変動が略同じ割合で生じるので（すなわち、貫通電極４０及び基板２０の熱膨張率が略同じになるので）、温度変化に伴うストレスを抑制することができる。
【0049】
また、貫通電極４０の内側部分４２は、絶縁体よって構成されていてもよい。また、貫通電極４０の内側部分４２は、貫通電極４０を外側部分４１と同じ高融点金属によって構成されていてもよい。これにより、貫通電極４０の内側部分４２を低融点金属によって構成する場合と比較して、貫通電極４０の温度変化に伴う体積変動を抑制することができる。なお、一般的に高融点金属は、めっき法による成膜が困難であるため、貫通電極４０の内側を充電するための成膜法としてスパッタ法又はＣＶＤ法が適用される。
【0050】
また、図５に示すように、貫通電極４０の内側部分４２が空洞であってもよい。これにより、貫通電極４０の内側部分４２を低融点金属によって構成する場合と比較して、貫通電極４０の温度変化に伴う体積変動を抑制することができる。貫通電極４０の内側部分４２を空洞とする場合、機械的強度を確保する観点から、接合電極５０は基板２０の主面方向において貫通電極４０からずれた位置に設けられていることが好ましい。なお、貫通電極４０は、超電導を発現するため電気抵抗が問題となることはない。従って、貫通電極４０を、外側部分４１を構成する薄膜の高融点金属のみによって構成することは可能である。
【0051】
［第２の実施形態］
図６は、開示の技術の第２の実施形態に係る超電導デバイス１０Ａの構成の一例を示す断面図である。本実施形態に係る超電導デバイス１０Ａは、デバイス間における信号伝送を仲介するインターポーザの形態を有するものであり、超電導量子ビット素子を含んでいない点が、第１の実施形態に係る超電導デバイス１０と異なる。超電導デバイス１０Ａは、基板２０、貫通電極４０及び接合電極５０を備えている。
図６は、開示の技術の第２の実施形態に係る超電導デバイス１０Ａの構成の一例を示す断面図である。本実施形態に係る超電導デバイス１０Ａは、デバイス間における信号伝送を仲介するインターポーザの形態を有するものであり、超電導量子ビット素子を含んでいない点が、第１の実施形態に係る超電導デバイス１０と異なる。超電導デバイス１０Ａは、基板２０、貫通電極４０及び接合電極５０を備えている。
【0052】
基板２０は、絶縁体又は半導体によって構成されている。基板２０として、シリコン等の半導体を用いることで、既存の半導体加工技術の適用が容易となる。
【0053】
貫通電極４０は、一端が、基板２０の面Ｓ１の側に設けられたキャップ膜７０を介して接合電極５０に接続され、他端が、基板２０の面Ｓ２の側に設けられたキャップ膜７０を介して接合電極５０に接続されている。
【0054】
貫通電極４０の外側部分４１は、所定の温度以下の温度で超電導を発現する高融点金属によって構成されており、内側部分４２を囲んでいる。貫通電極４０の内側部分４２は、所定の温度以下の温度で超電導を発現する低融点金属によって構成されている。貫通電極４０の両端はキャップ膜７０によって塞がれている。キャップ膜７０は、貫通電極４０の外側部分４１と同じ高融点金属によって構成されている。キャップ膜７０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。貫通電極４０の内側部分４２を構成する低融点金属は、貫通電極４０の外側部分４１を構成する高融点金属及びキャップ膜７０を構成する高融点金属によって完全に囲まれている（封止されている）。
【0055】
接合電極５０は、基板２０の面Ｓ１の側及び面Ｓ２の側の双方に設けられている。接合電極５０は、貫通電極４０の内側部分４２と同じ低融点金属によって構成されている。下地膜８０は、接合電極５０と絶縁体層９０、９２との間に介在する。下地膜８０は、所謂アンダーバンプメタルとして機能し、接合電極５０を構成する低融点金属の絶縁体層９０、９２内への拡散を抑制する機能及び接合電極５０と絶縁体層９０、９２との密着性を高める機能を有する。また、下地膜８０は、貫通電極４０と接合電極５０とを隔てる隔壁部として機能する。下地膜８０は、貫通電極４０の外側部分４１及びキャップ膜７０と同じ高融点金属によって構成されている。
【0056】
基板２０の面Ｓ１側の接合電極５０は、第１のデバイス（図示せず）に接合され、基板２０の面Ｓ２側の接合電極５０は、第２のデバイス（図示せず）に接合される。第１のデバイスと第２のデバイスとは、貫通電極４０を介して信号伝送を行うことが可能である。なお、本実施形態に係る超電導デバイス１０Ａの製造方法は、第１の実施形態に係る超電導デバイス１０を製造するための各種のプロセスを適用することが可能であるため、説明は省略する。
【0057】
本実施形態に係る超電導デバイス１０Ａによれば、第１の実施形態に係る超電導デバイス１０と同様、貫通電極４０と接合電極５０とが隔壁部によって分断されているので、温度変化に伴うストレスを抑制することが可能である。
【0058】
なお、貫通電極４０の内側部分４２は、基板２０と同種の材料または基板２０を構成する材料の酸化物によって構成されていてもよい。また、貫通電極４０の内側部分４２は、絶縁体よって構成されていてもよい。また、貫通電極４０の内側部分４２は、貫通電極４０の外側部分４１と同じ高融点金属によって構成されていてもよい。また、図７に示すように、貫通電極４０の内側部分４２が空洞であってもよい。貫通電極４０の内側部分４２を空洞とする場合、機械的強度を確保する観点から、接合電極５０は基板２０の主面方向において貫通電極４０からずれた位置に設けられていることが好ましい。
【0059】
［第３の実施形態］
図８は、開示の技術の第３の実施形態に係る積層体１００の構成の一例を示す断面図である。積層体１００は、上記した第１の実施形態に係る超電導デバイス１０と他のデバイス１１とが積層されて構成される。他のデバイス１１は、例えば、超電導デバイス１０から出力される量子ビットを読み出す機能を有する読み出しデバイスであってもよい。超電導デバイス１０の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合される。
図８は、開示の技術の第３の実施形態に係る積層体１００の構成の一例を示す断面図である。積層体１００は、上記した第１の実施形態に係る超電導デバイス１０と他のデバイス１１とが積層されて構成される。他のデバイス１１は、例えば、超電導デバイス１０から出力される量子ビットを読み出す機能を有する読み出しデバイスであってもよい。超電導デバイス１０の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合される。
【0060】
超電導デバイス１０と他のデバイス１１との接合においては、接合電極５０を溶融させるためのリフロー処理が行われる。超電導デバイス１０において、高融点金属によって構成されるキャップ膜７０及び下地膜８０が、貫通電極４０と接合電極５０とを隔てる隔壁部として機能するので、貫通電極４０における体積変動と、接合電極５０における体積変動とを分断することができる。これにより、貫通電極４０及び接合電極５０の体積変動に伴うストレスを抑制することができる。
【0061】
なお、図９に示すように、超電導デバイス１０において、基板２０の面Ｓ１の側及び面Ｓ２の側の双方に接合電極５０を設け、基板２０の面Ｓ１の側及び面Ｓ２の側の双方に他のデバイス１１、１２を積層してもよい。超電導デバイス１０の面Ｓ２側の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合され、超電導デバイス１０の面Ｓ１側の接合電極５０が、他のデバイス１２の基板２２の表面に設けられたパッド２６に接合される。
【0062】
また、図１０に示すように、超電導デバイス１０と他のデバイス１１との接合は、接合電極５０を介した接合ではなく、常温接合又は接着剤による接合であってもよい。図１０に示す積層体１００においては、超電導デバイス１０の基板２０の面Ｓ２の側に設けられた絶縁体層９２と、他のデバイス１１の基板２１の面Ｓ３の側に設けられた絶縁体層９８とを常温接合又は接着剤によって接合した後に、貫通電極４０が形成される。貫通電極４０は、他のデバイス１１の基板２１の表面に設けられたパッド２５に接続される。超電導デバイス１０は、基板２０の面Ｓ１の側に設けられた接合電極５０を有する。超電導デバイス１０上には、更に別のデバイス（図示せず）を、接合電極５０を介して接合することが可能である。
【0063】
図１１は、上記した第２の実施形態に係る超電導デバイス１０Ａと他のデバイス１１、１２とを含む積層体の構成の一例を示す断面図である。超電導デバイス１０Ａは、他のデバイス１１と１２における信号伝送を仲介するインターポーザである。例えば、他のデバイス１２は、量子ビットを出力する機能を有するものであり、他のデバイス１１は量子ビットを読み出す機能を有するものであってもよい。超電導デバイス１０Ａの面Ｓ２側の接合電極５０が、他のデバイス１１の基板２１の表面に設けられたパッド２５に接合され、超電導デバイス１０の面Ｓ１側の接合電極５０が、他のデバイス１２の基板２２の表面に設けられたパッド２６に接合される。
【符号の説明】
【0064】
１０、１０Ａ 超電導デバイス
１１、１２ 他のデバイス
２０、２１、２２ 基板
３０ 超電導量子ビット素子
４０ 貫通電極
４１ 外側部分
４２ 内側部分
４５ 貫通孔
５０ 接合電極
６０ 配線
６１ ビア
６２ ダミー配線
７０ キャップ膜
８０ 下地膜
９０、９２ 絶縁体層
１００ 積層体
１１、１２ 他のデバイス
２０、２１、２２ 基板
３０ 超電導量子ビット素子
４０ 貫通電極
４１ 外側部分
４２ 内側部分
４５ 貫通孔
５０ 接合電極
６０ 配線
６１ ビア
６２ ダミー配線
７０ キャップ膜
８０ 下地膜
９０、９２ 絶縁体層
１００ 積層体
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図3L】
【図3M】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図4J】
【図4K】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
