(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-30
(45)【発行日】2024-10-08
(54)【発明の名称】改ざん防止検出器及び物理的攻撃を検出するための方法
(51)【国際特許分類】
H01L 21/822 20060101AFI20241001BHJP
H01L 27/04 20060101ALI20241001BHJP
【ＦＩ】
H01L27/04 H
H01L27/04 F
【請求項の数】
20
【外国語出願】
(21)【出願番号】P 2023096746
(22)【出願日】2023-06-13
(65)【公開番号】P2024096661
(43)【公開日】2024-07-17
【審査請求日】2023-06-22
(31)【優先権主張番号】112100171
(32)【優先日】2023-01-04
(33)【優先権主張国・地域又は機関】TW
(73)【特許権者】
【識別番号】520196623
【氏名又は名称】▲しゃーん▼碼科技股▲ふん▼有限公司
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】莊 ▲かい▼▲しぇん▼
(72)【発明者】
【氏名】邵 啓意
(72)【発明者】
【氏名】游 鈞恆
【審査官】市川 武宜
(56)【参考文献】
【文献】特開２００９－１２３０７１（ＪＰ，Ａ）
【文献】特開２００３－１５０４５１（ＪＰ，Ａ）
【文献】特開２００３－２５６７９３（ＪＰ，Ａ）
【文献】特開２０２０－１３６５９２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／０２４１６９０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２７／０４
(57)【特許請求の範囲】
【請求項1】
物理的攻撃を検出するための改ざん防止検出器であって、動作温度にしたがって温度コードを生成するように構成された温度センサと、
前記温度センサに結合され、供給電圧及び前記温度コードにしたがって電圧コードを生成するように構成された電圧検出器と、
前記温度センサ及び前記電圧検出器に結合され、システムクロック、前記温度コード及び前記電圧コードにしたがって周波数コードを生成するように構成された周波数検出器と、
前記温度センサ、前記電圧検出器及び前記周波数検出器に結合され、前記温度コード、前記電圧コード及び前記周波数コードにしたがって改ざん防止検出結果を生成するように構成されたコントローラであって、該改ざん防止検出結果は、前記動作温度、前記供給電圧及び前記システムクロックのうちのいずれかが前記物理的攻撃によって改ざんされているかどうかを示す、コントローラと、
を含む改ざん防止検出器。
【請求項2】
前記コントローラは、前記動作温度、前記供給電圧及び前記システムクロックのうちのいずれかが特定の動作範囲内にあるかどうかを検出することにより前記改ざん防止検出結果を生成する、請求項１に記載の改ざん防止検出器。
【請求項3】
前記温度センサは、絶対温度比例（ＰＴＡＴ）発振器であって、ＰＴＡＴクロックを出力するように構成され、該ＰＴＡＴクロックの周波数は前記動作温度にしたがって決定される、ＰＴＡＴ発振器と、
前記ＰＴＡＴ発振器に結合され、前記ＰＴＡＴクロックの周波数に対して周波数－デジタル変換を行って前記動作温度に対応するデジタルコードを生成するように構成された周波数－デジタル変換器と、
を含む、請求項１に記載の改ざん防止検出器。
【請求項4】
前記温度センサは、前記デジタルコードと前記温度コードとの間の較正マッピング情報を記憶するように構成された記憶装置と、
前記周波数－デジタル変換器及び前記記憶装置に結合され、前記較正マッピング情報及び前記デジタルコードにしたがって前記温度コードを生成するように構成されたエンコーダと、
をさらに含む、請求項３に記載の改ざん防止検出器。
【請求項5】
前記電圧検出器は、電圧制御クロックを出力するように構成された電圧制御発振器（ＶＣＯ）であって、該電圧制御クロックの周波数は、前記供給電圧にしたがって決定される、ＶＣＯと、
前記ＶＣＯに結合され、前記電圧制御クロックの周波数に対して周波数－デジタル変換を行って、前記供給電圧に対応するデジタルコードを生成するように構成された周波数－デジタル変換器と、
を含む、請求項１に記載の改ざん防止検出器。
【請求項6】
前記電圧検出器は、前記デジタルコードと前記電圧コードとの間の較正マッピング情報を記憶するように構成された記憶装置と、
前記周波数－デジタル変換器及び前記記憶装置に結合され、前記温度コードにしたがって前記較正マッピング情報から特定の較正マッピング情報を選択し、該特定の較正マッピング情報及び前記デジタルコードにしたがって前記電圧コードを生成するように構成されたエンコーダと、
をさらに含む、請求項５に記載の改ざん防止検出器。
【請求項7】
前記電圧検出器に結合され、前記電圧コードの変化を検出して電圧グリッチ検出結果を生成するように構成された電圧グリッチ検出器をさらに含み、前記コントローラは、前記電圧グリッチ検出結果にしたがって前記改ざん防止検出結果をさらに生成する、請求項１に記載の改ざん防止検出器。
【請求項8】
前記電圧コードは、前記システムクロックの以前の周期の間の以前の値を有し、前記電圧コードは前記システムクロックの現在の周期の間の現在の値を有し、前記電圧グリッチ検出器は、
前記電圧コードの以前の値を記憶するように構成されたレジスタと、
前記以前の値と前記現在の値とを比較して前記電圧グリッチ検出結果を生成するように構成された比較器と、
を含む、請求項７に記載の改ざん防止検出器。
【請求項9】
前記周波数検出器は、基準クロックを出力するように構成された基準発振器であって、該基準クロックの周波数は前記システムクロックの周波数よりも大きい、基準発振器と、
前記基準発振器に結合され、前記システムクロック及び前記基準クロックにしたがって前記システムクロックに対応するデジタルコードを生成するように構成された周波数－デジタル変換器と、
を含む、請求項１に記載の改ざん防止検出器。
【請求項10】
前記周波数検出器は、前記デジタルコードと前記周波数コードとの間の較正マッピング情報を記憶するように構成された記憶装置と、
前記周波数－デジタル変換器及び前記記憶装置に結合され、前記温度コード及び前記電圧コードにしたがって前記較正マッピング情報から特定の較正マッピング情報を選択し、該特定の較正マッピング情報及び前記デジタルコードにしたがって前記周波数コードを生成するように構成されたエンコーダと、
をさらに含む、請求項９に記載の改ざん防止検出器。
【請求項11】
前記周波数検出器に結合され、前記システムクロックの周波数の変化を検出してクロックグリッチ検出結果を生成するように構成されたクロックグリッチ検出器をさらに含み、前記コントローラは、前記クロックグリッチ検出結果にしたがって前記改ざん防止検出結果をさらに生成する、請求項９に記載の改ざん防止検出器。
【請求項12】
前記クロックグリッチ検出器は、論理ハイ状態を有する前記システムクロックの時間間隔内の前記基準クロックの周期数をカウントしてカウント結果を生成するように構成されたカウンタであって、該カウント結果は、前記システムクロックの以前の周期の間の以前の値を有し、該カウント結果は前記システムクロックの現在の周期の間の現在の値を有する、カウンタと、
前記以前の値と前記現在の値とを比較して前記クロックグリッチ検出結果を生成するように構成された比較器と、
を含む、請求項１１に記載の改ざん防止検出器。
【請求項13】
前記クロックグリッチ検出器は、論理ロー状態を有する前記システムクロックの時間間隔内の前記基準クロックの周期数をカウントしてカウント結果を生成するように構成されたカウンタであって、該カウント結果は前記システムクロックの以前の周期の間の以前の値を有し、該カウント結果は前記システムクロックの現在の周期の間の現在の値を有する、カウンタと、
前記以前の値と前記現在の値とを比較して前記クロックグリッチ検出結果を生成するように構成された比較器と、
を含む、請求項１１に記載の改ざん防止検出器。
【請求項14】
前記クロックグリッチ検出器は、論理ハイ状態を有する前記システムクロックの第１の時間間隔内の前記基準クロックの第１の周期数をカウントして第１のカウント結果を生成するように構成された第１のカウンタであって、該第１のカウント結果は前記システムクロックの以前の周期の間の第１の以前の値を有し、該第１のカウント結果は前記システムクロックの現在の周期の間の第１の現在の値を有する、第１のカウンタと、
前記第１の以前の値と前記第１の現在の値とを比較して第１の比較結果を生成するように構成された第１の比較器と、
論理ロー状態を有する前記システムクロックの第２の時間間隔内の前記基準クロックの第２の周期数をカウントして第２のカウント結果を生成するように構成された第２のカウンタであって、該第２のカウント結果は前記システムクロックの以前の周期の間の第２の以前の値を有し、該第２のカウント結果は前記システムクロックの現在の周期の間の第２の現在の値を有する、第２のカウンタと、
前記第２の以前の値と前記第２の現在の値とを比較して第２の比較結果を生成するように構成された第２の比較器と、
前記第１の比較結果及び前記第２の比較結果に対してＯＲ論理演算を行って前記クロックグリッチ検出結果を生成するように構成されたＯＲ論理ゲートと、
を含む、請求項１１に記載の改ざん防止検出器。
【請求項15】
前記周波数－デジタル変換器は、前記システムクロックによって規定される時間間隔内の基準クロックの周期数をカウントしてカウント結果を生成するように構成されたカウンタであって、該時間間隔は前記システムクロックの周波数に対応する、カウンタと、
前記カウンタに結合され、前記基準クロック及び前記システムクロックにしたがってリセット信号を生成し、前記時間間隔の開始時点で前記カウンタをリセットするように構成されたリセット信号発生器と、
前記カウンタに結合され、前記時間間隔の終了時点で前記カウント結果を記憶し、前記カウント結果を前記デジタルコードとして出力するように構成されたレジスタと、
を含む、請求項９に記載の改ざん防止検出器。
【請求項16】
前記コントローラに結合され、前記改ざん防止検出器の累積動作時間をカウントして経時情報を生成するように構成された単調カウンタをさらに含み、前記コントローラは、前記経時情報にしたがって前記特定の動作範囲の値を較正する、請求項２に記載の改ざん防止検出器。
【請求項17】
物理的攻撃を検出するための方法であって、絶対温度比例（ＰＴＡＴ）発振器から出力される第１のクロック及び第１の較正マッピング情報にしたがって温度コードを生成することであって、該温度コードは動作温度を表す、ことと、
電圧制御発振器（ＶＣＯ）から出力される第２のクロック、前記温度コード及び第２の較正マッピング情報にしたがって電圧コードを生成することであって、該電圧コードは供給電圧を表す、ことと、
基準発振器から出力される第３のクロック、前記温度コード、前記電圧コード及び第３の較正マッピング情報にしたがって周波数コードを生成することであって、該周波数コードはシステムクロックの周波数を表す、ことと、
コントローラを利用して、前記温度コード、前記電圧コード及び前記周波数コードにしたがって改ざん防止検出結果を生成することであって、該改ざん防止検出結果は、前記動作温度、前記供給電圧及び前記システムクロックのうちのいずれかが前記物理的攻撃によって改ざんされているかどうかを示す、ことと、
を含む方法。
【請求項18】
前記システムクロックの以前の周期の間の前記電圧コードの以前の値と、前記システムクロックの現在の周期の間の前記電圧コードの現在の値とを比較して電圧グリッチ検出結果を生成することをさらに含み、前記改ざん防止検出結果は、前記供給電圧に前記物理的攻撃による電圧グリッチがあるかどうかを判定するために、前記電圧グリッチ検出結果にしたがってさらに生成される、請求項１７に記載の方法。
【請求項19】
時間間隔内の前記第３のクロックの周期数をカウントしてカウント結果を生成することであって、該時間間隔は前記システムクロックの論理ハイ状態又は論理ロー状態によって規定される、ことと、前記システムクロックの以前の周期の間の前記カウント結果の以前の値と、前記システムクロックの現在の周期の間の前記カウント結果の現在の値とを比較して、クロックグリッチ検出結果を生成することと、
をさらに含み、
前記改ざん防止検出結果は、前記システムクロックに前記物理的攻撃によるクロックグリッチがあるかどうかを判定するために、前記クロックグリッチ検出結果にしたがってさらに生成される、請求項１７に記載の方法。
【請求項20】
カウンタを利用して、前記システムクロックによって規定される時間間隔内の、前記第１のクロック、前記第２のクロック及び前記第３のクロックのうちのテストクロックの周期数をカウントしてカウント結果を生成することであって、該時間間隔は前記システムクロックの周波数に対応する、ことと、前記テストクロック及び前記システムクロックにしたがってリセット信号を生成して、前記時間間隔の開始時点で前記カウンタをリセットすることと、
レジスタを利用して、前記時間間隔の終了時点で前記カウント結果を記憶し、前記動作温度、前記供給電圧及び前記システムクロックの周波数のいずれかに対応するデジタルコードとして前記カウント結果を出力することと、
をさらに含む、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は改ざん防止回路（anti-tampering circuit）に関し、より具体的には改ざん防止検出器及び物理的攻撃（physical attack）を検出するための方法に関する。
【背景技術】
【0002】
回路攻撃は、電圧攻撃、電圧グリッチ攻撃、周波数攻撃、クロックグリッチ攻撃及び温度攻撃等の複数の種類の物理的攻撃を含む。例えば、電力過多又は電力不足の電源電圧がチップに供給され得るか又はチップがオーバー／アンダークロックになり、チップの動作を異常になり得る。加えて、チップの電源線又はクロック信号に正のパルス又は負のパルスが注入されることで、チップが特定の時点で誤動作又は異常動作を起こし得る。さらに、チップの環境温度が変化してチップの動作を異常になり得る。
【0003】
上記の物理的攻撃によってチップ内のデータが改ざんされるか又は盗まれるのを防止するために、関連する検出回路がチップに設けられ、物理的攻撃が検知された場合にシステムに通知し得る。これらの検出回路は、高価なキャリブレーションが多くの場合必要になるアナログ回路又は混合信号回路で通常実施される。加えて、関連技術の検出機構は、動作温度及び電圧等の様々な要因の影響を受けやすく、上述の複数の種類の物理的攻撃を正しく検出することの困難さが増す。
【0004】
そのため、関連技術の課題を解決するために、新たなアーキテクチャ及び関連方法が必要である。
【発明の概要】
【0005】
本発明の目的は、改ざん防止検出器及び物理的攻撃を検出するための方法を提供することであり、上述した物理的攻撃に対応して、チップが関連する保護機構を作動させることができるように、副作用を導入することなく又は副作用を導入しにくい方法で、チップの実際の動作条件（動作温度、電源電圧及びシステムクロックの周波数等）を特定できるようにする。
【0006】
本発明の少なくとも１つの実施形態は、物理的攻撃を検出するための改ざん防止検出器を提供する。改ざん防止検出器は、温度センサ、電圧検出器、周波数検出器及びコントローラを含み、電圧検出器は温度センサに結合され、周波数検出器は温度センサ及び電圧検出器に結合され、コントローラは温度センサ、電圧検出器及び周波数検出器に結合されている。具体的には、温度センサは動作温度にしたがって温度コードを生成するように構成されている。電圧検出器は供給電圧及び温度コードにしたがって電圧コードを生成するように構成されている。周波数検出器はシステムクロック、温度コード及び電圧コードにしたがって周波数コードを生成するように構成されている。コントローラは、温度コード、電圧コード及び周波数コードにしたがって改ざん防止検出結果を生成するように構成されている。より具体的には、該改ざん防止検出結果は、動作温度、供給電圧及びシステムクロックのうちのいずれかが物理的攻撃によって改ざんされているかどうかを示す。
【0007】
本発明の少なくとも１つの実施形態は、物理的攻撃を検出するための方法を提供する。本方法は、絶対温度比例（ＰＴＡＴ）発振器から出力される第１のクロック及び第１の較正マッピング情報にしたがって温度コードを生成することであって、該温度コードは動作温度を表す、ことと、電圧制御発振器（ＶＣＯ）から出力される第２のクロック、前記温度コード及び第２の較正マッピング情報にしたがって電圧コードを生成することであって、該電圧コードは供給電圧を表す、ことと、基準発振器から出力される第３のクロック、前記温度コード、前記電圧コード及び第３の較正マッピング情報にしたがって周波数コードを生成することであって、該周波数コードはシステムクロックの周波数を表す、ことと、コントローラを利用して、前記温度コード、前記電圧コード及び前記周波数コードにしたがって改ざん防止検出結果を生成することであって、該改ざん防止検出結果は、前記動作温度、前記供給電圧及び前記システムクロックのうちのいずれかが前記物理的攻撃によって改ざんされているかどうかを示す、ことと、を含む。
【0008】
本発明によって提供される改ざん防止検出器及び方法は、温度、供給電圧及び周波数等の動作状態を検出するために複数の発振器を利用するため、前述の情報を表すためのアナログ信号の実施を避けることができる。加えて、温度情報を取得した後に、本発明は温度情報に基づいて電圧をさらに検出する。電圧情報を取得した後に、本発明は温度情報及び電圧情報に基づいて周波数をさらに検出する。そのため、システム全体の動作状態を適切に監視でき、様々な種類の物理的攻撃を確実に検出できる。
【0009】
本発明のこれらの及び他の目的は、様々な図及び図面に示す好ましい実施形態の以下の詳細な説明を読んだ後に当業者に間違いなく明らかになる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
図１は、本発明の一実施形態に係る改ざん防止検出器１０を示す図であり、改ざん防止検出器１０は、電圧攻撃、電圧グリッチ攻撃、周波数攻撃、クロックグリッチ攻撃及び温度攻撃等の物理的攻撃を検出するように構成されている。図１に示すように、改ざん防止検出器１０は、温度センサ１１０、電圧検出器１２０、周波数検出器１３０及びコントローラ１００を含んでもよく、電圧検出器１２０は温度センサ１１０に結合され、周波数検出器は温度センサ１１０及び電圧検出器１２０に結合され、コントローラ１００は温度センサ１１０、電圧検出器１２０及び周波数検出器１３０に結合されている。この実施形態では、温度センサ１１０は動作温度にしたがって温度コードＴｃｏｄｅを生成し得る。電圧検出器１２０は、供給電圧及び温度コードＴｃｏｄｅにしたがって電圧コードＶｃｏｄｅを生成し得る。周波数検出器１３０は、システムクロック、温度コードＴｃｏｄｅ及び電圧コードＶｃｏｄｅにしたがって周波数コードＦｃｏｄｅを生成し得る。コントローラ１００は、温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅにしたがって、改ざん防止検出結果ＲＥＳｔａｍｐｅｒを生成し得る。改ざん防止検出結果ＲＥＳｔａｍｐｅｒは、物理的攻撃により動作温度、供給電圧及びシステムクロックのいずれかが改ざんされたかを示し得る。
【0012】
例えば、改ざん防止検出器１０を含むチップの動作条件は、動作温度が温度範囲にあり、供給電圧が電圧範囲にあり、システムクロックの周波数が周波数範囲にあるように予め決められており、改ざん防止検出器１０は、動作温度、供給電圧及びシステムクロックのいずれかが（例えば、それぞれが）特定の動作範囲内にあるか検出して、改ざん防止検出結果ＲＥＳｔａｍｐｅｒを生成し得る。コントローラ１００は、温度範囲に対応する温度コード範囲、電圧範囲に対応する電圧コード範囲及び周波数範囲に対応する周波数コード範囲等の特定の動作範囲の情報を記憶するための内蔵型記憶装置を有し得る。コントローラ１００は、温度コードＴｃｏｄｅが温度コードＴｃｏｄｅに該当するかどうかを判定し、電圧コードＶｃｏｄｅが温度コード範囲内にあるか判定し、周波数コードＦｃｏｄｅが周波数コード範囲内にあるか判定し得る。動作温度、供給電圧及びシステムクロックのいずれかが特定の動作範囲内にない場合、コントローラ１００は物理的攻撃が検出されたと判定し、それにより改ざん防止検出結果ＲＥＳｔａｍｐｅｒが生成される。
【0013】
改ざん防止検出器１０は単調カウンタ１６０をさらに含み得る。単調カウンタ１６０はコントローラ１００に結合され、改ざん防止検出器１０（又は改ざん防止検出器１０を含むチップ）の累積動作時間をカウントして経時情報（aging information）ＡＧＥｃｏｄｅを生成し得る。例えば、改ざん防止検出器１０の電源が最初にオンにされたときに、単調カウンタ１６０は、この電源オンの後の動作時間にしたがって、経時情報ＡＧＥｃｏｄｅを初期値（例えば０）から第１の累積値に増やし得る。改ざん防止検出器１０の電源が２回目にオンにされたとき、単調カウンタ１６０は、この電源オン後の動作時間にしたがって、経時情報ＡＧＥｃｏｄｅを第１の累積値から第２の累積値に増やされ得る。類推による推定によれば、経時情報ＡＧＥｃｏｄｅは、改ざん防止検出器１０の動作の間に増加が続けられ、電源オフによってリセットされない。そのため、経時情報ＡＧＥｃｏｄｅは、改ざん防止検出器１０（又は改ざん防止検出器１０を構成するチップ）の利用時間の条件を表し得る。実際には、改ざん防止検出器１０内のコンポーネントの動作条件は、経年劣化等の要因により経時的に初期条件から逸れ得る。そのため、コントローラ１００は、コンポーネントの経年劣化の要因を考慮した条件で、物理的攻撃により、動作温度、供給電圧及びシステムクロックのうちのいずれかが改ざんされたかどうかを適切に判定するために、単調カウンタ１６０によって生成される経時情報ＡＧＥｃｏｄｅにしたがって、上述した特定の動作範囲を較正し得る（例えば、温度コードＴｃｏｄｅに対応する温度コード範囲、電圧コードＶｃｏｄｅに対応する電圧コード範囲及び周波数コードＦｃｏｄｅに対応する周波数コード範囲のいずれかを較正）。
【0014】
この実施形態では、改ざん防止検出器１０は電圧グリッチ検出器１４０をさらに含み得る。電圧グリッチ検出器１４０は電圧検出器１２０に結合されている。例えば、電圧グリッチ検出器１４０は、電圧コードＶｃｏｄｅの変化を検出して電圧グリッチ検出結果Ｖｇｌｉｔｃｈを生成し得る。コントローラは、物理的攻撃による電圧グリッチが供給電圧にあるかどうかを電圧グリッチ検出結果Ｖｇｌｉｔｃｈにしたがってさらに判定し得る。
【0015】
この実施形態では、改ざん防止検出器１０はクロックグリッチ検出器１５０をさらに含み得る。クロックグリッチ検出器１５０は周波数検出器１３０に結合される。クロックグリッチ検出器１５０はシステムクロックの周波数の変化を検出して、クロックグリッチ検出結果Ｃｇｌｉｔｃｈを生成し得る。コントローラ１００は、システムクロック物理的攻撃によるクロックグリッチがシステムクロックにあるかどうかをクロックグリッチ検出結果Ｃｇｌｉｔｃｈにｈにしたがってさらに判定し得る。
【0016】
実際には、温度センサ１１０、電圧検出器１２０及び周波数検出器１３０が、動作温度、供給電圧及びシステムクロックの周波数を表すために高解像度デジタル信号を利用する場合（例えば、温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅのそれぞれのビット数が極端に高い場合）、温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅのそれぞれの最下位ビット（ＬＳＢ）は、物理的攻撃がなくてもノイズ等の要因によって変化を続け得る。そのため、コントローラ１００は、温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅのそれぞれのＬＳＢを破棄し、残りのビットのみを参照することにより改ざん防止検出器１０（又は改ざん防止検出器１０を含むチップ）が物理的攻撃を受けているかどうかを判定し得る。加えて、改ざん防止検出器１０はエントロピー抽出器１７０をさらに含み得る。エントロピー抽出器１７０は温度センサ１１０、電圧検出器１２０及び周波数検出器１３０に結合されている。ノイズによって容易に阻害される温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅのそれぞれのＬＳＢに基づいて、エントロピー抽出器１７０は、温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅのそれぞれのＬＳＢにしたがってエントロピー出力ＢＩＴｅｎｔｒｏｐｙを生成し得る。エントロピー出力ＢＩＴｅｎｔｒｏｐｙは、温度コードＴｃｏｄｅ、電圧コードＶｃｏｄｅ及び周波数コードＦｃｏｄｅのそれぞれのＬＳＢにしたがってハッシュ動作、収集動作及び配置動作を行うことにより生成される１つ以上のエントロピービットであり得るが、本発明はこれに限定されない。
【0017】
図２は、本発明の一実施形態に係る温度センサ１１０の詳細な実施を示す図である。図２に示すように、温度センサ１１０は、絶対温度比例（ＰＴＡＴ）発振器１１１、周波数－デジタル変換器１１２、ワンタイムプログラマブル（ＯＴＰ）記憶装置１１４等の記憶装置及びエンコーダ１１３を含み、周波数－デジタル変換器１１２はＰＴＡＴ発振器１１１に結合され、エンコーダ１１３は周波数－デジタル変換器１１２及びＯＴＰ記憶装置１１４に結合されている。この実施形態では、ＰＴＡＴ発振器１１１はＰＴＡＴクロックＣＬＫＰＴＡＴを出力し得る。ＰＴＡＴクロックＣＬＫＰＴＡＴの周波数は動作温度にしたがって決定される。この実施形態では、ＰＴＡＴ発振器１１１の電力は供給電圧ＶＤＤによって提供され、供給電圧ＶＤＤは図１の実施形態で言及した供給電圧の一例であり得る。具体的には、ＰＴＡＴ発振器１１１は電圧制御される電流源を含んでもよく、ＰＴＡＴクロックＣＬＫＰＴＡＴの周波数は、電圧制御された電流源の電流によって決定され、供給電圧ＶＤＤの変動の影響を受けない。電圧制御された電流源の電流はＰＴＡＴ電圧ＶＰＴＡＴによって制御され、ＰＴＡＴ電圧ＶＰＴＡＴの変化は絶対温度の変化に比例し得る。そのため、供給電圧ＶＤＤの変化による干渉なしに又は供給電圧ＶＤＤの変化による干渉を受ける可能性の低い状態で、ＰＴＡＴクロックＣＬＫＰＴＡＴの周波数を検出することにより動作温度の変化の情報を得ることができる。例えば、周波数－デジタル変換器１１２は、ＰＴＡＴクロックＣＬＫＰＴＡＴの周波数に対して周波数－デジタル変換を行って、動作温度に対応するデジタルコードＴｃｏｄｅ０を生成し得る。
【0018】
実際には、ＰＴＡＴ発振器１１１及び周波数－デジタル変換器１１２の動作により、異なるチップは、プロセス変動のために、同じ温度下で異なるデジタルコードＴｃｏｄｅ０を出力し得る。プロセス変動により動作温度を正しく検出できないという課題を克服するために、工場出荷前のテスト段階の間にチップのプロセス状態にしたがってチップのプロセス状態（例えば、ＳＳコーナー、ＦＦコーナー又はＴＴコーナー等のチップが属するプロセスコーナー）に対応する較正マッピング情報ＴｍａｐがＯＴＰ記憶装置１１４（理解をより良くするために「温度マッピング（ＯＴＰ）」と表記）に書き込まれ、エンコーダ１１３はデジタルコードＴｃｏｄｅ０を受信し、ＯＴＰ記憶装置１１４に記憶された較正マッピング情報Ｔｍａｐにしたがって、温度コードＴｃｏｄｅをさらに生成し得る。そのため、較正の後、温度センサ１１０から出力される温度コードＴｃｏｄｅは、製造工程による影響を受けることなく動作温度を正確に表すことができる。
【0019】
図３は、本発明の一実施形態に係る電圧検出器１２０の詳細な実施を示す図である。図３に示すように、電圧検出器１２０は、電圧制御発振器（ＶＣＯ）１２１、周波数－デジタル変換器１２２、ＯＴＰ記憶装置１２４等の記憶装置及びエンコーダ１２３を含み、周波数－デジタル変換器１２２はＶＣＯ１２１に結合され、エンコーダ１２３は周波数－デジタル変換器１２２及びＯＴＰ記憶装置１２４に結合されている。この実施形態では、ＶＣＯ１２１は電圧制御クロックＣＬＫＶＣＯを出力し、電圧制御クロックＣＬＫＶＣＯの周波数は供給電圧ＶＤＤにしたがって決定される。例えば、供給電圧ＶＤＤの変化は電圧制御クロックＣＬＫＶＣＯの周波数の変化に比例する。そのため、電圧制御クロックＣＬＫＶＣＯの周波数を検出することにより、供給電圧ＶＤＤの変化の情報が得られ得る。例えば、周波数－デジタル変換器１２２は、電圧制御クロックＣＬＫＶＣＯの周波数に対して周波数－デジタル変換を行って、供給電圧ＶＤＤに対応する電圧コードＶｃｏｄｅ０を生成し得る。
【0020】
実際には、プロセス変動要因に加えて、ＶＣＯ１２１は動作温度の影響を受け得る。そのため、プロセス及び温度の要因によって供給電圧ＶＤＤを正しく検出できないという課題を克服するために、工場出荷前のテスト段階の間のチップのプロセス状態にしたがってチップのプロセス状態（例えば、ＳＳコーナー、ＦＦコーナー又はＴＴコーナー等のチップが属するプロセスコーナー）に対応する較正マッピング情報ＶｍａｐがＯＴＰ記憶装置１２４（理解をより良くするために「温度マッピング（ＯＴＰ）」と表記）に書き込まれ得る。較正マッピング情報Ｖｍａｐは複数の動作温度下でのデジタルコードＶｃｏｄｅ０及び電圧コードＶｃｏｄｅの電圧デジタルマッピング関係を含む。そのため、デジタルコードＶｃｏｄｅ０及び温度コードＴｃｏｄｅを受信した後、エンコーダ１２３は、温度コードＴｃｏｄｅにしたがって、較正マッピング情報Ｖｍａｐから対応する特定の較正マッピング情報を選択し、そしてこの特定のマッピング情報及びデジタルコードＶｃｏｄｅ０にしたがって電圧コードＶｃｏｄｅを生成する。そのため、較正の後、電圧検出器１２０から出力される電圧コードＶｃｏｄｅは、プロセス及び温度の変動による影響を受けることなく、供給電圧の電圧レベルを正確に表すことができる。
【0021】
図４は、本発明の一実施形態に係る電圧グリッチ検出器１４０の詳細な実施を示す図である。図４に示すように、電圧グリッチ検出器１４０はレジスタ１４１及び比較器１４２を含み、比較器１４２はレジスタ１４１に結合されている。この実施形態では、電圧コードＶｃｏｄｅはシステムクロックＣＬＫＳＹＳの前の周期の間に以前の値を有し、電圧コードＶｃｏｄｅはシステムクロックＣＬＫＳＹＳの現在の周期の間の現在の値を有し、レジスタ１４１は電圧コードＶｃｏｄｅの以前の値を記憶し、比較器１４２は電圧コードＶｃｏｄｅの以前の値と電圧コードＶｃｏｄｅの現在の値を比較して、電圧グリッチ検出結果Ｖｇｌｉｔｃｈを生成し得る。例えば、現在の周期では、電圧検出器１２０から出力される電圧コードＶｃｏｄｅは電圧コードＶｃｏｄｅの現在の値を表し、レジスタ１４１から出力される電圧コードＶｃｏｄｅ’は電圧コードＶｃｏｄｅの以前の値を表し得る。比較器１４２が電圧コードＶｃｏｄｅと電圧コードＶｃｏｄｅ’の差が所定の閾値よりも大きいことを検出すると、比較器１４２は、供給電圧ＶＤＤの電圧グリッチの状態をコントローラ１００に報告するために、電圧グリッチ検出結果Ｖｇｌｉｔｃｈを論理値「１」にプルし得る。
【0022】
図５は、本発明の一実施形態に係る供給電圧ＶＤＤの電圧グリッチの検出を示す図である。図５に示すように、供給電圧ＶＤＤが正のグリッチを有する場合、ＶＣＯ１２１から出力されるＶＣＯクロックＣＬＫＶＣＯの周波数が変化して、電圧検出器１２０から出力される電圧コードＶｃｏｄｅの値を変化させることがあり（例えば、Ｄ０からＤ１に変化）、電圧グリッチ検出器１４０は、電圧コードＶｃｏｄｅの値の変化に応答して、電圧グリッチ検出結果Ｖｇｌｉｔｃｈを論理値「０」から論理値「１」にプルし得る。供給電圧ＶＤＤが負のグリッチを有する場合、ＶＣＯ１２１から出力されるＶＣＯクロックＣＬＫＶＣＯの周波数が変化して、電圧検出器１２０から出力される電圧コードＶｃｏｄｅの値を変化させることがあり（例えば、Ｄ０からＤ２に変化）、電圧グリッチ検出器１４０は、電圧コードＶｃｏｄｅの値の変化に応答して、電圧グリッチ検出結果Ｖｇｌｉｔｃｈを論理値「０」から論理値「１」にプルし得る。
【0023】
なお、周波数－デジタル変換器１１２及び１２２の双方は、システムクロックＣＬＫＳＹＳに基づいて周波数－デジタル変換を行う。例えば、周波数－デジタル変換器１１２は、システムクロックによって規定される時間間隔（例えば、システムクロックＣＬＫＳＹＳによって規定される１周期）内のＰＴＡＴクロックＣＬＫＰＴＡＴの周期数をカウントすることにより、デジタルコードＴｃｏｄｅ０を生成し得る。物理的攻撃により動作温度及びシステムクロックＣＬＫＳＹＳの周波数の両方が変化しても、温度センサ１１０から出力される温度コードＴｃｏｄｅは一部の条件下で変化しないか又は温度範囲内で維持され得るため、コントローラ１００は動作温度の変化を検出できない。別の例では、周波数－デジタル変換器１２２は、システムクロックによって規定される時間間隔（例えば、システムクロックＣＬＫＳＹＳによって規定される１周期）内でＶＣＯクロックＣＬＫＶＣＯの周期数をカウントすることによりデジタルコードＶＣＯｄｅ０を生成し得る。物理的攻撃により供給電圧ＶＤＤ及びシステムクロックＣＬＫＳＹＳの周波数の両方が変化しても、電圧検出器１２０から出力される電圧コードＶｃｏｄｅは一部の条件下で変化しないか又は温度範囲内で維持され得るため、コントローラ１００は供給電圧ＶＤＤの電圧レベルの変化を検出できない。
【0024】
本発明は、上記の状況を防止するために、周波数検出器１３０を利用してシステムクロックＣＬＫＳＹＳの周波数を監視できる。図６は、本発明の一実施形態に係る周波数検出器１３０の詳細な実施を示す図である。図６に示すように、周波数検出器１３０は基準発振器１３１、周波数－デジタル変換器１３２、ＯＴＰ記憶装置１３４等の記憶装置及びエンコーダ１３３を含み、周波数－デジタル変換器１３２は基準発振器１３１に結合され、エンコーダは周波数－デジタル変換器１３２及びＯＴＰ記憶装置１３４に結合されている。この実施形態では、基準発振器１３１は基準クロックＣＬＫＲＥＦを出力し得る。基準クロックＣＬＫＲＥＦの周波数はシステムクロックＣＬＫＳＹＳの周波数よりも大きい。加えて、周波数－デジタル変換器１３２は、システムクロックＣＬＫＳＹＳ及び基準クロックＣＬＫＲＥＦにしたがって、システムクロックＣＬＫＳＹＳに対応するデジタルコードＦｃｏｄｅ０を生成し得る。そのため、デジタルコードＦｃｏｄｅ０を監視することにより、システムクロックＣＬＫＳＹＳの周波数の変化を検出できる。
【0025】
上述したプロセス変動の要因に加えて、基準発振器１３１は、実際には、動作温度及び供給電圧ＶＤＤの影響を受け得る。そのため、プロセス、温度及び供給電圧の要因によりシステムクロックＣＬＫＳＹＳの周波数を正しく検出できないという課題を克服するために、工場出荷前のテスト段階の間のチップのプロセス状態にしたがって、チップのプロセス状態（例えば、ＳＳコーナー、ＦＦコーナー又はＴＴコーナー等のチップが属するプロセスコーナー）に対応する較正マッピング情報ＦｍａｐがＯＴＰ記憶装置１３４（理解をより良くするために「温度マッピング（ＯＴＰ）」と表記）に書き込まれ得る。較正マッピング情報Ｆｍａｐは、複数の動作温度及び供給電圧ＶＤＤの下でのデジタルコードＦｃｏｄｅ０及び周波数コードＦｃｏｄｅの周波数－デジタルマッピング関係を含む。そのため、デジタルコードＦｃｏｄｅ０、温度コードＴｃｏｄｅ及び電圧コードＶｃｏｄｅを受信した後、エンコーダ１３３は、温度コードＴｃｏｄｅ及び電圧コードＶｃｏｄｅにしたがって較正マッピング情報Ｆｍａｐから対応する特定の較正マッピング情報を選択し、この特定の較正マッピング情報及びデジタルコードＦｃｏｄｅ０にしたがって周波数コードＦｃｏｄｅを生成し得る。そのため、較正の後、周波数検出器１３０から出力される周波数コードＦｃｏｄｅは、プロセス、温度及び電圧の変動による影響を受けることなく、システムクロックＣＬＫＳＹＳの周波数を正しく表すことができる。
【0026】
図７は、本発明の一実施形態に係るクロックグリッチ検出器１５０の詳細な実施を示す図である。図７に示すように、クロックグリッチ検出器１５０は、カウンタ１５１ｐ、レジスタ１５２ｐ、比較器１５３ｐ、カウンタ１５１ｎ、レジスタ１５２ｎ、比較器１５３ｎ、ＯＲ論理ゲート１５４（簡潔性のために図７では「ＯＲ論理」と表記）を含み得る。この実施形態では、カウンタ１５１pは、論理ハイ状態（例えば、論理値「１」）を有するシステムクロックＣＬＫＳＹＳの時間間隔内で基準クロックＣＬＫＲＥＦの第１の周期数をカウントし、カウント結果Ｄｐを生成してレジスタ１５２ｐに送信し得る。カウント結果ＤｐはシステムクロックＣＬＫＳＹＳの以前の周期の間の第１の以前の値を有し、カウント結果ＤｐはシステムクロックＣＬＫＳＹＳの現在の周期の間の第１の現在の値を有する。比較器１５３pは、カウント結果Ｄｐの第１の以前の値とカウント結果Ｄｐの第１の現在の値を比較して、正のクロックグリッチ検出結果Ｃｇｐを生成し得る。例えば、システムクロックＣＬＫＳＹＳの現在の周期では、カウンタ１５１ｐから出力されるカウント結果Ｄｐはカウント結果Ｄｐの第１の現在の値を表し、レジスタ１５２ｐから出力されるカウント結果Ｄｐ’はカウント結果Ｄｐの第１の以前の値を表し得る。加えて、カウンタ１５１ｎは、論理ロー状態（例えば論理値「０」）を有するシステムクロックＣＬＫＳＹＳの時間間隔内で基準クロックＣＬＫＲＥＦの第２の周期数をカウントし、カウント結果Ｄｎを生成してレジスタ１５２ｎに送信し得る。カウント結果ＤｎはシステムクロックＣＬＫＳＹＳの以前の周期の間の第２の以前の値を有し、カウント結果ＤｎはシステムクロックＣＬＫＳＹＳの現在の周期の間の第２の現在の値を有する。比較器１５３ｎは、カウント結果Ｄｎの第２の以前の値とカウント結果Ｄｎの第２の現在の値とを比較して、負のクロックグリッチ検出結果Ｃｇｎを生成し得る。例えば、システムクロックＣＬＫＳＹＳの現在の周期では、カウンタ１５１ｎから出力されるカウント結果Ｄｎはカウント結果Ｄｎの第２の現在の値を表し、レジスタ１５２ｎから出力されるカウント結果Ｄｎ’は、カウント結果Ｄｎの第２の以前の値を表し得る。加えて、ＯＲ論理ゲート１５４は、正のグリッチ検出結果Ｃｇｐ及び負のクロックグリッチ検出結果Ｃｇｎに対してＯＲ論理演算を行って、クロックグリッチ検出結果Ｃｇｌｉｔｃｈを生成し得る。そのため、システムクロックＣＬＫＳＹＳがグリッチを有することを正のグリッチ検出結果Ｃｇｐ及び負のクロックグリッチ検出結果Ｃｇｎのいずれかが示す場合、ＯＲ論理ゲート１５４は、コントローラ１００に通知するためにクロックグリッチ検出結果Ｃｇｌｉｔｃｈを論理値「１」にプルし得る。
【0027】
一部の実施形態では、クロックグリッチ検出器１５０は正のクロックグリッチのみを検出し得る。例えば、カウンタ１５１ｎ、レジスタ１５２ｎ、比較器１５３ｎ及びＯＲ論理ゲート１５４が省略されて、クロックグリッチ検出器１５０は正のグリッチ検出結果Ｃｇｐをクロックグリッチ検出結果Ｃｇｌｉｔｃｈとして出力し得る。一部の実施形態では、クロックグリッチ検出器１５０は負のクロックグリッチのみを検出し得る。例えば、カウンタ１５１ｐ、レジスタ１５２ｐ、比較器１５３ｐ及びＯＲ論理ゲート１５４が省略されて、クロックグリッチ検出器１５０は負のグリッチ検出結果Ｃｇｎをクロックグリッチ検出結果Ｃｇｌｉｔｃｈとして出力し得る。
【0028】
図８は、本発明の一実施形態に係るシステムクロックＣＬＫＳＹＳにおける正のクロックグリッチの検出を示す図である。この実施形態では、システムクロックＣＬＫＳＹＳにクロックグリッチがない場合、カウント結果Ｄｐの値はＤｐ０である（例えば、論理ハイ状態を有するシステムクロックＣＬＫＳＹＳの時間長が固定値で維持される）。物理的攻撃によりシステムクロックＣＬＫＳＹＳに正のクロックグリッチがある場合（例えば、システムクロックＣＬＫＳＹＳが論理ロー状態であることが期待される期間に、システムクロックＣＬＫＳＹＳが論理ハイ状態にプルされた場合）、カウント結果Ｄｐの値が変化することがあり（例えば、Ｄｐ１に変化）、正のクロックグリッチ検出結果Ｃｇｐが論理値「１」にプルされて、クロックグリッチ検出結果Ｃｇｌｉｔｃｈが論理値「１」にプルされることがある。
【0029】
図９は、本発明の一実施形態に係るシステムクロックＣＬＫＳＹＳにおける負のクロックグリッチの検出を示す図である。この実施形態では、システムクロックＣＬＫＳＹＳにクロックグリッチがない場合、カウント結果Ｄｎの値はＤｎ０である（例えば、論理ロー状態を有するシステムクロックＣＬＫＳＹＳの時間長が固定値で維持される）。物理的攻撃によりシステムクロックＣＬＫＳＹＳに負のクロックグリッチがある場合（例えば、システムクロックＣＬＫＳＹＳが論理ハイ状態であることが期待される期間に、システムクロックＣＬＫＳＹＳが論理ロー状態にプルされた場合）、カウント結果Ｄｎの値が変化することがあり（例えば、Ｄｎ１に変化）、負のクロックグリッチ検出結果Ｃｇｎが論理値「１」にプルされて、クロックグリッチ検出結果Ｃｇｌｉｔｃｈが論理値「１」にプルされることがある。
【0030】
図１０は、本発明の一実施形態に係る周波数－デジタル変換器２００の詳細な実施を示す図であり、図２に示す周波数－デジタル変換器１１２、図３に示す周波数－デジタル変換器１２２及び図６に示す周波数－デジタル変換器１３２のいずれかは、周波数－デジタル変換器２００のアーキテクチャに基づいて実施され得る。この実施形態では、周波数－デジタル変換器２００は、システムクロックＣＬＫＳＹＳに基づいて入力クロックＣＬＫＩＮ対して周波数－デジタル変換を行って、出力コードＤＯＵＴを生成し得る。図２に示すＰＴＡＴクロックＣＬＫＰＴＡＴ、図３に示す電圧制御クロックＣＬＫＶＣＯおよび図６に示す基準クロックＣＬＫＲＥＦは、入力クロックＣＬＫINの例であり、図２に示すデジタルコードＴｃｏｄｅ０、図３に示すデジタルコードＶｃｏｄｅ０および図６に示すデジタルコードＦｃｏｄｅ０は、出力コードＤＯＵＴの例である。
【0031】
図１０に示すように、周波数－デジタル変換器２００は、カウンタ２１０、リセット信号発生器２２０及びレジスタ２３０を含み、リセット信号発生器２２０はカウンタ２１０に結合され、レジスタ２３０はカウンタ２１０に結合されている。この実施形態では、カウンタ２１０は、システムクロックＣＬＫＳＹＳによって規定された時間間隔内での入力クロックＣＬＫＩＮの周期数をカウントしてカウント結果ＤＣＯＵＮＴを生成し得る。前記時間間隔はシステムクロックＣＬＫＳＹＳの周波数に対応する。加えて、リセット信号発生器２２０は基準クロックＣＬＫＲＥＦ及びシステムクロックＣＬＫＳＹＳにしたがってリセット信号ＲＳＴを生成して、時間間隔の開始時点でカウンタ２１０をリセットし、レジスタ２３０は、時間間隔の終了時点でカウント結果ＤＣＯＵＮＴを記憶して、出力コードＤＯＵＴとしてカウント結果ＤＣＯＵＮＴを出力し得る。一部の実施形態では、時間間隔はシステムクロックＣＬＫＳＹＳの１周期であり得る。一部の実施形態では、時間間隔は、論理ハイ状態を有するシステムクロックＣＬＫＳＹＳの期間であり得る。一部の実施形態では、時間間隔は論理ロー状態を有するシステムクロックの期間であり得る。
【0032】
図１１は、本発明の一実施形態に係る物理的攻撃を検出するための方法のワークフローを示す図であり、該ワークフローは図１に示す改ざん防止検出器１０によって実行され得る。なお、図１１に示すワークフローは説明のみを目的としており、本発明を限定するものではない。例えば、図１１に示すワークフローにおいて、1つ以上のステップが追加、削除又は変更され得る。加えて、同じ結果が得られる場合、これらのステップは図１１に示す厳密な順序で実行する必要はない。
【0033】
ステップＳ１０で、改ざん防止検出器１０は、ＰＴＡＴ発振器から出力される第１のクロック（例えば、ＰＴＡＴクロックＣＬＫＰＴＡＴ）及び第１の較正マッピング情報（例えば、製造工程を考慮して得られる図２に示す較正マッピング情報Ｔｍａｐ）にしたがって温度コードを生成し得る。温度コードは動作温度を表す。
【0034】
ステップＳ２０で、改ざん防止検出器１０は、ＶＣＯから出力される第２のクロック（例えば、電圧制御クロックＣＬＫＶＣＯ）、温度コード及び第２の較正マッピング情報（例えば、製造工程を考慮して得られる図３に示す較正マッピング情報Ｖｍａｐ）にしたがって電圧コードを生成し得る。
【0035】
ステップＳ３０で、改ざん防止検出器１０は、基準発振器から出力される第３のクロック（例えば、基準クロックＣＬＫＲＥＦ）、温度コード、電圧コード及び第３の較正マッピング情報（例えば、製造工程を考慮して得られる図６に示す較正マッピング情報Ｆｍａｐ）にしたがって、周波数コードを生成し得る。
【0036】
ステップＳ４０で、改ざん防止検出器１０は、コントローラを利用して、温度コード、電圧コード及び周波数コードにしたがって、改ざん防止検出結果を生成し得る。改ざん防止検出結果は、動作温度、供給電圧及びシステムクロックのいずれかが物理的攻撃によって改ざんされているかどうかを示す。
【0037】
要約すると、本発明の実施形態によって提供される改ざん防止検出器及び関連方法は、製造プロセスを考慮することによって生成される較正マッピング情報を利用して、複数の発振器の周波数を検出することにより、温度、供給電圧の電圧レベル及びシステムクロックの周波数の情報をデジタル信号の形で取得できる。そのため、アナログ回路を利用することによって生じる関連技術の課題を解決できる。加えて、本発明は、温度情報を取得した後に温度情報に基づいて電圧を検出し、電圧情報を取得した後に温度情報及び電圧情報に基づいて周波数を検出する。そのため、システム全体の動作状態を適切に監視でき、様々な種類の物理的攻撃を確実に検出できる。
【0038】
当業者であれば、本発明の教示を保持しながら、装置及び方法に多くの修正及び変更が行われ得ることを容易に察するであろう。したがって、上記の開示は、添付の特許請求項の内容及び範囲によってのみ制限されるものと解釈すべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
