特許7563851IP Force 特許公報全文掲載

ホーム > 特許ランキング > インターナショナル・ビジネス・マシーンズ・コーポレーション > 特許7563851

技術分野

一般に、メモリおよび論理デバイスの分野に関する。より詳細には、本発明は、スピン軌道トルク現象を使用して近接する磁性層の磁化をスイッチングする不揮発性スピントロニクス・メモリおよび論理デバイス、ならびに回路

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1A】 Ｄｘｘ構成の３端子ＳＯＴデバイスの概略図であり、磁気ナノ素子の容易軸がｘ方向に沿っており、電流Ｉｘが容易軸方向と同一直線上にある。
【図1B】 Ｄｘｙ構成の３端子ＳＯＴデバイスの概略図であり、磁気ナノ素子の容易軸がｘ方向に沿っており、電流Ｉｙが容易軸方向と直交している。
【図1C】 磁気ナノ素子が非対称な形状を有する本発明の好ましい実施形態の概略図である。
【図2A】 長さ５００ｐｓの正電流パルスがＷ（Ｏ）層に印加されたときにＤｘｘ構成にスイッチングがないことを示す微小磁気シミュレーションからの時間分解磁化マップを示す図である。
【図2B】 微小磁気シミュレーションで使用される電流パルスを示す図である。
【図3A】 負の傾斜した左脚（Ｄｘｘ－）を有する直角台形パターン素子における電流誘起スイッチングを示す微小磁気シミュレーションからの時間分解磁化マップを示す図であり、＋ｘ状態からの電流誘起スイッチングが、５００ｐｓの電流パルスを印加した後、正および負の電流でそれぞれ生じている。
【図3B】 負の傾斜した左脚（Ｄｘｘ－）を有する直角台形パターン素子における電流誘起スイッチングを示す微小磁気シミュレーションからの時間分解磁化マップを示す図であり、－ｘ状態からの電流誘起スイッチングが、５００ｐｓの電流パルスを印加した後、正および負の電流でそれぞれ生じている。
【図4】 （Ａ）および（Ｂ）は、それぞれ、欠陥のない矩形Ｄｘｘデバイスの残留状態の磁化構成を＋ｘ磁化方向および－ｘ磁化方向について示す図であり、（Ｃ）および（Ｄ）は、それぞれ、正極性および負極性の電流パルスに対して５００ｐｓの電流パルスを印加した後の最終状態の磁化マップを示す図であり、（Ｅ）は、正および負の電流パルス下での平均磁化＜ｍｘ＞の時間変化である。
【図5】 （Ａ）および（Ｂ）は、それぞれ、左下エッジに欠陥を有する矩形Ｄｘｘデバイスの残留状態の磁化構成を＋ｘ磁化方向および－ｘ磁化方向について示す図であり、（Ｃ）および（Ｄ）は、それぞれ、正極性および負極性の電流パルスに対して５００ｐｓの電流パルスを印加した後の最終状態の磁化マップの図であり、（Ｅ）は、正および負の電流パルス下での平均磁化＜ｍｘ＞の時間変化である。
【図6】 （Ａ）および（Ｂ）は、それぞれ、左上エッジに欠陥を有する矩形Ｄｘｘデバイスの残留状態の磁化構成を＋ｘ磁化方向および－ｘ磁化方向について示す図であり、（Ｃ）および（Ｄ）は、それぞれ、正極性および負極性電流パルスに対して５００ｐｓの電流パルスを印加した後の最終状態の磁化マップを示す図であり、（Ｅ）は、正および負の電流パルス下での平均磁化＜ｍｘ＞の時間変化である。
【図7】 （Ａ）および（Ｂ）は、それぞれ、対称的な欠陥を有する矩形Ｄｘｘデバイスの残留状態の磁化構成を＋ｘ磁化方向および－ｘ磁化方向について示す図であり、Ｃ状態の安定化を示し、（Ｃ）および（Ｄ）は、それぞれ、正極性および負極性電流パルスに対して５００ｐｓの電流パルスを印加した後の最終状態の磁化マップを示す図であり、（Ｅ）は、正および負の電流パルス下での平均磁化＜ｍｘ＞の時間変化を示す図である。
【図8A】 Ｄｘｘ－デバイスについて様々な電流パルスに対する＜ｍｘ＞の時間変化を示す図である。
【図8B】 ２００ｐｓの場合の、時間に対する電流パルスおよび磁化を示す図であり、４段階の磁化反転プロセスが概説されている。
【図9】 （Ａ）は、微小磁気シミュレーションによって計算された、直角台形デバイスＤｘｘタイプの初期状態の磁化構成の図であり、（Ｂ）は、電流パルス幅が１００ｐｓの非スイッチング・イベントについて磁化の時間変化を示す磁化マップを示す図であり、（Ｃ）は、電流パルス幅が２００ｐｓのスイッチング・イベントについて磁化の時間変化を示す磁化マップを示す図である。
【図10A】 Ｄｘｙデバイスについて様々な電流パルスに対する＜ｍｘ＞の時間推移を示す図である。
【図10B】 電流パルスが６００ｐｓのスイッチング・イベントについて磁化の時間変化を示す磁化マップを示す図である。
【図11A】 直角台形の形態にパターニングされたＤｘｘ－デバイスのＳＥＭ画像である。
【図11B】 直角台形の形態にパターニングされたＤｘｘ＋デバイスのＳＥＭ画像である。
【図11C】 Ｄｘｘ－デバイスについて微小磁気シミュレーションから計算された残留状態の磁化を示す図である。
【図11D】 Ｄｘｘ＋デバイスについて微小磁気シミュレーションから計算された残留状態の磁化を示す図である。
【図12A】 Ｄｘｘ－デバイスについて測定されたＲＨループを示す図であり、挿入記号は、基準層および自由層の磁化の配向を示す。
【図12B】 Ｄｘｘ＋デバイスについて測定されたＲＨループを示す図であり、挿入記号は、基準層および自由層の磁化の配向を示す。
【図12C】 Ｄｘｘ－デバイスについて測定されたＲＩループを示す図であり、挿入記号は、基準層および自由層の磁化の配向を示す。
【図12D】 Ｄｘｘ＋デバイスについて測定されたＲＩループを示す図であり、挿入記号は、基準層および自由層の磁化の配向を示す。
【図13A】 Ｄｘｘ－デバイスについてのスイッチングのための条件および非スイッチングのための条件をまとめた真理値表である。
【図13B】 Ｄｘｘ＋デバイスについてのスイッチングのための条件および非スイッチングのための条件をまとめた真理値表である。
【図14】 直列に接続され、共通のＷ（Ｏ）層を共有する鏡像のＤｘｘ－およびＤｘｘ＋デバイスで実現された不揮発性インバータ（ＮＯＴゲート）回路の概略図である。
【図15A】 書き込みモードでの不揮発性（ＮＯＴゲート）インバータ回路の等価回路図である。
【図15B】 読み出しモードでの不揮発性（ＮＯＴゲート）インバータ回路の等価回路図である。
【図15C】 書き込みモードでのＮＡＮＤゲートの非限定的な実施態様を示す図である。
【図15D】 読み出しモードでのＮＡＮＤゲートの非限定的な実施態様を示す図である。
【図15E】 書き込みモードでのＮＯＲゲートの非限定的な実施態様を示す図である。
【図15F】 読み出しモードでのＮＯＲゲートの非限定的な実施態様を示す図である。
【図16】 不揮発性インバータの動作を説明する真理値表である。
【図17】 Ｄｘｘ－とＤｘｘ＋デバイスの直列接続に基づくインバータ動作の実験的デモンストレーションである。入力電圧、両デバイスの抵抗、および出力電圧が反復回数の関数としてプロットされている。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.