特許 7564018 電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-30

(45)【発行日】2024-10-08

(54)【発明の名称】電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20241001BHJP

   H01G 4/33 20060101ALN20241001BHJP

【ＦＩ】

H01G4/30 541

H01G4/30 544

H01G4/33 102

【請求項の数】 5

(21)【出願番号】P 2021030890

(22)【出願日】2021-02-26

(65)【公開番号】P2022131768

(43)【公開日】2022-09-07

【審査請求日】2023-09-19

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】津吉 淳弘

(72)【発明者】

【氏名】大塚 隆史

(72)【発明者】

【氏名】吉田 健一

【審査官】小南 奈都子

(56)【参考文献】

【文献】特開２０１９－０３３１６９（ＪＰ，Ａ）

【文献】特開２００２－０３３２３９（ＪＰ，Ａ）

【文献】特開２０１０－２３２２８２（ＪＰ，Ａ）

【文献】特開２００７－１２３６９０（ＪＰ，Ａ）

【文献】特開２００７－１４９９７０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

Ｈ０１Ｇ ４／３３

(57)【特許請求の範囲】

【請求項1】

基板上に形成され、キャパシタの下部電極を含む第１の導体層と、
前記下部電極の上面及び側面を覆う誘電体膜と、
前記誘電体膜を介して前記下部電極の上面に形成されたキャパシタの上部電極と、
前記下部電極の前記上面及び前記側面と前記誘電体膜との間に介在する第１の密着膜と、
前記基板と前記第１の導体層の間に設けられた平坦化層と、を備え、
前記下部電極の前記側面には、前記平坦化層を構成する絶縁材料が付着していることを特徴とする電子部品。

【請求項2】

前記第１の導体層及び前記上部電極を埋め込む第１の絶縁層と、
前記第１の絶縁層上に設けられ、インダクタパターンを含む第２の導体層と、
前記第２の導体層を埋め込む第２の絶縁層と、をさらに備えることを特徴とする請求項１に記載の電子部品。

【請求項3】

前記第１の密着膜はＴｉ、Ｃｒ又はＴａ、これらの酸化物及びこれらの窒化物の少なくとも一つを含むことを特徴とする請求項２に記載の電子部品。

【請求項4】

前記上部電極は、前記誘電体膜と接し、Ｔｉ、Ｃｒ又はＴａを含むシード層と、前記シード層上に形成されたメッキ層の積層構造を有し、
前記誘電体膜のうち前記下部電極の前記側面を覆う部分と前記第１の絶縁層との間には、前記シード層と同じ材料からなる第２の密着膜が介在していることを特徴とする請求項３に記載の電子部品。

【請求項5】

前記下部電極の前記側面と前記平坦化層を構成する絶縁材料の間には、前記第１の導体層に含まれるシード層を構成する導電材料が介在していることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子部品に関し、特に、キャパシタが内蔵された電子部品に関する。

【背景技術】

【0002】

キャパシタが内蔵されたチップ型の電子部品としては、特許文献１に記載された電子部品が知られている。特許文献１に記載された電子部品は、２層の導体層を用いてキャパシタとインダクタの直列回路を構成している。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００８－３４６２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載された電子部品では、キャパシタの下部電極の上面及び側面が誘電体膜で直接覆われていることから、両者の界面において剥離が生じやすいという問題があった。

【0005】

したがって、本発明は、キャパシタが内蔵された電子部品において、キャパシタの下部電極と誘電体膜の間の剥離を防止することを目的とする。

【課題を解決するための手段】

【0006】

本発明による電子部品は、基板上に形成され、キャパシタの下部電極を含む第１の導体層と、下部電極の上面及び側面を覆う誘電体膜と、誘電体膜を介して下部電極の上面に形成されたキャパシタの上部電極と、下部電極の上面及び側面と誘電体膜との間に介在する第１の密着膜とを備えることを特徴とする。

【0007】

本発明によれば、下部電極の上面及び側面と誘電体膜との間に第１の密着膜が介在していることから、下部電極と誘電体膜の界面における剥離を防止することが可能となる。

【0008】

本発明による電子部品は、第１の導体層及び上部電極を埋め込む第１の絶縁層と、第１の絶縁層上に設けられ、インダクタパターンを含む第２の導体層と、第２の導体層を埋め込む第２の絶縁層とをさらに備えていても構わない。このよう構造を有する場合、第１及び第２の絶縁層に起因する応力によって下部電極と誘電体膜の界面における剥離が生じやすくなるが、第１の密着膜によって剥離を防止することが可能となる。

【0009】

本発明において、第１の密着膜はＴｉ、Ｃｒ又はＴａ、これらの酸化物及びこれらの窒化物の少なくとも一つを含んでいても構わない。これによれば、Ｃｕ等からなる下部電極と無機材料等からなる誘電体膜の両方に対して高い密着性を得ることが可能となる。

【0010】

本発明において、上部電極は、誘電体膜と接し、Ｔｉ、Ｃｒ又はＴａを含むシード層と、シード層上に形成されたメッキ層の積層構造を有し、誘電体膜のうち下部電極の側面を覆う部分と第１の絶縁層との間には、シード層と同じ材料からなる第２の密着膜が介在していても構わない。これによれば、第１の絶縁層の界面における剥離が生じにくくなる。

【0011】

本発明による電子部品は、基板と第１の導体層の間に設けられた平坦化層をさらに備え、下部電極の側面には、平坦化層を構成する絶縁材料が付着していても構わない。これによれば、下部電極の側面と第１の密着膜との密着性をより高めることが可能となる。この場合、下部電極の側面と平坦化層を構成する絶縁材料の間には、第１の導体層に含まれるシード層を構成する導電材料が介在していても構わない。

【発明の効果】

【0012】

このように、本発明によれば、キャパシタが内蔵された電子部品において、キャパシタの下部電極と誘電体膜の間の剥離を防止することが可能となる。

【図面の簡単な説明】

【0013】

【図1】図１は、本発明の一実施形態による電子部品１の構造を説明するための略平面図である。

【図2】図２は、図１のＡ－Ａ線に沿った略断面図である。

【図3】図３は、導体層Ｍ１，ＭＭのパターン形状を示す略平面図である。

【図4】図４は、絶縁層１１に設けられたビアの位置を示す略平面図である。

【図5】図５は、導体層Ｍ２のパターン形状を示す略平面図である。

【図6】図６は、電子部品１の等価回路図である。

【図7】図７は、電子部品１の製造方法を説明するための工程図である。

【図8】図８は、電子部品１の製造方法を説明するための工程図である。

【図9】図９は、電子部品１の製造方法を説明するための工程図である。

【図10】図１０は、電子部品１の製造方法を説明するための工程図である。

【図11】図１１は、電子部品１の製造方法を説明するための工程図である。

【図12】図１２は、電子部品１の製造方法を説明するための工程図である。

【図13】図１３は、電子部品１の製造方法を説明するための工程図である。

【図14】図１４は、電子部品１の製造方法を説明するための工程図である。

【図15】図１５は、電子部品１の製造方法を説明するための工程図である。

【図16】図１６は、電子部品１の製造方法を説明するための工程図である。

【発明を実施するための形態】

【0014】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0015】

図１は、本発明の一実施形態による電子部品１の構造を説明するための略平面図である。また、図２は、図１のＡ－Ａ線に沿った略断面図である。

【0016】

本実施形態による電子部品１はＬＣフィルタであり、図１及び図２に示すように、基板２と、基板２の主面上に形成された導体層Ｍ１，ＭＭ，Ｍ２及び絶縁層１１，１２を備えている。導体層Ｍ１，ＭＭのパターン形状については図３に示されており、絶縁層１１に設けられたビアの位置については図４に示されており、導体層Ｍ２のパターン形状については図５に示されている。基板２の材料としては、化学的・熱的に安定で応力発生が少なく、表面の平滑性を保つことができる材料であればよく、特に限定されるものではないが、シリコン単結晶、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ₃単結晶、表面酸化シリコン、ガラス、石英、フェライト、有機フィルムなどを用いることができる。基板２の表面は平坦化層３で覆われている。平坦化層３としては、アルミナや酸化シリコンなどを用いることができる。

【0017】

導体層Ｍ１は最下層に位置する導体層であり、図３に示すように、導体パターン２１～２６を含んでいる。このうち、導体パターン２１～２４は端子電極パターンであり、ループ状の導体パターン２５はインダクタパターン兼キャパシタの下部電極であり、導体パターン２６はキャパシタの下部電極である。導体パターン２５の一端は導体パターン２１に接続されている。また、導体パターン２６は、導体パターン２３，２４に接続されている。これら導体パターン２１～２６は、いずれも平坦化層３と接し、チタン（Ｔｉ）、クロム（Ｃｒ）又はタンタル（Ｔａ）を含む薄いシード層Ｓと、シード層Ｓ上に設けられ、シード層Ｓよりも膜厚の大きい銅（Ｃｕ）などからなるメッキ層Ｐによって構成されている。他の導体層ＭＭ，Ｍ２に位置する導体パターンについても同様であり、Ｔｉ、Ｃｒ又はＴａを含むシード層ＳとＣｕなどからなるメッキ層Ｐの積層体によって構成されている。

【0018】

導体パターン２１～２６のうち、少なくともキャパシタの下部電極を構成する導体パターン２５，２６については、その上面及び側面が密着膜５を介して誘電体膜（容量絶縁膜）４で覆われている。誘電体膜４は、窒化シリコンなどの無機絶縁材料からなる。密着膜５はＴｉ、Ｃｒ又はＴａ、これらの酸化物及びこれらの窒化物の少なくとも一つからなり、導体層Ｍ１と誘電体膜４の間に介在することによって、密着性の低い窒化シリコンとＣｕの界面における剥離を防止する役割を果たす。特に、密着膜５は、導体層Ｍ１の上面だけでなく側面も覆うことにより、誘電体膜４の剥離が広域において防止される。密着膜５が存在する位置は図３に示されており、導体層Ｍ１の上面及び側面は、上層の導体層との接続部分を除いて全面が密着膜５によって覆われている。

【0019】

導体パターン２５，２６の上面には、誘電体膜４を介して導体パターン３１，３２が形成されている。導体パターン３１，３２は、導体層Ｍ１と導体層Ｍ２の間に位置する導体層ＭＭに属し、キャパシタの上部電極を構成する。これにより、導体パターン２５を下部電極とし、導体パターン３１を上部電極とするキャパシタと、導体パターン２６を下部電極とし、導体パターン３２を上部電極とするキャパシタが形成される。導体層ＭＭの厚さは導体層Ｍ１，Ｍ２よりも薄く、これにより導体層ＭＭのパターン精度が高められている。導体層Ｍ１及び導体層ＭＭは、ポリイミドなどの樹脂材料からなる絶縁層１１で覆われる。

【0020】

図４に示すように、絶縁層１１には導体層Ｍ１，ＭＭを露出させるビア４１～４７が設けられている。このうち、ビア４１～４４はそれぞれ導体パターン２１～２４を露出させる位置に設けられ、ビア４５は導体パターン２５の端部を露出させる位置に設けられ、ビア４６，４７はそれぞれ導体パターン３１，３２を露出させる位置に設けられる。

【0021】

導体層Ｍ２は、絶縁層１１の表面に設けられた２層目の導体層であり、図５に示すように、導体パターン５１～５８を含んでいる。このうち、導体パターン５１～５４は端子電極パターンであり、ループ状の導体パターン５５はインダクタパターンであり、導体パターン５７は上部電極の引き出しパターンであり、ミアンダ状の導体パターン５８はインダクタパターンである。導体パターン５１～５４は、ビア４１～４４を介してそれぞれ導体パターン２１～２４に接続される。導体パターン５５の一端は、ビア４５を介して導体パターン２５の他端に接続され、導体パターン５５の他端は、導体パターン５７に接続されるとともに、ビア４６を介して導体パターン３１に接続される。導体パターン５７は、ビア４７を介して導体パターン３２に接続される。

【0022】

図６は、第１の実施形態による電子部品１の等価回路図である。

【0023】

図６に示すように、本実施形態による電子部品１は、端子電極Ｅ１と内部ノードＮの間にキャパシタＣ１とインダクタＬ１が並列に接続され、端子電極Ｅ２と内部ノードＮの間にインダクタＬ２が接続され、端子電極Ｅ３，Ｅ４と内部ノードＮの間にキャパシタＣ２が接続された回路構成を有する。端子電極Ｅ１は導体パターン２１，５１に対応し、端子電極Ｅ２は導体パターン２２，５２に対応し、端子電極Ｅ３は導体パターン２３，５３に対応し、端子電極Ｅ４は導体パターン２４，５４に対応する。また、内部ノードＮは導体パターン５７に対応する。キャパシタＣ１は、導体パターン２５の一部を下部電極とし、導体パターン３１を上部電極とする。キャパシタＣ２は、導体パターン２６の一部を下部電極とし、導体パターン３２を上部電極とする。インダクタＬ１は導体パターン２５，５５によって構成され、インダクタＬ２は導体パターン５８によって構成される。

【0024】

このように、キャパシタを構成する導体層Ｍ１，ＭＭの上層にインダクタパターンを構成する導体層Ｍ２が存在する場合、導体層Ｍ１，ＭＭを覆う絶縁層１１の応力だけでなく、導体層Ｍ２を覆う絶縁層１２の応力が加わることから、密着性の低い界面において剥離が生じやすい。このような問題は、インダクタパターンがより多くの導体層を用いて形成されている場合にはより顕著である。

【0025】

しかしながら、本実施形態による電子部品１は、最も剥離が生じやすい導体層Ｍ１と誘電体膜４の間に密着膜５が介在していることから、導体層Ｍ１と誘電体膜４の界面における剥離を防止することができる。ここで、密着膜５は、全面が誘電体膜４で覆われている必要はなく、誘電体膜４から露出している部分を有していても構わない。誘電体膜４から露出する密着膜５は、絶縁層１１との密着性を高める役割を果たす。

【0026】

次に、本実施形態による電子部品１の製造方法について説明する。

【0027】

図７～図１６は、本実施形態による電子部品１の製造方法を説明するための工程図である。電子部品１の製造プロセスにおいては、集合基板を用いて複数の電子部品１が多数個取りされるが、図７～図１６に示す製造プロセスは１個の電子部品１に着目している。

【0028】

まず、図７に示すように、基板（この時点では集合基板）２上にスパッタリング法などを用いて平坦化層３を形成し、その表面を研削或いはＣＭＰなどの鏡面化処理を行なって平滑化する。その後、平坦化層３の表面にスパッタリング法などを用いてシード層Ｓを形成する。次に、図８に示すように、シード層Ｓ上にレジスト層Ｒ１をスピンコートした後、導体層Ｍ１を形成すべき領域のシード層Ｓが露出するよう、レジスト層Ｒ１をパターニングする。この状態で、シード層Ｓを給電体とする電解メッキを行うことにより、図９に示すように、シード層Ｓ上にメッキ層Ｐを形成する。シード層Ｓとメッキ層Ｐの積層体は、導体層Ｍ１を構成する。図９に示す断面においては、導体層Ｍ１に導体パターン２５，２６が含まれている。そして、図１０に示すようにレジスト層Ｒ１を除去した後、表面に露出するシード層Ｓを除去すれば、導体層Ｍ１が完成する。シード層Ｓの除去は、イオンミリングなどのエッチングによって行うことができる。

【0029】

ここで、シード層Ｓの除去をイオンミリングによって行うと、図１１に示すように、イオンビーム６１の照射によって、まずシード層Ｓが弾き飛ばされ、次に平坦化層３を構成する絶縁材料６２が弾き飛ばされる。弾き飛ばされたシード層Ｓの一部は導体層Ｍ１の側面に付着し、弾き飛ばされた絶縁材料６２の一部は、シード層Ｓを構成する導電材料の上から導体層Ｍ１の側面に付着する。これにより、導体層Ｍ１の側面Ｍ１ｓにはシード層Ｓ及び絶縁材料６２からなる極めて薄い膜、或いは、部分に的に付着したシード層Ｓ及び絶縁材料６２からなる凹凸が形成される。導体層Ｍ１の側面Ｍ１ｓに形成されたシード層Ｓ及び絶縁材料６２からなる膜や凹凸は、導体層Ｍ１と密着膜５の密着性を高める役割を果たす。一方、イオンミリングによって弾き飛ばされたシード層Ｓ及び絶縁材料６２は、導体層Ｍ１の上面Ｍ１ｔには付着しないことから、シード層Ｓ及び絶縁材料６２の付着に起因するキャパシタンスの変動などは生じない。

【0030】

次に、図１２に示すように、導体層Ｍ１の上面及び側面を含む全面に、Ｔｉ、Ｃｒ又はＴａからなる密着膜５を成膜する。次に、図１３に示すように、導体層Ｍ１及びその周囲を覆うレジスト層Ｒ２を形成した後、レジスト層Ｒ２をマスクとして密着膜５をパターニングする。これにより、密着膜５は、導体層Ｍ１の上面、側面及びその周囲にのみ残存する。

【0031】

次に、図１４に示すように、全面に誘電体膜４を成膜する。誘電体膜４としては、例えば、窒化シリコン（ＳｉＮｘ）や酸化シリコン（ＳｉＯｘ）などの常誘電体材料の他、公知の強誘電体材料などを利用することができる。誘電体膜４の成膜方法としては、スパッタリング法、プラズマＣＶＤ法、ＭＯＣＶＤ法、ゾルゲル法、電子ビーム蒸着法などを用いることができる。その後、誘電体膜４のうち平坦化層３の表面に形成された部分など、キャパシタとして機能しない部分の誘電体膜４を除去しても構わない。キャパシタとして機能しない部分の誘電体膜４を除去すれば、誘電体膜４の応力が緩和される。キャパシタとして機能しない部分の誘電体膜４としては、導体層Ｍ１のうちキャパシタの下部電極として機能しない部分（例えば導体パターン２１～２４など）を覆う部分も含まれる。このような部分の誘電体膜４を除去すれば、部分的に密着膜５が露出した状態となる。

【0032】

次に、図１５に示すように、導体層Ｍ１の形成方法と同様の方法を用いることによって、導体パターン２５，２６の上面に誘電体膜４を介して導体パターン３１，３２を形成する。導体パターン３１，３２も、シード層Ｓとメッキ層Ｐの積層体からなる。これにより、導体層ＭＭが完成し、導体パターン２５，２６を下部電極とし、導体パターン３１，３２を上部電極とするキャパシタが形成される。

【0033】

ここで、導体層ＭＭに含まれるシード層Ｓは、上述の通り、Ｔｉ、Ｃｒ又はＴａを含んでいることから、誘電体膜４に対する密着性が高い。シード層Ｓの不要部分は、図１０に示した方法で除去される。ここで、導体層ＭＭに含まれるシード層Ｓの除去をイオンミリングによって行うと、部分拡大図である図１６に示すように、誘電体膜４のうち導体層Ｍ１の側面Ｍ１ｓを覆う垂直部分には、シード層Ｓの一部が残存する。このように残存したシード層Ｓの一部は、第２の密着膜６として機能する。また、導体層ＭＭに含まれるシード層Ｓと密着膜５が同じ材料である場合、同じ物質で誘電体膜４を挟むことになるため、仕事関数が等しくなる。これにより、バイアス依存性が発生せず、電圧に対して電流が正負対称になる。

【0034】

そして、導体層Ｍ１，ＭＭを覆う絶縁層１１を形成した後、図４に示したビア４１～４７を絶縁層１１に形成し、さらに、導体層Ｍ２及び絶縁層１２を順次形成すれば、本実施形態による電子部品１が完成する。ここで、図１６に示すように、誘電体膜４のうち導体層Ｍ１の側面Ｍ１ｓを覆う垂直部分にシード層Ｓの一部を残存させれば、このシード層Ｓが絶縁層１１に対する密着膜６として機能することから、絶縁層１１の界面における剥離が生じにくくなる。

【0035】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【符号の説明】

【0036】

１ 電子部品
２ 基板
３ 平坦化層
４ 誘電体膜
５ 第１の密着膜
６ 第２の密着膜
１１，１２ 絶縁層
２１～２６，３１，３２，５１～５８ 導体パターン
４１～４７ ビア
６１ イオンビーム
６２ 絶縁材料
Ｃ１，Ｃ２ キャパシタ
Ｅ１～Ｅ４ 端子電極
Ｌ１，Ｌ２ インダクタ
Ｍ１，ＭＭ，Ｍ２ 導体層
Ｍ１ｓ 導体層の側面
Ｍ１ｔ 導体層の上面
Ｎ 内部ノード
Ｐ メッキ層
Ｒ１，Ｒ２ レジスト層
Ｓ シード層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】