特許 7564089 不揮発性メモリセル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-30

(45)【発行日】2024-10-08

(54)【発明の名称】不揮発性メモリセル

(51)【国際特許分類】

   H10B 61/00 20230101AFI20241001BHJP

   H10B 53/00 20230101ALI20241001BHJP

   H01L 29/82 20060101ALI20241001BHJP

   G11C 11/16 20060101ALI20241001BHJP

【ＦＩ】

H10B61/00

H10B53/00

H01L29/82 Z

G11C11/16 100A

【請求項の数】 20

(21)【出願番号】P 2021506738

(86)(22)【出願日】2019-08-06

(65)【公表番号】

(43)【公表日】2021-12-23

(86)【国際出願番号】 GB2019052203

(87)【国際公開番号】W WO2020030901

(87)【国際公開日】2020-02-13

【審査請求日】2022-08-02

(31)【優先権主張番号】1812823.1

(32)【優先日】2018-08-07

(33)【優先権主張国・地域又は機関】GB

(73)【特許権者】

【識別番号】519215902

【氏名又は名称】アイピーツーアイピーオー イノベーションズ リミテッド

(74)【代理人】

【識別番号】100087398

【弁理士】

【氏名又は名称】水野 勝文

(74)【代理人】

【識別番号】100128783

【弁理士】

【氏名又は名称】井出 真

(74)【代理人】

【識別番号】100128473

【弁理士】

【氏名又は名称】須澤 洋

(74)【代理人】

【識別番号】100160886

【弁理士】

【氏名又は名称】久松 洋輔

(74)【代理人】

【識別番号】100209060

【弁理士】

【氏名又は名称】冨所 剛

(72)【発明者】

【氏名】ゼーマン，ジャン

(72)【発明者】

【氏名】ズー，ビン

(72)【発明者】

【氏名】ミハイ，アンドレイ

【審査官】田邊 顕人

(56)【参考文献】

【文献】国際公開第２０１８／１０９４４１（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１６／００４３３０７（ＵＳ，Ａ１）

【文献】国際公開第２０１４／０８６７１８（ＷＯ，Ａ１）

【文献】米国特許出願公開第２００４／００３６５７１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１５／００６４１０３（ＵＳ，Ａ１）

【文献】米国特許第０６８０７０９２（ＵＳ，Ｂ１）

【文献】欧州特許出願公開第０２２０７１７７（ＥＰ，Ａ２）

【文献】欧州特許出願公開第０３０６２２１５（ＥＰ，Ａ１）

【文献】国際公開第２０１３／１５０４９６（ＷＯ，Ａ１）

【文献】特開２０１２－０８４７６５（ＪＰ，Ａ）

【文献】特開２０１３－０９３５５８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０３４８６０７（ＵＳ，Ａ１）

【文献】特開２０１８－０２６４８１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ６１／００

Ｈ１０Ｂ ５３／００

Ｈ０１Ｌ ２９／８２

Ｇ１１Ｃ １１／１６

(57)【特許請求の範囲】

【請求項1】

電気分極の方向としてデータを記録可能な、電気絶縁性及び電気分極性の材料で構成される記憶層と、
前記記憶層の一方の側に存する、磁気的にフラストレートされた層と、
前記記憶層の他方の側に存する伝導電極と、
を備え、
前記記憶層の厚さは0.1nm以上10nm以下であり、
前記記憶層には、前記記憶層を構成する材料の単位格子が存在し、
前記磁気的にフラストレートされた層は、前記記憶層での電気分極の変化への応答において、状態密度が、前記伝導電極とは異なる変化を生じ、これにより、前記伝導電極と前記磁気的にフラストレートされた層の間の前記記憶層のトンネル抵抗が、前記記憶層の電気分極の方向に依存する、
不揮発性メモリセル。

【請求項2】

前記記憶層は、強誘電性材料である、請求項１に記載の不揮発性メモリセル。

【請求項3】

前記記憶層の厚さは、0.4nm以上である、請求項１または２に記載の不揮発性メモリセル。

【請求項4】

前記記憶層の厚さは、5nm以下である、請求項１ないし３のいずれか１つに記載の不揮発性メモリセル。

【請求項5】

前記記憶層は、A´_xA´´_(1-x)B´_yB´´_(1-y)O₃からなる群から選択された材料から構成され、A´及びA´´は、Ca,Sr,Ba,Bi,Pb,Laを含む群から１つ以上選択され、B´及びB´´は、Ti,Zr,Mo,W,Nb,Sn,Sb,In,Ga,Cr,Mn,Al,Co,Fe,Mg,Ni,Zn,Bi,Hf,Taを含む群から１つ以上選択される、請求項１ないし４のいずれか１つに記載の不揮発性メモリセル。

【請求項6】

前記記憶層は、LiまたはBeがドープされたZnOから構成される、請求項１ないし４のいずれか１つに記載の不揮発性メモリセル。

【請求項7】

前記記憶層は、Bi₄Ti₃O₁₂のようなペロブスカイト関連構造を有する材料から構成される、請求項１ないし４のいずれか１つに記載の不揮発性メモリセル。

【請求項8】

前記伝導電極は、常磁性材料、フェリ磁性材料、強磁性材料または反強磁性材料である、請求項１ないし７のいずれか１つに記載の不揮発性メモリセル。

【請求項9】

前記伝導電極はアンチペロブスカイト構造を有する、請求項１ないし８のいずれか１つに記載の不揮発性メモリセル。

【請求項10】

前記伝導電極は、Mn₃FeN,Mn₃ZnC,Mn₃AlC,Mn₃GaC,Mn₄N,Mn_4-xNi_xN,Mn_4-xSn_xN,Pt,Au及びAlを備えるグループから選択される材料で構成される、請求項１ないし９のいずれか１つに記載の不揮発性メモリセル。

【請求項11】

前記磁気的にフラストレートされた層はアンチペロブスカイト構造を有する、請求項１ないし１０のいずれか１つに記載の不揮発性メモリセル。

【請求項12】

前記磁気的にフラストレートされた層は圧磁材料である、請求項１ないし１１のいずれか１つに記載の不揮発性メモリセル。

【請求項13】

前記磁気的にフラストレートされた層は、Mn_3-xA_xGa_1-yB_yN_1-zまたはMn_3-xA_xNi_1-yB_yN_1-zのような、Mn₃GaNもしくはMn₃NiN、またはMn₃GaNもしくはMn₃NiNベースであり、A及びBは、Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn, Znを含むリストから選択される、１以上の元素である、請求項１ないし１２のいずれか１つに記載の不揮発性メモリセル。

【請求項14】

前記磁気的にフラストレートされた層は、Mn_3-xA_xSn_1-yB_yN_1-zのような、Mn₃SnNまたはMn₃SnNベースであり、A及びBは、Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn, Znを含むリストから選択される、１以上の元素である、請求項１ないし１２のいずれか１つに記載の不揮発性メモリセル。

【請求項15】

前記記憶層と前記磁気的にフラストレートされた層との間の格子不整合、及び／または前記記憶層と前記伝導電極との間の格子不整合は、±１０％未満である、請求項１ないし１４のいずれか１つに記載の不揮発性メモリセル。

【請求項16】

電気分極の方向としてデータを記憶する記憶層を備える不揮発性メモリセルからデータを読み出す方法であって、
前記記憶層は、伝導電極と磁気的にフラストレートされた層との間に挟まれ、
前記伝導電極と前記磁気的にフラストレートされた層とは、前記記憶層の電気分極の変化に対する応答における状態密度の変化が異なり、
前記方法は、前記伝導電極と前記磁気的にフラストレートされた層との間のトンネル抵抗を測定することを備え、これによって、前記記憶層の電気分極方向を判断して、前記記憶層に記憶されたデータを読み出す、方法。

【請求項17】

前記トンネル抵抗の測定は、
前記伝導電極と前記磁気的にフラストレートされた層との間に電位差を印加することと、
電流を測定することと、を備える、
請求項１６に記載の方法。

【請求項18】

前記電位差は、前記記憶層の電気分極を変化させるために必要な電位差より低い、請求項１７に記載の方法。

【請求項19】

前記記憶層は、前記伝導電極と前記磁気的にフラストレートされた層とが近接していることに起因する磁気秩序を有する、請求項１６ないし１８のいずれか１つに記載の方法。

【請求項20】

前記不揮発性メモリセルは、請求項１～１５のいずれか１つに記載の不揮発性メモリセルである、請求項１６ないし１９のいずれか１つに記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、不揮発性メモリ（ＮＶＭ）セル、および不揮発性メモリセルからデータを読み出す方法に関する。

【背景技術】

【0002】

本発明は、高性能で揮発性、かつ電力効率の低いコンピュータランダムアクセスメモリ（ＲＡＭ）と、低性能で低コストの不揮発性データ記憶装置（ハードディスクドライブ（ＨＤＤ）など）と、の間のギャップを埋めることを目的とする。

【0003】

データ記憶性能の向上という観点では、主な候補は、ＮＡＮＤ－Ｆｌａｓｈである。ＮＡＮＤ－Ｆｌａｓｈは、ソリッドステートドライブ（ＳＳＤｓ）における主流技術であるが、ＨＤＤの代替としては今のところ非常に高価であり、耐久性、性能およびエネルギー効率がいずれも低いため、ＲＡＭとして使用することができない。熱アシスト磁気記録（ＨＡＭＲ）のような改良されたＨＤＤ技術も、性能が低いこと及び信頼性の問題に苦しめられている。開発中の不揮発性メモリ技術の主な競争相手は、スピン注入トルクＲＡＭ（ＳＴＴ－ＲＡＭ、スケーラビリティが限られるという問題があり、状態の切り替えに比較的高い電流密度を必要とする）、強誘電体ＲＡＭ（ＦＲＡＭ、破壊読み出しを使用し、耐久性が低いという問題がある）、相変化メモリ（ＰＣＭ、エネルギー効率が低く、高価で有毒な材料に依存する）、抵抗性ＲＡＭ（ＲＲＡＭ、破壊読み出し／リセットを使用し、パッシブメモリアレイにおけるスニークパス問題がある）、およびこれらの原則に基づくマルチセルデバイスである。

【0004】

新たなメモリ技術には、データ密度、消費電力、信頼性（耐久性）の点で、さまざまな欠点がある。

【0005】

WO2018/109441は、磁化方向としてデータを記録可能な、厚さ２０～５０ｎｍの強磁性材料から構成される記憶層と、アンチペロブスカイト圧磁材料から構成される圧磁層と、歪み誘起層と、を備え、アンチペロブスカイト圧磁材料は、圧磁層の歪みに応じて、記憶層に対する第１タイプの効果と記憶層に対する第２タイプの効果とを選択的に有し、歪み誘起層は、圧磁層に歪みを誘導して、第１タイプの効果から第２タイプの効果に切り替える、メモリセルを開示している。これは、圧磁層の歪みの変化を利用して、記憶層との相互作用の変化をもたらす。記憶されたデータは、構造の静電容量を測定することによって読み出され、読み出し中に電流は流れない。

【0006】

米国特許第2016/043307号は、（(Ba,Sr)TiO₃などの）強誘電（ＦＥ）層を挟む（鉄などの）２つの強磁性（ＦＭ）層によって形成される、マルチフェロイックトンネル接合（ＭＦＴＪ）を開示している。トンネル電気抵抗（ＴＥＲ）は、ＦＥ層の電気分極として記憶されたデータを読み取るために用いられる。トンネル電気抵抗は、ＦＥ層のＦＥ分極を切り替える際の２つのＦＭ／ＦＥ界面での結合変化によって生じる、分極の非対称スクリーニングによる、強誘電層のトンネル抵抗の変化を利用する。

【0007】

Lukashev et al., Phys Rev B 84, 134420(2011)は、強誘電／圧磁接合における電磁気効果の第一原理の計算を開示している。

【発明の概要】

【課題を解決するための手段】

【0008】

本発明は、電気分極の方向としてデータを記録可能な、電気絶縁性及び電気分極性の材料で構成される記憶層と、前記記憶層の一方の側に存する、磁気的にフラストレートされた層と、前記記憶層の他方の側に存する伝導電極と、を備え、前記記憶層の厚さは10nm以下であり、前記磁気的にフラストレートされた層は、前記記憶層での電気分極の変化への応答において、状態密度が、前記伝導電極とは異なる変化を生じ、これにより、前記伝導電極と前記磁気的にフラストレートされた層の間の前記記憶層のトンネル抵抗が、前記記憶層の電気分極の方向に依存する、不揮発性メモリセルを提供する。

【0009】

磁気フラストレーションに起因して、磁気的にフラストレートされた層は、記憶層の電気分極の変化に起因する状態密度の変化が、非磁気的にフラストレートされた層（例えば、鉄など、従来使用されている強磁性材料）よりもはるかに大きくなる。これにより、記憶層の分極の変化に伴って、トンネル抵抗の大幅な違いがもたらされる。記憶層の厚さが比較的薄いため、トンネル抵抗を測定することができる。したがって、記憶層のトンネル抵抗を測定することによって、電気分極の方向として記憶層に記憶されたデータの読み出しの容易性及び信頼性が向上する。本発明によるＮＶＭは、他の強誘電性またはマルチフェロイックトンネル接合と比べ、上／下の分極状態の間の抵抗の差を大きく示す。これにより、ＮＶＭに、より良好な「ダイナミックレンジ」がもたらされる。本発明によるＮＶＭは、強磁性材料に基づく他のＭＴＪｓ（ＭＲＡＭ）及びＭＦＴＪｓと比べ、各ビットの正味の磁気モーメントを大幅に小さく示す。これにより、相互の磁気架橋なしで、ビットがより密に充填される（closer packing of bits）。これに加え、トンネル抵抗の差が大きくなることによって、デバイスからデータを読み出す際に、小さい印加電位差と、これに対応する低いトンネル電流と、を用いることができる。

【0010】

本発明によるＮＶＭは、記憶層にデータを書き込むために、記憶層のＦＥ分極を切り替える電流を通過させる必要がない。これは、ＳＴＴ－ＭＲＡＭと比較して、本発明の重要な利点である。記憶層にデータを書き込むためには、電場のみで充分である。書き込み電流がごくわずかなため、消費電力量及び発熱量が減少する。これは、不揮発性メモリセルにとって望ましい特性である。ＳＴＴ－ＭＲＡＭより優れたこの利点は、代替的な記憶方法（FRAM）によって共有される。一方、ＦＲＡＭとは違い、本発明によるＮＶＭからデータを読み出すことは破壊的でなく、記憶層に用いられるＦＥ材料の体積が小さくなり、書き込みに必要なエネルギーが低減される。ＭＲＡＭの以前のバージョンは、データを書き込むために外部磁場を使用しており、記憶層においてデータの書き込み及び読み出しの双方で電場を使用することは、本発明によるＮＶＭのさらなる利点である。

【0011】

一つの実施形態では、記憶層は、強誘電性材料である。強誘電性材料は、安定的な分極状態を示し、これは、記憶層に記憶されたデータの安定性及び不揮発性を向上させる。

【0012】

一つの実施形態では、記憶層の厚さは、0.1nm以上であり、より好ましくは0.4nm以上であり、最も好ましくは1nm以上である。これにより、製造が容易となり、電気分極の安定性が良好となる。

【0013】

記憶層の好ましい厚さは、５ｎｍ以下であり、より好ましくは３ｎｍ以下である。これらの制限によれば、記憶層を通過するトンネル電流を駆動するために必要な印加電圧が低下し、不揮発性メモリセルからデータを読み出すために必要なエネルギーが低減される。

【0014】

一つの実施形態では、記憶層は、A´_xA´´_(1-x)B´_yB´´_(1-y)O₃からなる群から選択された材料から構成され、A´及びA´´は、Ca,Sr,Ba,Bi,Pb,Laを含む群から１つ以上選択され、B´及びB´´は、Ti,Zr,Mo,W,Nb,Sn,Sb,In,Ga,Cr,Mn,Al,Co,Fe,Mg,Ni,Zn,Bi,Hf,Taを含む群から１つ以上選択される。好ましくは、記憶層は、BaTiO₃、SrTiO₃、(Ba,Sr)TiO₃、Ba(Zr,Ti)O₃、PbTiO₃またはPb(Zr,Ti)O₃を備える。これらの材料は、２２０Ｋ超においても安定して電気的に分極できる強誘電性酸化物である。記憶層は、Li及び／またはBeがドープされたZnOであってよい。ZnOは、界面においてペロブスカイト構造との位置合わせがあり、安定的に電気的な分極が可能であり、上述のペロブスカイト酸化物より低温で成長できるため、記憶層の材料として適している。

【0015】

一つの実施形態では、記憶層は、ペロブスカイト構造、またはペロブスカイト構造を有する層上で結晶形で成長し得る構造を有する。大半のペロブスカイト構造は、本発明の記憶層に必要な、安定した分極状態、電気絶縁性及び物理的安定性を示す。

【0016】

一つの実施形態では、記憶層は、Bi₄Ti₃O₁₂のような、ペロブスカイト関連の構造を有する材料を備える。このような材料によれば、記憶層が高温環境において堅牢（robust）となり得る。

【0017】

一つの実施形態では、伝導電極は、常磁性材料、フェリ磁性材料、強磁性材料または反強磁性材料である。これらの材料タイプは、本発明において要求されるように、磁気秩序を示し、記憶層における分極状態の変化に応じて、磁気的にフラストレートされた層とは異なる応答をする。

【0018】

一つの実施形態では、伝導電極はアンチペロブスカイト構造を有する。アンチペロブスカイト格子は、ペロブスカイト格子とまったく同じである。唯一の相違は、面心位置において、酸素が金属（例えばMn）に置換されていることである。多くのアンチペロブスカイト構造は、本発明に好ましい磁気特性を示すとともに、不揮発性メモリに要求されるような、良好な物理的安定性及び電気伝導性を示す。これは、ペロブスカイト構造の記憶層と組み合わせると、このような類似の構造間の界面によって、より強くより物理的耐久性が高いメモリセルがもたらされるため、特に有利である。

【0019】

一つの実施形態では、伝導電極は、Mn₃FeN,Mn₃ZnC,Mn₃AlC,Mn₃GaC,Mn₄N,Mn_4-xNi_xN,Mn_4-xSn_xN,Pt,Au及びAlを備えるグループから選択される材料で構成される。これらの材料は、本発明の伝導電極に要求されるように、好ましい強磁性、フェリ磁性または常磁性の特性を示すことが知られている。

【0020】

一つの実施形態では、磁気的にフラストレートされた層はアンチペロブスカイト構造を有する。アンチペロブスカイト材料は、磁気的にフラストレートされた層に必要な磁気フラストレーション特性を示すとともに、良好な物理的特性及び電気伝導性を示すことができる。これに加えて、アンチペロブスカイト構造は、ペロブスカイト記憶層材料と組み合わせて使用される場合、より強く、より物理的耐久性が高いメモリセルおよび／または低い格子不整合をもたらし得る。

【0021】

一つの実施形態では、磁気的にフラストレートされた層は圧磁材料である。圧磁材料は、本発明における磁気的にフラストレートされた層に必要な磁気フラストレーションを示す材料の例である。

【0022】

一つの実施形態では、磁気的にフラストレートされた層は、Mn_3-xA_xGa_1-yB_yN_1-zまたはMn_3-xA_xNi_1-yB_yN_1-zのような、Mn₃GaNもしくはMn₃NiN、またはMn₃GaNもしくはMn₃NiNベースであり、A及びBは、Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn, Znを含むリストから選択される、１以上の元素である。このような材料は、強い磁気フラストレーションを示す。Mn₃GaNは、観測された最大の磁気容量を示すため、好ましい。

【0023】

さらなる実施形態では、磁気的にフラストレートされた層は、Mn_3-xA_xSn_1-yB_yN_1-zのような、Mn₃SnNまたはMn₃SnNベースであり、A及びBは、Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn, Znを含むリストから選択される、１以上の元素である。好ましくは、磁気的にフラストレートされた層は、Nが約１０％欠乏したMn₃SnNである。隣り合う層における記憶層の分極によって引き起こされた対称性の低下に対する磁気モーメントの応答が最大となる。また、ニール温度（Neel temperature）が約４７５Kと最高となっている。一つの実施形態では、磁気的にフラストレートされた層は、Mn₃SnN_0.9である。これらの材料は、高いニール温度を有利に示す。この温度を超えると、材料が反強磁性ではなく常磁性となるため、所望の特性が失われる。これらのグループの材料は、本発明の磁気的にフラストレートされた層で要求されるように、強力な磁気フラストレーションを示すことが知られている。

【0024】

一つの実施形態では、記憶層と磁気的にフラストレートされた層との間の格子不整合、及び／または記憶層と伝導電極との間の格子不整合は、±１０％未満であり、好ましくは±１％未満である。磁気的にフラストレートされた層と記憶層の化学組成は、このような低い格子不整合を達成するために調整され得る。様々な層の間の格子不整合を低めることは、様々な層の界面領域で生じる格子歪みを最小化するという利点を有する。界面の歪みを低減させることで、不揮発性メモリセル構造物の機械的寿命を延ばすことができる。

【0025】

一つの実施形態では、電気分極の方向としてデータを記憶する記憶層を備える不揮発性メモリセルからデータを読み出す方法であって、前記記憶層は、伝導電極と磁気的にフラストレートされた層との間に挟まれ、前記伝導電極と前記磁気的にフラストレートされた層とは、前記記憶層の電気分極の変化に対する応答における状態密度の変化が異なり、前記方法は、前記伝導電極と前記磁気的にフラストレートされた材料との間のトンネル抵抗を測定することを備え、これによって、前記記憶層の電気分極方向を判断して、前記記憶層に記憶されたデータを読み出す、方法が提供される。記憶層の電気分極の方向が変化すると、磁気的にフラストレートされた層によって、記憶層を通るトンネル抵抗の変化が大きくなる。これは、記憶層からデータを読み出す精度を向上させるため、有利である。

【0026】

一つの実施形態では、伝導電極と磁気的にフラストレートされた層との間に電位差を印加し、トンネル電流を測定することによって、記憶層からデータが読み出される。伝導電極及び磁気的にフラストレートされた層の電子状態が（運動量空間において）良好に整列している場合、これら２つの層の間に小さな電位差を印加することによって、記憶層を通過するトンネル電流を駆動させることができる。伝導電極及び磁気的にフラストレートされた層の電子状態が（運動量空間において）良好に整列していない場合、上記のトンネル抵抗が大幅に増加することにより、２つの層の間に印加される小さな電位差が、記憶層を通過するはるかに小さなトンネル電流のみを駆動できることを意味する。したがって、トンネル抵抗の相違が大きいことは、小さな電位差を用いて、記憶層の分極方向を正確に測定することができることを意味する。これは、伝導電極及び磁気的にフラストレートされた層の電子状態が（運動量空間において）良好に整列している場合でも、読み出し時に記憶層を介して駆動される小さなトンネル電流は電力をほとんど使用せず、これによって発熱量が非常に小さくなるため、有利である。

【0027】

一つの実施形態では、記憶層からデータを読み出すために、伝導電極と磁気的にフラストレートされた層との間に印加される電位差は、記憶層の電気分極を変化させるために必要な電位差より低い。これは、記憶層の分極方向を不注意に変化させるリスク（すなわち、記憶層に記憶されたデータを書き換えるリスク）を低減できるため、有利である。トンネル抵抗を利用することによって、非破壊読み出しを行うことができる。これは、読み出し後に書き換えを行う必要がありメモリセルにさらなる疲労を生じさせるＦＲＡＭと比較して、有利である。

【0028】

一つの実施形態では、記憶層１０は、伝導電極２０及び磁気的にフラストレートされた層３０が近接していることに起因する磁気秩序を有する。記憶層１０を通過する通過確率は、トンネル電子のスピン偏極状態に依存する。これは、記憶層１０の電気分極方向が変化したときに、記憶層１０を通るトンネル抵抗の変化が増加するという、有利な効果を有する。

【0029】

本発明の実施形態は、添付図面を参照し及び示して、単なる例として説明される。

【図面の簡単な説明】

【0030】

【図1】図１は、アンチペロブスカイト圧磁材料（Mn₃NiN）の格子構造及び磁気構造の概略図である。

【図2】図２は、第１実施形態における不揮発性磁気メモリセルの断面概略図である。

【図3】図３は、磁気的にフラストレートした層の状態密度に対する、記憶層の分極の影響を示す。ｙ軸は、記憶層の電気分極状態“１”（ＤＯＳ^“１”）と“０”（ＤＯＳ^“０”）との間における、磁気的にフラストレートした材料の状態密度（DOS）の違いを示す。ｘ軸は、フェルミエネルギー（Ｅ_Ｆ）に対するエネルギー（Ｅ）を示す。

【図4】図４は、本発明の一実施形態における、伝導電極、記憶層及び磁気的にフラストレートした層の概略図であり、記憶層における２つの安定した分極状態の例を示す。

【0031】

本発明は、非共線の反強磁性基底状態を有する磁気的にフラストレートした材料（magnetically frustrated materials）の特性を利用するものである。磁気的なフラストレーションを示す材料のクラスの例は、圧磁材料である。このような材料では、最も近接する隣り合う原子（図に示す例のＭｎ）の磁気モーメント間に、反強磁性の相互作用が存する。材料の格子構造によれば、これらの原子のモーメントを、スピン間のすべての相互作用が逆平行となるように配置することは、不可能である。全体のスピンの正味が０となる配置が得られる。一方、磁気秩序は、立方格子の対称性の破れに関して、不安定である。本発明に関連して、磁気モーメントは、印加される電場の印加時に、サイズが変化する。

【0032】

図１は、マンガンベースのアンチペロブスカイト材料（Mn₃NiN）の構造を示す。図１に示すように、Mn原子の原子スピン配向（矢印で示す）を、Mn原子のスピン間のすべての相互作用が逆平行となるように配置することは、不可能である。したがって、このシステムは、磁気的にフラストレートされたものとして記載される。この材料は、正味のスピンが０になる状態を占める。

【0033】

本発明は、磁気的なフラストレーション特性と、磁気的にフラストレートした層及び磁性的にフラストレートした層に接触する電気分極層が相互作用する際の状態密度に対する影響と、を利用するものである。図２は、第１実施形態における不揮発性磁気（ＮＶＭ）メモリセルの概略断面図を示す。ＮＶＭセルは、記憶層１０を備える。データは、電気分極の方向として、記憶層１０の中に記憶され得る。

【0034】

一般的に、記憶層１０における電気分極の方向は、記憶層１０が存在する平面に対して垂直であるが、これは必ずしもそうではない。電気分極は、記憶層１０を横切る電場を印加することによって誘導され得る。印加された電場が除去されても、電気分極は維持される（記憶層１０は安定して電気分極可能である）。したがって、記憶層１０は少なくとも１ビットのデータ“１”または“０”を記憶することができる。“１”または“０”は、２つの安定した分極方向のうちの１つにそれぞれ対応する。すなわち、これは、２状態不揮発性メモリである。

【0035】

記憶層１０は、強誘電性材料から構成され得る。強誘電性材料は安定した電気分極を示すため、データは、記憶層１０の中に、分極の方向（例えば、電気分極が上向きまたは下向きのいずれか）として記憶され得る。このデータは、分極を誘導した電場が除去されてもなお、保持される。

【0036】

記憶層１０は、低電圧（例えば、記憶層の厚さが１～１０ｎｍの場合、約１ｍＶ以下）印加時に量子トンネルを示すのに十分な厚さを有する。記憶層１０の厚さは、０．１ｎｍ以上であり、より好ましくは０．４ｎｍ以上であり、最も好ましくは１ｎｍ以上である。厚さを増加させることによって、製造が容易になる。また、十分な大きさの電子トンネル障壁が形成されることにより、伝導電極及び磁気的にフラストレートされた層の運動量空間における状態密度が良好に整列していない場合において、トンネル電流が記憶層１０を通過することが妨げられるため、記憶層１０の厚さを増加させることは好ましい。これは、トンネル抵抗の差が、異なる分極においてより大きくなり、記憶層１０からのデータの正確な読み出しを簡単に行うことができるため、有利である。記憶層１０の分極の安定性は記憶層１０の厚さとともに増加するため、記憶層１０の厚さは０．１ｎｍ以上であることが好ましい。また、記憶層１０が過度に薄いと、３層の容量が過度に高くなるため、書き込み中の装置の充電により、ＮＶＭの動作が妨げられる。

【0037】

記憶層１０の厚さは、１０．０ｎｍ以下であり、より好ましくは５．０ｎｍ以下であり、最も好ましくは３．０ｎｍ以下である。記憶層１０が薄くなるほど、伝導電極２０と磁気的にフラストレートされた層３０との運動量空間における状態密度が良好に整列している場合において、記憶層１０を通過するトンネル電流を駆動させるために必要な電位差は、低くなる。記憶層１０が過度に厚くなると、トンネル電流が過度に小さくなり、検出が困難になり得る。電位差が低くなると、データを読み出す際に記憶層１０の電気分極が不注意に変更されるリスクが低減され、また、データを読み出す際の電力消費及び熱生成が低減される。厚さの最大及び最小の制限は、（好ましくは、より厚い記憶層１０による）記憶されたデータの安定性と、（好ましくは、より薄い記憶層１０による）読み出し中に障壁を通過するトンネル電流を駆動するために必要な印加電圧を最小化することと、の許容可能なトレードオフを提供する。厚さの好ましい範囲は、０．４ｎｍ～１０．０ｎｍであり、より好ましくは０．４ｎｍ～５．０ｎｍである。

【0038】

記憶層１０としては、強誘電性酸化物が好ましく、特に２２０Ｋ超においても（好ましくは５００Ｋ超の）安定したＦＥ分極を備えた強誘電性酸化物が好ましい。例えば、記憶層１０は、A´_xA´´_(1-x)B´_yB´´_(1-y)O₃からなる群から選択された材料で構成され得る。ここで、A´及びA´´は、Ca,Sr,Ba,Bi,Pb,Laを含む群から１つ以上選択され、B´及びB´´は、Ti,Zr,Mo,W,Nb,Sn,Sb,In,Ga,Cr,Mn,Al,Co,Fe,Mg,Ni,Zn,Bi,Hf,Taを含む群から１つ以上選択される。特定の例としては、BaTiO₃、(Ba,Sr)TiO₃及びPbTiO₃が挙げられる。Bi₄Ti₃O₁₂のような、ペロブスカイト関連の構造も用いられ得る。このような材料によれば、記憶層１０が高温環境において堅牢（robust）であり得る。

【0039】

ZnOは、ペロブスカイト材料でないにもかかわらず、記憶層１０として用いることができる。これは、ＬｉまたはＢｅをドープすると安定した電気分極を保持し得る（すなわち、強誘電性）ためである。

【0040】

記憶層１０は、ペロブスカイト構造を有してもよい。これは特に、記憶層１０と接触する層がペロブスカイト構造またはアンチペロブスカイト構造を有する場合において有利である。これは、隣り合う層の間の電子構造の観点のみならず、機械的耐久性の観点に因るものである。層を全てペロブスカイトまたはアンチペロブスカイトとなるように選択することは、層間の望ましい格子不整合（±１０％未満、好ましくは±１％未満）の達成を助長する１つの方法である。層間の望ましい格子不整合（±１０％未満、好ましくは±１％未満）は、層の間の量子力学的相互作用のみならず、機械的安定性をも助長する。ZnOは、低いアニーリング温度で良好な結晶性を達成するため、記憶層１０にとって好ましい材料である。

【0041】

記憶層１０の片面には、上述した磁気的フラストレーションを示す材料で作られた、磁気的にフラストレートされた層３０が設けられる。記憶層１０及び磁気的にフラストレートされた層３０は、互いに接触している。記憶層１０の電気分極（例えば、上または下）は、図３Ａ及びＢに示すように、隣り合う磁気的にフラストレートされた層３０において異なるスピン配向をもたらす。

【0042】

図３は、記憶層１０の分極方向の変化に応じて、磁気的にフラストレートされた層３０の状態密度がどのように変化するか、のシミュレーションを示す。記憶層１０の電気分極によって、隣り合う磁気的にフラストレートされた層３０に印加される電界がもたらされる。この電界は、記憶層１０と隣り合う磁気的にフラストレートされた層３０の領域における磁気スピンの配向を、大幅に変化させる。磁気的にフラストレートされた層３０の状態密度は、磁気的にフラストレートされた層３０の構造における磁気モーメントの配向及びサイズに強く依存する。すなわち、図３に示すように、記憶層１０の分極方向は、隣り合う磁気的にフラストレートされた層３０の状態密度を大幅に変化させる。トンネル抵抗の相違は、状態密度の相違に比例する。Mn₃SnMが、ＮＶＭ装置に特に適していることがわかる。

【0043】

本発明は、図３に示す現象を利用して、記憶層１０に電気分極方向として記憶されたデータを読み出す。

【0044】

図２に示すように、伝導電極２０はさらに、記憶層１０に対して磁気的にフラストレートされた層３０の反対側に設けられる。伝導電極２０及び記憶層１０は、互いに接触している。

【0045】

磁気的にフラストレートされた層３０の磁気秩序は、記憶層１０における電気分極方向の変化に応じて、伝導電極２０の磁気秩序とは異なる変化をする。伝導電極２０がこれを適切に示しかつ導電性を有する限り、伝導電極２０の材料は重要ではない。

【0046】

伝導電極２０の材料は、磁気秩序を有してもよく、したがって、伝導電極２０の材料は、常磁性材料、フェリ磁性材料、強磁性材料または反強磁性材料であってよい。伝導電極２０は、ペロブスカイト構造またはアンチペロブスカイト構造を有してよく、その利点は、磁気的にフラストレートされた層３０及び記憶層１０に関して上述した利点と同様である。

【0047】

伝導電極２０は、Mn₃FeN,Mn₃ZnC,Mn₃AlC,Mn₃GaC,Mn₄N,Mn_4-xNi_xN,Mn_4-xSn_xNを備えるグループから選択される材料で構成され得る。これらはすべて、磁気的にフラストレートされた層３０と同じ位置にMnを備えるアンチペロブスカイト構造を有するため、１つの記憶層の分極方向における電子状態が良好に整列していると想定し得る。材料の他の例は、Pt、Au及びAlである。

【0048】

伝導電極２０は、LSMO（lanthanum strontium manganite）のようなペロブスカイト酸化物由来のものであってよい。

【0049】

磁気的にフラストレートされた層３０は、アンチペロブスカイト構造を有してもよい。この磁気的にフラストレートされた層３０は、圧磁材料であってよい。この磁気的にフラストレートされた層は、Mn_3-xA_xGa_1-yB_yN_1-zまたはMn_3-xA_xNi_1-yB_yN_1-zのような、Mn₃GaNもしくはMn₃NiNまたはMn₃GaNもしくはMn₃NiNベースであってよい。ここで、A及びBは、Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn, Znを含むリストから選択される、１以上の元素である。この磁気的にフラストレートされた層は、Mn_3-xA_xSn_1-yB_yN_1-zのような、Mn₃SnNまたはMn₃SnNベースであってよい。ここで、A及びBは、Ag, Al, Au, Co, Cu, Fe, Ga, Ge, In, Ir, Ni, Pd, Pt, Rh, Sb, Si, Sn, Znを含むリストから選択される、１以上の元素である。この磁気的にフラストレートされた層３０は、Mn₃SnN_1-x（0.01≦x≦0.2）であることが好ましく、Mn₃SnN_0.9（Nが１０％欠乏したMn₃SnN）であることがより好ましい。隣り合う層における記憶層の分極によって引き起こされた対称性の低下に対する磁気モーメントの応答が最大となる。また、ニール温度（Neel temperature）が約４７５Kと最高となっている。あるいは、磁気的にフラストレートされた層３０は、（高い磁気容量を示す）Mn₃GaNまたは（広範囲に研究されて低コストの）Mn₃NiNであることが好ましい。

【0050】

図４は、伝導電極２０、記憶層１０及び磁気的にフラストレートされた層３０の可能な配置例を示す。この場合、伝導電極２０はMn₃FeN、記憶層１０はBaTiO₃、磁気的にフラストレートされた層はMn₃NiNである。これら３つの材料はすべて、ペロブスカイトタイプまたはアンチペロブスカイトタイプの構造を有しており、これらの構造は、層の間の格子不整合を最小化する。格子不整合は、層の間の界面領域に歪みを生じさせ、その結果、使用中に機械的疲労や亀裂が生じ得る。そのため、層の間の格子不整合を最小化することは、有益である。したがって、記憶層１０と磁気的にフラストレートされた層３０との間の格子不整合及び／または記憶層１０と伝導電極２０との間の格子不整合を、±１０％未満、好ましくは±１％未満とすることが好ましい。

【0051】

図４は、記憶層１０の２つの電気分極方向を（左側及び右側に）示す。これらは、記憶層１０に記憶され得る２つのデータ値（及び中間の非分極状態）に対応する。

【0052】

本発明の一実施形態の動作について、添付の図面を参照して以下に詳細に説明する。

【0053】

本発明に係る不揮発性メモリにおいて、データは、電位分極の方向（図に示すような上方向または下方向）として、記憶層１０に記憶することができる。このデータは、不揮発性メモリセルを横切って記憶層１０に対して電場を印加することによって、記憶層１０に書き込まれる。この電場は、例えば、伝導電極２０に対して記憶層１０の反対側に（接触して）配置される第１電極４０と、磁気的にフラストレートされた層３０に対して記憶層１０の反対側に（接触して）配置される第２電極５０と、によって印加され得る。データはその後、第１電極４０と第２電極５０の間に、記憶層１０の安定した電気分極が所望の方向に現れるのに十分な大きさの電位差を印加することによって、記憶層１０に書き込まれる。記憶層１０に記憶されたデータを書き換えるためには、記憶層１０の電気分極が反転するのに十分な大きさの電位差を、反対方向に印加する。

【0054】

記憶層１０の分極によって、記憶層１０を横切って電位差が存在する。この電位差によって、少数の原子層を伝導電極２０内及び磁気的にフラストレートされた層３０内へと拡大させる電場が生じる。伝導電極２０の材料と、磁気的にフラストレートされた層３０の材料とは、記憶層１０の分極によって生じる電場に曝露されると、異なる挙動を示す。この電場は、伝導電極２０及び磁気的にフラストレートされた層３０の双方の磁気分極に影響を及ぼす。一方、磁気的にフラストレートされた層３０には、記憶層１０の電気分極によって生じた電場によりもたらされた磁気分極において、非常に大きな変化が生じうる。

【0055】

１つの実施形態では、伝導電極２０は、記憶層１０の分極による影響を比較的受けない状態密度を有する。図３で示したように、及び上述したように、記憶層１０の分極は、磁気的にフラストレートされた層３０の状態密度に強い影響を及ぼす。

【0056】

記憶層１０に記憶されたデータを読み出すために、データを書き込む方法と同様の方法で、記憶層１０を横切る電位差が印加される。読み出す際の電位差の大きさは、記憶層１０の電気分極状態を変化させるために必要な電位差の大きさより小さい。これにより、データの上書きが防止される。

【0057】

読み出す際に印加される電位差は、記憶層１０を通る、伝導電極２０と磁気的にフラストレートされた層３０の間のトンネル電流を動作させる。トンネル抵抗は、磁気的にフラストレートされた層３０の磁気分極に強く依存しており、磁気的にフラストレートされた層３０の磁気分極は、記憶層１０の電気分極の影響を強く受ける。伝導電極２０及び磁気的にフラストレートされた層３０の電子状態が、運動量空間において良好に整列している場合、記憶層１０のトンネル抵抗は低くなり、したがって所定の大きさを超える電流が記憶層１０を通って流れる。一方、伝導電極２０及び磁気的にフラストレートされた層３０の状態密度が、運動量空間において良好に整列していない場合、記憶層１０のトンネル抵抗は大幅に高くなり、これに伴って電流は低くなる（例えば、所定の大きさを下回る）。したがって、記憶層１０を通って流れるトンネル電流を測定し、この測定された電流が所定の大きさを超えるか下回っているかを判定することにより、記憶層１０の電気分極方向を判断することができる。

【0058】

１つの実施形態では、記憶層１０からデータを読み出すために伝導電極２０と磁気的にフラストレートされた層３０の間に印加される電位差は、記憶層１０の電気分極を変化させるために必要な電位差より低い。これは、不注意によって記憶層１０の分極方向を変えてしまうリスク（すなわち、記憶層１０に記憶されたデータを不注意に書き換えてしまうリスク）を低めることができるため、有益である。これに加えて、使用する電位差がより小さくなるため、読み出し中に記憶層１０を通って流れるトンネル電流をより小さくすることができる。これにより、読み出し中に使用される電力及び発生する熱を低めることができる。トンネル抵抗を使用することにより、非破壊読み出しを行うことができる。これは、読み出し後に書き換えを行う必要がありメモリセルにさらなる疲労を生じさせるＦＲＡＭと比較して、有利である。

【0059】

１つの実施形態では、記憶層１０は、伝導電極２０及び磁気的にフラストレートされた層３０が近接しているため、磁気秩序を有する。この場合、記憶層１０を通過する通過確率は、トンネル電子のスピン偏極状態に依存する。これは、記憶層１０の電気分極方向が変化したときに、記憶層１０を通るトンネル抵抗の変化が増加するという、有利な効果を有する。個々のＮＶＭセルを組み合わせてアレイにする場合、各ＮＶＭセルのトンネル抵抗の変化が大きいほど、アレイのエラー率が小さくなる。これに加えて、記憶層１０の電気分極方向の変化に伴うトンネル抵抗の変化が大きくなることにより、データを読み出す際に用いられる電位差を小さくすることができる。上述の通り、記憶層１０に記憶されたデータを読み出すために用いられる電位差が小さいと、いくつかの点で有利である。

【0060】

本発明は、トンネル接合におけるＦＥ分極に対する感受性電極として、フラストレートされた反強磁性体を用いる。強磁性体は、この状況において従来から使用されている。したがって、記憶層１０の分極の方向に対するトンネル抵抗の強い依存性、すなわち、非磁気的にフラストレートされた強磁性体（non-magnetically frustrated ferromagnet）の代替として磁気的にフラストレートされた材料を用いることによるトンネル圧磁磁気抵抗（TMPR）効果に起因して、読み出しメカニズムの信頼性はさらに高い。ＭＲＡＭと比較した利点は、その反強磁性秩序により、活性層の磁気モーメントの総量が大幅に低下する点である。

【0061】

TMPRは、（ａ）伝導電極２０と磁気的にフラストレートされた層３０との界面における、利用可能な電子状態の（運動量空間での）整列と、（ｂ）電子モーメント及びスピン状態の関数としての、記憶層１０を通過する通過確率と、の２つの点で寄与する。

【0062】

伝導電極２０は、運動量空間において、記憶層１０の分極による影響を比較的受けない状態密度を有する。記憶層１０の分極は、磁気的にフラストレートされた層３０の状態密度に強い影響を与える。所与の電子角運動量において、伝導電極２０と磁気的にフラストレートされた層３０の双方で、対応する高い状態密度となる場合、トンネル抵抗が低くなる。これが、トンネル抵抗が記憶層１０の分極に強く依存する理由である。これが、寄与（ａ）である。

【0063】

寄与（ｂ）は、記憶層１０の厚さや組成、さらには寄与（ａ）に基づく利用可能状態の整列に依存する。伝導電極２０と磁気的にフラストレートされた層３０との双方での電子状態が、利用可能でありかつ運動量空間で良好に整列すると、記憶層１０の「フィルタリング」特性が役割を果たし始める。隣り合う磁性電極（伝導電極２０及び磁気的にフラストレートされた層３０）によって、記憶層１０の磁気秩序が誘導された場合、スピンフィルタリング効果（電子のスピン分極に基づいて、電子が記憶層１０を通過可能か否か）が追加で生じうる。さらに、BaTiO₃やSrTiO₃等の強誘電性の材料が、強磁性層または反強磁性層と隣り合う薄膜で磁気秩序を促進させ得る。これは、記憶層１０及び磁気的にフラストレートされた層３０によってペロブスカイト構造が共有される場合、さらに促進され得る。最終的に、抵抗は記憶層１０の厚さに依存するが、この厚さは１／０状態の間で変化しないため、読み出しにおいては用いられない。状態密度が良好に配列している場合、小さな電場を印加することによって（寄与（ｂ））、電子が記憶層１０を通過し、これによって記憶層１０の分極方向を判断することができ、デバイスからデータを読み出すことができる。読み出しは、小さい電圧（または電場）を印加して、その結合を通過する電流を測定することによって行われる（セルを読み出すために小さな電場を印加する場合、２つの寄与は関連する）。寄与（ａ）は材料の「基底状態特性」（電子の状態密度）に基づく一方、寄与（ｂ）では「励起状態特性」、すなわち印加電圧に対するシステムの応答も考慮する。

【0064】

２つの寄与は双方とも、記憶層１０の電気分極の方向に依存し、この方向は、抵抗値の相違（例えば、所定レベルより高いか低いか）として検出することができる。関連する読み出し電流は、標準的な磁性ＮＶＭ（例えば、スピン移行トルクＲＡＭ）に情報を書き込むために必要な電流よりはるかに小さく、したがって、必要とするジュール熱やエネルギーは非常に低い。記憶層１０は、磁気的に秩序化した電極（伝導電極２０及び磁気的にフラストレートされた層３０）に近接するため、磁気秩序を促進させ得る。これは、寄与（ｂ）を促進させるが、より厚い記憶層１０では減少する。したがって、記憶層１０の厚さは、０．１ｎｍ～１０ｎｍであることが好ましい。記憶層１０の厚さは、０．４ｎｍ～１０ｎｍであることが、より好ましい。これは、厚さを、最小値である０．４ｎｍ以上とすることで、記憶層１０の分極方向の安定性を向上させ、これによって記憶層１０に記憶されたデータの安定性を向上させることができるためである。ＴＰＭＲは、寄与（ａ）のみを用いても動作可能である。Mnベースのアンチペロブスカイト窒化物の圧磁応答は、立方対称性（cubic symmetry）が低下することによって駆動するが、本発明では、記憶層１０により提供される局所的電場によって、歪みが代替される。記憶層１０に近接するいくつかの原子層だけがこの電場の影響を受けるが、トンネル抵抗を変更するためにはこれで充分である。

【0065】

伝導電極２０と磁気的にフラストレートされた層３０とでは、異なる材料から構成されており、また、界面の原子組成が異なっている。そのため、伝導電極２０の挙動と磁気的にフラストレートされた層３０の挙動とは、対称的とはならない。そうでなければ、伝導電極２０及び磁気的にフラストレートされた層３０の電気分極方向において、トンネル抵抗が同一となる。

【0066】

抵抗性の読み出しを行うので、本発明のメモリセルは、各セルが単一のアクセストランジスタを用いる標準的な２Dアレイ（DRAMやSTT－RAMに用いられている）に統合することができる。磁性NVMと比べて、各セルにおける浮遊磁界（stray field）がごくわずかか同一であるため、記憶密度を大きくできる。記憶層１０で情報を記憶するため、多くの残りの特性（書き込み時間、保持時間、及び書き込み動作当たりのエネルギー）は、強誘電性メモリセルの特性に匹敵する。

【0067】

本発明は、電力消費、温度安定性、耐久性及び速度の観点で既存の技術を凌ぐメモリ及びデータ記憶アプリケーションのために、容易に実装可能な新規な不揮発性の方法を提案するものである。これは、高温（１８０℃以上）でも機能し、消費電力が非常に少ないため、ＩｏＴ領域のデバイスのような将来のアプリケーションに対応することができる。

【0068】

この装置の複数の層は、所望の層のために最適化された任意の薄膜堆積方法を用いて、製造することができる。例えば、パルスレーザー堆積（ＰＬＤ）を用いることができる。各薄膜の成長条件の例を、以下に示す。本明細書で記載するＮＶＭは、WO2018/109441に示されるような方法、条件及び材料を用いて製造することができ、その内容のすべては、参照によって本明細書に組み込まれる。以下に例を示すが、これに限られるものではない。

【0069】

ステップ１：基板の選択及び洗浄
任意の適切な酸化物基板（例えば、MgO、SrTiO₃、Nb:SrTiO₃、(LaAlO₃)_0.3(Sr₂TaAlO₆)_0.7）またはSiを、基板として用いることができる。成長前に、標準的な溶剤洗浄手順によって基板を洗浄する。標準的な溶剤洗浄手順は、アセトン、次にイソプロパノール、最後に蒸留水を用いた超音波浴での３分間洗浄であり、各溶剤ステップの後にN₂ブロードライを行うものであってよい。１つの実施形態では、基板は第２電極５０になり得る。

【0070】

ステップ２：複数の層の成長（PLD及びマグネトロンスパッタリング）
薄膜は、KrFエキシマレーザー（excimer laser）（λ＝248nm）を用いたPLDによって堆積される。SrRuO₃、Nb:SrTiO₃、BaTiO₃、Ba_xSr_1-xTiO₃、BaZr_xTi_1-xO₃、Mn₃SnN及びMn₃GaNのそれぞれの化学両論的な単相ターゲットは、10Hz当たり0.8J/cm²の滑らかさ（fluency）を用いたレーザーによって除去される。

【0071】

層１（第２電極５０）
100nmのSrRuO₃の薄膜は、50～300mTorrのO₂分圧下において700℃～780℃で成長する。堆積後、成長した膜は、次にその場で、600TorrのO₂分圧下において成長温度で２０分間ポストアニール処理される。その後、サンプルは、600TorrのO₂分圧下において、10℃/分の割合で室温まで冷却される。
また、100nmのNb:SrTiO₃の薄膜は、0～60mTorrのO₂分圧下において700℃で成長する。成長後、サンプルは、600TorrのO₂分圧下において、10℃/分の割合で室温まで冷却される。

【0072】

層２（Mn₃XNの磁気的にフラストレートされた層３０（Ｘは、任意の適切な元素））
例えば、100nmのMn₃SnNの薄膜は、0～12mTorrのN_２分圧下において300℃～550℃で成長する。成長後、サンプルは、0～12mTorrのN₂分圧下において、10℃/分の割合で室温まで冷却される。
また、100nmのMn₃GaNは、0～12mTorrのN₂分圧下において300℃～550℃で成長する。成長後、サンプルは、0～12mTorrのN₂分圧下において、10℃/分の割合で室温まで冷却される。

【0073】

層３（記憶層１０の電気分極性材料）
0.1～10nmのBaTiO₃(Ba_xSr_1-xTiO₃またはBaZr_xTi_1-xO₃)の薄膜は、150～300mTorrのO₂分圧下において750～800℃で成長する。成長後、サンプルは、600TorrのO₂分圧下において、10℃/分の割合で室温まで冷却される。

【0074】

層４（伝導電極２０）
100nmの金属薄膜（例えばPt、Au）または導電性ペロブスカイト薄膜（例えばSrRuO₃、Nb:SrTiO₃）である。
100nmのPtの薄膜は、DCマグネトロンスパッタリングによって成長する。サンプルは、超高真空において800℃に加熱され、１時間アニール処理される。Pt薄膜は、100WのＤＣ電力によって堆積する。成長後、サンプルは、真空下において、10℃/分の割合で室温まで冷却される。
また、100nmのSrRuO₃の薄膜は、50～300mTorrのO₂分圧下において700℃～780℃で成長する。堆積後、成長した膜は、次にその場で、600TorrのO₂分圧下において成長温度で２０分間ポストアニール処理される。その後、サンプルは、600TorrのO₂分圧下において、10℃/分の割合で室温まで冷却される。
また、100nmのNb:SrTiO₃の薄膜は、0～60mTorrのO₂分圧下において700℃で成長する。成長後、サンプルは、600TorrのO₂分圧下において、10℃/分の割合で室温まで冷却される。

【0075】

層５（第１電極４０）
100nmの金属薄膜（例えばPt、Au、Al）である。
100nmのPtの薄膜は、DCマグネトロンスパッタリングによって成長する。サンプルは、超高真空において800℃に加熱され、１時間アニール処理される。Pt薄膜は、100WのＤＣ電力によって堆積する。成長後、サンプルは、真空下において、10℃/分の割合で室温まで冷却される。

【0076】

ステップ３：フォトリソグラフィ
標準的なフォトリソグラフィの工程が、アレイパターンを適用するために実装されてきた。２Ｄの装置においては、すべての層を堆積してからパターン化することができる。

【0077】

ステップ４：エッチング
材料を除去してパターンをフォトリソグラフィからサンプル上に移す標準的なアルゴンイオンミリング加工や、その他の適切な化学的または物理的エッチング技術が、実装されている。

【図1】

【図2】

【図3】

【図4】