特許 7566215 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-10-03

(45)【発行日】2024-10-11

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20241004BHJP

   H03K 17/08 20060101ALI20241004BHJP

【ＦＩ】

H02M7/48 M

H03K17/08 Z

【請求項の数】 16

(21)【出願番号】P 2024532828

(86)(22)【出願日】2023-06-16

(86)【国際出願番号】 JP2023022435

【審査請求日】2024-05-31

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110002941

【氏名又は名称】弁理士法人ぱるも特許事務所

(72)【発明者】

【氏名】松崎 公洋

(72)【発明者】

【氏名】恩田 航平

【審査官】今井 貞雄

(56)【参考文献】

【文献】国際公開第２０１９／０７７７８５（ＷＯ，Ａ１）

【文献】特開２００４－２６６９２１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

直流回路部と負荷との間で電力変換を行う２相以上で構成された主回路部、前記直流回路部と前記主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、第１閾値電圧を生成するための電源および第２閾値電圧を生成するための電源を共通とし、前記電源の電圧を抵抗分圧によって前記第１閾値電圧および前記第２閾値電圧を生成する閾値電圧生成部、前記電圧検出部で検出した電圧が前記第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に継続時間に応じた電圧が前記第２閾値電圧を超えることにより短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備えた電力変換装置。

【請求項2】

直流回路部と負荷との間で電力変換を行う主回路部、前記直流回路部と前記主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、前記電圧検出部で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備え、
前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に継続時間に応じた電圧が第２閾値電圧を超えることにより前記第２の比較器が短絡であると判定するとともに、インバータで構成された前記主回路部の複数相のスイッチングにより前記電圧検出部で検出される電圧が時間的に重なって検出される場合、前記第２閾値電圧は、重なって検出される前記複数相の電圧値が前記第１閾値電圧以上である期間の時間幅に基づいて決定されることを特徴とする電力変換装置。

【請求項3】

前記第１閾値電圧および前記第２閾値電圧を生成する閾値電圧生成部を有し、前記第１閾値電圧を生成するための電源および前記第２閾値電圧を生成するための電源は、共通とすることを特徴とする請求項２に記載の電力変換装置。

【請求項4】

前記第１の比較器は反転入力端子と非反転入力端子を有し、前記反転入力端子に第１閾値電圧を入力し、前記非反転入力端子に前記電圧検出部から出力された電圧を入力することを特徴とする請求項２に記載の電力変換装置。

【請求項5】

前記第１の比較器は反転入力端子と非反転入力端子を有し、前記非反転入力端子に第１閾値電圧を入力し、前記反転入力端子に前記電圧検出部から出力された電圧を入力することを特徴とする請求項２に記載の電力変換装置。

【請求項6】

前記第１の比較器はオープンコレクタもしくはオープンドレインとし、前記第２閾値電圧を生成するための電源と前記第１の比較器の出力をプルアップするための電源を共通とすることを特徴とする請求項２に記載の電力変換装置。

【請求項7】

前記第１の比較器はプッシュプル構成であり、前記第２閾値電圧を生成するための電源と前記第１の比較器の電源とを共通とすることを特徴とした請求項２に記載の電力変換装置。

【請求項8】

前記直流回路部と前記主回路部とを接続する正側の配線と負側の配線の電圧差の変化に応じて前記第１閾値電圧を変化させることを特徴とする請求項６に記載の電力変換装置。

【請求項9】

前記電圧検出部に、前記主回路部で生じる電流脈動を除去するためのローパスフィルタを備えたことを特徴とする請求項２から７のいずれか１項に記載の電力変換装置。

【請求項10】

前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に継続時間に応じた電圧に変換するための積分器を前記第１の比較器と前記第２の比較器との間に備えたことを特徴とする請求項２から８のいずれか１項に記載の電力変換装置。

【請求項11】

複数の前記負荷および複数の前記主回路部で構成されている場合、前記電圧検出部は複数の前記主回路部と前記直流回路部とが接続された配線上の電圧を検出することを特徴とする請求項１または請求項２に記載の電力変換装置。

【請求項12】

前記短絡検出部が短絡を検出した場合、前記直流回路部および前記主回路部内にあるパワー半導体素子を全てオフ状態とすることを特徴とする請求項１または請求項２に記載の電力変換装置。

【請求項13】

直流回路部と負荷との間で電力変換を行う主回路部、前記直流回路部と前記主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、前記電圧検出部で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備え、
前記直流回路部と前記主回路部を接続する正負の配線間にコンデンサが接続され、前記インダクタンス成分Ｌを含む前記コンデンサと前記主回路部内のパワー半導体素子との間のインダクタンスをＬｌｏｏｐ、前記インダクタンス成分Ｌを含まない前記コンデンサと前記パワー半導体素子との間のインダクタンスをＬａ、前記パワー半導体素子の素子耐圧をＶｄｓｐ、前記直流回路部の最大電圧をＶｄｃｍａｘ、前記パワー半導体素子の最大電流傾きをｄｉ／ｄｔ、およびＬｌｏｏｐ＝Ｌａ＋Ｌとすると、

【数1】

の関係が成り立つことを特徴とする電力変換装置。

【請求項14】

直流回路部と負荷との間で電力変換を行う主回路部、前記直流回路部と前記主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、前記電圧検出部で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備え、
前記第１の比較器と前記第２の比較器との間に積分器を備え、前記積分器によって第１の比較器の検出信号の継続時間を電圧に変換し、前記検出信号があらかじめ定められた時間以上継続した場合に前記変換した電圧が第２閾値電圧を超えることにより前記第２の比較器が短絡と判定し、
前記第１の比較器はオープンコレクタもしくはオープンドレインとし、前記第２閾値電圧を生成するための電源と前記第１の比較器の出力をプルアップするための電源を共通とすることを特徴とする電力変換装置。

【請求項15】

直流回路部と負荷との間で電力変換を行う主回路部、前記直流回路部と前記主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、前記電圧検出部で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備え、
前記第１の比較器と前記第２の比較器との間に積分器を備え、前記積分器によって第１の比較器の検出信号の継続時間を電圧に変換し、前記検出信号があらかじめ定められた時間以上継続した場合に前記変換した電圧が第２閾値電圧を超えることにより前記第２の比較器が短絡と判定し、
前記第１の比較器はプッシュプル構成であり、前記第２閾値電圧を生成するための電源と前記第１の比較器の電源とを共通とすることを特徴とする電力変換装置。

【請求項16】

直流回路部と負荷との間で電力変換を行う主回路部、前記直流回路部と前記主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、前記電圧検出部で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と前記第１の比較器の前記検出信号があらかじめ定められた時間以上継続した場合に短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備え、
前記第１の比較器と前記第２の比較器との間に積分器を備え、前記積分器によって第１の比較器の検出信号の継続時間を電圧に変換し、前記検出信号があらかじめ定められた時間以上継続した場合に前記変換した電圧が第２閾値電圧を超えることにより前記第２の比較器が短絡と判定し、
前記第１の比較器はオープンコレクタもしくはオープンドレインとし、前記第２閾値電圧を生成するための電源と前記第１の比較器の出力をプルアップするための電源を共通とし、
前記直流回路部と前記主回路部とを接続する正側の配線と負側の配線の電圧差の変化に応じて前記第１閾値電圧を変化させることを特徴とする電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置に関するものである。

【背景技術】

【0002】

電力変換装置において、スイッチとしての役割を担うパワー半導体は欠かせないものとなっている。電力変換装置の品質を確保する上で、パワー半導体の故障もしくはノイズ誤動作によって生じた過電流を検知して電力変換を停止し、装置の破壊または発火を防止する機能を備えることが知られている。例えば、特許文献１ではインバータとコンデンサとの間に電流を限流する限流リアクトルを設け、その限流リアクトルの両端電圧を取得することで短絡を検知する方式が記載されている。

【0003】

特許文献１では、限流リアクトルを用いているため、短絡電流が制限され、限流リアクトルを用いない場合に比べ、短絡開始から素子破壊までの時間が長くなる。従って、短絡検知から遮断までの時間に裕度ができる。さらに、限流リアクトルによって電流の傾きを一定とするため、限流リアクトル両端電圧のばらつき要素も限流リアクトル自身のインダクタンスと印加される電圧のみとなる。このため、設計も容易でかつ、ゲート抵抗およびパワー半導体のスイッチング特性に関わる入力容量またはゲート閾値電圧が変わっても誤検知することもない。
加えて、高速な短絡検知を可能とするために、限流リアクトル両端電圧の一定値以下の電圧をツェナーダイオードといったバイアス回路によってカットし、その電圧が定められた時間以上になるか否かで短絡時の過電流と通常動作時の電流を識別して短絡を検知している。

【先行技術文献】

【特許文献】

【0004】

【文献】実開昭５８－１１９９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、限流リアクトルを用いると装置が大型化し、コストアップとなる課題がある。このため、限流リアクトルを用いずに、配線中の寄生インダクタンスに生じる電圧を用いて短絡検知を行った場合、パワー半導体の印加電圧、素子特性のばらつき、および電力変換装置の動作モードによって、寄生インダクタンスに生じる電圧がばらつく。このばらつきにより検出回路の設計が困難で、かつ裕度がないため誤検知する恐れがある。

【0006】

本開示は、上述のような問題を解決するためになされたもので、寄生インダクタンスに生じた電圧を用いて短絡検知する場合においても、設計が容易で、誤検知に対する裕度がある短絡検出回路を有する電力変換装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の電力変換装置は、直流回路部と負荷との間で電力変換を行う２相以上で構成された主回路部、直流回路部と主回路部とを接続する配線上の２点間のインダクタンス成分に発生する電圧を検出する電圧検出部、第１閾値電圧を生成するための電源および第２閾値電圧を生成するための電源を共通とし、電源の電圧を抵抗分圧によって第１閾値電圧および第２閾値電圧を生成する閾値電圧生成部、電圧検出部で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器と第１の比較器の検出信号があらかじめ定められた時間以上継続した場合に継続時間に応じた電圧が第２閾値電圧を超えることにより短絡が発生したことを検出する第２の比較器とを有する短絡検出部、を備える。

【発明の効果】

【0008】

本開示の電力変換装置によれば、配線中のインダクタンス成分に生じた電圧を用いて短絡検出をする場合においても、設計が容易で、誤検知に対する裕度がある短絡検出を行うことができる。

【図面の簡単な説明】

【0009】

【図1】実施の形態１に係る電力変換装置の構成を示すブロック図である。

【図2】実施の形態１に係る電力変換装置の具体的な構成の一例を示す回路構成図である。

【図3】実施の形態１に係る電力変換装置の電圧検出部および短絡検出部の構成を示すブロック図である。

【図4】実施の形態１に係る電力変換装置の電圧検出部および短絡検出部の回路構成の一例を示す図である。

【図5】パワー半導体素子のスイッチング時のノイズ成分を説明するターンオン時電流電圧波形図である。

【図6】パワー半導体素子におけるターンオフ時のサージ電圧を説明する電流電圧波形の模式波形図である。

【図7】実施の形態１に係る電力変換装置における短絡検出部の動作原理を説明する模式波形図である。

【図8】実施の形態１に係る電力変換装置の閾値電圧を決定する方法を説明する（ａ）１相がスイッチングする場合と（ｂ）２相がスイッチングする場合の検知用Ｌ電圧および第２比較器入力電圧の模式波形図である。

【図9】実施の形態１に係る電力変換装置の短絡検出回路おける裕度を説明する模式図であり、（ａ）は電源Ｖｃｃが共通ではなく、（ｂ）は電源Ｖｃｃが共通の場合である。

【図10】実施の形態２に係る電力変換装置の電圧検出部および短絡検出部の回路構成の一例を示す図である。

【図11】実施の形態２に係る電力変換装置における短絡検出部の動作原理を説明する模式波形図である。

【図12】実施の形態２に係る電力変換装置の短絡検出回路おける裕度を説明する模式図である。

【図13】実施の形態３に係る電力変換装置の電圧検出部および短絡検出部の回路構成の一例を示す図である。

【図14】実施の形態３に係る電力変換装置の短絡検出回路部おける裕度を示す模式図である。

【図15】実施の形態３に係る電力変換装置の電圧検出部および短絡検出部の回路構成の一例を示す図である。

【図16】実施の形態４に係る電力変換装置の構成を示すブロック図である。

【図17】実施の形態４に係る電力変換装置の具体的な構成の一例を示す回路構成図である。

【図18】実施の形態に係る電力変換装置の制御部をマイコンとした場合のハードウェア構成の一例を示す図である。

【発明を実施するための形態】

【0010】

以下、本開示に係る電力変換装置の好適な実施の形態について、図面を参照して説明する。なお、同一内容および相当部については同一符号を配し、その詳しい説明は省略する。以降の実施形態も同様に、同一符号を付した構成について重複した説明は省略する。

【0011】

実施の形態１．
図１は、実施の形態１に係る電力変換装置の構成を示すブロック図である。図１において、電力変換装置１０は、直流回路部１００と負荷１２０との間で電力変換を行うもので、主回路部１１とこの主回路部１１を制御する制御部１２とで構成される。

【0012】

制御部１２は、電圧検出部１３と短絡検出部２００を備える。電圧検出部１３は、直流回路部１００と電力変換装置１０との接続配線部１１０に設定した２点Ｎ１、Ｎ２間の寄生インダクタンス（インダクタンス成分）１１１に発生する電圧を検出する。短絡検出部２００は、電圧検出部１３の出力に基づき電力変換装置内の短絡発生の有無を判定する。

【0013】

図１では、接続配線部１１０の差電圧を検出する箇所として、負側配線上の２点Ｎ１、Ｎ２を設定する例を記載しているが、正側配線の２点を用いて検出してもよい。正側２点の場合、コモンモードノイズの影響を受けない利点があるが、短絡検知信号を短絡検出部２００に伝達する場合に絶縁処理が必要となる。

【0014】

接続配線部１１０の配線に関しても、基板上の配線だけでなく、ケーブルおよびパワー半導体素子内の配線でもよい。また、主回路部１１を制御するための電流検出用チップ抵抗が主回路部１１と直流回路部１００間に存在するのであれば、チップ抵抗のインダクタンス成分を用いて電圧を検出してもよい。なお、チップ抵抗で検出する場合は、抵抗成分による電圧上昇分もあるので、電圧検出部１３に微分回路を設けて抵抗成分による電圧上昇分を除去すれば、検出裕度を改善することができる。

【0015】

図２は、実施の形態１に係る電力変換装置の具体的な構成の一例を示す回路構成図である。図２において、直流回路部１００は交流電源１００ｂと交流電圧から直流電圧に変換する３相ＰＷＭコンバータ１００ａを有し、主回路部１１は３相の交流負荷である３相電動機１２０ａを駆動する３相インバータ１１ｐを有している。

【0016】

３相電動機１２０ａを駆動する３相インバータ１１ｐは、空調および冷蔵庫といった家電、電動自動車または産業用機器などで幅広く適用されている。

【0017】

３相ＰＷＭコンバータ１００aは、交流リアクトル１０１aとパワー半導体素子Ｍａ～Ｍｆとコンデンサ１４で構成される。また、３相インバータ１１ｐは、パワー半導体素子Ｍ１～Ｍ６で構成される。なお、本実施の形態では、パワー半導体モジュールとしてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field effect Transistor）を例として記載しているが、これに限られるものではなく、スイッチング素子として機能するものであればよい。また、パワー半導体素子の個数、電力変換装置１０の相数、および直流回路部１００または負荷１２０の数、詳細な回路構成においても以降の説明に限られるものでないことは明らかである。

【0018】

また、図２では、コンデンサ１４を直流回路部１００に搭載しているが、主回路部１１にコンデンサ１４を設けてもよく、直流回路部１００および主回路部１１の両方に設けてもよい。したがって、コンデンサ１４の個数および箇所に限定はない。なお、コンデンサ１４は必ずしも交流電源１００ｂに起因する周波数成分を平滑する必要はなく、電解コンデンサ以外に、フィルムコンデンサまたはセラミックコンデンサを用いても良い。

【0019】

図３は実施の形態１に係る電力変換装置の電圧検出部１３および短絡検出部２００のブロック図である。電圧検出部１３は、接続配線部１１０上の間隔を隔てて設定した２点Ｎ１、Ｎ２間のインダクタンス成分１１１に発生する電圧ＶＬをモニタする構成となっている。また、短絡検出部２００は、インダクタンス成分１１１に流れる電流ＩＬが過電流状態にあることを検出する構成となっている。以降、電圧ＶＬを検知用Ｌ電圧ＶＬと称し、電流ＩＬを検知用Ｌ電流ＩＬと称す。

【0020】

具体的には、電圧検出部１３は、検知用Ｌ電圧ＶＬに重畳するスイッチングなどに起因するノイズ成分を除去するフィルタ回路１３ａを搭載する。また、短絡検出部２００は、一定の電圧以上になると信号を出力する第１比較器２０１、第１比較器２０１の信号を積分して信号の時間幅を電圧に変換する積分器２０２、積分器２０２の出力電圧があらかじめ定めた一定値以下もしくは以上になった場合に過電流検知信号Ｓｓｃを出力する第２比較器２０３で構成される。

【0021】

なお、検知用Ｌ電圧ＶＬに重畳するノイズ成分が過電流の傾きによる電圧上昇に対して小さい場合は、フィルタ回路１３ａを設けなくてもよい。また、検知用Ｌ電圧ＶＬが小さい場合は、オペアンプで構成する増幅器などを追加して増幅してもよい。

【0022】

図４は、実施の形態１に係る電力変換装置の電圧検出部１３および短絡検出部２００の回路構成の一例を示す図である。フィルタ回路１３aは、抵抗Ｒ１とコンデンサＣ１とで構成されるローパスフィルタとなっており、配線上の設定点Ｎ１、フィルタ回路１３ａの接地点ＧＮＤ（図４中、白抜きの三角）およびコンデンサＣ１の一端が接続され、配線上の設定点Ｎ２とフィルタ回路１３ａの抵抗Ｒ１の一端が接続される。コンデンサＣ１の他端と抵抗Ｒ１の他端は接続され、第１比較器２０１に接続されている。

【0023】

ここで、ＳｉＣ－ＭＯＳＦＥＴ、ＧａＮ－ＨＥＭＴ（High Electron Mobility Transistor）、Ｓｉ－ＩＧＢＴ（Insulated Gate Bipolar Transistor）といった高速スイッチング動作するパワー半導体素子を３相インバータ１１ｐのスイッチング素子として用いる場合、例えばＭＯＳＦＥＴを例にとると、図５に示すようにスイッチング電流であるドレイン電流Ｉｄが、ターンオンした直後に周波数ｆｓｎで脈動する場合がある。この脈動電流が、電圧検出部１３の配線に電圧として重畳し誤検出を招くので、フィルタ回路１３ａにローパスフィルタを設ける場合は、カットオフ周波数をｆｓｎ以下とすればよい。

【0024】

また、上述の高速スイッチング動作するパワー半導体素子（例えばＭＯＳＦＥＴ）を３相インバータ１１ｐに適用した場合、図６の破線で示す低速時に比べ、実線で示す高速時におけるターンオフ時のドレイン－ソース間電圧（サージ電圧）Ｖｄｓが大きくなり（図６中、Ｖｄｓｍａｘ）、素子耐圧Ｖｄｓｐを超えて素子を破壊するので、以下の式（１）の条件を満たすように短絡検知用のインダクタンスを設定しなければならない。なお、この例において、パワー半導体素子をＭＯＳＦＥＴとして説明したが、この限りでない。

【0025】

【数1】

【0026】

式（１）において、短絡検知用のインダクタンス成分１１１をＬ[Ｈ]、インダクタンス成分１１１を含むコンデンサとパワー半導体素子（ＭＯＳＦＥＴ）間のインダクタンスをＬｌｏｏｐ[Ｈ]、インダクタンス成分１１１を含まないコンデンサとＭＯＳＦＥＴ素子間のインダクタンスをＬａ[Ｈ]、ＭＯＳＦＥＴ素子の素子耐圧をＶｄｓｐ[Ｖ]、直流回路部１００の最大電圧をＶｄｃｍａｘ[Ｖ]、ＭＯＳＦＥＴ素子の最大電流傾きをｄｉ／ｄｔとする。ただし、Ｌｌｏｏｐ＝Ｌａ＋Ｌである。

【0027】

図４中、フィルタ回路１３ａの出力である抵抗Ｒ１とコンデンサＣ１の他端は、第１比較器２０１の非反転入力端子（＋）に接続され、第１比較器２０１の反転入力端子（－）には、閾値電圧生成部２０４から生成された第１閾値電圧Ｖｒｅｆ１が入力される。第１比較器２０１の出力は抵抗Ｒ２とコンデンサＣ２で構成される積分器２０２に接続される。第１比較器２０１の出力が抵抗Ｒ２の一端に接続され、コンデンサＣ２の一端が接地点ＧＮＤに接続される。積分器２０２は、抵抗Ｒ２とコンデンサＣ２で構成したが、オペアンプを用いた積分回路を用いてもよい。

【0028】

積分器２０２の出力には、第２比較器２０３の非反転入力端子（＋）が接続され、第２比較器２０３の反転入力端子（－）には閾値電圧生成部２０４から生成された第２閾値電圧Ｖｒｅｆ２が入力される。第２比較器２０３の出力が過電流検知信号Ｓｓｃとなる。

【0029】

閾値電圧生成部２０４は、第１閾値電圧Ｖｒｅｆ１および第２閾値電圧Ｖｒｅｆ２ともに共通の電源Ｖｃｃを抵抗分圧Ｒ３～Ｒ５によって生成されている。詳細は後述するが、共通の電源Ｖｃｃとすることで、検出回路の裕度が改善される利点がある。なお、図示していないが第１比較器２０１および第２比較器２０３の電源は閾値電圧生成部２０４の電源Ｖｃｃを用いても良いし、その他の電源を用いてもよい。

【0030】

図７は、実施の形態１に係る電力変換装置における短絡検出部２００の動作原理を示す模式波形図である。上段から順に検知用Ｌ電流ＩＬ、検知用Ｌ電圧ＶＬ、第１比較器２０１の出力電圧、第２比較器２０３の入力電圧、過電流検知信号Ｓｓｃを示している。図７中の実線波形は、短絡時の波形例を示しており、点線波形は、通常のスイッチング動作であるターンオン動作時の波形例を示している。図7の動作原理説明では、簡略化のためスイッチング時のノイズ成分は発生しないとし、フィルタ回路１３ａの存在は無視している。

【0031】

通常スイッチング動作時は、オンするパワー半導体素子により、ある相に負荷電流ＩＬｏａｄが流れている状態である。また、オンする直前はその相のオンしていないパワー半導体素子に接続されたダイオードに負荷電流ＩＬｏａｄが流れているとする。短絡時は、負荷電流ＩＬｏａｄが流れていない状態のアーム短絡とし、オンするパワー半導体素子がある相の対側の素子は、破壊され、もしくは誤信号が入力され、既にオンしている状態とする。

【0032】

時刻ｔ０において、３相インバータ内のある１相中の正側もしくは負側パワー半導体素子がオンすることで、検知用Ｌ電流ＩＬが流れ始めるので、検知用Ｌ電圧ＶＬもそれに応じて上昇する。次に、時刻ｔ１において検知用Ｌ電圧ＶＬが第１閾値電圧Ｖｒｅｆ１より大きくなり、第１比較器２０１の出力電圧が上昇し、ハイ（Ｈｉｇｈ）の検出信号となる。

【0033】

第１比較器２０１の出力電圧がハイ（Ｈｉｇｈ）の検出信号になることで第２比較器２０３の入力電圧が積分器２０２によって徐々に上昇し始める。なお、図７からわかるように第１比較器２０１の出力電圧のハイ（Ｈｉｇｈ）の時間幅を、積分器２０２によって第２比較器２０３の入力電圧の高さに変換している。このように変換することで、設計が安易で、誤検知に対する裕度がある。ここまでは、通常スイッチング動作時も短絡時も同じ動作となる。

【0034】

時刻ｔ２の通常スイッチング動作時において、検知用Ｌ電流ＩＬは負荷電流ＩＬｏａｄまでしか流れないため、検知用Ｌ電流ＩＬの傾きも緩やかになっていき、検知用Ｌ電圧ＶＬも第１閾値電圧Ｖｒｅｆ１より低くなる。そのため、第１比較器２０１の検出信号の出力電圧もハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）の状態に切り替わり、第２比較器２０３の入力電圧も徐々に低下し始める。その後、検知用Ｌ電流ＩＬが負荷電流ＩＬｏａｄとなると、スイッチング動作を完了する。

【0035】

時刻ｔ２の短絡時において、検知用Ｌ電流ＩＬは通常のスイッチング動作と違って負荷によって電流を制限されないので、時刻ｔ２においても、検知用Ｌ電流ＩＬは上昇し続ける。そのため、検知用Ｌ電圧ＶＬも第１閾値電圧Ｖｒｅｆ１より大きな値を維持し続け、第２比較器２０３の入力電圧も上昇を継続する。

【0036】

時刻ｔ３の短絡時において、第２比較器２０３の入力電圧が継続して上昇し、あらかじめ定めた一定時間経過時、すなわち第２閾値電圧Ｖｒｅｆ２より第２比較器２０３の入力電圧が大きくなり、過電流検知信号Ｓｓｃがハイ（Ｈｉｇｈ）となり、短絡を検出する。以上より、実施の形態１の検出回路を用いて、通常のスイッチング動作時と短絡時を判別できることがわかる。なお、実施の形態１のような電力変換装置で短絡検知をした場合、３相ＰＷＭコンバータ１００aおよび３相インバータ１１ｐのパワー半導体素子をオフ状態に制御すれば、アーム短絡による装置破壊を防止することができる。

【0037】

短絡検出部２００の動作原理説明では、第１閾値電圧Ｖｒｅｆ１と第２閾値電圧Ｖｒｅｆ２の値は、ある１つのパワー半導体素子がオンする通常スイッチングと、アーム短絡が識別できるように設定した例で説明したが、３相インバータ１１ｐの電力変換装置で誤検知しない検出回路とするには、第１閾値電圧Ｖｒｅｆ１および第２閾値電圧Ｖｒｅｆ２を３相インバータ１１ｐの動作条件に基づいて決定する必要がある。

【0038】

実施の形態１の検知方式は、図７からもわかるように第１比較器２０１の入力電圧が第１閾値電圧Ｖｒｅｆ１を超えた検出信号の時間幅の違いによって、通常スイッチングと短絡を識別している。なお、上述の説明では、フィルタ回路１３ａを無視した検知用Ｌ電圧ＶＬで説明している。そのため、誤検知しないようにするためには、まず、通常スイッチング動作時は第１比較器２０１の入力電圧が第１閾値電圧Ｖｒｅｆ１を超える最大時間幅条件を求め、短絡時は第１比較器２０１の入力電圧が第１閾値電圧Ｖｒｅｆ１を超える最小時間幅条件を求める。

【0039】

その後、最大と最小の時間幅条件における第２比較器２０３の入力電圧をそれぞれ求め、互いのピーク値の間に第２閾値電圧Ｖｒｅｆ２を設定すればよい。図７においても、第２閾値電圧Ｖｒｅｆ２が通常スイッチング動作時と短絡時の第２比較器２０３の入力電圧ピークの間に設定されていることがわかる。

【0040】

通常スイッチング動作時において、最大時間幅となる電流条件は主回路部１１と負荷１２０が最大電流で動作している時である。これは、電流値が大きいほど電流立ち上がり時間が長くなるので、検知用Ｌ電圧ＶＬの時間幅も大きくなるからである。
上述した短絡検出部２００の動作原理説明では、動作モードにおいて、ある１つのパワー半導体素子がオンする場合としたが、例えば３相インバータ１１ｐにおいて、ＰＷＭ制御にて電動機１２０aに３相交流電圧を出力する場合、２相がほぼ同じタイミングでパワー半導体素子がターンオン動作をする場合がある。

【0041】

図８は、３相インバータ１１ｐのある１相が最大負荷電流でスイッチングした場合と、２相がほぼ同じタイミングでスイッチングをした場合の検知用Ｌ電圧ＶＬを示している。２相スイッチング時の電流の合計値を最大負荷電流としている。図８より、設定する第１閾値電圧Ｖｒｅｆ１によっては、１相が最大電流でスイッチングした時の時間幅ｔ１ｓｗより、互いの電流の傾きｄｉ／ｄｔが重なる、すなわち検知用Ｌ電圧ＶＬが重なって生じる２相がほぼ同じタイミングでスイッチングした時の時間幅ｔ２ｓｗの方が大きいことがわかる。そのため、１相スイッチングのみで第２閾値電圧Ｖｒｅｆ２を決めてしまうと誤検知してしまう恐れがあるので、第２閾値電圧Ｖｒｅｆ２は２相以上の電流傾きが重なっている最大時間幅条件に基づいて決定しなければならない。

【0042】

上述した短絡検出部２００の動作原理説明では、短絡時は負荷電流が流れていない状態でのアーム短絡としていたが、負荷電流が流れている時にパワー半導体素子が破壊して短絡が発生するモードがある。これをオン中短絡と称す。負荷電流が流れていない状態でのアーム短絡は０[Ａ]～飽和電流までとなるが、オン中短絡は、負荷電流ＩＬｏａｄ～飽和電流となるため、検知用Ｌ電圧ＶＬが発生している時間が短くなる。したがって、オン中短絡も検知対象とする場合は、オン中短絡時の最小時間幅条件に基づいて第２閾値電圧Ｖｒｅｆ２を設定すればよい。

【0043】

上述した短絡検出部２００の回路構成では、閾値電圧生成部２０４の電源Ｖｃｃを第１および第２閾値電圧ともに共通としている。これは、限流リアクトルを用いず、高速スイッチングするパワー半導体素子を電力変換装置に用いた場合においても、誤検知に対する裕度を改善するためである。

【0044】

すなわち、図９に閾値電圧生成部２０４の、電源を共通化していない場合（図９（ａ））と電源を共通化している場合（図９（ｂ））の検出回路の裕度を表す図を示す。図中の実線は短絡時の最小電圧線を示しており、破線は通常スイッチング動作時の最大電圧線を示している。縦軸が第１比較器２０１の入力電圧となっており、フィルタ回路がない場合は検知用Ｌ電圧ＶＬとなる。横軸が第２比較器２０３の入力電圧なっており、これは、第１比較器２０１の入力電圧の各高さにおける時間幅と同義である。

【0045】

図９の短絡時を示す実線および通常スイッチング動作時を示す破線の中間に第１および第２閾値電圧Ｖｒｅｆ１、Ｖｒｅｆ２を設定すれば、短絡時と通常スイッチング動作時を識別できる。例えば、図９における点Ａの縦軸の値が第１閾値電圧Ｖｒｅｆ１、点Ａの横軸の値が第２閾値電圧Ｖｒｅｆ２を表している。

【0046】

閾値電圧生成部２０４の電源Ｖｃｃを共通化していない場合、第１閾値電圧Ｖｒｅｆ１を決定する電源と第２閾値電圧Ｖｒｅｆ２を決定する電源が、同じ正の範囲もしくは同じ負の範囲でばらつく場合と、正と負の異なる範囲でばらつく場合があるため、図９（ａ）のように閾値電圧のばらつきは、点線で表された四角形の範囲となる。なお、この点線で表された四角形が短絡を表す実線もしくは通常スイッチング時を表す破線に触れると、誤検知する。

【0047】

これに対し、閾値電圧生成部２０４の電源を共通化した場合、第１閾値電圧Ｖｒｅｆ１と第２閾値電圧Ｖｒｅｆ２は、同じ正の値もしくは同じ負の値でばらつく場合のみとなるので、図９（ｂ）のように閾値電圧のばらつきはグラフの右上から右下の点線で表した矢印でしかばらつかないようになる。そのため、実線の矢印で表された裕度が図９（ａ）に比べ、図９（ｂ）において改善されていることがわかる。したがって、仮に短絡時または通常スイッチング時の特性がゲート抵抗、ゲート閾値電圧、入力容量、ゲート電圧、温度などによって変わったとしても、誤検知しにくい検出回路とすることが可能となる。

【0048】

検知用Ｌ電圧ＶＬの一定電圧値以下をツェナーダイオード等によってカットし、その電圧があらかじめ定められた一定時間以上となったら短絡を検知することも可能であるが、実施の形態１では図４に示すように、２つの比較器２０１、２０３と共通の電源から閾値電圧が生成される短絡検出部２００とし、第１比較器２０１の入力電圧が第１閾値電圧Ｖｒｅｆ１を超えた時間があらかじめ定められた一定時間以上となったら短絡を検知している。
この理由としては、仮にツェナーダイオードをバイアス回路に用いる場合だと、ツェナー電圧のばらつきがあるため図９（ａ）と同じようなばらつき方となることがある。また、ツェナーダイオードには並列で存在する寄生容量の電圧依存性が大きく、カットする電圧であるツェナー電圧の電流依存性もある。そのため、フィルタ回路にローパスフィルタを設けている場合は、ツェナーダイオードの寄生容量の電圧依存性で、カットオフ周波数が電圧によって大きく変わってしまうので、フィルタ回路１３ａの設計の複雑化を招く。

【0049】

フィルタ回路１３ａを用いてない場合においても、寄生容量の電圧特性によって、ツェナーダイオード後の電圧波形が、検知用Ｌ電圧ＶＬをツェナー電圧以下でカットした波形と同じにならないため、実測またはシミュレーション解析にてツェナーダイオード後の電圧を取得し、それを基に第１および第２閾値電圧Ｖｒｅｆ１、Ｖｒｅｆ２を設定しなければならない。対して、２つの比較器２０１、２０３で短絡検出部２００を構成すれば、検知用Ｌ電流ＩＬおよび検知用Ｌ電圧ＶＬより閾値電圧を決定することができるので設計が容易になる。
さらに、ツェナーダイオードではツェナー電圧の電流依存性があるため、図９（ａ）の縦軸の閾値変動範囲がさらに拡大するため、検出回路としての裕度もさらに減少してしまう。

【0050】

以上のように、実施の形態１に係る電力変換装置１０は、直流回路部１００と３相インバータ１１ｐとの接続配線部１１０に設定したＮ１、Ｎ２の２点間のインダクタンス成分１１１に発生する検知用Ｌ電圧ＶＬを検出する電圧検出部１３および２つの比較器２０１、２０３で構成される短絡検出部２００によって、設計が安易でかつ、誤検知に対して十分裕度のある短絡検出をすることができる。結果、変換器の故障または発火等の事故への波及を防止することが可能となる。

【0051】

実施の形態２．
実施の形態１では、フィルタ回路１３ａの出力電圧を第１比較器２０１の非反転入力端子（＋）に接続し、第１閾値電圧Ｖｒｅｆ１を第１比較器２０１の反転入力端子（－）に接続していた。実施の形態２においては、フィルタ回路１３ａの出力を第１比較器２０１の反転入力端子（－）に接続し、第１閾値電圧Ｖｒｅｆ１を第１比較器２０１の非反転入力端子（＋）に接続するようにした。このような構成により、実施の形態１における図９（ｂ）の裕度が低い箇所を改善することができる。

【0052】

図１０は、実施の形態２係る電力変換装置の電圧検出部１３および短絡検出部２００の回路構成の一例を示す図である。なお、電力変換装置全体の構成は実施の形態１と同じであるので、図示と説明は省略する。

【0053】

フィルタ回路１３ａは、抵抗Ｒ１とコンデンサＣ１とで構成されるローパスフィルタとなっており、配線上の設定点Ｎ１とフィルタ回路１３ａの接地点ＧＮＤおよびコンデンサＣ１の一端が接続され、配線上の設定点Ｎ２とフィルタ回路１３ａの抵抗Ｒ１の一端が接続される。フィルタ回路１３ａの出力であるコンデンサＣ１の他端と抵抗Ｒ１の他端は接続され、第１比較器２０１の反転入力端子（－）に接続されている。第１比較器２０１の非反転入力端子（＋）には、閾値電圧生成部２０４から生成された第１閾値電圧Ｖｒｅｆ１が入力される。第１比較器２０１の出力は、抵抗Ｒ２とコンデンサＣ２で構成される積分器２０２に接続される。第１比較器２０１の出力が抵抗Ｒ２の一端に接続され、コンデンサＣ２の一端が接地点ＧＮＤに接続される。

【0054】

積分器２０２の出力には、第２比較器２０３の非反転入力端子（＋）が接続され、第２比較器２０３の反転入力端子（－）は閾値電圧生成部２０４から生成された第２閾値電圧Ｖｒｅｆ２が入力される。第２比較器２０３の出力が過電流検知信号Ｓｓｃとなる。閾値電圧生成部２０４は、第１閾値電圧Ｖｒｅｆ１および第２閾値電圧Ｖｒｅｆ２ともに共通の電源Ｖｃｃを抵抗分圧Ｒ３～Ｒ６によって分圧することで生成されている。

【0055】

図１１は、実施の形態２に係る電力変換装置における短絡検出部２００の動作原理を示す模式波形図である。上段から順に検知用Ｌ電流ＩＬ、検知用Ｌ電圧ＶＬ、第１比較器２０１の出力電圧、第２比較器２０３の入力電圧、過電流検知信号Ｓｓｃを示している。図１１中の実線波形は、短絡時の波形例を示しており、点線波形は、通常のスイッチング動作であるターンオン動作時の波形例を示している。なお、負荷電流等の前提条件は実施の形態１と同じである。

【0056】

時刻ｔ０において、３相インバータ内のある１相中の正側もしくは負側パワー半導体素子がオンすることで、検知用Ｌ電流ＩＬが流れ始めるので、検知用Ｌ電圧ＶＬもそれに応じて上昇する。次に、時刻ｔ１において検知用Ｌ電圧ＶＬが第１閾値電圧Ｖｒｅｆ１より大きくなり、第１比較器２０１の出力電圧がハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）の状態となる。なお、ハイ（Ｈｉｇｈ）の状態を５Ｖ、ロー（Ｌｏｗ）の状態を０Ｖとする。

【0057】

第１比較器２０１の出力電圧がロー（Ｌｏｗ）になることで第２比較器２０３の入力電圧が積分器２０２によって徐々に下降し始める。なお、図１１からわかるように第１比較器２０１の出力電圧のロー（Ｌｏｗ）の時間幅を、積分器２０２によって第２比較器２０３の入力電圧の高さに変換している。ここまでは、通常のスイッチング動作時も短絡時も同じ動作となる。

【0058】

時刻ｔ２の通常スイッチング動作時において、検知用Ｌ電流ＩＬは負荷電流ＩＬｏａｄまでしか流れないため、検知用Ｌ電流ＩＬの傾きも緩やかになっていき、検知用Ｌ電圧ＶＬも第１閾値電圧Ｖｒｅｆ１より低くなる。そのため、第１比較器２０１の出力電圧もロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）の状態に切り替わり、第２比較器２０３の入力電圧も徐々に上昇し始める。その後、検知用Ｌ電流ＩＬが負荷電流ＩＬｏａｄとなると、スイッチング動作を完了する。

【0059】

時刻ｔ２の短絡時において、短絡時の検知用Ｌ電流ＩＬは通常のスイッチング動作時と違って負荷によって電流を制限されないので、時刻ｔ２においても、検知用Ｌ電流ＩＬは上昇し続ける。そのため、検知用Ｌ電圧ＶＬも第１閾値電圧Ｖｒｅｆ１より大きな値を維持し続け、第２比較器２０３の入力電圧も下降を継続する。

【0060】

時刻ｔ３の短絡時において、第２比較器２０３の入力電圧が継続して下降し、第２閾値電圧Ｖｒｅｆ２より第２比較器２０３の入力電圧が小さくなり、過電流検知信号Ｓｓｃがロー（Ｌｏｗ）となり、短絡を検出する。以上より、実施の形態２の検出回路を用いて、通常のスイッチング動作時と短絡時を判別できることがわかる。

【0061】

図１２に実施の形態２おける検出回路の裕度を表す図を示す。図中の実線は短絡時の最小電圧線を示しており、点線は通常スイッチング動作時の最大電圧線を示している。縦軸が第１比較器２０１の入力電圧となっており、フィルタ回路１３ａがない場合は検知用Ｌ電圧ＶＬとなる。横軸が第２比較器２０３の入力電圧なっており、これは、第１比較器２０１の入力電圧の各大きさにおける時間幅と同義である。

【0062】

図１２の短絡および通常スイッチング線の中間、例えば点Ｂに第１および第２閾値電圧を設定すれば、短絡と通常スイッチングを識別できる。図１２における点Ｂの縦軸の値が第１閾値電圧Ｖｒｅｆ１、点Ｂの横軸の値が第２閾値電圧Ｖｒｅｆ２を表している。

【0063】

実施の形態１に対し、第１比較器２０１の入力の反転、非反転を逆にしたため、図１２に示すように横軸方向の数値の大きさの順序が反転した形となるため、第１および第２閾値電圧Ｖｒｅｆ１、Ｖｒｅｆ２の変動方向と、通常スイッチング動作時および短絡時の最大最小電圧線が平行に近い形となる。そのため、実施の形態１における図９（ｂ）の閾値変動を表す矢印の右上および左下部の低い裕度を、実施の形態２の構成とすることで改善することができる。

【0064】

以上のように、実施の形態２に係る電力変換装置は、フィルタ回路１３ａの出力を第１比較器２０１の反転入力端子（－）に接続し、第１閾値電圧Ｖｒｅｆ１を第１比較器の非反転入力端子（＋）に接続することで、実施の形態１の短絡検出部２００の短絡検出のための裕度が低い箇所を改善することができる。

【0065】

実施の形態３．
実施の形態１および実施の形態２では、第１比較器２０１の種類について指定せず、ロー（Ｌｏｗ）もしくはハイ（Ｈｉｇｈ）を出力する回路としていた。実施の形態３においては、第１比較器２０１の種類をオープンコレクタもしくはオープンドレインとし、さらに、閾値電圧生成部２０４の電源Ｖｃｃと第１比較器２０１の出力部をプルアップする電源を共通とする構成とする。実施の形態３は、実施の形態１および実施の形態２の短絡検出部２００の裕度を改善するものである。

【0066】

図１３は、実施の形態３に係る電力変換装置の電圧検出部１３および短絡検出部２００の回路構成の一例を示す図である。なお、電力変換装置全体の構成は実施の形態１と同じなので、図示と説明は省略する。

【0067】

フィルタ回路１３ａは、抵抗Ｒ１とコンデンサＣ１とで構成されるローパスフィルタとなっており、配線上の設定点Ｎ１、フィルタ回路１３ａの接地点ＧＮＤおよびコンデンサＣ１の一端が接続され、配線上の設定点Ｎ２とフィルタ回路１３ａの抵抗Ｒ１の一端が接続される。フィルタ回路１３ａの出力であるコンデンサＣ１の他端と抵抗Ｒの他端は接続され、第１比較器２０１の非反転入力端子（＋）に接続される。第１比較器２０１の反転入力端子（－）には、閾値電圧生成部２０４から生成された第１閾値電圧Ｖｒｅｆ１が入力される。

【0068】

ここで、第１比較器２０１はオープンコレクタもしくはオープンドレインタイプとし、第１比較器２０１の出力には抵抗Ｒ２とコンデンサＣ２で構成される積分器２０２の抵抗Ｒ２およびコンデンサＣ２の一端と、閾値電圧生成部２０４の電源Ｖｃｃと接続されたプルアップ抵抗Ｒ７の一端が接続される。積分器２０２のコンデンサＣ２の一端が接地点ＧＮＤに接続され、積分器２０２の出力には、第２比較器２０３の非反転入力端子（＋）が接続される。

【0069】

第２比較器２０３の反転入力端子（－）は閾値電圧生成部２０４から生成された第２閾値電圧Ｖｒｅｆ２が入力される。第２比較器２０３の出力が過電流検知信号Ｓｓｃとなる。閾値電圧生成部２０４は、第１閾値電圧Ｖｒｅｆ１および第２閾値電圧Ｖｒｅｆ２ともに共通の電源Ｖｃｃを抵抗分圧Ｒ３～Ｒ６によって分圧することで生成されている。

【0070】

なお、実施の形態３は実施の形態１と同じく、第１比較器２０１の反転入力端子（－）に第１閾値電圧Ｖｒｅｆ１を接続し、非反転入力端子（＋）にフィルタ回路１３aの出力を接続としたが、実施の形態２のように反対に接続してもよい。また、実施の形態３は第２閾値電圧Ｖｒｅｆ２の電源と第１比較器２０１の出力をプルアップする電源が共通であればよく、第１閾値電圧Ｖｒｅｆ１生成用の電源は共通でなくてもよい。

【0071】

実施の形態３に係る電力変換装置における短絡検出の動作原理に関しては、実施の形態１と同じなので、図示と説明は省略する。
図１４に実施の形態３おける短絡検出部２００の裕度を表す図を示す。図中の実線は短絡時の最小電圧線を示しており、点線は通常スイッチング動作時の最大電圧線を示している。縦軸が第１比較器２０１の入力電圧となっており、フィルタ回路１３aがない場合は検知用Ｌ電圧ＶＬとなる。横軸が第２比較器２０３の入力電圧なっており、これは、第１比較器２０１の入力電圧の各大きさにおける時間幅と同義である。

【0072】

図１４の短絡および通常スイッチング線の中間、例えば点Ｃに第１および第２閾値を設定すれば、短絡と通常スイッチングを識別できる。図１４における点Ｃの縦軸の値が第１閾値電圧Ｖｒｅｆ１、点Ｃの横軸の値が第２閾値電圧Ｖｒｅｆ２を表している。

【0073】

実施の形態３の構成とすることで、閾値電圧生成部２０４の電源がばらついて第２閾値電圧Ｖｒｅｆ２がある比率で変化したとしても、第２比較器２０３の入力電圧も同じような比率で変化するため、横軸の第２閾値電圧Ｖｒｅｆ２は変動しない。

【0074】

ここで、実施の形態３では第１比較器２０１の種類をオープンコレクタもしくはオープンドレインとしたが、第１比較器２０１をプッシュプル構成とし、図１５に示すように閾値電圧生成部２０４の電源Ｖｃｃと第１比較器の電源電圧を共有としても、実施の形態３と同じ効果が得られる。これは、閾値電圧生成部２０４の電源がばらついて第２閾値電圧Ｖｒｅｆ２がある比率で変化したとしても、第２比較器２０３の入力電圧も同じような比率で変化するためである。

【0075】

図１４の構成とすることで横軸の第２閾値電圧Ｖｒｅｆ２の変動分はなくなったが、縦軸の第１閾値電圧Ｖｒｅｆ１には変動分がある。これをさらに改善するためには、接続配線部１１０の正側と負側の電圧差の変化の大小に応じて、第１閾値電圧Ｖｒｅｆ１を大小に変動させればよい。これは、直流回路部１００の電圧差が大きくなると、それに伴って図１４の実線で示す短絡最小電圧幅線が縦軸および横軸ともに増加するからである。電圧差が大きい時に、第１閾値電圧が増加するが、その分、短絡最小電圧幅線も縦軸および横軸ともに増加するので、短絡に対する誤検知の裕度が改善される。具体的な回路例としては、直流回路部１００の正側から抵抗分圧によって第１閾値電圧Ｖｒｅｆ１を生成する構成がある。

【0076】

これまで閾値電圧のばらつきに関しては、検知裕度に大きく影響する電源のばらつきのみを考慮していたが、他にも分圧抵抗のばらつきなどもあるため、設計する場合はこれらも考慮すればよい。
以上より、実施の形態３において、第１比較器２０１の種類をオープンコレクタもしくはオープンドレインとし、さらに、閾値電圧生成部２０４の電源Ｖｃｃと第１比較器２０１の出力をプルアップする電源を共通とすることで、実施の形態１および実施の形態２よりも短絡検出部２００の裕度をさらに改善することができる。

【0077】

実施の形態４．
本実施の形態４は、実施の形態１で例に挙げた電力変換装置の主回路部構成が異なり、主回路部を多並列化した場合の短絡検知に関するものである。
図１６は、実施の形態４に係る電力変換装置の構成の一例であるブロック図を示す。図１６において、電力変換装置１０は、直流回路部１００と負荷である電動機１２０ａ、１２０ｂとの間で電力変換を行うもので、主回路部１１ａ、１１ｂおよび電動機１２０ａ、１２０ｂが並列化された構成となる。

【0078】

主回路部１１ａ、１１ｂとこの主回路部１１ａ、１１ｂを制御する制御部１２とで構成され、制御部１２は直流回路部１００と電力変換装置１０との接続配線部１１０に設定した配線上の設定点Ｎ１、Ｎ２間のインダクタンス成分１１１に発生する電圧を検出する電圧検出部１３および電圧検出部１３の出力に基づき電力変換装置内の短絡発生の有無を判定する短絡検出部２００を備えている。なお、図１６では、電圧検出用のインダクタンス成分１１１は１つのみの構成としているが、主回路部１１ａ、１１ｂにそれぞれ電圧検出用のインダクタンス成分を設けてもよい。

【0079】

図１７は、実施の形態４に係る電力変換装置の具体的な構成を示すブロック図である。ここでは、直流回路部１００は交流電源１００ｂと、交流電圧から直流電圧に変換する３相ＰＷＭコンバータ１００ａ、主回路部１１ａ、１１ｂは３相の交流負荷である３相電動機１２０ａ、１２０ｂを駆動する３相インバータを一例として示している。

【0080】

３相ＰＷＭコンバータ１００ａは交流リアクトル１０１ａとパワー半導体素子Ｍａ～Ｍｆとコンデンサ１４ａで構成され、主回路部１１ａ、１１ｂはパワー半導体素子Ｍ１～Ｍ１２とコンデンサ１４ｂで構成される。実施の形態１と同様に、直流回路部１００、主回路部１１の構成、パワー半導体素子の種類、個数、電力変換装置１０の相数、コンデンサの個数および箇所等は限定されない。

【0081】

本実施の形態４は、２つの３相電動機１２０ａ、１２０ｂを駆動する２並列構成の電力変換装置で、例えば、空気調和機の室外機回路に採用されている。１つが圧縮機用の３相電動機で、残りの１つがファン用の３相電動機となる。
電圧検出部１３および短絡検出部２００の構成は実施の形態１～３のいずれかの構成で良く、短絡検出部２００の動作原理に関しても、同じである。ただし、３相インバータが１つのみの構成の場合は２相の最大電流傾きｄｉ／ｄｔが重なる場合を考慮して第２閾値電圧Ｖｒｅｆ２を決定していだが、多並列化された主回路部１１ａ、１１ｂの場合は、最大電流傾きｄｉ／ｄｔが重なる相数がさらに増加するので、ｄｉ／ｄｔが重なる相数が最大時の時間幅に基づいて、第２閾値電圧Ｖｒｅｆ２を決定しなければならない。

【0082】

実施の形態４の構成においても、共通の制御部１２に備えた電圧検出部１３および短絡検出部２００により、並列接続された主回路部１１ａ、１１ｂの共通の経路となる接続配線部１１０に設定された配線上の設定点Ｎ１、Ｎ２間のインダクタンス成分１１１に発生する短絡を検出し、電力変換器の動作を停止して保護することができる。なお、実施の形態４のような電力変換装置で短絡検知をした場合、３相ＰＷＭコンバータ１００ａおよび並列化された主回路部１１ａ、１１ｂのパワー半導体素子をオフ状態にすれば、アーム短絡による装置破壊を防止することができる。

【0083】

これまで、主回路部において本開示の短絡検知の実施方法について述べてきたが、直流回路部１００においても、本方式は適用可能であることは明らかである。また、短絡検出回路に関しては、アナログ回路を用いて短絡検出を行っていたが、これをＦＰＧＡ（Field-programmable gate array）またはマイコン（Microcontroller）といったデジタル回路を用いて短絡検出を行ってもよい。

【0084】

図１８にマイコンを使用した場合のハードウェアの一例を示す。プロセッサ１０００と記憶装置２０００から構成され、図示していないが、記憶装置はランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ１０００は、記憶装置２０００から入力されたプログラムを実行することにより、上述した短絡検出を行う。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１０００にプログラムが入力される。また、プロセッサ１０００は、電圧検出部により検出された電圧のデータ、演算結果等のデータを記憶装置２０００の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。さらにマイコンを使用した場合、３相ＰＷＭコンバータ１００ａおよび並列化された主回路部１１、１１ａ、１１ｂのパワー半導体素子をオフ状態にするための信号を出力することは容易である。

【0085】

本開示は、様々な例示的な実施の形態および実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
したがって、例示されていない無数の変形例が、この明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるとする。

【符号の説明】

【0086】

１０：電力変換装置、１１、１１ａ、１１ｂ：主回路部、１２：制御部、１３：電圧検出部、１３a：フィルタ回路、１００：直流回路部、１１０：接続配線部、１１１：インダクタンス成分、１２０：負荷、２００：短絡検出部、２０１：第１比較器、２０２：積分器、２０３：第２比較器、２０４：閾値電圧生成部。

【要約】

直流回路部（１００）と負荷（１２０）との間で電力変換を行う主回路部（１１）、直流回路部（１００）と主回路部（１１）とを接続する配線に設定した２点間のインダクタンス成分に発生する電圧を検出する電圧検出部（１３）、電圧検出部（１３）で検出した電圧が第１閾値電圧を超えた場合に検出信号を出力する第１の比較器（２０１）と第１の比較器（２０１）の検出信号があらかじめ定められた時間以上継続した場合に短絡が発生したことを検出する第２の比較器（２０３）とを有する短絡検知部（２００）を備えたことにより、設計が安易でかつ、誤検知に対して十分裕度のある短絡検知とすることができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】