特許 7566738 固体撮像装置及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-04

(45)【発行日】2024-10-15

(54)【発明の名称】固体撮像装置及び電子機器

(51)【国際特許分類】

   H04N 25/771 20230101AFI20241007BHJP

   H04N 25/778 20230101ALI20241007BHJP

   H04N 25/70 20230101ALI20241007BHJP

   H01L 27/146 20060101ALI20241007BHJP

【ＦＩ】

H04N25/771

H04N25/778

H04N25/70

H01L27/146 A

H01L27/146 F

【請求項の数】 17

(21)【出願番号】P 2021527693

(86)(22)【出願日】2020-06-24

(86)【国際出願番号】 JP2020024837

(87)【国際公開番号】W WO2020262461

(87)【国際公開日】2020-12-30

【審査請求日】2023-05-01

(31)【優先権主張番号】P 2019118936

(32)【優先日】2019-06-26

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】栗原 卓也

(72)【発明者】

【氏名】鳥毛 裕二

【審査官】越河 勉

(56)【参考文献】

【文献】国際公開第２０１６／１２１５２１（ＷＯ，Ａ１）

【文献】特開２０１３－０９０１２７（ＪＰ，Ａ）

【文献】特開２０１４－１４６８９４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ２５／７７１

Ｈ０４Ｎ ２５／７７８

Ｈ０４Ｎ ２５／７０

Ｈ０１Ｌ ２７／１４６

(57)【特許請求の範囲】

【請求項1】

行列状に配列する複数の光電変換部を備える第１基板と、
前記第１基板の第１面に接合され、前記光電変換部それぞれで発生した電荷に基づく画素信号を生成する画素回路を備える第２基板と、
前記第２基板における前記第１基板が接合された第２面と反対側の第３面に接合され、前記画素回路により生成された前記画素信号に対して所定の処理を実行する周辺回路を備える第３基板と、
を備え、
前記画素回路は、
前記光電変換部で発生した電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された前記電荷の電荷量に応じた電圧値の前記画素信号を生成する増幅トランジスタと、
前記電荷蓄積部の容量を切り替える切替トランジスタと、
容量性素子と、
を含み、
前記切替トランジスタは、前記容量性素子と前記増幅トランジスタのゲートとの接続を切り替えることで、前記電荷蓄積部の前記容量を切り替え、
前記容量性素子は、
前記切替トランジスタのドレインに接続された第１容量性素子と、
前記第１基板の半導体層に接続された第２容量性素子と、
を含む、
固体撮像装置。

【請求項2】

前記容量性素子は、配線である請求項１に記載の固体撮像装置。

【請求項3】

前記容量性素子は、ＭＯＳ（Metal Oxide Semiconductor）キャパシタである請求項１に記載の固体撮像装置。

【請求項4】

前記容量性素子は、平行平板コンデンサである請求項１に記載の固体撮像装置。

【請求項5】

前記平行平板コンデンサを構成する一方の電極は、前記第２基板の一部である請求項４に記載の固体撮像装置。

【請求項6】

前記容量性素子は、ゲート容量である請求項１に記載の固体撮像装置。

【請求項7】

前記容量性素子は、第１導電型を備える第１半導体領域と、前記第１半導体領域と接触し、前記第１導電型とは反対の第２導電型を備える第２半導体領域とからなる拡散容量である請求項１に記載の固体撮像装置。

【請求項8】

前記第２容量性素子の一部は、前記行列状に配列する前記複数の光電変換部の境界部分にまで延在する請求項１～７のいずれか１項に記載の固体撮像装置。

【請求項9】

前記切替トランジスタは、前記第２基板に配置されている請求項１～８のいずれか１項に記載の固体撮像装置。

【請求項10】

前記画素回路は、前記電荷蓄積部に蓄積された前記電荷を放出するリセットトランジスタをさらに含み、
前記リセットトランジスタと前記切替トランジスタとは、前記増幅トランジスタのゲートに対して並列に接続されている
請求項１～９のいずれか１項に記載の固体撮像装置。

【請求項11】

行列状に配列する複数の光電変換部を備える第１基板と、
前記第１基板の第１面に接合され、前記光電変換部それぞれで発生した電荷に基づく画素信号を生成する複数の画素回路を備える第２基板と、
前記第２基板における前記第１基板が接合された第２面と反対側の第３面に接合され、前記画素回路により生成された前記画素信号に対して所定の処理を実行する周辺回路を備える第３基板と、
を備え、
前記画素回路は、
前記光電変換部で発生した電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された前記電荷の電荷量に応じた電圧値の前記画素信号を生成する増幅トランジスタと、
前記電荷蓄積部の容量を切り替える切替トランジスタと、
容量性素子と、
を含み、
前記切替トランジスタは、前記容量性素子と前記増幅トランジスタのゲートとの接続を切り替えることで、前記電荷蓄積部の前記容量を切り替え、
前記複数の光電変換部は、近接する２以上の光電変換部を１つのユニットとし、当該ユニットごとに１つの前記画素回路を共有し、
前記容量性素子は、隣接する前記ユニットの境界部分に配置され、隣接する前記ユニット間で共有される、
固体撮像装置。

【請求項12】

前記容量性素子は、複数の前記ユニットのうちの第１ユニット及び第２ユニットで共有され、
前記第１ユニットに含まれる前記２以上の光電変換部が共有する第１画素回路に含まれる前記切替トランジスタと、前記第２ユニットに含まれる前記２以上の光電変換部が共有する第２画素回路に含まれる前記切替トランジスタとは、互いのソースを共有する
請求項１１に記載の固体撮像装置。

【請求項13】

前記光電変換部それぞれに発生した電荷を放出するオーバフローゲートトランジスタと、
前記光電変換部それぞれに発生した電荷を一時蓄積するメモリと、
前記メモリに蓄積された前記電荷の前記電荷蓄積部への転送を制御する転送トランジスタと、
をさらに備える請求項１～１２のいずれか１項に記載の固体撮像装置。

【請求項14】

前記第１基板は、第１半導体層と前記第１半導体層に積層された第１配線層とを含み、
前記第２基板は、第２半導体層と前記第２半導体層に積層された第２配線層とを含み、
前記容量性素子は、前記第２配線層に配置される
請求項１～１３のいずれか１項に記載の固体撮像装置。

【請求項15】

前記第１基板は、第１半導体層と前記第１半導体層に積層された第１配線層とを含み、
前記第２基板は、第２半導体層と前記第２半導体層に積層された第２配線層とを含み、
前記容量性素子は、前記第１配線層に配置される
請求項１～１３のいずれか１項に記載の固体撮像装置。

【請求項16】

前記第１基板と前記第２基板との接合及び前記第２基板と前記第３基板との接合のうち少なくとも一方は、銅製のパッド同士の接合による基板接合である請求項１～１５のいずれか１項に記載の固体撮像装置。

【請求項17】

固体撮像装置と、
前記固体撮像装置から出力された信号を処理する信号処理回路と、
を備え、
前記固体撮像装置は、
行列状に配列する複数の光電変換部を備える第１基板と、
前記第１基板の第１面に接合され、前記光電変換部それぞれで発生した電荷に基づく画素信号を生成する画素回路を備える第２基板と、
前記第２基板における前記第１基板が接合された第２面と反対側の第３面に接合され、前記画素回路により生成された前記画素信号に対して所定の処理を実行する周辺回路を備える第３基板と、
を備え、
前記画素回路は、
前記光電変換部で発生した電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された前記電荷の電荷量に応じた電圧値の前記画素信号を生成する増幅トランジスタと、
前記電荷蓄積部の容量を切り替える切替トランジスタと、
容量性素子と、
を含み、
前記切替トランジスタは、前記容量性素子と前記増幅トランジスタのゲートとの接続を切り替えることで、前記電荷蓄積部の前記容量を切り替え、
前記容量性素子は、
前記切替トランジスタのドレインに接続された第１容量性素子と、
前記第１基板の半導体層に接続された第２容量性素子と、
を含む、
電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、固体撮像装置及び電子機器に関する。

【背景技術】

【0002】

従来、２次元構造の固体撮像装置の１画素あたりの面積の微細化は、微細プロセスの導入と実装密度の向上によって実現されてきた。近年、固体撮像装置の更なる小型化および画素の高密度化を実現するため、３次元構造の固体撮像装置が開発されている。３次元構造の固体撮像装置では、例えば、複数のセンサ画素を有する半導体基板と、各センサ画素で得られた信号を処理する信号処理回路を有する半導体基板とが互いに積層されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－２４５５０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ここで、固体撮像装置においては、各画素の飽和電荷量を確保しつつ、低照度特性を改善することが望まれている。飽和電荷量の確保と低照度特性の改善とを両立させる方法としては、電荷電圧変換部としての浮遊拡散層（フローティングディフュージョン：ＦＤ）に対し、状況に応じて付加容量を接続又は切断する構成を追加することが考えられる。

【0005】

しかしながら、３次元構造の固体撮像装置に対し、上述のようなＦＤ容量を切り替えるための構成を単純に追加するのでは、折角の小型化および高密度化が阻害され、装置の大型化や画素密度の低下などを招いてしまう可能性が存在する。

【0006】

そこで本開示では、装置の大型化や画素密度の低下を抑制しつつ、飽和電荷量の確保と低照度特性の改善とを両立させることが可能な固体撮像装置及び電子機器を提案する。

【課題を解決するための手段】

【0007】

上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、行列状に配列する複数の光電変換部を備える第１基板と、前記第１基板の第１面に接合され、前記光電変換部それぞれで発生した電荷に基づく画素信号を生成する画素回路を備える第２基板と、前記第２基板における前記第１基板が接合された第２面と反対側の第３面に接合され、前記画素回路により生成された前記画素信号に対して所定の処理を実行する周辺回路を備える第３基板とを備え、前記画素回路は、前記光電変換部で発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された前記電荷の電荷量に応じた電圧値の前記画素信号を生成する増幅トランジスタと、前記電荷蓄積部の容量を切り替える切替トランジスタとを含む。

【図面の簡単な説明】

【0008】

【図1】本開示の一実施の形態に係る撮像装置の機能構成の一例を表すブロック図である。

【図2】図１に示した撮像装置の概略構成を表す平面模式図である。

【図3】図２に示したＩＩＩ－ＩＩＩ’線に沿った断面構成を表す模式図である。

【図4】図１に示した画素共有ユニットの等価回路図である。

【図5】複数の画素共有ユニットと複数の垂直信号線との接続態様の一例を表す図である。

【図6】図３に示した撮像装置の具体的な構成の一例を表す断面模式図である。

【図7A】図６に示した第１基板の要部の平面構成の一例を表す模式図である。

【図7B】図７Ａに示した第１基板の要部とともにパッド部の平面構成を表す模式図である。

【図8】図６に示した第２基板（半導体層）の平面構成の一例を表す模式図である。

【図9】図６に示した第１配線層とともに、画素回路および第１基板の要部の平面構成の一例を表す模式図である。

【図10】図６に示した第１配線層および第２配線層の平面構成の一例を表す模式図である。

【図11】図６に示した第２配線層および第３配線層の平面構成の一例を表す模式図である。

【図12】図６に示した第３配線層および第４配線層の平面構成の一例を表す模式図である。

【図13】図３に示した撮像装置への入力信号の経路について説明するための模式図である。

【図14】図３に示した撮像装置の画素信号の信号経路について説明するための模式図である。

【図15】図８に示した第２基板（半導体層）の平面構成の一変形例を表す模式図である。

【図16】図１５に示した画素回路とともに、第１配線層および第１基板の要部の平面構成を表す模式図である。

【図17】図１６に示した第１配線層とともに、第２配線層の平面構成の一例を表す模式図である。

【図18】図１７に示した第２配線層とともに、第３配線層の平面構成の一例を表す模式図である。

【図19】図１８に示した第３配線層とともに、第４配線層の平面構成の一例を表す模式図である。

【図20】図７Ａに示した第１基板の平面構成の一変形例を表す模式図である。

【図21】図２０に示した第１基板に積層される第２基板（半導体層）の平面構成の一例を表す模式図である。

【図22】図２１に示した画素回路とともに、第１配線層の平面構成の一例を表す模式図である。

【図23】図２２に示した第１配線層とともに、第２配線層の平面構成の一例を表す模式図である。

【図24】図２３に示した第２配線層とともに、第３配線層の平面構成の一例を表す模式図である。

【図25】図２４に示した第３配線層とともに、第４配線層の平面構成の一例を表す模式図である。

【図26】図２０に示した第１基板の平面構成の他の例を表す模式図である。

【図27】図２６に示した第１基板に積層される第２基板（半導体層）の平面構成の一例を表す模式図である。

【図28】図２７に示した画素回路とともに、第１配線層の平面構成の一例を表す模式図である。

【図29】図２８に示した第１配線層とともに、第２配線層の平面構成の一例を表す模式図である。

【図30】図２９に示した第２配線層とともに、第３配線層の平面構成の一例を表す模式図である。

【図31】図３０に示した第３配線層とともに、第４配線層の平面構成の一例を表す模式図である。

【図32】図３に示した撮像装置の他の例を表す断面模式図である。

【図33】図３２に示した撮像装置への入力信号の経路について説明するための模式図である。

【図34】図３２に示した撮像装置の画素信号の信号経路について説明するための模式図である。

【図35】図６に示した撮像装置の他の例を表す断面模式図である。

【図36】図４に示した等価回路の他の例を表す図である。

【図37】図７Ａ等に示した画素分離部の他の例を表す平面模式図である。

【図38】第２の実施形態の第１例に係る単位画素の概略構成例を示す回路図である。

【図39】第２の実施形態の第１例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図40】第２の実施形態の第１例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図41】第２の実施形態の第１例に係る第２基板における配線層に設けられた配線の平面レイアウト例を示す模式図である。

【図42】第２の実施形態の第２例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図43】第２の実施形態の第２例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図44】図４２及び図４３におけるＡ－Ａ面の構造例を示す断面図である。

【図45】第２の実施形態の第３例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図46】第２の実施形態の第３例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図47】第２の実施形態の第３例に係る第２基板における配線層の平面レイアウト例を示す模式図である。

【図48】図４５及び図４６におけるＡ－Ａ面の構造例を示す断面図である。

【図49】図４５及び図４６におけるＢ－Ｂ面の構造例を示す断面図である。

【図50】第２の実施形態の第４例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図51】図５０におけるＡ－Ａ面の構造例を示す断面図である。

【図52】第２の実施形態の第５例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図53】図５２におけるＣ－Ｃ面の構造例を示す断面図である。

【図54】第２の実施形態の第５の例の変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図55】図５４におけるＣ－Ｃ面の構造例を示す断面図である。

【図56】第２の実施形態の第６例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図57】第２の実施形態の第６例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図58】図５６及び図５７におけるＣ－Ｃ面の構造例を示す断面図である。

【図59】第２の実施形態の第７例に係る画素回路の概略構成例を示す回路図である。

【図60】第２の実施形態の第７例に係る第２基板における配線層に設けられた配線の平面レイアウト例を示す模式図である。

【図61】第２の実施形態の第７例に係る図５０及び図５１におけるＡ－Ａ面の構造例を示す断面図である。

【図62】第２の実施形態の第８例の第１変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図63】第２の実施形態の第８例の第２変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図64】第２の実施形態の第８例の第３変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図65】第２の実施形態の第８例の第４変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図66】第２の実施形態の第８例の第５変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図67】第２の実施形態の第９例に係る単位画素の概略構成例を示す回路図である。

【図68】第２の実施形態の第９例に係る第１基板の半導体層の平面レイアウト例を示す模式図である。

【図69】第２の実施形態の第９例に係る第２基板の半導体層の平面レイアウト例を示す模式図である。

【図70】第２の実施形態の第９例に係る第２基板の配線層の平面レイアウト例を示す模式図である。

【図71】図６８及び図６９におけるＤ－Ｄ面の構造例を示す断面図である。

【図72】第３の実施形態の第１例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図73】図７２におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【図74】第３の実施形態の第２例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図75】図７４におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【図76】第３の実施形態の第３例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図77】図７６におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【図78】第３の実施形態の第４例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図79】図７８におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【図80】第３の実施形態の第５例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図81】図８０におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【図82】第３の実施形態の第６例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。

【図83】図８２におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【図84】上記実施の形態およびその変形例に係る撮像装置を備えた撮像システムの概略構成の一例を表す図である。

【図85】図８４に示した撮像システムの撮像手順の一例を表す図である。

【図86】車両制御システムの概略的な構成の一例を示すブロック図である。

【図87】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

【図88】内視鏡手術システムの概略的な構成の一例を示す図である。

【図89】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

【発明を実施するための形態】

【0009】

以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

【0010】

また、以下に示す項目順序に従って本開示を説明する。
１．実施の形態（３つの基板の積層構造を有する撮像装置）
２．変形例１(平面構成の例１)
３．変形例２（平面構成の例２）
４．変形例３（平面構成の例３）
５．変形例４（画素アレイ部の中央部に基板間のコンタクト部を有する例）
６．変形例５（プレーナー型の転送トランジスタを有する例）
７．変形例６（１つの画素回路に１つの画素が接続される例）
８．変形例７（画素分離部の構成例）
９．第２の実施形態
９．１ 第１例
９．１．１ 回路構成例
９．１．２ 平面レイアウト例
９．１．２．１ 第１基板の半導体層
９．１．２．２ 第２基板の半導体層
９．１．２．３ 第２基板の配線層
９．１．３ の効果
９．２ 第２例
９．３ 第３例
９．４ 第４例
９．５ 第５例
９．５．１ 第５例の変形例
９．６ 第６例
９．７ 第７例
９．８ 第８例
９．８．１ 第１変形例
９．８．２ 第２変形例
９．８．３ 第３変形例
９．８．４ 第４変形例
９．８．５ 第５変形例
９．９ 第９例
９．９．１ 回路構成例
９．９．２ 各層の平面レイアウト例
９．９．３ 効果
１０．第３の実施形態
１０．１ 第１例
１０．２ 第２例
１０．３ 第３例
１０．４ 第４例
１０．５ 第５例
１０．６ 第６例
１１．変形例
１２．適用例（撮像システム）
１３．応用例

【0011】

１．実施の形態
［撮像装置１の機能構成］
図１は、本開示の一実施の形態に係る撮像装置（撮像装置１）の機能構成の一例を示すブロック図である。

【0012】

図１の撮像装置１は、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、画素アレイ部５４０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂを含んでいる。

【0013】

画素アレイ部５４０には、画素５４１がアレイ状に繰り返し配置されている。より具体的には、複数の画素を含んだ画素共有ユニット５３９が繰り返し単位となり、これが、行方向と列方向とからなるアレイ状に繰り返し配置されている。なお、本明細書では、便宜上、行方向をＨ方向、行方向と直交する列方向をＶ方向、と呼ぶ場合がある。図１の例において、１つの画素共有ユニット５３９が、４つの画素（画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ）を含んでいる。画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄは各々、フォトダイオードＰＤ（後述の図６等に図示）を有している。画素共有ユニット５３９は、１つの画素回路（後述の図３の画素回路２１０）を共有する単位である。換言すれば、４つの画素（画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ）毎に、１つの画素回路（後述の画素回路２１０）を有している。この画素回路を時分割で動作させることにより、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々の画素信号が順次読み出されるようになっている。画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄは、例えば２行×２列で配置されている。画素アレイ部５４０には、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄとともに、複数の行駆動信号線５４２および複数の垂直信号線（列読出し線）５４３が設けられている。行駆動信号線５４２は、画素アレイ部５４０において行方向に並んで配列された、複数の画素共有ユニット５３９各々に含まれる画素５４１を駆動する。画素共有ユニット５３９のうち、行方向に並んで配列された各画素を駆動する。後に図４を参照して詳しく説明するが、画素共有ユニット５３９には、複数のトランジスタが設けられている。これら複数のトランジスタをそれぞれ駆動するために、１つの画素共有ユニット５３９には複数の行駆動信号線５４２が接続されている。垂直信号線（列読出し線）５４３には、画素共有ユニット５３９が接続されている。画素共有ユニット５３９に含まれる画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々から、垂直信号線（列読出し線）５４３を介して画素信号が読み出される。

【0014】

行駆動部５２０は、例えば、画素駆動するための行の位置を決める行アドレス制御部、言い換えれば、行デコーダ部と、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄを駆動するための信号を発生させる行駆動回路部とを含んでいる。

【0015】

列信号処理部５５０は、例えば、垂直信号線５４３に接続され、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ（画素共有ユニット５３９）とソースフォロア回路を形成する負荷回路部を備える。列信号処理部５５０は、垂直信号線５４３を介して画素共有ユニット５３９から読み出された信号を増幅する増幅回路部を有していてもよい。列信号処理部５５０は、ノイズ処理部を有していてもよい。ノイズ処理部では、例えば、光電変換の結果として画素共有ユニット５３９から読み出された信号から、系のノイズレベルが取り除かれる。

【0016】

列信号処理部５５０は、例えば、アナログデジタルコンバータ（ＡＤＣ）を有している。アナログデジタルコンバータでは、画素共有ユニット５３９から読み出された信号もしくは上記ノイズ処理されたアナログ信号がデジタル信号に変換される。ＡＤＣは、例えば、コンパレータ部およびカウンタ部を含んでいる。コンパレータ部では、変換対象となるアナログ信号と、これと比較対象となる参照信号とが比較される。カウンタ部では、コンパレータ部での比較結果が反転するまでの時間が計測されるようになっている。列信号処理部５５０は、読出し列を走査する制御を行う水平走査回路部を含んでいてもよい。

【0017】

タイミング制御部５３０は、装置へ入力された基準クロック信号やタイミング制御信号を基にして、行駆動部５２０および列信号処理部５５０へ、タイミングを制御する信号を供給する。

【0018】

画像信号処理部５６０は、光電変換の結果得られたデータ、言い換えれば、撮像装置１における撮像動作の結果得られたデータに対して、各種の信号処理を施す回路である。画像信号処理部５６０は、例えば、画像信号処理回路部およびデータ保持部を含んでいる。画像信号処理部５６０は、プロセッサ部を含んでいてもよい。

【0019】

画像信号処理部５６０において実行される信号処理の一例は、ＡＤ変換された撮像データが、暗い被写体を撮影したデータである場合には階調を多く持たせ、明るい被写体を撮影したデータである場合には階調を少なくするトーンカーブ補正処理である。この場合、撮像データの階調をどのようなトーンカーブに基づいて補正するか、トーンカーブの特性データを予め画像信号処理部５６０のデータ保持部に記憶させておくことが望ましい。

【0020】

入力部５１０Ａは、例えば、上記基準クロック信号、タイミング制御信号および特性データなどを装置外部から撮像装置１へ入力するためのものである。タイミング制御信号は、例えば、垂直同期信号および水平同期信号などである。特性データは、例えば、画像信号処理部５６０のデータ保持部へ記憶させるためのものである。入力部５１０Ａは、例えば、入力端子５１１、入力回路部５１２、入力振幅変更部５１３、入力データ変換回路部５１４および電源供給部（不図示）を含んでいる。

【0021】

入力端子５１１は、データを入力するための外部端子である。入力回路部５１２は、入力端子５１１へ入力された信号を撮像装置１の内部へと取り込むためのものである。入力振幅変更部５１３では、入力回路部５１２で取り込まれた信号の振幅が、撮像装置１の内部で利用しやすい振幅へと変更される。入力データ変換回路部５１４では、入力データのデータ列の並びが変更される。入力データ変換回路部５１４は、例えば、シリアルパラレル変換回路により構成されている。このシリアルパラレル変換回路では、入力データとして受け取ったシリアル信号がパラレル信号へと変換される。なお、入力部５１０Ａでは、入力振幅変更部５１３および入力データ変換回路部５１４が、省略されていてもよい。電源供給部は、外部から撮像装置１へ供給された電源をもとにして、撮像装置１の内部で必要となる各種の電圧に設定された電源を供給する。

【0022】

撮像装置１が外部のメモリデバイスと接続されるとき、入力部５１０Ａには、外部のメモリデバイスからのデータを受け取るメモリインタフェース回路が設けられていてもよい。外部のメモリデバイスは、例えば、フラッシュメモリ、ＳＲＡＭおよびＤＲＡＭ等である。

【0023】

出力部５１０Ｂは、画像データを装置外部へと出力する。この画像データは、例えば、撮像装置１で撮影された画像データ、および、画像信号処理部５６０で信号処理された画像データ等である。出力部５１０Ｂは、例えば、出力データ変換回路部５１５、出力振幅変更部５１６、出力回路部５１７および出力端子５１８を含んでいる。

【0024】

出力データ変換回路部５１５は、例えば、パラレルシリアル変換回路により構成されており、出力データ変換回路部５１５では、撮像装置１内部で使用したパラレル信号がシリアル信号へと変換される。出力振幅変更部５１６は、撮像装置１の内部で用いた信号の振幅を変更する。変更された振幅の信号は、撮像装置１の外部に接続される外部デバイスで利用しやすくなる。出力回路部５１７は、撮像装置１の内部から装置外部へとデータを出力する回路であり、出力回路部５１７により、出力端子５１８に接続された撮像装置１外部の配線が駆動される。出力端子５１８では、撮像装置１から装置外部へとデータが出力される。出力部５１０Ｂでは、出力データ変換回路部５１５および出力振幅変更部５１６が、省略されていてもよい。

【0025】

撮像装置１が外部のメモリデバイスと接続されるとき、出力部５１０Ｂには、外部のメモリデバイスへとデータを出力するメモリインタフェース回路が設けられていてもよい。外部のメモリデバイスは、例えば、フラッシュメモリ、ＳＲＡＭおよびＤＲＡＭ等である。

【0026】

［撮像装置１の概略構成］
図２および図３は、撮像装置１の概略構成の一例を表したものである。撮像装置１は、３つの基板（第１基板１００、第２基板２００、第３基板３００）を備えている。図２は、第１基板１００、第２基板２００、第３基板３００各々の平面構成を模式的に表したものであり、図３は、互いに積層された第１基板１００、第２基板２００および第３基板３００の断面構成を模式的に表している。図３は、図２に示したＩＩＩ－ＩＩＩ’線に沿った断面構成に対応する。撮像装置１は、３つの基板（第１基板１００、第２基板２００、第３基板３００）を貼り合わせて構成された３次元構造の撮像装置である。第１基板１００は、半導体層１００Ｓおよび配線層１００Ｔを含む。第２基板２００は、半導体層２００Ｓおよび配線層２００Ｔを含む。第３基板３００は、半導体層３００Ｓおよび配線層３００Ｔを含む。ここで、第１基板１００、第２基板２００および第３基板３００の各基板に含まれる配線とその周囲の層間絶縁膜を合せたものを、便宜上、それぞれの基板（第１基板１００、第２基板２００および第３基板３００）に設けられた配線層（１００Ｔ、２００Ｔ、３００Ｔ）と呼ぶ。第１基板１００、第２基板２００および第３基板３００は、この順に積層されており、積層方向に沿って、半導体層１００Ｓ、配線層１００Ｔ、半導体層２００Ｓ、配線層２００Ｔ、配線層３００Ｔおよび半導体層３００Ｓの順に配置されている。第１基板１００、第２基板２００および第３基板３００の具体的な構成については後述する。図３に示した矢印は、撮像装置１への光Ｌの入射方向を表す。本明細書では、便宜上、以降の断面図で、撮像装置１における光入射側を「下」「下側」「下方」、光入射側と反対側を「上」「上側」「上方」と呼ぶ場合がある。また、本明細書では、便宜上、半導体層と配線層を備えた基板に関して、配線層の側を表面、半導体層の側を裏面と呼ぶ場合がある。なお、明細書の記載は、上記の呼び方に限定されない。撮像装置１は、例えば、フォトダイオードを有する第１基板１００の裏面側から光が入射する、裏面照射型撮像装置となっている。

【0027】

画素アレイ部５４０および画素アレイ部５４０に含まれる画素共有ユニット５３９は、ともに、第１基板１００および第２基板２００の双方を用いて構成されている。第１基板１００には、画素共有ユニット５３９が有する複数の画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄが設けられている。これらの画素５４１のそれぞれが、フォトダイオード（後述のフォトダイオードＰＤ）および転送トランジスタ（後述の転送トランジスタＴＲ）を有している。第２基板２００には、画素共有ユニット５３９が有する画素回路（後述の画素回路２１０）が設けられている。画素回路は、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々のフォトダイオードから転送トランジスタを介して転送された画素信号を読み出し、あるいは、フォトダイオードをリセットする。この第２基板２００は、このような画素回路に加えて、行方向に延在する複数の行駆動信号線５４２および列方向に延在する複数の垂直信号線５４３を有している。第２基板２００は、更に、行方向に延在する電源線５４４を有している。第３基板３００は、例えば、入力部５１０Ａ，行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂを有している。行駆動部５２０は、例えば、第１基板１００、第２基板２００および第３基板３００の積層方向（以下、単に積層方向という）において、一部が画素アレイ部５４０に重なる領域に設けられている。より具体的には、行駆動部５２０は、積層方向において、画素アレイ部５４０のＨ方向の端部近傍に重なる領域に設けられている（図２）。列信号処理部５５０は、例えば、積層方向において、一部が画素アレイ部５４０に重なる領域に設けられている。より具体的には、列信号処理部５５０は、積層方向において、画素アレイ部５４０のＶ方向の端部近傍に重なる領域に設けられている（図２）。図示は省略するが、入力部５１０Ａおよび出力部５１０Ｂは、第３基板３００以外の部分に配置されていてもよく、例えば、第２基板２００に配置されていてもよい。あるいは、第１基板１００の裏面（光入射面）側に入力部５１０Ａおよび出力部５１０Ｂを設けるようにしてもよい。なお、上記第２基板２００に設けられた画素回路は、別の呼称として、画素トランジスタ回路、画素トランジスタ群、画素トランジスタ、画素読み出し回路または読出回路と呼ばれることもある。本明細書では、画素回路との呼称を用いる。

【0028】

第１基板１００と第２基板２００とは、例えば、貫通電極（後述の図６の貫通電極１２０Ｅ，１２１Ｅ）により電気的に接続されている。第２基板２００と第３基板３００とは、例えば、コンタクト部２０１，２０２，３０１，３０２を介して電気的に接続されている。第２基板２００にコンタクト部２０１，２０２が設けられ、第３基板３００にコンタクト部３０１，３０２が設けられている。第２基板２００のコンタクト部２０１が第３基板３００のコンタクト部３０１に接し、第２基板２００のコンタクト部２０２が第３基板３００のコンタクト部３０２に接している。第２基板２００は、複数のコンタクト部２０１が設けられたコンタクト領域２０１Ｒと、複数のコンタクト部２０２が設けられたコンタクト領域２０２Ｒとを有している。第３基板３００は、複数のコンタクト部３０１が設けられたコンタクト領域３０１Ｒと、複数のコンタクト部３０２が設けられたコンタクト領域３０２Ｒとを有している。コンタクト領域２０１Ｒ，３０１Ｒは、積層方向において、画素アレイ部５４０と行駆動部５２０との間に設けられている（図３）。換言すれば、コンタクト領域２０１Ｒ，３０１Ｒは、例えば、行駆動部５２０（第３基板３００）と、画素アレイ部５４０（第２基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０１Ｒ，３０１Ｒは、例えば、このような領域のうち、Ｈ方向の端部に配置されている（図２）。第３基板３００では、例えば、行駆動部５２０の一部、具体的には行駆動部５２０のＨ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている（図２，図３）。コンタクト部２０１，３０１は、例えば、第３基板３００に設けられた行駆動部５２０と、第２基板２００に設けられた行駆動信号線５４２とを接続するものである。コンタクト部２０１，３０１は、例えば、第３基板３００に設けられた入力部５１０Ａと電源線５４４および基準電位線（後述の基準電位線ＶＳＳ）とを接続していてもよい。コンタクト領域２０２Ｒ，３０２Ｒは、積層方向において、画素アレイ部５４０と列信号処理部５５０との間に設けられている（図３）。換言すれば、コンタクト領域２０２Ｒ，３０２Ｒは、例えば、列信号処理部５５０（第３基板３００）と画素アレイ部５４０（第２基板２００）とが積層方向に重なる領域、もしくはこの近傍領域に設けられている。コンタクト領域２０２Ｒ，３０２Ｒは、例えば、このような領域のうち、Ｖ方向の端部に配置されている（図２）。第３基板３００では、例えば、列信号処理部５５０の一部、具体的には列信号処理部５５０のＶ方向の端部に重なる位置にコンタクト領域３０１Ｒが設けられている（図２，図３）。コンタクト部２０２，３０２は、例えば、画素アレイ部５４０が有する複数の画素共有ユニット５３９各々から出力された画素信号（フォトダイオードでの光電変換の結果発生した電荷の量に対応した信号）を、第３基板３００に設けられた列信号処理部５５０へと接続するためのものである。画素信号は、第２基板２００から第３基板３００に送られるようになっている。

【0029】

図３は、上記のように、撮像装置１の断面図の一例である。第１基板１００、第２基板２００、第３基板３００は、配線層１００Ｔ、２００Ｔ、３００Ｔを介して電気的に接続される。例えば、撮像装置１は、第２基板２００と第３基板３００とを電気的に接続する電気的接続部を有する。具体的には、導電材料で形成された電極でコンタクト部２０１，２０２，３０１，３０２を形成する。導電材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、などの金属材料で形成される。コンタクト領域２０１Ｒ、２０２Ｒ、３０１Ｒ、３０２Ｒは、例えば電極として形成された配線同士を直接接合することで、第２基板と第３基板とを電気的に接続し、第２基板２００と第３基板３００との信号の入力及び／又は出力を可能にする。

【0030】

第２基板２００と第３基板３００とを電気的に接続する電気的接続部は、所望の箇所に設けることができる。例えば、図３においてコンタクト領域２０１Ｒ、２０２Ｒ、３０１Ｒ、３０２Ｒとして述べたように、画素アレイ部５４０と積層方向に重なる領域に設けても良い。また、電気的接続部を画素アレイ部５４０と積層方向に重ならない領域に設けても良い。具体的には、画素アレイ部５４０の外側に配置された周辺部と、積層方向に重なる領域に設けても良い。

【0031】

第１基板１００および第２基板２００には、例えば、接続孔部Ｈ１，Ｈ２が設けられている。接続孔部Ｈ１，Ｈ２は、第１基板１００および第２基板２００を貫通している（図３）。接続孔部Ｈ１，Ｈ２は、画素アレイ部５４０（または画素アレイ部５４０に重なる部分）の外側に設けられている（図２）。例えば、接続孔部Ｈ１は、Ｈ方向において画素アレイ部５４０より外側に配置されており、接続孔部Ｈ２は、Ｖ方向において画素アレイ部５４０よりも外側に配置されている。例えば、接続孔部Ｈ１は、第３基板３００に設けられた入力部５１０Ａに達しており、接続孔部Ｈ２は、第３基板３００に設けられた出力部５１０Ｂに達している。接続孔部Ｈ１，Ｈ２は、空洞でもよく、少なくとも一部に導電材料を含んでいても良い。例えば、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極に、ボンディングワイヤを接続する構成がある。または、入力部５１０Ａ及び／又は出力部５１０Ｂとして形成された電極と、接続孔部Ｈ１，Ｈ２に設けられた導電材料とを接続する構成がある。接続孔部Ｈ１，Ｈ２に設けられた導電材料は、接続孔部Ｈ１，Ｈ２の一部または全部に埋め込まれていても良く、導電材料が接続孔部Ｈ１，Ｈ２の側壁に形成されていても良い。

【0032】

なお、図３では第３基板３００に入力部５１０Ａ、出力部５１０Ｂを設ける構造としたが、これに限定されない。例えば、配線層２００Ｔ、３００Ｔを介して第３基板３００の信号を第２基板２００へ送ることで、入力部５１０Ａ及び／又は出力部５１０Ｂを第２基板２００に設けることもできる。同様に、配線層１００Ｔ、２００Ｔを介して、第２基板２００の信号を第１基板１０００へ送ることで、入力部５１０Ａ及び／又は出力部５１０Ｂを第１基板１００に設けることもできる。

【0033】

図４は、画素共有ユニット５３９の構成の一例を表す等価回路図である。画素共有ユニット５３９は、複数の画素５４１（図４では、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの４つの画素５４１を表す）と、この複数の画素５４１に接続された１の画素回路２１０と、画素回路２１０に接続された垂直信号線５４３３とを含んでいる。画素回路２１０は、例えば、４つのトランジスタ、具体的には、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤを含んでいる。上述のように、画素共有ユニット５３９は、１の画素回路２１０を時分割で動作させることにより、画素共有ユニット５３９に含まれる４つの画素５４１（画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ）それぞれの画素信号を順次垂直信号線５４３へ出力するようになっている。複数の画素５４１に１の画素回路２１０が接続されており、この複数の画素５４１の画素信号が、１の画素回路２１０により時分割で出力される態様を、「複数の画素５４１が１の画素回路２１０を共有する」という。

【0034】

画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄは、互いに共通の構成要素を有している。以降、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの構成要素を互いに区別するために、画素５４１Ａの構成要素の符号の末尾には識別番号１、画素５４１Ｂの構成要素の符号の末尾には識別番号２、画素５４１Ｃの構成要素の符号の末尾には識別番号３、画素５４１Ｄの構成要素の符号の末尾には識別番号４を付与する。画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの構成要素を互いに区別する必要のない場合には、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの構成要素の符号の末尾の識別番号を省略する。

【0035】

画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄは、例えば、フォトダイオードＰＤと、フォトダイオードＰＤと電気的に接続された転送トランジスタＴＲと、転送トランジスタＴＲに電気的に接続されたフローティングディフュージョンＦＤとを有している。フォトダイオードＰＤ（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）では、カソードが転送トランジスタＴＲのソースに電気的に接続されており、アノードが基準電位線（例えばグラウンド）に電気的に接続されている。フォトダイオードＰＤは、入射した光を光電変換し、その受光量に応じた電荷を発生する。転送トランジスタＴＲ（転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４）は、例えば、ｎ型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタである。転送トランジスタＴＲでは、ドレインがフローティングディフュージョンＦＤに電気的に接続され、ゲートが駆動信号線に電気的に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２（図１参照）のうちの一部である。転送トランジスタＴＲは、フォトダイオードＰＤで発生した電荷をフローティングディフュージョンＦＤへと転送する。フローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）は、ｐ型半導体層中に形成されたｎ型拡散層領域である。フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送された電荷を一時的に保持する電荷保持手段であり、かつ、その電荷量に応じた電圧を発生させる、電荷―電圧変換手段である。

【0036】

１の画素共有ユニット５３９に含まれる４つのフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）は、互いに電気的に接続されるとともに、増幅トランジスタＡＭＰのゲートおよびＦＤ変換ゲイン切替トランジスタＦＤＧのソースに電気的に接続されている。ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインはリセットトランジスタＲＳＴのソースに接続され、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。リセットトランジスタＲＳＴのドレインは電源線ＶＤＤに接続され、リセットトランジスタＲＳＴのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。増幅トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、増幅トランジスタＡＭＰのドレインは電源線ＶＤＤに接続され、増幅トランジスタＡＭＰのソースは選択トランジスタＳＥＬのドレインに接続されている。選択トランジスタＳＥＬのソースは垂直信号線５４３に接続され、選択トランジスタＳＥＬのゲートは駆動信号線に接続されている。この駆動信号線は、１の画素共有ユニット５３９に接続された複数の行駆動信号線５４２のうちの一部である。

【0037】

転送トランジスタＴＲは、転送トランジスタＴＲがオン状態となると、フォトダイオードＰＤの電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタＴＲのゲート（転送ゲートＴＧ）は、例えば、いわゆる縦型電極を含んでおり、後述の図６に示すように、半導体層（後述の図６の半導体層１００Ｓ）の表面からＰＤに達する深さまで延在して設けられている。リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電位を所定の電位にリセットする。リセットトランジスタＲＳＴがオン状態となると、フローティングディフュージョンＦＤの電位を電源線ＶＤＤの電位にリセットする。選択トランジスタＳＥＬは、画素回路２１０からの画素信号の出力タイミングを制御する。増幅トランジスタＡＭＰは、画素信号として、フローティングディフュージョンＦＤに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬを介して垂直信号線５４３に接続されている。この増幅トランジスタＡＭＰは、列信号処理部５５０において、垂直信号線５４３に接続された負荷回路部（図１参照）とともにソースフォロアを構成している。増幅トランジスタＡＭＰは、選択トランジスタＳＥＬがオン状態となると、フローティングディフュージョンＦＤの電圧を、垂直信号線５４３を介して列信号処理部５５０に出力する。リセットトランジスタＲＳＴ、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬは、例えば、Ｎ型のＣＭＯＳトランジスタである。

【0038】

ＦＤ変換ゲイン切替トランジスタＦＤＧは、フローティングディフュージョンＦＤでの電荷―電圧変換のゲインを変更する際に用いられる。一般に、暗い場所での撮影時には画素信号が小さい。Ｑ＝ＣＶに基づき、電荷電圧変換を行う際に、フローティングディフュージョンＦＤの容量（ＦＤ容量Ｃ）が大きければ、増幅トランジスタＡＭＰで電圧に変換した際のＶが小さくなってしまう。一方、明るい場所では、画素信号が大きくなるので、ＦＤ容量Ｃが大きくなければ、フローティングディフュージョンＦＤで、フォトダイオードＰＤの電荷を受けきれない。さらに、増幅トランジスタＡＭＰで電圧に変換した際のＶが大きくなりすぎないように（言い換えると、小さくなるように）、ＦＤ容量Ｃが大きくなっている必要がある。これらを踏まえると、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンにしたときには、ＦＤ変換ゲイン切替トランジスタＦＤＧ分のゲート容量が増えるので、全体のＦＤ容量Ｃが大きくなる。一方、ＦＤ変換ゲイン切替トランジスタＦＤＧをオフにしたときには、全体のＦＤ容量Ｃが小さくなる。このように、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンオフ切り替えることで、ＦＤ容量Ｃを可変にし、変換効率を切り替えることができる。ＦＤ変換ゲイン切替トランジスタＦＤＧは、例えば、Ｎ型のＣＭＯＳトランジスタである。

【0039】

なお、ＦＤ変換ゲイン切替トランジスタＦＤＧを設けない構成も可能である。このとき、例えば、画素回路２１０は、例えば増幅トランジスタＡＭＰ、選択トランジスタＳＥＬおよびリセットトランジスタＲＳＴの３つのトランジスタで構成される。画素回路２１０は、例えば、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧなどの画素トランジスタの少なくとも１つを有する。

【0040】

選択トランジスタＳＥＬは、電源線ＶＤＤと増幅トランジスタＡＭＰとの間に設けられていてもよい。この場合、リセットトランジスタＲＳＴのドレインが電源線ＶＤＤおよび選択トランジスタＳＥＬのドレインに電気的に接続されている。選択トランジスタＳＥＬのソースが増幅トランジスタＡＭＰのドレインに電気的に接続されており、選択トランジスタＳＥＬのゲートが行駆動信号線５４２（図１参照）に電気的に接続されている。増幅トランジスタＡＭＰのソース（画素回路２１０の出力端）が垂直信号線５４３に電気的に接続されており、増幅トランジスタＡＭＰのゲートがリセットトランジスタＲＳＴのソースに電気的に接続されている。なお、図示は省略するが、１の画素回路２１０を共有する画素５４１の数は、４以外であってもよい。例えば、２つまたは８つの画素５４１が１の画素回路２１０を共有してもよい。

【0041】

図５は、複数の画素共有ユニット５３９と、垂直信号線５４３との接続態様の一例を表したものである。例えば、列方向に並ぶ４つの画素共有ユニット５３９が４つのグループに分けられており、この４つのグループ各々に垂直信号線５４３が接続されている。図５には、説明を簡単にするため、４つのグループが各々、１つの画素共有ユニット５３９を有する例を示したが、４つのグループが各々、複数の画素共有ユニット５３９を含んでいてもよい。このように、撮像装置１では、列方向に並ぶ複数の画素共有ユニット５３９が、１つまたは複数の画素共有ユニット５３９を含むグループに分けられていてもよい。例えば、このグループそれぞれに、垂直信号線５４３および列信号処理部５５０が接続されており、それぞれのグループから画素信号を同時に読み出すことができるようになっている。あるいは、撮像装置１では、列方向に並ぶ複数の画素共有ユニット５３９に１つの垂直信号線５４３が接続されていてもよい。このとき、１つの垂直信号線５４３に接続された複数の画素共有ユニット５３９から、時分割で順次画素信号が読み出されるようになっている。

【0042】

［撮像装置１の具体的構成］
図６は、撮像装置１の第１基板１００、第１基板１００および第３基板３００の主面に対して垂直方向の断面構成の一例を表したものである。図６は、構成要素の位置関係を分かりやすくするため、模式的に表したものであり、実際の断面と異なっていてもよい。撮像装置１では、第１基板１００、第２基板２００および第３基板３００がこの順に積層されている。撮像装置１は、さらに、第１基板１００の裏面側（光入射面側）に受光レンズ４０１を有している。受光レンズ４０１と第１基板１００との間に、カラーフィルタ層（図示せず）が設けられていてもよい。受光レンズ４０１は、例えば、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々に設けられている。撮像装置１は、例えば、裏面照射型の撮像装置である。撮像装置１は、中央部に配置された画素アレイ部５４０と、画素アレイ部５４０の外側に配置された周辺部５４０Ｂとを有している。

【0043】

第１基板１００は、受光レンズ４０１側から順に、絶縁膜１１１、固定電荷膜１１２、半導体層１００Ｓおよび配線層１００Ｔを有している。半導体層１００Ｓは、例えばシリコン基板により構成されている。半導体層１００Ｓは、例えば、表面（配線層１００Ｔ側の面）の一部およびその近傍に、ｐウェル層１１５を有しており、それ以外の領域（ｐウェル層１１５よりも深い領域）に、ｎ型半導体領域１１４を有している。例えば、このｎ型半導体領域１１４およびｐウェル層１１５によりｐｎ接合型のフォトダイオードＰＤが構成されている。ｐウェル層１１５は、ｐ型半導体領域である。

【0044】

図７Ａは、第１基板１００の平面構成の一例を表したものである。図７Ａは、主に、第１基板１００の画素分離部１１７、フォトダイオードＰＤ、フローティングディフュージョンＦＤ、ＶＳＳコンタクト領域１１８および転送トランジスタＴＲの平面構成を表している。図６とともに、図７Ａを用いて第１基板１００の構成について説明する。

【0045】

半導体層１００Ｓの表面近傍には、フローティングディフュージョンＦＤおよびＶＳＳコンタクト領域１１８が設けられている。フローティングディフュージョンＦＤは、ｐウェル層１１５内に設けられたｎ型半導体領域により構成されている。画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々のフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）は、例えば、画素共有ユニット５３９の中央部に互いに近接して設けられている（図７Ａ）。詳細は後述するが、この画素共有ユニット５３９に含まれる４つのフローティングディフュージョン（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）は、第１基板１００内（より具体的には配線層１００Ｔの内）で、電気的接続手段（後述のパッド部１２０）を介して互いに電気的に接続されている。更に、フローティングディフュージョンＦＤは、第１基板１００から第２基板２００へ（より具体的には、配線層１００Ｔから配線層２００Ｔへ）と電気的手段（後述の貫通電極１２０Ｅ）を介して接続されている。第２基板２００（より具体的には配線層２００Ｔの内部）では、この電気的手段により、フローティングディフュージョンＦＤが、増幅トランジスタＡＭＰのゲートおよびＦＤ変換ゲイン切替トランジスタＦＤＧのソースに電気的に接続されている。

【0046】

ＶＳＳコンタクト領域１１８は、基準電位線ＶＳＳに電気的に接続される領域であり、フローティングディフュージョンＦＤと離間して配置されている。例えば、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄでは、各画素のＶ方向の一端にフローティングディフュージョンＦＤが配置され、他端にＶＳＳコンタクト領域１１８が配置されている（図７Ａ）。ＶＳＳコンタクト領域１１８は、例えば、ｐ型半導体領域により構成されている。ＶＳＳコンタクト領域１１８は、例えば接地電位や固定電位に接続されている。これにより、半導体層１００Ｓに基準電位が供給される。

【0047】

第１基板１００には、フォトダイオードＰＤ、フローティングディフュージョンＦＤおよびＶＳＳコンタクト領域１１８とともに、転送トランジスタＴＲが設けられている。このフォトダイオードＰＤ、フローティングディフュージョンＦＤ、ＶＳＳコンタクト領域１１８および転送トランジスタＴＲは、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々に設けられている。転送トランジスタＴＲは、半導体層１００Ｓの表面側（光入射面側とは反対側、第２基板２００側）に設けられている。転送トランジスタＴＲは、転送ゲートＴＧを有している。転送ゲートＴＧは、例えば、半導体層１００Ｓの表面に対向する水平部分ＴＧｂと、半導体層１００Ｓ内に設けられた垂直部分ＴＧａとを含んでいる。垂直部分ＴＧａは、半導体層１００Ｓの厚み方向に延在している。垂直部分ＴＧａの一端は水平部分ＴＧｂに接し、他端はｎ型半導体領域１１４内に設けられている。転送トランジスタＴＲを、このような縦型トランジスタにより構成することにより、画素信号の転送不良が生じにくくなり、画素信号の読み出し効率を向上させることができる。

【0048】

転送ゲートＴＧの水平部分ＴＧｂは、垂直部分ＴＧａに対向する位置から例えば、Ｈ方向において画素共有ユニット５３９の中央部に向かって延在している（図７Ａ）。これにより、転送ゲートＴＧに達する貫通電極（後述の貫通電極ＴＧＶ）のＨ方向の位置を、フローティングディフュージョンＦＤ、ＶＳＳコンタクト領域１１８に接続される貫通電極（後述の貫通電極１２０Ｅ，１２１Ｅ）のＨ方向の位置に近づけることができる。例えば、第１基板１００に設けられた複数の画素共有ユニット５３９は、互いに同じ構成を有している（図７Ａ）。

【0049】

半導体層１００Ｓには、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄを互いに分離する画素分離部１１７が設けられている。画素分離部１１７は、半導体層１００Ｓの法線方向（半導体層１００Ｓの表面に対して垂直な方向）に延在して形成されている。画素分離部１１７は、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄを互いに仕切るように設けられており、例えば格子状の平面形状を有している（図７Ａ，図７Ｂ）。画素分離部１１７は、例えば、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄを互いに電気的および光学的に分離する。画素分離部１１７は、例えば、遮光膜１１７Ａおよび絶縁膜１１７Ｂを含んでいる。遮光膜１１７Ａには、例えば、タングステン（Ｗ）等が用いられる。絶縁膜１１７Ｂは、遮光膜１１７Ａとｐウェル層１１５またはｎ型半導体領域１１４との間に設けられている。絶縁膜１１７Ｂは、例えば、酸化シリコン（ＳｉＯ）によって構成されている。画素分離部１１７は、例えば、ＦＴＩ（Full Trench Isolation）構造を有しており、半導体層１００Ｓを貫通している。図示しないが、画素分離部１１７は半導体層１００Ｓを貫通するＦＴＩ構造に限定されない。例えば、半導体層１００Ｓを貫通しないＤＴＩ（Deep Trench Isolation）構造であっても良い。画素分離部１１７は、半導体層１００Ｓの法線方向に延在して、半導体層１００Ｓの一部の領域に形成される。

【0050】

半導体層１００Ｓには、例えば、第１ピニング領域１１３および第２ピニング領域１１６が設けられている。第１ピニング領域１１３は、半導体層１００Ｓの裏面近傍に設けられており、ｎ型半導体領域１１４と固定電荷膜１１２との間に配置されている。第２ピニング領域１１６は、画素分離部１１７の側面、具体的には、画素分離部１１７とｐウェル層１１５またはｎ型半導体領域１１４との間に設けられている。第１ピニング領域１１３および第２ピニング領域１１６は、例えば、ｐ型半導体領域により構成されている。

【0051】

半導体層１００Ｓと絶縁膜１１１との間には、負の固定電荷を有する固定電荷膜１１２が設けられている。固定電荷膜１１２が誘起する電界により、半導体層１００Ｓの受光面（裏面）側の界面に、ホール蓄積層の第１ピニング領域１１３が形成される。これにより、半導体層１００Ｓの受光面側の界面準位に起因した暗電流の発生が抑えられる。固定電荷膜１１２は、例えば、負の固定電荷を有する絶縁膜によって形成されている。この負の固定電荷を有する絶縁膜の材料としては、例えば、酸化ハフニウム、酸化ジルコン、酸化アルミニウム、酸化チタンまたは酸化タンタルが挙げられる。

【0052】

固定電荷膜１１２と絶縁膜１１１との間には、遮光膜１１７Ａが設けられている。この遮光膜１１７Ａは、画素分離部１１７を構成する遮光膜１１７Ａと連続して設けられていてもよい。この固定電荷膜１１２と絶縁膜１１１との間の遮光膜１１７Ａは、例えば、半導体層１００Ｓ内の画素分離部１１７に対向する位置に選択的に設けられている。絶縁膜１１１は、この遮光膜１１７Ａを覆うように設けられている。絶縁膜１１１は、例えば、酸化シリコンにより構成されている。

【0053】

半導体層１００Ｓと第２基板２００との間に設けられた配線層１００Ｔは、半導体層１００Ｓ側から、層間絶縁膜１１９、パッド部１２０，１２１、パッシベーション膜１２２、層間絶縁膜１２３および接合膜１２４をこの順に有している。転送ゲートＴＧの水平部分ＴＧｂは、例えば、この配線層１００Ｔに設けられている。層間絶縁膜１１９は、半導体層１００Ｓの表面全面にわたって設けられており、半導体層１００Ｓに接している。層間絶縁膜１１９は、例えば酸化シリコン膜により構成されている。なお、配線層１００Ｔの構成は上述の限りでなく、配線と絶縁膜とを有する構成であれば良い。

【0054】

図７Ｂは、図７Ａに示した平面構成とともに、パッド部１２０，１２１の構成を表している。パッド部１２０，１２１は、層間絶縁膜１１９上の選択的な領域に設けられている。パッド部１２０は、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々のフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）を互いに接続するためのものである。パッド部１２０は、例えば、画素共有ユニット５３９毎に、平面視で画素共有ユニット５３９の中央部に配置されている（図７Ｂ）。このパッド部１２０は、画素分離部１１７を跨ぐように設けられており、フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４各々の少なくとも一部に重畳して配置されている（図６，図７Ｂ）。具体的には、パッド部１２０は、画素回路２１０を共有する複数のフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）各々の少なくとも一部と、その画素回路２１０を共有する複数のフォトダイオードＰＤ（フォトダイオードＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）の間に形成された画素分離部１１７の少なくとも一部とに対して、半導体層１００Ｓの表面に対して垂直な方向に重なる領域に形成される。層間絶縁膜１１９には、パッド部１２０とフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４とを電気的に接続するための接続ビア１２０Ｃが設けられている。接続ビア１２０Ｃは、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々に設けられている。例えば、接続ビア１２０Ｃにパッド部１２０の一部が埋め込まれることにより、パッド部１２０とフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４とが電気的に接続されている。

【0055】

パッド部１２１は、複数のＶＳＳコンタクト領域１１８を互いに接続するためのものである。例えば、Ｖ方向に隣り合う一方の画素共有ユニット５３９の画素５４１Ｃ，５４１Ｄに設けられたＶＳＳコンタクト領域１１８と、他方の画素共有ユニット５３９の画素５４１Ａ，５４１Ｂに設けられたＶＳＳコンタクト領域１１８とがパッド部１２１により電気的に接続されている。パッド部１２１は、例えば、画素分離部１１７を跨ぐように設けられており、これら４つのＶＳＳコンタクト領域１１８各々の少なくとも一部に重畳して配置されている。具体的には、パッド部１２１は、複数のＶＳＳコンタクト領域１１８各々の少なくとも一部と、その複数のＶＳＳコンタクト領域１１８の間に形成された画素分離部１１７の少なくとも一部とに対して、半導体層１００Ｓの表面に対して垂直な方向に重なる領域に形成される。層間絶縁膜１１９には、パッド部１２１とＶＳＳコンタクト領域１１８とを電気的に接続するための接続ビア１２１Ｃが設けられている。接続ビア１２１Ｃは、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々に設けられている。例えば、接続ビア１２１Ｃにパッド部１２１の一部が埋め込まれることにより、パッド部１２１とＶＳＳコンタクト領域１１８とが電気的に接続されている。例えば、Ｖ方向に並ぶ複数の画素共有ユニット５３９各々のパッド部１２０およびパッド部１２１は、Ｈ方向において略同じ位置に配置されている（図７Ｂ）。

【0056】

パッド部１２０を設けることで、チップ全体において、各フローティングディフュージョンＦＤから画素回路２１０（例えば増幅トランジスタＡＭＰのゲート電極）へ接続するための配線を減らすことができる。同様に、パッド部１２１を設けることで、チップ全体において、各ＶＳＳコンタクト領域１１８への電位を供給する配線を減らすことができる。これにより、チップ全体の面積の縮小、微細化された画素における配線間の電気的干渉の抑制、及び／又は部品点数の削減によるコスト削減などが可能になる。

【0057】

パッド部１２０、１２１は、第１基板１００、第２基板２００の所望の位置に設けることができる。具体的には、パッド部１２０、１２１を配線層１００Ｔ、半導体層２００Ｓの絶縁領域２１２のいずれかに設けることができる。配線層１００Ｔに設ける場合には、パッド部１２０、１２１を半導体層１００Ｓに直接接触させても良い。具体的には、パッド部１２０、１２１が、フローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８の各々の少なくとも一部と直接接続される構成でも良い。また、パッド部１２０、１２１に接続するフローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８の各々から接続ビア１２０Ｃ，１２１Ｃを設け、配線層１００Ｔ、半導体層２００Ｓの絶縁領域２１１２の所望の位置にパッド部１２０、１２１を設ける構成でも良い。

【0058】

特に、パッド部１２０、１２１を配線層１００Ｔに設ける場合には、半導体層２００Ｓの絶縁領域２１２におけるフローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８に接続される配線を減らすことができる。これにより、画素回路２１０を形成する第２基板２００のうち、フローティングディフュージョンＦＤから画素回路２１０に接続するための貫通配線を形成するための絶縁領域２１２の面積を削減することができる。よって、画素回路２１０を形成する第２基板２００の面積を大きく確保することができる。画素回路２１０の面積を確保することで、画素トランジスタを大きく形成することができ、ノイズ低減などによる画質向上に寄与することができる。

【0059】

特に、画素分離部１１７にＦＴＩ構造を用いた場合、フローティングディフュージョンＦＤ及び／又はＶＳＳコンタクト領域１１８は、各画素５４１に設けることが好ましいため、パッド部１２０、１２１の構成を用いることで、第１基板１００と第２基板２００とを接続する配線を大幅に削減することができる。

【0060】

また、図７Ｂのように、例えば複数のフローティングディフュージョンＦＤが接続されるパッド部１２０と、複数のＶＳＳコンタクト領域１１８が接続されるパッド部１２１とは、Ｖ方向において直線状に交互に配置される。また、パッド部１２０、１２１は、複数のフォトダイオードＰＤや、複数の転送ゲートＴＧや、複数のフローティングディフュージョンＦＤに囲まれる位置に形成される。これにより、複数の素子を形成する第１基板１００において、フローティングディフュージョンＦＤとＶＳＳコンタクト領域１１８以外の素子を自由に配置することができ、チップ全体のレイアウトの効率化を図ることができる。また、各画素共有ユニット５３９に形成される素子のレイアウトにおける対称性が確保され、各画素５４１の特性のばらつきを抑えることができる。

【0061】

パッド部１２０，１２１は、例えば、ポリシリコン（Poly Si）、より具体的には、不純物が添加されたドープドポリシリコンにより構成されている。パッド部１２０，１２１はポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）および窒化チタン（ＴｉＮ）等の耐熱性の高い導電性材料により構成されていることが好ましい。これにより、第１基板１００に第２基板２００の半導体層２００Ｓを貼り合わせた後に、画素回路２１０を形成することが可能となる。以下、この理由について説明する。なお、以下の説明において、第１基板１００と第２基板２００の半導体層２００Ｓを貼り合わせた後に、画素回路２１０を形成する方法を、第１の製造方法と呼ぶ。

【0062】

ここで、第２基板２００に画素回路２１０を形成した後に、これを第１基板１００に貼り合わせることも考え得る（以下第２の製造方法という）。この第２の製造方法では、第１基板１００の表面（配線層１００Ｔの表面）および第２基板２００の表面（配線層２００Ｔの表面）それぞれに、電気的接続用の電極を予め形成しておく。第１基板１００と第２基板２００を貼り合わせると、これと同時に、第１基板１００の表面と第２基板２００の表面のそれぞれに形成された電気的接続用の電極同士が接触する。これにより、第１基板１００に含まれる配線と第２基板２００に含まれる配線との間で電気的接続が形成される。よって、第２の製造方法を用いた撮像装置１の構成とすることで、例えば第１基板１００と第２基板２００の各々の構成に応じて適切なプロセスを用いて製造することができ、高品質、高性能な撮像装置を製造することができる。

【0063】

このような第２の製造方法では、第１基板１００と第２基板２００とを貼り合わせる際に、貼り合せ用の製造装置に起因して、位置合わせの誤差が生じることがある。また、第１基板１００および第２基板２００は、例えば、直径数十ｃｍ程度の大きさを有するが、第１基板１００と第２基板２００とを貼り合わせる際に、この第１基板１００、第２基板２００各部の微視的領域で、基板の伸び縮みが発生するおそれがある。この基板の伸び縮みは、基板同士が接触するタイミングが多少ずれることに起因する。このような第１基板１００および第２基板２００の伸び縮みに起因して、第１基板１００の表面および第２基板２００の表面それぞれに形成された電気的接続用の電極の位置に、誤差が生じることがある。第２の製造方法では、このような誤差が生じても、第１基板１００および第２基板２００それぞれの電極同士が接触するように対処しておくことが好ましい。具体的には、第１基板１００および第２基板２００の電極の少なくとも一方、好ましくは両方を、上記誤差を考慮して大きくしておく。このため、第２の製造方法を用いると、例えば、第１基板１００または第２基板２００の表面に形成された電極の大きさ（基板平面方向の大きさ）が、第１基板１００または第２基板２００の内部から表面に厚み方向へ延在する内部電極の大きさよりも大きくなる。

【0064】

一方、パッド部１２０，１２１を耐熱性の導電材料により構成することで、上記第１の製造方法を用いることが可能となる。第１の製造方法では、フォトダイオードＰＤおよび転送トランジスタＴＲなどを含む第１基板１００を形成した後、この第１基板１００と第２基板２００（半導体層２０００Ｓ）とを貼り合わせる。このとき、第２基板２００は、画素回路２１０を構成する能動素子および配線層などのパターンは未形成の状態である。第２基板２００はパターンを形成する前の状態であるため、仮に、第１基板１００と第２基板２００を貼り合わせる際、その貼り合せ位置に誤差が生じたとしても、この貼り合せ誤差によって、第１基板１００のパターンと第２基板２００のパターンとの間の位置合わせに誤差が生じることはない。なぜならば、第２基板２００のパターンは、第１基板１００と第２基板２００を貼り合わせた後に、形成するからである。なお、第２基板にパターンを形成する際には、例えば、パターン形成のための露光装置において、第１基板に形成されたパターンを位置合わせの対象としながらパターン形成する。上記理由により、第１基板１００と第２基板２００との貼り合せ位置の誤差は、第１の製造方法においては、撮像装置１を製造する上で問題とならない。同様の理由で、第２の製造方法で生じる基板の伸び縮みに起因した誤差も、第１の製造方法においては、撮像装置１を製造する上で問題とならない。

【0065】

第１の製造方法では、このようにして第１基板１００と第２基板２００（半導体層２００Ｓ）とを貼り合せた後、第２基板２００上に能動素子を形成する。この後、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶ（図６）を形成する。この貫通電極１２０Ｅ，１２１Ｅ，ＴＧＶの形成では、例えば、第２基板２００の上方から、露光装置による縮小投影露光を用いて貫通電極のパターンを形成する。縮小露光投影を用いるため、仮に、第２基板２００と露光装置との位置合わせに誤差が生じても、その誤差の大きさは、第２基板２００においては、上記第２の製造方法の誤差の数分の一（縮小露光投影倍率の逆数）にしかならない。よって、第１の製造方法を用いた撮像装置１の構成とすることで、第１基板１００と第２基板２００の各々に形成される素子同士の位置合わせが容易になり、高品質、高性能な撮像装置を製造することができる。

【0066】

このような第１の製造方法を用いて製造された撮像装置１は、第２の製造方法で製造された撮像装置と異なる特徴を有する。具体的には、第１の製造方法により製造された撮像装置１では、例えば、貫通電極１２０Ｅ，１２１Ｅ，ＴＧＶが、第２基板２００から第１基板１００に至るまで、略一定の太さ（基板平面方向の大きさ）となっている。あるいは、貫通電極１２０Ｅ，１２１Ｅ，ＴＧＶがテーパー形状を有するときには、一定の傾きのテーパー形状を有している。このような貫通電極１２０Ｅ，１２１Ｅ，ＴＧＶを有する撮像装置１は、画素５４１を微細化しやすい。

【0067】

ここで、第１の製造方法により撮像装置１を製造すると、第１基板１００と第２基板２００（半導体層２００Ｓ）とを貼り合わせた後に、第２基板２００に能動素子を形成するので、第１基板１００にも、能動素子の形成の際に必要な加熱処理の影響が及ぶことになる。このため、上記のように、第１基板１００に設けられたパッド部１２０，１２１には、耐熱性の高い導電材料を用いることが好ましい。例えば、パッド部１２０，１２１には、第２基板２００の配線層２００Ｔに含まれる配線材の少なくとも一部よりも、融点の高い（すなわち耐熱性の高い）材料を用いていることが好ましい。例えば、パッド部１２０，１２１にドープトポリシリコン、タングステン、チタンあるいは窒化チタン等の耐熱性の高い導電材を用いる。これにより、上記第１の製造方法を用いて撮像装置１を製造することが可能となる。

【0068】

パッシベーション膜１２２は、例えば、パッド部１２０，１２１を覆うように、半導体層１００Ｓの表面全面にわたって設けられている（図６）。パッシベーション膜１２２は、例えば、窒化シリコン（ＳｉＮ）膜により構成されている。層間絶縁膜１２３は、パッシベーション膜１２２を間にしてパッド部１２０，１２１を覆っている。この層間絶縁膜１２３は、例えば、半導体層１００Ｓの表面全面にわたって設けられている。層間絶縁膜１２３は、例えば酸化シリコン（ＳｉＯ）膜により構成されている。接合膜１２４は、第１基板１００（具体的には配線層１００Ｔ）と第２基板２００との接合面に設けられている。即ち、接合膜１２４は、第２基板２００に接している。この接合膜１２４は、第１基板１００の主面全面にわたって設けられている。接合膜１２４は、例えば、窒化シリコン膜により構成されている。

【0069】

受光レンズ４０１は、例えば、固定電荷膜１１２および絶縁膜１１１を間にして半導体層１００Ｓに対向している（図６）。受光レンズ４０１は、例えば画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々のフォトダイオードＰＤに対向する位置に設けられている。

【0070】

第２基板２００は、第１基板１００側から、半導体層２００Ｓおよび配線層２００Ｔをこの順に有している。半導体層２００Ｓは、シリコン基板で構成されている。半導体層２００Ｓでは、厚み方向にわたって、ウェル領域２１１が設けられている。ウェル領域２１１は、例えば、ｐ型半導体領域である。第２基板２００には、画素共有ユニット５３９毎に配置された画素回路２１０が設けられている。この画素回路２１０は、例えば、半導体層２００Ｓの表面側（配線層２００Ｔ側）に設けられている。撮像装置１では、第１基板１００の表面側（配線層１００Ｔ側）に第２基板２００の裏面側（半導体層２００Ｓ側）が向かうようにして、第２基板２００が第１基板１００に貼り合わされている。つまり、第２基板２００は、第１基板１００に、フェイストゥーバックで貼り合わされている。

【0071】

図８～図１２は、第２基板２００の平面構成の一例を模式的に表している。図８には、半導体層２００Ｓの表面近傍に設けられた画素回路２１０の構成を表す。図９は、配線層２００Ｔ（具体的には後述の第１配線層Ｗ１）と、配線層２００Ｔに接続された半導体層２００Ｓおよび第１基板１００の各部の構成を模式的に表している。図１０～図１２は、配線層２００Ｔの平面構成の一例を表している。以下、図６とともに、図８～図１２を用いて第２基板２００の構成について説明する。図８および図９ではフォトダイオードＰＤの外形（画素分離部１１７とフォトダイオードＰＤとの境界）を破線で表し、画素回路２１０を構成する各トランジスタのゲート電極に重なる部分の半導体層２００Ｓと素子分離領域２１３または絶縁領域２１４との境界を点線で表す。増幅トランジスタＡＭＰのゲート電極に重なる部分では、チャネル幅方向の一方に、半導体層２００Ｓと素子分離領域２１３との境界、および素子分離領域２１３と絶縁領域２１２との境界が設けられている。

【0072】

第２基板２００には、半導体層２００Ｓを分断する絶縁領域２１２と、半導体層２００Ｓの厚み方向の一部に設けられた素子分離領域２１３とが設けられている(図６)。例えば、Ｈ方向に隣り合う２つの画素回路２１０の間に設けられた絶縁領域２１２に、この２つの画素回路２１０に接続された２つの画素共有ユニット５３９の貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶ（貫通電極ＴＧＶ１，ＴＧＶ２，ＴＧＶ３，ＴＧＶ４）が配置されている（図９）。

【0073】

絶縁領域２１２は、半導体層２００Ｓの厚みと略同じ厚みを有している（図６）。半導体層２００Ｓは、この絶縁領域２１２により分断されている。この絶縁領域２１２に、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶが配置されている。絶縁領域２１２は、例えば酸化シリコンにより構成されている。

【0074】

貫通電極１２０Ｅ，１２１Ｅは、絶縁領域２１２を厚み方向に貫通して設けられている。貫通電極１２０Ｅ，１２１Ｅの上端は、配線層２００Ｔの配線（後述の第１配線層Ｗ１，第２配線層Ｗ２，第３配線層Ｗ３，第４配線層Ｗ４）に接続されている。この貫通電極１２０Ｅ，１２１Ｅは、絶縁領域２１２、接合膜１２４、層間絶縁膜１２３およびパッシベーション膜１２２を貫通して設けられ、その下端はパッド部１２０，１２１に接続されている（図６）。貫通電極１２０Ｅは、パッド部１２０と画素回路２１０とを電気的に接続するためのものである。即ち、貫通電極１２０Ｅにより、第１基板１００のフローティングディフュージョンＦＤが第２基板２００の画素回路２１０に電気的に接続される。貫通電極１２１Ｅは、パッド部１２１と配線層２００Ｔの基準電位線ＶＳＳとを電気的に接続するためのものである。即ち、貫通電極１２１Ｅにより、第１基板１００のＶＳＳコンタクト領域１１８が第２基板２００の基準電位線ＶＳＳに電気的に接続される。

【0075】

貫通電極ＴＧＶは、絶縁領域２１２を厚み方向に貫通して設けられている。貫通電極ＴＧＶの上端は、配線層２００Ｔの配線に接続されている。この貫通電極ＴＧＶは、絶縁領域２１２、接合膜１２４、層間絶縁膜１２３、パッシベーション膜１２２および層間絶縁膜１１９を貫通して設けられ、その下端は転送ゲートＴＧに接続されている（図６）。このような貫通電極ＴＧＶは、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々の転送ゲートＴＧ（転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）と、配線層２００Ｔの配線（行駆動信号線５４２の一部、具体的には、後述の図１１の配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４）とを電気的に接続するためのものである。即ち、貫通電極ＴＧＶにより、第１基板１００の転送ゲートＴＧが第２基板２００の配線ＴＲＧに電気的に接続され、転送トランジスタＴＲ（転送トランジスタＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４）各々に駆動信号が送られるようになっている。

【0076】

絶縁領域２１２は、第１基板１００と第２基板２００とを電気的に接続するための前記貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶを、半導体層２００Ｓと絶縁して設けるための領域である。例えば、Ｈ方向に隣り合う２つの画素回路２１０（画素共有ユニット５３９）の間に設けられた絶縁領域２１２に、この２つの画素回路２１０に接続された貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶ（貫通電極ＴＧＶ１，ＴＧＶ２，ＴＧＶ３，ＴＧＶ４）が配置されている。絶縁領域２１２は、例えば、Ｖ方向に延在して設けられている（図８，図９）。ここでは、転送ゲートＴＧの水平部分ＴＧｂの配置を工夫することにより、垂直部分ＴＧａの位置に比べて、貫通電極ＴＧＶのＨ方向の位置が貫通電極１２０Ｅ，１２１ＥのＨ方向の位置に近づくように配置されている（図７Ａ，図９）。例えば、貫通電極ＴＧＶは、Ｈ方向において、貫通電極１２０Ｅ，１２０Ｅと略同じ位置に配置されている。これにより、Ｖ方向に延在する絶縁領域２１２に、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶをまとめて設けることができる。別の配置例として、垂直部分ＴＧａに重畳する領域のみに水平部分ＴＧｂを設けることも考え得る。この場合には、垂直部分ＴＧａの略直上に貫通電極ＴＧＶが形成され、例えば、各画素５４１のＨ方向およびＶ方向の略中央部に貫通電極ＴＧＶが配置される。このとき、貫通電極ＴＧＶのＨ方向の位置と貫通電極１２０Ｅ，１２１ＥのＨ方向の位置とが大きくずれる。貫通電極ＴＧＶおよび貫通電極１２０Ｅ，１２１Ｅの周囲には、近接する半導体層２００Ｓから電気的に絶縁するため、例えば、絶縁領域２１２を設ける。貫通電極ＴＧＶのＨ方向の位置と貫通電極１２０Ｅ，１２１ＥのＨ方向の位置とが大きく離れる場合には、貫通電極１２０Ｅ，１２１Ｅ，ＴＧＶ各々の周囲に絶縁領域２１２を独立して設けることが必要となる。これにより、半導体層２００Ｓが細かく分断されることになる。これに比べ、Ｖ方向に延在する絶縁領域２１２に、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶをまとめて配置するレイアウトは、半導体層２００ＳのＨ方向の大きさを大きくすることができる。よって、半導体層２００Ｓにおける半導体素子形成領域の面積を大きく確保することができる。これにより、例えば、増幅トランジスタＡＭＰのサイズを大きくし、ノイズを抑えることが可能となる。

【0077】

画素共有ユニット５３９は、図４を参照して説明したように、複数の画素５４１のそれぞれに設けられたフローティングディフュージョンＦＤの間を電気的に接続し、これら複数の画素５４１が１つの画素回路２１０を共有する構造を有している。そして、前記フローティングディフュージョンＦＤ間の電気的接続は、第１基板１００に設けられたパッド部１２０によってなされている（図６、図７Ｂ）。第１基板１００に設けられた電気的接続部（パッド部１２０）と第２基板２００に設けられた画素回路２１０は、１つの貫通電極１２０Ｅを介して電気的に接続されている。別の構造例として、フローティングディフュージョンＦＤ間の電気的接続部を第２基板２００に設けることも考え得る。この場合、画素共有ユニット５３９には、フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４各々に接続される４つの貫通電極が設けられる。したがって、第２基板２００において、半導体層２００Ｓを貫通する貫通電極の数が増え、これら貫通電極の周囲を絶縁する絶縁領域２１２が大きくなる。これに比べ、第１基板１００にパッド部１２０を設ける構造（図６，図７Ｂ）は、貫通電極の数を減らし、絶縁領域２１２を小さくすることができる。よって、半導体層２００Ｓにおける半導体素子形成領域の面積を大きく確保することができる。これにより、例えば、増幅トランジスタＡＭＰのサイズを大きくし、ノイズを抑えることが可能となる。

【0078】

素子分離領域２１３は、半導体層２００Ｓの表面側に設けられている。素子分離領域２１３は、ＳＴＩ（Shallow Trench Isolation）構造を有している。この素子分離領域２１３では、半導体層２００Ｓが厚み方向（第２基板２００の主面に対して垂直方向）に掘り込まれており、この掘り込みに絶縁膜が埋め込まれている。この絶縁膜は、例えば、酸化シリコンにより構成されている。素子分離領域２１３は、画素回路２１０を構成する複数のトランジスタ間を、画素回路２１０のレイアウトに応じて素子分離するものである。素子分離領域２１３の下方（半導体層２００Ｓの深部）には、半導体層２００Ｓ（具体的には、ウェル領域２１１）が延在している。

【0079】

ここで、図７Ａ，図７Ｂおよび図８を参照して、第１基板１００での画素共有ユニット５３９の外形形状（基板平面方向の外形形状）と、第２基板２００での画素共有ユニット５３９の外形形状との違いを説明する。

【0080】

撮像装置１では、第１基板１００および第２基板２００の両方にわたり、画素共有ユニット５３９が設けられている。例えば、第１基板１００に設けられた画素共有ユニット５３９の外形形状と、第２基板２００に設けられた画素共有ユニット５３９の外形形状とは互いに異なっている。

【0081】

図７Ａ，図７Ｂでは、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの外形線を一点鎖線で表し、画素共有ユニット５３９の外形形状を太線で表している。例えば、第１基板１００の画素共有ユニット５３９は、Ｈ方向に隣接して配置された２つの画素５４１（画素５４１Ａ，５４１Ｂ）と、これにＶ方向に隣接して配置された２つの画素５４１（画素５４１Ｃ，５４１Ｄ）により構成されている。即ち、第１基板１００の画素共有ユニット５３９は、隣接する２行×２列の４つの画素５４１により構成されており、第１基板１００の画素共有ユニット５３９は、略正方形の外形形状を有している。画素アレイ部５４０では、このような画素共有ユニット５３９が、Ｈ方向へ２画素ピッチ（画素５４１の２個分に相当するピッチ）、かつ、Ｖ方向へ２画素ピッチ（画素５４１の２個分に相当するピッチ）、で隣接して配列されている。

【0082】

図８および図９では、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの外形線を一点鎖線で表し、画素共有ユニット５３９の外形形状を太線で表している。例えば、第２基板２００の画素共有ユニット５３９の外形形状は、Ｈ方向において第１基板１００の画素共有ユニット５３９よりも小さく、Ｖ方向において第１基板１００の画素共有ユニット５３９よりも大きくなっている。例えば、第２基板２００の画素共有ユニット５３９は、Ｈ方向には画素１個分に相当する大きさ（領域）で形成され、Ｖ方向には、画素４個分に相当する大きさで形成されている。即ち、第２基板２００の画素共有ユニット５３９は、隣接する１行×４列に配列された画素に相当する大きさで形成されており、第２基板２００の画素共有ユニット５３９は、略長方形の外形形状を有している。

【0083】

例えば、各画素回路２１０では、選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧがこの順にＶ方向に並んで配置されている（図８）。各画素回路２１０の外形形状を、上記のように、略長方形状に設けることにより、一方向（図８ではＶ方向）に４つのトランジスタ（選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧ）を並べて配置することができる。これにより、増幅トランジスタＡＭＰのドレインと、リセットトランジスタＲＳＴのドレインとを一の拡散領域（電源線ＶＤＤに接続される拡散領域）で共有することができる。例えば、各画素回路２１０の形成領域を略正方形状に設けることも可能である（後述の図２１参照）。この場合には、一方向に沿って２つのトランジスタが配置され、増幅トランジスタＡＭＰのドレインと、リセットトランジスタＲＳＴのドレインとを一の拡散領域で共有することが困難となる。よって、画素回路２１０の形成領域を略長方形状に設けることにより、４つのトランジスタを近接して配置しやすくなり、画素回路２１０の形成領域を小さくすることができる。即ち、画素の微細化を行うことができる。また、画素回路２１０の形成領域を小さくすることが不要であるときには、増幅トランジスタＡＭＰの形成領域を大きくし、ノイズを抑えることが可能となる。

【0084】

例えば、半導体層２００Ｓの表面近傍には、選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧに加えて、基準電位線ＶＳＳに接続されるＶＳＳコンタクト領域２１８が設けられている。ＶＳＳコンタクト領域２１８は、例えば、ｐ型半導体領域により構成されている。ＶＳＳコンタクト領域２１８は、配線層２００Ｔの配線および貫通電極１２１Ｅを介して第１基板１００（半導体層１００Ｓ）のＶＳＳコンタクト領域１１８に電気的に接続されている。このＶＳＳコンタクト領域２１８は、例えば、素子分離領域２１３を間にして、ＦＤ変換ゲイン切替トランジスタＦＤＧのソースと隣り合う位置に設けられている（図８）。

【0085】

次に、図７Ｂおよび図８を参照して、第１基板１００に設けられた画素共有ユニット５３９と第２基板２００に設けられた画素共有ユニット５３９との位置関係を説明する。例えば、第１基板１００のＶ方向に並ぶ２つの画素共有ユニット５３９のうち、一方（例えば図７Ｂの紙面上側）の画素共有ユニット５３９は、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９のうちの一方（例えば、図８の紙面左側）の画素共有ユニット５３９に接続されている。例えば、第１基板１００のＶ方向に並ぶ２つの画素共有ユニット５３９のうち、他方（例えば図７Ｂの紙面下側）の画素共有ユニット５３９は、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９のうちの他方（例えば、図８の紙面右側）の画素共有ユニット５３９に接続されている。

【0086】

例えば、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９では、一方の画素共有ユニット５３９の内部レイアウト（トランジスタ等の配置）が、他方の画素共有ユニット５３９の内部レイアウトをＶ方向およびＨ方向に反転させたレイアウトに略等しくなっている。以下、このレイアウトによって得られる効果を説明する。

【0087】

第１基板１００のＶ方向に並ぶ２つの画素共有ユニット５３９では、各々のパッド部１２０が、画素共有ユニット５３９の外形形状の中央部、即ち、画素共有ユニット５３９のＶ方向およびＨ方向の中央部に配置される（図７Ｂ）。一方、第２基板２００の画素共有ユニット５３９は、上記のように、Ｖ方向に長い略長方形の外形形状を有しているので、例えば、パッド部１２０に接続される増幅トランジスタＡＭＰは、画素共有ユニット５３９のＶ方向の中央から紙面上方にずれた位置に配置されている。例えば、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９の内部レイアウトが同じであるとき、一方の画素共有ユニット５３９の増幅トランジスタＡＭＰと、パッド部１２０（例えば、図７の紙面上側の画素共有ユニット５３９のパッド部１２０）との距離は比較的短くなる。しかし、他方の画素共有ユニット５３９の増幅トランジスタＡＭＰと、パッド部１２０（例えば、図７の紙面下側の画素共有ユニット５３９のパッド部１２０）との距離が長くなる。このため、この増幅トランジスタＡＭＰとパッド部１２０との接続に要する配線の面積が大きくなり、画素共有ユニット５３９の配線レイアウトが複雑になるおそれがある。このことは、撮像装置１の微細化に影響を及ぼす可能性がある。

【0088】

これに対して、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９で、互いの内部レイアウトを少なくともＶ方向に反転させることにより、これら２つの画素共有ユニット５３９の両方の増幅トランジスタＡＭＰとパッド部１２０との距離を短くすることができる。したがって、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９の内部レイアウトを同じにした構成と比べて、撮像装置１の微細化を行いやすくなる。なお、第２基板２００の複数の画素共有ユニット５３９各々の平面レイアウトは、図８に記載の範囲では左右対称であるが、後述する図９に記載の第１配線層Ｗ１のレイアウトまで含めると、左右非対称のものとなる。

【0089】

また、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９の内部レイアウトは、互いに、Ｈ方向にも反転されていることが好ましい。以下、この理由について説明する。図９に示したように、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９はそれぞれ、第１基板１００のパッド部１２０，１２１に接続されている。例えば、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９のＨ方向の中央部（Ｈ方向に並ぶ２つの画素共有ユニット５３９の間）にパッド部１２０，１２１が配置されている。したがって、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９の内部レイアウトを、互いに、Ｈ方向にも反転させることにより、第２基板２００の複数の画素共有ユニット５３９それぞれとパッド部１２０，１２１との距離を小さくすることができる。即ち、撮像装置１の微細化を更に行いやすくなる。

【0090】

また、第２基板２００の画素共有ユニット５３９の外形線の位置は、第１基板１００の画素共有ユニット５３９のいずれかの外形線の位置に揃っていなくてもよい。例えば、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９のうち、一方（例えば図９の紙面左側）の画素共有ユニット５３９では、Ｖ方向の一方（例えば図９の紙面上側）の外形線が、対応する第１基板１００の画素共有ユニット５３９（例えば図７Ｂの紙面上側）のＶ方向の一方の外形線の外側に配置されている。また、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９のうち、他方（例えば図９の紙面右側）の画素共有ユニット５３９では、Ｖ方向の他方（例えば図９の紙面下側）の外形線が、対応する第１基板１００の画素共有ユニット５３９（例えば図７Ｂの紙面下側）のＶ方向の他方の外形線の外側に配置されている。このように、第２基板２００の画素共有ユニット５３９と、第１基板１００の画素共有ユニット５３９とを互いに配置することにより、増幅トランジスタＡＭＰとパッド部１２０との距離を短くすることが可能となる。したがって、撮像装置１の微細化を行いやすくなる。

【0091】

また、第２基板２００の複数の画素共有ユニット５３９の間で、互いの外形線の位置は揃っていなくてもよい。例えば、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９は、Ｖ方向の外形線の位置がずれて配置されている。これにより、増幅トランジスタＡＭＰとパッド部１２０との距離を短くすることが可能となる。したがって、撮像装置１の微細化を行いやすくなる。

【0092】

図７Ｂおよび図９を参照して、画素アレイ部５４０での画素共有ユニット５３９の繰り返し配置について説明する。第１基板１００の画素共有ユニット５３９は、Ｈ方向に２つ分の画素５４１の大きさ、およびＶ方向に２つ分の画素５４１の大きさを有している（図７Ｂ）。例えば、第１基板１００の画素アレイ部５４０では、この４つの画素５４１に相当する大きさの画素共有ユニット５３９が、Ｈ方向へ２画素ピッチ（画素５４１の２つ分に相当するピッチ）、かつ、Ｖ方向へ２画素ピッチ（画素５４１の２つ分に相当するピッチ）、で隣接して繰り返し配列されている。あるいは、第１基板１００の画素アレイ部５４０に、画素共有ユニット５３９がＶ方向に２つ隣接して配置された一対の画素共有ユニット５３９が設けられていてもよい。第１基板１００の画素アレイ部５４０では、例えば、この一対の画素共有ユニット５３９が、Ｈ方向へ２画素ピッチ（画素５４１の２つ分に相当するピッチ）、かつ、Ｖ方向へ４画素ピッチ（画素５４１の４つ分に相当するピッチ）、で隣接して繰り返し配列している。第２基板２００の画素共有ユニット５３９は、Ｈ方向に１つ分の画素５４１の大きさ、およびＶ方向に４つ分の画素５４１の大きさを有している（図９）。例えば、第２基板２００の画素アレイ部５４０には、この４つの画素５４１に相当する大きさの画素共有ユニット５３９を２つ含む、一対の画素共有ユニット５３９が設けられている。この画素共有ユニット５３９は、Ｈ方向に隣接して配置され、かつ、Ｖ方向にはずらして配置されている。第２基板２００の画素アレイ部５４０では、例えば、この一対の画素共有ユニット５３９が、Ｈ方向へ２画素ピッチ（画素５４１の２個分に相当するピッチ）、かつ、Ｖ方向へ４画素ピッチ（画素５４１の４個分に相当するピッチ）、で隙間なく隣接して繰り返し配列されている。このような画素共有ユニット５３９の繰り返し配置により、画素共有ユニット５３９を隙間なく配置することが可能となる。したがって、撮像装置１の微細化を行いやすくなる。

【0093】

増幅トランジスタＡＭＰは、例えば、Ｆｉｎ型等の三次元構造を有していることが好ましい（図６）。これにより、実効のゲート幅の大きさが大きくなり、ノイズを抑えることが可能となる。選択トランジスタＳＥＬ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧは、例えば、プレーナー構造を有している。増幅トランジスタＡＭＰがプレーナー構造を有していてもよい。あるいは、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴまたはＦＤ変換ゲイン切替トランジスタＦＤＧが、三次元構造を有していてもよい。

【0094】

配線層２００Ｔは、例えば、パッシベーション膜２２１、層間絶縁膜２２２および複数の配線（第１配線層Ｗ１，第２配線層Ｗ２，第３配線層Ｗ３，第４配線層Ｗ４）を含んでいる。パッシベーション膜２２１は、例えば、半導体層２００Ｓの表面に接しており、半導体層２００Ｓの表面全面を覆っている。このパッシベーション膜２２１は、選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧ各々のゲート電極を覆っている。層間絶縁膜２２２は、パッシベーション膜２２１と第３基板３００との間に設けられている。この層間絶縁膜２２２により、複数の配線（第１配線層Ｗ１，第２配線層Ｗ２，第３配線層Ｗ３，第４配線層Ｗ４）が分離されている。層間絶縁膜２２２は、例えば、酸化シリコンにより構成されている。

【0095】

配線層２００Ｔには、例えば、半導体層２００Ｓ側から、第１配線層Ｗ１、第２配線層Ｗ２、第３配線層Ｗ３、第４配線層Ｗ４およびコンタクト部２０１，２０２がこの順に設けられ、これらが互いに層間絶縁膜２２２により絶縁されている。層間絶縁膜２２２には、第１配線層Ｗ１、第２配線層Ｗ２、第３配線層Ｗ３または第４配線層Ｗ４と、これらの下層とを接続する接続部が複数設けられている。接続部は、層間絶縁膜２２２に設けた接続孔に、導電材料を埋設した部分である。例えば、層間絶縁膜２２２には、第１配線層Ｗ１と半導体層２００ＳのＶＳＳコンタクト領域２１８とを接続する接続部２１８Ｖが設けられている。例えば、このような第２基板２００の素子同士を接続する接続部の孔径は、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶの孔径と異なっている。具体的には、第２基板２００の素子同士を接続する接続孔の孔径は、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶの孔径よりも小さくなっていることが好ましい。以下、この理由について説明する。配線層２００Ｔ内に設けられた接続部（接続部２１８Ｖ等）の深さは、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶの深さよりも小さい。このため接続部は、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶに比べて、容易に接続孔へ導電材を埋めることができる。この接続部の孔径を、貫通電極１２０Ｅ，１２１Ｅおよび貫通電極ＴＧＶの孔径よりも小さくすることにより、撮像装置１の微細化を行いやすくなる。

【0096】

例えば、第１配線層Ｗ１により、貫通電極１２０Ｅと増幅トランジスタＡＭＰのゲートおよびＦＤ変換ゲイン切替トランジスタＦＤＧのソース（具体的にはＦＤ変換ゲイン切替トランジスタＦＤＧのソースに達する接続孔）とが接続されている。第１配線層Ｗ１は、例えば、貫通電極１２１Ｅと接続部２１８Ｖとを接続しており、これにより、半導体層２００ＳのＶＳＳコンタクト領域２１８と半導体層１００ＳのＶＳＳコンタクト領域１１８とが電気的に接続される。

【0097】

次に、図１０～図１２を用いて、配線層２００Ｔの平面構成について説明する。図１０は、第１配線層Ｗ１および第２配線層Ｗ２の平面構成の一例を表したものである。図１１は、第２配線層Ｗ２および第３配線層Ｗ３の平面構成の一例を表したものである。図１２は、第３配線層Ｗ３および第４配線層Ｗ４の平面構成の一例を表したものである。

【0098】

例えば、第３配線層Ｗ３は、Ｈ方向（行方向）に延在する配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４，ＳＥＬＬ，ＲＳＴＬ，ＦＤＧＬを含んでいる（図１１）。これらの配線は、図４を参照して説明した複数の行駆動信号線５４２に該当する。配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４は各々、転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４に駆動信号を送るためのものである。配線ＴＲＧ１，ＴＲＧ２，ＴＲＧ３，ＴＲＧ４は各々、第２配線層Ｗ２、第１配線層Ｗ１および貫通電極１２０Ｅを介して転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４に接続されている。配線ＳＥＬＬは選択トランジスタＳＥＬのゲートに、配線ＲＳＴＬはリセットトランジスタＲＳＴのゲートに、配線ＦＤＧＬは、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲートに各々駆動信号を送るためのものである。配線ＳＥＬＬ，ＲＳＴＬ，ＦＤＧＬは各々、第２配線層Ｗ２、第１配線層Ｗ１および接続部を介して、選択トランジスタＳＥＬ，リセットトランジスタＲＳＴ，ＦＤ変換ゲイン切替トランジスタＦＤＧ各々のゲートに接続されている。

【0099】

例えば、第４配線層Ｗ４は、Ｖ方向（列方向）に延在する電源線ＶＤＤ、基準電位線ＶＳＳおよび垂直信号線５４３を含んでいる（図１２）。電源線ＶＤＤは、第３配線層Ｗ３、第２配線層Ｗ２、第１配線層Ｗ１および接続部を介して増幅トランジスタＡＭＰのドレインおよびリセットトランジスタＲＳＴのドレインに接続されている。基準電位線ＶＳＳは、第３配線層Ｗ３、第２配線層Ｗ２、第１配線層Ｗ１および接続部２１８Ｖを介してＶＳＳコンタクト領域２１８に接続されている。また、基準電位線ＶＳＳは、第３配線層Ｗ３、第２配線層Ｗ２、第１配線層Ｗ１、貫通電極１２１Ｅおよびパッド部１２１を介して第１基板１００のＶＳＳコンタクト領域１１８に接続されている。垂直信号線５４３は、第３配線層Ｗ３、第２配線層Ｗ２、第１配線層Ｗ１および接続部を介して選択トランジスタＳＥＬのソース（Ｖｏｕｔ）に接続されている。

【0100】

コンタクト部２０１，２０２は、平面視で画素アレイ部５４０に重なる位置に設けられていてもよく（例えば、図３）、あるいは、画素アレイ部５４０の外側の周辺部５４０Ｂに設けられていてもよい（例えば、図６）。コンタクト部２０１，２０２は、第２基板２００の表面（配線層２００Ｔ側の面）に設けられている。コンタクト部２０１，２０２は、例えば、Ｃｕ（銅）およびＡｌ（アルミニウム）などの金属により構成されている。コンタクト部２０１，２０２は、配線層２００Ｔの表面（第３基板３００側の面）に露出している。コンタクト部２０１，２０２は、第２基板２００と第３基板３００との電気的な接続および、第２基板２００と第３基板３００との貼り合わせに用いられる。

【0101】

図６には、第２基板２００の周辺部５４０Ｂに周辺回路を設けた例を図示した。この周辺回路は、行駆動部５２０の一部または列信号処理部５５０の一部等を含んでいてもよい。また、図３に記載のように、第２基板２００の周辺部５４０Ｂには周辺回路を配置せず、接続孔部Ｈ１，Ｈ２を画素アレイ部５４０の近傍に配置するようにしてもよい。

【0102】

第３基板３００は、例えば、第２基板２００側から配線層３００Ｔおよび半導体層３００Ｓをこの順に有している。例えば、半導体層３００Ｓの表面は、第２基板２００側に設けられている。半導体層３００Ｓは、シリコン基板で構成されている。この半導体層３００Ｓの表面側の部分には、回路が設けられている。具体的には、半導体層３００Ｓの表面側の部分には、例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂのうちの少なくとも一部が設けられている。半導体層３００Ｓと第２基板２００との間に設けられた配線層３００Ｔは、例えば、層間絶縁膜と、この層間絶縁膜により分離された複数の配線層と、コンタクト部３０１，３０２とを含んでいる。コンタクト部３０１，３０２は、配線層３００Ｔの表面（第２基板２００側の面）に露出されており、コンタクト部３０１は第２基板２００のコンタクト部２０１に、コンタクト部３０２は第２基板２００のコンタクト部２０２に各々接している。コンタクト部３０１，３０２は、半導体層３００Ｓに形成された回路（例えば、入力部５１０Ａ、行駆動部５２０、タイミング制御部５３０、列信号処理部５５０、画像信号処理部５６０および出力部５１０Ｂの少なくともいずれか）に電気的に接続されている。コンタクト部３０１，３０２は、例えば、Ｃｕ（銅）およびアルミニウム（Ａｌ）等の金属により構成されている。例えば、接続孔部Ｈ１を介して外部端子ＴＡが入力部５１０Ａに接続されており、接続孔部Ｈ２を介して外部端子ＴＢが出力部５１０Ｂに接続されている。

【0103】

ここで、撮像装置１の特徴について説明する。

【0104】

一般に、撮像装置は、主な構成として、フォトダイオードと画素回路とからなる。ここで、フォトダイオードの面積を大きくすると光電変換の結果発生する電荷が増加し、その結果画素信号のシグナル／ノイズ比（Ｓ／Ｎ比）が改善し、撮像装置はよりよい画像データ（画像情報）を出力することができる。一方、画素回路に含まれるトランジスタのサイズ（特に増幅トランジスタのサイズ）を大きくすると、画素回路で発生するノイズが減少し、その結果撮像信号のＳ／Ｎ比が改善し、撮像装置はよりよい画像データ（画像情報）を出力することができる。

【0105】

しかし、フォトダイオードと画素回路とを同一の半導体基板に設けた撮像装置において、半導体基板の限られた面積の中でフォトダイオードの面積を大きくすると、画素回路に備わるトランジスタのサイズが小さくなってしまうことが考えられる。また、画素回路に備わるトランジスタのサイズを大きくすると、フォトダイオードの面積が小さくなってしまうことが考えられる。

【0106】

これらの課題を解決するために、例えば、本実施の形態の撮像装置１は、複数の画素５４１が１つの画素回路２１０を共有し、かつ、共有した画素回路２１０をフォトダイオードＰＤに重畳して配置する構造を用いる。これにより、半導体基板の限られた面積の中で、フォトダイオードＰＤの面積をできるだけ大きくすることと、画素回路２１０に備わるトランジスタのサイズをできるだけ大きくすることとを実現することができる。これにより、画素信号のＳ／Ｎ比を改善し、撮像装置１がよりよい画像データ（画像情報）を出力することができる。

【0107】

複数の画素５４１が１つの画素回路２１０を共有し、これをフォトダイオードＰＤに重畳して配置する構造を実現する際、複数の画素５４１各々のフローティングディフュージョンＦＤから１つの画素回路２１０に接続される複数の配線が延在する。画素回路２１０を形成する第２基板２００の面積を大きく確保するためには、例えばこれらの延在する複数の配線の間を相互に接続し、１つにまとめる接続配線を形成することができる。ＶＳＳコンタクト領域１１８から延在する複数の配線についても同様に、延在する複数の配線の間を相互に接続し、１つにまとめる接続配線を形成することができる。

【0108】

例えば、複数の画素５４１各々のフローティングディフュージョンＦＤから延在する複数の配線の間を相互に接続する接続配線を、画素回路２１０を形成する第２基板２００において形成すると、画素回路２１０に含まれるトランジスタを形成する面積が小さくなってしまうことが考えられる。同様に、複数の画素５４１各々のＶＳＳコンタクト領域１１８から延在する複数の配線の間を相互接続して１つにまとめる接続配線を、画素回路２１０を形成する第２基板２００に形成すると、これにより画素回路２１０に含まれるトランジスタを形成する面積が小さくなってしまうことが考えられる。

【0109】

これらの課題を解決するために、例えば本実施の形態の撮像装置１は、複数の画素５４１が１つの画素回路２１０を共有し、かつ、共有した画素回路２１０をフォトダイオードＰＤに重畳して配置する構造であって、前記複数の画素５４１各々のフローティングディフュージョンＦＤの間を相互に接続して１つにまとめる接続配線と、前記複数の画素５４１のそれぞれに備わるＶＳＳコンタクト領域１１８の間を相互に接続して１つにまとめる接続配線と、を第１基板１００に設けた構造を備えることができる。

【0110】

ここで、前記複数の画素５４１各々のフローティングディフュージョンＦＤの間を相互に接続して１つにまとめる接続配線と、前記複数の画素５４１各々のＶＳＳコンタクト領域１１８の間を相互に接続して１つにまとめる接続配線とを、第１基板１００に設けるための製造方法として、先に述べた第２の製造方法を用いると、例えば、第１基板１００および第２基板２００各々の構成に応じて適切なプロセスを用いて製造することができ、高品質、高性能な撮像装置を製造することができる。また、容易なプロセスで第１基板１００および第２基板２００の接続配線を形成することができる。具体的には、上記第２の製造方法を用いる場合、第１基板１００と第２基板２００の貼り合せ境界面となる第１基板１００の表面と第２基板２００の表面とに、フローティングディフュージョンＦＤに接続する電極とＶＳＳコンタクト領域１１８に接続する電極とをそれぞれ設ける。さらに、第１基板１００と第２基板２００を貼り合せた際にこれら２つの基板表面に設けた電極間で位置ずれが発生してもこれら２つの基板表面に形成した電極同士が接触するように、これら２つの基板表面に形成する電極を大きくすることが好ましい。この場合、撮像装置１に備わる各画素の限られた面積の中に上記電極を配置することが難しくなってしまうことが考えられる。

【0111】

第１基板１００と第２基板２００の貼り合せ境界面に大きな電極が必要となる課題を解決するために、例えば本実施の形態の撮像装置１は、複数の画素５４１が１つの画素回路２１０を共有し、かつ、共有した画素回路２１０をフォトダイオードＰＤに重畳して配置する製造方法として、先に述べた第１の製造方法を用いることができる。これにより、第１基板１００および第２基板２００各々に形成される素子同士の位置合わせが容易になり、高品質、高性能な撮像装置を製造することができる。さらに、この製造方法を用いることによって生じる固有の構造を備えることができる。すなわち、第１基板１００の半導体層１００Ｓと配線層１００Ｔと第２基板２００の半導体層２００Ｓと配線層２００Ｔをこの順で積層した構造、言い換えれば、第１基板１００と第２基板２００をフェイストゥーバックで積層した構造を備え、かつ、第２基板２００の半導体層２００Ｓの表面側から、半導体層２００Ｓと第１基板１００の配線層１００Ｔを貫通して、第１基板１００の半導体層１００Ｓの表面へと至る、貫通電極１２０Ｅ，１２１Ｅを備える。

【0112】

前記複数の画素５４１各々のフローティングディフュージョンＦＤの間を相互に接続して１つにまとめる接続配線と、前記複数の画素５４１各々のＶＳＳコンタクト領域１１８の間を相互に接続して１つにまとめる接続配線と、を第１基板１００に設けた構造において、この構造と第２基板２００とを前記第１の製造方法を用いて積層し第２基板２００に画素回路２１０を形成すると、画素回路２１０に備わる能動素子を形成する際に必要となる加熱処理の影響が、第１基板１００に形成した上記接続配線に及んでしまう可能性がある。

【0113】

そこで、上記接続配線に対して、上記能動素子を形成する際の加熱処理の影響が及んでしまう課題を解決するために、本実施の形態の撮像装置１は、前記複数の画素５４１各々のフローティングディフュージョンＦＤ同士を相互に接続して１つにまとめる接続配線と、前記複数の画素５４１各々のＶＳＳコンタクト領域１１８の間を相互に接続して１つにまとめる接続配線と、に耐熱性の高い導電材料を用いることが望ましい。具体的には、耐熱性の高い導電材料は、第２基板２００の配線層２００Ｔに含まれる配線材の少なくとも一部よりも、融点の高い材料を用いることができる。

【0114】

このように、例えば本実施の形態の撮像装置１は、（１）第１基板１００と第２基板２００をフェイストゥーバックで積層した構造（具体的には、第１基板１００の半導体層１００Ｓと配線層１００Ｔと第２基板２００の半導体層２００Ｓと配線層２００Ｔをこの順で積層する構造）と、（２）第２基板２００の半導体層２００Ｓの表面側から、半導体層２００Ｓと第１基板１００の配線層１００Ｔを貫通して、第１基板１００の半導体層１００Ｓの表面へと至る、貫通電極１２０Ｅ，１２１Ｅを設けた構造と、（３）複数の画素５４１のそれぞれに備わるフローティングディフュージョンＦＤの間を相互に接続して１つにまとめる接続配線と、複数の画素５４１のそれぞれに備わるＶＳＳコンタクト領域１１８の間を相互に接続して１つにまとめる接続配線と、を耐熱性の高い導電材料で形成した構造と、を備えることで、第１基板１００と第２基板２００との界面に大きな電極を備えることなく、第１基板１００に、複数の画素５４１のそれぞれに備わるフローティングディフュージョンＦＤの間を相互に接続して１つにまとめる接続配線と、複数の画素５４１のそれぞれに備わるＶＳＳコンタクト領域１１８の間を相互に接続して１つにまとめる接続配線と、を設けることを可能としている。

【0115】

［撮像装置１の動作］
次に、図１３および図１４を用いて撮像装置１の動作について説明する。図１３および図１４は、図３に各信号の経路を表す矢印を追記したものである。図１３は、外部から撮像装置１に入力される入力信号と、電源電位および基準電位の経路を矢印で表したものである。図１４は、撮像装置１から外部に出力される画素信号の信号経路を矢印で表している。例えば、入力部５１０Ａを介して撮像装置１に入力された入力信号（例えば、画素クロックおよび同期信号）は、第３基板３００の行駆動部５２０へ伝送され、行駆動部５２０で行駆動信号が作り出される。この行駆動信号は、コンタクト部３０１，２０１を介して第２基板２００に送られる。更に、この行駆動信号は、配線層２００Ｔ内の行駆動信号線５４２を介して、画素アレイ部５４０の画素共有ユニット５３９各々に到達する。第２基板２００の画素共有ユニット５３９に到達した行駆動信号のうち、転送ゲートＴＧ以外の駆動信号は画素回路２１０に入力されて、画素回路２１０に含まれる各トランジスタが駆動される。転送ゲートＴＧの駆動信号は貫通電極ＴＧＶを介して第１基板１００の転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４に入力され、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄが駆動される（図１３）。また、撮像装置１の外部から、第３基板３００の入力部５１０Ａ（入力端子５１１）に供給された電源電位および基準電位は、コンタクト部３０１，２０１を介して第２基板２００に送られ、配線層２００Ｔ内の配線を介して、画素共有ユニット５３９各々の画素回路２１０に供給される。基準電位は、さらに貫通電極１２１Ｅを介して、第１基板１００の画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄへも供給される。一方、第１基板１００の画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄで光電変換された画素信号は、貫通電極１２０Ｅを介して画素共有ユニット５３９毎に第２基板２００の画素回路２１０に送られる。この画素信号に基づく画素信号は、画素回路２１０から垂直信号線５４３およびコンタクト部２０２，３０２を介して第３基板３００に送られる。この画素信号は、第３基板３００の列信号処理部５５０および画像信号処理部５６０で処理された後、出力部５１０Ｂを介して外部に出力される。

【0116】

［効果］
本実施の形態では、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ（画素共有ユニット５３９）と画素回路２１０とが互いに異なる基板（第１基板１００および第２基板２００）に設けられている。これにより、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄおよび画素回路２１０を同一基板に形成した場合と比べて、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄおよび画素回路２１０の面積を拡大することができる。その結果、光電変換により得られる画素信号の量を増大させ、かつ、画素回路２１０のトランジスタノイズを低減することが可能となる。これらにより、画素信号のシグナル／ノイズ比を改善して、撮像装置１は、よりよい画素データ（画像情報）を出力することが可能となる。また、撮像装置１の微細化（言い換えれば、画素サイズの縮小および撮像装置１の小型化）が可能となる。撮像装置１は、画素サイズの縮小により、単位面積当たりの画素数を増加させることができ、高画質の画像を出力することができる。

【0117】

また、撮像装置１では、第１基板１００および第２基板２００が、絶縁領域２１２に設けられた貫通電極１２０Ｅ，１２１Ｅによって互いに電気的に接続されている。例えば、第１基板１００と第２基板２００とをパッド電極同士の接合により接続する方法や、半導体層を貫通する貫通配線（例えばＴＳＶ（Thorough Si Via））により接続する方法も考え得る。このような方法に比べて、絶縁領域２１２に貫通電極１２０Ｅ，１２１Ｅを設けることにより、第１基板１００および第２基板２００の接続に要する面積を小さくすることができる。これにより、画素サイズを縮小し、撮像装置１をより小型化することができる。また、１画素あたりの面積の更なる微細化により、解像度をより高くすることができる。チップサイズの小型化が不要なときには、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄおよび画素回路２１０の形成領域を拡大することができる。その結果、光電変換により得られる画素信号の量を増大させ、かつ、画素回路２１０に備わるトランジスタのノイズを低減することが可能となる。これにより、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0118】

また、撮像装置１では、画素回路２１０と列信号処理部５５０および画像信号処理部５６０とが互いに異なる基板（第２基板２００および第３基板３００）に設けられている。これにより、画素回路２１０と列信号処理部５５０および画像信号処理部５６０とを同一基板に形成した場合と比べて、画素回路２１０の面積と、列信号処理部５５０および画像信号処理部５６０の面積とを拡大することができる。これにより、列信号処理部５５０で生じるノイズを低減したり、画像信号処理部５６０により高度な画像処理回路を搭載することが可能となる。よって、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0119】

また、撮像装置１では、画素アレイ部５４０が、第１基板１００および第２基板２００に設けられ、かつ、列信号処理部５５０および画像信号処理部５６０が第３基板３００に設けられている。また、第２基板２００と第３基板３００とを接続するコンタクト部２０１，２０２，３０１，３０２は、画素アレイ部５４０の上方に形成されている。このため、コンタクト部２０１，２０２，３０１，３０２は、画素アレイに備わる各種配線からレイアウト上の干渉を受けずに自由にレイアウトにすることが可能となる。これにより、第２基板２００と第３基板３００との電気的な接続に、コンタクト部２０１，２０２，３０１，３０２を用いることが可能となる。コンタクト部２０１，２０２，３０１，３０２を用いることにより、例えば、列信号処理部５５０および画像信号処理部５６０はレイアウトの自由度が高くなる。これにより、列信号処理部５５０で生じるノイズを低減したり、画像信号処理部５６０により高度な画像処理回路を搭載することが可能となる。したがって、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0120】

また、撮像装置１では、画素分離部１１７が半導体層１００Ｓを貫通している。これにより、１画素あたりの面積の微細化によって隣り合う画素（画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ）の距離が近づいた場合であっても、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの間での混色を抑制できる。これにより、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0121】

また、撮像装置１では、画素共有ユニット５３９毎に画素回路２１０が設けられている。これにより、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々に画素回路２１０を設けた場合に比べて、画素回路２１０を構成するトランジスタ（増幅トランジスタＡＭＰ，リセットトランジスタＲＳＴ，選択トランジスタＳＥＬ，ＦＤ変換ゲイン切替トランジスタＦＤＧ）の形成領域を大きくすることが可能となる。例えば、増幅トランジスタＡＭＰの形成領域を大きくすることにより、ノイズを抑えることが可能となる。これにより、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0122】

更に、撮像装置１では、４つの画素（画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ）のフローティングディフュージョンＦＤ（フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３，ＦＤ４）を電気的に接続するパッド部１２０が、第１基板１００に設けられている。これにより、このようなパッド部１２０を第２基板２００に設ける場合に比べて、第１基板１００と第２基板２００とを接続する貫通電極（貫通電極１２０Ｅ）の数を減らすことができる。したがって、絶縁領域２１２を小さくし、画素回路２１０を構成するトランジスタの形成領域（半導体層２００Ｓ）を十分な大きさで確保することができる。これにより、画素回路２１０に備わるトランジスタのノイズを低減することが可能となり、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0123】

以下、上記実施の形態に係る撮像装置１の変形例について説明する。以下の変形例では、上記実施の形態と共通の構成に同一の符号を付して説明する。

【0124】

２．変形例１
図１５～図１９は、上記実施の形態に係る撮像装置１の平面構成の一変形例を表したものである。図１５は、第２基板２００の半導体層２００Ｓの表面近傍の平面構成を模式的に表しており、上記実施の形態で説明した図８に対応する。図１６は、第１配線層Ｗ１と、第１配線層Ｗ１に接続された半導体層２００Ｓおよび第１基板１００の各部の構成を模式的に表しており、上記実施の形態で説明した図９に対応する。図１７は、第１配線層Ｗ１および第２配線層Ｗ２の平面構成の一例を表しており、上記実施の形態で説明した図１０に対応する。図１８は、第２配線層Ｗ２および第３配線層Ｗ３の平面構成の一例を表しており、上記実施の形態で説明した図１１に対応する。図１９は、第３配線層Ｗ３および第４配線層Ｗ４の平面構成の一例を表しており、上記実施の形態で説明した図１２に対応する。

【0125】

本変形例では、図１６に示したように、第２基板２００のＨ方向に並ぶ２つの画素共有ユニット５３９のうち、一方（例えば紙面右側）の画素共有ユニット５３９の内部レイアウトが、他方（例えば紙面左側）の画素共有ユニット５３９の内部レイアウトをＨ方向にのみ反転させた構成となっている。また、一方の画素共有ユニット５３９の外形線と他方の画素共有ユニット５３９の外形線との間のＶ方向のずれが、上記実施の形態で説明したずれ（図９）よりも大きくなっている。このように、Ｖ方向のずれを大きくすることにより、他方の画素共有ユニット５３９の増幅トランジスタＡＭＰと、これに接続されたパッド部１２０（図７に記載のＶ方向に並ぶ２つの画素共有ユニット５３９のうちの他方（紙面下側）のパッド部１２０）との間の距離を小さくすることができる。このようなレイアウトにより、図１５～図１９に記載の撮像装置１の変形例１は、Ｈ方向に並ぶ２つの画素共有ユニット５３９の平面レイアウトを互いにＶ方向に反転させることなく、その面積を、上記実施の形態で説明した第２基板２００の画素共有ユニット５３９の面積と同じにすることができる。なお、第１基板１００の画素共有ユニット５３９の平面レイアウトは、上記実施の形態で説明した平面レイアウト（図７Ａ，図７Ｂ）と同じである。したがって、本変形例の撮像装置１は、上記実施の形態で説明した撮像装置１と同様の効果を得ることができる。第２基板２００の画素共有ユニット５３９の配置は、上記実施の形態および本変形例で説明した配置に限定されるものではない。

【0126】

３．変形例２
図２０～図２５は、上記実施の形態に係る撮像装置１の平面構成の一変形例を表したものである。図２０は、第１基板１００の平面構成を模式的に表しており、上記実施の形態で説明した図７Ａに対応する。図２１は、第２基板２００の半導体層２００Ｓの表面近傍の平面構成を模式的に表しており、上記実施の形態で説明した図８に対応する。図２２は、第１配線層Ｗ１と、第１配線層Ｗ１に接続された半導体層２００Ｓおよび第１基板１００の各部の構成を模式的に表しており、上記実施の形態で説明した図９に対応する。図２３は、第１配線層Ｗ１および第２配線層Ｗ２の平面構成の一例を表しており、上記実施の形態で説明した図１０に対応する。図２４は、第２配線層Ｗ２および第３配線層Ｗ３の平面構成の一例を表しており、上記実施の形態で説明した図１１に対応する。図２５は、第３配線層Ｗ３および第４配線層Ｗ４の平面構成の一例を表しており、上記実施の形態で説明した図１２に対応する。

【0127】

本変形例では、各画素回路２１０の外形が、略正方形の平面形状を有している（図２１等）。この点において、本変形例の撮像装置１の平面構成は、上記実施の形態で説明した撮像装置１の平面構成と異なっている。

【0128】

例えば、第１基板１００の画素共有ユニット５３９は、上記実施の形態で説明したのと同様に、２行×２列の画素領域にわたって形成されており、略正方形の平面形状を有している（図２０）。例えば、各々の画素共有ユニット５３９では、一方の画素列の画素５４１Ａおよび画素５４１Ｃの転送ゲートＴＧ１，ＴＧ３の水平部分ＴＧｂが、垂直部分ＴＧａに重畳する位置からＨ方向において画素共有ユニット５３９の中央部に向かう方向（より具体的には、画素５４１Ａ，５４１Ｃの外縁に向かう方向、かつ画素共有ユニット５３９の中央部に向かう方向）に延在し、他方の画素列の画素５４１Ｂおよび画素５４１Ｄの転送ゲートＴＧ２，ＴＧ４の水平部分ＴＧｂが、垂直部分ＴＧａに重畳する位置からＨ方向において画素共有ユニット５３９の外側に向かう方向（より具体的には、画素５４１Ｂ，５４１Ｄの外縁に向かう方向、かつ画素共有ユニット５３９の外側に向かう方向）に延在している。フローティングディフュージョンＦＤに接続されたパッド部１２０は、画素共有ユニット５３９の中央部（画素共有ユニット５３９のＨ方向およびＶ方向の中央部）に設けられ、ＶＳＳコンタクト領域１１８に接続されたパッド部１２１は、少なくともＨ方向において（図２０ではＨ方向およびＶ方向において）画素共有ユニット５３９の端部に設けられている。

【0129】

別の配置例として、転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４の水平部分ＴＧｂを垂直部分ＴＧａに対向する領域のみに設けることも考え得る。このときには、上記実施の形態で説明したのと同様に、半導体層２００Ｓが細かく分断されやすい。したがって、画素回路２１０のトランジスタを大きく形成することが困難となる。一方、転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４の水平部分ＴＧｂを、上記変形例のように、垂直部分ＴＧａに重畳する位置からＨ方向に延在させると、上記実施の形態で説明したのと同様に、半導体層２００Ｓの幅を大きくすることが可能となる。具体的には、転送ゲートＴＧ１，ＴＧ３に接続された貫通電極ＴＧＶ１，ＴＧＶ３のＨ方向の位置を、貫通電極１２０ＥのＨ方向の位置に近接させて配置し、転送ゲートＴＧ２，ＴＧ４に接続された貫通電極ＴＧＶ２，ＴＧＶ４のＨ方向の位置を、貫通電極１２１ＥのＨ方向の位置に近接して配置することが可能となる（図２２）。これにより、上記実施の形態で説明したのと同様に、Ｖ方向に延在する半導体層２００Ｓの幅（Ｈ方向の大きさ）を大きくすることができる。よって、画素回路２１０のトランジスタのサイズ、特に増幅トランジスタＡＭＰのサイズを大きくすることが可能となる。その結果、画素信号のシグナル／ノイズ比を改善して、撮像装置１はよりよい画素データ（画像情報）を出力することが可能となる。

【0130】

第２基板２００の画素共有ユニット５３９は、例えば、第１基板１００の画素共有ユニット５３９のＨ方向およびＶ方向の大きさと略同じであり、例えば、略２行×２列の画素領域に対応する領域にわたって設けられている。例えば、各画素回路２１０では、Ｖ方向に延在する１の半導体層２００Ｓに選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰがＶ方向に並んで配置され、ＦＤ変換ゲイン切替トランジスタＦＤＧおよびリセットトランジスタＲＳＴがＶ方向に延在する１の半導体層２００Ｓに、Ｖ方向に並んで配置されている。この選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰが設けられた１の半導体層２００Ｓと、ＦＤ変換ゲイン切替トランジスタＦＤＧおよびリセットトランジスタＲＳＴが設けられた１の半導体層２００Ｓとは、絶縁領域２１２を介してＨ方向に並んでいる。この絶縁領域２１２はＶ方向に延在している（図２１）。

【0131】

ここで、第２基板２００の画素共有ユニット５３９の外形について、図２１および図２２を参照して説明する。例えば、図２０に示した第１基板１００の画素共有ユニット５３９は、パッド部１２０のＨ方向の一方（図２２の紙面左側）に設けられた増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬと、パッド部１２０のＨ方向の他方（図２２の紙面右側）に設けられたＦＤ変換ゲイン切替トランジスタＦＤＧおよびリセットトランジスタＲＳＴとに接続されている。この増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、ＦＤ変換ゲイン切替トランジスタＦＤＧおよびリセットトランジスタＲＳＴを含む第２基板２００の画素共有ユニット５３９の外形は、次の４つの外縁により決まる。

【0132】

第１の外縁は、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰを含む半導体層２００ＳのＶ方向の一端（図２２の紙面上側の端）の外縁である。この第１の外縁は、当該画素共有ユニット５３９に含まれる増幅トランジスタＡＭＰと、この画素共有ユニット５３９のＶ方向の一方（図２２の紙面上側）に隣り合う画素共有ユニット５３９に含まれる選択トランジスタＳＥＬとの間に設けられている。より具体的には、第１の外縁は、これら増幅トランジスタＡＭＰと選択トランジスタＳＥＬとの間の素子分離領域２１３のＶ方向の中央部に設けられている。第２の外縁は、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰを含む半導体層２００ＳのＶ方向の他端（図２２の紙面下側の端）の外縁である。この第２の外縁は、当該画素共有ユニット５３９に含まれる選択トランジスタＳＥＬと、この画素共有ユニット５３９のＶ方向の他方（図２２の紙面下側）に隣り合う画素共有ユニット５３９に含まれる増幅トランジスタＡＭＰとの間に設けられている。より具体的には、第２の外縁は、これら選択トランジスタＳＥＬと増幅トランジスタＡＭＰとの間の素子分離領域２１３のＶ方向の中央部に設けられている。第３の外縁は、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧを含む半導体層２００ＳのＶ方向の他端（図２２の紙面下側の端）の外縁である。この第３の外縁は、当該画素共有ユニット５３９に含まれるＦＤ変換ゲイン切替トランジスタＦＤＧと、この画素共有ユニット５３９のＶ方向の他方（図２２の紙面下側）に隣り合う画素共有ユニット５３９に含まれるリセットトランジスタＲＳＴとの間に設けられている。より具体的には、第３の外縁は、これらＦＤ変換ゲイン切替トランジスタＦＤＧとリセットトランジスタＲＳＴとの間の素子分離領域２１３のＶ方向の中央部に設けられている。第４の外縁は、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧを含む半導体層２００ＳのＶ方向の一端（図２２の紙面上側の端）の外縁である。この第４の外縁は、当該画素共有ユニット５３９に含まれるリセットトランジスタＲＳＴと、この画素共有ユニット５３９のＶ方向の一方（図２２の紙面上側）に隣り合う画素共有ユニット５３９に含まれるＦＤ変換ゲイン切替トランジスタＦＤＧ（不図示）との間に設けられている。より具体的には、第４の外縁は、これらリセットトランジスタＲＳＴとＦＤ変換ゲイン切替トランジスタＦＤＧとの間の素子分離領域２１３（不図示）のＶ方向の中央部に設けられている。

【0133】

このような第１，第２，第３，第４の外縁を含む第２基板２００の画素共有ユニット５３９の外形では、第１，第２の外縁に対して、第３，第４の外縁がＶ方向の一方側にずれて配置されている（言い換えればＶ方向の一方側にオフセットされている）。このようなレイアウトを用いることにより、増幅トランジスタＡＭＰのゲートおよびＦＤ変換ゲイン切替トランジスタＦＤＧのソースをともに、パッド部１２０にできるだけ近接して配置することが可能となる。したがって、これらを接続する配線の面積を小さくし、撮像装置１の微細化を行いやすくなる。なおＶＳＳコンタクト領域２１８は、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰを含む半導体層２００Ｓと、リセットトランジスタＲＳＴおよびＦＤ変換ゲイン切替トランジスタＦＤＧを含む半導体層２００Ｓとの間に設けられている。例えば、複数の画素回路２１０は、互いに同じ配置を有している。

【0134】

このような第２基板２００を有する撮像装置１も、上記実施の形態で説明したのと同様の効果が得られる。第２基板２００の画素共有ユニット５３９の配置は、上記実施の形態および本変形例で説明した配置に限定されるものではない。

【0135】

４．変形例３
図２６～図３１は、上記実施の形態に係る撮像装置１の平面構成の一変形例を表したものである。図２６は、第１基板１００の平面構成を模式的に表しており、上記実施の形態で説明した図７Ｂに対応する。図２７は、第２基板２００の半導体層２００Ｓの表面近傍の平面構成を模式的に表しており、上記実施の形態で説明した図８に対応する。図２８は、第１配線層Ｗ１と、第１配線層Ｗ１に接続された半導体層２００Ｓおよび第１基板１００の各部の構成を模式的に表しており、上記実施の形態で説明した図９に対応する。図２９は、第１配線層Ｗ１および第２配線層Ｗ２の平面構成の一例を表しており、上記実施の形態で説明した図１０に対応する。図３０は、第２配線層Ｗ２および第３配線層Ｗ３の平面構成の一例を表しており、上記実施の形態で説明した図１１に対応する。図３１は、第３配線層Ｗ３および第４配線層Ｗ４の平面構成の一例を表しており、上記実施の形態で説明した図１２に対応する。

【0136】

本変形例では、第２基板２００の半導体層２００Ｓが、Ｈ方向に延在している（図２８）。即ち、上記図２１等に示した撮像装置１の平面構成を９０度回転させた構成に略対応している。

【0137】

例えば、第１基板１００の画素共有ユニット５３９は、上記実施の形態で説明したのと同様に、２行×２列の画素領域にわたって形成されており、略正方形の平面形状を有している（図２６）。例えば、各々の画素共有ユニット５３９では、一方の画素行の画素５４１Ａおよび画素５４１Ｂの転送ゲートＴＧ１，ＴＧ２が、Ｖ方向において画素共有ユニット５３９の中央部に向かって延在し、他方の画素行の画素５４１Ｃおよび画素５４１Ｄの転送ゲートＴＧ３，ＴＧ４が、Ｖ方向において画素共有ユニット５３９の外側方向に延在している。フローティングディフュージョンＦＤに接続されたパッド部１２０は、画素共有ユニット５３９の中央部に設けられ、ＶＳＳコンタクト領域１１８に接続されたパッド部１２１は、少なくともＶ方向において（図２６ではＶ方向およびＨ方向において）画素共有ユニット５３９の端部に設けられている。このとき、転送ゲートＴＧ１，ＴＧ２の貫通電極ＴＧＶ１，ＴＧＶ２のＶ方向の位置が貫通電極１２０ＥのＶ方向の位置に近づき、転送ゲートＴＧ３，ＴＧ４の貫通電極ＴＧＶ３，ＴＧＶ４のＶ方向の位置が貫通電極１２１ＥのＶ方向の位置に近づく（図２８）。したがって、上記実施の形態で説明したのと同様の理由により、Ｈ方向に延在する半導体層２００Ｓの幅（Ｖ方向の大きさ）を大きくすることができる。よって、増幅トランジスタＡＭＰのサイズを大きくし、ノイズを抑えることが可能となる。

【0138】

各々の画素回路２１０では、選択トランジスタＳＥＬおよび増幅トランジスタＡＭＰがＨ方向に並んで配置され、選択トランジスタＳＥＬと絶縁領域２１２を間にしてＶ方向に隣り合う位置にリセットトランジスタＲＳＴが配置されている（図２７）。ＦＤ変換ゲイン切替トランジスタＦＤＧは、リセットトランジスタＲＳＴとＨ方向に並んで配置されている。ＶＳＳコンタクト領域２１８は、絶縁領域２１２に島状に設けられている。例えば、第３配線層Ｗ３はＨ方向に延在し（図３０）、第４配線層Ｗ４はＶ方向に延在している（図３１）。

【0139】

このような第２基板２００を有する撮像装置１も、上記実施の形態で説明したのと同様の効果が得られる。第２基板２００の画素共有ユニット５３９の配置は、上記実施の形態および本変形例で説明した配置に限定されるものではない。例えば、上記実施の形態および変形例１で説明した半導体層２００Ｓが、Ｈ方向に延在していてもよい。

【0140】

５．変形例４
図３２は、上記実施の形態に係る撮像装置１の断面構成の一変形例を模式的に表したものである。図３２は、上記実施の形態で説明した図３に対応する。本変形例では、撮像装置１が、コンタクト部２０１，２０２，３０１，３０２に加えて、画素アレイ部５４０の中央部に対向する位置にコンタクト部２０３，２０４，３０３，３０４を有している。この点において、本変形例の撮像装置１は、上記実施の形態で説明した撮像装置１と異なっている。

【0141】

コンタクト部２０３，２０４は、第２基板２００に設けられており、第３基板３００との接合面の露出されている。コンタクト部３０３，３０４は、第３基板３００に設けられており、第２基板２００との接合面に露出されている。コンタクト部２０３は、コンタクト部３０３と接しており、コンタクト部２０４は、コンタクト部３０４と接している。即ち、この撮像装置１では、第２基板２００と第３基板３００とが、コンタクト部２０１，２０２，３０１，３０２に加えてコンタクト部２０３，２０４，３０３，３０４により接続されている。

【0142】

次に、図３３および図３４を用いてこの撮像装置１の動作について説明する。図３３には、外部から撮像装置１に入力される入力信号と、電源電位および基準電位の経路を矢印で表す。図３４には、撮像装置１から外部に出力される画素信号の信号経路を矢印で表している。例えば、入力部５１０Ａを介して撮像装置１に入力された入力信号は、第３基板３００の行駆動部５２０へ伝送され、行駆動部５２０で行駆動信号が作り出される。この行駆動信号は、コンタクト部３０３，２０３を介して第２基板２００に送られる。更に、この行駆動信号は、配線層２００Ｔ内の行駆動信号線５４２を介して、画素アレイ部５４０の画素共有ユニット５３９各々に到達する。第２基板２００の画素共有ユニット５３９に到達した行駆動信号のうち、転送ゲートＴＧ以外の駆動信号は画素回路２１０に入力されて、画素回路２１０に含まれる各トランジスタが駆動される。転送ゲートＴＧの駆動信号は貫通電極ＴＧＶを介して第１基板１００の転送ゲートＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４に入力され、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄが駆動される。また、撮像装置１の外部から、第３基板３００の入力部５１０Ａ（入力端子５１１）に供給された電源電位および基準電位は、コンタクト部３０３，２０３を介して第２基板２００に送られ、配線層２００Ｔ内の配線を介して、画素共有ユニット５３９各々の画素回路２１０に供給される。基準電位は、さらに貫通電極１２１Ｅを介して、第１基板１００の画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄへも供給される。一方、第１基板１００の画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄで光電変換された画素信号は、画素共有ユニット５３９毎に第２基板２００の画素回路２１０に送られる。この画素信号に基づく画素信号は、画素回路２１０から垂直信号線５４３およびコンタクト部２０４，３０４を介して第３基板３００に送られる。この画素信号は、第３基板３００の列信号処理部５５０および画像信号処理部５６０で処理された後、出力部５１０Ｂを介して外部に出力される。

【0143】

このようなコンタクト部２０３，２０４，３０３，３０４を有する撮像装置１も、上記実施の形態で説明したのと同様の効果が得られる。コンタクト部３０３,３０４を介した配線の接続先である、第３基板３００の回路等の設計に応じてコンタクト部の位置および数等を変えることができる。

【0144】

６．変形例５
図３５は、上記実施の形態に係る撮像装置１の断面構成の一変形例を表したものである。図３５は、上記実施の形態で説明した図６に対応する。本変形例では、第１基板１００にプレーナー構造を有する転送トランジスタＴＲが設けられている。この点において、本変形例の撮像装置１は、上記実施の形態で説明した撮像装置１と異なっている。

【0145】

この転送トランジスタＴＲは、水平部分ＴＧｂのみにより転送ゲートＴＧが構成されている。換言すれば、転送ゲートＴＧは、垂直部分ＴＧａを有しておらず、半導体層１００Ｓに対向して設けられている。

【0146】

このようなプレーナー構造の転送トランジスタＴＲを有する撮像装置１も、上記実施の形態で説明したのと同様の効果が得られる。更に、第１基板１００にプレーナー型の転送ゲートＴＧを設けることにより、縦型の転送ゲートＴＧを第１基板１００に設ける場合に比べて、より半導体層１００Ｓの表面近くまでフォトダイオードＰＤを形成し、これにより、飽和信号量（Ｑｓ）を増加させることも考え得る。また、第１基板１００にプレーナー型の転送ゲートＴＧを形成する方法は、第１基板１００に縦型の転送ゲートＴＧを形成する方法に比べて、製造工程数が少なく、製造工程に起因したフォトダイオードＰＤへの悪影響が生じにくい、とも考え得る。

【0147】

７．変形例６
図３６は、上記実施の形態に係る撮像装置１の画素回路の一変形例を表したものである。図３６は、上記実施の形態で説明した図４に対応する。本変形例では、１つの画素（画素５４１Ａ）毎に画素回路２１０が設けられている。即ち、画素回路２１０は、複数の画素で共有されていない。この点において、本変形例の撮像装置１は、上記実施の形態で説明した撮像装置１と異なっている。

【0148】

本変形例の撮像装置１は、画素５４１Ａと画素回路２１０とを互いに異なる基板（第１基板１００および第２基板２００）に設ける点では、上記実施の形態で説明した撮像装置１と同じである。このため、本変形例に係る撮像装置１も、上記実施の形態で説明したのと同様の効果を得ることができる。

【0149】

８．変形例７
図３７は、上記実施の形態で説明した画素分離部１１７の平面構成の一変形例を表したものである。画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄ各々を囲む画素分離部１１７に、隙間が設けられていてもよい。即ち、画素５４１Ａ，５４１Ｂ，５４１Ｃ，５４１Ｄの全周が画素分離部１１７に囲まれていなくてもよい。例えば、画素分離部１１７の隙間は、パッド部１２０，１２１近傍に設けられている（図７Ｂ参照）。

【0150】

上記実施の形態では、画素分離部１１７が半導体層１００Ｓを貫通するＦＴＩ構造を有する例（図６参照）を説明したが、画素分離部１１７はＦＴＩ構造以外の構成を有していてもよい。例えば、画素分離部１１７は、半導体層１００Ｓを完全に貫通するように設けられていなくてもよく、いわゆる、ＤＴＩ（Deep Trench Isolation）構造を有していてもよい。

【0151】

９．第２の実施形態
上述した第１の実施形態では、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量を利用して全体のＦＤ容量Ｃを切り替えることで、状況に応じて変換効率Ｑｓを切り替えて良好な画像データを得る場合について例示した。ただし、ＦＤ容量Ｃの切替えに利用可能な容量は、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量に限定されるものではない。なお、本説明において、ＦＤ変換ゲイン切替トランジスタＦＤＧは、切替トランジスタとも称される。

【0152】

そこで本実施形態では、ＦＤ容量Ｃの切替えに利用する容量のバリエーションについて、幾つか例を挙げて説明する。なお、以下の説明では、ＦＤ容量Ｃの切替えに用いる容量、すなわち、フローティングディフュージョンＦＤに対して接続／切断する容量を、ｓｕｂＦＤ容量と称する。また、以下の説明では、簡略化のため、複数の画素（例えば、画素５４１Ａ～５４１Ｄ）で１つの画素回路２１０を共有する画素共有構造を有しない場合、すなわち、１つの画素に対して１つの画素回路２１０が設けられた場合を例示するが、これに限定されず、画素共有構造を有する場合に対しても同様に、以下で説明する各例を適用することが可能である。

【0153】

さらに、以下の説明において、上述した第１の実施形態と同様の構成及び動作については、それを引用することで、その重複する説明を省略する。さらにまた、以下の説明では、画素５４１と画素回路２１０とを含む構成を、単位画素と称する。その場合、画素共有構造を有する構成では、画素共有ユニット５３９を構成する複数の単位画素が共通の画素回路２１０を含むこととなる。

【0154】

９．１ 第１例
第１例では、ｓｕｂＦＤ容量を形成する容量性素子として、配線容量を用いる場合を例示する。図３８は、第１例に係る単位画素の概略構成例を示す回路図である。また、図３９は、第１例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図であり、図４０は、第１例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図であり、図４１は、第１例に係る第２基板における配線層に設けられた配線の平面レイアウト例を示す模式図である。なお、図４１に示される各配線は、複数の配線（第１配線層Ｗ１～第４配線層Ｗ４）のうちの同一の配線層に設けられている必要はなく、異なる配線層に分散して設けられていてもよい。

【0155】

９．１．１ 回路構成例
まず、第１例に係る単位画素５４５の回路構成例について説明する。図３８に示すように、第１例に係る単位画素５４５は、例えば、第１の実施形態において図４を用いて説明した構成と同様の構成に加え、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインとリセットトランジスタＲＳＴのソースとの間にｓｕｂＦＤ容量ＳＦＤが接続された構成を備える。第１例では、このｓｕｂＦＤ容量ＳＦＤが、例えば、第２基板２００の配線層２００Ｔに設けられた配線（これを、ｓｕｂＦＤ配線という）の配線容量で構成されている。

【0156】

９．１．２ 平面レイアウト例
つづいて、第１例に係る撮像装置の各層のレイアウト例について説明する。第１例では、第１基板１００に単位画素５４５のうちの画素５４１が配置され、第２基板２００に、単位画素５４５のうちの画素回路２１０が配置される。そして、第２基板２００の配線層２００Ｔに、ｓｕｂＦＤ容量ＳＦＤを形成するためのｓｕｂＦＤ配線が設けられる。

【0157】

９．１．２．１ 第１基板の半導体層
図３９に示すように、第１基板１００の半導体層１００Ｓは、格子状の画素分離部１１７によって、個々の単位画素５４５が設けられる画素領域に区画されている。なお、画素領域とは、それぞれの基板において各単位画素５４５を構成する回路素子等が配置される領域であってよい。

【0158】

各画素領域を区画する画素分離部１１７には、半導体層１００Ｓの裏面又は表面側から半導体層の中腹にかけて形成されたトレンチ内に絶縁材料及び／又は遮光材料を埋め込むことで形成された、いわゆるＤＴＩ（Deep Trench Isolation）型や、半導体層１００Ｓを貫通するように形成されたトレンチ内に絶縁材料及び／又は遮光材料を埋め込むことで形成された、いわゆるＦＴＩ（Full Trench Isolation）型など、種々の構造を適用することが可能である。

【0159】

各画素領域のｐウェル層１１５には、配線層１００Ｔ及び第２基板２００の半導体層２００Ｓを貫通して配線層２００ＴのｓｕｂＦＤ配線３１４（図４１参照）に接続するウェルコンタクトＷＣが接続される。

【0160】

また、ｐウェル層１１５の一部に形成されたフローティングディフュージョンＦＤには、配線層１００Ｔ及び第２基板２００の半導体層２００Ｓを貫通して配線層２００Ｔの配線３１６（図４１参照）に接続するＦＤコンタクトＦＤＣが接続される。

【0161】

さらに、ｐウェル層１１５上の一部には、絶縁膜を介して転送トランジスタＴＲのゲート電極ＴＲＭが設けられている。このゲート電極ＴＲＭには、配線層１００Ｔ及び第２基板２００を貫通して第３基板３００の行駆動信号線５４２に接続する転送ゲートコンタクトＴＲＣが接続される。

【0162】

９．１．２．２ 第２基板の半導体層
図４０に示すように、第２基板２００の半導体層２００Ｓにおける各画素領域は、中央に素子分離領域２２０が設けられ、その両脇に素子形成領域２３０が設けられた構造を有する。素子分離領域２２０は、例えば、酸化シリコンや窒化シリコンなどの絶縁膜で形成された領域であってよい。また、第２基板２００における各画素領域は、これと電気的に接続された第１基板１００における各画素領域と基板積層方向において対応していてもよいし、第１基板１００における各画素領域に対して主面と平行な方向にズレていてもよい（瞳補正）。

【0163】

素子分離領域２２０には、第１基板１００から貫通するウェルコンタクトＷＣ、ＦＤコンタクトＦＤＣ及び転送ゲートコンタクトＴＲＣが配置されている。

【0164】

素子分離領域２２０を挟む一方（例えば、図面中右側）の素子形成領域２３０には、リセットトランジスタＲＳＴ及びＦＤ変換ゲイン切替トランジスタＦＤＧが配置される。具体的には、リセットトランジスタＲＳＴのゲート電極ＲＳＴＭと、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート電極ＦＤＧＭと、これらのトランジスタのソース・ドレインとして機能する拡散領域２３１～２３３とが設けられている。

【0165】

リセットトランジスタＲＳＴのゲート電極ＲＳＴＭには、例えば、配線層２００Ｔを貫通して第３基板３００の行駆動信号線５４２に接続するリセットゲートコンタクトＲＳＴＣが接続される。同様に、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート電極ＦＤＧＭには、例えば、配線層２００Ｔを貫通して第３基板３００の行駆動信号線５４２に接続するＦＤ転送ゲートコンタクトＦＤＧＣが接続される。

【0166】

リセットトランジスタＲＳＴのドレインとして機能する拡散領域２３１には、配線層２００Ｔを貫通して第３基板３００の電源線ＶＤＤに接続するリセットドレインコンタクトＲＳＴＤＣが接続される。

【0167】

リセットトランジスタＲＳＴのソース及びＦＤ変換ゲイン切替トランジスタＦＤＧのドレインとして機能する拡散領域２３２には、配線層２００Ｔに設けられたｓｕｂＦＤ配線３１４（図４１参照）に接続するｓｕｂＦＤコンタクトＦＤＧＤＣが接続される。

【0168】

ＦＤ変換ゲイン切替トランジスタＦＤＧのソースとして機能する拡散領域２３３には、配線層２００Ｔに設けられた配線３１６（図４１参照）に接続するＦＤ転送ソースコンタクトＦＤＧＳＣが接続される。

【0169】

素子分離領域２２０を挟む他方（例えば、図面中左側）の素子形成領域２３０には、僧服トランジスタＡＭＰと選択トランジスタＳＥＬとが配置される。具体的には、増幅トランジスタＡＭＰのゲート電極ＡＭＰＭと、選択トランジスタＳＥＬのゲート電極ＳＥＬＭと、これらのトランジスタのソース・ドレインとして機能する拡散領域２３４～２３６とが設けられている。

【0170】

増幅トランジスタＡＭＰのゲート電極ＡＭＰＭには、配線層２００Ｔに設けられた配線３１６（図４１参照）に接続する増幅ゲートコンタクトＡＭＰＭが接続される。また、転送トランジスタＳＥＬのゲート電極ＳＥＬＭには、配線層２００Ｔを貫通して第３基板３００の行駆動信号線５４２に接続する選択ゲートコンタクトＳＥＬＣが接続される。

【0171】

増幅トランジスタＡＭＰのソースとして機能する拡散領域２３４には、配線層２００Ｔを貫通して第３基板３００の電源線ＶＤＤに接続する増幅ソースコンタクトＡＭＰＳＣが接続される。

【0172】

選択トランジスタＳＥＬのドレインとして機能する拡散領域２３６には、配線層２００Ｔを貫通して第３基板３００の垂直信号線５４３に接続する垂直信号線コンタクトＶＳＬＣが接続される。

【0173】

なお、増幅トランジスタＡＭＰのゲート電極ＡＭＰＭと選択トランジスタＳＥＬのゲート電極ＳＥＬＭとの間の拡散領域２３５は、増幅トランジスタＡＭＰのドレイン及び選択トランジスタＳＥＬのソースとして兼用される。

【0174】

９．１．２．３ 第２基板の配線層
図４１に示すように、第２基板２００の配線層２００Ｔには、第３基板３００への接続を仲介する複数のパッド３１１～３１３、３１５、３１７～３１９と、配線３１６と、ｓｕｂＦＤ配線３１４とが設けられている。

【0175】

パッド３１１は、転送ゲートコンタクトＴＲＣの第３基板３００への接続を仲介する。パッド３１２は、リセットドレインコンタクトＲＳＴＤＣ転送ゲートコンタクトＴＲＣの第３基板３００への接続を仲介する。パッド３１３は、リセットゲートコンタクトＲＳＴＣの第３基板３００への接続を仲介する。パッド３１５は、ＦＤ転送ゲートコンタクトＦＤＧＣの第３基板３００への接続を仲介する。パッド３１７は、増幅ソースコンタクトＡＭＰＳＣの第３基板３００への接続を仲介する。パッド３１８は、選択ゲートコンタクトＳＥＬＣの第３基板３００への接続を仲介する。パッド３１９は、垂直信号線コンタクトＶＳＬＣの第３基板３００への接続を仲介する。

【0176】

配線３１６は、ＦＤ転送ソースコンタクトＦＤＧＳＣから増幅ゲートコンタクトＡＭＰＣまでの接続を形成する。配線３１６の途中には、ＦＤコンタクトＦＤＣが接続され、これにより、増幅トランジスタＡＭＰのゲート電極ＡＭＰＭにフローティングディフュージョンＦＤが接続されている。

【0177】

ｓｕｂＦＤ配線３１４は、ｓｕｂＦＤコンタクトＦＤＧＤＣとウェルコンタクトＷＣとを接続するとともに、周囲の配線やパッド、例えば配線３１６やパッド３１２との間で、配線容量としてのｓｕｂＦＤ容量ＳＦＤを形成する。

【0178】

なお、ｓｕｂＦＤ配線３１４には、例えば、タングステン（Ｗ）などの金属材料を用いることができる。ただし、これに限定されず、種々の導電性材料が用いられてよい。

【0179】

すなわち、第１例では、ＦＤ変換ゲイン切替トランジスタＦＤＧをオンすることで、ｓｕｂＦＤ配線３１４と配線３１６とがＦＤトランジスタＦＤＧを介して接続されると、増幅トランジスタＡＭＰのゲートにｓｕｂＦＤ容量ＳＦＤが接続され、それにより、全体のＦＤ容量ＣがフローティングディフュージョンＦＤの容量とｓｕｂＦＤ容量ＳＦＤの容量とを足した容量に切り替えられる。

【0180】

９．１．３ の効果
以上のように、第１例では、変換効率Ｑｓを切り替えるためのｓｕｂＦＤ容量ＳＦＤが、第２基板２００の配線層２００Ｔに配置されたｓｕｂＦＤ配線３１４の配線容量を用いて構成されている。

【0181】

このような構成とすることで、例えば、第１基板１００におけるフォトダイオードＰＤ及びフローティングディフュージョンＦＤや、第２基板２００における画素回路２１０を構成する各種トランジスタ（以下、画素トランジスタという）等の専有面積に与える影響を抑制しつつ、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量よりも大きな容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となる。

【0182】

それにより、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となるため、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0183】

なお、第１例では、上述したように、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0184】

その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0185】

９．２ 第２例
第２例では、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子として、ＭＯＳキャパシタを用いる場合を例示する。図４２は、第２例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図であり、図４３は、第２例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図であり、図４４は、図４２及び図４３におけるＡ－Ａ面の構造例を示す断面図である。

【0186】

なお、第２例に係る画素回路は、例えば、第１例において図３８を用いて説明した画素回路２１０と同様であってよいため、ここでは詳細な説明を省略する。

【0187】

図４２～図４４に示すように、第２例では、フォトダイオードＰＤ及びフローティングディフュージョンＦＤに加え、ＦＤ変換ゲイン切替トランジスタＦＤＧが第１基板１００の半導体層１００Ｓに配置される。拡散領域１３２及び１３３は、ＦＤ変換ゲイン切替トランジスタＦＤＧのソース／ドレインである。

【0188】

また、第２例では、ｓｕｂＦＤ容量ＳＦＤとしてのＭＯＳキャパシタが、第２基板２００の半導体層２００Ｓに配置されている。このＭＯＳキャパシタは、例えば、半導体層２００Ｓに形成された拡散領域２４１と、半導体層２００Ｓの素子形成面上にゲート絶縁膜を介して拡散領域２４１と対向するように設けられたゲート電極ＭＯＳＭとから構成される。

【0189】

ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインである拡散領域１３２に接続されたｓｕｂＦＤコンタクトＦＤＧＤＣは、第２基板２００の配線層２００Ｔに形成された配線３２１を介して、ＭＯＳトランジスタのゲート電極ＭＯＳＭ、及び、リセットトランジスタＲＳＴのソースである拡散領域２３２に接続されたリセットソースコンタクトＲＳＴＳＣに接続される。

【0190】

このように、ＦＤ容量Ｃを切り替えるためのｓｕｂＦＤ容量ＳＦＤは、例えば、ＭＯＳキャパシタのような容量性素子を用いて構成することも可能である。

【0191】

それにより、より大きな容量のｓｕｂＦＤ容量ＳＦＤをフローティングディフュージョンＦＤに対して付加することが可能となるため、より広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となる。その結果、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0192】

その際、ＭＯＳキャパシタなどの容量性素子を第２基板２００に配置することで、第１基板１００におけるフォトダイオードＰＤの受光面積等に与える影響を抑制することも可能となる。

【0193】

なお、第２例では、第１例と同様に、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0194】

その他の構成、動作及び効果は、上述した第１例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0195】

９．３ 第３例
第３例では、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子として、平行平板コンデンサを用いる場合を例示する。図４５は、第３例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図であり、図４６は、第３例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図であり、図４７は、第３例に係る第２基板における配線層の平面レイアウト例を示す模式図である。なお、図４７に示される各配線は、複数の配線（第１配線層Ｗ１～第４配線層Ｗ４）のうちの同一の配線層に設けられている必要はなく、異なる配線層に分散して設けられていてもよい。

【0196】

また、図４８は、図４５及び図４６におけるＡ－Ａ面の構造例を示す断面図であり、図４９は、図４５及び図４６におけるＢ－Ｂ面の構造例を示す断面図である。

【0197】

なお、第３例に係る画素回路は、例えば、第１例において図３８を用いて説明した画素回路２１０と同様であってよいため、ここでは詳細な説明を省略する。

【0198】

図４５～図４９に示すように、第３例では、第２例と同様に、フォトダイオードＰＤ、フローティングディフュージョンＦＤ及びＦＤ変換ゲイン切替トランジスタＦＤＧが第１基板１００の半導体層１００Ｓに配置される。

【0199】

また、第３例では、ｓｕｂＦＤ容量ＳＦＤを構成する２つの平行板電極１４１及び１４２が、第１基板１００の配線層１００Ｔに設けられている。

【0200】

この２つの平行板電極１４１及び１４２のうち、半導体層１００Ｓに近い方の平行板電極１４１は、例えば、ｓｕｂＦＤコンタクトＦＤＧＤＣを介してＦＤ変換ゲイン切替トランジスタＦＤＧのドレインに接続されている。一方、半導体層２００Ｓに近い方の平行板電極１４２は、例えば、ウェルコンタクトＷＣを介して半導体層１００Ｓのｐウェル層１１５に接続されている。

【0201】

２つの平行板電極１４１及び１４２には、例えば、それぞれ所定の不純物がドープされることで導電性が付与されたポリシリコンを用いることができる。ただし、これに限定されず、平行板電極１４１及び１４２には、種々の導電性材料が用いられてよい。

【0202】

また、各単位画素５４５の平行平板コンデンサは、図４５及び図４８に示すように、各単位画素５４５に隣接する単位画素５４５の画素領域上に配置されてもよい。ただし、このような配置に限定されず、配線層１００Ｔを貫通するコンタクトの配置及びこれらとの容量性カップリングの影響を考慮しつつ、種々変更されてよい。

【0203】

このように、ｓｕｂＦＤ容量ＳＦＤとしての平行平板コンデンサを配線密度の比較的低い第１基板１００の配線層１００Ｔに配置することで、より大容量のｓｕｂＦＤ容量ＳＦＤを実現することが可能となる。それにより、より広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能になるため、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0204】

また、ｓｕｂＦＤ容量ＳＦＤを構成する平行平板コンデンサを第１基板１００に配置することで、ｓｕｂＦＤ容量ＳＦＤと電源線ＶＤＤとの容量結合が低減されるため、ＰＳＲＲ（Power Supply Rejection Ratio）特性を改善することも可能となる。

【0205】

なお、第３例では、第１例及び第２例と同様に、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0206】

その他の構成、動作及び効果は、上述した第１例、第２例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0207】

９．４ 第４例
上述した第３例では、第１基板１００の配線層１００Ｔに２つの平行板電極１４１及び１４２よりなるｓｕｂＦＤ容量ＳＦＤを設けた場合を例示した。これに対し、第４例では、２つの平行板電極１４１及び１４２のうちの一方（例えば、平行板電極１４２）を第２基板２００の半導体層２００Ｓで代用する場合について例示する。

【0208】

図５０は、第４例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。また、図５１は、図５０におけるＡ－Ａ面の構造例を示す断面図である。

【0209】

なお、第４例に係る画素回路は、例えば、第１例において図３８を用いて説明した画素回路２１０と同様であってよいため、ここでは詳細な説明を省略する。また、第４例に係る第２基板における半導体層の主面の平面レイアウト例は、例えば、第３例において図４６を用いて説明した平面レイアウト例と同様であってよいため、ここでは詳細な説明を省略する。

【0210】

図５０、図５１及び図４６に示すように、第４例では、第２例と同様に、フォトダイオードＰＤ、フローティングディフュージョンＦＤ及びＦＤ変換ゲイン切替トランジスタＦＤＧが第１基板１００の半導体層１００Ｓに配置される。また、第４例では、第３例と同様に、ｓｕｂＦＤ容量ＳＦＤを構成する平行板電極１４１が、第１基板１００の配線層１００Ｔに設けられている。

【0211】

加えて、第４例では、第２基板２００の半導体層２００Ｓにおける平行板電極１４１と対向する領域に、平行平板コンデンサの他方の電極として機能する拡散領域１４３が設けられている。

【0212】

このように、ｓｕｂＦＤ容量ＳＦＤとしての平行平板コンデンサの一方の平行板電極に第２基板２００の半導体層２００Ｓに形成された拡散領域１４３を使用することで、例えば、第３例と同様に、より大容量のｓｕｂＦＤ容量ＳＦＤを実現することが可能となる。それにより、より広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能になるため、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0213】

また、ｓｕｂＦＤ容量ＳＦＤを第１基板１００に配置することで、ｓｕｂＦＤ容量ＳＦＤと電源線ＶＤＤとの容量結合が低減されるため、ＰＳＲＲ（Power Supply Rejection Ratio）特性を改善することも可能となる。

【0214】

さらに、第４例では、ｓｕｂＦＤ容量ＳＦＤとしての平行平板コンデンサを形成する一方の平行板電極（例えば、平行板電極１４２）の形成工程を省略することが可能であるため、製造プロセスの簡略化や製造コストの低減を図ることも可能となる。

【0215】

なお、第４例では、第１例～第３例と同様に、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0216】

その他の構成、動作及び効果は、上述した第１例～第３例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0217】

９．５ 第５例
第５例では、第３例又は第４例で例示したｓｕｂＦＤコンタクトＦＤＧＤＣと接続する平行平板コンデンサ（第１容量性素子）に加え、ウェルコンタクトＷＣに接続する平行平板コンデンサを、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子（第２容量性素子）として追加する場合を例示する。

【0218】

なお、本説明では、第４例で説明した構造、すなわち、平行平板コンデンサの一方の平行板電極（例えば、平行板電極１４２）が第２基板２００の半導体層２００Ｓに形成した拡散領域１４３で代用された構造をベースとした場合を例示するが、これに限定されず、第３例で説明した構造等、他の例で説明した構造をベースとすることも可能である。

【0219】

図５２は、第５例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。また、図５３は、図５２におけるＣ－Ｃ面の構造例を示す断面図である。

【0220】

なお、第５例に係る画素回路は、例えば、第１例において図３８を用いて説明した画素回路２１０と同様であってよいため、ここでは詳細な説明を省略する。また、第５例に係る第２基板における半導体層の主面の平面レイアウト例は、第４例と同様に、例えば、第３例において図４６を用いて説明した平面レイアウト例と同様であってよいため、ここでは詳細な説明を省略する。

【0221】

図５２、図５３及び図４６に示すように、第５例では、第２例と同様に、フォトダイオードＰＤ、フローティングディフュージョンＦＤ及びＦＤ変換ゲイン切替トランジスタＦＤＧが第１基板１００の半導体層１００Ｓに配置される。また、第５例では、第４例と同様に、ｓｕｂＦＤ容量ＳＦＤを構成する平行板電極１４１が第１基板１００の配線層１００Ｔに設けられ、第２基板２００の半導体層２００Ｓにおける平行板電極１４１と対向する領域に、平行平板コンデンサの他方の電極として機能する拡散領域１４３が設けられている。

【0222】

加えて、第５例では、第１基板１００の配線層１００Ｔに、ウェルコンタクトＷＣに接続された平行板電極１５１が設けられている。さらに、第５例では、第２基板２００の半導体層２００Ｓにおける平行板電極１５１と対向する領域に、平行平板コンデンサの他方の電極として機能する拡散領域１５２が設けられている。

【0223】

平行板電極１５１は、例えば、平行板電極１４１等と同様に、例えば、所定の不純物がドープされることで導電性が付与されたポリシリコンを用いることができる。ただし、これに限定されず、平行板電極１５１には、種々の導電性材料が用いられてよい。

【0224】

このように、ｓｕｂＦＤ容量ＳＦＤを、ｓｕｂＦＤコンタクトＦＤＧＤＣに接続された平行平板コンデンサと、ウェルコンタクトＷＣに接続された平行平板コンデンサとの２つの容量性素子で構成することで、より大容量のｓｕｂＦＤ容量ＳＦＤを実現することが可能となる。それにより、より広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能になるため、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0225】

また、２つの平行平板コンデンサよりなるｓｕｂＦＤ容量ＳＦＤを第１基板１００に配置することで、ｓｕｂＦＤ容量ＳＦＤと電源線ＶＤＤとの容量結合が低減されるため、ＰＳＲＲ（Power Supply Rejection Ratio）特性を改善することも可能となる。

【0226】

さらに、第５例では、各平行平板コンデンサを形成する一方の平行板電極（例えば、平行板電極１４２）の形成工程を省略することが可能であるため、製造プロセスの簡略化や製造コストの低減を図ることも可能となる。

【0227】

なお、第５例では、第１例～第４例と同様に、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0228】

その他の構成、動作及び効果は、上述した第１例～第４例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0229】

９．５．１ 第５例の変形例
図５４は、第５の例の変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。また、図５５は、図５４におけるＣ－Ｃ面の構造例を示す断面図である。

【0230】

図５４及び図５５に示すように、第５例において例示したウェルコンタクトＷＣに接続された平行平板コンデンサは、例えば、隣接する単位画素５４５の境界部分にまで引き回されてもよい。すなわち、平行平板コンデンサを構成する平行板電極１５１及び拡散領域１５２は、隣接する単位画素５４５の境界部分にまで連続して形成されてもよい。

【0231】

このように、ｐウェル層１１５に接続された平行平板コンデンサを隣接画素間の境界部分にまで引き回すことで、隣接画素間の電気的干渉を低減するシールドとして機能させることが可能となる。それにより、垂直信号線５４３のセトリング時間を短縮することが可能となるため、より高速で安定した画像データの読出が可能となる。

【0232】

その他の構成、動作及び効果は、上述した第５例と同様であってよいため、ここでは詳細な説明を省略する。

【0233】

９．６ 第６例
第６例では、例えば、第２例～第５例において、ＦＤ変換ゲイン切替トランジスタＦＤＧを第２基板２００に配置した場合について、例を挙げて説明する。

【0234】

なお、本説明では、第４例で説明した構造、すなわち、平行平板コンデンサの一方の平行板電極（例えば、平行板電極１４２）が第２基板２００の半導体層２００Ｓに形成した拡散領域１４３で代用された構造をベースとした場合を例示するが、これに限定されず、上述した又は後述する他の例で説明した構造をベースとすることも可能である。

【0235】

図５６は、第６例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図であり、図５７は、第６例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。また、図５８は、図５６及び図５７におけるＣ－Ｃ面の構造例を示す断面図である。

【0236】

なお、第６例に係る画素回路は、例えば、第１例において図３８を用いて説明した画素回路２１０と同様であってよいため、ここでは詳細な説明を省略する。

【0237】

図５６～図５８に示すように、第６例では、第１例と同様に、ＦＤ変換ゲイン切替トランジスタＦＤＧが第２基板２００に配置されている。また、第６例では、第４例と同様に、ｓｕｂＦＤ容量ＳＦＤを構成する平行板電極１４１が第１基板１００の配線層１００Ｔに設けられ、第２基板２００の半導体層２００Ｓにおける平行板電極１４１と対向する領域に、平行平板コンデンサの他方の電極として機能する拡散領域１４３が設けられている。

【0238】

加えて、第６例では、第２基板２００に設けられたＦＤ変換ゲイン切替トランジスタＦＤＧのドレインとして機能する拡散領域２３２が、ｓｕｂＦＤコンタクトＦＤＧＤＣ、配線層２００Ｔに形成された配線３２２、及び、配線層２００Ｔから半導体層２００Ｓを介して配線層１００Ｔまで貫通するビア配線１４５を介して、配線層１００Ｔに形成された平行板電極１４１に接続されている。

【0239】

このように、ｓｕｂＦＤ容量ＳＦＤを第２基板２００に配置することで、第１基板１００におけるフォトダイオードＰＤの受光面積を大きくすることが可能となる。それにより、変換効率Ｑｓを向上させることが可能となる。

【0240】

なお、第６例では、第１例～第５例と同様に、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0241】

その他の構成、動作及び効果は、上述した第１例～第５例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0242】

９．７ 第７例
上述した第１例～第６例では、例えば、第１例において図３８を用いて説明したように、ＦＤ変換ゲイン切替トランジスタＦＤＧとリセットトランジスタＲＳＴとが増幅トランジスタＡＭＰのゲートに対して直列に接続され、その接続部分であるＦＤ変換ゲイン切替トランジスタＦＤＧのドレインとリセットトランジスタＲＳＴのソースとの接続ノードに、ｓｕｂＦＤ容量ＳＦＤが接続された場合を例示した。これに対し、第７例では、ＦＤ変換ゲイン切替トランジスタＦＤＧとリセットトランジスタＲＳＴとが増幅トランジスタＡＭＰのゲートに対して並列に接続された場合を例示する。

【0243】

なお、本説明では、第４例で説明した構造、すなわち、平行平板コンデンサの一方の平行板電極（例えば、平行板電極１４２）が第２基板２００の半導体層２００Ｓに形成した拡散領域１４３で代用された構造をベースとした場合を例示するが、これに限定されず、上述した又は後述する他の例で説明した構造をベースとすることも可能である。

【0244】

図５９は、第７例に係る画素回路の概略構成例を示す回路図であり、図６０は、第７例に係る第２基板における配線層に設けられた配線の平面レイアウト例を示す模式図である。なお、第１基板１００における半導体層１００Ｓの主面の平面レイアウトと、第２基板２００における半導体層２００Ｓの主面の平面レイアウトとは、例えば、第４例において図５０及び図５１を用いて説明した平面レイアウト例と同様であってよいため、本説明ではそれらを引用する。また、図５９に示される各配線は、複数の配線（第１配線層Ｗ１～第４配線層Ｗ４）のうちの同一の配線層に設けられている必要はなく、異なる配線層に分散して設けられていてもよい。さらに、図６１は、第７例に係る図５０及び図５１におけるＡ－Ａ面の構造例を示す断面図である。

【0245】

図５９に示すように、第７例に係る画素回路２１０は、第１例において図３８を用いて説明した画素回路２１０と同様の構成において、増幅トランジスタＡＭＰのゲートに対して、リセットトランジスタＲＳＴとＦＤ変換ゲイン切替トランジスタＦＤＧとが並列に接続されている。より具体的には、フローティングディフュージョンＦＤから増幅トランジスタＡＭＰのゲートを結ぶ配線に対して、リセットトランジスタＲＳＴのソースとＦＤ変換ゲイン切替トランジスタＦＤＧのソースとが接続されている。そして、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインには、ｓｕｂＦＤ容量ＳＦＤが接続されている。

【0246】

図６０に示すように、第７例では、リセットトランジスタＲＳＴのソースは、配線層２００Ｔの配線３１６及びＦＤコンタクトＦＤＣを介して、フローティングディフュージョンＦＤに接続されるとともに、配線３１６及び増幅ゲートコンタクトＡＭＰＣを介して増幅トランジスタＡＭＰのゲートに接続されている。

【0247】

また、図６１に示すように、第７例では、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインに接続されたｓｕｂＦＤコンタクトＦＤＧＤＣは、配線層１００Ｔを貫通しておらず、配線層１００Ｔ内に設けられた平行板電極１４１に接続されている。

【0248】

このように、リセットトランジスタＲＳＴとＦＤ変換ゲイン切替トランジスタＦＤＧとを増幅トランジスタＡＭＰのゲート（及びフローティングディフュージョンＦＤ）に対して並列に接続し、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインにｓｕｂＦＤ容量ＳＦＤを接続することで、フローティングディフュージョンＦＤに蓄積された電荷の放出（リセット）と、ｓｕｂＦＤ容量ＳＦＤに蓄積された電荷の放出（リセット）とを個別に制御することが可能となる。その場合、ｓｕｂＦＤ容量ＳＦＤを、以前の受光によりフォトダイオードＰＤに発生した電荷を保持するメモリとして使用することも可能となる。

【0249】

なお、第７例では、第１例～第６例と同様に、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0250】

その他の構成、動作及び効果は、上述した第１例～第６例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0251】

９．８ 第８例
ここで、上述した第１例～第７例に対して画素共有構造を適用した場合を、変形例として、幾つか例を挙げて説明する。

【0252】

なお、本説明では、第４例で説明した構造、すなわち、平行平板コンデンサの一方の平行板電極（例えば、平行板電極１４２）が第２基板２００の半導体層２００Ｓに形成した拡散領域１４３で代用された構造をベースとした場合を例示するが、これに限定されず、上述した又は後述する他の例で説明した構造をベースとすることも可能である。

【0253】

また、以下の説明において、第１～第３変形例では、２行×２列の計４つの画素５４１Ａ～５４１Ｄが構成する画素共有ユニット５３９で１つの画素回路２１０を共有する場合について例示し、第４及び第５変形例では、１行×２列の計２つの画素５４１Ａ及び５４１Ｂが構成する画素共有ユニット５３９で１つの画素回路２１０を共有する場合について例示する。

【0254】

９．８．１ 第１変形例
図６２は、第１変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。図６２に示すように、第１変形例では、画素共有ユニット５３９ごとに２行×２列に配列する画素５４１Ａ～５４１Ｄが形成する矩形領域の中央に、ＦＤ変換ゲイン切替トランジスタＦＤＧが配置された構造を有する。各画素５４１Ａ～５４１Ｄ間は、例えば、画素分離部１１７で分離されている。

【0255】

２行×２列に配列する画素５４１Ａ～５４１ＤそれぞれのフローティングディフュージョンＦＤは、第２基板２００の配線層２００Ｔに形成された配線を介して相互に接続されている（図４参照）。

【0256】

ｓｕｂＦＤ容量ＳＦＤを形成する平行板電極１４１は、画素回路２１０と同様、１つの画素共有ユニット５３９を構成する４つの画素５４１Ａ～５４１Ｄで共有される。この平行板電極１４１は、第１基板１００の配線層１００Ｔにおける各画素５４１Ａ～５４１Ｄの各種コンタクトが配置されていない領域、例えば、隣接する画素共有ユニット５３９の境界部分に配置される。

【0257】

９．８．２ 第２変形例
図６３は、第２変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。図６３に示すように、第２変形例では、画素共有ユニット５３９ごとに２行×２列に配列する画素５４１Ａ～５４１Ｄが形成する矩形領域の外側に隣接する領域（例えば、図面中下側の隣接領域）に、ＦＤ変換ゲイン切替トランジスタＦＤＧが配置された構造を有する。各画素５４１Ａ～５４１Ｄ間は、例えば、画素分離部１１７で分離されている。

【0258】

２行×２列に配列する画素５４１Ａ～５４１ＤそれぞれのフローティングディフュージョンＦＤは、第１変形例と同様に、第２基板２００の配線層２００Ｔに形成された配線を介して相互に接続されている（図４参照）。

【0259】

ｓｕｂＦＤ容量ＳＦＤを形成する平行板電極１４１は、第１変形例と同様に、１つの画素共有ユニット５３９を構成する４つの画素５４１Ａ～５４１Ｄで共有される。この平行板電極１４１は、第１変形例と同様に、第１基板１００の配線層１００Ｔにおける各画素５４１Ａ～５４１Ｄの各種コンタクトが配置されていない領域、例えば、隣接する画素共有ユニット５３９の境界部分に配置される。

【0260】

９．８．３ 第３変形例
図６４は、第３変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。図６４に示すように、第３変形例では、画素共有ユニット５３９ごとに２行×２列に配列する画素５４１Ａ～５４１Ｄが形成する矩形領域の中央付近（中央であってもよい）に、ＦＤ変換ゲイン切替トランジスタＦＤＧが配置された構造を有する。各画素５４１Ａ～５４１Ｄ間は、例えば、画素分離部１１７で分離されている。

【0261】

２行×２列に配列する画素５４１Ａ～５４１ＤそれぞれのフローティングディフュージョンＦＤは、第１変形例と同様に、第２基板２００の配線層２００Ｔに形成された配線を介して相互に接続されている（図４参照）。

【0262】

ｓｕｂＦＤ容量ＳＦＤを形成する平行板電極１４１は、例えば、第１変形例と同様に、１つの画素共有ユニット５３９を構成する４つの画素５４１Ａ～５４１Ｄで共有される。

【0263】

この平行板電極１４１は、例えば、画素５４１Ａ～５４１Ｄが形成する矩形領域の中央から外れた領域（例えば、隣接する画素共有ユニット５３９の境界に近接する領域（境界上を含んでもよい））に配置される。

【0264】

ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインと平行板電極１４１とは、このドレインに接続されたｓｕｂＦＤコンタクトＦＤＧＤＣ及び第１基板１００の配線層１００Ｔに形成された配線３２３を介して接続される。

【0265】

配線３２３は、例えば、ｓｕｂＦＤコンタクトＦＤＧＤＣから、各画素５４１Ａ～５４１Ｄの上方を迂回するように引き回されて、平行板電極１４１に接続している。

【0266】

９．８．４ 第４変形例
図６５は、第４変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。図６５に示すように、第４変形例では、画素共有ユニット５３９ごとに１行×２列に配列する画素５４１Ａ及び５４１Ｂが形成する矩形領域の外側に隣接する領域（例えば、図面中下側の隣接領域）に、ＦＤ変換ゲイン切替トランジスタＦＤＧが配置された構造を有する。各画素５４１Ａ及び５４１Ｂ間は、例えば、画素分離部１１７で分離されている。

【0267】

１行×２列に配列する画素５４１Ａ及び５４１ＢそれぞれのフローティングディフュージョンＦＤは、上述した変形例と同様に、第２基板２００の配線層２００Ｔに形成された配線を介して相互に接続されている。

【0268】

ｓｕｂＦＤ容量ＳＦＤを形成する平行板電極１４１は、画素回路２１０と同様、１つの画素共有ユニット５３９を構成する２つの画素５４１Ａ及び５４１Ｂで共有される。この平行板電極１４１は、第１基板１００の配線層１００Ｔにおける各画素５４１Ａ及び５４１Ｂの各種コンタクトが配置されていない領域、例えば、隣接する画素共有ユニット５３９の境界部分に配置される。

【0269】

９．８．５ 第５変形例
図６６は、第５変形例に係る第１基板における半導体層の主面の平面レイアウト例を示す模式図である。図６６に示すように、第５変形例では、画素共有ユニット５３９ごとに１行×２列に配列する画素５４１Ａ及び５４１Ｂが形成する矩形領域の中央、すなわち、画素５４１Ａと画素５４１Ｂとで挟まれた領域に、ＦＤ変換ゲイン切替トランジスタＦＤＧが配置された構造を有する。各画素５４１Ａ及び５４１Ｂ間は、例えば、画素分離部１１７で分離されている。

【0270】

１行×２列に配列する画素５４１Ａ～５４１ＤそれぞれのフローティングディフュージョンＦＤは、上述した変形例と同様に、第２基板２００の配線層２００Ｔに形成された配線を介して相互に接続されている。

【0271】

ｓｕｂＦＤ容量ＳＦＤを形成する平行板電極１４１は、画素回路２１０と同様、１つの画素共有ユニット５３９を構成する２つの画素５４１Ａ及び５４１Ｂで共有される。この平行板電極１４１は、第１基板１００の配線層１００Ｔにおける各画素５４１Ａ及び５４１Ｂの各種コンタクトが配置されていない領域、例えば、隣接する画素共有ユニット５３９の境界部分に配置される。

【0272】

ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインと平行板電極１４１とは、第３変形例と同様に、このドレインに接続されたｓｕｂＦＤコンタクトＦＤＧＤＣ及び第１基板１００の配線層１００Ｔに形成された配線３２３を介して接続される。

【0273】

配線３２３は、例えば、ｓｕｂＦＤコンタクトＦＤＧＤＣから、各画素５４１Ａ及び５４１Ｂの上方を迂回するように引き回されて、平行板電極１４１に接続している。

【0274】

以上のように、１つの画素回路２１０を複数の画素５４１で共有する場合にも、第１例～第７例で説明したように、ＦＤ容量Ｃを切り替えるための容量性素子を適宜配置することが可能である。

【0275】

その他の構成、動作及び効果は、上述した第１例～第７例又は第１の実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0276】

９．９ 第９例
上述した第１例～第８例では、画素アレイ部５４０に行列状に配列する複数の単位画素５４５から行ごとに画素信号を読み出す、いわゆるローリングシャッタ方式に対して好適な各単位画素５４５の回路構成、レイアウト構造及び断面構造について例を挙げて説明した。これに対し、第９例では、画素アレイ部５４０の全単位画素から一斉に画素信号を読み出す、いわゆるグローバルシャッタ方式に対して好適な各単位画素の回路構成、レイアウト構造及び断面構造について、例を挙げて説明する。

【0277】

９．９．１ 回路構成例
図６７は、第９例に係る単位画素の概略構成例を示す回路図である。図６７に示すように、第９例に係る単位画素６４５は、例えば、第１例において図３８を用いて説明した構成と同様の構成において、画素５４１が画素６４１に置き換えられた構成を有する。

【0278】

画素６４１は、画素５４１と同様の構成において、フォトダイオードＰＤのカソードと転送トランジスタＴＲとの間に、ゲートトランジスタＴＲＸのソース・ドレインが接続された構成を有する。ゲートトランジスタＴＲＸのドレインと転送トランジスタＴＲのソースとを接続する配線には、容量素子としてのメモリＭＥＭが接続されている。したがって、フォトダイオードＰＤで発生した光電変換による電荷は、一旦、ゲートトランジスタＴＲＸを介してメモリＭＥＭに保持された後、転送トランジスタＴＲを介してフローティングディフュージョンＦＤへ転送される。

【0279】

また、フォトダイオードＰＤのカソードは、オーバフローゲートトランジスタＯＦＧを介して電源線ＶＤＤにも接続されている。非蓄積期間中にフォトダイオードＰＤに発生した余分な電荷は、このオーバフローゲートトランジスタＯＦＧを介してオーバフローディフュージョンＯＦＤに転送された後、電源線ＶＤＤへ排出される。

【0280】

９．９．２ 各層の平面レイアウト例
図６８は、第９例に係る第１基板の半導体層の平面レイアウト例を示す模式図であり、図６９は、第９例に係る第２基板の半導体層の平面レイアウト例を示す模式図であり、図７０は、第９例に係る第２基板の配線層の平面レイアウト例を示す模式図である。また、図７１は、図６８及び図６９におけるＤ－Ｄ面の構造例を示す断面図である。

【0281】

図６８に示すように、半導体層１００Ｓでは、第１例～第８例と同様に、各単位画素６４５が設けられる画素領域が画素分離部１１７で区画されている。

【0282】

半導体層１００Ｓの各画素領域には、単位画素６４５のうちの画素６４１が配置されている。また、半導体層１００Ｓには、画素回路２１０におけるＦＤ変換ゲイン切替トランジスタＦＤＧも配置されている。

【0283】

具体的には、フォトダイオードＰＤが形成されるｐウェル層１１５と隣接するように、オーバフローゲートトランジスタＯＦＧのゲート電極ＯＦＧＭと、ゲートトランジスタＴＲＸのゲート電極ＴＲＸＭと、転送トランジスタＴＲのゲート電極ＴＲＭと、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート電極ＦＤＧＭとが配置されている。

【0284】

なお、図６８において、拡散領域５０１～５０５は、各画素トランジスタのソース／ドレインとして機能する領域である。また、図６８では、転送トランジスタＴＲのドレイン及びＦＤ変換ゲイン切替トランジスタＦＤＧのソースとして機能する拡散領域５０４が、フローティングディフュージョンＦＤとしての機能も果たしている。したがって、図６８に示す構成では、拡散領域５０４に接続されたＦＤコンタクトＦＤＣが、ＦＤ転送ソースコンタクトＦＤＧＳＣと兼用されている。

【0285】

オーバフローゲートＯＦＧを構成するゲート電極ＯＦＧＭのドレイン側には窪みが設けられており、この窪みの部分がオーバフローディフュージョンＯＦＤを構成する。そして、オーバフローゲートＯＦＧのドレインとして機能する拡散領域５０１には、第３基板３００まで貫通して行駆動信号線５４２に接続するＯＦＧコンタクトＯＦＧＤＣが接続されている。

【0286】

図６９に示すように、半導体層２００Ｓの各画素領域では、リセットトランジスタＲＳＴと増幅トランジスタＡＭＰと選択トランジスタＳＥＬとが一列に配置されている。なお、図６９において、拡散領域６１１～６１４は、各画素トランジスタのソース／ドレインとして機能する領域である。拡散領域６１２は、リセットトランジスタＲＳＴのソースと増幅トランジスタＡＭＰのドレインとを兼用している。

【0287】

図７０に示すように、配線層２００Ｔには、第１基板１００からの各種コンタクトを第３基板３００へ接続するためのパッド６２０～６２９が設けられている。

【0288】

また、配線層２００Ｔには、ｓｕｂＦＤコンタクトＦＤＧＤＣとしても機能するＦＤコンタクトＦＤＣを増幅トランジスタＡＭＰのゲート電極ＡＭＰＭに接続された増幅ゲートコンタクトＡＭＰＣに接続するための配線６３０も配置されている。

【0289】

このような構成において、ゲートトランジスタＴＲＸのゲート電極ＴＲＸＭの下方に位置する半導体層１００Ｓに形成された拡散領域５３１は、メモリＭＥＭとして機能する。フォトダイオードＰＤに発生した電荷は、この拡散領域５３１に一時保持された後、転送トランジスタＴＲを介してフローティングディフュージョンＦＤへ転送される。

【0290】

９．９．３ 効果
以上のように、第１例～第８例で例示したｓｕｂＦＤ容量ＳＦＤの構造は、グローバルシャッタ方式の構造に対しても適用することが可能である。

【0291】

それにより、例えば、第１基板１００におけるフォトダイオードＰＤ及びフローティングディフュージョンＦＤや、第２基板２００における画素回路２１０を構成する各種トランジスタ（以下、画素トランジスタという）等の専有面積に与える影響を抑制しつつ、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量よりも大きな容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となるため、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となる。その結果、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0292】

なお、第９例では、上述したように、画素共有構造を有しない場合を例示したが、これに限定されず、画素共有構造を有する場合に対しても上記構成を適用することが可能である。

【0293】

その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0294】

１０．第３の実施形態
次に、第３の実施形態について、図面を参照して詳細に説明する。本実施形態では、上述した第２の実施形態とは異なる構成にて、ＦＤ容量Ｃを切り替えるためのｓｕｂＦＤ容量ＳＦＤを付加する場合について、幾つか例を挙げて説明する。

【0295】

なお、以下の各例では、１つの画素共有ユニット５３９が２行×２列の画素ユニットを２つ備える場合、すなわち、各画素共有ユニット５３９が合計８つの画素５４１を備える場合を例示する。

【0296】

また、以下の各例では、画素回路２１０が、第２の実施形態の第７例において図５９を用いて説明した、ＦＤ変換ゲイン切替トランジスタＦＤＧとリセットトランジスタＲＳＴとが増幅トランジスタＡＭＰのゲートに対して並列に接続された構造を有する場合をベースとするが、これに限定されず、第１の実施形態又は第２の実施形態の他の例で説明したような、ＦＤ変換ゲイン切替トランジスタＦＤＧとリセットトランジスタＲＳＴとが増幅トランジスタＡＭＰのゲートに対して直列に接続された構造の画素回路２１０に対しても、同様に適用することが可能である。

【0297】

さらに、以下の各例に係る単位画素の回路構成は、例えば、図５９及び図４を用いて説明した構成から容易に相当することが可能であるため、その詳細な説明を省略する。その他、以下の説明において、上述した第１又は第２の実施形態と同様の構成及び動作については、それを引用することで、その重複する説明を省略する。

【0298】

１０．１ 第１例
第１例では、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子として、配線容量を用いる場合を例示する。図７２は、第１例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。図７３は、図７２におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。なお、図７３において、拡散領域８０１は、リセットトランジスタＲＳＴのドレインであり、拡散領域８０２は、リセットトランジスタＲＳＴ及びＦＤ変換ゲイン切替トランジスタＦＤＧのソースであり、拡散領域８０３は、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインである。

【0299】

図７２及び図７３に示すように、第１例では、第２基板２００の配線層２００Ｔに、ｓｕｂＦＤ容量ＳＦＤを形成するｓｕｂＦＤ配線８１０が設けられている。ｓｕｂＦＤ配線８１０は、第２基板２００の半導体層２００Ｓに設けられたＦＤ変換ゲイン切替トランジスタＦＤＧのドレインである拡散領域８０３に接続されている。

【0300】

ｓｕｂＦＤ配線８１０は、例えば、第２基板２００の基板厚方向と列方向とに広がりを持つ平板状の部材であってもよい。また、ｓｕｂＦＤ配線８１０には、例えば、タングステン（Ｗ）などの金属材料を用いることができる。ただし、これに限定されず、種々の導電性材料が用いられてよい。

【0301】

このような構成とすることで、例えば、第１基板１００におけるフォトダイオードＰＤ及びフローティングディフュージョンＦＤや、第２基板２００における画素トランジスタ等の専有面積に与える影響を抑制しつつ、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量よりも大きな容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となる。

【0302】

それにより、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となるため、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0303】

その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0304】

１０．２ 第２例
第２例では、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子として、ゲート容量を用いる場合を例示する。図７４は、第２例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。図７５は、図７４におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【0305】

図７４及び図７５に示すように、第２例では、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインである拡散領域８０３が、配線層２００Ｔに形成されたビア配線８２１及び配線８２２、並びに、配線層２００Ｔから第１基板の配線層１００Ｔまで貫通するビア配線８２３を介して、半導体層１００Ｓ上にゲート絶縁膜を介して配置されたゲート電極８２０に接続されている。

【0306】

ゲート電極８２０は、例えば、半導体層１００Ｓを他方の電極とした容量性素子として機能する。

【0307】

このように、第２基板２００の半導体層２００Ｓに設けられたＦＤ変換ゲイン切替トランジスタＦＤＧのドレインを、第１基板１００の半導体層１００Ｓまで引回し、その先にゲート容量を設けた構成とすることで、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量よりも大きな容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となる。

【0308】

それにより、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となるため、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0309】

なお、ゲート電極８２０は必須の構成ではなく、省略されてもよい。その場合でも、ビア配線８２３が半導体層１００Ｓを他方の電極とした容量性素子として機能し得る。その他の構成、動作及び効果は、上述した第１例又は実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0310】

１０．３ 第３例
第３例では、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子として、第１例とは異なる構成の配線容量を用いる場合を例示する。図７６は、第３例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。図７７は、図７６におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【0311】

図７６及び図７７に示すように、第３例では、第２例と同様に、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインである拡散領域８０３が、配線層２００Ｔに形成されたビア配線８３３及び配線８３４、並びに、配線層２００Ｔから第１基板の配線層１００Ｔまで貫通するビア配線８３５を介して、半導体層１００Ｓ上に絶縁膜を介して配置されたｓｕｂＦＤ配線８３１に接続されている。

【0312】

このように、第２基板２００の半導体層２００Ｓに設けられたＦＤ変換ゲイン切替トランジスタＦＤＧのドレインを第１基板１００の半導体層１００Ｓまで引回したその先に接続する容量性素子を、配線容量とすることも可能である。それにより、第２例と同様に、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量よりも大きな容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となるため、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となる。その結果、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0313】

また、第３例では、接地線ＧＮＤが、配線層２００Ｔから第１基板の配線層１００Ｔまで貫通するビア配線８３６を介して、半導体層１００Ｓ上に絶縁膜を介して配置されたｓｕｂＦＤ配線８３２に接続されている。このように、ｓｕｂＦＤ配線８３１に対して、接地されたｓｕｂＦＤ配線８３２を近接させることで、ｓｕｂＦＤ容量ＳＦＤをより大きくすることが可能である。

【0314】

その他の構成、動作及び効果は、上述した第１例、第２例又は実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0315】

１０．４ 第４例
第４例では、ｓｕｂＦＤ容量ＳＦＤを形成する容量性素子として、拡散容量を用いる場合を例示する。図７８は、第４例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。図７９は、図７８におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【0316】

図７８及び図７９に示すように、第４例では、第２例において図７４及び図７５を用いて説明した構成と同様の構成において、ゲート電極８２０が、拡散容量を形成するＮ＋型半導体領域８４１及びＰ＋型半導体領域８４２に置き換えられている。すなわち、第４例では、ｓｕｂＦＤ容量ＳＦＤとしての容量性素子として、第１導電型を備える第１半導体領域（例えば、Ｎ＋型半導体領域８４１に相当）と、第１半導体領域と接触し、第１導電型とは反対の第２導電型を備える第２半導体領域（例えば、Ｐ＋型半導体領域８４２に相当）とから構成された拡散容量が用いられている。

【0317】

Ｎ＋型半導体領域８４１及びＰ＋型半導体領域８４２は、半導体層１００Ｓに形成された拡散領域であってよく、ビア配線８２３、配線８２２及びビア配線８２１を介して、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインである拡散領域８０３に接続されている。

【0318】

このように、第２基板２００の半導体層２００Ｓに設けられたＦＤ変換ゲイン切替トランジスタＦＤＧのドレインを第１基板１００の半導体層１００Ｓまで引回したその先に接続する容量性素子を、拡散容量とすることも可能である。それにより、第２例及び第３例と同様に、ＦＤ変換ゲイン切替トランジスタＦＤＧのゲート容量よりも大きな容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となるため、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、広いダイナミックレンジと高いＳ／Ｎ比とを実現することが可能となる。その結果、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0319】

その他の構成、動作及び効果は、上述した第１例～第３例又は実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0320】

１０．５ 第５例
例えば、行方向に隣接する画素５４１同士を同時に読み出さないという読出し動作上の制約がある場合、上述した第１例～第４例で例示したｓｕｂＦＤ容量ＳＦＤの構成は、行方向に隣接する画素共有ユニット５３９間で供給することが可能である。そこで、第５例では、第２例で例示した構造をベースとし、行方向に隣接する画素共有ユニット５３９間でｓｕｂＦＤ容量ＳＦＤを共有する場合について説明する。

【0321】

図８０は、第５例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。図８１は、図８０におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【0322】

図８０及び図８１に示すように、第５例では、第２例において図７４及び図７５を用いて説明した構成と同様の構成において、隣接する画素共有ユニット５３９間で、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレイン同士が連続する１つの拡散領域８５３で構成されている。そして、この拡散領域８５３が、ビア配線８２１、配線８２２及びビア配線８２３を介して、半導体層１００Ｓ上のゲート電極８２０（ゲート容量）に接続されている。

【0323】

このように、隣接する画素共有ユニット５３９間でｓｕｂＦＤ容量ＳＦＤを共有する構成とすることで、１つのｓｕｂＦＤ容量ＳＦＤの専有面積を拡大することが可能となる。それにより、より大容量のｓｕｂＦＤ容量ＳＦＤを追加することが可能となるため、フォトダイオードＰＤの受光面積や画素トランジスタの特性等に与える影響を抑制しつつ、より広いダイナミックレンジとより高いＳ／Ｎ比とを実現することが可能となる。その結果、状況に応じてより良好な画質の画像データを生成することが可能となる。

【0324】

なお、図８０に示すように、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインを構成する拡散領域８５３に加え、増幅トランジスタＡＭＰのドレインを構成する拡散領域８５４が、隣接する画素共有ユニット５３９間で連続する構成とすることも可能である。

【0325】

その他の構成、動作及び効果は、上述した第１例～第４例又は実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0326】

１０．６ 第６例
第５例では、隣接する画素共有ユニット５３９間でｓｕｂＦＤ容量ＳＦＤを共有するための他の構造について、例を挙げて説明する。なお、第６例では、第５例と同様に、第２例で例示した構造をベースとし、行方向に隣接する画素共有ユニット５３９間でｓｕｂＦＤ容量ＳＦＤを共有する場合について説明する。

【0327】

図８２は、第６例に係る第２基板における半導体層の主面の平面レイアウト例を示す模式図である。図８３は、図８２におけるＥ－Ｅ面の撮像装置の構造例を示す断面図である。

【0328】

図８２及び図８３に示すように、第６例では、ｓｕｂＦＤ容量ＳＦＤを共有する隣接画素共有ユニット５３９間の一部に、半導体層２００Ｓを貫通する貫通孔８６４が設けられている。この貫通孔８６４は、例えば、行方向に隣接するＦＤ変換ゲイン切替トランジスタＦＤＧのドレイン間に配置されてよい。すなわち、第６例では、ｓｕｂＦＤ容量ＳＦＤを共有する画素共有ユニット５３９において、互いに隣接する切替トランジスタＦＤＧのソース間が、貫通孔８６４により分断されている。

【0329】

各画素共有ユニット５３９におけるＦＤ変換ゲイン切替トランジスタＦＤＧのドレインは、ビア配線８２１及び配線８２２と、貫通孔８６４内を通るビア配線８２３とを介して、第１基板１００の半導体層１００Ｓ上まで引き回されている。

【0330】

このように、半導体層２００Ｓに貫通孔８６４を設け、ビア配線８２３を貫通孔８６４内に通すことで、ＦＤ変換ゲイン切替トランジスタＦＤＧのドレインを半導体層１００Ｓ上まで引き回さす配線の長さを短くすることが可能となる。

【0331】

その他の構成、動作及び効果は、上述した第１例～第５例又は実施形態と同様であってよいため、ここでは詳細な説明を省略する。

【0332】

１１．変形例
なお、上述した実施形態のうちのいくつかでは、第２基板２００に関し、画素回路２１０を構成することのできる増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬが同じ半導体層２００Ｓに形成される例が示されているが、このような構成に限定されない。例えば、上記トランジスタのうち、少なくとも１つのトランジスタが第２基板２００の半導体層２００Ｓに形成され、残りのトランジスタが第１基板１００の半導体層１００Ｓ及び第２基板２００の半導体層２００Ｓとは異なる新たな基板（以下、第４基板とする）の半導体層に形成されてもよい。以下、説明の明確化のため、第４基板の符号を４００とし、その半導体層の符号を４００Ｓとする。

【0333】

第４基板４００は、例えば、第２基板２００と同様の層構造を備えてもよい。すなわち、第４基板４００は、半導体層４００Ｓに配線層（以下、この配線層の符号を４００Ｔとする）が積層された構造を備えてもよい。

【0334】

第４基板４００は、例えば、第２基板２００における第１基板１００とは反対側の面に接合される。第２基板２００がフェイスダウン状態（半導体層２００Ｓの素子形成面を第１基板１００に向けた状態）で第１基板１００に接合されている場合、第２基板２００が備える各種回路と第４基板４００が備える各種回路との電気的な接続には、例えば、第２基板２００の半導体層２００Ｓを貫通する貫通配線が用いられてよい。一方、第２基板２００がフェイスアップ状態（半導体層２００Ｓの素子形成面とは反対側の面を第１基板１００に向けた状態）で第１基板１００に接合されている場合、第２基板２００が備える各種回路と第４基板４００が備える各種回路との電気的な接続には、例えば、第２基板２００の配線層２００Ｔの上面に形成された例えば銅製のパッドと、第４基板４００の配線層４００Ｔの上面に形成された例えば銅製のパッドとを接合する、いわゆるＣｕ－Ｃｕ接合などが用いられてもよい。ただし、両者間の電気的な接続は、上記構成に限定されず、種々の構成により実現されてよい。

【0335】

このように第１基板１００と第２基板２００と第４基板４００と（場合によっては、第３基板３００が最上層に追加されてもよい）が接合された積層構造では、一例として、第２基板２００の半導体層２００Ｓに増幅トランジスタＡＭＰが形成され、第４基板４００の半導体層４００ＳにリセットトランジスタＲＳＴ及び／又は選択トランジスタＳＥＬが形成された構成とすることも可能である。

【0336】

なお、画素回路２１０を構成することのできるトランジスタの配置を目的の１つとして追加される基板（上記例では第４基板４００）は、１つ限定されない。例えば、さらにもう１つの基板を追加して、この新たな基板に画素回路２１０を構成することのできるトランジスタのうちの少なくとも１つを配置してもよい。又は、画素回路２１０を構成することのできるトランジスタの種類数と同数の基板を第２基板２００の代わりに設け、各基板に同種類のトランジスタを配置する構成とすることも可能である。

【0337】

このように、画素回路２１０を構成することのできるトランジスタが配置される基板を複数とすることで、基板の積層方向から見て、１つの画素回路２１０が占める面積を縮小したり、画素回路２１０を構成することのできるトランジスタやフォトダイオードＰＤのサイズを大きくしたりことが可能となる。それにより、チップサイズの小型化や高解像度化などの効果を得ることが可能となる。また、例えば増幅トランジスタＡＭＰの占有面積を拡大することで、ノイズ低減効果を期待することもできる。

【0338】

１２．適用例
図８４は、上記実施の形態およびその変形例に係る撮像装置１を備えた撮像システム７の概略構成の一例を表したものである。

【0339】

撮像システム７は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像システム７は、例えば、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６、操作部２４７および電源部２４８を備えている。撮像システム７において、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６、操作部２４７および電源部２４８は、バスライン２４９を介して相互に接続されている。

【0340】

上記実施の形態およびその変形例に係る撮像装置１は、入射光に応じた画像データを出力する。ＤＳＰ回路２４３は、上記実施の形態およびその変形例に係る撮像装置１から出力される信号（画像データ）を処理する信号処理回路である。フレームメモリ２４４は、ＤＳＰ回路２４３により処理された画像データを、フレーム単位で一時的に保持する。表示部２４５は、例えば、液晶パネルや有機EL（Electro Luminescence）パネル等のパネル型表示装置からなり、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画を表示する。記憶部２４６は、上記実施の形態およびその変形例に係る撮像装置１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部２４７は、ユーザによる操作に従い、撮像システム７が有する各種の機能についての操作指令を発する。電源部２４８は、上記実施の形態およびその変形例に係る撮像装置１、ＤＳＰ回路２４３、フレームメモリ２４４、表示部２４５、記憶部２４６および操作部２４７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

【0341】

次に、撮像システム７における撮像手順について説明する。

【0342】

図８５は、撮像システム７における撮像動作のフローチャートの一例を表す。ユーザは、操作部２４７を操作することにより撮像開始を指示する（ステップＳ１０１）。すると、操作部２４７は、撮像指令を撮像装置１に送信する（ステップＳ１０２）。撮像装置１（具体的にはその制御部）は、撮像指令を受けると、所定の撮像方式での撮像を実行する（ステップＳ１０３）。

【0343】

撮像装置１は、撮像により得られた画像データをＤＳＰ回路２４３に出力する。ここで、画像データとは、フローティングディフュージョンＦＤに一時的に保持された電荷に基づいて生成された画素信号の全画素分のデータである。ＤＳＰ回路２４３は、撮像装置１から入力された画像データに基づいて所定の信号処理（例えばノイズ低減処理など）を行う（ステップＳ１０４）。ＤＳＰ回路２４３は、所定の信号処理がなされた画像データをフレームメモリ２４４に保持させ、フレームメモリ２４４は、画像データを記憶部２４６に記憶させる（ステップＳ１０５）。このようにして、撮像システム７における撮像が行われる。

【0344】

本適用例では、上記実施の形態およびその変形例に係る撮像装置１が撮像システム７に適用される。これにより、撮像装置１を小型化もしくは高精細化することができるので、小型もしくは高精細な撮像システム７を提供することができる。

【0345】

１３．応用例
［応用例１］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

【0346】

図８６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【0347】

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図８６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。

【0348】

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

【0349】

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

【0350】

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

【0351】

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

【0352】

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

【0353】

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。

【0354】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0355】

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

【0356】

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

【0357】

図８７は、撮像部１２０３１の設置位置の例を示す図である。

【0358】

図８７では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

【0359】

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

【0360】

なお、図８７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

【0361】

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

【0362】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0363】

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

【0364】

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

【0365】

以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態およびその変形例に係る撮像装置１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの少ない高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。

【0366】

［応用例２］
図８８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。

【0367】

図８８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。

【0368】

内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

【0369】

鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

【0370】

カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。

【0371】

ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

【0372】

表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。

【0373】

光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。

【0374】

入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。

【0375】

処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

【0376】

なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

【0377】

また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

【0378】

また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

【0379】

図８９は、図８８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。

【0380】

カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。

【0381】

レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。

【0382】

撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。

【0383】

また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。

【0384】

駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。

【0385】

通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。

【0386】

また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。

【0387】

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。

【0388】

カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。

【0389】

通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。

【0390】

また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。

【0391】

画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。

【0392】

制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。

【0393】

また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。

【0394】

カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

【0395】

ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。

【0396】

以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、撮像部１１４０２を小型化もしくは高精細化することができるので、小型もしくは高精細な内視鏡１１１００を提供することができる。

【0397】

以上、実施の形態およびその変形例、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

【0398】

また、本開示の技術的範囲は、上述の各実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。さらに、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。さらにまた、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。

【0399】

なお、本技術は以下のような構成も取ることができる。
（１）
行列状に配列する複数の光電変換部を備える第１基板と、
前記第１基板の第１面に接合され、前記光電変換部それぞれで発生した電荷に基づく画素信号を生成する画素回路を備える第２基板と、
前記第２基板における前記第１基板が接合された第２面と反対側の第３面に接合され、前記画素回路により生成された前記画素信号に対して所定の処理を実行する周辺回路を備える第３基板と、
を備え、
前記画素回路は、
前記光電変換部で発生した電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された前記電荷の電荷量に応じた電圧値の前記画素信号を生成する増幅トランジスタと、
前記電荷蓄積部の容量を切り替える切替トランジスタと、
を含む
固体撮像装置。
（２）
前記画素回路は、容量性素子をさらに含み、
前記切替トランジスタは、前記容量性素子と前記増幅トランジスタのゲートとの接続を切り替えることで、前記電荷蓄積部の前記容量を切り替える
前記（１）に記載の固体撮像装置。
（３）
前記容量性素子は、配線である前記（２）に記載の固体撮像装置。
（４）
前記容量性素子は、ＭＯＳ（Metal Oxide Semiconductor）キャパシタである前記（２）に記載の固体撮像装置。
（５）
前記容量性素子は、平行平板コンデンサである前記（２）に記載の固体撮像装置。
（６）
前記平行平板コンデンサを構成する一方の電極は、前記第２基板の一部である前記（５）に記載の固体撮像装置。
（７） 前記容量性素子は、ゲート容量である前記（２）に記載の固体撮像装置。
（８）
前記容量性素子は、第１導電型を備える第１半導体領域と、前記第１半導体領域と接触し、前記第１導電型とは反対の第２導電型を備える第２半導体領域とからなる拡散容量である前記（２）に記載の固体撮像装置。
（９）
前記容量性素子は、
前記切替トランジスタのドレインに接続された第１容量性素子と、
前記第１基板の半導体層に接続された第２容量性素子と、
を含む前記（２）～（８）の何れか１項に記載の固体撮像装置。
（１０）
前記第２容量性素子の一部は、前記行列状に配列する前記複数の光電変換部の境界部分にまで延在する前記（９）に記載の固体撮像装置。
（１１）
前記切替トランジスタは、前記第２基板に配置されている前記（２）～（１０）の何れか１項に記載の固体撮像装置。
（１２）
前記切替トランジスタは、前記第１基板に配置されている前記（２）～（１０）の何れか１項に記載の固体撮像装置。
（１３）
前記画素回路は、前記電荷蓄積部に蓄積された前記電荷を放出するリセットトランジスタをさらに含み、
前記リセットトランジスタと前記切替トランジスタとは、前記増幅トランジスタのゲートに対して並列に接続されている
前記（２）～（１２）の何れか１項に記載の固体撮像装置。
（１４）
前記画素回路は、前記電荷蓄積部に蓄積された前記電荷を放出するリセットトランジスタをさらに含み、
前記リセットトランジスタと前記切替トランジスタとは、前記増幅トランジスタのゲートに対して直接に接続されている
前記（２）～（１２）の何れか１項に記載の固体撮像装置。
（１５）
前記画素回路を複数備え、
前記複数の光電変換部は、近接する２以上の光電変換部を１つのユニットとし、当該ユニットごとに１つの前記画素回路を共有し、
前記容量性素子は、隣接する前記ユニットの境界部分に配置される
前記（２）～（１４）の何れか１項に記載の固体撮像装置。
（１６）
前記容量性素子は、隣接する前記ユニット間で共有される前記（１５）に記載の固体撮像装置。
（１７）
前記容量性素子は、複数の前記ユニットのうちの第１ユニット及び第２ユニットで共有され、
前記第１ユニットに含まれる前記２以上の光電変換部が共有する第１画素回路に含まれる前記切替トランジスタと、前記第２ユニットに含まれる前記２以上の光電変換部が共有する第２画素回路に含まれる前記切替トランジスタとは、互いのソースを共有する
前記（１６）に記載の固体撮像装置。
（１８）
前記容量性素子は、複数の前記ユニットのうちの第１ユニット及び第２ユニットで共有され、
前記第１ユニットに含まれる前記２以上の光電変換部が共有する第１画素回路に含まれる第１切替トランジスタと、前記第２ユニットに含まれる前記２以上の光電変換部が共有する第２画素回路に含まれる第２切替トランジスタとは、前記第２基板の半導体層において隣接して配置され、
前記半導体層は、前記第１切替トランジスタと前記第２切替トランジスタとの間で分断されている
前記（１６）に記載の固体撮像装置。
（１９）
前記光電変換部それぞれに発生した電荷を放出するオーバフローゲートトランジスタと、
前記光電変換部それぞれに発生した電荷を一時蓄積するメモリと、
前記メモリに蓄積された前記電荷の前記電荷蓄積部への転送を制御する転送トランジスタと、
をさらに備える前記（２）～（１８）の何れか１項に記載の固体撮像装置。
（２０）
前記第１基板は、第１半導体層と前記第１半導体層に積層された第１配線層とを含み、
前記第２基板は、第２半導体層と前記第２半導体層に積層された第２配線層とを含み、
前記容量性素子は、前記第２配線層に配置される
前記（２）～（１９）の何れか１項に記載の固体撮像装置。
（２１）
前記第１基板は、第１半導体層と前記第１半導体層に積層された第１配線層とを含み、
前記第２基板は、第２半導体層と前記第２半導体層に積層された第２配線層とを含み、
前記容量性素子は、前記第１配線層に配置される
前記（２）～（１９）の何れか１項に記載の固体撮像装置。
（２２）
前記第１基板と前記第２基板との接合及び前記第２基板と前記第３基板との接合のうち少なくとも一方は、銅製のパッド同士の接合による基板接合である前記（１）～（２１）の何れか１項に記載の固体撮像装置。
（２３）
固体撮像装置と、
前記固体撮像装置から出力された信号を処理する信号処理回路と、
を備え、
前記固体撮像装置は、
行列状に配列する複数の光電変換部を備える第１基板と、
前記第１基板の第１面に接合され、前記光電変換部それぞれで発生した電荷に基づく画素信号を生成する画素回路を備える第２基板と、
前記第２基板における前記第１基板が接合された第２面と反対側の第３面に接合され、前記画素回路により生成された前記画素信号に対して所定の処理を実行する周辺回路を備える第３基板と、
を備え、
前記画素回路は、
前記光電変換部で発生した電荷を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された前記電荷の電荷量に応じた電圧値の前記画素信号を生成する増幅トランジスタと、
前記電荷蓄積部の容量を切り替える切替トランジスタと、
を含む
電子機器。

【符号の説明】

【0400】

１ 撮像装置
７ 撮像システム
１００ 第１基板
１００Ｓ、２００Ｓ 半導体層
１００Ｔ、２００Ｔ 配線層
１１１ 絶縁膜
１１２ 固定電荷膜
１１３ 第１ピニング領域
１１４ ｎ型半導体領域
１１５ ｐウェル層
１１６ 第２ピニング領域
１１７ 画素分離部
１１７Ａ 遮光膜
１１７Ｂ 絶縁膜
１１８、２１８ ＶＳＳコンタクト領域
１１９、１２３、２２２ 層間絶縁膜
１２０、１２１ パッド部
１２０Ｅ、１２１Ｅ、ＴＧＶ 貫通電極
１２２、２２１ パッシベーション膜
１２４ 接合膜
１４１、１４２、１５１ 平行板電極
１３２、１３３、１４３、１５２、２３１～２３６、２４１、５０１～５０５、５３１、６１１～６１４、８０１～８０３、８５３ 拡散領域
２００ 第２基板
２０１、２０２、２０３、２０４、３０１、３０２、３０３、３０４ コンタクト部
２１０ 画素回路
２１２ 絶縁領域
２１３ 素子分離領域
２１８Ｖ 接続部
２２０ 素子分離領域
２３０ 素子形成領域
３００ 第３基板
３１１～３１３、３１５、３１７～３１９、６２０～６２９ パッド
３１４、８１０、８３１、８３２ ｓｕｂＦＤ配線
３１６、３２１、３２２、６３０、８２２、８３４ 配線
４０１ 受光レンズ
５３９ 画素共有ユニット
５４１、５４１Ａ～５４１Ｄ、６４１ 画素
５４３ 垂直信号線
５４５、６４５ 単位画素
８２０ ゲート電極
８２１、８２３、８３３、８３５、８３６ ビア配線
８４１ Ｎ＋型半導体領域
８４２ Ｐ＋型半導体領域
８６４ 貫通孔
ＡＭＰ 増幅トランジスタ
ＦＤ フローティングディフュージョン
ＦＤＧ ＦＤ変換ゲイン切替トランジスタ
ＭＥＭ メモリ
ＭＯＳＭ ゲート電極
ＯＦＧ オーバフローゲートトランジスタ
ＰＤ フォトダイオード
ＲＳＴ リセットトランジスタ
ＳＥＬ 選択トランジスタ
ＳＦＤ ｓｕｂＦＤ容量
ＴＧ 転送ゲート
ＴＲ 転送トランジスタ
ＴＲＸ ゲートトランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】

【図67】

【図68】

【図69】

【図70】

【図71】

【図72】

【図73】

【図74】

【図75】

【図76】

【図77】

【図78】

【図79】

【図80】

【図81】

【図82】

【図83】

【図84】

【図85】

【図86】

【図87】

【図88】

【図89】