(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-07
(45)【発行日】2024-10-16
(54)【発明の名称】量子デバイス
(51)【国際特許分類】
H01L 23/12 20060101AFI20241008BHJP
H01R 33/76 20060101ALI20241008BHJP
【ＦＩ】
H01L23/12 K
H01R33/76 Z
【請求項の数】
9
(21)【出願番号】P 2020106148
(22)【出願日】2020-06-19
(65)【公開番号】P2022002234
(43)【公開日】2022-01-06
【審査請求日】2023-05-10
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人新エネルギー・産業技術総合開発機構「高効率・高速処理を可能とするＡＩチップ・次世代コンピューティングの技術開発／次世代コンピューティング技術の開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000004237
【氏名又は名称】日本電気株式会社
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】菊池 克
(72)【発明者】
【氏名】宮田 明
(72)【発明者】
【氏名】渡辺 秀
(72)【発明者】
【氏名】西 教徳
(72)【発明者】
【氏名】佐藤 英行
(72)【発明者】
【氏名】難波 兼二
(72)【発明者】
【氏名】山口 彩未
【審査官】庄司 一隆
(56)【参考文献】
【文献】米国特許第０９８３６６９９（ＵＳ，Ｂ１）
【文献】国際公開第２０１９／１３２９６３（ＷＯ，Ａ１）
【文献】国際公開第２０１０／０４１６３０（ＷＯ，Ａ１）
【文献】特開２００９－２３０８９７（ＪＰ，Ａ）
【文献】特開２０１０－２６７５０２（ＪＰ，Ａ）
【文献】特開２００７－０１２４７５（ＪＰ，Ａ）
【文献】特開２００９－２１７９６９（ＪＰ，Ａ）
【文献】国際公開第２０２０／０３５６７２（ＷＯ，Ａ１）
【文献】特開２０００－２５８５１９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２
Ｈ１０Ｎ ６０／８０
Ｈ０１Ｒ ３３／７６
(57)【特許請求の範囲】
【請求項1】
量子チップと、前記量子チップが実装されたインターポーザと、
前記インターポーザに対向して配置され、前記インターポーザの端子に電気的に接触した可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、
を備え、
前記インターポーザ、及び、前記ソケットのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
量子デバイス。
【請求項2】
前記量子チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、前記インターポーザの一部は、前記試料台に接した、
請求項１に記載の量子デバイス。
【請求項3】
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、前記第２面の少なくとも一部は、前記凹部の内面に接した、
請求項２に記載の量子デバイス。
【請求項4】
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
請求項２に記載の量子デバイス。
【請求項5】
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、前記第２面は、前記凹部の内面との間に空間を介して配置された、
請求項２に記載の量子デバイス。
【請求項6】
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、前記第２面は、前記凹部の底から突出するように可動なチップピンに接した、
請求項２に記載の量子デバイス。
【請求項7】
前記ハウジングは、前記可動ピンの一端が突出した一端面と、前記可動ピンの他端が突出した他端面と、前記一端面の周縁と前記他端面の周縁とを接続する側面と、を有し、前記一端面、前記他端面及び前記側面のうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
請求項１に記載の量子デバイス。
【請求項8】
前記ソケットは、前記ハウジングの前記一端面、前記他端面及び前記側面の少なくともいずれかに露出して前記試料台に接した放熱層を有する、請求項７に記載の量子デバイス。
【請求項9】
前記可動ピンにおける前記インターポーザの端子に電気的に接触した一端及び前記一端の反対側の他端のうち、少なくとも前記一端は、前記ハウジングに対して可動であり、前記他端は、外部への入出力となるコネクタが形成されたボードの端子に電気的に接触した、
請求項１～８のいずれか１項に記載の量子デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子デバイスに関する。
【背景技術】
【0002】
特許文献１には、量子状態を利用した量子チップをインターポーザにフリップチップ実装した量子デバイスが記載されている。このような量子デバイスを超電導状態で用いるためには、量子デバイスを極低温まで冷却する必要がある。
【先行技術文献】
【特許文献】
【0003】
【文献】国際公開第２０１８／２１２０４１号
【発明の概要】
【発明が解決しようとする課題】
【0004】
量子チップを極低温まで冷却させた場合には、外部へ接続する端子との接点が、冷却時における体積変化を起因とした応力及び歪みによって断線する恐れがある。また、上述した量子デバイスにおいて、インターポーザの片面を試料台による冷却に使用した場合には、外部へ接続する端子数に限界がある。
【0005】
本開示の目的は、このような課題を解決するためになされたものであり、外部へ接続する端子の断線を抑制し、外部へ接続する端子を確保することができる量子デバイスを提供することにある。
【課題を解決するための手段】
【0006】
本開示にかかる量子デバイスは、量子ビットが構成された量子チップと、前記量子チップが実装されたインターポーザと、前記インターポーザに対向して配置され、可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、を備え、前記可動ピンにおける前記インターポーザの端子に電気的に接触した一端及び前記一端の反対側の他端のうち、少なくとも前記一端は、前記ハウジングに対して可動であり、前記他端は、外部への入出力となるコネクタが形成されたボードの端子に電気的に接する。
【0007】
また、本開示にかかる量子デバイスは、量子ビットが構成された量子チップと、前記量子チップが実装されたインターポーザと、前記インターポーザに対向して配置され、前記インターポーザの端子に電気的に接した可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、を備え、前記量子チップ、前記インターポーザ、及び、前記ソケットのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接する。
【発明の効果】
【0008】
本開示によれば、外部へ接続する端子の断線を抑制し、外部へ接続する端子を確保することができる量子デバイスを提供することができる。
【図面の簡単な説明】
【0009】
【図1】実施形態１に係る量子デバイスを例示した断面図である。
【図2】実施形態１に係る量子デバイスにおいて、量子チップ及びインターポーザを例示した分解斜視図である。
【図3】実施形態２に係る量子デバイスを例示した断面図である。
【図4】実施形態２の変形例１に係る接着層または接合層を例示した断面図である。
【図5】実施形態２の変形例２に係る量子チップと凹部の内面との間の空間を例示した断面図である。
【図6】実施形態２の変形例３に係る試料台の凹部から突出したチップピンを例示した断面図である。
【図7】実施形態２の変形例４に係る試料台の凹部及び抑え部材を例示した斜視図である。
【図8】実施形態２の変形例４に係る試料台の凹部及び抑え部材を例示した平面図である。
【図9】実施形態２の変形例５に係る冷却部材及びサーマルビアを例示した断面図である。
【図10】実施形態２の変形例６に係る試料台の凹部の底に形成された凹みを例示した断面図である。
【図11】実施形態２の変形例６に係る試料台の凹部の底に形成された凹みを例示した平面図である。
【図12】実施形態２の変形例７に係る試料台の凹部の底に形成された凹みを例示した断面図である。
【図13】実施形態２の変形例８に係る試料台の凹部の底に形成された凹みを例示した断面図である。
【図14】実施形態２の変形例９に係る試料台の凹部の底に形成された凹み及びピラーを例示した断面図である。
【図15】実施形態２の変形例１０に係る試料台の凹部の底に形成された貫通孔を例示した断面図である。
【図16】実施形態２の変形例１１に係る試料台の凹部を例示した断面図である。
【図17】実施形態２の変形例１２に係る量子デバイスを例示した断面図である。
【図18】実施形態２の変形例１３に係る量子デバイスを例示した断面図である。
【図19】実施形態２の変形例１３に係る試料台の凹部及びザグリを例示した平面図である。
【図20】実施形態２の変形例１４に係る量子デバイスを例示した断面図である。
【図21】実施形態２の変形例１５に係るスペーサを例示した断面図である。
【図22】実施形態２の変形例１６に係る量子デバイスを例示した断面図である。
【図23】実施形態２の変形例１７に係る量子デバイスを例示した断面図である。
【図24】実施形態３に係る量子デバイスを例示した断面図である。
【図25】実施形態４に係る量子デバイスを例示した断面図である。
【図26】実施形態５に係る量子デバイスを例示した断面図である。
【発明を実施するための形態】
【0010】
量子コンピューティングとは量子力学的な現象（量子ビット）を用いてデータを操作する領域である。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとる）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などとなる。量子チップは、量子ビットを生成する量子回路が設けられている。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【0011】
（実施形態１）
実施形態１に係る量子デバイスを説明する。図１は、実施形態１に係る量子デバイスを例示した断面図である。図２は、実施形態１に係る量子デバイスにおいて、量子チップ及びインターポーザを例示した分解斜視図である。図１及び図２に示すように、量子デバイス１は、量子チップ１０と、インターポーザ２０と、ソケット４０と、を備えている。
実施形態１に係る量子デバイスを説明する。図１は、実施形態１に係る量子デバイスを例示した断面図である。図２は、実施形態１に係る量子デバイスにおいて、量子チップ及びインターポーザを例示した分解斜視図である。図１及び図２に示すように、量子デバイス１は、量子チップ１０と、インターポーザ２０と、ソケット４０と、を備えている。
【0012】
量子チップ１０は、チップ基板１５と、配線層１６とを含んでいる。チップ基板１５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、チップ基板１５は、量子チップ１０が量子ビットを構成することができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。
【0013】
チップ基板１５の形状は、例えば、板状であり、一方の板面及び一方の板面の反対側の他方の板面を有している。一方の板面を第１面１１と呼び、他方の板面を第２面１２と呼ぶ。したがって、量子チップ１０及びチップ基板１５は、第１面１１と、第２面１２とを有している。例えば、第１面１１及び第２面１２は、矩形である。量子デバイス１において、第１面１１は、インターポーザ２０側に向いている。第１面１１は、インターポーザ２０にバンプＢＰによって実装されている。
【0014】
配線層１６は、チップ基板１５の第１面１１側に設けられている。配線層１６は、例えば、ニオブ（Ｎｂ）等の超電導材料を含んでいる。なお、配線層１６に用いられる超電導材料は、例えば、ニオブ（Ｎｂ）に限らず、ニオブ窒化物、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、錫（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及び、これらのうちの少なくともいずれかを含む合金でもよい。
【0015】
配線層１６は、量子回路１７を含む。量子回路１７には、超電導材料がジョセフソン接合１７ａによって環状に接続されたループ回路１７ｂを有する共振器１７ｃが形成されている。ジョセフソン接合に用いる材料は、Ａｌが好ましいが、他の超電導材料でもよい。量子回路１７は、超電導における量子状態において、共振器１７ｃを用いた処理を行う。このように、量子チップ１０は、量子回路１７を含み、量子状態を用いた処理を行う。
【0016】
配線層１６は、バンプＢＰを介して、インターポーザ２０に実装されている。よって、量子チップ１０は、インターポーザ２０にフリップチップ実装されている。
【0017】
バンプＢＰは、上述した超電導材料を含んでもよい。バンプＢＰは、配線層１６と同じ超電導材料を含んでもよいし、配線層１６と異なる超電導材料を含んでもよい。また、バンプＢＰが複数の金属層を含む場合には、少なくとも１層は、超電導材料を含むことが好ましい。バンプＢＰは、Ｎｂ（量子チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（量子チップ１０の配線表面）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（量子チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔａ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。また、Ａｌ及びＩｎを含むバンプＢＰの場合には、ＡｌとＩｎとの間の合金化を防ぐために、ＴｉＮをバリア層に用いてもよい。その場合には、バンプＢＰは、Ａｌ（量子チップ１０の配線表面）／Ｔｉ／ＴｉＮ／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／ＴｉＮ／Ｔｉ／Ａｌ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。ここで、Ｔｉは密着層である。好ましいフリップチップ接続は、Ｎｂ（量子チップ１０の配線）／Ｉｎ／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕ、または、Ｎｂ（量子チップ１０の配線）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕである。Ｃｕの厚みを、インターポーザ配線層２３の２μｍ厚に、２～１０μｍの範囲で追加してφ１００μｍのバンプを設けることが好ましい。
【0018】
インターポーザ２０は、インターポーザ配線層２３及び２４と、インターポーザ基板２５と、貫通ビア（Ｔｈｏｕｇｈ Ｖｉａ、以下、ＴＶ２６と呼ぶ）を含んでいる。なお、図１では、図が煩雑にならないように、ＴＶ２６を省略している。
【0019】
インターポーザ基板２５は、例えば、板状である。インターポーザ基板２５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ基板２５は、量子チップ１０を実装することができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板２５の表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。インターポーザ基板２５及びインターポーザ２０は、量子チップ１０が実装された実装面２１と、実装面２１の反対側の反対面２２と、を有している。
【0020】
ここで、量子デバイス１の説明の便宜のため、ＸＹＺ直交座標軸を導入している。インターポーザ２０の反対面２２に平行な面をＸＹ平面とし、反対面２２に直交する方向をＺ軸方向とする。＋Ｚ軸方向を上方とし、－Ｚ軸方向を下方とする。なお、上方及び下方は、説明の便宜のためであり、実際の量子デバイス１を使用する際の配置される方向を示すものではない。
【0021】
例えば、インターポーザ２０の－Ｚ軸方向側に量子チップ１０が配置されている。量子チップ１０の＋Ｘ軸方向側に配置された配線層１６と、インターポーザ２０の－Ｚ軸方向側に配置された実装面２１とはバンプＢＰを介して接続されている。
【0022】
インターポーザ配線層２３は、インターポーザ２０の実装面２１側、すなわち、インターポーザ２０の－Ｚ軸方向側に形成されている。インターポーザ配線層２３は、上述した超電導材料を含んでいる。インターポーザ配線層２３は、配線層１６と同じ超電導材料を含んでもよいし、配線層１６と異なる超電導材料を含んでもよい。例えば、インターポーザ配線層２３は、表面からインターポーザ基板２５まで順に、Ｎｂ（０．１μｍ厚）、Ｃｕ（２μｍ厚）、Ｔｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の実装面２１側は、Ｎｂ／Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。インターポーザ配線層２３は、バンプＢＰを介して、量子チップ１０の配線層１６に接続されている。
【0023】
インターポーザ配線層２３は、単層でも多層でもよい。インターポーザ配線層２３は、磁場印加回路２３ａ及び読み出し部２３ｂを含んでもよい。磁場印加回路２３ａは、ループ回路１７ｂに印加する磁場を生成する。ループ回路１７ｂに磁場を印加することにより、量子回路１７を発信器として機能させることができる。読み出し部２３ｂは、量子回路１７から情報を読み出す。
【0024】
インターポーザ配線層２４は、インターポーザ基板２５の反対面２２側、すなわち、インターポーザ２０の＋Ｚ軸方向側に形成されている。インターポーザ配線層２４は、上述した超電導材料を含んでもよい。インターポーザ配線層２４は、配線層１６及びインターポーザ配線層２３と同じ超電導材料を含んでもよいし、配線層１６及びインターポーザ配線層２３と異なる超電導材料を含んでもよい。また、インターポーザ配線層２４は、常電導材料を含んでもよい。常電導材料は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらのうちの少なくともいずれかを含む合金である。例えば、インターポーザ配線層２４は、表面からインターポーザ基板２５まで順に、Ｃｕ、Ｔｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の反対面２２側は、Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。
【0025】
インターポーザ配線層２４は、単層でも多層でもよい。インターポーザ配線層２４は、量子チップ１０からＴＶ２６を介して情報を取り出すための端子２４ａを含んでいる。図２では、１つの端子２４ａのみ示しているが、複数の端子２４ａが形成されてもよい。本実施形態の量子デバイス１では、反対面２２を、情報を取り出すための端子２４ａに最大限に活用することができる。
【0026】
ＴＶ２６は、インターポーザ基板２５の実装面２１側から反対面２２側まで貫通する。インターポーザ配線層２３とインターポーザ配線層２４とは、ＴＶ２６によって接続されている。
【0027】
ＴＶ２６は、上述した超電導材料を含んでもよい。ＴＶ２６は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、ＴＶ２６は、上述した常電導材料を含んでもよい。ＴＶ２６は、インターポーザ配線層２４と同じ常電導材料を含んでもよいし、インターポーザ配線層２４と異なる常電導材料を含んでもよい。例えば、ＴＶ２６は、φ５０μｍの貫通孔の側壁にＳｉＯ２（例えば、熱酸化膜）を形成し、Ｔｉを密着層としてＣｕを充填されたものである。
【0028】
ソケット４０は、インターポーザ２０に対向して配置されている。例えば、本実施形態では、ソケット４０は、インターポーザ２０の反対面２２に対向して配置されている。ソケット４０は、ハウジング４５及び可動ピン４７を含んでいる。なお、図１では、図が煩雑にならないように、いくつかの符号を省略している。
【0029】
ハウジング４５は、一端面４１及び一端面４１の反対側の他端面４２を有している。また、ハウジング４５は、一端面４１の周縁と他端面４２の周縁とを接続する側面４３を有している。一端面４１は、例えば、インターポーザ２０側を向いて下方に面し、他端面４２は、上方を向いている。ハウジング４５は、可動ピン４７を保持する。ハウジング４５は、複数の可動ピン４７を保持してもよい。
【0030】
ハウジング４５は、絶縁性の材料を含むことが好ましい。ハウジング４５は、少なくとも可動ピン４７と接する部分は、絶縁性の材料を含んでいる。また、ハウジング４５は、非磁性の材料を含むことが好ましい。さらに、ハウジング４５は、インターポーザ２０の熱膨張係数と同等の材料を含むことが好ましい。
【0031】
ハウジング４５は、酸化アルミニウム（Ａｌ２Ｏ３、アルミナとも呼ぶ。）、マイカ系マシナブルセラミック、窒化アルミニウム（ＡｌＮ）、ジルコニア（ＺｒＯ２）、マコール系マシナブルセラミック、ガラス、樹脂及びシリカフィラーを含んだ低線熱膨張の複合材料を含んでもよいし、可動ピン４７との絶縁が取れるのであれば、超電導材料を含んでもよい。
【0032】
可動ピン４７は、ハウジング４５に保持されている。可動ピン４７は、一端及び一端の反対側の他端を有する。可動ピン４７は、Ｚ軸方向に延び、一端は、下方に向き、他端は、上方を向いている。よって、可動ピン４７の一端は、ハウジング４５の一端面４１から突出している。可動ピン４７の一端は、例えば、インターポーザ２０の端子２４ａに電気的に接する。可動ピン４７の他端は、他端面４２から突出し、ボード５０の端子に電気的に接する。このように、ハウジング４５は、可動ピン４７の一端が突出した一端面４１と、可動ピン４７の他端が突出した他端面４２と、を有する。図１では、ハウジング４５の一端面４１とインターポーザ２０との間に空間が形成されているが、可動ピン４７の一端が端子２４ａに接することができれば、空間は形成されなくてもよい。同様に、ハウジング４５の他端面４２とボード５０との間に空間が形成されているが、可動ピン４７の他端がボード５０の端子に接することができれば、空間は形成されなくてもよい。
【0033】
可動ピン４７の一端及び他端は、コイルバネ、板バネ等の弾性手段を挟んで導通状態で接続されている。可動ピン４７におけるインターポーザ２０の端子に電気的に接触した一端及び他端のうち、少なくとも、一端は、ハウジング４５に対して可動である。可動ピン４７の他端もハウジング４５に対して可動でもよい。可動ピン４７の他端は、例えば、外部への入出力となるコネクタ５１が形成されたボード５０の端子に電気的に接している。
【0034】
可動ピン４７は、超電導材料を含んでもよいし、常電導材料を含んでもよい。可動ピン４７は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、可動ピン４７は、インターポーザ配線層２４と同じ常電導材料を含んでもよいし、インターポーザ配線層２４と異なる常電導材料を含んでもよい。可動ピン４７は、非磁性材料であることが好ましい。可動ピン４７は、例えば、パラジウム合金、金合金、ベリリウム銅（ＢｅＣｕ）、金（メッキ仕上げ）、ニオブ（Ｎｂ）、ニオブチタン（Ｎｂ－Ｔｉ）、チタン（Ｔｉ）を含むことが好ましい。
【0035】
ソケット４０は、位置決めピン４８を有してもよい。位置決めピン４８は、ソケット４０の配置位置を決めるピンである。位置決めピン４８は、ハウジング４５に保持されている。位置決めピン４８は、例えば、一端面４１から突出した一端を有している。位置決めピン４８は、インターポーザ２０の反対面２２の所定の位置に一端を接触させることにより、ソケット４０の配置位置を決める。なお、インターポーザ２０の反対面２２に穴を形成し、位置決めピン４８を穴に挿入することにより、ソケット４０の配置位置を決めてもよい。これにより、ソケット４０の位置ずれを抑制することができる。
【0036】
ボード５０は、ソケット４０の他端面４２に対向して配置されている。ボード５０は、コネクタ５１と、ボード基板５５と、端子とを含んでいる。ボード基板５５は、例えば、板状であり、上面及び下面を有している。ボード基板５５の下面は、ソケット４０に対向している。ボード基板５５の下面には端子が設けられている。ボード基板５５の上面には外部への入出力となるコネクタ５１が形成されている。ボード５０のコネクタ５１は、ボード５０の端子と接続されている。可動ピン４７の他端は、ボード５０の端子に電気的に接している。
【0037】
外部からの入力及び外部への出力となるコネクタ５１が形成されたボード５０は、ソケット４０及びインターポーザ２０を介して、量子チップ１０との間で、電源及び信号等の入出力を行う。
【0038】
次に、本実施形態の効果を説明する。本実施形態の量子デバイス１は、インターポーザ２０に対向して配置されたソケット４０を有している。ソケット４０は、ハウジング４５に対して可動な可動ピン４７を有しており、インターポーザ２０の端子２４ａに電気的に接している。よって、量子デバイス１を極低温へ冷却する際に生じる端子等の体積変化に追随して可動ピン４７は可動なので、インターポーザ２０と接続する端子の断線を抑制することができる。可動ピン４７は、前述の通り、可動ピン４７の一端及び他端を、コイルバネ、板バネ等の弾性手段を挟んで導通状態で接続されており、インターポーザ２０とボード５０の間で押し込まれた状態で設置されている。よって、可動ピン４７としては、それぞれインターポーザ２０、ボード５０に対して弾性手段により圧力がかかっている状態となる。この圧力がかかる状態により、可動ピン４７は、冷却に伴う収縮等の体積変化に対応して可動し、端子等への接触を維持することができ、断線を効果的に防ぐことができる。
【0039】
また、ソケット４０は、可動ピン４７の他端を、外部への入出力となるコネクタ５１が形成されたボード５０の端子に電気的に接触させている。よって、外部へ接続する端子を確保することができる。
【0040】
位置決めピン４８を設けることにより、ソケット４０の配置位置を容易に決めることができる。また、位置決めピン４８を反対面２２の穴に挿入することにより、ソケット４０の位置ずれを抑制することができる。
【0041】
（実施形態２）
次に、実施形態２に係る量子デバイスを説明する。本実施形態の量子デバイスは、冷却機能を有する試料台に接している。図３は、実施形態２に係る量子デバイスを例示した断面図である。図３に示すように、量子デバイス２において、量子チップ１０、インターポーザ２０、及び、ソケット４０のうち、少なくともいずれかの一部は、冷却機能を有する試料台３０に接している。例えば、本実施形態では、インターポーザ２０の少なくとも一部は、試料台３０に接している。具体的には、インターポーザ２０の実装面２１の一部は、試料台３０に接している。
次に、実施形態２に係る量子デバイスを説明する。本実施形態の量子デバイスは、冷却機能を有する試料台に接している。図３は、実施形態２に係る量子デバイスを例示した断面図である。図３に示すように、量子デバイス２において、量子チップ１０、インターポーザ２０、及び、ソケット４０のうち、少なくともいずれかの一部は、冷却機能を有する試料台３０に接している。例えば、本実施形態では、インターポーザ２０の少なくとも一部は、試料台３０に接している。具体的には、インターポーザ２０の実装面２１の一部は、試料台３０に接している。
【0042】
試料台３０は、冷却機能を有する。例えば、試料台３０は、冷凍機によって、１０［ｍＫ］程度の極温度に冷却可能なコールドステージである。試料台３０は、例えば、Ｃｕ、Ｃｕ合金、Ａｌ等の金属を含むことが好ましい。Ａｌを含む試料台３０の場合には、アルマイト処理による絶縁化を施してもよい。本実施形態の量子デバイス１は、例えば、量子チップ１０の超電導材料として、Ｎｂを含む場合には９．２［Ｋ］以下、Ａｌを含む場合には、１．２［Ｋ］以下の極低温における超電導現象を用いる。このため、このような極温度に冷却可能な試料台３０を用いる。
【0043】
試料台３０には、凹部３１が形成されている。例えば、試料台３０の所定面３２には、凹部３１が形成されている。所定面３２は、例えば、＋Ｚ軸方向に面した上面である。凹部３１は、＋Ｚ軸方向側に開口している。上方から見て、凹部３１は、例えば、矩形である。
【0044】
量子チップ１０は、上方からインターポーザ２０を透過させて見ると、凹部３１よりも小さい。一方、インターポーザ２０は、上方から見ると、凹部３１よりも大きい。量子チップ１０は、冷却機能を有する試料台３０に形成された凹部３１の内部に配置されている。例えば、量子チップ１０の第２面１２は、試料台３０の凹部３１の内面に接してもよい。一方、インターポーザ２０の量子チップ１０が実装された実装面２１の一部は、試料台３０の上面に接している。
【0045】
インターポーザ２０の実装面２１の試料台３０に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。また、実装面２１の試料台３０に接した部分に、試料台３０との電気的導通を防ぐために、絶縁膜が形成されていれば、インターポーザ配線層２３が形成されていてもよい。量子チップ周囲の温度変化を低減する断熱性を向上させるため、量子チップ１０の周囲を真空状態または減圧雰囲気にすることが好ましい。
【0046】
次に、本実施形態の効果を説明する。本実施形態の量子デバイス２では、インターポーザ２０の少なくとも一部を試料台３０に接触させている。これにより、インターポーザ２０を熱流路として用いることで、量子チップ１０における量子回路１７を極低温に冷却し、超電導現象を利用することができる。
【0047】
また、量子チップ１０は、冷却機能を有する試料台３０の内部に配置されている。また、量子チップ１０の第２面１２は、試料台３０の凹部３１の内面に接している。なお、第２面１２の少なくとも一部が、凹部３１の内面に接してもよい。このような構成とすることにより、量子チップ１０を第２面１２側から試料台３０の熱伝導によって冷却することができ、冷却性能を向上させることができる。よって、量子チップ１０における量子回路１７を安定動作させることができる。
【0048】
また、第２面１２が凹部３１の内面に移動可能に接することにより、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
【0049】
インターポーザ２０の反対面２２は試料台３０に接していないので、インターポーザ２０の反対面２２を、量子チップ１０から情報を取り出すための端子２４ａに最大限用いることができる。よって、情報取り出し端子数を増加させることができる。
【0050】
（変形例１）
次に、実施形態２の変形例１を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に、接着層または接合層を有する。図４は、実施形態２の変形例１に係る接着層または接合層を例示した断面図である。図４に示すように、変形例１の量子デバイス２ａにおいて、量子チップ１０の第２面１２の少なくとも一部は、凹部３１の内面に接着または接合されてもよい。例えば、第２面１２は、ワニス、グリス等の接着層ＢＬによって、試料台３０に接着されてもよい。また、第２面１２は、チップ基板１５と試料台３０との間に形成された金属層等の接合層ＭＬによって接合されてもよい。このような構成とすることにより、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。
次に、実施形態２の変形例１を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に、接着層または接合層を有する。図４は、実施形態２の変形例１に係る接着層または接合層を例示した断面図である。図４に示すように、変形例１の量子デバイス２ａにおいて、量子チップ１０の第２面１２の少なくとも一部は、凹部３１の内面に接着または接合されてもよい。例えば、第２面１２は、ワニス、グリス等の接着層ＢＬによって、試料台３０に接着されてもよい。また、第２面１２は、チップ基板１５と試料台３０との間に形成された金属層等の接合層ＭＬによって接合されてもよい。このような構成とすることにより、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。
【0051】
接着層ＢＬまたは接合層ＭＬは、第２面１２全面に配置されてもよいし、第２面１２の周辺部または第２面１２の中央部等、第２面１２の少なくとも一部に配置されてもよい。例えば、上方から見て、量子回路１７が形成された領域を避けるように、接着層ＢＬまたは接合層ＭＬを形成してもよい。接着層ＢＬが絶縁材料の場合には、キャパシタとして量子回路１７と共振し、全体的なエネルギーを損失する恐れが考えられる。量子回路１７が形成された領域を避けるように接着層ＢＬを配置することにより、共振を抑制することができる。
【0052】
また、接合層ＭＬが金属層のような導電性を有する場合には、量子チップ１０のグランド電位を、接合層ＭＬを介して試料台３０から取得するようにしてもよく、試料台３０で規定している電位を取得してもよい。
【0053】
（変形例２）
次に、実施形態２の変形例２を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に空間を有する。図５は、実施形態２の変形例２に係る量子チップ１０と凹部３１の内面との間の空間を例示した断面図である。図５に示すように、変形例２の量子デバイス２ｂにおいて、量子チップ１０は、試料台３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２は、試料台３０の凹部３１の内面との間に空間を介して配置されてもよい。このような構成とすることにより、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
次に、実施形態２の変形例２を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に空間を有する。図５は、実施形態２の変形例２に係る量子チップ１０と凹部３１の内面との間の空間を例示した断面図である。図５に示すように、変形例２の量子デバイス２ｂにおいて、量子チップ１０は、試料台３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２は、試料台３０の凹部３１の内面との間に空間を介して配置されてもよい。このような構成とすることにより、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
【0054】
（変形例３）
次に、実施形態２の変形例３を説明する。本変形例は、試料台３０の凹部３１の底から突出するように可動なチップピンを有する。図６は、実施形態２の変形例３に係る試料台３０の凹部３１から突出したチップピンを例示した断面図である。図６に示すように、変形例３の量子デバイス２ｃにおいて、量子チップ１０の第２面１２は、試料台３０の凹部３１の底から突出するように可動なチップピン１９に接している。
次に、実施形態２の変形例３を説明する。本変形例は、試料台３０の凹部３１の底から突出するように可動なチップピンを有する。図６は、実施形態２の変形例３に係る試料台３０の凹部３１から突出したチップピンを例示した断面図である。図６に示すように、変形例３の量子デバイス２ｃにおいて、量子チップ１０の第２面１２は、試料台３０の凹部３１の底から突出するように可動なチップピン１９に接している。
【0055】
例えば、凹部３１の底には、１本または複数のチップピン１９が設けられている。チップピン１９は、第２面１２に直交する方向に延びている。チップピン１９は、凹部３１の底に形成された孔の内部に配置されている。チップピン１９の一端は、量子チップ１０の第２面１２に接している。
【0056】
チップピン１９は、熱伝導性が高い材料を含むことが好ましい。チップピン１９は、試料台３０と同じ材料を含んでもよいし、上述の超電導材料を含んでもよい。チップピン１９は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、チップピン１９は、上述した常電導材料を含んでもよい。チップピン１９は、インターポーザ配線層２４等と同じ常電導材料を含んでもよいし、インターポーザ配線層２４等と異なる常電導材料を含んでもよい。また、チップピン１９は、窒化アルミニウム等の熱伝導性が高いセラミックを含んでもよい。
【0057】
チップピン１９に、一定の電位を印加してもよい。例えば、グランド電位を印加してもよい。これにより、量子チップ１０は、グランド電位をチップピン１９からとることができる。なお、この場合には、チップピン１９は、熱伝導性が高く、導電性の材料を含むことが好ましい。
【0058】
チップピン１９は、孔の内部にバネ等の弾性体を介して配置されている。このような構成とすることにより、チップピン１９は、量子チップ１０の第２面１２に接するので、冷却性能を向上させることができる。また、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
【0059】
（変形例４）
次に、実施形態２の変形例４を説明する。本変形例は、試料台３０の所定面３２上に抑え部材を有する。図７は、実施形態２の変形例４に係る試料台３０の凹部３１及び抑え部材を例示した斜視図である。図８は、実施形態２の変形例４に係る試料台３０の凹部３１及び抑え部材を例示した平面図である。図７及び図８に示すように、変形例４の量子デバイス２ｄにおいて、凹部３１は、試料台３０の所定面３２、例えば、試料台３０の上面に形成されている。そして、凹部３１の周辺における所定面３２上には、複数の抑え部材３３が設けられている。例えば、４つの抑え部材３３は、所定面３２上に設けられている。
次に、実施形態２の変形例４を説明する。本変形例は、試料台３０の所定面３２上に抑え部材を有する。図７は、実施形態２の変形例４に係る試料台３０の凹部３１及び抑え部材を例示した斜視図である。図８は、実施形態２の変形例４に係る試料台３０の凹部３１及び抑え部材を例示した平面図である。図７及び図８に示すように、変形例４の量子デバイス２ｄにおいて、凹部３１は、試料台３０の所定面３２、例えば、試料台３０の上面に形成されている。そして、凹部３１の周辺における所定面３２上には、複数の抑え部材３３が設けられている。例えば、４つの抑え部材３３は、所定面３２上に設けられている。
【0060】
インターポーザ２０の側面の少なくとも一部は、所定面３２上に設けられた抑え部材３３に接している。例えば、インターポーザ２０は、上方から見て矩形である場合には、複数の抑え部材３３は、インターポーザ２０における各角部の近傍の側面を平面部分で抑えている。このような構成とすることにより、複数の抑え部材３３は、インターポーザ２０の側面を対角部分で非連続的かつ平面部分で押さえつけることができる。よって、インターポーザ２０または抑え部材３３が低温で収縮した場合に、直線状にスライド移動することを可能とし、収縮を均等化することができる。
【0061】
（変形例５）
次に、実施形態２の変形例５を説明する。本変形例は、インターポーザ２０の反対面２２上に冷却部材を有するとともに、インターポーザ２０の内部にサーマルビアを有する。図９は、実施形態２の変形例５に係る冷却部材及びサーマルビアを例示した断面図である。図９において、図が煩雑にならないように、インターポーザ２０のＴＶ２６を省略している。図９に示すように、変形例５の量子デバイス２ｅにおいて、インターポーザ２０の反対面２２は、冷却部材３４に接してもよい。冷却部材３４は、冷却機能を有している。例えば、冷却部材３４は、試料台３０に接続することによって冷却機能を有してもよい。このような構成とすることにより、インターポーザ２０の反対面２２は、冷却部材３４の熱伝導によって冷却することができ、冷却性能を向上させることができる。
次に、実施形態２の変形例５を説明する。本変形例は、インターポーザ２０の反対面２２上に冷却部材を有するとともに、インターポーザ２０の内部にサーマルビアを有する。図９は、実施形態２の変形例５に係る冷却部材及びサーマルビアを例示した断面図である。図９において、図が煩雑にならないように、インターポーザ２０のＴＶ２６を省略している。図９に示すように、変形例５の量子デバイス２ｅにおいて、インターポーザ２０の反対面２２は、冷却部材３４に接してもよい。冷却部材３４は、冷却機能を有している。例えば、冷却部材３４は、試料台３０に接続することによって冷却機能を有してもよい。このような構成とすることにより、インターポーザ２０の反対面２２は、冷却部材３４の熱伝導によって冷却することができ、冷却性能を向上させることができる。
【0062】
インターポーザ２０の反対面２２に冷却部材３４が配置された場合には、ソケット４０は、上方から見て、冷却部材３４の周りに、ロの字状、または、コの字状等のように、冷却部材３４を避けて配置される。
【0063】
また、インターポーザ２０は、サーマルビア２７を含んでもよい。サーマルビア２７は、インターポーザ基板２５の実装面２１に直交する方向に延びた部材でもよい。例えば、サーマルビア２７は、インターポーザ基板２５を貫通してもよい。このように、インターポーザ２０は、インターポーザ基板２５の実装面２１側から反対面２２側まで貫通したサーマルビア２７を含んでもよい。サーマルビア２７は、例えば、実装面２１に直交する方向に延びた中心軸を有する円柱状または角柱状等の柱状でもよい。サーマルビア２７は、実装面２１側と反対面２２側との間で熱を移動させることができる。
【0064】
サーマルビア２７は、熱伝導性が高い材料を含むことが好ましい。サーマルビア２７は、上述の超電導材料を含んでもよい。サーマルビア２７は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、サーマルビア２７は、上述した常電導材料を含んでもよい。サーマルビア２７は、インターポーザ配線層２４等と同じ常電導材料を含んでもよいし、インターポーザ配線層２４等と異なる常電導材料を含んでもよい。また、サーマルビア２７は、窒化アルミニウム等の熱伝導性が高いセラミックを含んでもよい。
【0065】
サーマルビア２７は、冷却部材３４に接続させてもよい。このような構成とすることにより、量子デバイス１ｄの冷却性能を向上させることができる。なお、量子デバイス１ｄは、サーマルビア２７を設けず、冷却部材３４のみ設けてもよし、冷却部材３４を設けず、サーマルビア２７のみ設けてもよい。また、冷却部材３４及びサーマルビア２７の両方を設けてもよい。
【0066】
また、図の吹き出しに示すように、サーマルビア２７は、実装面２１側の径よりも反対面２２側の径の方が大きいテーパが形成された部分を含んでもよい。すなわち、サーマルビア２７は、反対面２２側に向かってビア断面が大きくなる略円錐台状の部分を含んでもよい。テーパ形状を含むことで熱容量を増加させることができ、急激な温度変化を緩和することができる。よって、サーマルビア２７の温度に対する安定性を向上させることができる。また、サーマルビア２７を冷却部材３４と接触させた場合には、冷却部材３４との熱的接合面積が増加する。よって、より効果的に熱移動を促進させることができる。なお、サーマルビア２７と貫通孔との界面において、常温から極低温に温度を変化させた場合に、界面の密着力が低下することがあり得る。例えば、熱収縮によりサーマルビア２７と貫通孔との界面において密着力以上の力がかかったり、低弾性率の材料を壁面に使用した場合には、極低温下において、弾性率が高くなる（分子が動かなくなる）ので、密着力を失ったりすることで剥離が発生する可能性がある。剥離してしまう場合は、サーマルビア２７の位置が動くことが想定されるが、テーパ形状を含むことで、上下の位置が移動しても、サーマルビア２７と貫通孔との界面での接触面を維持することができる。サーマルビア２７が移動する場合において、冷却部材３４との接触を維持させる凸形状をあらかじめ冷却部材３４に形成し、冷却部材３４とサーマルビア２７との接触を維持するようにしてもよい。
【0067】
さらに、図の別の吹き出しに示すように、インターポーザ２０は、複数のサーマルビア２７を接続する共通の接続部材２８を含んでもよい。例えば、実装面２１に平行な板状の接続部材２８で複数のサーマルビア２７を接続させてもよい。接続部材２８は、熱伝導性が高い材料を含むことが好ましく、サーマルビア２７と同様の材料を含んでもよい。接続部材２８で接続された複数のサーマルビア２７は、熱容量を大きくすることができ、温度変化を抑制することができる。
【0068】
また、接続部材２８で接続された複数のサーマルビア２７に、一定の電位を印加してもよい。例えば、グランド電位を印加してもよい。これにより、量子チップ１０またはインターポーザ２０は、グランド電位をサーマルビア２７からとることができる。なお、この場合には、サーマルビア２７及び接続部材２８は、熱伝導性が高く、導電性の材料を含むことが好ましい。
【0069】
インターポーザ２０において、量子回路１７に接続された配線または信号線が実装された領域は、それ以外の領域よりも熱を発生する。よって、そのような領域のサーマルビア２７の密度を、それ以外の領域の密度よりも大きくすることが好ましい。例えば、インターポーザ基板２５を上方から見て、量子チップ１０がインターポーザ２０の中央に実装された場合には、中央領域のサーマルビア２７の密度を、周辺領域のサーマルビア２７の密度よりも大きくする。また、インターポーザ２０において、量子回路１７からの信号を伝達するＴＶ２６の近傍でも、サーマルビア２７の密度を、それ以外の領域の密度よりも大きくすることが好ましい。これにより、冷却性能を向上させることができる。
【0070】
（変形例６）
次に、実施形態２の変形例６を説明する。本変形例は、試料台３０の凹部３１の底に凹みを有する。図１０は、実施形態２の変形例６に係る試料台３０の凹部３１の底に形成された凹みを例示した断面図である。図１１は、実施形態２の変形例６に係る試料台３０の凹部３１の底に形成された凹みを例示した平面図である。図１０及び図１１に示すように、変形例６の量子デバイス２ｆにおいて、凹部３１の底には凹み３５が形成されている。図１１に示すように、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、凹み３５の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよい。量子チップ１０の第２面１２の中央部は、凹み３５を覆っている。
次に、実施形態２の変形例６を説明する。本変形例は、試料台３０の凹部３１の底に凹みを有する。図１０は、実施形態２の変形例６に係る試料台３０の凹部３１の底に形成された凹みを例示した断面図である。図１１は、実施形態２の変形例６に係る試料台３０の凹部３１の底に形成された凹みを例示した平面図である。図１０及び図１１に示すように、変形例６の量子デバイス２ｆにおいて、凹部３１の底には凹み３５が形成されている。図１１に示すように、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、凹み３５の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよい。量子チップ１０の第２面１２の中央部は、凹み３５を覆っている。
【0071】
上方から見て、凹み３５の領域は、量子チップ１０よりも大きくてもよい。この場合には、量子チップ１０の第２面１２は、凹部３１の底に接しない。
【0072】
量子デバイス２ｆでは、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む試料台３０との間の距離を大きくすることができる。これにより、疑似的なキャパシタの生成を抑制し、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。よって、量子回路１７の動作周波数に与える影響を低減することができる。
【0073】
（変形例７）
次に、実施形態２の変形例７を説明する。本変形例は、量子チップ１０の第２面１２の周辺部を凹み３５の周囲に接着または接合する。図１２は、実施形態２の変形例７に係る試料台３０の凹部３１の底に形成された凹み３５を例示した断面図である。図１２に示すように、変形例７の量子デバイス２ｇでは、量子チップ１０の第２面１２の周辺部は、凹部３１の底に接着層ＢＬによって接着してもよいし、金属層等の接合層ＭＬによって接合してもよい。このような構成とすることにより、共振の影響を低減しつつ、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。
次に、実施形態２の変形例７を説明する。本変形例は、量子チップ１０の第２面１２の周辺部を凹み３５の周囲に接着または接合する。図１２は、実施形態２の変形例７に係る試料台３０の凹部３１の底に形成された凹み３５を例示した断面図である。図１２に示すように、変形例７の量子デバイス２ｇでは、量子チップ１０の第２面１２の周辺部は、凹部３１の底に接着層ＢＬによって接着してもよいし、金属層等の接合層ＭＬによって接合してもよい。このような構成とすることにより、共振の影響を低減しつつ、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。
【0074】
（変形例８）
次に、実施形態２の変形例８を説明する。本変形例は、量子チップ１０の第２面１２の周辺部と、凹み３５の周囲との間に空間を有する。図１３は、実施形態２の変形例８に係る試料台３０の凹部３１の底に形成された凹み３５を例示した断面図である。図１３に示すように、変形例８の量子デバイス２ｈでは、量子チップ１０の第２面１２の周辺部は、試料台３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２の周辺部は、凹部３１の底との間に空間を介して配置されてもよい。このような構成とすることにより、共振の影響を低減しつつ、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
次に、実施形態２の変形例８を説明する。本変形例は、量子チップ１０の第２面１２の周辺部と、凹み３５の周囲との間に空間を有する。図１３は、実施形態２の変形例８に係る試料台３０の凹部３１の底に形成された凹み３５を例示した断面図である。図１３に示すように、変形例８の量子デバイス２ｈでは、量子チップ１０の第２面１２の周辺部は、試料台３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２の周辺部は、凹部３１の底との間に空間を介して配置されてもよい。このような構成とすることにより、共振の影響を低減しつつ、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
【0075】
（変形例９）
次に、実施形態２の変形例９を説明する。本変形例は、凹み３５にピラーを有する。図１４は、実施形態２の変形例９に係る試料台３０の凹部３１の底に形成された凹み３５及びピラーを例示した断面図である。図１４に示すように、変形例９の量子デバイス２ｉにおいて、凹部３１の底には凹み３５が形成されている。そして、凹み３５には、１本または複数のピラー３６が設けられている。ピラー３６は、第１面１１及び第２面１２に直交する方向に延びている。ピラー３６の一端は、凹み３５の底に接続し、ピラー３６の他端は、量子チップ１０の第２面１２に接している。このように、量子チップ１０は、凹み３５の底から第１面１１に直交する方向に延びたピラー３６に接している。ピラー３６は、円柱でもよいし、柱状でもよい。ピラー３６は、チップピン１９と同様の材料を含んでもよい。１本または複数のピラー３６と、第２面１２とは、接着層ＢＬによって接着されてもよいし、金属層によって接合されてもよい。
次に、実施形態２の変形例９を説明する。本変形例は、凹み３５にピラーを有する。図１４は、実施形態２の変形例９に係る試料台３０の凹部３１の底に形成された凹み３５及びピラーを例示した断面図である。図１４に示すように、変形例９の量子デバイス２ｉにおいて、凹部３１の底には凹み３５が形成されている。そして、凹み３５には、１本または複数のピラー３６が設けられている。ピラー３６は、第１面１１及び第２面１２に直交する方向に延びている。ピラー３６の一端は、凹み３５の底に接続し、ピラー３６の他端は、量子チップ１０の第２面１２に接している。このように、量子チップ１０は、凹み３５の底から第１面１１に直交する方向に延びたピラー３６に接している。ピラー３６は、円柱でもよいし、柱状でもよい。ピラー３６は、チップピン１９と同様の材料を含んでもよい。１本または複数のピラー３６と、第２面１２とは、接着層ＢＬによって接着されてもよいし、金属層によって接合されてもよい。
【0076】
量子デバイス２ｉでは、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む試料台３０との間の距離を大きくすることができる。これにより、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。それとともに、ピラー３６は量子チップ１０の第２面１２に接するので、冷却性能を向上させることができる。
【0077】
なお、ピラー３６を、凹み３５の底から可動としてもよい。すなわち、ピラー３６を、チップピン１９に置き換えてもよい。
【0078】
（変形例１０）
次に、実施形態２の変形例１０を説明する。本変形例は、試料台３０の凹部３１の底に貫通孔を有する。図１５は、実施形態２の変形例１０に係る試料台３０の凹部３１の底に形成された貫通孔を例示した断面図である。図１５に示すように、変形例１０の量子デバイス２ｊにおいて、凹部３１の底には貫通孔３７が形成されている。上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、貫通孔３７の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよいし、凹部３１の底に接着または接合してもよい。量子チップ１０の第２面１２の中央部は、貫通孔３７を覆っている。
次に、実施形態２の変形例１０を説明する。本変形例は、試料台３０の凹部３１の底に貫通孔を有する。図１５は、実施形態２の変形例１０に係る試料台３０の凹部３１の底に形成された貫通孔を例示した断面図である。図１５に示すように、変形例１０の量子デバイス２ｊにおいて、凹部３１の底には貫通孔３７が形成されている。上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、貫通孔３７の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよいし、凹部３１の底に接着または接合してもよい。量子チップ１０の第２面１２の中央部は、貫通孔３７を覆っている。
【0079】
量子デバイス２ｊでは、上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む試料台３０との間の距離を大きくすることができる。これにより、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。よって、量子回路１７の動作周波数に与える影響を低減することができる。
【0080】
（変形例１１）
次に、実施形態２の変形例１１を説明する。本変形例は、極低温時において、量子チップ１０が凹部３１に嵌入する。図１６は、実施形態２の変形例１１に係る試料台３０の凹部３１を例示した断面図である。図１６に示すように、変形例１１の量子デバイス２ｋにおいて、量子チップ１０は、極低温時において、凹部３１に嵌入する。よって、量子チップ１０の側面は、凹部３１の内面に接している。これにより、量子チップ１０は、側面からの熱伝導により冷却されるので、冷却性能を向上させることができる。
次に、実施形態２の変形例１１を説明する。本変形例は、極低温時において、量子チップ１０が凹部３１に嵌入する。図１６は、実施形態２の変形例１１に係る試料台３０の凹部３１を例示した断面図である。図１６に示すように、変形例１１の量子デバイス２ｋにおいて、量子チップ１０は、極低温時において、凹部３１に嵌入する。よって、量子チップ１０の側面は、凹部３１の内面に接している。これにより、量子チップ１０は、側面からの熱伝導により冷却されるので、冷却性能を向上させることができる。
【0081】
なお、量子デバイス２ｋを室温から数［ｍＫ］の極低温まで冷却する際に、量子チップ１０、インターポーザ２０及び試料台３０は、体積変化を生じる。よって、予め、体積変化を考慮し、極低温時において、量子チップ１０の側面が凹部３１に接するようにする。また、量子チップ１０のグランド電位を、量子チップ１０の側面を介して試料台３０から取得するようにしてもよい。
【0082】
（変形例１２）
次に、実施形態２の変形例１２を説明する。本変形例は、インターポーザ２０の側面を、凹部３１の内面に接するようにする。図１７は、実施形態２の変形例１２に係る量子デバイスを例示した断面図である。図１７に示すように、本変形例の量子デバイス２ｌにおいて、インターポーザ２０の側面の少なくとも一部は、凹部３１の内面に接している。
次に、実施形態２の変形例１２を説明する。本変形例は、インターポーザ２０の側面を、凹部３１の内面に接するようにする。図１７は、実施形態２の変形例１２に係る量子デバイスを例示した断面図である。図１７に示すように、本変形例の量子デバイス２ｌにおいて、インターポーザ２０の側面の少なくとも一部は、凹部３１の内面に接している。
【0083】
このような構成とすることにより、インターポーザ２０の実装面２１は、試料台３０に接しなくてもよいので、実装面２１を最大限に活用することができる。例えば、実装面２１に最大限にインターポーザ配線層２３を形成することができる。
【0084】
（変形例１３）
次に、実施形態２の変形例１３を説明する。本変形例は、凹部３１にザグリが形成されている。図１８は、実施形態２の変形例１３に係る量子デバイスを例示した断面図である。図１９は、実施形態２の変形例１３に係る試料台３０の凹部３１及びザグリを例示した平面図である。図１８及び図１９に示すように、量子デバイス２ｍにおいて、試料台３０の凹部３１は、試料台３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。よって、ザグリ３８は、段差面３９を含んでいる。
次に、実施形態２の変形例１３を説明する。本変形例は、凹部３１にザグリが形成されている。図１８は、実施形態２の変形例１３に係る量子デバイスを例示した断面図である。図１９は、実施形態２の変形例１３に係る試料台３０の凹部３１及びザグリを例示した平面図である。図１８及び図１９に示すように、量子デバイス２ｍにおいて、試料台３０の凹部３１は、試料台３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。よって、ザグリ３８は、段差面３９を含んでいる。
【0085】
段差面３９は、例えば、所定面３２に平行である。段差面３９は、凹部３１の周りに形成されている。段差面３９は、凹部３１を囲んでいる。量子チップ１０は、凹部３１の内部に配置されている。インターポーザ２０の実装面２１の一部は、段差面３９に接している。
【0086】
インターポーザ２０における実装面２１の段差面３９に接した部分は、段差面３９との電気的導通を防ぐために、絶縁膜が形成されてもよい。また、実装面２１の段差面３９に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。
【0087】
図１９に示すように、凹部３１は、量子チップ１０を配置できるように、４辺に空間を有するようにしてもよい。また、凹部３１は、４隅にＲまたは円形を追加した形状としてもよい。これにより、極低温まで冷却時の体積変化による応力及びひずみの発生を抑制することができる。特に、直角及び鋭角の形状による４隅の応力集中を避けることができる。
【0088】
本変形例の量子デバイス２ｍでは、インターポーザ２０は、ザグリ３８の内部に配置されるので、試料台３０に囲まれている。よって、冷却性能を向上させることができる。また、インターポーザ２０の実装面２１の一部は、段差面３９に接しているので、これによっても、冷却性能を向上させることができる。また、所定面３２と反対面２２との段差を小さくすることができるので、量子デバイス２ｍの配置の自由度を向上させることができる。
【0089】
（変形例１４）
次に、実施形態２の変形例１４を説明する。本変形例の量子デバイスは、ザグリ３８の側面にインターポーザ２０が接している。図２０は、実施形態２の変形例１４に係る量子デバイスを例示した断面図である。図２０に示すように、量子デバイス２ｎにおいて、試料台３０の凹部３１は、試料台３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。
次に、実施形態２の変形例１４を説明する。本変形例の量子デバイスは、ザグリ３８の側面にインターポーザ２０が接している。図２０は、実施形態２の変形例１４に係る量子デバイスを例示した断面図である。図２０に示すように、量子デバイス２ｎにおいて、試料台３０の凹部３１は、試料台３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。
【0090】
本変形例の量子デバイス２ｎにおいて、インターポーザ２０の側面の少なくとも一部は、段差面３９と所定面３２との間のザグリ３８の側面に接している。そして、インターポーザ２０の実装面２１の一部は、段差面３９との間に空間を介して配置されている。これにより、インターポーザ２０の実装面２１は、試料台３０に接しなくてもよいので、実装面２１を最大限に活用することができる。
【0091】
（変形例１５）
次に、実施形態２の変形例１５を説明する。本変形例は、インターポーザ２０の実装面２１と段差面３９との間にスペーサを有する。図２１は、実施形態２の変形例１５に係るスペーサを例示した断面図である。図２１に示すように、量子デバイス２ｏにおいて、インターポーザ２０の実装面２１の一部は、段差面３９との間にスペーサＳＰを介して配置されている。すなわち、スペーサＳＰは、実装面２１と段差面３９との間に配置されている。スペーサＳＰは、熱伝導性が高い絶縁材料、例えば、窒化アルミ、炭化ケイ素、サファイア、シリコン、アルミナなどを含むことが好ましい。
次に、実施形態２の変形例１５を説明する。本変形例は、インターポーザ２０の実装面２１と段差面３９との間にスペーサを有する。図２１は、実施形態２の変形例１５に係るスペーサを例示した断面図である。図２１に示すように、量子デバイス２ｏにおいて、インターポーザ２０の実装面２１の一部は、段差面３９との間にスペーサＳＰを介して配置されている。すなわち、スペーサＳＰは、実装面２１と段差面３９との間に配置されている。スペーサＳＰは、熱伝導性が高い絶縁材料、例えば、窒化アルミ、炭化ケイ素、サファイア、シリコン、アルミナなどを含むことが好ましい。
【0092】
量子デバイス２ｏは、スペーサＳＰを有しているので、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。さらに、インターポーザ配線層２３を形成することにより、実装面２１を最大限に活用することができる。
【0093】
（変形例１６）
次に、実施形態２の変形例１６を説明する。本変形例は、インターポーザ２０の一部のみ試料台３０に接する。図２２は、実施形態２の変形例１６に係る量子デバイスを例示した断面図である。図２２に示すように、量子デバイス２ｐにおいて、インターポーザ２０の側面は、冷却機能を有する試料台３０に接している。試料台３０は、例えば、板状の部分３０ａを含んでいる。板状の部分３０ａは、インターポーザ２０の側面を挟んでいる。
次に、実施形態２の変形例１６を説明する。本変形例は、インターポーザ２０の一部のみ試料台３０に接する。図２２は、実施形態２の変形例１６に係る量子デバイスを例示した断面図である。図２２に示すように、量子デバイス２ｐにおいて、インターポーザ２０の側面は、冷却機能を有する試料台３０に接している。試料台３０は、例えば、板状の部分３０ａを含んでいる。板状の部分３０ａは、インターポーザ２０の側面を挟んでいる。
【0094】
量子デバイス２ｐでは、インターポーザ２０を熱流路として用いている。よって、インターポーザ２０の側面からの熱伝導によって、量子デバイス２ｐを冷却することができる。また、インターポーザ２０の実装面２１及び反対面２２を最大限に端子に活用することができる。
【0095】
（変形例１７）
次に、実施形態２の変形例１７を説明する。本変形例は、ソケット４０の一部のみ試料台３０に接する。図２３は、実施形態２の変形例１７に係る量子デバイスを例示した断面図である。図２３に示すように、量子デバイス２ｑにおいて、ハウジング４５の側面４３は、冷却機能を有する試料台３０に接している。試料台３０は、例えば、板状の部分３０ａを含んでいる。板状の部分３０ａは、ハウジング４５の側面４３を挟んでいる。なお、量子デバイス２ｑにおいて、ハウジング４５の側面４３に限らず、ハウジング４５の一端面４１の一部が試料台３０に接してもよいし、ハウジング４５の他端面４２の一部が試料台３０に接してもよい。
次に、実施形態２の変形例１７を説明する。本変形例は、ソケット４０の一部のみ試料台３０に接する。図２３は、実施形態２の変形例１７に係る量子デバイスを例示した断面図である。図２３に示すように、量子デバイス２ｑにおいて、ハウジング４５の側面４３は、冷却機能を有する試料台３０に接している。試料台３０は、例えば、板状の部分３０ａを含んでいる。板状の部分３０ａは、ハウジング４５の側面４３を挟んでいる。なお、量子デバイス２ｑにおいて、ハウジング４５の側面４３に限らず、ハウジング４５の一端面４１の一部が試料台３０に接してもよいし、ハウジング４５の他端面４２の一部が試料台３０に接してもよい。
【0096】
量子デバイス２ｑでは、ハウジング４５の一端面４１、他端面４２及び側面４３のうち、少なくともいずれかの一部は、冷却機能を有する試料台３０に接するので、試料台３０からの熱伝導によって、量子デバイス２ｑを冷却することができる。これにより、量子デバイス２ｑの冷却性能を向上させることができる。実施形態２の変形例１～１７のいくつかを適宜組み合わせてもよい。
【0097】
（実施形態３）
次に、実施形態３に係る量子デバイスを説明する。本実施形態は、量子チップ１０の少なくとも一部、インターポーザ２０の少なくとも一部、及び、ソケット４０の少なくともの一部は、それぞれ冷却機能を有する試料台３０に接している。図２４は、実施形態３に係る量子デバイスを例示した断面図である。
次に、実施形態３に係る量子デバイスを説明する。本実施形態は、量子チップ１０の少なくとも一部、インターポーザ２０の少なくとも一部、及び、ソケット４０の少なくともの一部は、それぞれ冷却機能を有する試料台３０に接している。図２４は、実施形態３に係る量子デバイスを例示した断面図である。
【0098】
図２４に示すように、量子デバイス３において、量子チップ１０の少なくとも一部、インターポーザ２０の少なくとも一部、及び、ソケット４０の少なくともの一部は、試料台３０に接している。具体的には、例えば、量子チップ１０、インターポーザ２０及びソケット４０は、試料台３０の凹部３１の内部に配置されている。そして、量子チップ１０の第２面１２、インターポーザ２０の側面、及び、ソケット４０の側面４３は、試料台３０の凹部３１の内面に接している。なお、さらに、インターポーザ２０の実装面２１及び反対面２２の一部、ソケット４０の一端面４１及び他端面４２の一部のうち、少なくともいずれかを接するようにしてもよい。
【0099】
量子デバイス３では、量子チップ１０、インターポーザ２０及びソケット４０の各一部が、試料台３０に接しているので、量子デバイス３の冷却性能を向上させることができる。これ以外の構成及び効果は、実施形態１及び２の記載に含まれている。
【0100】
（実施形態４）
次に、実施形態４に係る量子デバイスを説明する。本実施形態のソケット４０は、試料台３０に接した放熱層を有している。図２５は、実施形態４に係る量子デバイスを例示した断面図である。図２５に示すように、量子デバイス４において、ソケット４０は、冷却機能を有する試料台３０に接した放熱層４４ａ、４４ｂ及び４４ｃを有する。
次に、実施形態４に係る量子デバイスを説明する。本実施形態のソケット４０は、試料台３０に接した放熱層を有している。図２５は、実施形態４に係る量子デバイスを例示した断面図である。図２５に示すように、量子デバイス４において、ソケット４０は、冷却機能を有する試料台３０に接した放熱層４４ａ、４４ｂ及び４４ｃを有する。
【0101】
放熱層４４ａ等は、熱伝導性が高い材料を含むことが好ましい。放熱層４４ａ等は、上述の超電導材料を含んでもよい。放熱層４４ａ等は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、放熱層４４ａ等は、上述した常電導材料を含んでもよい。放熱層４４ａ等は、インターポーザ配線層２４等と同じ常電導材料を含んでもよいし、インターポーザ配線層２４等と異なる常電導材料を含んでもよい。また、放熱層４４ａ等は、窒化アルミニウム等の熱伝導性が高いセラミックを含んでもよい。放熱層４４ａ等は、導電性の材料を含む場合には、可動ピン４７との絶縁を保つために絶縁膜で覆われていることが好ましい。
【0102】
放熱層４４ａは、ハウジング４５の一端面４１に配置されている。よって、放熱層４４ａは、一端面４１に露出している。放熱層４４ｂは、ハウジング４５の他端面４２に配置されている。よって、放熱層４４ｂは、他端面４２に露出している。放熱層４４ｃは、ハウジング４５の中央にＸＹ面に平行に配置されている。放熱層４４ｃは、ハウジング４５の側面４３に露出している。量子デバイス４は、放熱層４４ａ、４４ｂ及び４４ｃのうち、少なくともいずれかが配置されてもよい。
【0103】
放熱層４４ａ、４４ｂ及び４４ｃは、試料台３０に接してもよい。例えば、放熱層４４ａ、４４ｂ及び４４ｃは、試料台３０の凹部３１の内面に接している。このように、ソケット４０は、ハウジング４５の一端面４１、他端面４２及び側面４３の少なくともいずれかに露出して試料台３０に接した放熱層を有する。
【0104】
量子デバイス４では、ソケット４０は、放熱層４４ａ、４４ｂ及び４４ｃを有するので、量子デバイス４の冷却性能を向上させることができる。放熱層４４ａ、４４ｂ及び４４ｃが試料台３０に接する場合には、さらに、量子デバイス４の冷却性能を向上させることができる。これ以外の構成及び効果は、実施形態１～３の記載に含まれている。
【0105】
（実施形態５）
次に、実施形態５に係る量子デバイスを説明する。本実施形態のソケット４０は、インターポーザ２０の実装面２１に配置されている。図２６は、実施形態５に係る量子デバイスを例示した断面図である。
次に、実施形態５に係る量子デバイスを説明する。本実施形態のソケット４０は、インターポーザ２０の実装面２１に配置されている。図２６は、実施形態５に係る量子デバイスを例示した断面図である。
【0106】
図２６に示すように、量子デバイス５において、ソケット４０は、インターポーザ２０の実装面２１に配置されている。よって、ソケット４０は、量子チップ１０と同じ実装面２１側に配置されている。なお、図２６においては、実装面２１に直交する方向をＺ軸方向とし、実装面２１側を＋Ｚ軸方向、反対面２２側を－Ｚ軸方向とする。説明の便宜上、＋Ｚ軸方向側を上方とし、－Ｚ軸方向側を下方とする。よって、本実施形態の量子デバイス４では、ソケット４０は、インターポーザ２０の上方（＋Ｚ軸方向側）に配置されている。
【0107】
インターポーザ２０の反対面２２は、試料台３０に接してもよい。これにより、インターポーザ２０を介して量子チップ１０を冷却することができる。なお、量子チップ１０及びインターポーザ２０の少なくともいずれかのグランド電位を、インターポーザ２０のＴＶ２６を介して試料台３０から取得してもよい。
【0108】
ソケット４０は、＋Ｚ軸方向側から見て、量子チップ１０の周りに、ロの字状、または、コの字状等のように、量子チップ１０を避けて配置される。可動ピン４７の一端は、インターポーザ２０の実装面２１の端子に電気的に接している。可動ピン４７の一端は、ハウジング４５に対して可動である。可動ピン４７の他端は、外部への入出力となるコネクタ５１が形成されたボード５０の端子に電気的に接している。
【0109】
ボード５０は、前述の実施形態と同様に、ソケット４０の他端面４２に対向して配置されている。本実施形態において、試料台３０上に、インターポーザ２０と並んで、ボード５０ａが配置されてもよい。ボード５０ａにおけるボード基板５５ａの下面は、試料台３０に接している。ボード基板５５ａの上面には、コネクタ５１ａ及び端子が形成されている。ソケット４０は、インターポーザ２０の実装面２１とボード５０ａの上面とに跨って配置されてもよい。そして、ボード５０の下面に形成された複数の端子が相互に接続されてもよい。この場合には、インターポーザ２０の実装面２１に形成された端子から、可動ピン４７ａの一端、可動ピン４７ａの他端、ボード５０の端子、ボード５０の他の端子、可動ピン４７ｂの他端、可動ピン４７ｂの一端、ボード５０ａの端子の順に経由して、ボード５０ａのコネクタ５１ａに接続してもよい。
【0110】
外部からの入力及び外部への出力となるコネクタ５１及び５１ａが形成されたボード５０及び５０ａは、ソケット４０及びインターポーザ２０を介して、量子チップ１０との間で、電源及び信号等の入出力を行う。
本実施形態の量子デバイス５によれば、外部からの入出力となるコネクタ５１ａを増やすことができるので、外部と接続する端子数を増加させることができる。また、インターポーザ２０の反対面２２を試料台３０に接するようにすることができるので、量子デバイス５の冷却性能を向上させることができる。これ以外の構成及び効果は、実施形態１～４の記載に含まれている。
本実施形態の量子デバイス５によれば、外部からの入出力となるコネクタ５１ａを増やすことができるので、外部と接続する端子数を増加させることができる。また、インターポーザ２０の反対面２２を試料台３０に接するようにすることができるので、量子デバイス５の冷却性能を向上させることができる。これ以外の構成及び効果は、実施形態１～４の記載に含まれている。
【0111】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施形態１～５及び各変形例の各構成を適宜組み合わせたもの、複数の量子チップ１０がインターポーザ２０に接続されたもの、複数のインターポーザ２０がソケット４０に接続されたものも、本実施形態の技術的思想の範囲に含まれる。
【0112】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【0113】
（付記１）
量子チップと、
前記量子チップが実装されたインターポーザと、
前記インターポーザに対向して配置され、可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、
を備え、
前記可動ピンにおける前記インターポーザの端子に電気的に接触した一端及び前記一端の反対側の他端のうち、少なくとも前記一端は、前記ハウジングに対して可動であり、
前記他端は、外部への入出力となるコネクタが形成されたボードの端子に電気的に接した、
量子デバイス。
量子チップと、
前記量子チップが実装されたインターポーザと、
前記インターポーザに対向して配置され、可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、
を備え、
前記可動ピンにおける前記インターポーザの端子に電気的に接触した一端及び前記一端の反対側の他端のうち、少なくとも前記一端は、前記ハウジングに対して可動であり、
前記他端は、外部への入出力となるコネクタが形成されたボードの端子に電気的に接した、
量子デバイス。
【0114】
（付記２）
前記量子チップ、前記インターポーザ、及び、前記ソケットのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
付記１に記載の量子デバイス。
前記量子チップ、前記インターポーザ、及び、前記ソケットのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
付記１に記載の量子デバイス。
【0115】
（付記３）
前記量子チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、
前記インターポーザの一部は、前記試料台に接した、
付記１に記載の量子デバイス。
前記量子チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、
前記インターポーザの一部は、前記試料台に接した、
付記１に記載の量子デバイス。
【0116】
（付記４）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接した、
付記３に記載の量子デバイス。
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接した、
付記３に記載の量子デバイス。
【0117】
（付記５）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
付記３に記載の量子デバイス。
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
付記３に記載の量子デバイス。
【0118】
（付記６）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面は、前記凹部の内面との間に空間を介して配置された、
付記３に記載の量子デバイス。
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面は、前記凹部の内面との間に空間を介して配置された、
付記３に記載の量子デバイス。
【0119】
（付記７）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面は、前記凹部の底から突出するように可動なチップピンに接した、
付記３に記載の量子デバイス。
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面は、前記凹部の底から突出するように可動なチップピンに接した、
付記３に記載の量子デバイス。
【0120】
（付記８）
前記凹部は、前記試料台の所定面に形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記所定面に接した、
付記３～７のいずれか１項に記載の量子デバイス。
前記凹部は、前記試料台の所定面に形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記所定面に接した、
付記３～７のいずれか１項に記載の量子デバイス。
【0121】
（付記９）
前記インターポーザの側面の少なくとも一部は、前記所定面上に設けられた複数の抑え部材に接した、
付記８に記載の量子デバイス。
前記インターポーザの側面の少なくとも一部は、前記所定面上に設けられた複数の抑え部材に接した、
付記８に記載の量子デバイス。
【0122】
（付記１０）
前記インターポーザは、前記実装面に直交する方向から見て矩形であり、
複数の前記抑え部材は、前記インターポーザにおける各角部の近傍の側面を平面部分で抑える、
付記９に記載の量子デバイス。
前記インターポーザは、前記実装面に直交する方向から見て矩形であり、
複数の前記抑え部材は、前記インターポーザにおける各角部の近傍の側面を平面部分で抑える、
付記９に記載の量子デバイス。
【0123】
（付記１１）
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記反対面は、冷却機能を有する冷却部材に接した、
付記３～１０のいずれか１項に記載の量子デバイス。
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記反対面は、冷却機能を有する冷却部材に接した、
付記３～１０のいずれか１項に記載の量子デバイス。
【0124】
（付記１２）
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記インターポーザは、インターポーザ基板と、前記インターポーザ基板の前記実装面側から前記反対面側まで貫通したサーマルビアと、を含む、
付記３～１１のいずれか１項に記載の量子デバイス。
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記インターポーザは、インターポーザ基板と、前記インターポーザ基板の前記実装面側から前記反対面側まで貫通したサーマルビアと、を含む、
付記３～１１のいずれか１項に記載の量子デバイス。
【0125】
（付記１３）
前記サーマルビアは、前記実装面側の径よりも前記反対面側の径の方が大きいテーパが形成された部分を含む、
付記１２に記載の量子デバイス。
前記サーマルビアは、前記実装面側の径よりも前記反対面側の径の方が大きいテーパが形成された部分を含む、
付記１２に記載の量子デバイス。
【0126】
（付記１４）
前記インターポーザは、複数の前記サーマルビアを接続する共通の接続部材をさらに含む、
付記１２または１３に記載の量子デバイス。
前記インターポーザは、複数の前記サーマルビアを接続する共通の接続部材をさらに含む、
付記１２または１３に記載の量子デバイス。
【0127】
（付記１５）
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
前記凹部の底には凹みが形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記凹みの領域に含まれた、
付記３～１４のいずれか１項に記載の量子デバイス。
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
前記凹部の底には凹みが形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記凹みの領域に含まれた、
付記３～１４のいずれか１項に記載の量子デバイス。
【0128】
（付記１６）
前記量子チップは、前記凹みの底から前記第１面に直交する方向に延びたピラーに接した、
付記１５に記載の量子デバイス。
前記量子チップは、前記凹みの底から前記第１面に直交する方向に延びたピラーに接した、
付記１５に記載の量子デバイス。
【0129】
（付記１７）
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
前記凹部の底には貫通孔が形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記貫通孔の領域に含まれた、
付記３～１４のいずれか１項に記載の量子デバイス。
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
前記凹部の底には貫通孔が形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記貫通孔の領域に含まれた、
付記３～１４のいずれか１項に記載の量子デバイス。
【0130】
（付記１８）
前記量子チップの側面は、前記凹部の内面に接した、
付記３～１７のいずれか１項に記載の量子デバイス。
前記量子チップの側面は、前記凹部の内面に接した、
付記３～１７のいずれか１項に記載の量子デバイス。
【0131】
（付記１９）
前記凹部は、前記試料台の所定面に形成され、
前記インターポーザの側面の少なくとも一部は、前記凹部の内面に接した、
付記３～１８のいずれか１項に記載の量子デバイス。
前記凹部は、前記試料台の所定面に形成され、
前記インターポーザの側面の少なくとも一部は、前記凹部の内面に接した、
付記３～１８のいずれか１項に記載の量子デバイス。
【0132】
（付記２０）
前記凹部は、前記試料台の所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面に接した、
付記３～１８のいずれか１項に記載の量子デバイス。
前記凹部は、前記試料台の所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面に接した、
付記３～１８のいずれか１項に記載の量子デバイス。
【0133】
（付記２１）
前記凹部は、前記試料台の所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの側面の少なくとも一部は、前記段差面と前記所定面との間の側面に接した、
付記３～１８のいずれか１項に記載の量子デバイス。
前記凹部は、前記試料台の所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの側面の少なくとも一部は、前記段差面と前記所定面との間の側面に接した、
付記３～１８のいずれか１項に記載の量子デバイス。
【0134】
（付記２２）
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間に空間を介して配置された、
付記２１に記載の量子デバイス。
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間に空間を介して配置された、
付記２１に記載の量子デバイス。
【0135】
（付記２３）
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間にスペーサを介して配置された、
付記２１に記載の量子デバイス。
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間にスペーサを介して配置された、
付記２１に記載の量子デバイス。
【0136】
（付記２４）
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記ソケットは、前記反対面に対向して配置された、
付記１～２３のいずれか１項に記載の量子デバイス。
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記ソケットは、前記反対面に対向して配置された、
付記１～２３のいずれか１項に記載の量子デバイス。
【0137】
（付記２５）
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記ソケットは、前記実装面に実装された、
付記１または２に記載の量子デバイス。
前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
前記ソケットは、前記実装面に実装された、
付記１または２に記載の量子デバイス。
【0138】
（付記２６）
前記量子チップの少なくとも一部、前記インターポーザの少なくとも一部、及び、前記ソケットの少なくともの一部は、冷却機能を有する試料台に接した、
付記１～２５のいずれか１項に記載の量子デバイス。
前記量子チップの少なくとも一部、前記インターポーザの少なくとも一部、及び、前記ソケットの少なくともの一部は、冷却機能を有する試料台に接した、
付記１～２５のいずれか１項に記載の量子デバイス。
【0139】
（付記２７）
前記ハウジングは、前記可動ピンの一端が突出した一端面と、前記可動ピンの他端が突出した他端面と、前記一端面の周縁と前記他端面の周縁とを接続する側面と、を有し、
前記一端面、前記他端面及び前記側面のうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
付記１～２６のいずれか１項に記載の量子デバイス。
前記ハウジングは、前記可動ピンの一端が突出した一端面と、前記可動ピンの他端が突出した他端面と、前記一端面の周縁と前記他端面の周縁とを接続する側面と、を有し、
前記一端面、前記他端面及び前記側面のうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
付記１～２６のいずれか１項に記載の量子デバイス。
【0140】
（付記２８）
前記ソケットは、前記ハウジングの前記一端面、前記他端面及び前記側面の少なくともいずれかに露出して前記試料台に接した放熱層を有する、
付記２７に記載の量子デバイス。
前記ソケットは、前記ハウジングの前記一端面、前記他端面及び前記側面の少なくともいずれかに露出して前記試料台に接した放熱層を有する、
付記２７に記載の量子デバイス。
【0141】
（付記２９）
前記ソケットは、前記ソケットの配置位置を決める位置決めピンを有する、
付記１～２８のいずれか１項に記載の量子デバイス。
前記ソケットは、前記ソケットの配置位置を決める位置決めピンを有する、
付記１～２８のいずれか１項に記載の量子デバイス。
【0142】
（付記３０）
量子チップと、
前記量子チップが実装されたインターポーザと、
前記インターポーザに対向して配置され、前記インターポーザの端子に電気的に接した可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、
を備え、
前記量子チップ、前記インターポーザ、及び、前記ソケットのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
量子デバイス。
量子チップと、
前記量子チップが実装されたインターポーザと、
前記インターポーザに対向して配置され、前記インターポーザの端子に電気的に接した可動ピン及び前記可動ピンを支持するハウジングを含むソケットと、
を備え、
前記量子チップ、前記インターポーザ、及び、前記ソケットのうち、少なくともいずれかの一部は、冷却機能を有する試料台に接した、
量子デバイス。
【符号の説明】
【0143】
１、２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２ｉ 量子デバイス
２ｊ、２ｋ、２ｌ、２ｍ、２ｎ、２ｏ、２ｐ、２ｑ、３、４、５ 量子デバイス
１０ 量子チップ
１１ 第１面
１２ 第２面
１５ チップ基板
１６ 配線層
１７ 量子回路
１７ａ ジョセフソン接合
１７ｂ ループ回路
１７ｃ 共振器
１８ 領域
１９ チップピン
２０ インターポーザ
２１ 実装面
２２ 反対面
２３ インターポーザ配線層
２３ａ 磁場印加回路
２３ｂ 読み出し部
２４ インターポーザ配線層
２４ａ 端子
２５ インターポーザ基板
２６ ＴＶ
２７ サーマルビア
２８ 接続部材
３０ 試料台
３０ａ 板状の部分
３１ 凹部
３２ 所定面
３３ 抑え部材
３４ 冷却部材
３５ 凹み
３６ ピラー
３７ 貫通孔
３８ ザグリ
３９ 段差面
４０ ソケット
４１ 一端面
４２ 他端面
４３ 側面
４４ａ、４４ｂ、４４ｃ 放熱層
４５ ハウジング
４７ 可動ピン
４８ 位置決めピン
５０、５０ａ ボード
５１、５１ａ コネクタ
５５、５５ａ ボード基板
ＢＬ 接着層
ＢＰ バンプ
ＭＬ 金属層
ＳＰ スペーサ
２ｊ、２ｋ、２ｌ、２ｍ、２ｎ、２ｏ、２ｐ、２ｑ、３、４、５ 量子デバイス
１０ 量子チップ
１１ 第１面
１２ 第２面
１５ チップ基板
１６ 配線層
１７ 量子回路
１７ａ ジョセフソン接合
１７ｂ ループ回路
１７ｃ 共振器
１８ 領域
１９ チップピン
２０ インターポーザ
２１ 実装面
２２ 反対面
２３ インターポーザ配線層
２３ａ 磁場印加回路
２３ｂ 読み出し部
２４ インターポーザ配線層
２４ａ 端子
２５ インターポーザ基板
２６ ＴＶ
２７ サーマルビア
２８ 接続部材
３０ 試料台
３０ａ 板状の部分
３１ 凹部
３２ 所定面
３３ 抑え部材
３４ 冷却部材
３５ 凹み
３６ ピラー
３７ 貫通孔
３８ ザグリ
３９ 段差面
４０ ソケット
４１ 一端面
４２ 他端面
４３ 側面
４４ａ、４４ｂ、４４ｃ 放熱層
４５ ハウジング
４７ 可動ピン
４８ 位置決めピン
５０、５０ａ ボード
５１、５１ａ コネクタ
５５、５５ａ ボード基板
ＢＬ 接着層
ＢＰ バンプ
ＭＬ 金属層
ＳＰ スペーサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】