特許 7567257 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241008BHJP

   H01L 25/18 20230101ALI20241008BHJP

   H05K 1/18 20060101ALI20241008BHJP

【ＦＩ】

H01L25/04 C

H05K1/18 C

H05K1/18 D

【請求項の数】 6

(21)【出願番号】P 2020129336

(22)【出願日】2020-07-30

(65)【公開番号】P2022026056

(43)【公開日】2022-02-10

【審査請求日】2023-04-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100136098

【弁理士】

【氏名又は名称】北野 修平

(74)【代理人】

【識別番号】100137246

【弁理士】

【氏名又は名称】田中 勝也

(72)【発明者】

【氏名】谷山 昌喜

【審査官】豊島 洋介

(56)【参考文献】

【文献】国際公開第２０１２／０６６８３３（ＷＯ，Ａ１）

【文献】特開平０８－１６２５８２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２５／００－２５／０７

Ｈ０１Ｌ２５／１０－２５／１１

Ｈ０１Ｌ２５／１６－２５／１８

Ｈ０２Ｍ ７／４２－ ７／９８

Ｈ０５Ｋ １／１８

(57)【特許請求の範囲】

【請求項1】

第１主面を含み、回路パターンを有する基板と、
前記回路パターン上に配置される半導体チップと、
前記第１主面に交差する方向に立ち上がる壁部を含み、前記基板の外周を取り囲む樹脂製の枠体と、
棒状であって、一方の端部が前記回路パターンに取り付けられ、前記回路パターンから立ち上がるよう配置される導電性の端子ピンと、を備え、
前記壁部は、前記基板の厚さ方向に見て、前記枠体によって取り囲まれた空間側に膨らむ厚肉領域を含み、
前記厚肉領域は、前記基板の厚さ方向に貫通し、前記端子ピンを貫通させる貫通孔を含み、
前記端子ピンは、前記端子ピンの延びる方向と交差する方向に突出し、前記貫通孔内に配置される第１突出部を含み、
前記端子ピンは、
中空円筒状であって、両端部に鍔部を有し、一方の前記鍔部が前記回路パターンに接合されるスリーブと、
前記スリーブ内に圧入される軸部と、を含み、
前記第１突出部は、他方の前記鍔部を含む、半導体装置。

【請求項2】

第１主面を含み、回路パターンを有する基板と、
前記回路パターン上に配置される半導体チップと、
前記第１主面に交差する方向に立ち上がる壁部を含み、前記基板の外周を取り囲む樹脂製の枠体と、
棒状であって、一方の端部が前記回路パターンに取り付けられ、前記回路パターンから立ち上がるよう配置される導電性の端子ピンと、を備え、
前記壁部は、前記基板の厚さ方向に見て、前記枠体によって取り囲まれた空間側に膨らむ厚肉領域を含み、
前記厚肉領域は、前記基板の厚さ方向に貫通し、前記端子ピンを貫通させる貫通孔を含み、
前記端子ピンは、前記端子ピンの延びる方向と交差する方向に突出し、前記貫通孔内に配置される第１突出部を含み、
前記端子ピンは、前記第１突出部と前記端子ピンの他方の端部との間であって、前記貫通孔の外に配置され、前記端子ピンの延びる方向と交差する方向に突出する第２突出部を含み、
前記貫通孔は、前記第２突出部を受け入れる形状である、半導体装置。

【請求項3】

前記第１突出部と前記貫通孔を構成する壁面とは、接触している、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第１突出部と前記貫通孔を構成する壁面との間に、隙間を有する、請求項１または請求項２に記載の半導体装置。

【請求項5】

前記基板の厚さ方向に見て、前記第１突出部の突出する方向と前記第２突出部の突出する方向とは、異なる、請求項２に記載の半導体装置。

【請求項6】

前記端子ピンは、
中空円筒状であって、両端部に鍔部を有し、一方の前記鍔部が前記回路パターンに接合されるスリーブと、
前記スリーブ内に圧入される軸部と、を含み、
前記第１突出部は、他方の前記鍔部を含む、請求項２から請求項５のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関するものである。

【背景技術】

【0002】

プリント基板と、プリント基板に圧入された複数の端子ピンと、樹脂ブロックと、を含む半導体装置が知られている（たとえば、特許文献１参照）。特許文献１に開示の半導体装置に含まれる樹脂ブロックには、複数の貫通孔が形成されている。複数の貫通孔には、それぞれ複数の端子ピンがそれぞれ圧入される。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－１０７３９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１によると、まず、貫通孔が形成された樹脂ブロックを樹脂ケースとは別部材として製造している。そして、樹脂ブロックの貫通孔に端子ピンを圧入して端子ピンを固定した後、基板と、樹脂ブロックと、端子ピンとを一体成型している。しかし、このような構成では、樹脂ブロックを予め製造しておく必要があり、製造工程が増加することとなる。その結果、製造コストが大きくなるおそれがあり、生産性の向上を図ることが困難となる。

【0005】

また、半導体装置に含まれる端子ピンについては、たとえばはんだにより一方の端部が基板側に取り付けられる場合がある。この時、先端側となる他方側の端部は、自由端となっており、フリーな状態である。そうすると、端子ピンの先端に横方向から荷重が負荷された際に、基板側に取り付けられた端子ピンの根元となる一方の端部に応力がかかってしまう。その結果、はんだにクラックが生じ、端子ピンが基板から外れてしまうおそれがある。このような半導体装置では、信頼性の向上を図ることができない。

【0006】

そこで、信頼性の向上を図ると共に、生産性の向上を図ることができる半導体装置を提供することを目的の１つとする。

【課題を解決するための手段】

【0007】

本開示に従った半導体装置は、第１主面を含み、回路パターンを有する基板と、回路パターン上に配置される半導体チップと、第１主面に交差する方向に立ち上がる壁部を含み、基板の外周を取り囲む枠体と、棒状であって、一方の端部が回路パターンに取り付けられ、回路パターンから立ち上がるよう配置される導電性の端子ピンと、を備える。壁部は、基板の厚さ方向に見て、枠体によって取り囲まれた空間側に膨らむ厚肉領域を含む。厚肉領域は、基板の厚さ方向に貫通し、端子ピンを貫通させる貫通孔を含む。端子ピンは、端子ピンの延びる方向と交差する方向に突出し、貫通孔内に配置される第１突出部を含む。

【発明の効果】

【0008】

上記半導体装置によれば、信頼性の向上を図ると共に、生産性の向上を図ることができる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施の形態１における半導体装置の概略斜視図である。

【図2】図２は、図１に示す半導体装置を放熱板の厚さ方向に見た場合の概略平面図である。

【図3】図３は、図１に示す半導体装置の分解斜視図である。

【図4】図４は、図１中のＩＶで示す領域の拡大図である。

【図5】図５は、図４に示す領域において、後述する枠体を破線で示した図である。

【図6】図６は、図４に示す領域において、枠体の図示を省略した図である。

【図7】図７は、端子ピンの一部を示す拡大斜視図である。

【図8】図８は、図７中のＶＩＩＩ－ＶＩＩＩで切断した場合の断面図である。

【図9】図９は、端子ピンに含まれるスリーブを示す概略斜視図である。

【図10】図１０は、図２中のＸで示す領域を拡大して示す図である。

【図11】図１１は、図１０で示す半導体装置において、枠体のみを示す図である。

【図12】図１２は、実施の形態２における半導体装置の一部を示す概略斜視図である。

【図13】図１３は、図１２に示す半導体装置において、枠体の図示を省略した図である。

【図14】図１４は、図１２に示す半導体装置の一部を拡大して示す概略平面図である。

【図15】図１５は、図１２に示す半導体装置において、枠体の一部のみを示す概略平面図である。

【図16】図１６は、実施の形態３における半導体装置の一部を示す概略斜視図である。

【図17】図１７は、図１６に示す領域の概略断面図である。

【図18】図１８は、図１７中のＸＶＩＩＩで示す領域の拡大図である。

【図19】図１９は、図１６に示す領域において、枠体の図示を省略した図である。

【図20】図２０は、図１６に示す領域において、実施の形態３の半導体装置に含まれる枠体のみを示す概略斜視図である。

【図21】図２１は、さらに他の実施の形態に係る半導体装置に含まれる端子ピンの一部を示す概略斜視図である。

【図22】図２２は、図２１に示す端子ピンに含まれる第１突出部の概略断面図である。

【図23】図２３は、さらに他の実施の形態に係る半導体装置に含まれる端子ピンの一部を示す概略側面図である。

【図24】図２４は、図２３中のＸＸＩＶで示す領域を拡大した概略斜視図である。

【図25】図２５は、図２３に示す端子ピンに含まれる第１突出部の概略断面図である。

【発明を実施するための形態】

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る半導体装置は、本開示に従った半導体装置は、第１主面を含み、回路パターンを有する基板と、回路パターン上に配置される半導体チップと、第１主面に交差する方向に立ち上がる壁部を含み、基板の外周を取り囲む枠体と、棒状であって、一方の端部が回路パターンに取り付けられ、回路パターンから立ち上がるよう配置される導電性の端子ピンと、を備える。壁部は、基板の厚さ方向に見て、枠体によって取り囲まれた空間側に膨らむ厚肉領域を含む。厚肉領域は、基板の厚さ方向に貫通し、端子ピンを貫通させる貫通孔を含む。端子ピンは、端子ピンの延びる方向と交差する方向に突出し、貫通孔内に配置される第１突出部を含む。

【0011】

本開示の半導体装置によると、枠体に含まれる壁部は、端子ピンを貫通させる貫通孔が形成された厚肉領域を含む。貫通孔内には、第１突出部が配置される。よって、端子ピンの先端に横方向から荷重が負荷された場合、第１突出部と貫通孔を構成する壁面とが接触して、この接触部分に応力がかかることになる。そうすると、基板に取り付けられた側の端部である端子ピンの一方の端部にかかる応力を低減することができる。よって、基板と端子ピンとを接合するはんだにクラックが発生するおそれを低減することができる。また、枠体に含まれる壁部が厚肉領域を含むため、端子ピンを支持する部分を枠体として一体とすることができる。よって、このような半導体装置によると、信頼性の向上を図ると共に、生産性の向上を図ることができる。

【0012】

上記半導体装置において、第１突出部と貫通孔を構成する壁面とは、接触していてもよい。このようにすることにより、端子ピンに横方向の荷重が負荷された際に、確実に第１突出部と貫通孔を構成する壁面とが接触する部分に応力がかかるようにすることができる。よって、端子ピンの一方の端部に応力がかかるおそれをより低減することができ、より、信頼性の向上を図ることができる。

【0013】

上記半導体装置において、第１突出部と貫通孔を構成する壁面との間に、隙間を有してもよい。このようにすることにより、製造時において、貫通孔に端子ピンを貫通させる際に、より容易に端子ピンを貫通させることができる。よって、より生産性の向上を図ることができる。

【0014】

上記半導体装置において、端子ピンは、第１突出部と端子ピンの他方の端部との間であって、貫通孔の外に配置され、端子ピンの延びる方向と交差する方向に突出する第２突出部を含んでもよい。貫通孔は、第２突出部を受け入れる形状であってもよい。このようにすることにより、端子ピンと他の部材とを接続する際に、第２突出部を利用することができる。貫通孔は、第２突出部を受け入れる形状であるため、端子ピンを貫通孔に貫通させる際に、貫通孔を構成する壁面と第２突出部とが干渉することがない。よって、利便性の向上を図ることができる。

【0015】

上記半導体装置において、基板の厚さ方向に見て、第１突出部の突出する方向と第２突出部の突出する方向とは、異なってもよい。このようにすることにより、第２突出部の突出する方向を任意に定めることができ、より利便性の向上を図ることができる。

【0016】

上記半導体装置において、端子ピンは、中空円筒状であって、両端部に鍔部を有し、一方の鍔部が回路パターンに接合されるスリーブと、スリーブ内に圧入される軸部と、を含んでもよい。第１突出部は、他方の鍔部を含んでもよい。このようにすることにより、スリーブの他方の鍔部を利用して、スリーブの他方の鍔部と貫通孔を構成する壁面とを接触させ、端子ピンの一方の端部に応力がかかるおそれを低減することができる。よって、信頼性の向上を図ることができる。

【0017】

［本開示の実施形態の詳細］
次に、本開示の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

【0018】

（実施の形態１）
本開示の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１における半導体装置の概略斜視図である。図２は、図１に示す半導体装置を放熱板の厚さ方向に見た場合の概略平面図である。図３は、図１に示す半導体装置の分解斜視図である。図４は、図１中のＩＶで示す領域の拡大図である。図５は、図４に示す領域において、後述する枠体を破線で示した図である。図６は、図４に示す領域において、枠体の図示を省略した図である。

【0019】

図１、図２、図３、図４、図５および図６を参照して、実施の形態１における半導体装置１１ａは、放熱板１２と、放熱板１２上に配置される枠体１３と、放熱板１２上に配置される基板１７ａ，１７ｂと、板状の電極（バスバー）１９ａ，１９ｂ，１９ｃ，１９ｄと、コンデンサ１８ａ，１８ｂと、半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆと、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈと、を備える。放熱板１２および枠体１３によって、半導体装置１１ａに備えられるケース２０が構成される。放熱板１２および枠体１３によって構成されるケース２０内の空間３０には、図示しない樹脂が充填される。樹脂の種類としては、たとえばエポキシ樹脂やシリコーンゲル、ウレタン樹脂が選択される。

【0020】

放熱板１２は、金属製である。放熱板１２は、たとえば銅製である。放熱板１２の表面には、ニッケル等のめっき処理が施されてもよい。放熱板１２の外形形状は、厚さ方向に見て、Ｘ方向に延びる辺を長辺とし、Ｙ方向に延びる辺を短辺とした長方形である。基板１７ａ，１７ｂはそれぞれ、放熱板１２の一方の主面１２ａ上に図示しないはんだ等によって接合される。放熱板１２の他方の主面１２ｂには、たとえば、放熱を効率的に行う放熱フィン（図示しない）等が取り付けられる場合がある。放熱板１２の厚さ方向および基板１７ａの厚さ方向は、Ｚ方向である。

【0021】

基板１７ａは、絶縁性を有する絶縁板１４ａと、導電性を有する回路パターン１６ａと、を有する。基板１７ａは、第１主面３１ａを有する（特に図４参照）。第１主面３１ａは、絶縁板１４ａの厚さ方向において、放熱板１２と反対側に位置する主面である。回路パターン１６ａは、絶縁板１４ａの上に配置される。基板１７ａは、絶縁板１４ａの上に回路パターン１６ａを積層した構成である。回路パターン１６ａは、複数の回路板から構成される。本実施形態においては、回路パターン１６ａは、第１回路板１５ａと、第２回路板１５ｂと、第３回路板１５ｃと、第４回路板１５ｄと、第５回路板１５ｅと、第６回路板１５ｆと、を含む。本実施形態においては、回路パターン１６ａは、銅配線である。基板１７ａと同様に、基板１７ｂは、絶縁性を有する絶縁板１４ｂと、銅配線である回路パターン１６ｂと、を有する。基板１７ｂは、第１主面３１ｂを有する（特に図４参照）。回路パターン１６ｂは、第７回路板１５ｇと、第８回路板１５ｈと、第９回路板１５ｉと、第１０回路板１５ｊと、第１１回路板１５ｋと、を含む。

【0022】

コンデンサ１８ａは、一方の電極と、他方の電極とを含む。一方の電極が、第５回路板１５ｅと接合され、他方の電極が、第６回路板１５ｆと接合される。コンデンサ１８ｂも同様に、一方の電極および他方の電極を含み、一方の電極が第１０回路板１５ｊと接合され、他方の電極が第１１回路板１５ｋと接合される。

【0023】

半導体チップ２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃは、第１回路板１５ａ上に配置される。半導体チップ２１ｄ，２１ｅ，２１ｆ，２２ｄ，２２ｅ，２２ｆは、第７回路板１５ｇ上に配置される。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆは、ワイドバンドギャップ半導体チップである。ワイドバンドギャップ半導体チップとは、バンドギャップがシリコンよりも大きい材質から構成される半導体層を動作層として有する半導体チップをいう。ワイドバンドギャップ半導体チップは、たとえば、炭化ケイ素、窒化ガリウムまたは酸化ガリウムから構成される半導体層を動作層として有する。このようなワイドバンドギャップ半導体チップは、絶縁破壊電圧が高く、ドリフト層の抵抗を小さくできることからオン抵抗を小さくすることができる。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆは、たとえばショットキーバリアダイオード（ＳＢＤ）である。半導体チップ２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆは、たとえば金属－酸化物－半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）である。

【0024】

枠体１３は、放熱板１２の一方の主面１２ａから立ち上がり、基板１７ａの厚さ方向に見て、基板１７ａ，１７ｂを取り囲むように放熱板１２に取り付けられる。枠体１３は、たとえば接着剤により放熱板１２に固定される。枠体１３は、たとえば絶縁性を有する樹脂製である。枠体１３は、第１の壁部１３ａと、第２の壁部１３ｂと、第３の壁部１３ｃと、第４の壁部１３ｄと、を含む。第１の壁部１３ａと第２の壁部１３ｂとは、放熱板１２の厚さ方向に見て放熱板１２の短辺に対応する方向（Ｙ方向）において対向して配置される。第３の壁部１３ｃと第４の壁部１３ｄとは、放熱板１２の厚さ方向に見て放熱板１２の長辺に対応する方向（Ｘ方向）において対向して配置される。枠体１３に含まれる壁部１３ａ，１３ｂ，１３ｃ，１３ｄはそれぞれ、第１主面３１ａに交差する方向に立ち上がる。具体的には、壁部１３ａ，１３ｂ，１３ｃ，１３ｄは、第１主面３１ａ，３１ｂに対して垂直に立ち上がる。枠体１３の具体的な構成については、後に詳述する。枠体１３は、壁部１３ａの内壁面２７ａと、内壁面２７ａに対向する壁部１３ｃの内壁面２７ｂと、内壁面２７ａおよび内壁面２７ｂと連なる壁部１３ｂの内壁面２７ｃと、内壁面２７ａおよび内壁面２７ｂと連なり、内壁面２７ｃと対向する壁部１３ｄの内壁面２７ｄと、を含む。

【0025】

電極１９ａ，１９ｂ，１９ｃ，１９ｄはそれぞれ、板状であって、金属製である。電極１９ａ，１９ｂは、第３の壁部１３ｃに取り付けられている。電極１９ｃ，１９ｄは、第４の壁部１３ｄに取り付けられている。電極１９ａ，１９ｂ，１９ｃ，１９ｄは、それぞれ屈曲した帯状の形状を有する。本実施形態においては、電極１９ａ，１９ｂ，１９ｃ，１９ｄは、それぞれたとえば、帯状の銅板を折り曲げて形成される。半導体装置１１ａは、電極１９ａ，１９ｂ，１９ｃ，１９ｄによって外部との電気的な接続を確保する。

【0026】

電極１９ａと第１回路板１５ａとは、ワイヤ２３ａで接続されている。電極１９ｂと第２回路板１５ｂとは、ワイヤ２３ｂで接続されている。電極１９ｃと第７回路板１５ｇとは、ワイヤ２３ｃで接続されている。電極１９ｄと第７回路板１５ｇとは、ワイヤ２３ｄで接続されている。半導体チップ２１ａと半導体チップ２２ａとは、ワイヤ２４ａで接続されている。半導体チップ２１ｂと半導体チップ２２ｂとは、ワイヤ２４ｂで接続されている。半導体チップ２１ｃと半導体チップ２２ｃとは、ワイヤ２４ｃで接続されている。半導体チップ２１ｄと半導体チップ２２ｄとは、ワイヤ２４ｄで接続されている。半導体チップ２１ｅと半導体チップ２２ｅとは、ワイヤ２４ｅで接続されている。半導体チップ２１ｆと半導体チップ２２ｆとは、ワイヤ２４ｆで接続されている。半導体チップ２２ａと第４回路板１５ｄとは、ワイヤ２５ａで接続されている。半導体チップ２２ｂと第４回路板１５ｄとは、ワイヤ２５ｂで接続されている。半導体チップ２２ｃと第４回路板１５ｄとは、ワイヤ２５ｃで接続されている。半導体チップ２２ｄと第８回路板１５ｈとは、ワイヤ２５ｄで接続されている。半導体チップ２２ｅと第８回路板１５ｈとは、ワイヤ２５ｅで接続されている。半導体チップ２２ｆと第８回路板１５ｈとは、ワイヤ２５ｆで接続されている。

【0027】

第２回路板１５ｂと第８回路板１５ｈとは、ワイヤ２９ａで接続されている。第４回路板１５ｄと第７回路板１５ｇとは、ワイヤ２９ｂで接続されている。半導体チップ２２ａ，２２ｂ，２２ｃと第３回路板１５ｃとは、それぞれワイヤ２６ａで接続されており、半導体チップ２２ｄ，２２ｅ，２２ｆと第９回路板１５ｉとは、それぞれワイヤ２６ｂで接続されている（特に図３参照）。ワイヤとして、アルミニウム太線を採用してもよいし、リボンワイヤを採用してもよい。

【0028】

端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈは、外部との電気的な接続を確保するために設けられている。端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈはそれぞれ、導電性であって、棒状である。端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈはそれぞれ、回路パターン１６ａ，１６ｂから立ち上がるように回路パターン１６ａ，１６ｂに取り付けられている。具体的には、端子ピン４１ａの一方の端部は、第３回路板１５ｃに接合されている。端子ピン４１ｂの一方の端部は、第４回路板１５ｄに接合されている。端子ピン４１ｃの一方の端部は、第５回路板１５ｅに接合されている。端子ピン４１ｄの一方の端部は、第６回路板１５ｆに接合されている。端子ピン４１ｅの一方の端部は、第９回路板１５ｉに接合されている。端子ピン４１ｆの一方の端部は、第８回路板１５ｈに接合されている。端子ピン４１ｇの一方の端部は、第１０回路板１５ｊに接合されている。端子ピン４１ｈの一方の端部は、第１１回路板１５ｋに接合されている。回路パターン１６ａに接合される端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄはそれぞれ、Ｘ方向に間隔をあけて配置される。回路パターン１６ｂに接合される端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈはそれぞれ、Ｘ方向に間隔をあけて配置される。なお、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈのそれぞれの他方の端部である先端部４２ｅ，４２ｆ，４２ｇ，４２ｈはそれぞれ自由端であり、フリーな状態となっている。他の端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄについても同様である。端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈの延びる方向は、Ｚ方向である。

【0029】

次に、端子ピン４１ｈの具体的な構成について説明する。図７は、端子ピン４１ｈの一部を示す拡大斜視図である。図８は、図７中のＶＩＩＩ－ＶＩＩＩで切断した場合の断面図である。図９は、端子ピン４１ｈに含まれるスリーブを示す概略斜視図である。図７、図８および図９を併せて参照して、端子ピン４１ｈは、端子ピン４１ｈの延びる方向であるＺ方向に延びる軸部４３ｈと、第１突出部４４ｈと、第２突出部４５ｈ（特に図５および図６参照）と、スリーブ５１ｈと、を含む。第１突出部４４ｈは、端子ピン４１ｈの延びる方向と交差する方向に突出する。本実施形態においては、第１突出部４４ｈは、軸部４３に対してＸ方向に突出している。第１突出部４４ｈは、端子ピン４１ｈの延びる方向に垂直な平面（Ｘ－Ｙ平面）で切断した断面において、Ｓ字状となるように形成されている（特に図８参照）。第１突出部４４ｈは、Ｘ方向に弾性変形することができる。本実施形態においては、第１突出部４４ｈは、後述する貫通孔３６ｈに圧入される第１プレスフィット部となっている（特に図５参照）。

【0030】

第２突出部４５ｈは、Ｚ方向において、第１突出部４４ｈと先端部４２ｈとの間に配置される。第２突出部４５ｈは、端子ピン４１ｈの延びる方向と交差する方向に突出する。本実施形態においては、第２突出部４５ｈは、軸部４３に対してＸ方向に突出している。すなわち、第１突出部４４ｈおよび第２突出部４５ｈはそれぞれ、同じＸ方向に突出している。また、第１突出部４４ｈおよび第２突出部４５ｈの突出する長さも同じである。第２突出部４５ｈについても第１突出部４４ｈと同様に、断面がＳ字状となるように形成されており、Ｘ方向に弾性変形することができる。本実施形態においては、第２突出部４５ｈについても、他の部品に設けられた貫通孔に圧入される第２プレスフィット部となっている。

【0031】

スリーブ５１ｈは、中空円筒状であって、筒状部５２ｈと、筒状部５２ｈの一方側の端部に形成され、径方向に延びる平板状の鍔部５３ｈと、筒状部５２ｈの他方側の端部に形成され、径方向に延びる平板状の鍔部５４ｈと、を含む。鍔部５３ｈは、Ｚ方向の一方に位置する端面５６ｈを含み、鍔部５４ｈは、Ｚ方向の他方に位置する端面５７ｈを含む。筒状部５２ｈの内壁面５５ｈには、肉厚を減ずるようにＺ方向に延びる複数の切り欠き５８ｈが周方向に間隔をあけて形成されている。端子ピン４１ｈは、筒状部５２ｈ内に軸部４３ｈの一方の端部側が圧入されて構成されている。端子ピン４１ｈは、スリーブ５１ｈの鍔部５４ｈの端面５７ｈおよび軸部４３ｈの一方の端部が、図示しないはんだにより第１１回路板１５ｋに接合されている。他の端子ピン４１ｅ，４１ｆ，４１ｇも同様の構成である。すなわち、端子ピン４１ｅは、軸部４３ｅと、第１突出部４４ｅと、第２突出部４５ｅと、スリーブ５１ｅと、を含む。端子ピン４１ｆは、軸部４３ｆと、第１突出部４４ｆと、第２突出部４５ｆと、スリーブ５１ｆと、を含む。端子ピン４１ｇは、軸部４３ｇと、第１突出部４４ｇと、第２突出部４５ｇと、スリーブ５１ｇと、を含む。また、他の端子ピン４１ａ，４１ｃ，４１ｄも同様の構成である。

【0032】

次に、枠体１３の具体的な構成について説明する。枠体１３に含まれる第２の壁部１３ｂは、基板１７ａ，１７ｂの厚さ方向に見て、枠体１３によって取り囲まれた空間３０側に膨らむ厚肉領域３３ｂを含む。図１０は、図２中のＸで示す領域を拡大して示す図である。図１１は、図１０で示す半導体装置１１ａにおいて、枠体１３のみを示す図である。図１０および図１１を併せて参照して、厚肉領域３３ｂは、基板１７ａ，１７ｂの厚さ方向に見て、長方形の形状となるように膨らんでいる。厚肉領域３３ｂの上面３４ｂは、第２の壁部１３ｂの上面と連なっている。厚肉領域３３ｂの下面３５ｂは、基板１７，１７ｂの厚さ方向において回路パターン１６ｂにまで至っておらず、内壁面２７ｂと連なっている。厚肉領域３３ｂは、基板１７ａ，１７ｂの厚さ方向に貫通する貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを含む。貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈはそれぞれ、Ｘ方向に間隔をあけて厚肉領域３３ｂに形成されている。貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面３７ｅ，３７ｆ，３７ｇ，３７ｈの形状はそれぞれ、基板１７ａ，１７ｂの厚さ方向に見て、Ｘ方向の長さが長い長方形の形状である（特に図１０および図１１参照）。貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈはそれぞれ、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈおよび第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈを受け入れる形状である。貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈはそれぞれ、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈを貫通させる。第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈはそれぞれ、貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈ内に配置される。この時、第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈと貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面３７ｅ，３７ｆ，３７ｇ，３７ｈとは、接触している。本実施形態においては、第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈはそれぞれ、貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈに圧入されている。

【0033】

また、枠体１３に含まれる第１の壁部１３ａは、基板１７ａ，１７ｂの厚さ方向に見て、枠体１３によって取り囲まれた空間３０側に膨らむ厚肉領域３３ａを含む。上面３４ａおよび下面３５ａを有する厚肉領域３３ａの構成は、厚肉領域３３ｂの構成と同様であり、厚肉領域３３ａは、基板１７ａ，１７ｂの厚さ方向に貫通し、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄを貫通させる貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄを含む。端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄの第１突出部はそれぞれ、厚肉領域３３ａの貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄに圧入されている。

【0034】

次に、半導体装置１１ａの製造方法について、簡単に説明する。実施の形態１における半導体装置１１ａの製造方法では、基板搭載工程が実施される。この工程では、絶縁板１４ａ，１４ｂの回路パターン１６ａ，１６ｂに半導体チップ２１ａ～２１ｆ，２２ａ～２２ｆを取り付けた基板１７ａ，１７ｂが放熱板１２上に搭載される。この場合、基板１７ａ，１７ｂは、放熱板１２上にはんだ等により接合される。なお、この時に、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈもそれぞれ、はんだにより回路パターン１６ａ，１６ｂに接合される。

【0035】

その後、別途製造された枠体１３を取り付ける枠体取り付け工程が実施される。この工程では、基板１７ａ，１７ｂを取り囲むようにして枠体１３が取り付けられる。枠体１３は、放熱板１２上に接着剤等により取り付けられる。ここで、枠体１３の取り付けに際しては、回路パターン１６ａ，１６ｂに取り付けられた端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈをそれぞれ、厚肉領域３３ａ，３３ｂに形成された貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ，３６ｇ，３６ｈに貫通させるようにして枠体１３を取り付ける。この時、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈはそれぞれ、厚肉領域３３ｂの貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈに圧入され、貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈ内に配置される。また、この時、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄの第１突出部はそれぞれ、厚肉領域３３ａの貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄに圧入され、貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄ内に配置される。

【0036】

その後、各部材を電気的に接続する工程として、ワイヤ接合工程が実施される。この工程では、ワイヤボンディング等を利用して、ワイヤ２３ａにより電極１９ａと第１回路板１５ａとを接合して、電極１９ａと第１回路板１５ａとを電気的に接続する。その他、ワイヤ２３ｂ等により各部材を接合する。

【0037】

次に、放熱板１２および枠体１３によって構成されるケース２０内の空間３０に樹脂を注入し、注入した樹脂を硬化させる。硬化完了後、実施の形態１における半導体装置１１ａを得る。

【0038】

このような半導体装置１１ａによると、枠体１３に含まれる壁部１３ｂは、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈを貫通させる貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈが形成された厚肉領域３３ｂを含む。貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈ内には、第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈが配置される。よって、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの先端に横方向から荷重が負荷された場合、第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈと貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面３７ｅ，３７ｆ，３７ｇ，３７ｈとが接触して、この接触部分に応力がかかることになる。そうすると、基板１７ｂに取り付けられた側の端部である端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの一方の端部にかかる応力を低減することができる。よって、基板１７ｂと端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈとを接合するはんだにクラックが発生するおそれを低減することができる。同様に、枠体１３に含まれる壁部１３ａは、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄを貫通させる貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄが形成された厚肉領域３３ａを含むため、基板１７ａと端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄとを接合するはんだにクラックが発生するおそれを低減することができる。また、枠体１３に含まれる壁部１３ｂが厚肉領域３３ａ，３３ｂを含むため、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈを支持する部分を枠体１３として一体とすることができる。よって、このような半導体装置１１ａによると、信頼性の向上を図ると共に、生産性の向上を図ることができる。

【0039】

本実施形態においては、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈと貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面３７ｅ，３７ｆ，３７ｇ，３７ｈとは、接触している。よって、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈに横方向の荷重が負荷された際に、確実に第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈと貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面３７ｅ，３７ｆ，３７ｇ，３７ｈとが接触する部分に応力がかかるようにすることができる。よって、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの一方の端部に応力がかかるおそれをより低減することができる。同様に、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄの第１突出部と貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面とは、接触しているため、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄの一方の端部に応力がかかるおそれをより低減することができる。したがって、このような半導体装置１１ａは、より信頼性の向上を図ることができる半導体装置となっている。

【0040】

本実施形態においては、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈは、第１突出部４４ｅ，４４ｆ，４４ｇ，４４ｈと端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの他方の端部との間であって、貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈの外に配置され、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの延びる方向と交差する方向に突出する第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈを含む。よって、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈと他の部材とを接続する際に、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈを利用することができる。貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈは、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈを受け入れる形状であるため、端子ピンを貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈに貫通させる際に、貫通孔３６ｅ，３６ｆ，３６ｇ，３６ｈを構成する壁面３７ｅ，３７ｆ，３７ｇ，３７ｈと第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈとが干渉することがない。同様に、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄは、第１突出部と端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄの他方の端部との間であって、貫通孔３６ａ，３６ｂ，３６ｃ，３６ｄの外に配置され、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄの延びる方向と交差する方向に突出する第２突出部を含む。よって、端子ピン４１ａ，４１ｂ，４１ｃ，４１ｄと他の部材とを接続する際に、第２突出部を利用することができる。よって、このような半導体装置１１ａは、利便性の向上を図ることができる半導体装置となっている。

【0041】

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図１２は、実施の形態２における半導体装置の一部を示す概略斜視図である。図１３は、図１２に示す半導体装置において、枠体の図示を省略した図である。図１４は、図１２に示す半導体装置の一部を拡大して示す概略平面図である。図１５は、図１２に示す半導体装置において、枠体の一部のみを示す概略平面図である。実施の形態２の半導体装置は、第１突出部の突出する方向と第２突出部突出する方向とが異なる点および貫通孔の形状が異なる点において実施の形態１の場合と異なっている。

【0042】

図１２、図１３、図１４および図１５を参照して、実施の形態２における半導体装置１１ｂに含まれる端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈはそれぞれ、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈと、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈと、を含む。基板１７ａ，１７ｂの厚さ方向に見て、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈの突出する方向はそれぞれ、実施の形態１における半導体装置１１ａの場合とは異なり、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈの突出する方向と異なる。具体的には、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈの突出する方向は、Ｙ方向であり、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈの突出する方向と直交する。

【0043】

上面３４ｂおよび下面３５ｂを有する厚肉領域３３ｂに形成される貫通孔３８ｅ，３８ｆ，３８ｇ，３８ｈの形状は、基板１７ａ，１７ｂの厚さ方向に見て、Ｘ方向に長い長方形の形状を有する壁面３９ｅ，３９ｆ，３９ｇ，３９ｈとＹ方向に長い長方形の形状を有する壁面４０ｅ，４０ｆ，４０ｇ，４０ｈとが組み合わされた形状である。貫通孔３８ｅ，３８ｆ，３８ｇ，３８ｈは、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈおよび第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈを受け入れる形状である。具体的には、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈは、貫通孔３８ｅ，３８ｆ，３８ｇ，３８ｈの壁面３９ｅ，３９ｆ，３９ｇ，３９ｈと接触している。また、Ｚ方向に見て、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈの外形形状よりも壁面４０ｅ，４０ｆ，４０ｇ，４０ｈで囲まれる空間の方が大きく構成されている。

【0044】

このような半導体装置１１ｂによれば、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈの突出する方向を任意に定めることができる。したがって、このような半導体装置１１ｂは、より利便性の向上を図ることができる半導体装置となっている。また、本実施形態によると、Ｚ方向に見て、壁面４０ｅ，４０ｆ，４０ｇ，４０ｈで囲まれる空間の方が第２突出部５ｅ，４５ｆ，４５ｇ，４５ｈの外形形状よりも大きい。よって、枠体１３の取り付け時において端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈを貫通孔３８ｅ，３８ｆ，３８ｇ，３８ｈに貫通させる際に、第２突出部５ｅ，４５ｆ，４５ｇ，４５ｈと壁面４０ｅ，４０ｆ，４０ｇ，４０ｈとの干渉を回避して、より円滑に端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈを貫通孔３８ｅ，３８ｆ，３８ｇ，３８ｈに貫通させることができる。

【0045】

なお、本実施形態においては、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈの突出する方向は、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈの突出する方向と直交することとしたが、これに限らず、基板１７ａ，１７ｂの厚さ方向に見て、第１突出部４６ｅ，４６ｆ，４６ｇ，４６ｈの突出する方向と第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈの突出する方向とのなす角度が、たとえば鋭角であってもよい。

【0046】

（実施の形態３）
次に、さらに他の実施の形態である実施の形態３について説明する。図１６は、実施の形態３における半導体装置の一部を示す概略斜視図である。図１７は、図１６に示す領域の概略断面図である。図１７は、Ｘ－Ｚ平面に平行な平面で切断した場合の断面図である。図１８は、図１７中のＸＶＩＩＩで示す領域の拡大図である。図１９は、図１６に示す領域において、枠体の図示を省略した図である。図２０は、図１６に示す領域において、実施の形態３の半導体装置に含まれる枠体のみを示す概略斜視図である。実施の形態３の半導体装置は、第１突出部の構成および貫通孔の構成が実施の形態１の場合と異なっている。

【0047】

図１６、図１７、図１８、図１９および図２０を参照して、実施の形態３における半導体装置１１ｃに含まれる端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈは、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの延びる方向であるＺ方向に延びる軸部４３ｅ，４３ｆ，４３ｇ，４３ｈと、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈと、スリーブ５１ｅ，５１ｆ，５１ｇ，５１ｈと、を含む。第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈは、Ｘ方向に突出している。第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈは、Ｘ方向に弾性変形することができる。本実施形態においては、第２突出部４５ｅ，４５ｆ，４５ｇ，４５ｈについても、他の部品に設けられた貫通孔に圧入される第２プレスフィット部となっている。スリーブ５１ｅ，５１ｆ，５１ｇ，５１ｈの構成は、実施の形態１に示す場合と同様である。

【0048】

上面３４ｃおよび下面３５ｃを有する厚肉領域３３ｃに含まれ、基板１７ａ，１７ｂの厚さ方向に貫通する貫通孔６１ｅ，６１ｆ，６１ｇ，６１ｈはそれぞれ、第１の壁面６２ｅ，６２ｆ，６２ｇ，６２ｈと、第２の壁面６３ｅ，６３ｆ，６３ｇ，６３ｈと、第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈとから構成されている。第１の壁面６２ｅ，６２ｆ，６２ｇ，６２ｈは、上面３５ｃからＺ方向に真っ直ぐに延びている。第２の壁面６３ｅ，６３ｆ，６３ｇ，６３ｈは、第１の壁面６２と連なり、Ｘ－Ｙ平面と平行である。第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈは、円錐面の一部を構成し、テーパ状である。第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈは、下面３５ｃに向かって徐々に開口面積が大きくなっている。なお、実施の形態１および実施の形態２の場合と異なり、厚肉領域３３ｃの上面３４ｃは、内壁面２７ｂと連なっている。

【0049】

半導体装置１１ｃに含まれる端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの第１突出部は、他方の鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈを含む。本実施形態においては、半導体装置１１ｃに含まれる端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの第１突出部は、スリーブ５１ｅ，５１ｆ，５１ｇ，５１ｈの他方の鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈである。この場合、鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈの径方向の端部５９ｅ，５９ｆ，５９ｇ，５９ｈが第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈと接触する。また、鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈの端面５６ｅ，５６ｆ，５６ｇ，５６ｈが第２の壁面６３ｅ，６３ｆ，６３ｇ，６３ｈと接触する。

【0050】

本実施形態においては、スリーブ５１ｅ，５１ｆ，５１ｇ，５１ｈの他方の鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈを利用して、スリーブ５１ｅ，５１ｆ，５１ｇ，５１ｈの他方の鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈと貫通孔６１ｅ，６１ｆ，６１ｇ，６１ｈを構成する第２の壁面６３ｅ，６３ｆ，６３ｇ，６３ｈとを接触させ、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの一方の端部に応力がかかるおそれを低減することができる。よって、このような半導体装置１１ｃは、信頼性の向上を図ることができる半導体装置となっている。なお、鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈと第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈとは接触していてもよいし、接触していなくともよい。本実施形態においては、鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈと第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈとは接触している。鍔部５３ｅ，５３ｆ，５３ｇ，５３ｈと第３の壁面６４ｅ，６４ｆ，６４ｇ，６４ｈとを接触させることにより、端子ピン４１ｅ，４１ｆ，４１ｇ，４１ｈの厚肉領域３３ｃに対するＺ方向の移動を規制することができる。

【0051】

（他の実施の形態）
なお、実施の形態１および実施の形態２における第１突出部は、断面がＳ字状であることとしたが、これに限らず、第１突出部は、断面が長方形の形状を有していてもよい。図２１は、さらに他の実施の形態に係る半導体装置に含まれる端子ピンの一部を示す概略斜視図である。図２２は、図２１に示す端子ピンに含まれる第１突出部の概略断面図である。

【0052】

図２１および図２２を参照して、実施の形態４に係る半導体装置に含まれる端子ピン４１ｉは、第１突出部４４ｉを含む。第１突出部４４ｉは、断面が長方形の形状を有する。第１突出部４４ｉは、Ｘ方向である長手方向に弾性変形が可能である。このような構成であってもよい。

【0053】

また、第１突出部は、断面が円形の形状を有していてもよい。図２３は、さらに他の実施の形態に係る半導体装置に含まれる端子ピンの一部を示す概略側面図である。図２４は、図２３中のＸＸＩＶで示す領域を拡大した概略斜視図である。図２５は、図２３に示す端子ピンに含まれる第１突出部の概略断面図である。

【0054】

図２３、図２４および図２５を参照して、端子ピン４１ｊは、軸部４３ｊに対して突出する第１突出部４４ｊを含む。第１突出部４４ｊは、断面が円形の形状を有する。第１突出部４４ｊは、径方向に弾性変形が可能である。このような構成であってもよい。

【0055】

なお、上記の実施の形態において、第１突出部と貫通孔を構成する壁面との間に、隙間を有してもよい。このようにすることにより、製造時において、貫通孔に端子ピンを貫通させる際に、より容易に端子ピンを貫通させることができる。よって、より生産性の向上を図ることができる。

【0056】

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本開示の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【産業上の利用可能性】

【0057】

本開示の半導体装置は、生産性の向上および信頼性の向上を図ることが求められる場合に特に有利に適用され得る。

【符号の説明】

【0058】

１１ａ，１１ｂ，１１ｃ 半導体装置
１２ 放熱板
１２ａ，１２ｂ 主面
１３ 枠体
１３ａ，１３ｂ，１３ｃ，１３ｄ 壁部
１４ａ，１４ｂ 絶縁板
１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ，１５ｇ，１５ｈ，１５ｉ，１５ｊ，１５ｋ 回路板
１６ａ，１６ｂ 回路パターン、
１７ａ，１７ｂ 基板
１８ａ，１８ｂ コンデンサ
１９ａ，１９ｂ，１９ｃ，１９ｄ 端子
２０ ケース
２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ，２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆ 半導体チップ
２３ａ，２３ｂ，２３ｃ，２３ｄ，２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２６ａ，２６ｂ，２９ａ，２９ｂ ワイヤ
２７ａ，２７ｂ，２７ｃ，２７ｄ，５５ｈ 内壁面
３０ 空間
３１ａ，３１ｂ 第１主面
３３ａ，３３ｂ，３３ｃ 厚肉領域
３４ａ，３４ｂ，３４ｃ 上面
３５ａ，３５ｂ，３５ｃ 下面
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ，３６ｇ，３６ｈ，３８ｅ，３８ｆ，３８ｇ，３８ｈ，６１ｅ，６１ｆ，６１ｇ，６１ｈ 貫通孔
３７ａ，３７ｂ，３７ｃ，３７ｄ，３７ｅ，３７ｆ，３７ｇ，３７ｈ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，４０ｅ，４０ｆ，４０ｇ，４０ｈ，６２ｅ，６２ｆ，６２ｇ，６２ｈ，６３ｅ，６３ｆ，６３ｇ，６３ｈ，６４ｅ，６４ｆ，６４ｇ，６４ｈ 壁面
４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅ，４１ｆ，４１ｇ，４１ｈ，４１ｉ，４１ｊ 端子ピン
４２ｅ，４２ｆ，４２ｇ，４２ｈ 先端部
４３ｅ，４３ｆ，４３ｇ，４３ｈ 軸部
４４ｅ，４４ｆ，４４ｇ，４４ｈ，４４ｉ，４４ｊ，４６ｅ，４６ｆ，４６ｇ，４６ｈ 第１突出部
４５ｅ，４５ｆ，４５ｇ，４５ｈ 第２突出部
５１ｅ，５１ｆ，５１ｇ，５１ｈ スリーブ
５２ｈ 筒状部
５３ｅ，５３ｆ，５３ｇ，５３ｈ，５４ｈ 鍔部
５６ｅ，５６ｆ，５６ｇ，５６ｈ，５７ｈ 端面
５８ｈ 切り欠き
５９ｅ，５９ｆ，５９ｇ，５９ｈ 端部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】