特許 7567923 フィルタ装置およびそれを備える高周波フロントエンド回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】フィルタ装置およびそれを備える高周波フロントエンド回路

(51)【国際特許分類】

   H03H 7/12 20060101AFI20241008BHJP

   H03H 7/09 20060101ALI20241008BHJP

   H01F 27/00 20060101ALI20241008BHJP

   H01F 17/00 20060101ALI20241008BHJP

【ＦＩ】

H03H7/12

H03H7/09 Z

H01F27/00 S

H01F17/00 A

【請求項の数】 9

(21)【出願番号】P 2022551936

(86)(22)【出願日】2021-09-16

(86)【国際出願番号】 JP2021034149

(87)【国際公開番号】W WO2022065201

(87)【国際公開日】2022-03-31

【審査請求日】2022-10-27

(31)【優先権主張番号】P 2020161614

(32)【優先日】2020-09-28

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】野邊 陵太

【審査官】志津木 康

(56)【参考文献】

【文献】特開２０１９－１０３１０８（ＪＰ，Ａ）

【文献】特開２０１２－０６０４４０（ＪＰ，Ａ）

【文献】国際公開第２０１２／０７７４９８（ＷＯ，Ａ１）

【文献】国際公開第２０１８／０９２４４２（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｆ１７／００－３８／４２

Ｈ０１Ｆ２７／００－２７／０６

Ｈ０３Ｈ１／００－７／１３

(57)【特許請求の範囲】

【請求項1】

フィルタ装置であって、
複数の誘電体層が積層された積層体と、
接地端子と、
前記積層体に形成され、互いに磁気結合する第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備え、
前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器の各々は、前記接地端子に接続されており、
前記第１ＬＣ並列共振器は、第１導体を含み、
前記第２ＬＣ並列共振器は、第２導体を含み、
前記第３ＬＣ並列共振器は、第３導体を含み、
前記フィルタ装置は、
前記第２導体と異なる層に形成された接続導体と、
一方端が前記第１導体に接続され、他方端が前記接続導体に接続された第１ビアと、
一方端が前記第３導体に接続され、他方端が前記接続導体に接続された第２ビアとをさらに備え、
前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第２導体の一部と重なる第１領域を含み、
前記第１導体は、前記積層体を積層方向から平面視した場合に、前記第１導体の長手方向の第１端部において第４ビアが接続され、前記第１導体の長手方向の第２端部において第５ビアが接続され、
前記第３導体は、前記積層体を積層方向から平面視した場合に、前記第３導体の長手方向の第３端部において第６ビアが接続され、前記第３導体の長手方向の第４端部において第７ビアが接続され、
前記第１ビアは、前記第１端部と前記第２端部との間において、前記第１導体と接続され、
前記第２ビアは、前記第３端部と前記第４端部との間において、前記第３導体と接続され、
前記接続導体は、前記第２導体と容量結合している、フィルタ装置。

【請求項2】

積層方向において、前記第２導体は、前記接地端子および前記接続導体の間に形成される、請求項１に記載のフィルタ装置。

【請求項3】

前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第２導体と重ならない第２領域をさらに含み、
前記第１領域の第１幅および前記第２領域の第２幅は、前記接続導体が形成される層の面内において、前記接続導体が前記第１ビアから前記第２ビアに向かって延伸する方向と直交する方向における幅であり、
前記第１幅は前記第２幅よりも広い、請求項１または請求項２に記載のフィルタ装置。

【請求項4】

前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器と互いに磁気結合する第４ＬＣ並列共振器をさらに備える、請求項１～３のいずれか１項に記載のフィルタ装置。

【請求項5】

前記第４ＬＣ並列共振器は、前記第１ＬＣ並列共振器および前記第３ＬＣ並列共振器の間に配置される、請求項４に記載のフィルタ装置。

【請求項6】

前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器、前記第３ＬＣ並列共振器および前記第４ＬＣ並列共振器と互いに磁気結合する第５ＬＣ並列共振器をさらに備える、請求項４または請求項５に記載のフィルタ装置。

【請求項7】

前記第１ＬＣ並列共振器、前記第２ＬＣ並列共振器および前記第３ＬＣ並列共振器と互いに磁気結合する第６ＬＣ並列共振器および第７ＬＣ並列共振器をさらに備え、
前記第６ＬＣ並列共振器は、第６導体を含み、
前記第７ＬＣ並列共振器は、第７導体を含み、
一方端が前記第７ＬＣ並列共振器が含む前記第７導体に接続され、他方端が前記接続導体に接続された第３ビアをさらに備え、
前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第６導体の一部と重なる第３領域を含む、請求項１～３のいずれか１項に記載のフィルタ装置。

【請求項8】

前記フィルタ装置は、特定の周波数帯域の信号を通過させるバンドパスフィルタとして機能する、請求項１～７のいずれか１項に記載のフィルタ装置。

【請求項9】

請求項１～８のいずれか１項に記載のフィルタ装置を備えた、高周波フロントエンド回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示はフィルタ装置およびそれを備える高周波フロントエンド回路に関し、より特定的には、積層ＬＣフィルタの特性を向上させるための技術に関する。

【背景技術】

【0002】

国際公開第２０１６／０９２９０３号（特許文献１）には、３つ以上のＬＣ並列共振器が並んだ構成を備えるフィルタ装置において、隣り合わない２つのＬＣ並列共振器が磁界結合することを特徴とするバンドパスフィルタが開示されている。

【0003】

特許文献１では、隣り合わない２つのＬＣ並列共振器が磁界結合することによって、減衰極の減衰量を大きくするとともに、通過帯域の両端における挿入損失の急峻性が改善された通過特性を実現している。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１６／０９２９０３号

【発明の概要】

【発明が解決しようとする課題】

【0005】

近年、様々な周波数帯の信号が通信において利用されるようになり、特定の周波数帯の信号を送受信する際に他の周波数帯の信号との干渉を避けつつ、所望の通過特性を実現することが可能なフィルタ装置が求められている。

【0006】

本開示は、このような課題を解決するためになされたものであり、その目的は、３つ以上のＬＣ並列共振器を備えるフィルタ装置において、複数のＬＣ並列共振器の間の電磁界結合の調整能力を拡大して、所望の通過特性を実現することである。

【課題を解決するための手段】

【0007】

本開示のある局面に従うフィルタ装置は、複数の誘電体層が積層された積層体と、接地端子と、積層体に形成され、互いに磁気結合する第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備える。第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器の各々は、接地端子に接続されており、第１ＬＣ並列共振器は、第１導体を含み、第２ＬＣ並列共振器は、第２導体を含み、第３ＬＣ並列共振器は、第３導体を含む。フィルタ装置は、第２導体と異なる層に形成された接続導体と、一方端が第１導体に接続され、他方端が接続導体に接続された第１ビアと、一方端が第３導体に接続され、他方端が接続導体に接続された第２ビアとをさらに備える。接続導体は、積層体を積層方向から平面視した場合に、第２導体の一部と重なる第１領域を含む。

【0008】

本開示の他の局面に従うフィルタ装置は、接地端子と、各々が接地端子に接続され、互いに電気的に接続された複数のＬＣ並列共振器とを備える。複数のＬＣ並列共振器は、第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器を含む。複数のＬＣ並列共振器の各々は、直列接続された第１インダクタおよび第２インダクタと第１キャパシタとを含み、第２インダクタおよび第１キャパシタの間の接続ノードにおいて接地端子と接続する。フィルタ装置は、第１ＬＣ並列共振器における第１インダクタおよび第２インダクタの間の接続ノードと第３ＬＣ並列共振器における第１インダクタおよび第２インダクタの間の接続ノードとの間に直列に接続された第３インダクタおよび第４インダクタと、第２ＬＣ並列共振器における第１インダクタおよび第２インダクタの間の接続ノードと、第３インダクタおよび第４インダクタの間の接続ノードとの間に接続された第２キャパシタとをさらに備える。

【発明の効果】

【0009】

本開示によるフィルタ装置において、互いに磁気結合する第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器とを備える。第１ＬＣ並列共振器と第３ＬＣ並列共振器とが、接続導体を介して磁気結合される。第２ＬＣ並列共振器は第２導体を含む。積層体を積層方向から平面視した場合に接続導体が第２導体の一部と重なることにより、接続導体は第２導体と容量結合をする。

【0010】

このような構成とすることによって、接続導体が配置されない場合と異なり、接続導体と第２導体との間でキャパシタが形成され、第１ＬＣ並列共振器と第３ＬＣ並列共振器との間にインダクタを形成する。

【0011】

当該キャパシタの容量およびインダクタのインダクタンスを調整することにより、第１ＬＣ並列共振器、第２ＬＣ並列共振器および第３ＬＣ並列共振器の間の電磁界結合を調整することができ、当該キャパシタの容量およびインダクタのインダクタンスは、電磁界結合のパラメータとして利用することができる。

【0012】

したがって、ＬＣ並列共振器間の電磁界結合の調整能力を拡大することができるので、所望の通過特性の実現可能性を高めることができる。

【図面の簡単な説明】

【0013】

【図1】実施の形態１のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。

【図2】フィルタ装置の等価回路図である。

【図3】フィルタ装置の積層構造の一例を示す分解斜視図である。

【図4】図２および図３で示したフィルタ装置において、接合部の位置を変更したときの入力端子から出力端子への挿入損失を示した図である。

【図5】図２および図３で示したフィルタ装置において、接続電極のＹ軸方向の幅を変更したときの入力端子から出力端子への挿入損失を示した図である。

【図6】図５に示す領域の拡大図である。

【図7】実施の形態２におけるフィルタ装置の等価回路図である。

【図8】実施の形態２におけるフィルタ装置の積層構造の一例を示す分解斜視図である。

【図9】図７および図８で示したフィルタ装置において、接合部の位置を変更したときの入力端子から出力端子への挿入損失を示した図である。

【図10】図７および図８で示したフィルタ装置において、接続電極のＹ軸方向の幅を変更したときの入力端子から出力端子への挿入損失を示した図である。

【図11】実施の形態３におけるフィルタ装置の等価回路図である。

【図12】実施の形態３におけるフィルタ装置の積層構造の一例を示す分解斜視図である。

【図13】変形例１を示す分解斜視図である。

【図14】変形例２を示す分解斜視図である。

【図15】変形例２が備える接続電極の平面図である。

【図16】変形例３を示す分解斜視図である。

【図17】変形例３の調整例を示す分解斜視図である。

【発明を実施するための形態】

【0014】

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

【0015】

［実施の形態１］
（通信装置の基本構成）
図１は、実施の形態１のフィルタ装置が適用される高周波フロントエンド回路２０を有する通信装置１０のブロック図である。通信装置１０は、たとえば、携帯電話基地局である。

【0016】

図１を参照して、通信装置１０は、アンテナ１２と、高周波フロントエンド回路２０と、ミキサ３０と、局部発振器３２と、Ｄ／Ａコンバータ（ＤＡＣ）４０と、ＲＦ回路５０とを備える。また、高周波フロントエンド回路２０は、バンドパスフィルタ２２，２８と、増幅器２４と、減衰器２６とを含む。なお、図１においては、高周波フロントエンド回路２０が、アンテナ１２から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路２０はアンテナ１２を介して高周波信号を受信する受信回路を含んでいてもよい。

【0017】

通信装置１０は、ＲＦ回路５０から伝達された信号を高周波信号にアップコンバートしてアンテナ１２から放射する。ＲＦ回路５０から出力された変調済みのデジタル信号は、Ｄ／Ａコンバータ４０によってアナログ信号に変換される。ミキサ３０は、Ｄ／Ａコンバータ４０によってアナログ変換された信号を、局部発振器３２からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ２８は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の信号のみを抽出する。減衰器２６は、送信信号の強度を調整する。増幅器２４は、減衰器２６を通過した送信信号を、所定のレベルまで電力増幅する。バンドパスフィルタ２２は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ２２を通過した送信信号は、アンテナ１２から放射される。

【0018】

上記のような通信装置１０におけるバンドパスフィルタ２２，２８として、本開示に対応したフィルタ装置を採用することができる。

【0019】

（フィルタ装置の構成）
次に図２および図３を用いて、実施の形態１のフィルタ装置１０５の詳細な構成について説明する。

【0020】

図２は、フィルタ装置１０５の等価回路図である。図２を参照して、フィルタ装置１０５は、入力端子Ｔ１と、出力端子Ｔ２と、共振器ＲＣ１～ＲＣ５を備える。

【0021】

共振器ＲＣ１は、直列接続されたインダクタＬ１Ａ，Ｌ１Ｂと、当該インダクタＬ１Ａ，Ｌ１Ｂに並列に接続されたキャパシタＣ１とを含む。インダクタＬ１ＢとキャパシタＣ１との接続ノードＮ１Ａは、キャパシタＣ１４を介して、インダクタＬ４ＢとキャパシタＣ４との間の接続ノードＮ４Ａに接続されている。また、接続ノードＮ１Ａは、キャパシタＣ１２を介して、インダクタＬ２ＢとキャパシタＣ２との間の接続ノードＮ２Ａに接続されている。インダクタＬ１ＡとキャパシタＣ１との接続ノードＮ１Ｂは、接地端子ＧＮＤに接続されている。

【0022】

共振器ＲＣ２は、直列接続されたインダクタＬ２Ａ，Ｌ２Ｂと、当該インダクタＬ２Ａ，Ｌ２Ｂに並列に接続されたキャパシタＣ２とを含む。インダクタＬ２ＢとキャパシタＣ２との接続ノードＮ２Ａは、キャパシタＣ２３を介して、インダクタＬ３ＢとキャパシタＣ３との間の接続ノードＮ３Ａに接続されている。インダクタＬ２ＡとキャパシタＣ２との接続ノードＮ２Ｂは、接地端子ＧＮＤに接続されている。

【0023】

共振器ＲＣ３は、直列接続されたインダクタＬ３Ａ，Ｌ３Ｂと、当該インダクタＬ３Ａ，Ｌ３Ｂに並列に接続されたキャパシタＣ３とを含む。インダクタＬ３ＢとキャパシタＣ３との接続ノードＮ３Ａは、キャパシタＣ３５を介して、インダクタＬ５ＢとキャパシタＣ５との間の接続ノードＮ５Ａに接続されている。インダクタＬ３ＡとキャパシタＣ３との接続ノードＮ３Ｂは、接地端子ＧＮＤに接続されている。

【0024】

共振器ＲＣ４は、直列接続されたインダクタＬ４Ａ，Ｌ４Ｂと、当該インダクタＬ４Ａ，Ｌ４Ｂに並列に接続されたキャパシタＣ４とを含む。インダクタＬ４ＢとキャパシタＣ４との接続ノードＮ４Ａは、入力端子Ｔ１に接続されている。インダクタＬ４ＡとキャパシタＣ４との接続ノードＮ４Ｂは、接地端子ＧＮＤに接続されている。

【0025】

共振器ＲＣ５は、直列接続されたインダクタＬ５Ａ，Ｌ５Ｂと、当該インダクタＬ５Ａ，Ｌ５Ｂに並列に接続されたキャパシタＣ５とを含む。インダクタＬ５ＢとキャパシタＣ５との接続ノードＮ５Ａは、出力端子Ｔ２に接続されている。インダクタＬ５ＡとキャパシタＣ５との接続ノードＮ５Ｂは、接地端子ＧＮＤに接続されている。

【0026】

また、共振器ＲＣ４の接続ノードＮ４Ａと、共振器ＲＣ５の接続ノードＮ５Ａとは、キャパシタＣ４５を介して接続されている。共振器ＲＣ１のインダクタＬ１Ａ、共振器ＲＣ２のインダクタＬ２Ａ、および共振器ＲＣ３のインダクタＬ３Ａの各々は、インダクタＬ１と接続されている。

【0027】

共振器ＲＣ１の接続ノードＮ１Ｄは、インダクタＬ２と接続されている。共振器ＲＣ３の接続ノードＮ３Ｄは、インダクタＬ３と接続されている。インダクタＬ２とインダクタＬ３とは、接続されている。接続ノードＮ１は、インダクタＬ２とインダクタＬ３との間の接続ノードである。接続ノードＮ１は、キャパシタＣｘを介して、インダクタＬ２ＢとインダクタＬ２Ａとの間の接続ノードＮ２Ｄに接続されている。

【0028】

共振器ＲＣ１～ＲＣ５の各々は、インダクタとキャパシタとが並列接続されたＬＣ並列共振器である。各共振器同士は磁気結合により結合されている。このように、フィルタ装置１０５は、入力端子Ｔ１と出力端子Ｔ２との間に、互いに磁気結合する５段の共振器が配置された構成を有している。各共振器の共振周波数を調整することによって、フィルタ装置１０５は、所望の周波数帯域の信号を通過させるバンドパスフィルタとして機能する。

【0029】

図３は、フィルタ装置１０５の積層構造の一例を示す分解斜視図である。
図３を参照して、フィルタ装置１０５は、複数の誘電体層（第１層ＬＹ１～第１３層ＬＹ１３）を積層方向に積層することによって形成された、直方体または略直方体の積層体を備えている。積層体の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体の内部において、各誘電体層に形成された複数の電極、および、誘電体層間に形成された複数のビアによって、ＬＣ共振回路を構成するためのインダクタおよびキャパシタが形成される。なお、本明細書において「ビア」とは、異なる誘電体層に形成された電極を接続するために、誘電体層中に形成される導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

【0030】

なお、以降の説明においては、積層体の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体の長辺に沿った方向を「Ｘ軸方向」とし、積層体の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

【0031】

積層体の上面Ｓｆ（第１層ＬＹ１）には、フィルタ装置１０５の方向を特定するための方向性マークが配置されてもよい。積層体の下面Ｂｔ（第１３層ＬＹ１３）には、当該フィルタ装置１０５と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）が配置されている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤの各々は平板状の電極であり、積層体の下面Ｂｔに規則的に配置されたＬＧＡ（Land Grid Array）端子である。

【0032】

フィルタ装置１０５は、図２で説明したように、５段のＬＣ並列共振器を有している。より具体的には、ビアＶ１Ａ，Ｖ１Ｂ、平板電極Ｐ１、平板電極Ｐ１ｄ、および平板電極Ｐ１０を含んで形成された共振器ＲＣ１と、ビアＶ２Ａ，Ｖ２Ｂ、平板電極Ｐ２、平板電極Ｐ２ｄ、および平板電極Ｐ１１を含んで形成された共振器ＲＣ２と、ビアＶ３Ａ，Ｖ３Ｂ、平板電極Ｐ３、平板電極Ｐ３ｄ、および平板電極Ｐ１２を含んで形成された共振器ＲＣ３と、ビアＶ４Ａ，Ｖ４Ｂ、平板電極Ｐ４、平板電極Ｐ４ｄ、および平板電極Ｐ７を含んで形成された共振器ＲＣ４と、ビアＶ５Ａ，Ｖ５Ｂ、平板電極Ｐ５、平板電極Ｐ５ｄ、および平板電極Ｐ８を含んで形成された共振器ＲＣ５とを含む。

【0033】

共振器ＲＣ４の平板電極Ｐ７は、第１１層ＬＹ１１に形成されている。平板電極Ｐ７は、ビアＶ１０によって第１３層ＬＹ１３に形成された入力端子Ｔ１に接続される。共振器ＲＣ４の平板電極Ｐ７は、ビアＶ４Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ４ｄおよび第２層ＬＹ２に形成された平板電極Ｐ４に接続される。また、平板電極Ｐ４は、ビアＶ４Ａによって、第１０層ＬＹ１０に形成された平板電極Ｐ９に接続される。平板電極Ｐ９は、ビアＶ１１によって、第１２層ＬＹ１２に形成された平板電極Ｐ６に接続される。また、平板電極Ｐ６は、ビアＶ６，Ｖ７，Ｖ８，Ｖ９によって、第１３層ＬＹ１３に形成された接地端子ＧＮＤに接続される。積層方向から平面視した場合に平板電極Ｐ７の一部は、平板電極Ｐ９と重なっている。平板電極Ｐ９と平板電極Ｐ７とによって図２のキャパシタＣ４が形成される。なお、共振器ＲＣ４におけるビアＶ４ＡおよびビアＶ４Ｂは、図２におけるインダクタＬ４ＡおよびインダクタＬ４Ｂにそれぞれ対応する。

【0034】

共振器ＲＣ５の平板電極Ｐ８は、第１１層ＬＹ１１に形成されている。平板電極Ｐ８は、ビアＶ１２によって第１３層ＬＹ１３に形成された出力端子Ｔ２に接続される。共振器ＲＣ５の平板電極Ｐ８は、ビアＶ５Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ５ｄおよび第２層ＬＹ２に形成された平板電極Ｐ５に接続される。また、平板電極Ｐ５は、ビアＶ５Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ８の一部は、平板電極Ｐ９と重なっている。平板電極Ｐ８と平板電極Ｐ９とによって図２のキャパシタＣ５が形成される。なお、共振器ＲＣ５におけるビアＶ５ＡおよびビアＶ５Ｂは、図２におけるインダクタＬ５ＡおよびインダクタＬ５Ｂにそれぞれ対応する。

【0035】

共振器ＲＣ１の平板電極Ｐ１０は、ビアＶ１Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ１ｄおよび第２層ＬＹ２に形成された平板電極Ｐ１に接続される。また、平板電極Ｐ１は、ビアＶ１Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ１０は、平板電極Ｐ９の一部と重なっている。平板電極Ｐ１０と平板電極Ｐ９とによって、図２におけるキャパシタＣ１が形成される。なお、共振器ＲＣ１におけるビアＶ１ＡおよびビアＶ１Ｂは、図２におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。

【0036】

共振器ＲＣ２の平板電極Ｐ１１は、ビアＶ２Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ２ｄおよび第２層ＬＹ２に形成された平板電極Ｐ２に接続される。また、平板電極Ｐ２は、ビアＶ２Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ１１は、平板電極Ｐ９の一部と重なっている。平板電極Ｐ９と平板電極Ｐ１１とによって、図２におけるキャパシタＣ２が形成される。なお、共振器ＲＣ２におけるビアＶ２ＡおよびビアＶ２Ｂは、図２におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。

【0037】

共振器ＲＣ３の平板電極Ｐ１２は、ビアＶ３Ｂによって、第３層ＬＹ３に形成された平板電極Ｐ３ｄおよび第２層ＬＹ２に形成された平板電極Ｐ３に接続される。また、平板電極Ｐ３は、ビアＶ３Ａによって、平板電極Ｐ９に接続される。積層方向から平面視した場合に平板電極Ｐ１２は、平板電極Ｐ９の一部と重なっている。平板電極Ｐ９と平板電極Ｐ１２とによって、図２におけるキャパシタＣ３が形成される。なお、共振器ＲＣ３におけるビアＶ３ＡおよびビアＶ３Ｂは、図２におけるインダクタＬ３ＡおよびインダクタＬ３Ｂにそれぞれ対応する。

【0038】

平板電極Ｐ１ｄ～Ｐ５ｄは、平板電極Ｐ１～Ｐ５の抵抗成分を低減するために配置される。すなわち、平板電極Ｐ１ｄ～Ｐ５ｄを備えない構成と比較して、平板電極Ｐ１ｄ～Ｐ５ｄを備える構成では、平板電極Ｐ１～Ｐ５の抵抗値が小さくなる。共振器ＲＣ２のビアＶ２Ｂは、第８層ＬＹ８に形成される平板電極Ｐ１４にも接続されている。積層方向から平面視した場合に平板電極Ｐ１４の一部は、第７層ＬＹ７に形成された平板電極Ｐ１６および平板電極Ｐ１７のそれぞれと重なっている。また、積層方向から平面視した場合に平板電極Ｐ１６の一部は、第８層ＬＹ８を挟んで共振器ＲＣ１の平板電極Ｐ１０と重なっている。平板電極Ｐ１０と平板電極Ｐ１４と平板電極Ｐ１６とによって、図２におけるキャパシタＣ１２が形成される。積層方向から平面視した場合に平板電極Ｐ１７の一部は、第８層ＬＹ８を挟んで共振器ＲＣ３の平板電極Ｐ１２と重なっている。平板電極Ｐ１２と平板電極Ｐ１４と平板電極Ｐ１７とによって、図２におけるキャパシタＣ２３が形成される。

【0039】

積層方向から平面視した場合に、共振器ＲＣ４の平板電極Ｐ７とビアＶ１３を介して接続されている平板電極Ｐ１３の一部は、平板電極Ｐ１６と重なる。積層方向から平面視した場合に、共振器ＲＣ５の平板電極Ｐ８とビアＶ１４を介して接続されている平板電極Ｐ１５の一部は、平板電極Ｐ１７と重なる。積層方向から平面視した場合に、平板電極Ｐ１６の一部および平板電極Ｐ１７の一部の各々は、第６層ＬＹ６に形成された平板電極Ｐ１８と重なる。平板電極Ｐ１３、平板電極Ｐ１５、平板電極Ｐ１６、平板電極Ｐ１７、および平板電極Ｐ１８によって、図２におけるキャパシタＣ４５が形成される。

【0040】

共振器ＲＣ４の平板電極Ｐ７は、ビアＶ１３を介して第７層ＬＹ７に形成された平板電極Ｐ１３に接続されている。積層方向から平面視した場合に、平板電極Ｐ１３の一部は、共振器ＲＣ１の平板電極Ｐ１０と重なっている。平板電極Ｐ１０と平板電極Ｐ１３とによって、図２におけるキャパシタＣ１４が形成される。

【0041】

共振器ＲＣ５の平板電極Ｐ８は、ビアＶ１４を介して第７層ＬＹ７に形成された平板電極Ｐ１５に接続されている。積層方向から平面視した場合に平板電極Ｐ１５の一部は、共振器ＲＣ３の平板電極Ｐ１２と重なっている。平板電極Ｐ１２と平板電極Ｐ１５とによって、図２におけるキャパシタＣ３５が形成される。

【0042】

共振器ＲＣ１のビアＶ１Ａ，共振器ＲＣ２のビアＶ２Ａ，および共振器ＲＣ３のビアＶ３Ａの各々は、第５層ＬＹ５に形成された平板電極Ｐ１９に接続されている。平板電極Ｐ１９は、図２におけるインダクタＬ１に対応する。

【0043】

共振器ＲＣ１の平板電極Ｐ１は、ビアＶ１を介して、第４層ＬＹ４に形成された接続電極ＣＰに接続されている。また、共振器ＲＣ３の平板電極Ｐ３は、ビアＶ２を介して、接続電極ＣＰに接続されている。ビアＶ１およびビアＶ２は、図２におけるインダクタＬ２およびインダクタＬ３にそれぞれ対応する。積層方向から平面視した場合に、接続電極ＣＰの一部は、共振器ＲＣ２の平板電極Ｐ２ｄと重なる。接続電極ＣＰと平板電極Ｐ２ｄとによって、図２におけるキャパシタＣｘが形成される。

【0044】

ビアＶ１は、接合部Ｊ１において平板電極Ｐ１と接続する。ビアＶ１と平板電極Ｐ１ｄとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ１と重なる。ビアＶ２は、接合部Ｊ２において平板電極Ｐ３と接続する。ビアＶ２と平板電極Ｐ３ｄとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ２と重なる。

【0045】

なお、共振器ＲＣ１～ＲＣ５は、本開示の「第１ＬＣ並列共振器」～「第５ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｄ～Ｐ５ｄは、本開示の「第１導体」～「第５導体」にそれぞれ対応する。ビアＶ１，Ｖ２は、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰは、本開示の「接続導体」に対応する。

【0046】

図３にて説明したフィルタ装置１０５においては、接続電極ＣＰの幅を変更することにより、平面視した場合に平板電極Ｐ２ｄと重なる接続電極ＣＰの面積を増減することが可能となり、キャパシタＣｘのキャパシタンスを調整することができる。接続電極ＣＰの幅とは、第２層ＬＹ２のＸＹ平面上における接続電極ＣＰのＹ軸方向の幅である。以下では，単に接続電極ＣＰの幅と称する場合がある。また、フィルタ装置１０５では、Ｙ軸方向に対して接合部Ｊ１，Ｊ２の位置を移動することにより、共振器ＲＣ１とＲＣ３との間の磁気結合の強度を変更することが可能となり、インダクタＬ２，Ｌ３のインダクタンスを調整することができる。

【0047】

ようするに、フィルタ装置１０５では、接続電極ＣＰが備えられていることにより、接続電極ＣＰの幅を変更して、図２のキャパシタＣｘのキャパシタンスを調整でき、接続電極ＣＰの配置を変更して、図２のインダクタＬ２，Ｌ３のインダクタンスを、調整できる。すなわち、キャパシタＣｘのキャパシタンス、インダクタＬ２，Ｌ３のインダクタンスを共振器間の電磁界結合の強度を調整するたのパラメータとして利用することができる。

【0048】

次に、図４～図６を用いて、実施の形態１のフィルタ装置１０５における、接合部Ｊ１，Ｊ２の位置および接続電極ＣＰの幅を変更することによる電磁界結合を調整した例について説明する。

【0049】

図４は、図２および図３で示したフィルタ装置１０５において、平板電極Ｐ１における接合部Ｊ１の位置，平板電極Ｐ３における接合部Ｊ２の位置を変更したときの入力端子Ｔ１から出力端子Ｔ２への挿入損失を示した図である。接合部Ｊ１，Ｊ２の位置が変更されるとは、ビアＶ１、接続電極ＣＰ、ビアＶ２が図３に示す形状を保ったまま、Ｙ軸方向にスライドするように、位置が変更されることを意味する。図４では、接合部Ｊ１，Ｊ２の位置がそれぞれ異なるフィルタ装置１０５の挿入損失を示す実線Ｌｎ１～Ｌｎ５が表示されている。

【0050】

実線Ｌｎ３は、接合部Ｊ１，Ｊ２が平板電極Ｐ１，Ｐ２のＹ軸方向において中央近傍に位置している場合の挿入損失を示す。実線Ｌｎ２は、接合部Ｊ１，Ｊ２が実線Ｌｎ３の接合部Ｊ１，Ｊ２よりもＹ軸の負方向側に位置している場合の挿入損失を示す。実線Ｌｎ１は、接合部Ｊ１，Ｊ２が実線Ｌｎ２の接合部Ｊ１，Ｊ２よりも、さらにＹ軸の負方向側に位置している場合の挿入損失を示す。

【0051】

実線Ｌｎ４は、接合部Ｊ１，Ｊ２が実線Ｌｎ３の接合部Ｊ１，Ｊ２よりもＹ軸の正方向側に位置している場合の挿入損失を示す。実線Ｌｎ５は、接合部Ｊ１，Ｊ２が実線Ｌｎ２の接合部Ｊ１，Ｊ２よりもさらにＹ軸の正方向側に位置している場合の挿入損失を示す。

【0052】

図４を参照して、実線Ｌｎ１～Ｌｎ５の各々は、減衰極Ｄ１および減衰極Ｄ２を有する。図２および図３のフィルタ装置１０５では、共振器ＲＣ１～ＲＣ３の間の磁気結合が共振器ＲＣ１～ＲＣ３の間の容量結合よりも大きい。そのため、減衰極Ｄ１，Ｄ２は通過帯域の高域側に形成される。

【0053】

接合部Ｊ１，Ｊ２がＹ軸の負方向側に位置しているほど、接合部Ｊ１，Ｊ２の位置が接地端子ＧＮＤ側に近づくため共振器ＲＣ１と共振器ＲＣ３との間の磁気結合が小さくなる。そのため、減衰極Ｄ１の減衰量は大きくなり、減衰極Ｄ２の周波数は低くなる。

【0054】

接合部Ｊ１，Ｊ２がＹ軸の正方向側に位置しているほど、接合部Ｊ１，Ｊ２の位置が入力端子Ｔ１側に近づくため共振器ＲＣ１と共振器ＲＣ３との間の磁気結合が大きくなる。そのため、減衰極Ｄ１の減衰量は小さくなり、減衰極Ｄ２の周波数は高くなる。

【0055】

接合部Ｊ１，Ｊ２の位置が変更されることにより、インダクタＬ２およびインダクタＬ３のインダクタンスが変化し、減衰極Ｄ２の周波数が変化する。減衰極Ｄ２の周波数が変化することにより、減衰極Ｄ１の減衰量が変化する。すなわち、減衰極Ｄ２の周波数が低くなった場合、減衰極Ｄ２の周波数は、減衰極Ｄ１の周波数に近づく。減衰極Ｄ１は、減衰極Ｄ２との間の周波数差が小さい程、減衰極Ｄ２からの影響を強く受けて、減衰極Ｄ１の減衰量は大きくなる。一方で、減衰極Ｄ１は、減衰極Ｄ２との間の周波数差が大きい程、減衰極Ｄ２からの影響が小さくなり、減衰極Ｄ１の減衰量が小さくなる。

【0056】

このように、実施の形態１のフィルタ装置１０５においては、平板電極Ｐ１および平板電極Ｐ２のＹ軸方向における接合部Ｊ１，Ｊ２の位置を変更することにより、インダクタＬ２およびインダクタＬ３のインダクタンスを変化させ、減衰極Ｄ１の減衰量および減衰極Ｄ２の周波数帯域を調整することができる。

【0057】

図５は、図２および図３で示したフィルタ装置１０５において、接続電極ＣＰの幅、すなわちキャパシタＣｘのキャパシタンスを変更したときの入力端子Ｔ１から出力端子Ｔ２への挿入損失を示した図である。図６は、図５に示す領域ＶＩの拡大図である。図５および図６では、接続電極ＣＰのＹ軸方向の幅が異なるフィルタ装置１０５の挿入損失を示す実線Ｌｎ６～Ｌｎ９が表示されている。

【0058】

図６を参照して、実線Ｌｎ６は、図３のフィルタ装置１０５の挿入損失を示す。実線Ｌｎ７は、接続電極ＣＰの幅が、図３のフィルタ装置１０５の接続電極ＣＰの幅よりも広い場合の挿入損失を示す。実線Ｌｎ８は、接続電極ＣＰの幅が実線Ｌｎ７における接続電極ＣＰの幅よりもさらに広い場合の挿入損失を示す。実線Ｌｎ９は、接続電極ＣＰの幅が、実線Ｌｎ８における接続電極ＣＰの幅よりもさらに広い場合の挿入損失を示す。

【0059】

実線Ｌｎ６～Ｌｎ９の各々が示す減衰極Ｄ１は、互いに異なる位置に形成される。接続電極ＣＰのＹ軸方向の幅が広くなるほど、減衰極Ｄ１の減衰量は小さくなる。また、接続電極ＣＰのＹ軸方向の幅が狭いほど、減衰極Ｄ１の減衰量は大きくなる。

【0060】

図２におけるキャパシタＣｘは、図３の接続電極ＣＰと平板電極Ｐ２ｄとによって形成される。すなわち、接続電極ＣＰのＹ軸方向の幅が変更されることにより、キャパシタＣｘのキャパシタンスは変化する。これにより、減衰極Ｄ１の減衰量が変化する。

【0061】

このように、実施の形態１のフィルタ装置１０５においては、接続電極ＣＰの幅および配置を変更することにより、減衰極の減衰量および周波数を調整することが可能となる。

【0062】

本開示のフィルタ装置１０５では、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを調整して、減衰極の減衰量および周波数の少なくとも一方を調整することができる。すなわち、本開示のフィルタ装置１０５では、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、ＬＣ並列共振器間の電磁界結合の調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。
［実施の形態２］
実施の形態１では、共振器ＲＣ１と共振器ＲＣ２とを接続する接続電極ＣＰを備える５段のＬＣ並列共振器を含むフィルタ装置１０５について説明した。実施の形態２では、図７および図８を用いて、共振器ＲＣ１と共振器ＲＣ３とを接続する接続電極ＣＰｔを備える３段のＬＣ並列共振器について説明する。

【0063】

図７は、実施の形態２におけるフィルタ装置１０３の等価回路図である。図７のフィルタ装置１０３は、図２のフィルタ装置１０５から共振器ＲＣ４および共振器ＲＣ５を除いた構成である。すなわち、フィルタ装置１０３は、互いに磁気結合する３段の共振器ＲＣ１～ＲＣ３が配置された構成を有している。また、図７のフィルタ装置１０３は、図２のフィルタ装置１０５のインダクタＬ１を除いた構成である。キャパシタＣ１とインダクタＬ１Ｂとの間の接続ノードＮ１Ａは、キャパシタＣ１３を介して、キャパシタＣ３とインダクタＬ３Ｂとの間の接続ノードＮ３Ａに接続される。

【0064】

このように、接合部Ｊ１，Ｊ２の位置および接続電極ＣＰの幅を変更することによる減衰極の減衰量および周波数の少なくとも一方の調整は、共振器ＲＣ４、共振器ＲＣ５、およびインダクタＬ１を除いた構成であっても実現できる。

【0065】

図８は、実施の形態２におけるフィルタ装置１０３の積層構造の一例を示す分解斜視図である。

【0066】

図８を参照して、フィルタ装置１０３は、複数の誘電体層（第１層ＬＹ１ｔ～第１０層ＬＹ１０ｔ）を積層方向に積層することによって形成された、直方体または略直方体の積層体を備えている。

【0067】

積層体の上面Ｓｆｔ（第１層ＬＹ１ｔ）には、フィルタ装置１０３の方向を特定するための方向性マークが配置されてもよい。積層体の下面Ｂｔｔ（第１０層ＬＹ１０ｔ）には、当該フィルタ装置１０３と外部機器とを接続するための外部端子（入力端子Ｔ１ｔ、出力端子Ｔ２ｔおよび接地端子ＧＮＤ１ｔ，ＧＮＤ２ｔ）が配置されている。

【0068】

フィルタ装置１０３は、図７で説明したように、３段のＬＣ並列共振器を備える。より具体的には、ビアＶ１Ａｔ，Ｖ１Ｂｔ、平板電極Ｐ１ｔおよび平板電極Ｐ４ｔを含んで形成された共振器ＲＣ１と、ビアＶ２Ａｔ，Ｖ２Ｂｔ、平板電極Ｐ２ｔおよび平板電極Ｐ８ｔを含んで形成された共振器ＲＣ２と、ビアＶ３Ａｔ，Ｖ３Ｂｔ、平板電極Ｐ３ｔおよび平板電極Ｐ６ｔを含んで形成された共振器ＲＣ３とを含む。

【0069】

共振器ＲＣ１の平板電極Ｐ４ｔは、第９層ＬＹ９ｔに形成されている。平板電極Ｐ４ｔは、ビアＶ４ｔによって第１０層ＬＹ１０ｔに形成された入力端子Ｔ１ｔに接続される。共振器ＲＣ１の平板電極Ｐ４ｔは、ビアＶ１Ｂｔによって第２層ＬＹ２ｔに形成された平板電極Ｐ１ｔに接続される。また、平板電極Ｐ１ｔは、ビアＶ１Ａｔによって、第８層ＬＹ８ｔに形成された平板電極Ｐ７ｔに接続される。平板電極Ｐ７ｔは、ビアＶ８ｔによって、第９層ＬＹ９ｔに形成された平板電極Ｐ５ｔに接続される。また、平板電極Ｐ５ｔは、ビアＶ５ｔ，Ｖ６ｔによって、第１０層ＬＹ１０ｔに形成された接地端子ＧＮＤ１ｔ，ＧＮＤ２ｔにそれぞれ接続される。積層方向から平面視した場合に、平板電極Ｐ４ｔの一部は、平板電極Ｐ７ｔと重なっている。平板電極Ｐ４ｔと平板電極Ｐ７ｔとによって、図７におけるキャパシタＣ１が形成される。なお、共振器ＲＣ１におけるビアＶ１ＡｔおよびビアＶ１Ｂｔは、図７におけるインダクタＬ１ＡおよびインダクタＬ１Ｂにそれぞれ対応する。

【0070】

共振器ＲＣ２の平板電極Ｐ８ｔは、ビアＶ２Ｂｔによって、第２層ＬＹ２ｔに形成された平板電極Ｐ２ｔに接続される。また、平板電極Ｐ２ｔは、ビアＶ２Ａｔによって平板電極Ｐ７ｔに接続される。積層方向から平面視した場合に平板電極Ｐ７ｔの一部は、平板電極Ｐ８ｔと重なっている。平板電極Ｐ７ｔと平板電極Ｐ８ｔとによって図７におけるキャパシタＣ２が形成される。なお、共振器ＲＣ２におけるビアＶ２ＡｔおよびビアＶ２Ｂｔは、図７におけるインダクタＬ２ＡおよびインダクタＬ２Ｂにそれぞれ対応する。

【0071】

共振器ＲＣ３の平板電極Ｐ６ｔは、第９層ＬＹ９ｔに形成されている。平板電極Ｐ６ｔは、ビアＶ７ｔによって第１０層ＬＹ１０ｔに形成された出力端子Ｔ２ｔに接続される。平板電極Ｐ６ｔは、ビアＶ３Ｂｔによって、第２層ＬＹ２ｔに形成された平板電極Ｐ３ｔに接続される。また、平板電極Ｐ３ｔは、ビアＶ３Ａｔによって平板電極Ｐ７ｔに接続される。積層方向から平面視した場合に平板電極Ｐ７ｔの一部は、平板電極Ｐ６ｔと重なっている。平板電極Ｐ６ｔと平板電極Ｐ７ｔとによって、図７におけるキャパシタＣ３が形成される。なお、共振器ＲＣ３におけるビアＶ３ＡｔおよびビアＶ３Ｂｔは、図７におけるインダクタＬ３ＡおよびインダクタＬ３Ｂにそれぞれ対応する。

【0072】

積層方向から平面視した場合に、共振器ＲＣ２の平板電極Ｐ８ｔの一部は、第６層ＬＹ６ｔに形成された平板電極Ｐ９ｔと重なっている。平板電極Ｐ９ｔは、ビアＶ９ｔを介して共振器ＲＣ１の平板電極Ｐ４ｔに接続されている。平板電極Ｐ８ｔと平板電極Ｐ９ｔとによって、図７におけるキャパシタＣ１２が形成される。積層方向から平面視した場合に、共振器ＲＣ２の平板電極Ｐ８ｔの一部は、第６層ＬＹ６ｔに形成された平板電極Ｐ１０ｔと重なっている。平板電極Ｐ１０ｔは、ビアＶ１０ｔを介して共振器ＲＣ３の平板電極Ｐ６ｔに接続されている。平板電極Ｐ８ｔと平板電極Ｐ１０ｔとによって、図７におけるキャパシタＣ２３が形成される。積層方向から平面視した場合に第５層ＬＹ５ｔに形成された平板電極Ｐ１１ｔは、平板電極Ｐ９ｔおよび平板電極Ｐ１０ｔのそれぞれと重なっている。平板電極Ｐ９ｔと平板電極Ｐ１０ｔと平板電極Ｐ１１ｔとによって、図７におけるキャパシタＣ１３が形成される。

【0073】

共振器ＲＣ１の平板電極Ｐ１ｔは、ビアＶ１ｔを介して、第３層ＬＹ３ｔに形成された接続電極ＣＰｔに接続されている。また、共振器ＲＣ３の平板電極Ｐ３ｔは、ビアＶ２ｔを介して、接続電極ＣＰｔに接続されている。ビアＶ１ｔおよびビアＶ２ｔは、図７におけるインダクタＬ２およびインダクタＬ３にそれぞれ対応する。積層方向から平面視した場合に、接続電極ＣＰｔの一部は、共振器ＲＣ２の平板電極Ｐ２ｔと重なる。接続電極ＣＰｔと平板電極Ｐ２ｔとによって、図７におけるキャパシタＣｘが形成される。ビアＶ１ｔは、接合部Ｊ１ｔにおいて平板電極Ｐ１ｔと接続する。ビアＶ２ｔは、接合部Ｊ２ｔにおいて平板電極Ｐ３ｔと接続する。

【0074】

次に、図９～図１１を用いて、実施の形態２のフィルタ装置１０３における、接合部Ｊ１ｔ，Ｊ２ｔの位置および接続電極ＣＰｔのＹ軸方向の幅の少なくとも一方を変更することによる共振器間の電磁界結合を調整した例について説明する。

【0075】

図９は、図７および図８で示したフィルタ装置１０３において、接合部Ｊ１ｔ，Ｊ２ｔの位置を変更したときの入力端子Ｔ１ｔから出力端子Ｔ２ｔへの挿入損失を示した図である。図９では、接合部Ｊ１ｔ，Ｊ２ｔの位置がそれぞれ異なるフィルタ装置１０３の挿入損失を示す実線Ｌｎ１０～Ｌｎ１２が表示されている。

【0076】

実線Ｌｎ１１は、接合部Ｊ１ｔ，Ｊ２ｔの位置が、平板電極Ｐ１ｔおよび平板電極Ｐ３ｔのＹ軸方向において、中央近傍にある場合の挿入損失を示す。実線Ｌｎ１０は、接合部Ｊ１ｔ，Ｊ２ｔが、実線Ｌｎ１０の接合部Ｊ１ｔ，Ｊ２ｔよりもＹ軸方向において負方向側に位置している場合の挿入損失を示す。実線Ｌｎ１２は、接合部Ｊ１ｔ，Ｊ２ｔが、実線Ｌｎ１１の接合部Ｊ１ｔ，Ｊ２ｔよりもＹ軸方向において正方向側に位置している場合の挿入損失を示す。

【0077】

実線Ｌｎ１０～Ｌｎ１２の各々は、減衰極Ｄ３を有する。図７および図８のフィルタ装置１０３は、共振器ＲＣ１～ＲＣ３の間の容量結合が共振器ＲＣ１～ＲＣ３の間の磁気結合よりも大きい。そのため、減衰極Ｄ３は通過帯域の低域側に形成される。

【0078】

接合部Ｊ１ｔ，Ｊ２ｔがＹ軸の負方向側に位置しているほど、減衰極Ｄ３の減衰量は大きくなり、減衰極Ｄ３の周波数は高くなる。また、接合部Ｊ１ｔ，Ｊ２ｔがＹ軸の正方向側に位置しているほど、減衰極Ｄ３の減衰量は小さくなり、減衰極Ｄ３の周波数は低くなる。

【0079】

すなわち、接合部Ｊ１ｔ，Ｊ２ｔの位置が変更されることにより、図７のインダクタＬ２およびインダクタＬ３のインダクタンスは変化する。これにより、減衰極Ｄ３の周波数が変化する。

【0080】

このように、実施の形態２のフィルタ装置１０３においては、平板電極Ｐ１ｔおよび平板電極Ｐ３ｔのＹ軸方向における接合部Ｊ１ｔ，Ｊ２ｔの位置を変更することにより、インダクタＬ２およびインダクタＬ３のインダクタンスが変化させ、減衰極Ｄ３の減衰量および周波数帯域を調整することができる。

【0081】

図１０は、図７および図８で示したフィルタ装置１０３において、接続電極ＣＰｔのＹ軸方向の幅を変更したときの入力端子Ｔ１ｔから出力端子Ｔ２ｔへの挿入損失を示した図である。図１０では、接続電極ＣＰｔのＹ軸方向の幅がそれぞれ異なるフィルタ装置１０３の挿入損失を示す実線Ｌｎ１３～Ｌｎ１５が表示されている。

【0082】

実線Ｌｎ１３は、図８に示すフィルタ装置１０３の挿入損失を示す。実線Ｌｎ１４は、接続電極ＣＰｔの幅が、図８に示すフィルタ装置１０３の接続電極ＣＰｔの幅よりも広い場合の挿入損失を示す。実線Ｌｎ１５は、接続電極ＣＰｔの幅が、実線Ｌｎ１４における接続電極ＣＰｔの幅よりもさらに広い場合の挿入損失を示す。

【0083】

実線Ｌｎ１０～Ｌｎ１２の各々は、減衰極Ｄ３を有する。接続電極ＣＰｔのＹ軸方向の幅が広いほど、減衰極Ｄ３の減衰量は大きくなり、減衰極Ｄ３の周波数は高くなる。また、接続電極ＣＰｔのＹ軸方向の幅が狭いほど、減衰極Ｄ３の減衰量は小さくなり、減衰極Ｄ３の周波数は低くなる。

【0084】

このように、実施の形態２のフィルタ装置１０３においては、接合部Ｊ１ｔ，Ｊ２ｔの位置および接続電極ＣＰｔのＹ軸方向の幅を変更することにより、減衰極Ｄ３の減衰量および周波数帯域を調整することができる。すなわち、実施の形態２のフィルタ装置１０３では、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、実施の形態２に示すような３段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

【0085】

なお、実施の形態２における共振器ＲＣ１～ＲＣ３は、本開示の「第１ＬＣ並列共振器」～「第３ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｔ～Ｐ３ｔは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。ビアＶ１ｔ，Ｖ２ｔは、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰｔは、本開示の「接続導体」に対応する。

【0086】

［実施の形態３］
実施の形態２では、３段のＬＣ並列共振器を含むフィルタ装置１０３について説明した。実施の形態３では、図１１および図１２を用いて、４段のＬＣ並列共振器を含むフィルタ装置１０４について説明する。

【0087】

図１１は、実施の形態３におけるフィルタ装置１０４の等価回路図である。図１１のフィルタ装置１０４は、図７のフィルタ装置１０３に共振器ＲＣ４を加えた構成を有する。すなわち、フィルタ装置１０４は、互いに磁気結合する４段の共振器ＲＣ１～ＲＣ４が配置された構成を有している。インダクタＬ３ＢとキャパシタＣ３との間の接続ノードＮ３Ａは、キャパシタＣ３４を介して、インダクタＬ４ＢとキャパシタＣ４との間の接続ノードＮ４Ａに接続される。インダクタＬ１ＡとキャパシタＣ１との間の接続ノードＮ１Ａは、実施の形態２では、接続ノードＮ３Ａに接続されていたが、実施の形態３においては、キャパシタＣ１４を介して接続ノードＮ４Ａに接続される。

【0088】

４段の共振器ＲＣ１～ＲＣ４を備えた構成であっても、図１２に示す接合部Ｊ１ｆ，Ｊ２ｆの位置および接続電極ＣＰｆのＹ軸方向の幅を変更することによる減衰極の減衰量および周波数の調整は、実現できる。

【0089】

図１２は、実施の形態３におけるフィルタ装置１０４の積層構造の一例を示す分解斜視図である。図１２のフィルタ装置１０４は、４段のＬＣ並列共振器を有している。より具体的には、ビアＶ１Ａｆ，Ｖ１Ｂｆ、平板電極Ｐ１ｆ、平板電極Ｐ１ｄｆ、および平板電極Ｐ６ｆを含んで形成された共振器ＲＣ１と、ビアＶ２Ａｆ，Ｖ２Ｂｆ、平板電極Ｐ２ｆ、平板電極Ｐ２ｄｆ、および平板電極Ｐ９ｆを含んで形成された共振器ＲＣ２と、ビアＶ３Ａｆ，Ｖ３Ｂｆ、平板電極Ｐ３ｆ、平板電極Ｐ３ｄｆ、および平板電極Ｐ１０ｆを含んで形成された共振器ＲＣ３と、ビアＶ４Ａｆ，Ｖ４Ｂｆ、平板電極Ｐ４ｆ、平板電極Ｐ４ｄｆ、および平板電極Ｐ７ｆを含んで形成された共振器ＲＣ４とを含む。

【0090】

共振器ＲＣ１の平板電極Ｐ６ｆは、第９層ＬＹ９ｆに形成されている。平板電極Ｐ６ｆは、ビアＶ９ｆによって第１１層ＬＹ１１ｆに形成された入力端子Ｔ１ｆに接続される。共振器ＲＣ１の平板電極Ｐ６ｆは、ビアＶ１Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ１ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ１ｆに接続される。また、平板電極Ｐ１ｆは、ビアＶ１Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。平板電極Ｐ８ｆは、ビアＶ１０ｆによって、第１０層ＬＹ１０ｆに形成された平板電極Ｐ５ｆに接続される。また、平板電極Ｐ５ｆは、ビアＶ５ｆ，Ｖ６ｆ，Ｖ７ｆ，Ｖ８ｆによって、第１１層ＬＹ１１ｆに形成された接地端子ＧＮＤｆに接続される。積層方向から平面視した場合に平板電極Ｐ６ｆの一部は、平板電極Ｐ８ｆとも重なっている。平板電極Ｐ６ｆと平板電極Ｐ８ｆとによって、図１１におけるキャパシタＣ１が形成される。

【0091】

共振器ＲＣ２の平板電極Ｐ９ｆは、ビアＶ２Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ２ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ２ｆに接続される。また、平板電極Ｐ２ｆは、ビアＶ２Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。積層方向から平面視した場合に平板電極Ｐ８ｆの一部は、平板電極Ｐ９ｆと重なっている。平板電極Ｐ８ｆと平板電極Ｐ９ｆとによって、図１１におけるキャパシタＣ２が形成される。

【0092】

共振器ＲＣ３の平板電極Ｐ１０ｆは、ビアＶ３Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ３ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ３ｆに接続される。また、平板電極Ｐ３ｆは、ビアＶ３Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。積層方向から平面視した場合に平板電極Ｐ８ｆの一部は、平板電極Ｐ１０ｆと重なっている。平板電極Ｐ８ｆと平板電極Ｐ１０ｆとによって、図１１におけるキャパシタＣ３が形成される。

【0093】

共振器ＲＣ４の平板電極Ｐ７ｆは、第９層ＬＹ９ｆに形成されている。平板電極Ｐ７ｆは、ビアＶ１１ｆによって第１１層ＬＹ１１ｆに形成された出力端子Ｔ２ｆに接続される。共振器ＲＣ４の平板電極Ｐ７ｆは、ビアＶ４Ｂｆによって、第３層ＬＹ３ｆに形成された平板電極Ｐ４ｄｆおよび第２層ＬＹ２ｆに形成された平板電極Ｐ４ｆに接続される。また、平板電極Ｐ４ｆは、ビアＶ４Ａｆによって、第８層ＬＹ８ｆに形成された平板電極Ｐ８ｆに接続される。積層方向から平面視した場合に平板電極Ｐ８ｆの一部は、平板電極Ｐ７ｆと重なっている。平板電極Ｐ７ｆと平板電極Ｐ８ｆとによって、図１１におけるキャパシタＣ４が形成される。

【0094】

積層方向から平面視した場合に共振器ＲＣ２の平板電極Ｐ９ｆの一部は、第６層ＬＹ６ｆに形成された平板電極Ｐ１１ｆと重なっている。平板電極Ｐ１１ｆは、ビアＶ１２ｆを介して共振器ＲＣ１の平板電極Ｐ６ｆに接続されている。平板電極Ｐ９ｆと平板電極Ｐ１１ｆとによって、図１１におけるキャパシタＣ１２が形成される。積層方向から平面視した場合に共振器ＲＣ３の平板電極Ｐ１０ｆの一部は、第６層ＬＹ６ｆに形成された平板電極Ｐ１２ｆと重なっている。平板電極Ｐ１２ｆは、ビアＶ１３ｆを介して共振器ＲＣ４の平板電極Ｐ７ｆに接続されている。平板電極Ｐ１０ｆと平板電極Ｐ１２ｆとによって、図１１におけるキャパシタＣ３４が形成される。また、平板電極Ｐ１１ｆと平板電極Ｐ１２ｆと第５層ＬＹ５ｆに形成された平板電極Ｐ１３ｆとによって、図１１におけるキャパシタＣ１４が形成される。また、平板電極Ｐ９ｆと平板電極Ｐ１０ｆと平板電極Ｐ１１ｆと平板電極Ｐ１２ｆと平板電極Ｐ１３ｆとによって、図１１におけるキャパシタＣ２３が形成される。

【0095】

共振器ＲＣ１の平板電極Ｐ１ｄｆは、ビアＶ１ｆを介して、第４層ＬＹ４ｆに形成された接続電極ＣＰｆに接続されている。また、共振器ＲＣ３の平板電極Ｐ３ｄｆは、ビアＶ２ｆを介して、接続電極ＣＰｆに接続されている。ビアＶ１ｆおよびビアＶ２ｆは、図１１におけるインダクタＬ２およびインダクタＬ３にそれぞれ対応する。積層方向から平面視した場合に接続電極ＣＰｆの一部は、共振器ＲＣ２の平板電極Ｐ２ｄｆと重なる。接続電極ＣＰｆと平板電極Ｐ２ｄｆとによって、図１１におけるキャパシタＣｘが形成される。

【0096】

ビアＶ１ｆは、接合部Ｊ１ｆにおいて平板電極Ｐ１ｆと接続する。ビアＶ１ｆと平板電極Ｐ１ｄｆとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ１ｆと重なる。ビアＶ２ｆは、接合部Ｊ２ｆにおいて平板電極Ｐ３ｆと接続する。ビアＶ２ｆと平板電極Ｐ３ｄｆとの接合部は、積層体を積層方向から平面視したとき、接合部Ｊ２ｆと重なる。

【0097】

このように、積層方向から平面視した場合に平板電極Ｐ２ｄｆと重なる接続電極ＣＰｆを備える構成のフィルタ装置１０４では、接合部Ｊ１ｆ，Ｊ２ｆの位置および接続電極ＣＰｆの幅を変更することにより、減衰極の減衰量および周波数帯域を調整することができる。すなわち、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、実施の形態３に示す４段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

【0098】

なお、共振器ＲＣ１～ＲＣ４は、本開示の「第１ＬＣ並列共振器」～「第４ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｄｆ～Ｐ３ｄｆは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。ビアＶ１ｆ，Ｖ２ｆは、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰｆは、本開示の「接続導体」に対応する。
（変形例１）
図１３は、変形例１を示す分解斜視図である。変形例１のフィルタ装置１０３Ａでは、図８に示すフィルタ装置１０３と比較して、接続電極ＣＰｕが平板電極Ｐ２ｕよりもＺ軸の正方向側に配置されている。すなわち、接続電極ＣＰｕは、第２層ＬＹ２ｕに形成される。平板電極Ｐ２ｕは、第３層ＬＹ３ｕに形成される。すなわち、積層方向において、平板電極Ｐ２ｕは、接地端子ＧＮＤ１ｕ，ＧＮＤ２ｕおよび接続電極ＣＰｕの間に形成される。ビアＶ１ｕおよびビアＶ２ｕは、第２層ＬＹ２ｕと第３層ＬＹ３ｕとの間に形成される。

【0099】

これにより、図１３に示すフィルタ装置１０３Ａは、図８に示すフィルタ装置１０３と同様の特性を備えつつ、ビアＶ１ｕが、ビアＶ１Ａｕ，Ｖ１Ｂｕと異なる層の間に形成される。これにより、フィルタ装置１０３Ａでは、ビアＶ１ｕとビアＶ１Ａｕ，Ｖ１Ｂｕとの間において、電気的な干渉が発生することを防ぐことができる。同様に、フィルタ装置１０３Ａでは、ビアＶ２ｕとビアＶ２Ａｕ，Ｖ２Ｂｕとの間において、電気的な干渉が発生することを防ぐことができる。

【0100】

また、フィルタ装置１０３Ａでは、ビアＶ１ｕとビアＶ１Ａｕ，Ｖ１Ｂｕとが異なる層の間に形成されるため物理的な干渉が発生しない。そのため、接合部Ｊ１ｕ，Ｊ２ｕの平板電極Ｐ１ｕ，Ｐ３ｕにおけるＹ軸方向の位置の変更可能な領域が図８のフィルタ装置１０３よりも広くなる。すなわち、フィルタ装置１０３Ａでは、ビアＶ１ｕ，ビアＶ２ｕの配置の自由度が向上する。

【0101】

また、変形例１のフィルタ装置１０３Ａにおいても、積層方向から平面視した場合に平板電極Ｐ２ｕと重なる接続電極ＣＰｕを備える構成とすることにより、減衰極の減衰量および周波数帯域を調整することができる。すなわち、キャパシタＣｘの容量およびインダクタＬ２およびインダクタＬ３のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、変形例１に示す３段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

【0102】

なお、平板電極Ｐ１ｕ～Ｐ３ｕは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。ビアＶ１ｕ，Ｖ２ｕは、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰｕは、本開示の「接続導体」に対応する。

【0103】

（変形例２）
図１４は、変形例２を示す分解斜視図である。変形例２のフィルタ装置１０５Ａは、実施の形態１のフィルタ装置１０５と異なり、共振器ＲＣ４が、共振器ＲＣ２および共振器ＲＣ３との間に配置されている。すなわち、実施の形態１のフィルタ装置１０５は、共振器がＲＣ４，ＲＣ１，ＲＣ２，ＲＣ３，ＲＣ５の順で並んでいたのに対して、変形例２のフィルタ装置１０５Ａでは、共振器がＲＣ１，ＲＣ２，ＲＣ４，ＲＣ３，ＲＣ５の順で並ぶ。フィルタ装置１０５Ａにおいても、接続電極ＣＰａは、共振器ＲＣ１と共振器ＲＣ３とをビアＶ１ａ，Ｖ２を介して接続する。

【0104】

フィルタ装置１０５Ａは、ビアＶ１Ａａ，Ｖ１Ｂａ、平板電極Ｐ１ａ、平板電極Ｐ１ｄａ、および平板電極Ｐ７を含んで形成された共振器ＲＣ１と、ビアＶ２Ａａ，Ｖ２Ｂａ、平板電極Ｐ２ａ、平板電極Ｐ２ｄａ、および平板電極Ｐ１０を含んで形成された共振器ＲＣ２と、ビアＶ４Ａａ，Ｖ４Ｂａ、平板電極Ｐ４ａ、平板電極Ｐ４ｄａ、および平板電極Ｐ１１を含んで形成された共振器ＲＣ４と、ビアＶ３Ａ，Ｖ３Ｂ、平板電極Ｐ３、平板電極Ｐ３ｄ、および平板電極Ｐ１２を含んで形成された共振器ＲＣ３と、ビアＶ５Ａ，Ｖ５Ｂ、平板電極Ｐ５、平板電極Ｐ５ｄ、および平板電極Ｐ８を含んで形成された共振器ＲＣ５とを含む。

【0105】

このように、共振器ＲＣ４が、共振器ＲＣ２および共振器ＲＣ３との間に配置されているフィルタ装置１０５Ａにおいても、接合部Ｊ１ａ，Ｊ２の位置および接続電極ＣＰａのＹ軸方向の幅を変更することにより、実施の形態１と同様に減衰極の減衰量および周波数帯域を調整することができる。これにより、変形例２として示す４段のＬＣ並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

【0106】

図１５は、変形例２が備える接続電極ＣＰａの平面図である。図３に示す接続電極ＣＰのＹ軸方向の幅は、接続電極ＣＰの全ての領域において均一の長さであった。上述のとおり、実施の形態１のフィルタ装置１０５ではキャパシタＣｘとの間の容量を変化させることにより、減衰極の減衰量および周波数を調整する。変形例２では、積層体を積層方向から平面視した場合に平板電極Ｐ２ｄａ，Ｐ４ｄａと重なる接続電極ＣＰａの領域Ｒ１，Ｒ２のＹ軸方向の幅を領域Ｒ１，Ｒ２以外の領域の幅よりも広くしている。

【0107】

図１５では、積層体を平面視したときに平板電極Ｐ１ｄａ，Ｐ２ｄａ，Ｐ４ｄａ，Ｐ３，Ｐ５および接続導体ＣＰａを透過させている。図１５を参照して、領域Ｒ１のＹ軸方向における接続電極ＣＰａの幅の長さは、幅Ｗ２である。また、領域Ｒ２のＹ軸方向における接続電極ＣＰａの幅の長さは、幅Ｗ３である。接続電極ＣＰａにおいて、幅Ｗ１および幅Ｗ２以外の領域の幅の長さは、幅Ｗ１である。

【0108】

このように、変形例２では、接続電極ＣＰａの幅の長さを変更することにより、接続電極ＣＰａと平板電極Ｐ２ｄａおよびＰ４ｄａとの間に形成されるキャパシタの容量を調整することが可能となり、減衰極の減衰量および周波数の調整をすることができる。また、キャパシタンスの調整に必要な領域のみ幅を広げることにより、接続電極ＣＰａのコストが削減する。

【0109】

なお、共振器ＲＣ１～ＲＣ５は、本開示の「第１ＬＣ並列共振器」～「第５ＬＣ並列共振器」にそれぞれ対応する。平板電極Ｐ１ｄａ，Ｐ２ｄａ，Ｐ３ｄ，Ｐ４ｄａ，Ｐ５ｄは、本開示の「第１導体」～「第５導体」にそれぞれ対応する。ビアＶ１ａ，Ｖ２は、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極ＣＰａは、本開示の「接続導体」に対応する。領域Ｒ１は、本開示の「第１領域」に対応する。幅Ｗ２は、本開示の「第１幅」に対応する。幅Ｗ１は、本開示の「第２幅」に対応する。
（変形例３）
実施の形態１では、接続電極ＣＰには、ビアＶ１，Ｖ２の２つのビアが接続された構成について説明した。しかしながら、接続電極ＣＰに接続されるビアの数は、２つに限られない。以下では、接続電極ＣＰに３つのビアが接続された構成について説明する。

【0110】

図１６は、変形例３を示す分解斜視図である。変形例３のフィルタ装置１０５Ｂでは、接続電極ＣＰｂに３つのビアＶ１ｂ～Ｖ３ｂが接続されている。ビアＶ１ｂは、接合部Ｊ１ｂで平板電極Ｐ１ｂと接続する。ビアＶ２ｂは、接合部Ｊ２ｂで平板電極Ｐ３ｂと接続する。ビアＶ３ｂは、接合部Ｊ３ｂで平板電極Ｐ７と接続する。変形例３のフィルタ装置１０５Ｂは、図３のフィルタ装置１０５から、共振器ＲＣ４，ＲＣ５を除き、新たに共振器ＲＣ６，ＲＣ７を加えた構成である。平板電極Ｐ２ｄｂと接続電極ＣＰｂとの間で、図２のキャパシタＣｘが形成される。さらに、変形例３では、平板電極Ｐ６ｄと接続電極ＣＰｂとの間においても図示しないキャパシタＣｙが形成される。これにより、接続電極ＣＰｂのＹ軸方向の幅を変更することにより、容量を変更することができるキャパシタが実施の形態１と比較して、１つ増加している。すなわち、減衰極の減衰量および周波数を調整するパラメータが１つ増加したこととなる。

【0111】

また、変形例３では、インダクタＬ２およびインダクタＬ３に加えて、ビアＶ３ｂに対応する図示しないインダクタＬ４が形成される。

【0112】

変形例３のフィルタ装置１０５Ｂでは、キャパシタＣｘのみならずキャパシタＣｙの容量をも調整することができ、さらに、インダクタＬ２およびインダクタＬ３のみならずインダクタＬ４をも調整することができ、減衰極の減衰量および周波数をより細かく調整することができる。

【0113】

図３では、ビアＶ１、接続電極ＣＰ、ビアＶ２が図３に示す形状を保ったまま、Ｙ軸方向にスライドするように、位置が変更される例について説明した。しかしながら、接合部Ｊ１，Ｊ２のいずれか一方のみの位置を変更してもよく、また、接合部Ｊ１，Ｊ２のＹ軸方向の位置をそれぞれ異なるように変更してもよい。

【0114】

図１７は、変形例３の調整例を示す分解斜視図である。図１７のフィルタ装置１０５ＢＺは、図１６のフィルタ装置１０５Ｂの接合部Ｊ１ｂ，Ｊ３ｂが調整された一例である。図１７の接合部Ｊ１ｂ，Ｊ３ｂは、図１６の接合部Ｊ１ｂ，Ｊ３ｂよりも平板電極Ｐ１ｂ，Ｐ７においてＹ軸の正方向側に位置している。これに伴い、ビアＶ１ｂ，Ｖ３ｂはＹ軸の正方向側に位置しており、接続電極ＣＰｂは、Ｖ字状の形状を有している。

【0115】

このように、本開示によるフィルタ装置１０５ＢＺでは、接合部Ｊ１ｂ～Ｊ３ｂの各々を別個に調整して、インダクタ、キャパシタを調整することで、減衰極の減衰量および周波数をより細かく調整することができる。

【0116】

なお、平板電極Ｐ１ｄｂ，Ｐ２ｄｂ，Ｐ３ｄｂは、本開示の「第１導体」～「第３導体」にそれぞれ対応する。平板電極Ｐ６ｄ，Ｐ７ｄは、本開示の「第６導体」，「第７導体」にそれぞれ対応する。ビアＶ１ｂ～Ｖ３ｂは、本開示の「第１ビア」～「第３ビア」にそれぞれ対応する。接続電極ＣＰｂは、本開示の「接続導体」に対応する。

【0117】

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0118】

１０ 通信装置、１２ アンテナ、２０ 高周波フロントエンド回路、２２，２８ バンドパスフィルタ、２４ 増幅器、２６ 減衰器、３０ ミキサ、３２ 局部発振器、４０ コンバータ、５０ ＲＦ回路、１０３，１０３Ａ，１０４，１０５，１０５Ａ，１０５Ｂ，１０５ＢＺ フィルタ装置、Ｂｔ，Ｂｔｔ 下面、Ｃ１～Ｃ５，Ｃ１２，Ｃ１３，Ｃ１４，Ｃ２３，Ｃ３４，Ｃ３５，Ｃ４５，Ｃｘ，Ｃｙ キャパシタ、ＣＰ，ＣＰｂ，ＣＰｆ，ＣＰｔ，ＣＰｕ 接続電極、Ｄ１～Ｄ３ 減衰極、ＧＮＤ 接地端子、Ｊ１，Ｊ２ 接合部、Ｌ１～Ｌ４，Ｌ１Ａ～Ｌ５Ａ，Ｌ１Ｂ～Ｌ５Ｂ インダクタ、ＬＹ１ 第１層、ＬＹ２ 第２層、ＬＹ３ 第３層、ＬＹ４ 第４層、ＬＹ５ 第５層、ＬＹ６ 第６層、ＬＹ７ 第７層、ＬＹ８ 第８層、ＬＹ９ 第９層、ＬＹ１０ 第１０層、ＬＹ１１ 第１１層、ＬＹ１２ 第１２層、ＬＹ１３ 第１３層、Ｌｎ１～Ｌｎ１５ 実線、Ｎ１，Ｎ１Ａ～Ｎ１Ｄ，Ｎ２Ａ～Ｎ２Ｄ，Ｎ３Ａ～Ｎ３Ｄ，Ｎ４Ａ，Ｎ４Ｂ，Ｎ５Ａ，Ｎ５Ｂ 接続ノード、Ｐ１～Ｐ２，Ｐ１ｄ～Ｐ４ｄ 平板電極、Ｒ１，Ｒ２，ＶＩ 領域、ＲＣ１～ＲＣ７ 共振器、Ｔ１ 入力端子、Ｔ２ 出力端子、Ｖ１，Ｖ２，Ｖ１Ａ，Ｖ１Ｂ，Ｖ２Ａ，Ｖ２Ｂ，Ｖ３Ａ，Ｖ３Ｂ，Ｖ４Ａ，Ｖ４Ｂ，Ｖ５Ａ，Ｖ５Ｂ ビア、Ｗ１，Ｗ２，Ｗ３ 幅。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】