特許 7568460 直流パルス電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】直流パルス電源装置

(51)【国際特許分類】

   H02M 7/48 20070101AFI20241008BHJP

   H02M 3/155 20060101ALI20241008BHJP

【ＦＩ】

H02M7/48 M

H02M3/155 C

【請求項の数】 3

(21)【出願番号】P 2020155318

(22)【出願日】2020-09-16

(65)【公開番号】P2022049214

(43)【公開日】2022-03-29

【審査請求日】2023-07-03

(73)【特許権者】

【識別番号】000000262

【氏名又は名称】株式会社ダイヘン

(74)【代理人】

【識別番号】110002572

【氏名又は名称】弁理士法人平木国際特許事務所

(72)【発明者】

【氏名】河野 真吾

【審査官】高野 誠治

(56)【参考文献】

【文献】特許第６６０３９２７（ＪＰ，Ｂ１）

【文献】特開平０２－２８５９２６（ＪＰ，Ａ）

【文献】特開２００４－１１９１７９（ＪＰ，Ａ）

【文献】特許第６５５８７８８（ＪＰ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

直流電圧を変換した直流パルスを負荷に向けて出力する直流パルス電源装置であって、
前記負荷におけるセルフバイアス電圧よりも電圧の絶対値が大きい直流電圧を供給するとともに、高電位側端子が基準端子に接続された直流電圧源と、
第１スイッチング素子と第２スイッチング素子を備え、前記第１スイッチング素子と前記第２スイッチング素子との導通状態を切り替えることにより、前記直流電圧を直流パルスに変換するパルス変換部と、
前記第１スイッチング素子と前記第２スイッチング素子との間に直列に接続される第１抵抗素子と第２抵抗素子とを備えるダンピング抵抗と、
前記第１抵抗素子と前記第２抵抗素子との接続点を接続ノードとした場合、前記接続ノードと前記負荷との間に設けられる電流検出部と、
前記パルス変換部への直流電圧の供給を制御する制御部と、
前記第１抵抗素子で生じる第１電力損失及び前記第２抵抗素子で生じる第２電力損失を算出し、算出した第１電力損失又は第２電力損失の少なくとも一方が、閾値を超えた場合に異常であると判定する損失算出部と、を備え、
前記第１スイッチング素子は、高電位側端子が前記基準端子に接続されており、
前記第２スイッチング素子は、低電位側端子が前記直流電圧源の低電位側端子に接続されており、
前記電流検出部は、前記第２スイッチング素子を導通状態とする一方で前記第１スイッチング素子を非導通状態とすることにより、前記第２抵抗素子を経由して前記負荷から前記第２スイッチング素子の方向に流れる第１電流を検出するとともに、前記第１スイッチング素子を導通状態とする一方で前記第２スイッチング素子を非導通状態とすることにより、前記第１抵抗素子を経由して前記第１スイッチング素子から前記負荷の方向に流れる第２電流とを検出するよう構成され、
前記損失算出部は、前記第１電流に基づく電力損失と前記第２電流に基づく電力損失とを算出する、直流パルス電源装置。

【請求項2】

前記損失算出部は、前記第１電流と前記第２抵抗素子の抵抗値とを用いて前記第１電力損失を算出するとともに、前記第２電流と前記第１抵抗素子の抵抗値とを用いて前記第２電力損失を算出する、請求項１に記載の直流パルス電源装置。

【請求項3】

前記直流パルス電源装置の出力端における電圧を検出する電圧検出部を備え、
前記損失算出部は、前記第１電流と前記電圧検出部で検出した電圧とを用いて前記第１電力損失を算出するとともに、前記第２電流と前記電圧検出部で検出した電圧とを用いて前記第２電力損失を算出する、請求項１に記載の直流パルス電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、直流パルス電源装置に関する。

【背景技術】

【0002】

半導体デバイスやフラットパネルディスプレイの製造におけるエッチング、堆積、酸化、スパッタリング等の処理において利用されるプラズマ処理装置は、プラズマを発生させるための高周波電源装置を備えている（例えば、特許文献１参照）。また、高周波電源装置に加え、直流パルスを発生させる直流パルス電源装置を備えたプラズマ処理装置も提案されている。

【0003】

直流パルス電源装置は、直流電圧に対し所定のタイミングでＯＮ／ＯＦＦ制御を行うことにより、一方向にのみ振幅が変化するパルス電圧を生成する回路である。直流パルス電源装置は、高周波電力の印加によりプラズマ処理装置の電極間に生起される、いわゆるセルフバイアス電圧の不均一を補正するために設けられている。例えば、プラズマ処理装置の電極間において生起されるセルフバイアス電圧が、電極の中心付近では高く、周辺付近では低くなるという現象が生じることがある。このような現象は、装置の経年劣化などが生じた場合において特に生じやすい。

【0004】

直流パルス電源装置から直流パルスを印加することにより、セルフバイアス電圧の不均一を補正し、電極間においてセルフバイアス電圧を均一に生起させることができる。これにより、プラズマ処理装置において、高いイオン加速エネルギが電極間に均一に生じ、処理対象物に対し、高速でイオンを均一に照射することが可能になる。

【0005】

このような直流パルス電源装置は、パルス変換部においていわゆるダンピング抵抗を備えている。ダンピング抵抗は、パルス変換部におけるピーク電流の抑制のために設けられている。ダンピング抵抗における電力損失は、直流パルス電源装置の負荷の状態によって決まるが、負荷を推定することは困難である。特に、プラズマ処理装置が負荷である場合、電力損失の推定が困難である。ダンピング抵抗の抵抗値が高過ぎると、電力損失が大きくなり好ましくない。このため、ダンピング抵抗は、想定される負荷（例えばプラズマ処理装置）のインピーダンスに従って適切な値に設定される。

【0006】

しかし、直流パルス電源装置の負荷のインピーダンスが想定を超えて低下した場合、直流パルス電源装置に大電流が流れ、これによりダンピング抵抗が破損することがあり得る。ダンピング抵抗の破損を防ぐためには、前述のようにダンピング抵抗の抵抗値を高くすれば良いが、この場合、平常時におけるダンピング抵抗における電力損失が大きくなってしまうという問題がある。このため、ダンピング抵抗における電力損失を抑制しつつも、その破損を効果的に防止することができる直流パルス電源装置が求められている。

【先行技術文献】

【特許文献】

【0007】

【文献】特開２０１５－９０７７０号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、ダンピング抵抗の破損を効果的に防止することができる直流パルス電源装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記の課題を解決するため、本発明に係る直流パルス電源装置は、第１スイッチング素子と第２スイッチング素子を備え、前記第１スイッチング素子と前記第２スイッチング素子との導通状態を切り替えることにより、直流電圧を直流パルスに変換するパルス変換部と、前記第１スイッチング素子と前記第２スイッチング素子との間に直列に接続される第１抵抗素子と第２抵抗素子とを備えるダンピング抵抗と、前記ダンピング抵抗を流れる電流を検出する電流検出部と、前記パルス変換部への直流電圧の供給を制御する制御部と、前記第１抵抗素子で生じる第１電力損失及び前記第２抵抗素子で生じる第２電力損失を算出し、算出した第１電力損失又は第２電力損失の少なくとも一方が、閾値を超えた場合に異常であると判定する損失算出部とを備える。

【0010】

この直流パルス電源装置によれば、第１抵抗素子で生じる第１電力損失及び第２抵抗素子で生じる第２電力損失を算出し、算出した第１電力損失又は第２電力損失の少なくとも一方が、閾値を超えた場合に異常であると判定することができる。そのため、判定結果を用いることによって、例えば、前記パルス変換部への直流電圧の供給を停止することが可能となる。ひいては、ダンピング抵抗の破損を効果的に防止することができる。

【0011】

この直流パルス電源装置において、前記電流検出部は、前記第２スイッチング素子を導通状態とする一方で前記第１スイッチング素子を非導通状態とすることにより、負荷に対し前記直流電圧に基づく電力供給を行う第１動作における第１電流と、前記第１スイッチング素子を導通状態とする一方で前記第２スイッチング素子を非導通状態とすることにより、前記負荷に蓄電された電力を放電させる第２動作における第２電流とを検出するよう構成されることができる。前記損失算出部は、前記第１電流に基づく電力損失と、前記第２電流に基づく電力損失とを算出することができる。この構成によれば、第１動作及び第２動作のそれぞれにおける第１電流及び第２電流を検知するため、より正確に負荷の状態を把握することができ、直流電圧の供給をより適切に行うことができる。

【発明の効果】

【0012】

本発明によれば、ダンピング抵抗の破損を効果的に防止することができる直流パルス電源装置を提供することができる。

【図面の簡単な説明】

【0013】

【図1】実施の形態に係る直流パルス電源装置２００を用いたプラズマ処理装置１００の構成を説明するブロック図である。

【図2】直流パルス電源装置２００の構成を更に詳細に説明する。

【図3】パルス変換部２０５の動作を説明する回路図である。

【図4】パルス変換部２０５の動作を説明する回路図である。

【図5】パルス変換部２０５の動作を説明するグラフである。

【発明を実施するための形態】

【0014】

以下、添付図面を参照して本実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本開示の原理に則った実施形態と実装例を示しているが、これらは本開示の理解のためのものであり、決して本開示を限定的に解釈するために用いられるものではない。本明細書の記述は典型的な例示に過ぎず、本開示の特許請求の範囲又は適用例を如何なる意味においても限定するものではない。

【0015】

本実施形態では、当業者が本開示を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本開示の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。

【0016】

図１において、プラズマ処理装置１００は、処理容器内に配置され、後述する高周波電力及び直流パルスを印加されるカソード電極１０１（第１電極）と、このカソード電極１０１と対向するように配置され、その表面に加工対象物（例えば半導体ウェハ）を載置可能とされる対向電極１０２（第２電極）とを備えている。なお、加工対象物は、対向電極１０２に設置された静電チャック（図示せず）により対向電極１０２に対し固定され得る。

【0017】

対向電極１０２は、処理容器とともに電気的に接地されている。処理容器においては、例えば対向電極１０２の表面に加工対象物が設置される。処理容器は、図示しない処理ガス供給装置と接続されると共に、図示しない排気装置に接続される。

【0018】

高周波電源装置４００から高周波電力がカソード電極１０１に印加されると共に、負方向にのみ振幅が変化する直流パルスが直流パルス電源装置２００からカソード電極１０１に印加される。高周波電源装置４００は、単一の周波数を出力する高周波電源装置であってもよいし、複数、例えば２種類の周波数を重畳して出力する高周波電源装置であってもよい。一例として、高周波数（例えば１３．５６ＭＨｚ～６０ＭＨｚ程度）と低周波数（例えば４００ｋＨｚ～２ＭＨｚ程度）を重畳させて発生させる高周波電源装置であってもよい。

【0019】

直流パルス電源装置２００から印加される直流パルスは、周知のように、高周波電源装置４００により処理容器内に放電プラズマを励起する場合において、セルフバイアス電圧の不均一を補正し、電極間においてセルフバイアス電圧を均一に生起させるために印加されるものである。直流パルス電源装置２００から供給される直流パルスの電圧値は、セルフバイアス電圧が－１０００Ｖ程度である場合、例えば－１５００Ｖ程度に設定される。すなわち、直流パルスの電圧値は、セルフバイアス電圧よりも絶対値が大きい電圧に設定される。直流パルス電源装置２００とプラズマ処理装置１００との間には、高周波電源装置４００からの高周波を遮断するためのローパスフィルタ３００が接続されている。また、高周波電源装置４００とプラズマ処理装置１００との間には、プラズマ処理装置１００の負荷インピーダンスを高周波電源装置４００のインピーダンスに整合させるための整合器５００が接続されている。高周波電源装置４００及び直流パルス電源装置２００を制御するための制御部として、上位制御装置６００が設けられている。

【0020】

図２を参照して、直流パルス電源装置２００の構成を更に詳細に説明する。この直流パルス電源装置２００は、直流電源２０１と、ＤＣ／ＤＣ変換部２０２と、ＤＣ／ＤＣ制御部２０３と、電圧検出部２０４と、パルス変換部２０５と、ダンピング抵抗２０６と、電圧検出部２０９と、電流検出部２１０と、パルス制御部２１１と、損失算出部２１２と、異常検出部２１６とを備えている。

【0021】

直流電源２０１は、直流パルスを生成するための直流電圧を生成する電源回路である。ＤＣ／ＤＣ変換部２０２は、直流電圧を更に異なる電圧値の直流電圧に変換する回路である。ＤＣ／ＤＣ変換部２０２は、ＤＣ／ＤＣ制御部２０３からの制御に従って動作する。ＤＣ／ＤＣ制御部２０３は、外部から設定された電圧設定値Ｖｓｅｔに従い、ＤＣ／ＤＣ変換部２０２を制御する。電圧検出部２０４は、ＤＣ／ＤＣ変換部２０２が出力した直流電圧の電圧値を検出し、その検出結果をＤＣ／ＤＣ制御部２０３に出力する。ＤＣ／ＤＣ制御部２０３は、この検出結果に従い、ＤＣ／ＤＣ変換部２０２の出力電圧を制御する。

【0022】

パルス変換部２０５は、第１スイッチング素子（ハイサイドスイッチング素子）としてのＮＭＯＳトランジスタＱ１と、第２スイッチング素子（ローサイドスイッチング素子）としてのＮＭＯＳトランジスタＱ２を備える（以下、単にトランジスタＱ１、Ｑ２と称する）。トランジスタＱ１及びＱ２は、パルス変換部２０５の入力端子と基準端子（接地端子）との間にダンピング抵抗２０６を介して直列に接続される。トランジスタＱ１及びＱ２のゲート端子は、パルス制御部２１１からゲート信号ＳＷ１、ＳＷ２が供給され、トランジスタＱ１及びＱ２は交互に導通状態に切り替えられる。これにより直流パルスがダンピング抵抗２０６を介して供給される。直流パルスの周波数は、例えば１００Ｈｚ～４０ｋＨｚの範囲で変動可能とされ得る。なお、パルス制御部２１１は、高周波電源装置４００から受信された同期信号Ｓｓｙに従い、高周波電源装置４００と同期して動作可能とされている。なお、このパルス変換部２０５は、一例としてトランジスタＱ１のドレインが電気的に接地されたハイサイド接地型のパルス変換部とされている。

【0023】

ダンピング抵抗２０６は、第１の抵抗素子２０７（抵抗値Ｒ１）と、第２の抵抗素子２０８（抵抗値Ｒ２）とを直列に接続して構成される。電圧検出部２０９は、第１の抵抗素子２０７と第２の抵抗素子２０８との間の接続ノードの電圧を検出するよう構成されている。電流検出部２１０は、電圧検出部２０９の後段に設けられて、ダンピング抵抗２０６（第１の抵抗素子２０７又は第２の抵抗素子２０８）に流れる電流を検出する。なお、電圧検出部２０９と電流検出部２１０の設置位置を逆にしてもよい。

【0024】

損失算出部２１２は、ゲート信号ＳＷ１、ＳＷ２、及び電流検出部２１０の出力信号に従い、ダンピング抵抗２０６（第１の抵抗素子２０７又は第２の抵抗素子２０８）の損失を算出すると共に、その損失が閾値ＴＨｌｏｓｓを超えている場合、異常であると判定して、異常信号Ｓａｂ１をＤＣ／ＤＣ制御部２０３及び上位制御装置６００に向けて出力する。ＤＣ／ＤＣ制御部２０３は、異常信号Ｓａｂ１を受信した場合、ＤＣ／ＤＣ変換部２０２を制御して、直流電圧の供給を停止する。また、上位制御装置６００は、異常信号Ｓａｂ１を受信すると、高周波電源装置４００を制御して、高周波信号の出力を停止する。

【0025】

異常検出部２１６は、電圧検出部２０９の出力が電圧上限値ＴＨｖを超えている場合、異常信号Ｓａｂ２をＤＣ／ＤＣ制御部２０３、及び上位制御装置６００に向けて出力する。ＤＣ／ＤＣ制御部２０３は、異常信号Ｓａｂ２を受信すると、ＤＣ／ＤＣ変換部２０２を制御して、直流電圧の供給を停止する。また、上位制御装置６００は、異常信号Ｓａｂ２を受信すると、高周波電源装置４００を制御して、高周波信号の出力を停止する。

【0026】

次に、パルス変換部２０５の動作を図３～図５を参照して説明する。図３は、ソース動作が行われる場合の動作を示す回路図であり、図４は、シンク動作が行われる場合の動作を示す回路図である。また、図５は、電流、電圧、及びゲート信号の変化の一例を示すグラフである。なお、図５では、第１の抵抗素子２０７と第２の抵抗素子２０８との中点から負荷１００に向かう方向（紙面右方向）に流れる電流が正となる。
パルス変換部２０５は、トランジスタＱ１とＱ２とが交互に導通状態となることで直流パルスを生成する。なお、トランジスタＱ１、Ｑ２の両方が非導通状態となるデッドタイム期間が設けられても良い。

【0027】

図３及び図５に示すように、ゲート信号ＳＷ２が”Ｈ”、ゲート信号ＳＷ１が”Ｌ”とされることで、ローサイドのトランジスタＱ２がＯＮで、ハイサイドのトランジスタＱ１がＯＦＦとされる期間には、負荷であるプラズマ処理装置１００の容量性負荷に対し、直流電源２０１から電荷を供給する「ソース動作」が行われる。
なお、本実施の形態におけるソース動作は、本発明の「第１動作」に相当する。
上述したように、セルフバイアス電圧が－１０００Ｖ程度であり、直流パルス電源装置２００から供給される直流パルスの電圧値が－１５００Ｖ程度なので、プラズマ処理装置１００から第２の抵抗素子２０８、及びトランジスタＱ２を介して直流電源２０１に向けてパルス電流Ｉｐｕｌｓｅが流れる。トランジスタＱ１は非導通状態（ＯＦＦ）であるため、第１の抵抗素子２０７には電流は流れない。プラズマ処理装置１００の容量性負荷への電荷の蓄積が進行するのに伴い、パルス電流Ｉｐｕｌｓｅの絶対値は減少していく。なお、プラズマ処理装置１００の負荷の抵抗成分をＲ３、容量成分をＣ３とすると、時定数τ１は次式で表すことができる。
［数１］
τ１＝（Ｒ２＋Ｒ３）×Ｃ３

【0028】

図４及び図５に示すように、ゲート信号ＳＷ１が”Ｈ”、ゲート信号ＳＷ２が”Ｌ”とされることで、ハイサイドのトランジスタＱ１がＯＮで、ローサイドのトランジスタＱ２がＯＦＦの期間には、負荷であるプラズマ処理装置１００の容量性負荷から、トランジスタＱ１を介して基準端子（接地端子）へと電荷が放出される「シンク動作」が行われる。なお、本実施の形態におけるシンク動作は、本発明の「第２動作」に相当する。
上述したように、セルフバイアス電圧が－１０００Ｖ程度なので、ハイサイドの接地端子から、トランジスタＱ１、及び第１の抵抗素子２０７を介してプラズマ処理装置１００に向けてパルス電流Ｉｐｕｌｓｅが流れる（ソース動作とは逆方向の電流）。トランジスタＱ２は非導通状態（ＯＦＦ）であるため、第２の抵抗素子２０８には電流は流れない。プラズマ処理装置１００の容量性負荷からの電荷の放出が進行するのに伴い、パルス電流Ｉｐｕｌｓｅの絶対値は減少していく。なお、負荷の抵抗成分をＲ３、負荷の容量成分をＣ３とすると、時定数τ２は次式で表すことができる。
［数２］
τ２＝（Ｒ１＋Ｒ３）×Ｃ３

【0029】

ソース動作が行われる場合には、第２の抵抗素子２０８にのみ電流が流れ、シンク動作では、第１の抵抗素子２０７にのみ電流が流れる。ソース動作では、電流検出部２１０で検出された電流Ｉｐｕｌｓｅの二乗に、第２の抵抗素子２０８の抵抗値を乗算した値により、ダンピング抵抗２０６での電力損失を計算することができる。すなわち、第２の抵抗素子２０８で生じる電力損失を計算することができる。一方、シンク動作では、電流検出部２１０で検出された電流Ｉｐｕｌｓｅの二乗に、第１の抵抗素子２０７の抵抗値を乗算した値により、ダンピング抵抗２０６での電力損失を計算することができる。すなわち、第１の抵抗素子２０７で生じる電力損失を計算することができる。なお、ダンピング抵抗２０６での電力損失は、例えば、電流検出部２１０で検出された電流Ｉｐｕｌｓｅと電圧検出部２０９で検出した電圧を用いて算出することもできる。

【0030】

なお、電流Ｉｐｕｌｓｅの二乗の値Ｉｐｕｌｓｅ^２は、複数回（Ｎ回）の電流ｉの測定を行い、このＮ回の電流ｉの測定値の二乗の和をＮで除算することで得ても良い（Ｉｐｕｌｓｅ^２＝（ｉ_１ ^２＋ｉ_２ ^２＋…＋ｉ_Ｎ ^２）／Ｎ）。このとき、Ｎ個の電流値の二乗の和の演算を行う場合のメモリの負荷を低減するため、１つのレジスタに２^Ｎ回加算を続け、１周期後に２^Ｎでビットシフトし除算することで、大幅にメモリの削減を行うことが可能になる。

【0031】

このように、本実施の形態によれば、トランジスタＱ２を導通状態とする一方でトランジスタＱ１を非導通状態とすることにより、負荷に対し直流電源２０１から電力供給を行うソース動作と、トランジスタＱ１を導通状態とする一方でトランジスタＱ２を非導通状態とすることにより、負荷に蓄電された電力を放電させるシンク動作とを実行し、それぞれにおける電流検出部２１０で検出する。ソース動作、シンク動作のそれぞれについて、パルス電流Ｉｐｕｌｓｅの大きさに基づいて個別に電力損失を計算することができる。すなわち、本実施の形態では、直流パルス電源装置の負荷のインピーダンスが想定を超えて低下した場合に備えて、ダンピング抵抗２０６の抵抗値を過剰に大きくする必要はなく、平常時に合わせて適切に設定したとしても、直流パルス電源装置に過剰に電流が流れることは抑止される。従って、本実施の形態によれば、ダンピング抵抗における電力損失を抑制しつつも、その破損を効果的に防止することができる直流パルス電源装置を提供することができる。

【0032】

尚、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【符号の説明】

【0033】

１００…プラズマ処理装置、 １０１…カソード電極、 １０２…対向電極、 ２００…直流パルス電源装置、 ２０１…直流電源、 ２０２…ＤＣ／ＤＣ変換部、 ２０３…ＤＣ／ＤＣ制御部、 ２０４…電圧検出部、 ２０５…パルス変換部、 ２０６…ダンピング抵抗、 ２０７…第１の抵抗素子、 ２０８…第２の抵抗素子、 ２０９…電圧検出部、 ２１０…電流検出部、 ２１１…パルス制御部、 ２１２…損失算出部、 ２１６…異常検出部、 ３００…ローパスフィルタ、 ４００…高周波電源装置、 ５００…整合器、 ６００…上位制御装置、 Ｑ１…トランジスタ、 Ｑ２…トランジスタ。

【図1】

【図2】

【図3】

【図4】

【図5】