特許 7568547 三相ＤＣモータの制御回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】三相ＤＣモータの制御回路

(51)【国際特許分類】

   H02M 7/48 20070101AFI20241008BHJP

【ＦＩ】

H02M7/48 E

【請求項の数】 14

(21)【出願番号】P 2021033886

(22)【出願日】2021-03-03

(65)【公開番号】P2022134631

(43)【公開日】2022-09-15

【審査請求日】2024-02-06

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】杉江 尚

【審査官】冨永 達朗

(56)【参考文献】

【文献】特開２０１９－９８７５（ＪＰ，Ａ）

【文献】特開２００８－２７８５７３（ＪＰ，Ａ）

【文献】特開２０１８－１３３８５３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

外付けの外部抵抗および三相インバータとともに使用される三相ＤＣモータの制御回路であって、
前記三相インバータの第１相に流れる第１電流の電流量を示す第１電流検出値を生成する電流検出回路を備え、
前記外部抵抗は、前記第１電流が流れうる経路上に設けられた外付け部品であり、
前記電流検出回路は、
前記第１電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または前記第１相のアームのオン抵抗である第１抵抗の電圧降下にもとづいて、前記第１電流検出値を生成するとともに、前記外部抵抗の電圧降下にもとづく電流検出値を基準として、前記第１抵抗の電圧降下にもとづく前記第１電流検出値を校正可能に構成される、制御回路。

【請求項2】

前記電流検出回路は、
前記三相インバータの第２相に流れる第２電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または前記第２相のアームのオン抵抗である第２抵抗の電圧降下にもとづいて、第２電流検出値を生成可能であり、
前記三相インバータの第３相に流れる第３電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または前記第３相のアームのオン抵抗である第３抵抗の電圧降下にもとづいて、第３電流検出値を生成可能である、請求項１に記載の制御回路。

【請求項3】

前記第１抵抗は、前記三相インバータの前記第１相の上アームおよび下アームそれぞれのオン抵抗であり、
前記第２抵抗は、前記三相インバータの前記第２相の上アームおよび下アームそれぞれのオン抵抗であり、
前記第３抵抗は、前記三相インバータの前記第３相の上アームおよび下アームそれぞれのオン抵抗であり、
前記外部抵抗は、前記三相インバータと接地の間に挿入されている、請求項２に記載の制御回路。

【請求項4】

前記電流検出回路は、
前記第１相のみが電流シンク相である期間、前記第１相の下アームの電圧降下にもとづく前記第１電流検出値を、前記外部抵抗の電圧降下にもとづく前記電流検出値を基準として校正し、
前記第２相のみが電流シンク相である期間、前記第２相の下アームの電圧降下にもとづく前記第２電流検出値を、前記外部抵抗の電圧降下にもとづく前記電流検出値を基準として校正し、
前記第３相のみが電流シンク相である期間、前記第３相の下アームの電圧降下にもとづく第３電流検出値を、前記外部抵抗の電圧降下にもとづく前記電流検出値を基準として校正し、
前記第１相のみが電流ソース相である期間、前記第１相の上アームの電圧降下にもとづく前記第１電流検出値を、前記外部抵抗の電圧降下にもとづく前記電流検出値を基準として校正し、
前記第２相のみが電流ソース相である期間、前記第２相の上アームの電圧降下にもとづく前記第２電流検出値を、前記外部抵抗の電圧降下にもとづく前記電流検出値を基準として校正し、
前記第３相のみが電流ソース相である期間、前記第３相の上アームの電圧降下にもとづく前記第３電流検出値を、前記外部抵抗の電圧降下にもとづく前記電流検出値を基準として校正する、請求項３に記載の制御回路。

【請求項5】

前記第１抵抗は、前記三相インバータの第１相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記第２抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記第３抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記外部抵抗は、前記三相インバータの前記第１相出力と前記三相ＤＣモータの間に、前記第１抵抗と直列に挿入され、
前記電流検出回路は、前記外部抵抗の電圧降下にもとづく電流検出値と前記第１抵抗の電圧降下の関係にもとづいて、前記第２電流検出値および前記第３電流検出値を校正する、請求項２に記載の制御回路。

【請求項6】

前記第１抵抗は、前記三相インバータの第１相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記第２抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記第３抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記外部抵抗は、前記三相インバータの第１相出力と前記三相ＤＣモータの間に、前記第１抵抗と直列に挿入され、
前記電流検出回路は、
前記第２電流がゼロであるときに、前記外部抵抗の電圧降下にもとづく電流検出値と、前記第３抵抗の電圧降下の関係にもとづいて、前記第３電流検出値を校正し、
前記第３電流がゼロであるときに、前記外部抵抗の電圧降下にもとづく電流検出値と、前記第２抵抗の電圧降下の関係にもとづいて、前記第２電流検出値を校正する、請求項２に記載の制御回路。

【請求項7】

前記第１抵抗は、前記三相インバータの第１相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記外部抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に挿入され、
前記電流検出回路は、第３相出力に流れる第３電流がゼロであるときに、前記外部抵抗の電圧降下にもとづく電流検出値と、前記第１抵抗の電圧降下の関係にもとづいて、前記第１電流検出値を校正する、請求項１に記載の制御回路。

【請求項8】

前記電流検出回路は、前記外部抵抗の電圧降下にもとづく電流検出値を、前記第２相出力に流れる第２電流を示す第２電流検出値として取得し、
前記第１電流検出値と前記第２電流検出値の合成値にもとづいて、前記第３電流を示す第３電流検出値を取得する、請求項７に記載の制御回路。

【請求項9】

前記第１抵抗は、前記三相インバータの第１相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記第２抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記第３抵抗は、前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、
前記外部抵抗は、前記三相インバータと接地の間に挿入される、請求項２に記載の制御回路。

【請求項10】

前記電流検出回路は、前記三相インバータの前記第１相出力のみが電流シンク相である期間に、前記第１電流検出値を校正する、請求項９に記載の制御回路。

【請求項11】

前記電流検出回路は、
前記三相インバータの第２相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分である第２抵抗の電圧降下にもとづいて、前記第２電流検出値を生成可能であり、
前記三相インバータの第３相出力と前記三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分である第３抵抗の電圧降下にもとづいて、前記第３電流検出値を生成可能である、請求項９に記載の制御回路。

【請求項12】

前記電流検出回路は、
前記三相インバータの前記第１相出力のみが電流シンク相である期間に、前記第１電流検出値を校正し、
前記三相インバータの前記第２相出力のみが電流シンク相である期間に、前記第２電流検出値を校正し、
前記三相インバータの前記第３相出力のみが電流シンク相である期間に、前記第３電流検出値を校正する、請求項１１に記載の制御回路。

【請求項13】

前記外部抵抗に代えて、磁気検出型の電流センサを備え、
前記電流検出回路は、前記第１抵抗の電圧降下にもとづく前記第１電流検出値を、前記電流センサの出力にもとづく電流検出値を基準として校正可能に構成される、請求項１から１２のいずれかに記載の制御回路。

【請求項14】

ひとつの半導体基板に集積化される、請求項１から１３のいずれかに記載の制御回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、三相ＤＣモータの制御回路に関する。

【背景技術】

【0002】

モータの駆動方式として、矩形波駆動、正弦波駆動、ベクトル制御などが知られている。これらの駆動方式において、モータの正確な制御のためには、モータの各相の電流を正確に検出する必要がある。

【0003】

図１および図２は、従来の電流検出を説明する図である。図１は、１シャント方式と呼ばれる検出方式であり、三相インバータ（ブリッジ回路）６の下側に、１個の電流検出抵抗Ｒｓが挿入される。電流検出回路４は、１個の電流検出抵抗Ｒｓの電圧降下にもとづいて、ブリッジ回路６が三相ＤＣモータ２から吸い込む電流を検出する。１シャント方式では、Ｕ相、Ｖ相、Ｗ相の電流を検出するタイミングが制約される。

【0004】

図２は、３シャント方式と呼ばれる検出方式であり、三相インバータ（ブリッジ回路）のＵ相、Ｖ相、Ｗ相のレグの下側に、電流検出抵抗Ｒｓ_Ｕ～Ｒｓ_Ｗが挿入される。電流検出回路４は、３個の電流検出抵抗Ｒｓ_Ｕ～Ｒｓ_Ｗの電圧降下にもとづいて、ブリッジ回路６がモータ２から吸い込む電流を検出する。３シャント方式は、同時に、三相の電流を検出できるが、外付けの３個の抵抗が必要であるため、コストが高くなる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１９－９８７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本開示は係る状況においてされたものであり、そのある態様の目的のひとつは、低コストで正確に、モータに流れる電流を検出可能なモータの制御回路の提供にある。

【課題を解決するための手段】

【0007】

本開示のある態様は、外付けの外部抵抗および三相インバータとともに使用される三相ＤＣモータの制御回路に関する。制御回路は、三相インバータの第１相に流れる第１電流の電流量を示す第１電流検出値を生成する電流検出回路を備える。外部抵抗は、第１電流が流れうる経路上に設けられた外付け部品であり、電流検出回路は、第１電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または第１相のアームのオン抵抗である第１抵抗の電圧降下にもとづいて、第１電流検出値を生成するとともに、外部抵抗の電圧降下にもとづく電流検出値を基準として、第１抵抗の電圧降下にもとづく第１電流検出値を校正可能に構成される。

【0008】

なお、以上の構成要素を任意に組み合わせたもの、本開示の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0009】

本開示のある態様によれば、低コストで正確にモータに流れる電流を検出できる。

【図面の簡単な説明】

【0010】

【図1】図１は、従来の電流検出を説明する図である。

【図2】図２は、従来の電流検出を説明する図である。

【図3】図３は、モータの駆動システムの回路図である。

【図4】図４は、実施例１に係る制御回路の回路図である。

【図5】図５は、ＰｄＣｕワイヤの温度特性を示す図である。

【図6】図６は、実施例１に係る校正処理を説明する波形図である。

【図7】図７は、実施例２に係る校正処理を説明する波形図である。

【図8】図８は、実施例３に係る制御回路の回路図である。

【図9】図９は、実施例４に係る制御回路の回路図である。

【図10】図１０は、図９の制御回路における校正処理を説明する波形図である。

【図11】図１１は、実施例５に係る制御回路の回路図である。

【図12】図１２は、実施例６に係る制御回路の回路図である。

【図13】図１３は、図１２の制御回路における校正処理を説明する波形図である。

【発明を実施するための形態】

【0011】

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

【0012】

一実施形態に係る三相ＤＣモータの制御回路は、外付けの外部抵抗とともに使用される。制御回路は、三相インバータの第１相に流れる第１電流の電流量を示す第１電流検出値を生成する電流検出回路を備える。外部抵抗は、第１電流が流れうる経路上に設けられた外付け部品であり、電流検出回路は、第１電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または第１相のアームのオン抵抗である第１抵抗の電圧降下にもとづいて、第１電流検出値を生成するとともに、外部抵抗の電圧降下にもとづく電流検出値を基準として、第１抵抗の電圧降下にもとづく第１電流検出値を校正可能に構成される。

【0013】

この構成によれば、三相インバータの出力に接続されるリードやワイヤの直列抵抗成分（寄生抵抗）あるいは３相インバータのアームのオン抵抗を、電流検出用の抵抗として利用することで、シンク電流とソース電流の両方を検出可能となる。また外付けの抵抗に代えて、リードやワイヤの抵抗成分を利用しているため、コストを下げることができる。一方で、リードやワイヤの抵抗値は、温度依存性が無視できない。そこで、温度依存性が小さい外付けの外部抵抗を１個、追加して、外部抵抗の電圧降下にもとづく電流検出値が正しいものとして、寄生抵抗にもとづく電流検出値を校正することで、正確性を担保することができる。

【0014】

一実施形態において、電流検出回路は、三相インバータの第２相に流れる第２電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または第２相のアームのオン抵抗である第２抵抗の電圧降下にもとづいて、第２電流検出値を生成可能であり、三相インバータの第３相に流れる第３電流の経路上に存在する銅を含む材料で形成される配線の抵抗成分または第３相のアームのオン抵抗である第３抵抗の電圧降下にもとづいて、第３電流検出値を生成可能であってもよい。この構成によれば、三相の出力電流を常時検出し続けることができる。

【0015】

一実施形態において、第１抵抗は、三相インバータの第１相の上アームおよび下アームそれぞれのオン抵抗であり、第２抵抗は、三相インバータの第２相の上アームおよび下アームそれぞれのオン抵抗であり、第３抵抗は、三相インバータの第３相の上アームおよび下アームそれぞれのオン抵抗であり、外部抵抗は、三相インバータと接地の間に挿入されていてもよい。上アームおよび下アームのオン抵抗を利用することで、追加の部品や配線が不要となる。

【0016】

一実施形態において、電流検出回路は、第１相のみが電流シンク相である期間、第１相の下アームの電圧降下にもとづく第１電流検出値を、外部抵抗の電圧降下にもとづく電流検出値を基準として校正し、第２相のみが電流シンク相である期間、第２相の下アームの電圧降下にもとづく第２電流検出値を、外部抵抗の電圧降下にもとづく電流検出値を基準として校正し、第３相のみが電流シンク相である期間、第３相の下アームの電圧降下にもとづく第３電流検出値を、外部抵抗の電圧降下にもとづく電流検出値を基準として校正し、第１相のみが電流ソース相である期間、第１相の上アームの電圧降下にもとづく第１電流検出値を、外部抵抗の電圧降下にもとづく電流検出値を基準として校正し、第２相のみが電流ソース相である期間、第２相の上アームの電圧降下にもとづく第２電流検出値を、外部抵抗の電圧降下にもとづく電流検出値を基準として校正し、第３相のみが電流ソース相である期間、第３相の上アームの電圧降下にもとづく第３電流検出値を、外部抵抗の電圧降下にもとづく電流検出値を基準として校正してもよい。

【0017】

一実施形態において、第１抵抗は、三相インバータの第１相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、第２抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、第３抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、外部抵抗は、三相インバータの第１相出力と三相ＤＣモータの間に、第１抵抗と直列に挿入され、電流検出回路は、外部抵抗の電圧降下にもとづく電流検出値と第１抵抗の電圧降下の関係にもとづいて、第２電流検出値および第３電流検出値を校正してもよい。第２抵抗と第３抵抗は、第１抵抗と同じ温度依存性を有するから、第１電流検出値について得られた校正のための情報を、第２電流検出値、第３電流検出値の校正に利用することができ、これにより、三相の出力電流を正確に検出できる。また、第１電流が非ゼロであればいつでも校正のための測定が可能であり、校正のタイミングの制約が少ないという利点がある。

【0018】

一実施形態において、第１抵抗は、三相インバータの第１相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、第２抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、第３抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、外部抵抗は、三相インバータの第１相出力と三相ＤＣモータの間に、第１抵抗と直列に挿入されてもよい。電流検出回路は、第２電流がゼロであるときに、外部抵抗の電圧降下にもとづく電流検出値と、第３抵抗の電圧降下の関係にもとづいて、第３電流検出値を校正し、第３電流がゼロであるときに、外部抵抗の電圧降下にもとづく電流検出値と、第２抵抗の電圧降下の関係にもとづいて、第２電流検出値を校正してもよい。第３電流がゼロであるとき、第２電流と第１電流が等しくなるから、第２電流検出値の校正が可能となる。また第２電流がゼロであるとき、第３電流と第１電流が等しくなるから、第３電流検出値の校正が可能となる。

【0019】

一実施形態において、第１抵抗は、三相インバータの第１相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、外部抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に挿入され、電流検出回路は、第３相出力に流れる第３電流がゼロであるときに、外部抵抗の電圧降下にもとづく電流検出値と、第１抵抗の電圧降下の関係にもとづいて、第１電流検出値を校正してもよい。

【0020】

一実施形態において、電流検出回路は、外部抵抗の電圧降下にもとづく電流検出値を、第２相出力に流れる第２電流を示す第２電流検出値として取得し、第１電流検出値と第２電流検出値の合成値にもとづいて、第３電流を示す第３電流検出値を取得してもよい。三相の出力電流の合計がゼロの関係を利用することにより、１個の外部抵抗と、１個の寄生抵抗を利用して、三相の電流検出が可能となる。

【0021】

一実施形態において、第１抵抗は、三相インバータの第１相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、第２抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、第３抵抗は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分であり、外部抵抗は、三相インバータと接地の間に挿入されてもよい。

【0022】

一実施形態において、電流検出回路は、三相インバータの第１相出力のみが電流シンク相である期間に、第１電流検出値を校正してもよい。

【0023】

一実施形態において、電流検出回路は、三相インバータの第２相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分である第２抵抗の電圧降下にもとづいて、第２電流検出値を生成可能であり、三相インバータの第３相出力と三相ＤＣモータの間に設けられる、銅を含む材料で形成される配線の抵抗成分である第３抵抗の電圧降下にもとづいて、第３電流検出値を生成可能であってもよい。

【0024】

一実施形態において、電流検出回路は、三相インバータの第１相出力のみが電流シンク相である期間に、第１電流検出値を校正し、三相インバータの第２相出力のみが電流シンク相である期間に、第２電流検出値を校正し、三相インバータの第３相出力のみが電流シンク相である期間に、第３電流検出値を校正してもよい。

【0025】

一実施形態において、外部抵抗に代えて、磁気検出型の電流センサが設けられてもよい。電流検出回路は、第１抵抗の電圧降下にもとづく第１電流検出値を、電流センサの出力にもとづく電流検出値を基準として校正可能に構成されてもよい。

【0026】

一実施形態において制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

【0027】

（実施形態）
以下、好適な実施の形態について図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0028】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0029】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0030】

図３は、モータの駆動システム１００の回路図である。システム１００は、ブラシレス三相ＤＣモータ（以下、単にＤＣモータという）１０２と、駆動回路２００を備える。

【0031】

ＤＣモータ１０２は、Ｕ相コイルＬ_Ｕ、Ｖ相コイルＬ_Ｖ、Ｗ相コイルＬ_Ｗを含む。駆動回路２００は、ＤＣモータ１０２のコイルＬ_Ｕ～Ｌ_Ｗに供給する駆動信号Ｖ_Ｕ～Ｖ_Ｗに応じてＤＣモータ１０２を駆動する。

【0032】

駆動回路２００は、コントローラ２１０、プリドライバ２２０、三相インバータ２３０、電流検出回路２４０を備える。

【0033】

三相インバータ２３０は、Ｕ相レグ、Ｖ相レグ、Ｗ相レグを有する三相ブリッジ回路である。＃相（＃＝Ｕ，Ｖ，Ｗ）のレグは、上アームＱ_＃－Ｈおよび下アームＱ_＃－Ｌを含む。上アームおよび下アームはそれぞれ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ、バイポーラトランジスタなどのスイッチング素子と、スイッチング素子と並列に接続される還流ダイオード（フライホイルダイオードともいう）を含む。図１のように、スイッチング素子としてＭＯＳＦＥＴを用いる場合、そのボディーダイオード（不図示）が還流ダイオードとなる。

【0034】

電流検出回路２４０は、ＤＣモータ１０２のＵ相コイルＬ_Ｕ、Ｖ相コイルＬ_Ｖ、Ｗ相コイルＬ_Ｗに流れる電流Ｉ_Ｕ，Ｉ_Ｖ，Ｉ_Ｗを検出し、各電流を示す電流検出値を生成する。

【0035】

コントローラ２１０は、電流検出回路２４０が生成する電流検出値にもとづいて、ＤＣモータ１０２と接続される三相インバータ２３０を制御する。たとえばコントローラ２１０は、ベクトル制御によって、ＤＣモータ１０２の制御信号Ｓｃｔｒｌを生成する。

【0036】

プリドライバ２２０は、コントローラ２１０が生成する制御信号Ｓｃｔｒｌにもとづいて、三相インバータ２３０の上アームＱ_Ｕ－Ｈ，Ｑ_Ｖ－Ｈ，Ｑ_Ｗ－Ｈおよび下アームＱ_Ｕ－Ｌ，Ｑ_Ｖ－Ｌ，Ｑ_Ｗ－Ｌを駆動する。

【0037】

以上が駆動回路２００全体の構成である。続いて、電流検出回路２４０による電流検出について、いくつかの実施例をもとに、詳細に説明する。

【0038】

（実施例１）
図４は、実施例１に係る制御回路３００Ａの回路図である。制御回路３００Ａのパッケージは、半導体チップ（ダイ）３０２と、複数のピン（端子）Ｔを備える。パッケージの種類は特に限定されないが、ＱＦＮパッケージ(Quad Flat No leaded package)やＱＦＰパッケージ（Quad Flat Package）、ＳＯＮパッケージ（Small Outline Non-leaded package）であってもよいし、リードフレームを有するＳＩＰ（Single Inline Package)、ＤＩＰ（Dual Inline Package)、ＺＩＰ（Zigzag Inline Package)、ＳＯＰ（Small Outline Package）、ＳＯＪ（Small Outline J-leaded）などであってもよいし、ＢＧＡ（Ball Grid Array）パッケージやＰＧＡ（Pin Grid Array）パッケージ、ＬＧＡ（Land Grid Array）パッケージであってもよい。

【0039】

端子Ｔは、外部電極パッド、外部電極パッド、リード電極やバンプであり、パッケージの種類に応じた形態を取りうる。半導体チップ３０２のパッド（あるいは電極）Ｐと、端子Ｔの間は、パッケージの内部において、ボンディングワイヤなどの接続手段（インターコネクト）を介して接続される。インターコネクトの種類は、パッケージの種類に応じて異なり、フリップチップの場合、インターコネクトは、ハンダボールまたは銅ピラー（ポスト）でありうる。

【0040】

この例では、半導体チップ３０２には、コントローラ２１０、プリドライバ２２０、電流検出回路２４０がひとつの半導体チップ３０２に集積化されており、三相インバータ２３０は外付けのディスクリート部品あるいはパワーモジュールやＩＰＭ（Intelligent Power Module）で構成される。

【0041】

なお、駆動回路２００の構成要素のすべてを、制御回路３００Ａのパッケージに収容してもよい。この場合において、各構成要素の集積化の態様は特に限定されず、複数の半導体チップに分割して構成してもよい。たとえば、小信号を扱うコントローラ２１０および電流検出回路２４０を第１チップ（第１ダイ）に集積化し、大信号を扱うプリドライバ２２０および三相インバータ２３０を、別の第２チップ（第２ダイ）に集積化してもよい。プリドライバ２２０は、小信号側の第１チップに設けてもよい。

【0042】

三相インバータ２３０は、第１相出力（Ｕ相出力）ＯＵＴ１、第２相出力（Ｖ相出力）ＯＵＴ２、第３相出力（Ｗ相出力）ＯＵＴ３を有する。なお、第１相～第３相と、Ｕ相～Ｗ相の対応関係は例示であり、Ｖ相を第１相としてもよいし、Ｗ相を第１相としてもよい。三相インバータ２３０の三相出力ＯＵＴ１～ＯＵＴ３は、出力配線ＬＯＵＴ１～ＬＯＵＴ３を介してＤＣモータ１０２の三相コイルＬ_Ｕ，Ｌ_Ｖ、Ｌ_Ｗと接続される。

【0043】

出力配線ＬＯＵＴ１～ＬＯＵＴ３に流れる電流を、第１電流Ｉ１（Ｕ相電流Ｉｕ）、第２電流Ｉ２（Ｖ相電流Ｉｗ）、第３電流Ｉ３（Ｗ相電流Ｉｗ）という。

【0044】

電流検出回路２４０は、第１抵抗Ｒｓ１の電圧降下にもとづいて、第１電流Ｉ１を示す第１電流検出値Ｄｃｓ１を生成する。同様に電流検出回路２４０は、第２抵抗Ｒｓ２、第３抵抗Ｒｓ３の電圧降下にもとづいて、第２電流Ｉ２を示す第２電流検出値Ｄｃｓ２、第３電流Ｉ３を示す第３電流検出値Ｄｃｓ３を生成する。

【0045】

第１抵抗Ｒｓ１～第３抵抗Ｒｓ３は、実際の抵抗素子が存在していることを意味するのではなく、出力配線ＬＯＵＴ１～ＬＯＵＴ３それぞれに含まれる直列抵抗成分（寄生抵抗）である。

【0046】

本実施例では、電流検出に利用できる程度の抵抗成分を生じさせるために、出力配線ＬＯＵＴ１の一部が、制御回路３００Ａに引き込まれる。具体的には出力配線ＬＯＵＴ１は、入力端子Ｔｉから制御回路３００Ａに引き込まれ、内部の配線（リードやボンディングワイヤ、ポストを含みうる）を介して、出力端子Ｔｏから引き出され、ＤＣモータ１０２と接続される。

【0047】

本実施例では、第１抵抗Ｒｓ１は、パッケージ内部において、入力端子Ｔｉ１と出力端子Ｔｏ１を接続するインターコネクト、具体的にはリード、ワイヤ、ポストなどであり、銅（Ｃｕ）を含む材料で形成される配線の直列抵抗成分（寄生抵抗）である。たとえば、ワイヤを使用するパッケージでは、第１抵抗Ｒｓ１は、ワイヤの抵抗成分が支配的である。第２抵抗Ｒｓ２、第３抵抗Ｒｓ３も同様である。

【0048】

半導体チップ３０２は、入力端子Ｔｉ１～Ｔｉ３と接続されるパッドＰｉ１～Ｐｉ３、出力端子Ｔｏ１～Ｔｏ３と接続されるパッドＰｏ１～Ｐｏ３を有する。パッドＰｉ１とＰｏ１の間には、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１が発生し、パッドＰｉ２とＰｏ２の間には、第２抵抗Ｒｓ２の電圧降下Ｖｃｓ２が発生し、パッドＰｉ３とＰｏ３の間には、第３抵抗Ｒｓ３の電圧降下Ｖｃｓ３が発生する。

【0049】

電流検出回路２４０は、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１にもとづいて、第１相出力ＯＵＴ１に流れる第１電流Ｉ１（Ｕ相電流Ｉ_Ｕ）を示す第１電流検出値Ｄｃｓ１を生成する。同様に、第２抵抗Ｒｓ２の電圧降下Ｖｃｓ２にもとづいて、第２相出力ＯＵＴ２に流れる第２電流Ｉ２（Ｖ相電流Ｉ_Ｖ）を示す第２電流検出値Ｄｃｓ２を生成する。同様に、第３抵抗Ｒｓ３の電圧降下Ｖｃｓ３にもとづいて、第３相出力ＯＵＴ３に流れる第３電流Ｉ３（Ｗ相電流Ｉ_ｗ）を示す第３電流検出値Ｄｃｓ３を生成する。

【0050】

第１抵抗Ｒｓ１は、銅（Ｃｕ）を主材料とするワイヤやリードフレームであるから、その抵抗値の温度依存性が大きい。図５は、ＰｄＣｕワイヤの温度特性を示す図である。横軸は、ＤＣモータ１０２の通電電流であり、縦軸は、ワイヤの抵抗値および温度を示す。通電電流を増やすと、ワイヤの温度は上昇し、それにともなってワイヤの抵抗値も増大する。一方、通電電流を増やしても、半導体チップ３０２の温度はそれほど上昇しない。したがって、半導体チップ３０２の温度を監視しても、ワイヤの温度を知ることはできないことに留意されたい。

【0051】

図４に戻る。外部抵抗Ｒｓ０は、制御回路３００Ａの外部であって、第１電流Ｉ１が流れうる経路上に設けられる。実施例１では、具体的に外部抵抗Ｒｓ０は、第１出力端子Ｔｏ１とＤＣモータ１０２の間に、第１抵抗Ｒｓ１と直列に挿入される。外部抵抗Ｒｓ０はチップ抵抗などの抵抗部品であり、その抵抗値は温度依存性が十分に小さい。なお、外部抵抗Ｒｓ０は、三相インバータ２３０の第１相出力ＯＵＴ１と第１入力端子Ｔｉ１の間に設けられてもよい。

【0052】

制御回路３００Ａの端子Ｔｒｅｘｔには、外部抵抗Ｒｓ０の一端が接続される。また半導体チップ３０２のパッドＰｒｅｘｔと端子Ｔｒｅｘｔの間は、ワイヤなどのインターコネクトを介して接続される。パッドＰｏ１とＰｒｅｘｔの間には、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０が発生する。

【0053】

電流検出回路２４０は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０にもとづく電流検出値Ｄｃｓ０を基準として、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１にもとづく第１電流検出値Ｄｃｓ１を校正可能に構成される。

【0054】

電流検出回路２４０は、マルチプレクサ２４２、Ａ／Ｄコンバータ２４４、校正処理部２４６を備える。マルチプレクサ２４２は、複数の抵抗Ｒｓ１～Ｒｓ３，Ｒｓ０のいずれかを選択し、Ａ／Ｄコンバータ２４４と接続する。Ａ／Ｄコンバータ２４４は、選択された抵抗Ｒｓ＃（＃＝０～３）の両端間電圧をデジタルの検出値Ｄｃｓ＃に変換する。Ａ／Ｄコンバータ２４４は必要に応じて、微小な電圧降下Ｖｃｓ０～Ｖｃｓ３を増幅するアンプを含んでもよい。Ａ／Ｄコンバータ２４４は、各抵抗ごとに設けてもよく、その場合にはマルチプレクサ２４２は省略することができる。

【0055】

校正処理部２４６は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０にもとづく電流検出値Ｄｃｓ０を基準として、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１にもとづく第１電流検出値Ｄｃｓ１を校正する。

【0056】

ベクトル制御によりＤＣモータ１０２を駆動するシステムにおいては、コントローラ２１０はプロセッサとソフトウェアプログラムの組み合わせで実装される場合が多い。この場合、校正処理部２４６の機能は、コントローラ２１０と同じプロセッサを用いて実装することができる。

【0057】

校正処理部２４６による校正処理について説明する。外部抵抗Ｒｓ０と第１抵抗Ｒｓ１には、同じ第１電流Ｉ１が流れる。外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０は、Ｒｓ０×Ｉ１であり、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１は、Ｒｓ１×Ｉ１となる。

【0058】

校正処理部２４６は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０＝Ｒｓ０×Ｉ１にもとづく電流検出値Ｄｃｓ０が真値であるとの前提のもと、その電流検出値Ｄｃｓ０を基準として、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１＝Ｒｓ１×Ｉ１にもとづく電流検出値Ｄｃｓ１を校正する。

【0059】

校正処理部２４６は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０＝Ｒｓ０×Ｉ１にもとづく電流検出値Ｄｃｓ０を定期的に取得する。そして、電流検出値Ｄｃｓ０と、近い時刻に測定された第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１＝Ｒｓ１×Ｉ１にもとづく第１電流検出値Ｄｃｓ１との比率を算出する。
α１＝Ｄｃｓ０／Ｄｃｓ１＝Ｒｓ０／Ｒｓ１ …（１）

【0060】

校正処理部２４６は、この比率α１を補正係数として保持する。そして、それ以降、生成される第１電流検出値Ｄｃｓ１を、補正係数α１を利用して補正する。補正後の第１電流検出値Ｄｃｓ１’は、
Ｄｃｓ１’＝Ｄｃｓ１×α１ …（２）
となる。

【0061】

式（２）に式（１）を代入すると、補正後の第１電流検出値Ｄｃｓ１’は、
Ｄｃｓ１’＝（Ｉ１×Ｒｓ１）×（Ｒｓ０／Ｒｓ１）＝Ｉ１×Ｒｓ０ …（３）
となり、第１抵抗Ｒｓ１の抵抗値の変動の影響が除去されている。

【0062】

第１抵抗Ｒｓ１～第３抵抗Ｒｓ３が同じ材料であって同じ温度依存性を示し、それらが同じ温度を有しているとの仮定が成り立つ場合、第１抵抗Ｒｓ１について得られた補正係数α１を、第２電流検出値Ｄｃｓ２、第３電流検出値Ｄｃｓ３の補正用の係数α２，α３として用いることができる。補正後の検出値Ｄｃｓ２’，Ｄｃｓ３’は、
Ｄｃｓ２’＝Ｄｃｓ２×α２＝Ｄｃｓ２×α１
Ｄｃｓ３’＝Ｄｃｓ３×α３＝Ｄｃｓ３×α１
つまり電流検出回路２４０は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０にもとづく電流検出値Ｄｃｓ０と第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１の関係にもとづいて、第２電流検出値Ｄｃｓ２および第３電流検出値Ｄｃｓ３を校正する。

【0063】

図６は、実施例１に係る校正処理を説明する波形図である。図６には、コイル電流Ｉ１（Ｉ_Ｕ）、第１抵抗Ｒｓ１の抵抗値、外部抵抗Ｒｓ０の抵抗値、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０が示される。ＰＷＭ制御する場合には、コイル電流がピーク（あるいはボトム、あるいはセンター）となるタイミングで、電圧降下Ｖｃｓ０，Ｖｃｓ１をサンプリングし、電流検出値Ｄｃｓ０，Ｄｃｓ１を取得してもよい。電流検出回路２４０が、２個、あるいはそれより多いＡ／Ｄコンバータ２４４を有する場合、２つの電圧降下Ｖｃｓ０，Ｖｃｓ１を同時刻ｔ_０にサンプリングし、それらの比を取得してもよい。

【0064】

電流検出回路２４０が、１個のＡ／Ｄコンバータ２４４を有する場合、２つの電圧降下Ｖｃｓ０，Ｖｃｓ１のうち一方（たとえばＶｃｓ０）を、時刻ｔ_０にてサンプリングし、他方（たとえばＶｃｓ１）を、時刻ｔ_１にてサンプリングしてもよい。

【0065】

校正処理部２４６は、２つの電流検出値Ｄｃｓ０，Ｄｃｓ１の取得が完了すると、それらの比に応じた補正係数α１を算出しする。

【0066】

そして、補正係数α１が得られると、それ以降のサンプリングタイミングｔ_ｓごとに得られる電流検出値Ｄｃｓ１に補正係数α１を乗じて、補正後の電流検出値Ｄｃｓ１’を得ることができる。

【0067】

以上が実施例１に係る校正処理である。この校正処理によれば、第１抵抗Ｒｓ１の抵抗値の変動の影響を受けない電流検出値Ｄｃｓ１’を得ることができる。さらに、同じ補正係数α１を、第２電流検出値Ｄｃｓ２，第３電流検出値Ｄｃｓ３に乗算することにより、第２抵抗Ｒｓ２の抵抗値の変動の影響を受けない電流検出値Ｄｃｓ２’、第３抵抗Ｒｓ３の抵抗値の変動の影響を受けない電流検出値Ｄｃｓ３’を得ることができる。

【0068】

実施例１は、第１抵抗Ｒｓ１～第３抵抗Ｒｓ３が同じ温度とみなすことができる場合、たとえば図３の３つの端子Ｔｏ１～Ｔｏ３が隣接するパッケージにおいて有効である。

【0069】

電流検出回路２４０は、ＤＣモータ１０２の駆動条件を切りかえるたびに、補正係数α１を更新してもよい。駆動条件の切りかえは、通電電流の切りかえ、通電方式の切りかえであってもよい。あるいは電流検出回路２４０は、定期的に、補正係数α１を更新してもよい。

【0070】

（実施例２）
図７は、実施例２に係る校正処理を説明する波形図である。図６には、１８０度通電（正弦波駆動）制御における三相の出力電流Ｉ_Ｕ～Ｉ_Ｗが示される。

【0071】

第２電流Ｉ_Ｖがゼロである時刻（電気角１２０度および３００度）において、第１電流Ｉ_Ｕと第３電流Ｉ_Ｗの量は等しくなるから、外部抵抗Ｒｓ０と第３抵抗Ｒｓ３には同量の電流が流れることとなる。そこで、同量の電流が流れているとみなすことができる時刻あるいはそれと非常に隣接する時間区間中に、第３抵抗Ｒｓ３の電圧降下Ｖｃｓ３と、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０をサンプリングし、２つの電流検出値Ｄｃｓ３とＤｃｓ０の関係にもとづいて、補正係数α３を算出することができる。
α３＝Ｄｃｓ０／Ｄｃｓ３＝Ｒｓ０／Ｒｓ３ …（４）

【0072】

同様に、第３電流Ｉ_Ｗがゼロである時刻（電気角６０度、２４０度）に、第１電流Ｉ_Ｕと第２電流Ｉ_Ｖの量は等しくなるから、外部抵抗Ｒｓ０と第２抵抗Ｒｓ２には同量の電流が流れることとなる。そこで、同量の電流が流れているとみなすことができる時刻ｔ_２あるいはそれと非常に隣接する時間区間中に、第２抵抗Ｒｓ２の電圧降下Ｖｃｓ２と、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０をサンプリングし、２つの電流検出値Ｄｃｓ２とＤｃｓ０の関係にもとづいて、補正係数α２を算出することができる。
α２＝Ｄｃｓ０／Ｄｃｓ２＝Ｒｓ０／Ｒｓ２ …（５）

【0073】

なお、第１抵抗Ｒｓ１と外部抵抗Ｒｓ０には、常に同じ量の電流が流れるから、補正係数α１を算出するために、２つの電流検出値Ｄｃｓ１とＤｃｓ０を取得する時刻は特に制限されない。

【0074】

実施例２によれば、第１抵抗Ｒｓ１～第３抵抗Ｒｓ３が異なる温度を有しうる場合に有効である。たとえば、図３の３つの端子Ｔｏ１～Ｔｏ３が隣接しないようなパッケージにおいて有効である。

【0075】

（実施例３）
図８は、実施例３に係る制御回路３００Ｂの回路図である。実施例３では、Ｕ相が第２相、Ｖ相が第１相、Ｗ相が第３相とされる。外部抵抗Ｒｓ０は、第２出力端子ＴＯ２とＤＣモータ１０２の間に挿入される。電流検出回路２４０は、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１と、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０を検出可能に構成される。第２抵抗Ｒｓ２と第３抵抗Ｒｓ３の実体は、ワイヤやリードフレームの寄生抵抗であるから、ゼロではないが、本実施例では電流検出には使用されない。たとえば第１抵抗Ｒｓ１としてワイヤの抵抗成分を利用する場合、端子Ｔｉ２とＴｏ２のワイヤおよび端子Ｔｉ３とＴｏ３のワイヤを、端子Ｔｉ１とＴｏ１のワイヤよりも短くしてもよい。あるいは、第１出力配線ＬＯＵＴ１のみをパッケージ内に引き込み、第２出力配線ＬＯＵＴ２および第３出力配線ＬＯＵＴ３は引き込まないようにしてもよい。

【0076】

電流検出回路２４０は、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１をサンプリングし、第１相の出力電流Ｉ_１（Ｉ_Ｖ）を示す第１電流検出値Ｄｃｓ１を生成する。

【0077】

また電流検出回路２４０は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０をサンプリングし、電流検出値Ｄｃｓ０を生成する。

【0078】

電流検出回路２４０は、第１電流検出値Ｄｃｓ１を、電流検出値Ｄｃｓ０を基準として校正し、校正後の第１電流検出値Ｄｃｓ１’を出力する。

【0079】

実施例３における校正処理を説明する。電流検出回路２４０は、第３相出力ＯＵＴ３に流れる第３電流Ｉ_３（Ｉ_Ｗ）がゼロであるときに、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０にもとづく電流検出値Ｄｃｓ２と、第１抵抗Ｒｃｓ１の電圧降下Ｖｃｓ１の関係にもとづいて、第１電流検出値Ｄｃｓ１を校正する。

【0080】

第３電流Ｉ_３がゼロである時刻において、第１電流Ｉ１と第２電流Ｉ２の量は等しくなるから、外部抵抗Ｒｓ０と第１抵抗Ｒｓ１には同量の電流が流れることとなる。そこで、同量の電流が流れているとみなすことができる時刻あるいはそれと非常に隣接する時間区間中に、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１と、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０をサンプリングし、２つの電流検出値Ｄｃｓ１とＤｃｓ２の関係にもとづいて、補正係数α１を算出することができる。
α１＝Ｄｃｓ２／Ｄｃｓ１＝Ｒｓ０／Ｒｓ１ …（４）

【0081】

校正処理部２４６は、この比率α１を補正係数として保持する。そして、それ以降、生成される第１電流検出値Ｄｃｓ１を、補正係数α１を利用して補正する。補正後の第１電流検出値Ｄｃｓ１’は、
Ｄｃｓ１’＝Ｄｃｓ１×α１ …（２）
となる。

【0082】

電流検出回路２４０は、外部抵抗Ｒｓ０にもとづく電流検出値Ｄｃｓ０を、第２電流Ｉ２を示す第２電流検出値Ｄｃｓ２として出力する。
Ｄｃｓ２＝Ｄｃｓ０

【0083】

さらに電流検出回路２４０は、第１電流検出値Ｄｃｓ１’と第２電流検出値Ｄｃｓ２（＝Ｄｃｓ０）とにもとづいて、第３電流検出値Ｄｃｓ３を生成する。
Ｄｃｓ３＝－Ｄｃｓ１’－Ｄｃｓ２

【0084】

実施例３によれば、１個の内部抵抗Ｒｓ１と、１個の外部抵抗Ｒｓ０を用いることで、三相すべての電流を検出できる。

【0085】

（実施例４）
図９は、実施例４に係る制御回路３００Ｃの回路図である。電流検出端子ＴＣＳは、三相インバータ２３０の低電位側ノードと接続される。外部抵抗Ｒｓ０は、電流検出端子ＴＣＳと外部の接地の間に挿入されるシャント抵抗である。また、接地端子ＴＧＮＤは接地される。

【0086】

電流検出回路２４０は、実施例１と同様に、第１抵抗Ｒｓ１の電圧降下Ｖｃｓ１にもとづいて、第１相出力ＯＵＴ１に流れる第１電流Ｉ１（Ｕ相電流Ｉ_Ｕ）を示す第１電流検出値Ｄｃｓ１を生成する。同様に、第２抵抗Ｒｓ２の電圧降下Ｖｃｓ２にもとづいて、第２相出力ＯＵＴ２に流れる第２電流Ｉ２（Ｖ相電流Ｉ_Ｖ）を示す第２電流検出値Ｄｃｓ２を生成する。同様に、第３抵抗Ｒｓ３の電圧降下Ｖｃｓ３にもとづいて、第３相出力ＯＵＴ３に流れる第３電流Ｉ３（Ｗ相電流Ｉ_ｗ）を示す第３電流検出値Ｄｃｓ３を生成する。

【0087】

電流検出回路２４０は、三相インバータの第１相出力のみが電流シンク相である期間あるいはタイミングに、第１電流検出値Ｄｃｓ１を校正する。

【0088】

三相インバータ２３０の第１相出力ＯＵＴ１のみが，電流を吸い込むシンク相であり、第２相出力ＯＵＴ２、第３相出力ＯＵＴ３が電流を吐き出すソース相である期間では、第１相出力ＯＵＴ１が吸い込む電流Ｉ１は、抵抗Ｒｓ１を経由して、外部抵抗Ｒｓ０に流れることとなる。つまり２つの抵抗Ｒｓ１、Ｒｓ０には同じ電流が流れる。そこで電流検出回路２４０は、第１相出力ＯＵＴ１のみが電流シンク相である期間あるいはタイミングにおいて、第１電流検出値Ｄｃｓ１と電流検出値Ｄｃｓ０を取得し、２つの比率にもとづく補正係数α１を取得する。
α１＝Ｄｃｓ０／Ｄｃｓ１
補正係数α１を取得した後は、補正係数α１を利用して、第１電流検出値Ｄｃｓ１を補正する。
Ｄｃｓ１’＝Ｄｃｓ１×α１

【0089】

同様にして、三相インバータ２３０の第２相出力ＯＵＴ２のみが、電流を吸い込むシンク相である期間あるいはタイミングでは、第２相出力ＯＵＴ２が吸い込む電流Ｉ２は、抵抗Ｒｓ２を経由して、外部抵抗Ｒｓ０に流れることとなる。つまり２つの抵抗Ｒｓ２、Ｒｓ０には同じ電流が流れる。そこで電流検出回路２４０は、第２相出力ＯＵＴ２のみが電流シンク相である期間あるいはタイミングにおいてに、第２電流検出値Ｄｃｓ２と電流検出値Ｄｃｓ０を取得し、２つの比率にもとづく補正係数α２を取得する。
α２＝Ｄｃｓ０／Ｄｃｓ２
そしてそれ以降、補正係数α２を利用して、第２電流検出値Ｄｃｓ２を補正する。
Ｄｃｓ２’＝Ｄｃｓ２×α２

【0090】

同様にして、三相インバータ２３０の第３相出力ＯＵＴ３のみが、電流を吸い込むシンク相である期間あるいはタイミングでは、第３相出力ＯＵＴ３が吸い込む電流Ｉ３は、抵抗Ｒｓ３を経由して、外部抵抗Ｒｓ０に流れることとなる。つまり２つの抵抗Ｒｓ３、Ｒｓ０には同じ電流が流れる。そこで電流検出回路２４０は、第３相出力ＯＵＴ３のみが電流シンク相である期間あるいはタイミングに、第３電流検出値Ｄｃｓ３と電流検出値Ｄｃｓ０を取得し、２つの比率にもとづく補正係数α３を取得する。
α３＝Ｄｃｓ０／Ｄｃｓ３
そしてそれ以降、補正係数α３を利用して、第３電流検出値Ｄｃｓ３を補正する。
Ｄｃｓ３’＝Ｄｃｓ３×α３

【0091】

図１０は、図９の制御回路３００Ｃにおける校正処理を説明する波形図である。横軸は時間であり、電気角で表している。０°～６０°の期間は、Ｗ相電流のみが負、つまりＷ相出力のみが電流シンク相である。したがって期間０°～６０°の間に、第３電流検出値Ｄｃｓ３を補正するための情報（補正係数α３）を得ることができる。

【0092】

１２０°～１８０°の期間は、Ｖ相電流のみが負、つまりＶ相出力のみが電流シンク相である。したがって期間１２０°～１８０°の間に、第２電流検出値Ｄｃｓ２を補正するための情報（補正係数α２）を得ることができる。

【0093】

２４０°～３００°の期間は、Ｕ相電流のみが負、つまりＵ相出力のみが電流シンク相である。したがって期間２４０°～３００°の間に、第１電流検出値Ｄｃｓ１を補正するための情報（補正係数α１）を得ることができる。

【0094】

たとえば、電流検出回路２４０は、６０°、１２０°、１８０°、２４０°、３００°のように、いずれかの電流がゼロとなるタイミングにおいて、補正のための情報を取得してもよい。

【0095】

実施例４によれば、実施例１～３と同様の効果を得ることができる。

【0096】

（実施例５）
図１１は、実施例５に係る制御回路３００Ｆの回路図である。実施例５は、実施例４の変形であり、実施例４では外付けであった三相インバータ２３０が、実施例５では、半導体チップ３０２に集積化されている。

【0097】

三相インバータ２３０の出力ＯＵＴ１～ＯＵＴ３は、半導体チップ３０２の出力パッドＰｏ１～Ｐｏ３と接続される。出力パッドＰｏ１～Ｐｏ３は、ワイヤなどのインターコネクトを介して、出力端子Ｔｏ１～Ｔｏ３と接続される。実施例５では、このインターコネクトの直接抵抗成分が第１抵抗Ｒｓ１～第３抵抗Ｒｓ３として利用される。

【0098】

半導体チップ３０２のパッドＰｓ１～Ｐｓ３は、出力端子Ｔｏ１～Ｔｏ３と接続される。パッドＰｓ１とＰｏ１の間には、第１抵抗Ｒｓ１の電圧降下Ｖｓ１が発生し、パッドＰｓ２とＰｏ２の間には、第２抵抗Ｒｓ２の電圧降下Ｖｓ２が発生し、パッドＰｓ３とＰｏ３の間には、第３抵抗Ｒｓ３の電圧降下Ｖｓ３が発生する。

【0099】

制御回路３００Ｆの接地端子Ｔｇｎｄは接地され、電流検出端子Ｔｃｓは、外付け抵抗Ｒｓ０を介して接地される。半導体チップ３０２のパッドＰｇｎｄは端子Ｔｇｎｄと接続される。パッドＰｃｓとＰｇｎｄの間には、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０が発生する。

【0100】

電流検出回路２４０には、電圧降下Ｖｃｓ０～Ｖｃｓ３が入力される。電流検出回路２４０は、実施例４と同様にして、電流検出値Ｄｃｓ１～Ｄｃｓ３を生成し、またそれらを補正する。実施例５によれば、実施例４と同様の効果が得られる。

【0101】

（実施例６）
図１２は、実施例６に係る制御回路３００Ｄの回路図である。これまでの実施例１～５では、Ｃｕを含む材料の配線の直列抵抗成分を利用して、電流を検出した。実施例６では、配線の直列抵抗成分に変えて、三相インバータ２３０のアームのオン抵抗を、第１抵抗Ｒｓ１として利用する。同様に、第２抵抗Ｒｓ２、第３抵抗Ｒｓ３としても、三相インバータ２３０のアームのオン抵抗を利用する。

【0102】

あるアームがオンであるとき、そのアームには、そのオン抵抗と電流の積に比例した電圧降下が発生する。

【0103】

具体的には、第１相（Ｕ相とする）の上アームＱ_Ｕ－Ｈおよび下アームＱ_Ｕ－Ｌのオン抵抗が、第１抵抗Ｒｓ１となり、第２相（Ｖ相とする）の上アームＱ_Ｖ－Ｈおよび下アームＱ_Ｖ－Ｌのオン抵抗が、第２抵抗Ｒｓ２となり、第３相（Ｗ相とする）の上アームＱ_Ｗ－Ｈおよび下アームＱ_Ｗ－Ｌのオン抵抗が、第３抵抗Ｒｓ３となる。

【0104】

制御回路３００Ｄは、各アームの両端間電圧を検出可能に構成される。制御回路３００Ｄの端子Ｔｓ１～Ｔｓ３は、三相インバータ２３０の出力ＯＵＴ１～ＯＵＴ３と接続される。また端子Ｔｖｃｃは、三相インバータ２３０の電源端子と接続される。端子Ｔｃｓは外部抵抗Ｒｓ０と接続され、接地端子Ｔｇｎｄは接地される。

【0105】

半導体チップ３０２のパッドＰｖｃｃ，Ｐｃｓ，Ｐｇｎｄ，Ｐｓ１～Ｐｓ３はそれぞれ、端子Ｔｖｃｃ，Ｔｃｓ，Ｔｇｎｄ，Ｔｓ１～Ｔｓ３と接続される。

【0106】

＃＝１～３とするとき、パッドＰｓ＃とパッドＰｖｃｃの間には、第＃相の上アームＱ_＃－Ｈの電圧降下Ｖ_＃－Ｈが発生し、パッドＰｓ＃とパッドＰｃｓの間には、第＃相の下アームＱ_＃－Ｌの電圧降下Ｖ_＃－Ｌが発生する。またパッドＰｃｓとパッドＰｇｎｄの間には、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０が発生する。

【0107】

電流検出回路２４０は、各アームの電圧降下にもとづいて、第１相～第３相に流れる第１電流Ｉ１～第３電流Ｉ３を示す電流検出値Ｄｃｓ１～Ｄｃｓ３を生成する。

【0108】

具体的には、第１相（Ｕ相）がソース相であるとき、第１相の上アームＱ_Ｕ－Ｈの電圧降下Ｖ_Ｕ－Ｈにもとづいて、第１電流Ｉ１を示す電流検出値Ｄｃｓ１_Ｈが生成され、第１相（Ｕ相）が電流シンクモードであるとき、第１相の下アームＱ_Ｕ－Ｌの電圧降下Ｖ_Ｕ－Ｌにもとづいて、第１電流Ｉ１を示す電流検出値Ｄｃｓ１_Ｌが生成される。

【0109】

同様に、第２相（Ｖ相）がソース相であるとき、第２相の上アームＱ_Ｖ－Ｈの電圧降下Ｖ_Ｖ－Ｈにもとづいて、第２電流Ｉ２を示す電流検出値Ｄｃｓ２_Ｈが生成され、第２相（Ｕ相）が電流シンクモードであるとき、第２相の下アームＱ_Ｖ－Ｌの電圧降下Ｖ_Ｖ－Ｌにもとづいて、第２電流Ｉ２を示す電流検出値Ｄｃｓ２_Ｌが生成される。

【0110】

同様に、第３相（Ｗ相）がソース相であるとき、第３相の上アームＱ_Ｗ－Ｈの電圧降下Ｖ_Ｗ－Ｈにもとづいて、第３電流Ｉ３を示す電流検出値Ｄｃｓ３_Ｈが生成され、第３相（Ｗ相）が電流シンクモードであるとき、第３相の下アームＱ_Ｗ－Ｌの電圧降下Ｖ_Ｗ－Ｌにもとづいて、第３電流Ｉ２を示す電流検出値Ｄｃｓ３_Ｌが生成される。

【0111】

電流検出回路２４０は、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０にもとづいて、電流検出値Ｄｃｓ１～Ｄｃｓ３を補正するために必要な情報を取得する。この校正については、Ｃｕ配線の直列抵抗成分とシャント抵抗の組み合わせを利用した実施例４と同様に行うことが可能であるが、上アームにもとづく電流検出値Ｄｃｓ＃_Ｈと下アームにもとづく電流検出値Ｄｃｓ＃_Ｌそれぞれについて、異なる補正係数が生成される。

【0112】

たとえば電流検出回路２４０は、三相インバータ２３０の第１相（Ｕ相）出力ＯＵＴ１のみが電流ソース相である期間中（Ｉ１＞０，Ｉ２≦０，Ｉ３≦０）に、第１相の上アームＱ_Ｕ－Ｈの電圧降下Ｖ_Ｕ－Ｈにもとづく電流検出値Ｄｃｓ１_Ｈの補正に必要な情報（補正係数α１_Ｈ）を取得する。

【0113】

α１_Ｈ＝Ｄｃｓ０／Ｄｃｓ１_Ｈ

【0114】

また電流検出回路２４０は、三相インバータ２３０の第１相（Ｕ相）出力ＯＵＴ１のみが電流シンク相である期間中（Ｉ１＜０，Ｉ２≧０，Ｉ３≧０）に、第１相の下アームＱ_Ｕ－Ｌの電圧降下Ｖ_Ｕ－Ｌにもとづく電流検出値Ｄｃｓ１_Ｌの補正に必要な情報（補正係数α１_Ｌ）を取得する。
α１_Ｌ＝Ｄｃｓ０／Ｄｃｓ１_Ｌ

【0115】

また電流検出回路２４０は、三相インバータ２３０の第２相（Ｖ相）出力ＯＵＴ２のみが電流ソース相である期間中（Ｉ２＞０，Ｉ１≦０，Ｉ３≦０）に、第２相の上アームＱ_Ｖ－Ｈの電圧降下Ｖ_Ｖ－Ｈにもとづく電流検出値Ｄｃｓ２_Ｈの補正に必要な情報（補正係数α２_Ｈ）を取得する。
α２_Ｈ＝Ｄｃｓ０／Ｄｃｓ２_Ｈ

【0116】

また電流検出回路２４０は、三相インバータ２３０の第２相（Ｖ相）出力ＯＵＴ２のみが電流シンク相である期間中（Ｉ２＜０，Ｉ１≧０，Ｉ３≧０）に、第２相の下アームＱ_Ｖ－Ｌの電圧降下Ｖ_Ｖ－Ｌにもとづく電流検出値Ｄｃｓ２_Ｌの補正に必要な情報（補正係数α２_Ｌ）を取得する。
α２_Ｌ＝Ｄｃｓ０／Ｄｃｓ２_Ｌ

【0117】

また電流検出回路２４０は、三相インバータ２３０の第３相（Ｗ相）出力ＯＵＴ３のみが電流ソース相である期間中（Ｉ３＞０，Ｉ１≦０，Ｉ２≦０）に、第３相の上アームＱ_Ｗ－Ｈの電圧降下Ｖ_Ｗ－Ｈにもとづく電流検出値Ｄｃｓ３_Ｈの補正に必要な情報（補正係数α３_Ｈ）を取得する。
α３_Ｈ＝Ｄｃｓ０／Ｄｃｓ３_Ｈ

【0118】

また電流検出回路２４０は、三相インバータ２３０の第３相（Ｗ相）出力ＯＵＴ３のみが電流シンク相である期間中（Ｉ３＜０，Ｉ１≧０，Ｉ２≧０）に、第３相の下アームＱ_Ｗ－Ｌの電圧降下Ｖ_Ｗ－Ｌにもとづく電流検出値Ｄｃｓ３_Ｌの補正に必要な情報（補正係数α３_Ｌ）を取得する。
α３_Ｌ＝Ｄｃｓ０／Ｄｃｓ３_Ｌ

【0119】

電流検出回路２４０は、補正係数にもとづいて、電流検出値を補正する。
Ｄｃｓ１_Ｈ’＝Ｄｃｓ１_Ｈ×α１_Ｈ
Ｄｃｓ１_Ｌ’＝Ｄｃｓ１_Ｌ×α１_Ｌ
Ｄｃｓ２_Ｈ’＝Ｄｃｓ２_Ｈ×α２_Ｈ
Ｄｃｓ２_Ｌ’＝Ｄｃｓ２_Ｌ×α２_Ｌ
Ｄｃｓ３_Ｈ’＝Ｄｃｓ３_Ｈ×α３_Ｈ
Ｄｃｓ３_Ｌ’＝Ｄｃｓ３_Ｌ×α３_Ｌ

【0120】

図１３は、図１２の制御回路３００Ｄにおける校正処理を説明する波形図である。

【0121】

０°～６０°の期間は、Ｗ相出力のみが電流シンク相であるから、Ｗ相下アームＱ_Ｗ－Ｌの電圧降下Ｖ_Ｗ－Ｌにもとづく第３電流検出値Ｄｃｓ３_Ｌを補正するための情報（補正係数α３_Ｌ）を得ることができる。

【0122】

６０°～１２０°の期間は、Ｕ相出力のみが電流ソース相であるから、Ｕ相上アームＱ_Ｕ－Ｈの電圧降下Ｖ_Ｕ－Ｈにもとづく第１電流検出値Ｄｃｓ１_Ｈを補正するための情報（補正係数α１_Ｈ）を得ることができる。

【0123】

１２０°～１８０°の期間は、Ｖ相出力のみが電流シンク相であるから、Ｖ相下アームＱ_Ｖ－Ｌの電圧降下Ｖ_Ｖ－Ｌにもとづく第２電流検出値Ｄｃｓ２_Ｌを補正するための情報（補正係数α２_Ｌ）を得ることができる。

【0124】

１８０°～２４０°の期間は、Ｗ相出力のみが電流ソース相であるから、Ｗ相上アームＱ_Ｗ－Ｈの電圧降下Ｖ_Ｗ－Ｈにもとづく第３電流検出値Ｄｃｓ３_Ｈを補正するための情報（補正係数α３_Ｈ）を得ることができる。

【0125】

２４０°～３００°の期間は、Ｕ相出力のみが電流シンク相であるから、Ｕ相下アームＱ_Ｕ－Ｌの電圧降下Ｖ_Ｕ－Ｌにもとづく第１電流検出値Ｄｃｓ１_Ｌを補正するための情報（補正係数α１_Ｌ）を得ることができる。

【0126】

３００°～３６０°の期間は、Ｖ相出力のみが電流ソース相であるから、Ｖ相上アームＱ_Ｖ－Ｈの電圧降下Ｖ_Ｖ－Ｈにもとづく第２電流検出値Ｄｃｓ２_Ｈを補正するための情報（補正係数α２_Ｈ）を得ることができる。

【0127】

たとえば、電流検出回路２４０は、６０°、１２０°、１８０°、２４０°、３００°のように、いずれかの電流がゼロとなるタイミングにおいて、補正のための情報を取得してもよい。

【0128】

Ｕ相電流（第１電流）が０となる時刻ｔ_０において、Ｖ相電流（第２電流）は正、Ｗ相電流（第３電流）は負である。このとき、Ｖ相上アームＱ_Ｖ－Ｈ、Ｗ相下アームＱ_Ｗ－Ｌおよび外部抵抗（シャント抵抗）Ｒｓ０に、同じ量の電流が流れる。

【0129】

校正処理部２４６は、時刻ｔ_０における電流検出値Ｄｃｓ０を基準として、Ｖ相上アームＱ_Ｖ－Ｈの電圧降下Ｑ_Ｖ－Ｈにもとづく電流検出値Ｄｃｓ２_Ｈを補正するために必要な情報（補正係数α２_Ｈ）を取得する。

【0130】

また校正処理部２４６は、時刻ｔ_０における電流検出値Ｄｃｓ０を基準として、Ｗ相下アームＱ_Ｗ－Ｌの電圧降下Ｑ_Ｗ－Ｌにもとづく電流検出値Ｄｃｓ３_Ｌを補正するために必要な情報（補正係数α３_Ｌ）を取得する。

【0131】

Ｖ相電流（第２電流）が０となる時刻ｔ_１において、Ｕ相電流（第１電流）は正、Ｗ相電流（第３電流）は負である。このとき、Ｕ相上アームＱ_Ｕ－Ｈ、Ｗ相下アームＱ_Ｗ－Ｌおよび外部抵抗（シャント抵抗）Ｒｓ０に、同じ量の電流が流れる。

【0132】

校正処理部２４６は、時刻ｔ_１における電流検出値Ｄｃｓ０を基準として、Ｕ相上アームＱ_Ｕ－Ｈの電圧降下Ｑ_Ｕ－Ｈにもとづく電流検出値Ｄｃｓ１_Ｈを補正するための情報（補正係数α１_Ｈ）を取得する。

【0133】

また校正処理部２４６は、時刻ｔ_１における電流検出値Ｄｃｓ０を基準として、Ｗ相下アームＱ_Ｗ－Ｌの電圧降下Ｑ_Ｗ－Ｌにもとづく電流検出値Ｄｃｓ３_Ｌを補正するための情報（補正係数α３_Ｌ）を取得する。

【0134】

Ｗ相電流（第３電流）が０となる時刻ｔ_２において、Ｕ相電流（第１電流）は正、Ｖ相電流（第２電流）は負である。このとき、Ｕ相上アームＱ_Ｕ－Ｈ、Ｖ相下アームＱ_Ｖ－Ｌおよび外部抵抗（シャント抵抗）Ｒｓ０に、同じ量の電流が流れる。

【0135】

校正処理部２４６は、時刻ｔ_２における電流検出値Ｄｃｓ０を基準として、Ｕ相上アームＱ_Ｕ－Ｈの電圧降下Ｑ_Ｕ－Ｈにもとづく電流検出値Ｄｃｓ１_Ｈを補正するための情報（補正係数α１_Ｈ）を取得する。

【0136】

また校正処理部２４６は、時刻ｔ_２における電流検出値Ｄｃｓ０を基準として、Ｖ相下アームＱ_Ｖ－Ｌの電圧降下Ｑ_Ｖ－Ｌにもとづく電流検出値Ｄｃｓ２_Ｌを補正するための情報（補正係数α２_Ｌ）を取得する。

【0137】

次にＵ相電流（第１電流）が０となる時刻ｔ_３において、Ｗ相電流（第３電流）は正、Ｖ相電流（第２電流）は負である。このとき、Ｗ相上アームＱ_Ｗ－Ｈ、Ｖ相下アームＱ_Ｖ－Ｌおよび外部抵抗（シャント抵抗）Ｒｓ０に、同じ量の電流が流れる。

【0138】

校正処理部２４６は、時刻ｔ_３における電流検出値Ｄｃｓ０を基準として、Ｗ相上アームＱ_Ｗ－Ｈの電圧降下Ｑ_Ｗ－Ｈにもとづく電流検出値Ｄｃｓ３_Ｈを補正するための情報（補正係数α３_Ｈ）を取得する。

【0139】

また校正処理部２４６は、時刻ｔ_３における電流検出値Ｄｃｓ０を基準として、Ｖ相下アームＱ_Ｖ－Ｌの電圧降下Ｑ_Ｖ－Ｌにもとづく電流検出値Ｄｃｓ２_Ｌを補正するための情報（補正係数α２_Ｌ）を取得する。

【0140】

次にＶ相電流（第２電流）が０となる時刻ｔ_４において、Ｗ相電流（第３電流）は正、Ｕ相電流（第１電流）は負である。このとき、Ｗ相上アームＱ_Ｗ－Ｈ、Ｕ相下アームＱ_Ｕ－Ｌおよび外部抵抗（シャント抵抗）Ｒｓ０に、同じ量の電流が流れる。

【0141】

校正処理部２４６は、時刻ｔ_４における電流検出値Ｄｃｓ０を基準として、Ｗ相上アームＱ_Ｗ－Ｈの電圧降下Ｑ_Ｗ－Ｈにもとづく電流検出値Ｄｃｓ３_Ｈを補正するための情報（補正係数α３_Ｈ）を取得する。

【0142】

また校正処理部２４６は、時刻ｔ_４における電流検出値Ｄｃｓ０を基準として、Ｕ相下アームＱ_Ｕ－Ｌの電圧降下Ｑ_Ｕ－Ｌにもとづく電流検出値Ｄｃｓ１_Ｌを補正するための情報（補正係数α１_Ｌ）を取得する。

【0143】

次にＷ相電流（第３電流）が０となる時刻ｔ_５において、Ｖ相電流（第２電流）は正、Ｕ相電流（第１電流）は負である。このとき、Ｖ相上アームＱ_Ｖ－Ｈ、Ｕ相下アームＱ_Ｕ－Ｌおよび外部抵抗（シャント抵抗）Ｒｓ０に、同じ量の電流が流れる。

【0144】

校正処理部２４６は、時刻ｔ_５における電流検出値Ｄｃｓ０を基準として、Ｖ相上アームＱ_Ｖ－Ｈの電圧降下Ｑ_Ｖ－Ｈにもとづく電流検出値Ｄｃｓ２_Ｈを補正するための情報（補正係数α２_Ｈ）を取得する。

【0145】

また校正処理部２４６は、時刻ｔ_５における電流検出値Ｄｃｓ０を基準として、Ｕ相下アームＱ_Ｕ－Ｌの電圧降下Ｑ_Ｕ－Ｌにもとづく電流検出値Ｄｃｓ１_Ｌを補正するための情報（補正係数α１_Ｌ）を取得する。

【0146】

電気角３６０°の間に、電流検出値Ｄｃｓ１_Ｈ，Ｄｃｓ１_Ｌ，Ｄｃｓ２_Ｈ，Ｄｃｓ２_Ｌ，Ｄｃｓ３_Ｈ，Ｄｃｓ３_Ｌそれぞれを校正可能な電流ゼロクロスのタイミングは、電気角１周期（０～３６０°）の間に２回存在する。電流検出回路２４０は、２回の電流ゼロクロスのタイミングの両方で、補正係数を取得してもよいし、一方のタイミングのみで補正係数を取得してもよい。

【0147】

図１２の制御回路３００Ｄにおいて、三相インバータ２３０はＰＷＭ制御される。
（１相回生）
たとえばＵ相が電流ソース相、Ｖ相、Ｗ相が電流シンク相である期間（図１０の６０°～１２０°）の期間において、Ｕ相出力がロー（つまり下アームがオン）である期間は、Ｕ相下アームＱ_Ｕ－Ｌに逆向きに電流が流れ、ボディダイオードの影響が無視できなくなるから、Ｕ相下アームＱ_Ｕ－Ｌのオン抵抗にもとづく電流検出の精度が低下する。

【0148】

したがって、Ｕ相のみが電流ソース相であり、下アームＱ_Ｕ－Ｌがオンである期間は、残りの２相（Ｖ相、Ｗ相）の電流検出値Ｄｃｓ２_Ｌ’，Ｄｃｓ３_Ｌ’を加算することにより、Ｕ相の電流検出値を生成してもよい。
Ｄｃｓ１＝－（Ｄｃｓ２_Ｌ’＋Ｄｃｓ３_Ｌ’）

【0149】

同様に、Ｖ相のみが電流ソース相であり、下アームＱ_Ｖ－Ｌがオンである期間は、残りの２相（Ｕ相、Ｗ相）の電流検出値Ｄｃｓ１_Ｌ’，Ｄｃｓ３_Ｌ’を加算することにより、Ｖ相の電流検出値を生成してもよい。
Ｄｃｓ２＝－（Ｄｃｓ１_Ｌ’＋Ｄｃｓ３_Ｌ’）

【0150】

同様に、Ｗ相のみが電流ソース相であり、下アームＱ_Ｗ－Ｌがオンである期間は、残りの２相（Ｕ相、Ｖ相）の下アームＱ_Ｕ－Ｌ、Ｑ_Ｖ－Ｌの電圧降下Ｖ_Ｕ－Ｌ，Ｖ_Ｖ－Ｌにもとづく電流検出値Ｄｃｓ１_Ｌ’，Ｄｃｓ２_Ｌ’を加算することにより、Ｗ相の電流検出値を生成してもよい。
Ｄｃｓ３＝－（Ｄｃｓ１_Ｌ’＋Ｄｃｓ２_Ｌ’）

【0151】

（２相回生）
たとえばＵ相およびＶ相が電流ソース相、Ｗ相が電流シンク相である期間（図１０の０°～６０°）の期間において、Ｕ相出力およびＷ相出力がロー（つまり下アームがオン）である期間は、Ｕ相下アームＱ_Ｕ－ＬとＶ相下アームＱ_Ｖ－Ｌに、逆向きに電流が流れ、ボディダイオードの影響が無視できなくなり、Ｕ相下アームＱ_Ｕ－Ｌ、Ｖ相下アームＱ_Ｖ－Ｌのオン抵抗にもとづく電流検出の精度が低下する。

【0152】

したがって、２相（Ｕ相，Ｖ相）のみが電流ソース相であり、下アームＱ_Ｕ－Ｌ、Ｑ_Ｖ－がオンである期間は、残りの１相（Ｗ相）の下アームＱ_Ｗ－Ｌの電圧降下Ｖ_Ｗ－Ｌにもとづく電流検出値Ｄｃｓ３_Ｌ’を分配することにより、Ｕ相およびＶ相の電流検出値を生成してもよい。
Ｄｃｓ１＝Ｄｃｓ３_Ｌ’×Ｘ
Ｄｃｓ２＝Ｄｃｓ３_Ｌ’×（１－Ｘ）

【0153】

分配比率Ｘ：１－Ｘは、直前において、電流ソース相である２相（Ｕ相、Ｖ相）において、上アームがオン（ハイ出力）であった状態において得られる電流検出値Ｄｃｓ１_Ｈ，Ｄｃｓ２_Ｈの比を用いることができる。

【0154】

実施形態では、外部抵抗Ｒｓ０の電圧降下Ｖｃｓ０にもとづいて、配線の直列抵抗成分にもとづく電流検出値、あるいは三相インバータ２３０の上アームおよび下アームの電圧降下にもとづく電流検出値を校正したが、その限りでない。外部抵抗Ｒｓ０に代えて、磁気検出型の電流センサを設け、電流センサの出力にもとづいて、電流検出値Ｄｃｓ１～Ｄｃｓ３を校正するようにしてもよい。つまり上述の説明および回路図において、外部抵抗Ｒｓ０を、磁気検出型の電流センサと読み替えて、電圧降下Ｖｃｓ０を、電流センサの出力と読み替えればよい。

【0155】

具体的な用語を用いて説明される実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【符号の説明】

【0156】

Ｒｓ０ 外部抵抗
Ｒｓ１ 第１抵抗
Ｒｓ２ 第２抵抗
Ｒｓ３ 第３抵抗
１０２ ＤＣモータ
２００ 駆動回路
２１０ コントローラ
２２０ プリドライバ
２３０ 三相インバータ
２４０ 電流検出回路
２４２ マルチプレクサ
２４４ Ａ／Ｄコンバータ
２４６ 校正処理部
３００ 駆動回路
３０２ 半導体チップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】