特許 7568618 比較器及び分離された出力を有するバイナリ／デジタル入力モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】比較器及び分離された出力を有するバイナリ／デジタル入力モジュール

(51)【国際特許分類】

   G01R 19/165 20060101AFI20241008BHJP

【ＦＩ】

G01R19/165 P

G01R19/165 J

【請求項の数】 19

(21)【出願番号】P 2021515129

(86)(22)【出願日】2019-09-17

(65)【公表番号】

(43)【公表日】2022-01-04

(86)【国際出願番号】 US2019051561

(87)【国際公開番号】W WO2020061083

(87)【国際公開日】2020-03-26

【審査請求日】2022-09-19

(31)【優先権主張番号】16/134,443

(32)【優先日】2018-09-18

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390020248

【氏名又は名称】日本テキサス・インスツルメンツ合同会社

(73)【特許権者】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【上記1名の代理人】

【識別番号】100098497

【弁理士】

【氏名又は名称】片寄 恭三

(72)【発明者】

【氏名】スリーニヴァサ， マニヤッパ カリクッパ

(72)【発明者】

【氏名】アミット ジー クンバシ

(72)【発明者】

【氏名】プラサンナ ウドゥピ ラジャゴパル

【審査官】小川 浩史

(56)【参考文献】

【文献】国際公開第０２／０８８６７（ＷＯ，Ａ２）

【文献】特開２００４－２８８１７３（ＪＰ，Ａ）

【文献】特開２００５－１８４１１８（ＪＰ，Ａ）

【文献】米国特許第４９３３８６９（ＵＳ，Ａ）

【文献】米国特許第９６２１３８３（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ １９／００－１９／３２

(57)【特許請求の範囲】

【請求項1】

集積回路であって、
状態監視回路であって、
範囲選択入力端子と閾値選択入力端子と範囲選択出力とスケールされた閾値電圧出力とを有する選択回路であって、構成設定を受け取るように構成される、前記選択回路と、
入力チャネルのための差動ペアの入力端子と、前記範囲選択出力に結合される範囲選択入力と、スケールダウンされた入力電圧出力とを有する入力電圧回路と、
前記スケールダウンされた入力電圧出力に結合される入力と、前記スケールされた閾値電圧出力に結合される入力と、比較器出力とを有する比較器回路と、
を含む、前記状態監視回路と、
前記比較器出力に結合される入力と、分離出力とを有するデータ分離回路であって、分離バリアを介してデータを提供する、前記データ分離回路と、
処理ユニットとインタフェースするホスト側回路であって、前記分離出力に結合されるホスト側入力と、ホスト側出力端子と、デジタルインタフェース端子とを有する、前記ホスト側回路と、
を含む、集積回路。

【請求項2】

請求項１に記載の集積回路であって、
前記入力電圧回路が、前記範囲選択入力と前記スケールダウンされた入力電圧出力とに結合される分圧器を含み、前記分圧器が、第１の抵抗器と複数の第２の抵抗器とを有し、前記範囲選択入力に基づいて選択される前記複数の第２の抵抗器の少なくとも１つの第２の抵抗器が、前記第１の抵抗器に直列に結合される、集積回路。

【請求項3】

請求項１に記載の集積回路であって、
前記状態監視回路が、前記選択回路に結合される選択レジスタであって、前記構成設定を格納する、前記選択レジスタを更に含み、
前記ホスト側回路が、前記デジタルインタフェース端子に結合されるロジック回路であって、前記選択レジスタに前記データ分離回路を介して更に結合される、前記ロジック回路を含む、集積回路。

【請求項4】

請求項１に記載の集積回路であって、
前記選択回路が、前記入力電圧回路に対するＤＣ入力又はＡＣ／ＤＣ入力を特定する入力タイプ端子を更に有する、集積回路。

【請求項5】

請求項１に記載の集積回路であって、
前記選択回路が、前記比較器回路に出力選択を提供するようにデジタル出力を指定する出力選択端子を更に有し、
前記比較器回路が、各入力チャネルに対するそれぞれの比較器を含む、集積回路。

【請求項6】

請求項１に記載の集積回路であって、
前記比較器回路が、前記入力チャネルに関連する電圧の比較結果を提供するように構成される、集積回路。

【請求項7】

請求項３に記載の集積回路であって、
前記ホスト側回路のロジック回路が、前記ホスト側出力端子にデジタル信号としての出力値を提供する、集積回路。

【請求項8】

請求項７に記載の集積回路であって、
前記比較器回路が、比較結果のバイナリ値を提供する比較器を含む、集積回路。

【請求項9】

請求項７に記載の集積回路であって、
前記比較器回路が、比較結果のデジタル値を提供する比較器を含む 、集積回路。

【請求項10】

請求項１に記載の集積回路であって、
電力分離回路を更に含み、
前記ホスト側回路が、前記電力分離回路に結合される入力電力端子を更に有し、
前記状態監視回路が、前記電力分離回路に結合され、前記比較器回路と前記選択回路と前記入力電圧回路とに電力を供給する分離された電力回路を更に含む、集積回路。

【請求項11】

請求項１０に記載の集積回路であって、
前記分離された電力回路が、外部デバイスに結合するための電力出力端子に更に結合される、集積回路。

【請求項12】

請求項１０に記載の集積回路であって、
前記ホスト側回路が、イネーブル信号を受信するように適合されるイネーブル端子を更に有し、
前記電力分離回路が、前記イネーブル信号に応答して前記比較器回路と前記選択回路と前記入力電圧回路とをオンにするように前記イネーブル端子に更に結合される、集積回路。

【請求項13】

請求項３に記載の集積回路であって、
前記選択レジスタが、前記デジタルインタフェース端子と前記ロジック回路とを介して書き込まれる、集積回路。

【請求項14】

請求項３に記載の集積回路であって、
前記ホスト側回路が、第１の診断端子を更に有し、前記ホスト側回路が、所与の差動ペアの入力端子におけるそれぞれの入力電圧が前記選択回路によって受け取られるそれぞれの電圧範囲選択より大きいときに前記第１の診断端子に第１の信号を提供する診断回路を更に含む、集積回路。

【請求項15】

請求項１４に記載の集積回路であって、
前記ホスト側回路が、第２の診断端子を更に有し、
前記診断回路が、ユーザによって開始されるテストフェーズの間にテスト値を前記比較器回路に提供し、前記比較器回路が前記テスト値に対して適切に応答しないときに前記第２の診断端子に第２の信号を提供する、ように構成される、集積回路。

【請求項16】

請求項１５に記載の集積回路であって、
前記状態監視回路の過電流状態を検出するように構成される電流センサを更に含み、
前記ホスト側回路が、第３の診断端子を更に有し、
前記診断回路が、前記過電流状態が検出されたときに第３の信号を前記第３の診断端子に提供するように更に構成される、集積回路。

【請求項17】

請求項１６に記載の集積回路であって、
前記入力電圧回路が、ＤＣ接続の極性の反転状態を検出するように構成される回路要素を更に含み、
前記診断回路が、前記反転状態が発生したときに前記第３の信号を提供するように更に構成される、集積回路。

【請求項18】

請求項１６に記載の集積回路であって、
前記入力電圧回路が、前記入力電圧回路がＤＣ電圧用に構成されるときにそれぞれの差動ペアの端子に対するＡＣ電圧接続を検出するように構成される回路要素を更に含み、
前記診断回路が、前記ＡＣ電圧接続が検出されるときに前記第３の信号を提供するように更に構成される、集積回路。

【請求項19】

請求項１６に記載の集積回路であって、
前記診断回路が、前記第１、第２及び第３の信号の各々を前記デジタルインタフェース端子に提供するように更に構成される、集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、全般的に、監視下にある入力電圧から分離された出力を備えるバイナリ入力モジュール及びデジタル入力モジュール（本明細書では、入力モジュールと総称される）に関し、特に、比較器及び分離された出力を有するバイナリ／デジタル入力モジュールに関する。

【背景技術】

【0002】

グリッドインフラストラクチャ及びファクトリオートメーション機器は両方とも、保護中継器、端末ユニット、及びプログラマブルロジックコントローラ等の機器を用いて、グリッド又はファクトリインフラストラクチャの種々の要素における状態を監視及び制御する。これらの要素の１つは、バイナリ入力モジュール又はデジタル入力モジュールとして知られる入力モジュールである。これら入力モジュールに対する使用例としては、変電所のバッテリ監視、ベイ又は変電所の主要機器のインターロック、ブレーカ状態表示、汎用の問い合わせ、発光ダイオード（ＬＥＤ）テスト、アラーム等の障害表示、及び構成変更、即ち、異なる機能性を実施するために新しい設定を備える新しい入力モジュールを提供することが含まれ得る。入力モジュールは、電力を生成、送信、及び分配する主要資産を介して接続される機器の一部として設置され、損傷を起こし得る障害から資産を保護するために用いられる。バイナリ又はデジタルのいずれかの入力モジュールからの出力レベルは、監視対象の電圧の状態を示し、保護アルゴリズムの実装を可能にする。多くの古いシステムは、監視対象の状態を変更するために物理的に切り替えられなければならない個別の構成要素を用いる大きな回路基板を必要とする。

【発明の概要】

【0003】

説明される実施形態は、必要な電圧分離を維持しつつ、柔軟性があり更新が容易な構成制御を提供する集積回路（ＩＣ）チップ上に実装される入力モジュールを提供する。入力モジュールは、バイナリ（高又は低）出力値を提供するバイナリ入力モジュールとして、デジタル出力値を提供するデジタル入力モジュールとして、又はバイナリ及び／又はデジタル出力値を提供するようにプログラムされ得る入力モジュールとして構成され得る。この応用例の目的のために、バイナリ／デジタル入力モジュールは、これらの構成の任意の１つを又はこれらの構成の全てを集合的に参照し得る。

【0004】

オンチップ比較器が、入力電圧を受け取り、閾値との比較のバイナリ結果か又は入力電圧の値のいずれかであり得る出力値を提供する。出力値は、データ用デジタル分離回路を介して、マイクロプロセッサに結合され得る出力ピンに提供される。バイナリ／デジタル入力モジュールは、直流（ＤＣ）入力のみを受け入れるように、即ち、交流（ＡＣ）を拒否するように、又は、ＡＣ及びＤＣの両方を受け入れるように構成され得る。入力電圧は、典型的に、５Ｖ、１２Ｖ、２４Ｖ、４８Ｖ、１１０Ｖ、２２０Ｖ、及び３００Ｖの範囲である、広範囲の電圧から選択され得る。バイナリ／デジタル入力モジュール内の回路は、５．０Ｖ又はそれ以下で動作し、そのため、入力はまず処理に適した範囲まで小さくされる。

【0005】

ユーザは、入力タイプ（ＡＣ／ＤＣ又はＤＣオンリー）、出力タイプ（バイナリ及び／又はデジタル）、及び要求される電圧範囲を選択し得、バイナリ／デジタル入力モジュールがバイナリ出力を提供しているときに、プログラマブル閾値を特定する。許容される選択の各々は、ＩＣチップ上のピンに結合される外部スイッチを用いて提供され得るか又はデジタルインタフェースを用いて選択に関連するレジスタをＩＣチップにプログラミングすることを介して提供され得る。構成変更は、何時間もの作業を必要とすることなく、数分で行われ得る。診断能力がバイナリ／デジタル入力モジュールにおいて提供され、（ａ）電圧入力が、特定された入力範囲に合致しない場合、（ｂ）ＤＣオンリーが特定されているときに、ＡＣ電圧が結合されている場合、（ｃ）ＤＣ接続が、逆の極性を用いて結合されている場合、（ｄ）チップ上のピンが誤って別のピンに短絡している場合、又は（ｅ）内部回路に動作上の問題が発生している場合、を判定する。状態に対してアラートを提供することに加えて、（ａ）、（ｂ）、及び（ｃ）によって引き起こされる潜在的な損傷が回避される。

【0006】

１つの態様において、集積回路チップ上に実装されるバイナリ／デジタル入力モジュールの実施形態が本明細書に説明され、バイナリ／デジタル入力モジュールは入力チャネルを有する。各入力チャネルに対し、バイナリ／デジタル入力モジュールは、スケーリングされた入力電圧及びスケーリングされた閾値電圧を受け取るように結合され、出力値を提供するように更に結合される比較器と、分離バリアを介して出力値を提供するために、比較器とそれぞれの出力ピンとの間に結合されるデータ用デジタル分離回路とを含む。

【図面の簡単な説明】

【0007】

【図1A】或る実施形態に従った、ＩＣチップ上に実装されるバイナリ／デジタル入力モジュールの例を示す。

【0008】

【図1B】或る実施形態に従った、幾つかのユーザ接続が示されている図１ＡのＩＣチップ上のバイナリ／デジタル入力モジュールを示す。

【0009】

【図2】或る実施形態に従ったバイナリ／デジタル入力モジュールが用いられ得る、保護中継器であり得るプログラマブルロジック制御（ＰＬＣ）システムの実装を示す。

【0010】

【図3A】従来技術に従ったバイナリ入力モジュールのブロック図を示す。

【0011】

【図3B】従来技術に従ったバイナリ入力モジュールの回路図を示す。

【0012】

【図4】従来技術に従った図３Ａ及び図３Ｂのバイナリ入力モジュールより高い粒度を提供するデジタル入力モジュールの実装を示す。

【発明を実施するための形態】

【0013】

図面において、同様の参照は同様の要素を示す。本明細書において、「或る」又は「１つの」実施形態に対する異なる参照は、必ずしも同じ実施形態を指すわけではなく、そのような参照は、少なくとも１つを意味し得る。また、或る実施形態に関連して、本明細書において、特定の特徴、構造、又は特性が説明されるときは、そのような特徴、構造、又は特性は、明示的に説明されるか否かに関係なく、他の実施形態に関連して影響され得る。本明細書において用いられるように、用語「結合する」は、ワイヤレス接続を含み得る「通信可能に結合される」として条件付けされない限り、間接的又は直接的な電気接続を意味する。従って、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的電気接続を介するか又は他のデバイス及び接続を介する間接的電気接続を介し得る。

【0014】

図２は、或る実施形態に従ったバイナリ／デジタル入力モジュールを含み得るプログラマブルロジック制御システム２００を示す。ＰＬＣシステム２００は、ファクトリオートメーション及び／又はグリッドインフラストラクチャ、即ち、送信ライン、トランスフォーマ、及びバスバーにおける電力制御を監視するためのプログラマブルロジック制御を提供する。ＰＬＣシステム２００は、検知デバイスからの入力を受け取るように結合される入力モジュール２０２、マイクロプロセッサであり得る中央処理装置（ＣＰＥＴ）２０４、回路遮断器等の出力デバイスに結合される出力モジュール２０６、及びプログラミングデバイス２０８を含む。入力モジュール２０２は、ＰＬＣシステム２００において（ａ）信号が受け取られたときに検知すること、（ｂ）マイクロプロセッサによって用いられるための適正な電圧レベルに変換すること、（ｃ）入力信号電圧又は電流における変動からマイクロプロセッサを分離すること、及び（ｄ）信号をマイクロプロセッサに送ること、の４つの基本タスクを実施する。

【0015】

ＣＰＵ２０４は、システムの頭脳であり、その入力モジュール２０２が入力を監視する一方で、それらの影響をＣＰＵ２０４から分離している。１つの実装において、入力モジュール２０２は、入力が閾値を超えることを検出し、その情報をＣＰＵに提供することができ、また、閾値を超えたときに視覚的又は聴覚的出力等のアラートを提供し得る。代替の実装において、入力モジュール２０２は、他のデバイスが受け取り、作用し得るデジタル値を提供する。ＣＰＵ２０４は入力モジュール２０２の出力を受け取り、適切な応答の決定を行う。適切な応答とは、回路遮断器を発動するか、或いは、潜在的に損傷を発生する条件を分離又は管理することであり得る。

【0016】

ＣＰＵ２０４によって行われた決定は、出力モジュール２０６に指示を提供するために用いられ得る。出力モジュール２０６は、ＣＰＵ２０４からの指示を出力デバイスによって実施される特定の動作に変換する。１つの例示の実施形態において、出力デバイス（特に示されていない）が１つ又は複数の電気ヒータ、ライト、電磁弁、中継器、ブザー、ファン等を含み得る。プログラミングデバイス２０８は、キーボード及びモニタを含み得、それらはＰＬＣ２００の他の要素をプログラミングするために用いられる。

【0017】

説明される回路によって提供される改善を強調するため、図３Ａ、図３Ｂ、及び図４は、ＩＣチップ上で、説明される回路によって置換される従来技術の回路を説明するために提供される。図３Ａは、従来技術に従ったバイナリ入力モジュール３００Ａのブロック図を示し、図３Ｂは、バイナリ入力モジュール３００Ｂの回路図を示す。バイナリ入力モジュール３００Ａにおいて、ブリッジ整流器３０２は、入力Ｌ１、Ｌ２上でＡＣ入力信号の差動ペアを受信する。ＡＣ電流をＤＣ電流に整流した後、信号は、電流が所望の閾値を上回っているか下回っているかを判定するツェナーダイオードレベル検出回路３０４に送られる。判定の結果は、光カプラ３０６を介してロジック回路３０８に送られ、ロジック回路３０８は入力信号の状態を判定し、状態をプロセッサに送る。ロジック回路３０８はまた、信号が閾値より上か下かを示すライト等の入力状態インジケータ３０９も提供し得る。状態の常時監視を提供する必要がない場合、例えば、周期的に監視すればよいバッテリの状態等の場合、周期的監視のための回路を閉にして、不要なときにシステムをオフにするように、プッシュボタン３１０が用いられ得る。

【0018】

バイナリ入力モジュール３００Ｂは、入力電圧が２２０ＶＡＣである例示の実施形態を示す。ブリッジ整流器３０２への電圧をより低いレベルに低下させるために、２つのバイアス抵抗器Ｒ１、Ｒ２が提供される。ブリッジ整流器３０２は、４つのダイオードＤ１～Ｄ４で形成される。ダイオードＤ１、Ｄ４は両方とも、ツェナーダイオードレベル検出回路３０４の一部である点Ａに結合されるそれぞれのアノードを有する。ダイオードＤ１のカソード及びダイオードＤ２のアノードは各々入力Ｌ１に結合される。ダイオードＤ４のカソード及びダイオードＤ３のアノードは各々入力Ｌ２に結合される。ダイオードＤ２、Ｄ３のカソードは各々、ツェナーダイオードレベル検出回路３０４の一部でもある点Ｂに結合される。ツェナーダイオードレベル検出回路３０４内で、ツェナーダイオードＺＤは、点Ｂと点Ａの間で、光カプラ３０６の一部を形成する光ダイオードＰＤに直列に結合される。抵抗器Ｒ３及びダイオードＤ５は、点Ｂと点Ａの間で、光ダイオードＰＤに並列に結合される。その際、抵抗器Ｒ３の一方の端子が、点ＢとツェナーダイオードＺＤのカソードとの間の点に結合され、ダイオードＤ５のカソードが、ツェナーダイオードＺＤのアノードと光ダイオードＰＤとの間に結合される。この回路配置によって、点Ｂから点Ａへの電流が、ツェナーダイオードＺＤの値によって決定される閾値レベルを上回るときに、電流が光ダイオードＰＤを介してのみ流れることが確実になる。それ例外の場合、電流は、抵抗器Ｒ３を介してのみ、ＢからＡに流れる。光ダイオードＰＤによって発せられた光は、空気の分離バリアを横切り、感光体ＰＲによって受け取られる。感光体ＰＲ上での光の受信は、Ｌ１、Ｌ２上の入力電圧が、ツェナーダイオードＺＤによって決定される閾値の値より大きいことを表している。閾値が閾値を下回る場合の所望の応答に応じて、感光体ＰＲの出力は、上側電圧レールに結合されるプルアップトランジスタ又は下側電圧レールに結合されるプルダウントランジスタのいずれか（いずれも特に図示されていない）を制御するために用いられ得る。いずれの接続の場合も、入力Ｌ１、Ｌ２上の電圧が閾値を下回ると、ロジック回路３０８の出力は、前の値からフリップする。ロジック回路３０８の出力は、値における変化に対する応答を決定するプロセッサ（特に図示されていない）に送られる。

【0019】

図３Ａ及び図３Ｂに示されるバイナリ入力モジュールの実装は、典型的に、個別の構成要素、即ち、ダイオード、抵抗器、ツェナーダイオード、及び光カプラで構成された回路であって、監視される各チャネルに対してカスタムメードされた回路を用いて提供されてきた。この実装は安価であるが、所与の電圧レベル及び所与の閾値に対して設計された回路基板に設計が実装されると、その回路基板は他の電圧レベル及び／又は閾値に対して用いることができない。代わりに、回路基板は、新しい電圧レベル又は閾値に対して選択される構成要素を用いて、再構築されなければならない。これは、回路からの所望の応答における如何なる変更も面倒でしかも時間がかかることを意味する。

【0020】

他の問題も存在する。例えば、所与の電圧に対して構築されたチャネルが誤って正しくない電圧に接続されたり、ＤＣ電圧が誤って逆の極性を用いて結合されたりする状況が顧客から報告されている。各チャネルは、特定の電圧と閾値の組み合わせに合うように構築されるため、このような正しくない結合は回路を損傷し得る。また、回路が動作していることを確実にするには、電流がツェナーダイオードＺＤ及び光ダイオードＰＤを介して流れなければならない。従って、入力モジュールがオンであるときは常に、入力モジュールが電流を消費し、それは典型的に１～１０ｍＡである。

【0021】

図４は、ＩＣチップ上に集積され、図３の回路に対する改善を提供する入力モジュール４００を図示する。入力モジュール４００の各チャネルは、１８Ｖから３００ＶＤＣの間であり得る電圧を受け取る。ここに示される特定の構成はＤＣ入力に対するものであるが、チップの他の構成がＡＣ又はＤＣを受け入れ得る。入力ピン４０２のペアが、各チャネル、即ち、入力１から入力４に対する差動信号を受信するように提供される。入力ピン４０２の各ペアは、それぞれの過渡電圧抑制器（ＴＶＳ）回路４０４に結合される。入力は広い範囲にわたって拡張し得るので、回路の残りの部分における使用のために適したスケーリングされた電圧（これは、図示された実施形態において３．３Ｖである）を提供するために、各チャネル用の外部分圧器４０６がチップに結合される。外部分圧器４０６は、ＴＶＳ回路４０４とコントローラ回路４０８との間に結合されて、スケーリングされた電圧を提供する。コントローラ回路４０８は、マイクロコントローラユニットと、各チャネル用のアナログデジタルコンバータとを含む。

【0022】

このチップの構成に応じて、入力モジュール４００は、各チャネルに対するバイナリ状態、又はホストマイクロコントローラ４１６に送られるデジタル値のいずれかを提供し得る。バイナリ出力を提供するように構成されると、入力信号の状態を反映する視覚的信号を提供するために、外部ＬＥＤ４１８がチップに結合され得る。入力モジュール４００がバイナリ出力に対して構成されるか又はデジタル出力に対して構成されるかに関わらず、コントローラ回路４０８はデジタルアイソレータ４１０に結合され、デジタルアイソレータ４１０は、入力／出力ピン４１２に結合される。コントローラ回路４０８は、シリアルデータ出力ＳＤＯ上の、各チャネルに対する値をデジタルアイソレータ４１０に提供し、一方、３つの入力チャネルは、クロックＳＣＬＫ、シリアルデータ入力ＳＤＩ、及び汎用Ｉ／Ｏ ＧＰＩＯを提供する。デジタルアイソレータ４１０は、入力回路とホストマイクロコントローラ４１６との間に分離を提供するために、及び入力／出力ピン４１２を介して出力値及び入力制御情報の両方を送るために、キャパシタ又は変成器のいずれかを用い得る。外部負荷スイッチ４１４が入力モジュール４００に結合され得、図示されているように、短絡状態に対して保護する。プログラミング回路４２０は、コントローラ回路４０８をプログラムするために用いられ得る回路要素を提供する。入力モジュール４００は、バイナリ入力モジュール３００Ａ、３００Ｂに対して改善を提供するが、入力モジュール４００は、コントローラ回路４０８が受け入れ可能な電圧を提供するために、外部分圧器４０６を依然として必要とする。これは、入力に対して変化がある場合に、依然として回路において物理的構成要素が変更されなければならないことを意味する。

【0023】

図１Ａ及び図１Ｂは、一実施形態に従った、ＩＣチップ１１１上に実装されるバイナリ／デジタル入力モジュール１００の例を図示する。バイナリ／デジタル入力モジュール１００Ａは、チップ上に含まれる幾つかの回路に関して更に詳細に示され、一方、バイナリ／デジタル入力モジュール１００Ｂは、チップに対する例示の外部接続を示すための場所を提供するために、幾つかの回路に関して簡略化されている。バイナリ／デジタル入力モジュール１００Ａは、状態監視領域１０１とホスト側領域１０３とに分けられ、これらは、電力分離回路１１０及びデータ分離回路１０８の両方を含む分離領域によって分離されている。電力分離回路１１０及びデータ分離回路１０８は両方とも２つの領域を分離するデジタル分離回路であり、キャパシタか又は変成器のいずれかを用いて、誘電体材料を含む分離バリアを介して電力及びデータを提供し得る。データ分離回路１０８は、本明細書において、データ用デジタル分離回路１０８とも称され得、電力分離回路１１０は、電力用デジタル分離回路１１０とも称され得る。一実施形態において、電力分離回路１１０及びデータ分離回路１０８は両方とも分離のためにキャパシタを用い得る。

【0024】

状態監視領域１０１は、センサとインタフェースし、種々のセンサに結合するための複数のピンを含む。一実施形態において、入力はＡＣ又はＤＣであり得、５Ｖから３００Ｖの範囲の電圧を搬送し得る。典型的なバイナリ入力モジュールは８～１６入力チャネルを含むが、バイナリ／デジタル入力モジュール１００Ａは、それより多い（例えば、２４、３２、４８等）又は少ない（例えば、１、２、又は４）入力チャネルを含み得る。状態監視領域１０１は、選択回路１０２、入力電圧回路１０４、比較器回路１０６、分離された電力回路１１２、分離された接地回路１１４、及びロジック回路１１６Ａを含む。種々のピンが、状態監視領域１０１における回路に結合される。例えば、分離された電力を提供する電力出力ピンＰＷＲ ＩＳＯ、複数の差動入力ピンＩＮ１＿Ｐ、ＩＮ１＿Ｎ～ＩＮｘ＿Ｐ、ＩＮｘ＿Ｎ（ｘはチップ上で利用可能な入力チャネルの数）、入力タイプ選択ピンＩＮ＿ＴＹＰＥ＿ＳＥＬ、範囲選択ピンＲＡＮＧＥ＿ＳＥＬ＿１、ＲＡＮＧＥ＿ＳＥＬ＿２、閾値選択ピンＴＨ＿ＳＥＬ＿１、ＴＨ＿ＳＥＬ＿２、分離接地ピンＧＮＤ＿ＩＳＯ、及び、汎用出力ピンＧＰＯ＿１～ＧＰＯ＿ｘ等がある。出力タイプ選択ピンは、特に図示されていないが、それも含まれ得る。

【0025】

ホスト側領域１０３は、マイクロプロセッサ等の処理ユニットとインタフェースし、ロジック回路１１６Ｂ及び診断回路１１８を含む。ホスト側領域１０３に結合されるピンは、単独の入力電力ピンＰＷＲ＿ＩＮ、接地ピンＧＮＤ、イネーブルピンＥＮＡＢＬＥ、入力範囲外ピンＩＮＰ＿ＯＵＴ＿ＲＡＮＧＥ、接続エラーピンＣＯＮＮ＿ＥＲＲ、及び比較器状態ピンＣＯＭＰ＿ＣＯＮＤを含む診断ピン、各チャネルに対するバイナリ出力ピンＯＵＴ＿１～ＯＵＴ＿ｘ、同数の汎用入力ピンＧＰＩ＿１～ＧＰＩ＿ｘ、及び、ユニバーサル非同期レシーバ／トランスミッタ（ＵＡＲＴ）、シリアルペリフェラルインタフェース（ＳＰＩ）、及び、集積回路間（Ｉ２Ｃ）インタフェースの任意のものを用いて命令及びデータの双方向送信を提供し得るデジタル入力／出力インタフェースＤＩＧＴＬ＿Ｉ／Ｏを含む。

【0026】

３つのピン、即ち、電力入力ピンＰＷＲ＿ＩＮ、接地ピンＧＮＤ、及びイネーブルピンＥＮＡＢＬＥが電力分離回路１１０に結合される。入力電力は、電力分離回路１１０を介して転送され、状態監視領域１０１内の他の回路に分配するために、電力を分離された電力回路１１２に提供する。少なくとも１つの実施形態において、図１Ｂにおいてわかるように、外部チップに電力を提供するために、分離された電力回路１１２が電力出力ピンＰＷＲ＿ＩＳＯにも結合される。特に図示されていないが、電力入力ピンＰＷＲ＿ＩＮ及びＧＮＤはまた、ホスト側領域１０３における回路に電力を提供する。監視が必要でないときに、バイナリ／デジタル入力モジュール１００Ａの１つ又は複数の回路をオフにする機能を提供するために、イネーブルピンＥＮＡＢＬＥが用いられる。この機能は、例えば、バイナリ／デジタル入力モジュール１００Ａがバッテリの状態を監視するために用いられるときに有用であり得る。この状態は、周期的に判定される必要があるが、一般的には常時監視されるべき項目ではない。図１Ｂに示されるように、バイナリ／デジタル入力モジュール１００Ａがホストマイクロプロセッサ１２０に結合されるとき、ホストマイクロプロセッサ１２０は、所望に応じ、バイナリ／デジタル入力モジュール１００Ａをイネーブルし、状態レポートを提供し、その後、再びチェックする時間まで、バイナリ／デジタル入力モジュール１００Ａをディスエーブルするようにプログラムされ得る。ＥＮＡＢＬＥピンを外部スイッチに結合することによって、現場の技術者がＥＮＡＢＬＥピンを用いて、所望に応じて状態をチェックすることができる。

【0027】

状態監視領域１０１内で、入力電圧回路１０４は、ピンＩＮ１＿Ｐ及びＩＮ１＿Ｎ～ＩＮｘ＿Ｐ及びＩＮｘ＿Ｎの複数の差動ペアに結合される。ピンの各差動ペアは、センサからの入力の差動ペアに結合され得る入力チャネルを提供する。各チャネルに対して、入力電圧回路は、入力電圧を判定するための電圧センサ（特に図示されていない）及び分圧器を含む。一実施形態において、各入力電圧は、２４Ｖ、４８Ｖ、１１０Ｖ、及び２２０Ｖに対応する４つの範囲の１つに分類される。バイナリ／デジタル入力モジュール１００Ａの回路は典型的に、１．２～５．０ボルトの範囲の電圧で動くため、入力電圧がバイナリ／デジタル入力モジュール１００Ａを破壊しないように、入力電圧は適切に縮小されなければならない。

【0028】

入力電圧回路１０４における分圧器は、入力電圧を受け取るように結合される第１の抵抗器１０５と、第２の抵抗器１０９及びスイッチ１０７によって形成される選択可能な第２の抵抗器とを含む。一例において、スイッチ１０７の第１のスイッチが、２２０Ｖの入力電圧を縮小するために閉にされ、第２のスイッチが、１１０Ｖの入力電圧を縮小するために閉にされ、第３のスイッチが、４８Ｖの入力電圧を縮小するために閉にされ、第４のスイッチが、２４Ｖの入力電圧を縮小するために閉にされる。どの第２の抵抗器を用いるかに関する決定を行うには幾つかの手法がある。一実施形態において、電圧センサ（特に図示されていない）は入力チャネルに結合される入力の電圧範囲を決定し、入力電圧回路１０４の中から所望の電圧を提供する第２の抵抗器を自動的に決定する。別の実施形態において、電圧範囲は、入力電圧回路１０４が結合される選択回路１０２から受け取る。入力電圧回路１０４はまた、比較器回路１０６にも結合され、比較器回路１０６に対して入力電圧回路１０４はスケーリングされた入力電圧を提供する。

【0029】

入力電圧回路１０４は、電圧が、入力ピンＩＮ１＿Ｐ、ＩＮ１＿Ｎ～ＩＮｘ＿Ｐ、ＩＮｘ＿Ｎの差動ペアの１つに誤って結合されているときに、チップへの偶発的な損傷からチップを保護するために設計された幾つかの回路を含む。誤った結合の一例は、ユーザが特定の入力ピンの差動ペアに対して例えば、４８Ｖの入力電圧を受け取るように指定したが、代わりに１１０Ｖ又は２２０Ｖの電圧が誤ってそのピンに結合された場合に発生する。オーバーレンジ検出／保護回路１３０が、オーバーレンジ結合を検出し、電圧が回路の残りに到達するのをブロックする。誤った結合の別の例は、入力タイプ選択がバイナリ／デジタル入力モジュールがＤＣオンリーモードで実行されることを示していて、差動入力の極性が誤って反転され、負のワイヤが正のピンに結合されたり、正のワイヤが負のピンに結合されたりした場合に発生し得る。入力極性保護回路１３２が入力電圧回路１０４の一部として提供され、正の電圧が負のピンを介して回路に到達するのをブロックする。一実施形態において、入力極性保護回路１３２は、負のダイオード上で正の電圧をブロックするように配置されるダイオードによって提供される。入力極性保護回路１３２はまた、入力タイプ選択がＤＣオンリーに設定されていて、ＡＣ電源が誤ってそのピンに結合されるときに保護を提供し得る。入力タイプ選択ピンＩＮ＿ＴＹＰＥ＿ＳＥＬがＡＣ／ＤＣに設定されているとき、入力極性回路１３２はバイパスされる。

【0030】

選択回路１０２は、選択ピン上でユーザから構成設定を受け取り、バイナリ／デジタル入力モジュール１００においてこれらの選択を実装するように結合される。選択ピンの１つは、センサ入力のセット全体に対してＤＣオンリーか又はＡＣ／ＤＣのいずれかの選択を受け取るように用いられる入力タイプ選択ピンＩＮ＿ＴＹＰＥ＿ＳＥＬである。ＤＣオンリーを指定すると、入力極性保護回路１３２が負の入力ピンに結合される。この実装においては特に図示されていないが、スイッチを用いてバイナリか又はデジタル出力かの選択を可能にするために、出力タイプ選択ピンＯＵＴ＿ＴＹＰＥ＿ＳＥＬもまた実装され得る。

【0031】

入力電圧回路１０４で受け取られる各入力チャネルに対して、選択回路１０２は、計画された電圧範囲を選択するための範囲選択ピンと、入力ピンの各差動ペアに対する閾値を選択するための閾値選択ピンとを含む、付加的選択ピンに結合される。２つの範囲選択ピンＲＡＮＧＥ＿ＳＥＬ＿１、ＲＡＮＧＥ＿ＳＥＬ＿２、及び２つの閾値選択ピンＴＨ＿ＳＥＬ＿１、ＴＨ＿ＳＥＬ＿２がこの例示の実施形態において示されているが、選択ピンの実際の数は、提供されるべき選択肢の数に依存する。前述のように、一実施形態において、電圧範囲は、典型的に２４Ｖ、４８Ｖ、１１０Ｖ、及び２２０Ｖを含む。２つの選択ピンＲＡＮＧＥ＿ＳＥＬ＿１及びＲＡＮＧＥ＿ＳＥＬ＿２に対して４つの個別の設定が利用可能である。各選択に関連する値の一例が、表１に示されている。

【表1】

【0032】

同様に、２つの閾値選択ピンＴＨ＿ＳＥＬ＿１及びＴＨ＿ＳＥＬ＿２が、バイナリ／デジタル入力モジュール１００Ａによって監視されるべき閾値に対する４つの選択可能な値を提供し得る。閾値は、所望の入力電圧のパーセンテージとして表され得る。割り当てられた閾値の一例が表２に示されている。

【表2】

【0033】

概して、選択回路１０２は、２つの個別のルートを介して、任意の選択、例えば、入力タイプ選択、出力タイプ選択、及び各差動入力ペアに対する選択された入力範囲、及び閾値選択を受け取り得る。一実施形態において、選択回路１０２は、入力タイプ選択ピンＩＮ＿ＴＹＰＥ＿ＳＥＬ、出力タイプ選択ピンＯＵＴ＿ＴＹＰＥ＿ＳＥＬ、及び対応する範囲選択ピンＲＡＮＧＥ＿ＳＥＬ＿１、ＲＡＮＧＥ＿ＳＥＬ＿２及び閾値選択ピンＴＨ＿ＳＥＬ＿１、ＴＨ＿ＳＥＬ＿２を用いて、入力タイプ選択、出力タイプ選択、入力範囲選択、及び閾値選択を受け取る。一実施形態において、選択回路１０２は、入力タイプ選択、出力タイプ選択、入力範囲選択、及び閾値選択を、入力タイプ選択レジスタ、出力タイプ選択レジスタ、対応する範囲選択レジスタ、及び対応する閾値選択レジスタから受け取り、これらレジスタはまとめて選択レジスタと称される。選択レジスタは、マイクロプロセッサ１２０によって、デジタルインタフェースＤＩＧＴＬ＿Ｉ／Ｏ及びロジック回路１１６Ａ、１１６Ｂを介して書き込まれ得る。一実施形態において、選択回路に電圧範囲が提供されていないとき、即ち、選択レジスタが書き込まれておらず、選択ピンが浮遊のままにされているとき、範囲は入力電圧回路１０４によって自動的に選択され得る。ＩＮ＿ＴＹＰＥ＿ＳＥＬピン及びＯＵＴ＿ＴＹＰＥ＿ＳＥＬピンが浮遊のままにされ、これらのピンに対してプログラミングが提供されていない場合、一実施形態におけるデフォルト値はＡＣ／ＤＣ入力及びバイナリ出力に対するものである。選択ピンが設定されるか又は選択レジスタが書き込まれると、選択回路１０２は、選択された範囲及び入力タイプを入力電圧回路１０４に提供し、出力タイプ及び選択された範囲に対応するそれぞれのスケーリングされた閾値電圧、及び比較器回路１０６における対応する比較器に対する閾値を提供する。比較器回路１０６に選択回路１０２も結合される。

【0034】

比較器回路１０６は、入力のｘ個の差動ペアの各々に対して比較器を含み、入力切り替えネットワーク１２６及び閾値切り替え回路１２８も含み得る。バイナリ／デジタル入力モジュール１００Ａは、ツェナーダイオード及び光ダイオードではなく、比較器を用いるので、バイナリ／デジタル入力モジュール１００Ａは、消費する電流がはるかに小さく、例えば、チャネル毎に１００μＡ又はそれ以下である。比較器が入力電圧を受信し、出力を提供する方法は、バイナリ／デジタル入力モジュール１００Ａがバイナリ出力に対して構成されているか又はデジタル出力に対して構成されているかに応じて変化する。バイナリ／デジタル入力モジュール１００Ａがバイナリ出力に対して構成されている場合、入力切り替えネットワーク１２６及び閾値切り替え回路１２８はバイパスされ、比較器回路１０６の各比較器Ｃ１～Ｃｘは、入力電圧回路１０４からのスケーリングされた入力電圧、及び、選択回路１０２からそれぞれのスケーリングされた閾値電圧を受け取り、２つの電圧を比較するように結合される。各比較器Ｃ１～Ｃｘの出力値はバイナリ値である。入力電圧が選択された閾値を超えると、対応する比較器の出力値は、１つのバイナリ値（例えば、低又は高）から第２のバイナリ値（即ち、高又は低）に変化する。入力と比較器との間が１対１で対応しているとすると、全ての電圧入力ペアが同時にチェックされ得る。比較器からの出力値は、ロジック回路１１６Ａに送られ、ロジック回路１１６Ａは、比較器出力値を、データ分離回路１０８を介して、ロジック回路１１６Ｂに提供するように結合される。ロジック回路１１６Ｂから、出力値は、各々、対応する出力ピンＯＵＴ＿１～ＯＵＴ＿ｘ上に提供される。代替的又は付加的に、全ての比較器からの出力値は、要求に応じて、デジタルインタフェースＤＩＧＴＬ Ｉ／Ｏを介して提供され得、デジタルインタフェースＤＩＧＴＬ Ｉ／Ｏは、例えばＵＡＲＴ／Ｉ２Ｃ／ＳＰＩを用いて通信し得る。

【0035】

バイナリ／デジタル入力モジュール１００Ａがデジタル出力に対して構成されるとき、入力切り替えネットワーク１２６と閾値切り替え回路１２８が係合されて、複数の比較器が同時に単一の入力電圧に結合される。一方、複数の比較器の各々は、入力範囲に対して異なる閾値を受け取るように結合され、比較器のセットをアナログデジタルコンバータ（ＡＤＣ）に変える。各入力電圧はチェックされ得、デジタル値が提供されるが、入力ペアと比較器の間に、出力を提供する必要がある一対一の対応がなくなったため、入力電圧は逐次チェックされる。１つの例示の実施形態において、単一の入力チャネルが一度に８個の比較器に結合され、デジタルインタフェースＤＩＧＴＬ＿Ｉ／Ｏを介して、ホストマイクロプロセッサ１２０に８ビットの出力を提供する。

【0036】

ロジック回路１１６Ａは、比較器回路１０６とデータ分離回路１０８との間に結合される。同様に、ロジック回路１１６Ｂは、データ分離回路１０８と複数のピンとの間に結合され、複数のピンは、比較器出力ピンＯＵＴ＿１～ＯＵＴ＿ｘ、汎用入力ＧＰＩ＿１～ＧＰＩ＿ｘ、及びデジタルインタフェースＤＩＧＴＬ＿Ｉ／Ｏを含む。ロジック回路１１６Ａ、１１６Ｂの各々は、ハードウェアロジックゲート及びプログラマブルレジスタで構成される。プログラマブルレジスタは、例えば、入力タイプ選択、出力タイプ選択、入力電圧範囲、及びホストマイクロプロセッサ１２０等のマイクロコントローラからの閾値等の選択基準を、選択回路１０２に送るため、又は比較器回路１０６からの出力値又は診断テストの結果をマイクロコントローラに送り返すために用いられ得る。

【0037】

診断回路１１８は、それぞれのチャネル上の特定のエラー状態に各々関連するレジスタを含む。一実施形態において、付加的なレジスタにより、それぞれのチャネルを、各エラー状態に対して個別のレジスタに結合することができ、その結果、問題の箇所の識別をホストマイクロプロセッサに提供することができる。診断回路１１８はまた、それぞれの診断ピンの状態を変化させることによってレジスタにおける変化に応答するロジックゲートを含む。入力ピンの差動ペアＩＮ１＿Ｐ、ＩＮ１＿Ｎ～ＩＮｘ＿Ｐ、ＩＮｘ＿Ｎ上の入力電圧が、入力ピンのそのペアに対して選択されている電圧範囲を超えると、入力範囲外ピンＩＮＰ＿ＯＵＴ＿ＲＡＮＧＥによって第１の信号が提供される。これは、例えば、入力ピンの所与の差動ペアに対して、ユーザが４８Ｖの入力範囲を選択しているにもかかわらず、１１０Ｖ又は２２０Ｖの電圧をその差動ペアに対して接続した場合に起こり得る。これが発生すると、オーバーレンジ検出／保護回路１３０は、ピンの差動ペア上で受け取られた電圧を検出し、この電圧を選択回路１０２によって提供される選択された電圧と比較する。オーバーレンジ検出／保護回路１３０が、入力電圧が選択された電圧を超えたことを検出すると、オーバーレンジ検出／保護回路１３０は、関連するレジスタにエラー値を書き込む。診断回路１１８に関連するレジスタの１つに対する如何なる変化も、直ちにロジック回路１１６Ａ、データ分離回路１０８、及びロジック回路１１６Ｂを介して診断回路１１８に送られ、診断回路１１８は、ＩＮＰ＿ＯＵＴ＿ＲＡＮＧＥピン上に高値を設定する。所望に応じ、デジタルインタフェースピンＤＩＧＴＬ＿Ｉ／Ｏを用いて同じ情報が送られ得、問題が発生している入力ピンの差動ペアを識別し得る。典型的に、ＩＮＰ＿ＯＵＴ＿ＲＡＮＧＥピンは、ＬＥＤフラグ１２２の１つに結合され、その結果、現場の技術者が問題に対するアラートを迅速に受けることができ、一方、ホストマイクロコントローラ１２０は、その状況に対して他の措置を講じることができる。上述したように、入力電圧回路１０４はまた、付加的な電圧がチップの内部回路を損傷することを防ぐための措置を講じる。

【0038】

バイナリ／デジタル入力回路１００における電流センサ（特に図示されていない）が、障害状態を示すチップの状態監視領域１０１における電流消費を検出すると、接続エラーピンＣＯＮＮ＿ＥＲＲによって第２の信号が提供される。この状態は、例えば、２つのピンが誤ってともに短絡され、状態監視領域１０１内に電流が流れると発生し得る。この電流が検出されると、過電流の箇所を示すために、バイナリ／デジタル入力モジュール１００によって、関連するレジスタに値が書き込まれる。レジスタの値における変更が、ロジック回路１１６Ａ、１１６Ｂ及びデータ分離回路１０８を介して送られ、診断回路１１８に提供される。診断回路１１８において、状態における変化は、接続エラーピンＣＯＮＮ＿ＥＲＲを介して及び／又はデジタルインタフェースＤＩＧＴＬ＿Ｉ／Ｏを介してホストマイクロプロセッサ１２０に提供される。接続エラーピンＣＯＮＮ＿ＥＲＲはまた、入力極性保護回路１３２から入力を受け取り、負の入力ピンＩＮ１＿Ｎ～Ｉｎｘ＿Ｎのいずれかで正の電圧が受け取られたときアラートを提供するように結合され得る。

【0039】

第３の信号が、ユーザ又はホストマイクロプロセッサ１２０によって開始されるテストフェーズの間に提供され得、比較器回路１０６の状態を示す。テストフェーズが開始されると、診断回路１１８は、比較器回路１０６における各比較器Ｃ１～Ｃｘに対して、比較器が正常に機能しているか否かを判定するためのテストを開始する。診断回路１１８は、各比較器Ｃ１～Ｃｘに、比較器に値を変更させるように設計された信号を送る。即ち、所与の閾値電圧に対して、各比較器は、入力電圧が閾値電圧より小さい信号及び入力電圧が閾値電圧より大きい信号を提供される。テストは、回路全体が適切に動作していることを確実にするために、入力スイッチネットワーク１２６及び閾値スイッチネットワーク１２８を介する入力も含み得る。比較器状態ピンＣＯＭＰＣ＿ＯＮＤ上の第１の値は、比較器が適切に応答したことを示し、比較器状態ピンＣＯＭＰ＿ＣＯＮＤ上の第２の値は、１つ又は複数の比較器が適切に応答せず、損傷していると見なされることを示す。同じ情報が、デジタルインタフェースＤＩＧＴＬ＿Ｉ／Ｏ上にも提供され得る。

【0040】

図１Ｂは、図１の実施形態の簡略図を提供し、説明されるチップが他の回路及びデバイスに結合され得る１つの手法を図示する。この実施形態において、入力タイプ選択ピンＩＮ＿ＴＹＰＥ＿ＳＥＬ、範囲ピンＩＮ＿ＲＡＮＧＥ＿ＳＥＬ１、ＩＮ＿ＲＡＮＧＥ＿ＳＥＬ２、及び閾値選択ピンＩＮ＿ＴＨ＿ＳＥＬ１、ＩＮ＿ＴＨ＿ＳＥＬ２は、デュアルインラインパッケージ（ＤＩＰ）スイッチ１２４におけるスイッチに結合されている。電力出力ピンＰＷＲ＿ＩＳＯ、及び分離接地ピンＧＮＤ＿ＩＳＯを用いてＤＩＰスイッチ１２４に分離電力接続が提供され、その結果、選択ピンＩＮ＿ＴＹＰＥ＿ＳＥＬ、ＲＡＮＧ＿ＳＥＬ＿１、ＲＡＮＧ＿ＳＥＬ＿２、ＴＨ＿ＳＥＬ１及びＴＨ＿ＳＥＬ２、並びにピンとして利用可能であればＯＵＴ＿ＴＹＰＥ＿ＳＥＬの各々が、電力出力ピンＰＷＲ＿ＩＳＯによって提供される上側電圧レールか又はＧＮＤ＿ＩＳＯによって提供される下側電圧レールのいずれかに結合され得、選択回路１０２内にバイナリ入力を提供する。これらのバイナリ入力を用いることによって、ユーザが、各入力チャネルに対する予期される電圧範囲及び閾値の設定を迅速に、即ち、より少ないスイッチの位置を変更することによって、変更することができる。

【0041】

バイナリ／デジタル入力モジュール１００Ｂのホスト側領域１０３上で、出力ピンＯＵＴ＿１～ＯＵＴ＿ｘ、汎用入力ピンＧＰＩ＿１～ＧＰＩ＿ｘ、デジタルインタフェースピンＤＩＧＴＬ＿Ｉ／Ｏ、及び診断ピンＩＮＰ＿ＯＵＴ＿ＲＡＮＧＥ、ＣＯＮＮ＿ＥＲＲ、ＣＯＭＰ＿ＣＯＮＤは、それぞれホストマイクロプロセッサ１２０に結合される。ＥＮＡＢＬＥピンは、図示されるようにホストマイクロプロセッサ１２０に結合され得るか、又はＥＮＡＢＬＥピンは、必要なときのみ回路をイネーブルするように、現場の技術者によってオンにされ得るスイッチに結合され得る。ホストマイクロプロセッサ１２０は、出力ピンＯＵＴ＿１～ＯＵＴ＿ｘ上か又はデジタルインタフェースピンＤＩＧＴＬ＿Ｉ／Ｏ上のいずれかに提供される情報を用いて、監視下のシステムに関する決定を行う。また、ＬＥＤフラグ１２２が、３つの診断ピンＩＮＰ＿ＯＵＴ＿ＲＡＮＧＥ、ＣＯＮＮ＿ＥＲＲ、ＣＯＭＰ＿ＣＯＮＤに結合され得、システムが適切に動作しているか又はエラー状態が存在しているかを示す視覚的表示を提供する。一実施形態において、ＬＥＤフラグ１２２は、例えば、アラーム等の聴覚的信号によって置き換えられ得る。汎用出力ピンＧＰＯ＿１～ＧＰＯ＿ｘがセンサ（特に図示されていない）に関連するスイッチに結合される場合、ホストマイクロプロセッサ１２０はまた、汎用入力ピンＧＰＩ＿１～ＧＰＩ＿ｘを用いてバイナリ信号を送ることによって、これらのスイッチを変更し得る。これらのバイナリ信号は、データ分離回路１０８及びロジック回路１１６Ａ及び１１６Ｂを介して送られ、汎用出力ピンＧＰＯ＿１～ＧＰＯ＿ｘに提供される。

【0042】

説明されるバイナリ／デジタル入力モジュールは、これまで入力モジュールにおいて顧客に対して利用可能ではなかった柔軟性及び保護を提供する。入力電圧、閾値、及び受け入れ電圧のタイプを含む入力に対する変更が、幾つかのスイッチを変更するだけで、又は適切なレジスタをプログラミングするだけで利用可能となる。ユーザにとって操作が大幅に簡素化されるだけでなく、誤った電圧のブロック及び誤接続の通知の提供を含む保護が提供される。また、バイナリ／デジタル入力モジュール自体にエラーがないかをチェックし、要求に応じて報告する機能も提供される。

【0043】

バイナリ／デジタル入力モジュール１００Ａを、ユーザに対して大きな柔軟性を提供するものとして説明してきた。説明されたバイナリ／デジタル入力モジュールの実施形態が、必ずしも、説明された実施形態の範囲に含まれる柔軟性の全ての可能な要素を含む必要はない。むしろ、バイナリ出力又はデジタル出力のいずれかに対して構成され得る単一のチップを提供するのではなく、或る実施形態が、バイナリ出力のみに対するプリセット構成又はデジタル出力のみに対するプリセット構成を備えて提供され得る。一実施形態において、例えば、電圧範囲、閾値、入力信号タイプ、出力信号タイプ等の選択可能な特性の各々をプログラミングするための入力が、デジタルインタフェースに対する能力を持たないピンのみを介して提供される。一実施形態において、選択可能な特性の各々をプログラミングするための入力がデジタルインタフェースのみを介して提供され、これらの要素に対してピンが提供されていない。一実施形態において、入力電圧タイプは、ＤＣオンリーとして或いはＡＣ／ＤＣとして固定されている。説明された改善の任意の組み合わせが、説明された実施形態の範囲内で考慮されるべきである。

【0044】

特許請求の範囲内で、説明した実施形態における変更が可能であり、他の実施形態が可能である。

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図4】