特許7568711 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ソウル　バイオシス　カンパニー　リミテッドの特許一覧

特許7568711発光ダイオードディスプレイパネル

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3A
3B
3C
3D
4A
4B
5A
5B
6A
6B
6C
7A
7B
8A
8B
9A
9B
10A
10B
11A
11B
12A
12B
12C
13A
13B
13C
14A
14B
15A
15B
16A
16B
17A
17B
18A
18B
18C
19A
19B
20A
20B
21A
21B
22A
22B
22C
22D
23A
23B
23C
23D
24A
24B
25A
25B
26A
26B
26C
27A
27B
27C
28A
28B
29A
29B
29C
30A
30B
30C
31A
31B
31C
32A
32B
33A
33B
33C
34A
34B
34C
35A
35B
35C
35D
36A
36B
36C
37
38

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】発光ダイオードディスプレイパネル

(51)【国際特許分類】

G09F 9/33 20060101AFI20241008BHJP

G09F 9/30 20060101ALI20241008BHJP

G09F 9/46 20060101ALI20241008BHJP

H01L 33/00 20100101ALI20241008BHJP

H01L 33/54 20100101ALI20241008BHJP

H01L 33/62 20100101ALI20241008BHJP

【ＦＩ】

G09F9/33

G09F9/30 338

G09F9/30 348A

G09F9/46 Z

H01L33/00 L

H01L33/54

H01L33/62

【請求項の数】 8

(21)【出願番号】P 2022506893

(86)(22)【出願日】2020-08-04

(65)【公表番号】

(43)【公表日】2022-10-14

(86)【国際出願番号】 KR2020010276

(87)【国際公開番号】W WO2021025436

(87)【国際公開日】2021-02-11

【審査請求日】2023-08-01

(31)【優先権主張番号】62/883,773

(32)【優先日】2019-08-07

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】16/943,373

(32)【優先日】2020-07-30

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】506029004

【氏名又は名称】ソウルバイオシスカンパニーリミテッド

【氏名又は名称原語表記】ＳＥＯＵＬＶＩＯＳＹＳＣＯ．，ＬＴＤ．

【住所又は居所原語表記】６５－１６，Ｓａｎｄａｎ－ｒｏ１６３Ｂｅｏｎ－ｇｉｌ，Ｄａｎｗｏｎ－ｇｕ，Ａｎｓａｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，ＲｅｐｕｂｌｉｃｏｆＫｏｒｅａ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】弁理士法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】チェ，ジョンヒョン

(72)【発明者】

【氏名】イ，ソングン

(72)【発明者】

【氏名】ジャン，ソンギュ

【審査官】石本努

(56)【参考文献】

【文献】米国特許出願公開第２０１９／０１６５０３７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／０１８９６８１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／０１９８４８５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１９／０１６５２０７（ＵＳ，Ａ１）

【文献】特開２０１５－０１２２４４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１８９５９６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１６／０３３６４８２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ９／３０－９／４６

Ｈ０１Ｌ３３／００

３３／４８－３３／６４

(57)【特許請求の範囲】

【請求項1】

上面にパッドを有する回路基板と、
前記回路基板上に整列された複数のピクセル領域と、を含み、
前記ピクセル領域のそれぞれは、
前記回路基板上に配置された第１発光ダイオード（ＬＥＤ）積層と、
前記第１ＬＥＤ積層と前記回路基板間に配置された第１ボンディング層と、
前記第１ＬＥＤ積層上に配置された第２ＬＥＤ積層と、
前記第２ＬＥＤ積層上に配置された第３ＬＥＤ積層と、
前記第１ＬＥＤ積層と電気的に接続された第１貫通ビアと、
前記第２ＬＥＤ積層と電気的に接続された第２貫通ビアと、
前記第３ＬＥＤ積層と電気的に接続された第３貫通ビアと、
前記第１ＬＥＤ積層の第２導電型半導体層にオーミック接触する第１透明電極と、
前記第２ＬＥＤ積層の第２導電型半導体層にオーミック接触する第２透明電極と、
前記第３ＬＥＤ積層の第２導電型半導体層にオーミック接触する第３透明電極と、を含み、
前記第１貫通ビアは、前記回路基板の上のパッドに電気的に接続されるディスプレイパネル。

【請求項2】

前記第１ＬＥＤ積層と前記回路基板間に配置された反射層をさらに含む、請求項１に記載のディスプレイパネル。

【請求項3】

前記反射層は、前記パッドから離隔され、前記第１ＬＥＤ積層下部において前記回路基板上のパッドで囲まれた領域内に位置する、請求項２に記載のディスプレイパネル。

【請求項4】

前記第１ＬＥＤ積層と前記第２ＬＥＤ積層間に配置された第２ボンディング層と、
前記第２ＬＥＤ積層と前記第３ＬＥＤ積層間に配置された第３ボンディング層と、をさらに含む、
請求項１に記載のディスプレイパネル。

【請求項5】

前記第１ＬＥＤ積層上に配置された第１接続パッドをさらに含み、
前記第１接続パッドは、前記第１貫通ビアの一つを前記第１ＬＥＤ積層の第１導電型半導体層に電気的に連結する、請求項１に記載のディスプレイパネル。

【請求項6】

前記第１ＬＥＤ積層と前記第２ＬＥＤ積層間に配置された下部絶縁層と、
前記第２ＬＥＤ積層と前記第３ＬＥＤ積層間に配置された中間絶縁層と、
前記第３ＬＥＤ積層上に配置された上部絶縁層と、をさらに含み、
前記下部絶縁層、中間絶縁層および上部絶縁層は、それぞれ第１ＬＥＤ積層、第２ＬＥＤ積層および第３ＬＥＤ積層の上部領域内に配置される、請求項１に記載のディスプレイパネル。

【請求項7】

前記第１ＬＥＤ積層、第２ＬＥＤ積層、および第３ＬＥＤ積層は独立して駆動し、
前記第１ＬＥＤ積層で生成された光は、前記第２ＬＥＤ積層および前記第３ＬＥＤ積層を透過して外部に放出され、
前記第２ＬＥＤ積層で生成された光は、前記第３ＬＥＤ積層を透過して外部に放出される、請求項１に記載のディスプレイパネル。

【請求項8】

前記複数のピクセル領域の間に配置された光吸収層と、をさらに含み、
前記複数のピクセルが前記光吸収層によって覆われているとき、前記光吸収層によって覆われていないときよりもコントラストが高い、
請求項１に記載のディスプレイパネル。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、発光ダイオードディスプレイパネル及びそれを有するディスプレイ装置に関するものである。

【背景技術】

【0002】

発光ダイオード（ＬＥＤ：ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）は、無機光源であり、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという長所があるため、既存の光源を速い速度で置き換えている。

【0003】

一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されて来た。しかし、近年、発光ダイオードを用いて直接イメージを具現するＬＥＤディスプレイが開発されている。

【0004】

ディスプレイ装置は、一般的に、青色、緑色および赤色の混合色を用いて多様な色を具現する。ディスプレイ装置は、多様なイメージを具現するために複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが具現される。

【0005】

ＬＥＤは、その材料によって多様な色の光を放出することができ、青色、緑色および赤色を放出する個別ＬＥＤチップを二次元平面上に配列してディスプレイ装置を提供できる。

【0006】

従来の大型電光板に使用されるＬＥＤは、パッケージに製作した後に発光ダイオードパッケージがピクセル単位で整列されるため、個別パッケージを回路基板に実装していた。しかし、スマートウォッチや携帯電話、又はＶＲヘッドセットやＡＲメガネ等の小型電子製品のディスプレイやＴＶ等のディスプレイは、鮮明な画質を具現するために、従来のＬＥＤパッケージよりもさらに小さいマイクロＬＥＤが実装される必要がある。

【0007】

小さいＬＥＤは、ハンドリングが難しいため、回路基板上に個別的に実装することが困難である。そのため、基板上に成長した半導体層を用いて複数のＬＥＤを形成し、これらをピクセル間隔に合わせてディスプレイ回路基板上に集団で転写する方法が研究されている。ところが、複数のＬＥＤを集団で転写する間、一部のＬＥＤに不良が発生する場合がある。特に、ディスプレイ回路基板とＬＥＤを支持する支持基板間の熱膨張係数の違いによって、転写されるＬＥＤの一部がディスプレイ回路基板上のパッドに電気的に連結されない場合がある。この場合、不良ＬＥＤを個別的に良好なＬＥＤに替える必要があるが、ＬＥＤが小さいため不良ＬＥＤを替えることは極めて困難である。よって、ＬＥＤを回路基板上のパッドに電気的に安定して連結できる新たな構造のディスプレイ装置が要求されている。

【0008】

一方、サブピクセルを二次元平面上に配列するため、青色、緑色および赤色サブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内にサブピクセルを配列するためには、各ＬＥＤチップの面積を減らす必要がある。しかし、ＬＥＤチップの大きさを減少させることは、ＬＥＤチップの実装を困難にし、さらに、発光面積の減少を招く。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本開示が解決しようとする課題は、ディスプレイのための多数のＬＥＤと回路基板のパッド間の信頼性のある電気的連結を提供することである。

【0010】

本開示が解決しようとするまた別の課題は、ＬＥＤを回路基板に転写する必要のないＬＥＤディスプレイパネル及びそれを有するディスプレイ装置を提供することである。

【0011】

本開示が解決しようとするまた別の課題は、制限されたピクセル面積内で各サブピクセルの面積を増やすことのできるＬＥＤディスプレイパネル及びそれを有するディスプレイ装置の製造方法を提供することである。

【課題を解決するための手段】

【0012】

本開示の一実施形態にかかるディスプレイパネルは、上面にパッドを有する回路基板と、前記回路基板上に整列された複数のピクセル領域と、を含み、前記ピクセル領域のそれぞれは、前記回路基板上に配置された第１発光ダイオード（ＬＥＤ）積層と、前記第１ＬＥＤ積層と前記回路基板間に配置された第１ボンディング層と、前記第１ＬＥＤ積層上に配置された第２ＬＥＤ積層と、前記第２ＬＥＤ積層上に配置された第３ＬＥＤ積層と、前記第１ＬＥＤ積層および第１ボンディング層を貫通する第１貫通ビアと、前記第２ＬＥＤ積層を貫通する第２貫通ビアと、前記第３ＬＥＤ積層を貫通する第３貫通ビアと、を含み、前記第１貫通ビアは、前記第１ＬＥＤ積層および第１ボンディング層を貫通すると共に、前記回路基板の上のパッドに接続される。

【0013】

本開示の一実施形態にかかるディスプレイ装置は、前記ディスプレイパネルを含む。

【図面の簡単な説明】

【0014】

【図1】本開示の実施形態にかかるディスプレイ装置を説明するための概略的な斜視図である。

【図2】本開示の一実施形態にかかるディスプレイパネルを説明するための概略的な平面図である。

【図3A】本開示の一実施形態にかかるディスプレイパネルの一部の領域を拡大して示した概略的な平面図である。

【図3B】図３Ａの切り取り線Ａ－Ａ’に沿って切り取った概略的な断面図である。

【図3C】図３Ａの切り取り線Ｂ－Ｂ’に沿って切り取った概略的な断面図である。

【図3D】図３Ａの切り取り線Ｃ－Ｃ’に沿って切り取った概略的な断面図である。

【図4A】本開示の一実施形態にかかるディスプレイパネルの製造方法を説明するための概略的な斜視図である。

【図4B】本開示のまた別の実施形態に係るディスプレイパネルの製造方法を説明するための概略的な斜視図である。

【図5A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図5B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図6A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図6B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図6C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図7A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図7B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図8A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図8B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図9A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図9B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図10A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図10B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図11A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図11B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図12A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図12B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図12C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図13A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図13B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図13C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図14A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図14B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図15A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図15B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図16A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図16B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図17A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図17B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図18A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図18B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図18C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図19A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図19B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図20A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図20B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図21A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図21B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図22A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図22B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図22C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図22D】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図23A】本開示のまた別の実施形態に係るディスプレイパネルの一部の領域を拡大して示した概略的な平面図である。

【図23B】図２３Ａの切り取り線Ｄ－Ｄ’に沿って切り取った概略的な断面図である。

【図23C】図３Ａの切り取り線Ｅ－Ｅ’に沿って切り取った概略的な断面図である。

【図23D】図３Ａの切り取り線Ｆ－Ｆ’に沿って切り取った概略的な断面図である。

【図24A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図24B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図25A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図25B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図26A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図26B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図26C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図27A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図27B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図27C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図28A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図28B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図29A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図29B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図29C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図30A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図30B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図30C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図31A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図31B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図31C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図32A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図32B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図33A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図33B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図33C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図34A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図34B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図34C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図35A】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図である。

【図35B】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図35C】本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図35D】本開示のまた別の実施形態に係るディスプレイパネルの製造方法を説明するための概略的な断面図である。

【図36A】本開示のまた別の実施形態に係るディスプレイパネルの一部の領域を拡大して示した概略的な断面図である。

【図36B】本開示のまた別の実施形態に係るディスプレイパネルの一部の領域を拡大して示した概略的な断面図である。

【図36C】本開示のまた別の実施形態に係るディスプレイパネルの一部の領域を拡大して示した概略的な断面図である。

【図37】本開示のまた別の実施形態に係るディスプレイパネルの一部の領域を拡大して示した概略的な断面図である。

【図38】本開示のまた別の実施形態に係るディスプレイパネルの一部の領域を拡大して示した概略的な断面図である。

【発明を実施するための形態】

【0015】

以下、添付の図面を参照して本開示の実施形態を詳しく説明する。次に紹介する実施形態は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施形態に限定されるのではなく、他の形態に具現化することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素間にまた別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。

【0016】

本開示の一実施形態に係るディスプレイパネルは、上面にパッドを有する回路基板；および前記回路基板上に整列された複数のピクセル領域を含み、前記ピクセル領域のそれぞれは、前記回路基板上に配置された第１ＬＥＤ積層と、前記第１ＬＥＤ積層と前記回路基板間に配置された第１ボンディング層と、前記第１ＬＥＤ積層上に配置された第２ＬＥＤ積層と、前記第２ＬＥＤ積層上に配置された第３ＬＥＤ積層と、前記第１ＬＥＤ積層および第１ボンディング層を貫通する第１貫通ビアと、前記第２ＬＥＤ積層を貫通する第２貫通ビアと、および前記第３ＬＥＤ積層を貫通する第３貫通ビアを含み、前記第１貫通ビアは前記第１ＬＥＤ積層および第１ボンディング層を貫通すると共に、前記回路基板の上のパッドに接続される。

【0017】

第１～第３ＬＥＤ積層を相互積層することにより、ピクセル面積を増やさずに各サブピクセルの発光面積を増やすことができる。

【0018】

また、第１貫通ビアが第１ＬＥＤ積層を貫通して回路基板上のパッドに接続されるため、第１貫通ビアを回路基板上で形成することができ、よって、バンプパッドのようなボンディングパッドを用いて発光素子を回路基板上に転写する必要がない。これにより、発光素子実装工程で発生する信頼性問題を解決することができる。

【0019】

前記ディスプレイパネルは、前記第１ＬＥＤ積層と前記回路基板間に配置された反射層をさらに含むことができる。前記反射層は、前記パッドから離隔することができ、さらに、前記第１ＬＥＤ積層下部において前記回路基板上のパッドに囲まれた領域内に位置することができる。

【0020】

さらに、前記ディスプレイパネルは、前記第１ＬＥＤ積層と前記第２ＬＥＤ積層間に配置された第２ボンディング層；および前記第２ＬＥＤ積層と前記第３ＬＥＤ積層間に配置された第３ボンディング層をさらに含み得、前記第２貫通ビアは前記第２ボンディング層を貫通し、前記第３貫通ビアは前記第３ボンディング層を貫通し得る。

【0021】

前記ディスプレイパネルは、前記第１ＬＥＤ積層と前記第２ＬＥＤ積層間に配置された第１接続パッドをさらに含むことができ、前記第１接続パッドの一つは、前記第１貫通ビアの一つを前記第１ＬＥＤ積層の第１導電型半導体層に電気的に連結し、前記第１接続パッドの他の一つは、前記第１貫通ビアの他の一つを前記第１ＬＥＤ積層の第２導電型半導体層に電気的に連結できる。

【0022】

前記ディスプレイパネルはまた、前記第１ＬＥＤ積層の第１導電型半導体層にオーミック接触する第１オーミック電極をさらに含むことができ、前記第１接続パッドの一つは、前記第１オーミック電極を通じて前記第１ＬＥＤ積層の第１導電型半導体層に電気的に接続できる。

【0023】

一実施形態において、前記ディスプレイパネルは、前記第１ＬＥＤ積層と前記第２ＬＥＤ積層間において前記第１ＬＥＤ積層の第２導電型半導体層にオーミック接触する第１透明電極をさらに含むことができ、前記第１接続パッドの他の一つは、前記第１透明電極を通じて前記第１ＬＥＤ積層の第２導電型半導体層に電気的に接続できる。

【0024】

別の実施形態において、前記ディスプレイパネルは、前記第１ＬＥＤ積層と前記回路基板間で前記第１ＬＥＤ積層の第２導電型半導体層にオーミック接触する下部電極をさらに含み得、前記第１接続パッドの他の一つは、前記下部電極を通じて前記第１ＬＥＤ積層の第２導電型半導体層に電気的に接続できる。

【0025】

前記下部電極は、反射層を含むことができる。

【0026】

さらに、前記第１貫通ビアは、前記第１ＬＥＤ積層を貫通して前記下部電極に電気的に接続された第１貫通ビアを含むことができ、前記第１接続パッドの他の一つは、前記下部電極に電気的に接続された第１貫通ビアに接続できる。

【0027】

一方、前記ディスプレイパネルは、前記第２ＬＥＤ積層と前記第３ＬＥＤ積層間に配置された第２接続パッドをさらに含むことができ、前記第２接続パッドの一つは、前記第２貫通ビアの一つを前記第２ＬＥＤ積層の第１導電型半導体層に電気的に連結し、前記第２接続パッドの他の一つは、前記第２貫通ビアの他の一つを前記第２ＬＥＤ積層の第２導電型半導体層に電気的に連結できる。

【0028】

前記ディスプレイパネルはまた、前記第２ＬＥＤ積層の第１導電型半導体層にオーミック接触する第２オーミック電極をさらに含むことができ、前記第２接続パッドの一つは、前記第２オーミック電極を通じて前記第２ＬＥＤ積層の第１導電型半導体層に電気的に接続できる。

【0029】

前記ディスプレイパネルは、前記第２ＬＥＤ積層の第２導電型半導体層にオーミック接触する第２透明電極をさらに含むことができ、前記第２接続パッドの他の一つは、前記第２透明電極を通じて前記第２ＬＥＤ積層の第２導電型半導体層に電気的に接続できる。

【0030】

一実施形態において、前記第２透明電極は前記第２ＬＥＤ積層と第３ＬＥＤ積層間に配置できる。

【0031】

別の実施形態において、前記第２透明電極は前記第１ＬＥＤ積層と第２ＬＥＤ積層間に配置でき、前記第２貫通ビアは前記第２ＬＥＤ積層を貫通して前記第２透明電極に電気的に接続された第２貫通ビアを含み、前記第２接続パッドの他の一つは、前記第２透明電極に電気的に接続された第２貫通ビアに接続できる。

【0032】

前記ディスプレイパネルは、前記第３ＬＥＤ積層上に配置された第３接続パッドをさらに含むことができ、前記第３接続パッドの一つは、前記第３貫通ビアの一つを前記第３ＬＥＤ積層の第１導電型半導体層に電気的に連結し、前記第３接続パッドの他の一つは、前記第３貫通ビアの他の一つを前記第３ＬＥＤ積層の第２導電型半導体層に電気的に連結できる。

【0033】

前記ディスプレイパネルは、前記第３ＬＥＤ積層の第１導電型半導体層にオーミック接触する第３オーミック電極をさらに含むことができ、前記第３接続パッドの一つは、前記第３オーミック電極を通じて前記第３ＬＥＤ積層の第１導電型半導体層に電気的に接続できる。

【0034】

前記ディスプレイパネルは、前記第３ＬＥＤ積層の第２導電型半導体層にオーミック接触する第３透明電極をさらに含むことができ、前記第３接続パッドの他の一つは、前記第３透明電極を通じて前記第３ＬＥＤ積層の第２導電型半導体層に電気的に接続できる。

【0035】

一実施形態において、前記第３透明電極は前記第３ＬＥＤ積層上に配置することができる。

【0036】

別の実施形態において、前記第３透明電極は前記第２ＬＥＤ積層と第３ＬＥＤ積層間に配置することができ、前記第３貫通ビアは前記第３ＬＥＤ積層を貫通して前記第３透明電極に電気的に接続された第３貫通ビアを含み、前記第３接続パッドの他の一つは、前記第３透明電極に電気的に接続された第３貫通ビアに接続できる。

【0037】

前記ディスプレイパネルは、前記第１ＬＥＤ積層と前記第２ＬＥＤ積層間に配置された下部絶縁層；前記第２ＬＥＤ積層と前記第３ＬＥＤ積層間に配置された中間絶縁層；および前記第３ＬＥＤ積層上に配置された上部絶縁層をさらに含むことができ、前記下部絶縁層、中間絶縁層および上部絶縁層は、それぞれ第１ＬＥＤ積層、第２ＬＥＤ積層および第３ＬＥＤ積層の上部領域内に配置することができる。

【0038】

前記第１～第３ＬＥＤ積層は、独立して駆動することができ、前記第１ＬＥＤ積層で生成された光は、前記第２ＬＥＤ積層および前記第３ＬＥＤ積層を透過して外部に放出され、前記第２ＬＥＤ積層で生成された光は、前記第３ＬＥＤ積層を透過して外部に放出することができる。

【0039】

一実施形態において、前記回路基板は、アクティブマトリックス駆動のためのアクティブ回路を含むことができる。

【0040】

本開示の一実施形態に係るディスプレイ装置は、ディスプレイパネルを含むが、前記ディスプレイパネルは上で説明したディスプレイパネルである。

【0041】

以下、図面を参照して本開示の実施形態について具体的に説明する。

【0042】

図１は、本開示の実施形態に係るディスプレイ装置を説明するための概略的な斜視図である。

【0043】

本開示の発光素子は、特別限定されるのではないが、特に、スマートウォッチ１０００ａ、ＶＲヘッドセット１０００ｂのようなＶＲディスプレイ装置、又は拡張現実眼鏡１０００ｃのようなＡＲディスプレイ装置内に使用される。特に、ＡＲディスプレイ装置はピクセル間隔が約１０ｕｍ以下であり非常に狭く、本開示の発光素子はこのような狭いピッチのピクセルを有するディスプレイ装置で発生する問題の解決に適している。しかし、本開示の発光素子が狭いピッチのピクセルを有するディスプレイ装置に限定されるのではなく、相対的により広いピッチのピクセルを有するディスプレイ装置にも適用できる。

【0044】

一方、ディスプレイ装置内にはイメージを具現するためのディスプレイパネルが実装される。図２は、本開示の一実施形態に係るディスプレイパネル１０００を説明するための概略的な平面図であり、図３Ａは、本開示の一実施形態に係るディスプレイパネル１０００を説明するために図２の点線で表した２つのピクセル領域を拡大して示した平面図であり、図３Ｂ、図３Ｃおよび図３Ｄは、それぞれ図３Ａの切り取り線Ａ－Ａ’、Ｂ－Ｂ’、およびＣ－Ｃ’に沿って切り取った断面図である。

【0045】

先ず、図２を参照すると、ディスプレイパネル１０００は回路基板１１および複数のピクセル領域ＰＡを含む。各ピクセル領域ＰＡに発光素子１００が配置される。

【0046】

回路基板１１は、パッシブマトリックス駆動またはアクティブマトリックス駆動のための回路を含むことができる。一実施形態において、回路基板１１は内部に配線および抵抗を含むことができる。別の実施形態において、回路基板１１は、配線、トランジスタおよびキャパシタを含むことができる。特に、本実施形態において、回路基板１１は、アクティブマトリックス駆動のためにトランジスタのようなアクティブ回路を含むことができる。

【0047】

回路基板１１はまた、内部に配置された回路に電気的接続を許容するためのパッド１１ａ，１１ｂ，１１ｃ，１１ｄを上面に有することができる。それぞれの発光素子１００がパッド１１ａ，１１ｂ，１１ｃ，１１ｄを通じて回路基板１１に電気的に接続される。

【0048】

本実施形態において、ピクセル領域ＰＡ、つまり、発光素子１００間の間隔は、発光素子一つの幅より小さくてもよい。特に、発光素子１００間の間隔は、発光素子の幅の１／２よりも小さくてもよい。例えば、発光素子１００の幅が７ｕｍ以下になり得、発光素子１００間の間隔は３ｕｍ以下であってもよい。

【0049】

図３Ａ、図３Ｂ、図３Ｃおよび図３Ｄを参照すると、ディスプレイパネル１０００は回路基板１１上に配置された発光素子１００を含み、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３、第３ＬＥＤ積層４３、第１透明電極２５、第２透明電極３５、第３透明電極４５、第１オーミック電極１２３、第２オーミック電極１３３、第３オーミック電極１４３、第１ボンディング層２０、第２ボンディング層３０、第３ボンディング層４０、下部絶縁層１２５、中間絶縁層１３５、上部絶縁層１４５、第１側壁絶縁層１２７、第２側壁絶縁層１３７、第３側壁絶縁層１４７、第１貫通ビア１２９、第２貫通ビア１３９、第３貫通ビア１４９、第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄ、第２接続パッド１４１ａ，１４１ｂ，１４１ｃ、第３接続パッド１５１ａ，１５１ｂを含むことができる。

【0050】

回路基板１１は、上で説明した通り、アクティブ又はパッシブ回路を含み、上面にパッド１１ａ，１１ｂ，１１ｃ，１１ｄを含むことができる。各発光素子１００の下部領域内に少なくとも４つのパッド１１ａ，１１ｂ，１１ｃ，１１ｄが配置され得る。ここで、第１パッド１１ａは、第１～第３ＬＥＤ積層２３，３３，４３に電気的に接続される共通パッドであり、第２パッド１１ｂは第３ＬＥＤ積層４３に、第３パッド１１ｃは第２ＬＥＤ積層３３に、第４のパッド１１ｄは第１ＬＥＤ積層２３に電気的に接続される個別パッドである。共通パッド１１ａと個別パッド１１ｂ，１１ｃ，１１ｄを用いて第１～第３ＬＥＤ積層２３，３３，４３を独立的に駆動できる。一実施形態において、第１パッド１１ａは、共通パッドとして第１～第３ＬＥＤ積層２３，３３，４３の第１導電型半導体層に電気的に共通接続され、第２～第４のパッド１１ｂ，１１ｃ，１１ｄは、第１～第３ＬＥＤ積層２３，３３，４３の第２導電型半導体層に個別的且つ電気的に接続できる。別の実施形態において、第１パッド１１ａは共通パッドとして第１～第３ＬＥＤ積層２３，３３，４３の第２導電型半導体層に電気的に共通接続され、第２～第４のパッド１１ｂ，１１ｃ，１１ｄは第１～第３ＬＥＤ積層２３，３３，４３の第１導電型半導体層に個別的且つ電気的に接続され得る。以下では、第１パッド１１ａが第１～第３ＬＥＤ積層２３，３３，４３の第１導電型半導体層に共通接続されたことを例に挙げて説明するが、当業者であれば第１パッド１１ａが第１～第３ＬＥＤ積層２３，３３，４３の第２導電型半導体層に共通接続され得ることを理解できるはずである。

【0051】

さらに、回路基板１１は、発光素子１００と回路基板１１間の領域に反射層１３をさらに含むことができる。反射層１３は、Ａｌ，Ａｇ，又はＡｕ等の反射金属層を含むことができるが、これに限定されるのではなく、例えば、分布ブラッグ反射器を含むこともできる。一実施形態において、反射層１３は第１ＬＥＤ積層２３下部においてパッド１１ａ，１１ｂ，１１ｃ，１１ｄで囲まれた領域内に位置できる。

【0052】

発光素子１００は、ピクセル領域ＰＡ内に配置される。一方、本開示の実施形態において、第１～第３ＬＥＤ積層２３，３３，４３が垂直方向に積層される。各ＬＥＤ積層２３，３３，４３は互いに異なる成長基板上で成長したものだが、本開示の実施形態において成長基板は、最終発光素子１００に残留せず、全て除去される。よって、発光素子１００は成長基板を含まない。しかし、本開示が必ずしもこれに限定されるのではなく、少なくとも一つの成長基板が含まれてもよい。

【0053】

第１ＬＥＤ積層２３、第２ＬＥＤ積層３３及び第３ＬＥＤ積層４３は、それぞれ第１導電型半導体層２３ａ，３３ａ、又は４３ａ、第２導電型半導体層２３ｂ，３３ｂ，又は４３ｂ及びこれらの間に介在した活性層（図示せず）を含む。活性層は、特に多重量子井戸構造を有し得る。

【0054】

第１ＬＥＤ積層２３は回路基板１１上に配置され、第２ＬＥＤ積層３３は第１ＬＥＤ積層２３上に配置され、第３ＬＥＤ積層４３は第２ＬＥＤ積層３３上に配置される。第１～第３ＬＥＤ積層２３，３３，４３で生成された光は、最終的に第３ＬＥＤ積層４３を通じて外部に放出される。

【0055】

一実施形態において、第１～第３ＬＥＤ積層２３，３３，４３は、回路基板１１に近くなるほど長波長の光を放出し得る。例えば、第１ＬＥＤ積層２３は赤色光を発する無機発光ダイオードになり得、第２ＬＥＤ積層３３は緑色光を発する無機発光ダイオードで、第３ＬＥＤ積層４３は青色光を発する無機発光ダイオードであってもよい。第１ＬＥＤ積層２３は、ＡｌＧａＩｎＰ系列の井戸層を含み得、第２ＬＥＤ積層３３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含み得、第３ＬＥＤ積層４３はＡｌＧａＩｎＮ系列の井戸層を含み得る。

【0056】

別の実施形態において、第２ＬＥＤ積層３３が第３ＬＥＤ積層４３よりも短波長の光を放出する場合もある。例えば、第２ＬＥＤ積層３３は青色光を発する無機発光ダイオードになり得、第３ＬＥＤ積層４３は緑色光を発する無機発光ダイオードであってもよい。

【0057】

各ＬＥＤ積層２３，３３又は４３の第１導電型半導体層２３ａ，３３ａ，４３ａは、それぞれｎ型半導体層で、第２導電型半導体層２３ｂ，３３ｂ，４３ｂはｐ型半導体層であってもよい。本実施形態において、第１～第３ＬＥＤ積層２３，３３，４３の下面がｎ型半導体層であることを図示および説明するが、本開示が必ずしもこれに限定されるのではない。

【0058】

一方、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３は、貫通ホールを有してもよく、貫通ホール内に第１～第３貫通ビア１２９，１３９，１４９が形成され得る。第１～第３貫通ビア１２９，１３９，１４９は貫通ホール内でそれぞれ第１～第３側壁絶縁層１２７，１３７，１４７によってＬＥＤ積層２３，３３，４３から絶縁できる。

【0059】

本実施形態において、光抽出効率を向上させるために、第１～第３ＬＥＤ積層２３，３３，４３の表面がテクスチャリングされてもよい。特に、第１導電型半導体層２３ａ，３３ａ，４３ａの表面がテクスチャリングされることが望ましい。さらに、第１ＬＥＤ積層２３の光抽出向上のために、第２導電型半導体層２３ｂの表面もテクスチャリングされてもよい。

【0060】

本実施形態において、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３は重なり合い、また、大体似た大きさの発光面積を有し得る。さらに、各ＬＥＤ積層２３，３３，４３で、第１導電型半導体層２３ａ，３３ａ，４３ａは、それぞれ第２導電型半導体層２３ｂ，３３ｂ，４３ｂと大体同じ大きさの面積を有し得る。但し、第１～第３ＬＥＤ積層２３，３３，４３で、オーミック電極１２３，１３３，１４３を形成するために、第２導電型半導体層２３ｂ，３３ｂ，４３ｂの一部をエッチングして第１導電型半導体層２３ａ，３３ａ，４３ａを露出させることにより、第１導電型半導体層２３ａ，３３ａ，４３ａが第２導電型半導体層２３ｂ，３３ｂ，４３ｂよりも若干広い面積を有してもよい。

【0061】

第１透明電極２５は、第１ＬＥＤ積層２３と第２ＬＥＤ積層３３間に配置される。第１透明電極２５は、第１ＬＥＤ積層２３の第２導電型半導体層２３ｂにオーミック接触し、第１ＬＥＤ積層２３で生成された光を透過させる。第１透明電極２５は、酸化スズＳｎＯ２、酸化インジウムＩｎＯ２、酸化亜鉛ＺｎＯ、酸化インジウムスズＩＴＯ、酸化インジウム亜鉛ＩＺＯ、および酸化インジウムスズ亜鉛ＩＴＺＯのような透明酸化物層や金属層を用いて形成できる。

【0062】

一方、第２透明電極３５は、第２ＬＥＤ積層３３の第２導電型半導体層３３ｂにオーミック接触する。図示したように、第２透明電極３５は第２ＬＥＤ積層３３と第３ＬＥＤ積層４３間で第２ＬＥＤ積層３３の上面に接触できる。例えば、第２透明電極３５は赤色光および緑色光に透明な金属層または導電性酸化物層で形成できる。

【0063】

また、第３透明電極４５は、第３ＬＥＤ積層４３の第２導電型半導体層４３ｂにオーミック接触する。第３透明電極４５は、第２ＬＥＤ積層３３と第３ＬＥＤ積層４３間に位置し得、第３ＬＥＤ積層４３の上面に接触する。第３透明電極４５は、例えば、赤色光、緑色光および青色光に透明な金属層または導電性酸化物層で形成できる。第１透明電極２５、第２透明電極３５および第３透明電極４５は、各ＬＥＤ積層２３，３３，４３のｐ型半導体層にオーミック接触して残留分散を助けることができる。第２および第３透明電極３５，４５に使用される導電性酸化物層の例としては、ＳｎＯ２，ＩｎＯ２，ＩＴＯ，ＺｎＯ，ＩＺＯ，ＩＴＺＯ等を挙げることができる。

【0064】

第１オーミック電極１２３は、第１導電型半導体層２３ａにオーミック接触する。図３Ｂに示したように、第１オーミック電極１２３は第１透明電極２５および第２導電型半導体層２３ｂを通じて露出した第１導電型半導体層２３ａにオーミック接触することができる。第１オーミック電極１２３は、Ａｕを含有する合金、例えば、ＡｕＧｅ又はＡｕＴｅを含むことができる。

【0065】

第２オーミック電極１３３は、第１導電型半導体層３３ａにオーミック接触する。第２オーミック電極１３３は、第２透明電極３５および第２導電型半導体層３３ｂを通じて露出された第１導電型半導体層３３ａにオーミック接触できる。第２オーミック電極１３３は、Ｔｉ，Ｃｒ，Ｎｉ，Ａｌ等のオーミック金属を含み得る。

【0066】

第３オーミック電極１４３は、第１導電型半導体層４３ａにオーミック接触する。第３オーミック電極１４３は、第３透明電極４５および第２導電型半導体層４３ｂを通じて露出された第１導電型半導体層４３ａにオーミック接触し得る。第３オーミック電極１４３は、Ｔｉ，Ｃｒ，Ｎｉ，Ａｌ等のオーミック金属を含み得る。

【0067】

第１～第３オーミック電極１２３，１３３，１４３は、互いに垂直方向に重なるように配置されてもよい。これにより、第１～第３ＬＥＤ積層２３，３３，４３で生成された光が第１～第３オーミック電極１２３，１３３，１４３によって遮断されて損失することを減らすことができる。しかし、本開示がこれに限定されるのではなく、第１～第３オーミック電極１２３，１３３，１４３は互いに水平方向に離隔されてもよい。

【0068】

一方、第１～第３オーミック電極１２３，１３３，１４３は、共通パッド１１ａに電気的に接続され、よって、個別パッド１１ｂ，１１ｃ，１１ｄよりも共通パッド１１ａのさらに近くに配置できる。

【0069】

下部絶縁層１２５は、第１透明電極２５および第１オーミック電極１２３を覆うことができる。下部絶縁層１２５は、第１導電型半導体層２３ａ上部に位置し、第１導電型半導体層２３ａの側面および第２導電型半導体層２３ｂの側面を覆うことができる。一方、下部絶縁層１２５は第１オーミック電極１２３を露出させる開口部を有し得、また、第１透明電極２５を露出させる開口部を有することができる。

【0070】

中間絶縁層１３５は、第２透明電極３５および第２オーミック電極１３３を覆うことができる。中間絶縁層１３５は、第１導電型半導体層３３ａの上部に位置し、第１導電型半導体層３３ａの側面および第２導電型半導体層３３ｂの側面を覆うことができる。一方、中間絶縁層１３５は、第２オーミック電極１３３を露出させる開口部を有することができ、また、第２透明電極３５を露出させる開口部を有することができる。

【0071】

上部絶縁層１４５は、第３透明電極４５および第３オーミック電極１４３を覆うことができる。上部絶縁層１４５は、第１導電型半導体層４３ａの上部に位置し、第１導電型半導体層４３ａの側面および第２導電型半導体層４３ｂの側面を覆うことができる。上部絶縁層１４５は、第３オーミック電極１４３を露出させる開口部を有することができ、また、第３透明電極４５を露出させる開口部を有することができる。

【0072】

下部絶縁層１２５、中間絶縁層１３５、および上部絶縁層１４５は、例えば、ＳｉＯ_２で、又はＳｉ_３Ｎ_４等で形成できる。

【0073】

第１ボンディング層２０は、第１ＬＥＤ積層２３を回路基板１１に接合する。特に、第１ボンディング層２０は、第１ＬＥＤ積層２３の第１導電型半導体層２３ａと回路基板１１を接合させることができる。第１ボンディング層２０は、第１ＬＥＤ積層２３の下部領域内に限定して位置し得るが、これに限定されるのではなく、発光素子１００間の領域にも残留し得る。

【0074】

第２ボンディング層３０は、第２ＬＥＤ積層３３を第１ＬＥＤ積層２３に接合する。第２ボンディング層３０は、下部絶縁層１２５と第１導電型半導体層３３ａ間でこれらを接合させることができる。第２ボンディング層３０はまた、発光素子１００間の領域にも配置できる。

【0075】

第３ボンディング層４０は、第３ＬＥＤ積層４３を第１ＬＥＤ積層２３に接合する。第３ボンディング層４０は、中間絶縁層１３５と第１導電型半導体層４３ａ間でこれらを接合させることができる。第３ボンディング層４０はまた、発光素子１００間の領域にも配置できる。

【0076】

第１ボンディング層２０、第２ボンディング層３０又は第３ボンディング層４０は、透明有機物層で形成される、または透明無機物層で形成され得る。有機物層は、ＳＵ８、ポリメチルメタアクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を例として挙げることができ、無機物層は、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＮ_ｘ等を例として挙げることができる。また、第１ボンディング層２０、第２ボンディング層３０又は第３ボンディング層４０は、スピン－オン－ガラス（ＳＯＧ）で形成することもできる。

【0077】

第１貫通ビア１２９は、第１ＬＥＤ積層２３を貫通する。第１貫通ビア１２９はまた、下部絶縁層１２５、第１透明電極２５、第１ボンディング層２０を貫通でき、共通パッド１１ａおよび個別パッド１１ｂ，１１ｃ，１１ｄにそれぞれ電気的に接続できる。第１貫通ビア１２９は、例えば、Ｃｕめっき層を含むことができる。第１貫通ビア１２９はまた、Ｃｕの酸化を防止するために上段にキャップ層を含むことができ、又はＣｕ層にＥＮＩＧやＥＮＥＰＩＧ等の処理を施すことができる。

【0078】

第１側壁絶縁層１２７は、貫通ホール内で第１貫通ビア１２９を第１ＬＥＤ積層２３から絶縁させる。第１側壁絶縁層１２７は貫通ホールの側壁を覆い、貫通ホールの床を露出させる開口部を有する。第１側壁絶縁層１２７は、例えば、化学蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＮ_ｘ等で形成できる。

【0079】

第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、第１ＬＥＤ積層２３と第２ＬＥＤ積層３３間に位置し得る。第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、下部絶縁層１２５上に配置でき、第２ボンディング層３０で覆うことができる。

【0080】

第１接続パッド１３１ａは、図３Ｂに示したように、共通パッド１１ａに電気的に接続された第１貫通ビア１２９と第１オーミック電極１２３を電気的に連結する。第１接続パッド１３１ｄは、図３Ｃに示したように、パッド１１ｄに電気的に接続された第１貫通ビア１２９を下部絶縁層１２５の開口部を通じて露出された第１透明電極２５に電気的に連結する。

【0081】

一方、第１接続パッド１３１ｂ，１３１ｃは、それぞれパッド１１ｃ，１１ｄに電気的に接続された第１貫通ビア１２９を覆ってこれらに電気的に接続される。

【0082】

第２貫通ビア１３９は、第２ＬＥＤ積層３３を貫通する。第２貫通ビア１３９はまた、中間絶縁層１３５、第２透明電極３５、第２ボンディング層３０を貫通することができ、第１接続パッド１３１ａ，１３１ｂ，１３１ｃにそれぞれ電気的に接続できる。第２貫通ビア１３９は、例えば、Ｃｕめっき層を含むことができる。第２貫通ビア１３９はまた、Ｃｕの酸化を防止するために上段にキャップ層を含むことができ、又はＣｕ層にＥＮＩＧやＥＮＥＰＩＧ等の処理を施すことができる。

【0083】

第２側壁絶縁層１３７は、貫通ホール内で第２貫通ビア１３９を第２ＬＥＤ積層３３から絶縁させる。第２側壁絶縁層１３７は、貫通ホールの側壁を覆い、貫通ホールの床、例えば、第１接続パッド１３１ａ，１３１ｂ，１３１ｃを露出させる開口部を有する。第２側壁絶縁層１３７は、例えば、化学蒸着技術または原子層蒸着技術を用いて形成することができ、例えば、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＮ_ｘ等で形成できる。

【0084】

第２接続パッド１４１ａ，１４１ｂ，１４１ｃは、第２ＬＥＤ積層３３と第３ＬＥＤ積層４３間に位置できる。第２接続パッド１４１ａ，１４１ｂ，１４１ｃは、中間絶縁層１３５上に配置でき、第３ボンディング層４０で覆うことができる。

【0085】

第２接続パッド１４１ａは、図３Ｂに示したように、第１接続パッド１３１ａに電気的に接続された第２貫通ビア１３９と第２オーミック電極１３３を電気的に連結する。第２接続パッド１４１ｃは、図３Ｃに示したように、第１接続パッド１３１ｃに電気的に接続された第２貫通ビア１３９を中間絶縁層１３５の開口部を通じて露出された第２透明電極３５に電気的に連結する。

【0086】

一方、第２接続パッド１４１ｂは、第１接続パッド１３１ｂに電気的に接続された第２貫通ビア１３９を覆ってそれに電気的に接続される。

【0087】

第３貫通ビア１４９は、第３ＬＥＤ積層４３を貫通する。第３貫通ビア１４９はまた、上部絶縁層１４５、第３透明電極４５、第３ボンディング層４０を貫通でき、第２接続パッド１４１ａ，１４１ｂにそれぞれ電気的に接続できる。第３貫通ビア１４９は、例えば、Ｃｕめっき層を含み得る。第３貫通ビア１４９はまた、Ｃｕの酸化を防止するために上段にキャップ層を含むことができ、又はＣｕ層にＥＮＩＧやＥＮＥＰＩＧ等の処理を施すことができる。

【0088】

第３側壁絶縁層１４７は、貫通ホール内で第３貫通ビア１４９を第３ＬＥＤ積層４３から絶縁させる。第３側壁絶縁層１４７は、貫通ホールの側壁を覆い、貫通ホールの床、例えば、第２接続パッド１４１a，１４１ｂを露出させる開口部を有する。第３側壁絶縁層１４７は、例えば、化学蒸着技術または原子層蒸着技術を用いて形成され得、例えば、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｉＮ_ｘ等で形成できる。

【0089】

第３接続パッド１５１ａ，１５１ｂは、第３ＬＥＤ積層４３上に位置できる。さらに、第３接続パッド１５１ａ，１５１ｂは、上部絶縁層１４５上に配置できる。

【0090】

第３接続パッド１５１ａは、図３Ｂに示したように、第２接続パッド１４１ａに電気的に接続された第３貫通ビア１４９と第３オーミック電極１４３を電気的に連結する。第３接続パッド１５１ｂは、図３Ｄに示したように、第２接続パッド１４１ｂに電気的に接続された第３貫通ビア１４９を上部絶縁層１４５の開口部を通じて露出された第３透明電極４５に電気的に連結する。

【0091】

第１～第３貫通ビア１２９，１３９，１４９は、化学機械研磨技術を用いて形成できる。例えば、シード層を形成し、めっき技術を用いて貫通ホールを埋めた後、化学機械研磨技術を用いて絶縁層１２５，１３５，１４５上の金属層を除去することにより、貫通ビアが形成できる。

【0092】

本実施形態によると、第１ＬＥＤ積層２３の第１導電型半導体層２３ａ、第２ＬＥＤ積層３３の第１導電型半導体層３３ａ、第３ＬＥＤ積層４３の第１導電型半導体層４３ａは、全て共通パッド１１ａに電気的に接続される。一方、第１ＬＥＤ積層２３の第２導電型半導体層２３ｂは、個別パッド１１ｄに電気的に接続され、第２ＬＥＤ積層３３の第２導電型半導体層３３ｂは個別パッド１１ｃに電気的に接続され、第３ＬＥＤ積層４３の第２導電型半導体層４３ｂは、個別パッド１１ｂに電気的に接続される。よって、第１ＬＥＤ積層２３は、パッド１１ａ，１１ｄに電力を供給して駆動することができ、第２ＬＥＤ積層３３はパッド１１ａ，１１ｃに電力を供給して駆動することができ、第３ＬＥＤ積層４３はパッド１１ａ，１１ｂに電力を供給して駆動することができる。

【0093】

一方、本実施形態によると、第１ＬＥＤ積層２３を貫通する第１貫通ビア１２９が回路基板１１上のパッド１１ａ，１１ｂ，１１ｃ，１１ｄに直接接続できる。第１貫通ビア１２９は、ＣｕＣＭＰ技術を用いて形成され得る。よって、第１貫通ビア１２９は、ボンディング工程によってパッド１１ａ，１１ｂ，１１ｃ，１１ｄにボンディングされるのではなく、パッド１１ａ，１１ｂ，１１ｃ，１１ｄ上に形成され得る。これにより、発光素子１００は回路基板１１に転写されるのではなく、回路基板１１上で形成され、従って、転写によって発生する信頼性問題を解決することができる。

【0094】

図４Ａは、本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な斜視図であり、図４Ｂは、本開示のまた別の実施形態に係るディスプレイパネルの製造方法を説明するための概略的な斜視図である。

【0095】

本開示に係るディスプレイパネルは、回路基板１１上に個別的に製造された第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３を個別的にボンディングおよび処理する過程を通じて製造される。

【0096】

このとき、図４Ａに示したように、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３は、回路基板１１と似た大きさで提供することができ、これらが順に回路基板１１にボンディングされて工程が行われ得る。

【0097】

これとは異なり、図４Ｂに示したように、回路基板１１に比べて相対的に小さい第１～第３ＬＥＤ積層２３，３３，４３が提供され、回路基板１１上に複数のＬＥＤ積層２３，３３，４３が順にタイリングされて配置することもできる。

【0098】

第１～第３ＬＥＤ積層２３，３３，４３を回路基板１１と似た大きさに製作できれば、図４Ａのように一つの回路基板１１にタイリングせずに、ＬＥＤ積層２３，３３，４３をボンディングして工程を行うことができるため、工程が簡便になる。しかし、一般に、回路基板１１として使用されるシリコンウエハは、相対的に大きく提供されるのに対し、化合物半導体を用いたＬＥＤ積層２３，３３，４３は、相対的に小さく製造されるため、図４Ｂのように複数のＬＥＤ積層をタイリングして配置することにより、一回に多くの発光素子を製造することができる。

【0099】

回路基板１１上に複数の発光素子が製造された後、回路基板１１は再度適当な大きさに分割され得る。

【0100】

以下にて、ディスプレイパネル１０００の製造方法を具体的に説明する。以下で説明するディスプレイ製造方法は、図４Ａ又は図４Ｂの方式で具現できる。一方、以下で説明する製造方法を通じて、発光素子１００の構造についても詳しく理解できると考える。

【0101】

図５Ａ，図５Ｂ，図６Ａ，図６Ｂ，図６Ｃ，図７Ａ，図７Ｂ，図８Ａ，図８Ｂ，図９Ａ，図９Ｂ，図１０Ａ，図１０Ｂ，図１１Ａ，図１１Ｂ，図１２Ａ，図１２Ｂ，図１２Ｃ，図１３Ａ，図１３Ｂ，図１３Ｃ，図１４Ａ，図１４Ｂ，図１５Ａ，図１５Ｂ，図１６Ａ，図１６Ｂ，図１７Ａ，図１７Ｂ，図１８Ａ，図１８Ｂ，図１８Ｃ，図１９Ａ，図１９Ｂ，図２０Ａ，図２０Ｂ，図２１Ａ，図２１Ｂ，図２２Ａ，図２２Ｂ，図２２Ｃ、および図２２Ｄは、本開示の一実施形態に係るディスプレイパネルの製造方法を説明するための概略的な平面図および断面図である。ここでは、図３Ａで説明したように、二つの発光素子１００を含む領域を例に挙げて図示および説明するが、一つの回路基板１１上にはより多くの発光素子１００が製造される。

【0102】

先ず、図５Ａおよび図５Ｂを参照すると、回路基板１１が提供される。回路基板１１は、内部にアクティブマトリックス駆動またはパッシブマトリックス駆動のための回路を含むことができる。回路基板１１は、例えばシリコン基盤の回路基板１１であり、特に、アクティブ回路を含むことができる。

【0103】

回路基板１１はまた、上面に露出したパッド１１ａ，１１ｂ，１１ｃ，１１ｄを含む。パッド１１ａ，１１ｂ，１１ｃ，１１ｄは、それぞれ発光素子１００が形成される領域、つまり、ピクセル領域ＰＡごとに配置することができる。パッド１１ａ，１１ｂ，１１ｃ，１１ｄは、回路基板１１内部のアクティブ回路に電気的に連結される。

【0104】

図６Ａ，図６Ｂおよび図６Ｃを参照すると、回路基板１１と別に第１～第３ＬＥＤ積層２３，３３，４３が提供される。

【0105】

図６Ａを参照すると、第１ＬＥＤ積層２３は第１導電型半導体層２３ａおよび第２導電型半導体層２３ｂを含み、第１基板２１ａ上に成長し得る。第１導電型半導体層２３ａと第２導電型半導体層２３ｂ間に活性層（図示せず）が介在し得る。

【0106】

第１基板２１ａは、第１ＬＥＤ積層２３を成長させるために使用できる基板、例えばＧａＡｓ基板であってもよい。第１導電型半導体層２３ａおよび第２導電型半導体層２３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層で形成でき、活性層は、例えばＡｌＧａＩｎＰ系列の井戸層を含み得る。第１ＬＥＤ積層２３は、例えば赤色光を発するようにＡｌＧａＩｎＰの組成比を定めることができる。

【0107】

第２導電型半導体層２３ｂ上に第１透明電極２５が形成される。第１透明電極２５は、前述のように、第１ＬＥＤ積層２３で生成された光、例えば赤色光を透過する金属層または導電性酸化物層で形成できる。第１透明電極２５が形成される前に第２導電型半導体層２３ｂの表面がテクスチャリングされて粗い表面が形成され得る。

【0108】

一方、第１一時基板２１ｂが接着剤２７を通じて第１ＬＥＤ積層２３にボンディングすることができ、第１基板２１ａは第１ＬＥＤ積層２３から除去することができる。第１基板２１ａが除去された後、露出された第１導電型半導体層２３ａの表面がテクスチャリングされて粗い表面が形成され得る。

【0109】

図６Ｂを参照すると、第２ＬＥＤ積層３３は第１導電型半導体層３３ａおよび第２導電型半導体層３３ｂを含み、第２基板３１ａ上に成長され得る。第１導電型半導体層３３ａと第２導電型半導体層３３ｂ間に活性層（図示せず）が介在し得る。

【0110】

第２基板３１ａは、第２ＬＥＤ積層３３を成長させるために使用できる基板、例えばサファイア基板、ＧａＮ基板またはＧａＡｓ基板であってもよい。第１導電型半導体層３３ａおよび第２導電型半導体層３３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層、ＡｌＧａＩｎＮ系列の半導体層で形成でき、活性層は、例えばＡｌＧａＩｎＰ系列の井戸層またはＡｌＧａＩｎＮ系列の井戸層を含み得る。第２ＬＥＤ積層３３は、例えば緑色光を発するようにＡｌＧａＩｎＰ又はＡｌＧａＩｎＮの組成比を定めることができる。

【0111】

第２導電型半導体層３３ｂ上に第２透明電極３５が形成できる。第２透明電極３５は、前述のように、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３で生成された光、例えば赤色光、緑色光を透過する金属層または導電性酸化物層で形成される。

【0112】

一方、第２一時基板３１ｂが接着剤３７を通じて第２ＬＥＤ積層３３にボンディングされ、第２基板３１ａは第２ＬＥＤ積層３３から除去することができる。第２基板３１ａが除去された後、露出した第１導電型半導体層３３ａの表面がテクスチャリングされて粗い表面が形成される。

【0113】

図６Ｃを参照すると、第３ＬＥＤ積層４３は第１導電型半導体層４３ａおよび第２導電型半導体層４３ｂを含み、第３基板４１ａ上に成長される。第１導電型半導体層４３ａと第２導電型半導体層４３ｂ間に活性層（図示せず）が介在し得る。

【0114】

第３基板４１ａは、第３ＬＥＤ積層４３を成長させるために使用できる基板、例えばサファイア基板、ＳｉＣ基板またはＧａＮ基板であってもよい。一実施形態において、第３基板４１ａは平坦なサファイア基板であってもよいが、パターニングされたサファイア基板でもよい。第１導電型半導体層４３ａおよび第２導電型半導体層４３ｂは、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えばＡｌＧａＩｎＮ系列の井戸層を含むことができる。第３ＬＥＤ積層４３は、例えば青色光を発するようにＡｌＧａＩｎＮの組成比を定めることができる。

【0115】

第２導電型半導体層４３ｂ上に第３透明電極４５が形成できる。第３透明電極４５は、前述のように第１～第３ＬＥＤ積層２３，３３，４３で生成された光、例えば赤色光、緑色光および青色光を透過する金属層または導電性酸化物層で形成されてもよい。

【0116】

一方、第３一時基板４１ｂが接着剤４７によって第３ＬＥＤ積層４３にボンディングされ得、第３基板４１ａは第３ＬＥＤ積層４３から除去され得る。第３基板４１ａが除去された後、露出された第１導電型半導体層４３ａの表面がテクスチャリングされて粗い表面が形成されてもよい。

【0117】

第１～第３ＬＥＤ積層２３，３３，４３は、それぞれ互いに異なる成長基板２１ａ，３１ａ，４１ａ上で成長され、よって、その製造工程順序は制限されない。

【0118】

以下では、成長基板２１ａ，３１ａ，４１ａ上に成長した第１～第３ＬＥＤ積層２３，３３，４３を用いてディスプレイパネル１０００を製造する方法を説明する。

【0119】

先ず、図７Ａおよび図７Ｂを参照すると、パッド１１ａ，１１ｂ，１１ｃ，１１ｄを有する回路基板１１上に反射層１３が形成される。反射層１３は、反射金属層または分布ブラッグ反射器で形成できる。反射層１３が金属反射層の場合、反射層１３はパッド１１ａ，１１ｂ，１１ｃ，１１ｄから離隔される。反射層１３が分布ブラッグ反射器の場合、反射層１３はパッド１１ａ，１１ｂ，１１ｃ，１１ｄに接する場合もある。

【0120】

図８Ａおよび図８Ｂを参照すると、第１ボンディング層２０を通じて第１ＬＥＤ積層２３が回路基板１１にボンディングされる。第１ＬＥＤ積層２３は、第１一時基板２１ｂに付着した状態で回路基板１１にボンディングされ、その後、第１一時基板２１ｂおよび接着剤２７が第１ＬＥＤ積層２３から除去されてもよい。

【0121】

図４Ａを参照して説明したように、回路基板１１の大きさと似た大きさの第１ＬＥＤ積層２３が回路基板１１上にボンディングされる。これとは異なり、図４Ｂを参照して説明したように、回路基板１１上に複数の第１ＬＥＤ積層２３がタイリングされてもよい。

【0122】

図９Ａおよび図９Ｂを参照すると、写真およびエッチング技術を用いて第１透明電極２５および第２導電型半導体層２３ｂをパターニングして第１導電型半導体層２３ａを露出させる。この工程は、例えばメサエッチング工程に該当し、フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、第１透明電極２５および第２導電型半導体層２３ｂをエッチングできる。第１透明電極２５と第２導電型半導体層２３ｂは、同じ乾式エッチング工程を用いてエッチングすることもでき、互いに異なるエッチング工程を用いてエッチングすることもできる。例えば、第１透明電極２５を先に湿式エッチング技術を用いてエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２導電型半導体層２３ｂをエッチングできる。

【0123】

その後、露出した第１導電型半導体層２３ａ上に第１オーミック電極１２３が形成される。

【0124】

図１０Ａおよび図１０Ｂを参照すると、下部絶縁層１２５が形成され、貫通ホールＨ１が形成される。貫通ホールＨ１と一緒に素子分離領域ＩＳＯ１が形成される。

【0125】

下部絶縁層１２５は、第１透明電極２５および第１オーミック電極１２３を覆う。下部絶縁層１２５はまた、貫通ホールＨ１を形成するためのハードマスクとして機能し得る。

【0126】

貫通ホールＨ１は、下部絶縁層１２５、第１透明電極２５、第１ＬＥＤ積層２３および第１ボンディング層２０を貫通し、パッド１１ａ，１１ｂ，１１ｃ，１１ｄを露出させる。貫通ホールＨ１を形成する間、素子分離領域ＩＳＯ１が一緒に形成され得る。素子分離領域ＩＳＯ１は、発光素子１００が形成される領域を互いに分離する。

【0127】

図１１Ａおよび図１１Ｂを参照すると、第１側壁絶縁層１２７および第１貫通ビア１２９が形成される。先ず、貫通ホールＨ１が形成された下部絶縁層１２５上に第１側壁絶縁層１２７を形成する。第１側壁絶縁層１２７は、例えば、原子層蒸着技術を用いて形成できる。第１側壁絶縁層１２７は、下部絶縁層１２５の上面を覆うことができ、さらに貫通ホールＨ１の側壁および底面を覆うことができる。貫通ホールＨ１の底面に形成された第１側壁絶縁層１２７は、ブランケットエッチング工程を通じて除去することができ、よって、パッド１１ａ，１１ｂ，１１ｃ，１１ｄが露出され得る。下部絶縁層１２５の上面を覆う第１側壁絶縁層１２７は、ブランケットエッチング工程の間、除去することができる。一方、素子分離領域ＩＳＯ１の側壁にも第１側壁絶縁層１２７が形成される。

【0128】

次いで、全面にシード層を形成し、めっき技術を用いて金属層を形成した後、フォトレジストパターンを除去し、化学機械研磨技術を用いて下部絶縁層１２５上面に形成された金属層を除去することにより、貫通ホールＨ１を埋める第１貫通ビア１２９が完成する。素子分離領域ＩＳＯ１は、フォトレジストパターンで覆って金属層の形成を遮断することもできる。フォトレジストパターンは、シード層が形成された後、金属層をめっきする前に形成されて金属層が形成される領域を定義する。フォトレジストパターンは、化学機械研磨技術を用いて除去することもでき、化学機械研磨工程を行う前にリフトオフ工程を通じて除去することもできる。また、素子分離領域ＩＳＯ１内に形成されたシード層は、選択的にエッチング工程を通じて除去することができる。

【0129】

一方、第１貫通ビア１２９を保護するために貫通ホールＨ１内に形成された金属層上にキャップ層が追加されたり、ＥＮＩＧ又はＥＮＥＰＩＧ等の酸化防止処理を行うことができる。

【0130】

図１２Ａ、図１２Ｂおよび図１２Ｃを参照すると、下部絶縁層１２５をパターニングして第１オーミック電極１２３を露出させる開口部１２５ａおよび第１透明電極２５を露出させる開口部１２５ｂが形成される。下部絶縁層１２５は、写真およびエッチング工程を通じてパターニングすることができる。開口部１２５ｂは、パッド１１ｄに接続された第１貫通ビア１２９に相対的に近く配置できる。

【0131】

図１３Ａ、図１３Ｂおよび図１３Ｃを参照すると、下部絶縁層１２５上に第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄが形成される。第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、フォトリソグラフィ工程およびエッチング工程を用いたりリフトオフ技術を用いて形成できる。

【0132】

第１接続パッド１３１ａは、共通パッド１１ａに接続される第１貫通ビア１２９と開口部１２５ａを通じて露出した第１オーミック電極１２３を電気的に連結して、第１接続パッド１３１ｄはパッド１１ｄに接続された第１貫通ビア１２９と開口部１２５ｂを通じて露出した第１透明電極２５を電気的に連結する。

【0133】

一方、第１接続パッド１３１ｂ，１３１ｃは、パッド１１ｂ，１１ｃに接続された第１貫通ビア１２９に電気的に接続する。

【0134】

図１４Ａおよび図１４Ｂを参照すると、第２ＬＥＤ積層３３が第１ＬＥＤ積層２３上にボンディングされる。第２ＬＥＤ積層３３は、第２ボンディング層３０を通じて第１ＬＥＤ積層２３上にボンディングされ得る。第１導電型半導体層３３ａが下側に面して第２ボンディング層３０に接し、第２透明電極３５が第２ボンディング層３０に対向して上側に配置できる。第２ＬＥＤ積層３３は、第２一時基板３１ｂに付着した状態で第１ＬＥＤ積層２３にボンディングされ得、その後、第２一時基板３１ｂおよび接着剤３７が第２ＬＥＤ積層３３から除去できる。

【0135】

第２ボンディング層３０は、素子分離領域ＩＳＯ１を埋めることができ、第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを覆うことができる。

【0136】

図１５Ａおよび図１５Ｂを参照すると、フォトリソグラフィ技術およびエッチング技術を用いて第２透明電極３５および第２導電型半導体層３３ｂをパターニングして第１導電型半導体層３３ａを露出させる。この工程は、例えば、メサエッチング工程に該当し、フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、第２透明電極３５および第２導電型半導体層３３ｂをエッチングできる。第２透明電極３５と第２導電型半導体層３３ｂは同じ乾式エッチング工程を用いてエッチングすることもでき、互いに異なるエッチング工程を用いてエッチングすることもできる。例えば、第２透明電極３５を先に湿式エッチング技術を用いてエッチングし、次いで、同じエッチングマスクを用いて乾式エッチング技術で第２導電型半導体層３３ｂをエッチングできる。

【0137】

その後、露出された第１導電型半導体層３３ａ上に第２オーミック電極１３３が形成される。

【0138】

図１６Ａおよび図１６Ｂを参照すると、中間絶縁層１３５が形成され、貫通ホールＨ２が形成される。貫通ホールＨ２と一緒に素子分離領域ＩＳＯ２が形成できる。

【0139】

中間絶縁層１３５は、第２透明電極３５および第２オーミック電極１３３を覆う。中間絶縁層１３５はまた、貫通ホールＨ２を形成するためのハードマスクとして機能する。

【0140】

貫通ホールＨ２は、中間絶縁層１３５、第２透明電極３５、第２ＬＥＤ積層３３および第２ボンディング層３０を貫通し、第１貫通ビア１２９に接続された第１接続パッド１３１ａ，１３１ｂ，１３１ｃを露出させる。貫通ホールＨ２を形成する間、素子分離領域ＩＳＯ２が一緒に形成され得る。素子分離領域ＩＳＯ２は、発光素子１００が形成される領域を相互分離する。素子分離領域ＩＳＯ２によって第２ボンディング層３０が露出され得る。別の実施形態において、素子分離領域ＩＳＯ２内の第２ボンディング層３０が全て除去され、回路基板１１の上面が露出される場合もある。

【0141】

図１７Ａおよび図１７Ｂを参照すると、第２側壁絶縁層１３７および第２貫通ビア１３９が形成される。先ず、貫通ホールＨ２が形成された中間絶縁層１３５上に第２側壁絶縁層１３７を形成する。第２側壁絶縁層１３７は、例えば、原子層蒸着技術を用いて形成できる。第２側壁絶縁層１３７は、中間絶縁層１３５の上面を覆うことができ、さらに貫通ホールＨ２の側壁および底面を覆うことができる。貫通ホールＨ２の底面に形成された第２側壁絶縁層１３７は、ブランケットエッチング工程を通じて除去することができ、よって、第１接続パッド１３１ａ，１３１ｂ，１３１ｃが露出され得る。中間絶縁層１３５の上面を覆う第２側壁絶縁層１３７は、ブランケットエッチング工程の間、除去することができる。一方、素子分離領域ＩＳＯ２の側壁にも第２側壁絶縁層１３７が形成され得る。

【0142】

次いで、全面にシード層を形成し、めっき技術を用いて金属層を形成した後、フォトレジストパターンを除去し、化学機械研磨技術を用いて中間絶縁層１３５上面に形成された金属層を除去することにより、貫通ホールＨ２を埋める第２貫通ビア１３９が完成する。第２貫通ビア１３９を形成する工程は、第１貫通ビア１２９を形成する工程と類似するため、重複を避けるために詳しい説明は省略する。

【0143】

一方、第２貫通ビア１３９を保護するために、貫通ホールＨ２内に形成された金属層上にキャップ層が追加されたりＥＮＩＧ又はＥＮＥＰＩＧ等の酸化防止処理を行うことができる。

【0144】

図１８Ａ、図１８Ｂおよび図１８Ｃを参照すると、中間絶縁層１３５をパターニングして第２オーミック電極１３３を露出させる開口部１３５ａおよび第２透明電極３５を露出させる開口部１３５ｂが形成される。中間絶縁層１３５は、写真およびエッチング工程を通じてパターニングされ得る。開口部１３５ｂは、パッド１１ｃに電気的に接続された第２貫通ビア１３９に相対的に近く配置できる。

【0145】

次いで、中間絶縁層１３５上に第２接続パッド１４１ａ，１４１ｂ，１４１ｃが形成される。第２接続パッド１４１ａ，１４１ｂ，１４１ｃは、フォトリソグラフィおよびエッチング工程を用いて形成する、またはリフトオフ技術を用いて形成できる。

【0146】

第２接続パッド１４１ａは、共通パッド１１ａに接続された第２貫通ビア１３９と、開口部１３５ａを通じて露出された第２オーミック電極１３３を電気的に連結して、第２接続パッド１４１ｃはパッド１１ｃに接続された第２貫通ビア１３９と開口部１３５ｂを通じて露出された第２透明電極３５を電気的に連結する。

【0147】

一方、第２接続パッド１４１ｂは、パッド１１ｂに接続された第２貫通ビア１３９に電気的に接続する。

【0148】

図１９Ａおよび図１９Ｂを参照すると、第３ＬＥＤ積層４３が第２ＬＥＤ積層３３上にボンディングされる。第３ＬＥＤ積層４３は、第３ボンディング層４０を通じて第２ＬＥＤ積層３３上にボンディングされる。第１導電型半導体層４３ａが下側を向いて第３ボンディング層４０に接し、第３透明電極４５が第３ボンディング層４０に対向して上側に配置される。第３ＬＥＤ積層４３は、第３一時基板４１ｂに付着した状態で第２ＬＥＤ積層３３にボンディングされ、その後、第３一時基板４１ｂおよび接着剤４７が第３ＬＥＤ積層４３から除去される。

【0149】

第３ボンディング層４０は、素子分離領域ＩＳＯ２を埋めることができ、第２接続パッド１４１ａ，１４１ｂ，１４１ｃを覆うことができる。

【0150】

図２０Ａおよび図２０Ｂを参照すると、フォトリソグラフィおよびエッチング技術を用いて第３透明電極４５および第２導電型半導体層４３ｂをパターニングして第１導電型半導体層４３ａを露出させる。この工程は、例えば、メサエッチング工程に該当し、フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、第３透明電極４５および第２導電型半導体層４３ｂをエッチングできる。第３透明電極４５と第２導電型半導体層４３ｂは同じ乾式エッチング工程を用いてエッチングすることもでき、互いに異なるエッチング工程を用いてエッチングすることもできる。例えば、第３透明電極４５を先に湿式エッチング技術を用いてエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２導電型半導体層４３ｂをエッチングできる。

【0151】

その後、露出された第１導電型半導体層４３ａ上に第３オーミック電極１４３が形成される。

【0152】

次いで、第３透明電極４５および第３オーミック電極１４３を覆う上部絶縁層１４５が形成され、貫通ホールＨ３が形成される。貫通ホールＨ３と一緒に素子分離領域ＩＳＯ３が形成できる。上部絶縁層１４５はまた、貫通ホールＨ３を形成するためのハードマスクとして機能できる。

【0153】

貫通ホールＨ３は、上部絶縁層１４５、第３透明電極４５、第３ＬＥＤ積層４３および第３ボンディング層４０を貫通し、第２接続パッド１４１ａ，１４１ｂを露出させる。貫通ホールＨ３を形成する間、素子分離領域ＩＳＯ３が一緒に形成され得る。素子分離領域ＩＳＯ３は、発光素子１００が形成される領域を互いに分離する。素子分離領域ＩＳＯ３によって第３ボンディング層４０が露出され得る。別の実施形態において、素子分離領域ＩＳＯ３内の第３ボンディング層４０が全て除去され、回路基板１１の上面が露出する場合もある。

【0154】

図２１Ａおよび図２１Ｂを参照すると、第３側壁絶縁層１４７および第３貫通ビア１４９が形成される。先ず、貫通ホールＨ３が形成された上部絶縁層１４５上に第３側壁絶縁層１４７を形成する。第３側壁絶縁層１４７は、例えば原子層蒸着技術を用いて形成できる。第３側壁絶縁層１４７は、上部絶縁層１４５の上面を覆うことができ、さらに、貫通ホールＨ３の側壁および底面を覆うことができる。貫通ホールＨ３の底面に形成された第３側壁絶縁層１４７は、ブランケットエッチング工程を通じて除去することができ、よって、第２接続パッド１４１ａ，１４１ｂが露出され得る。上部絶縁層１４５の上面を覆う第３側壁絶縁層１４７は、ブランケットエッチング工程の間、除去することができる。一方、素子分離領域ＩＳＯ３の側壁にも第３側壁絶縁層１４７が形成できる。

【0155】

次いで、全面にシード層を形成し、めっき技術を用いて金属層を形成した後、フォトレジストパターンを除去し、化学機械研磨技術を用いて上部絶縁層１４５上面に形成された金属層を除去することにより、貫通ホールＨ３を埋める第３貫通ビア１４９が完成する。第３貫通ビア１４９を形成する工程は、第１貫通ビア１２９を形成する工程と類似するため、重複を避けるために詳細な説明は省略する。

【0156】

一方、第３貫通ビア１４９を保護するために貫通ホールＨ３内に形成された金属層上にキャップ層が追加される、またはＥＮＩＧ又はＥＮＥＰＩＧ等の酸化防止処理を行うことができる。

【0157】

図２２Ａ、図２２Ｂ、図２２Ｃおよび図２２Ｄを参照すると、上部絶縁層１４５をパターニングして第３オーミック電極１４３を露出させる開口部および第３透明電極４５を露出させる開口部が形成される。上部絶縁層１４５は、写真およびエッチング工程を通じてパターニングできる。第３透明電極４５を露出させる開口部は、パッド１１ｂに電気的に接続された第３貫通ビア１４９に相対的に近く配置できる。

【0158】

次いで、上部絶縁層１４上に第３接続パッド１５１ａ，１５１ｂが形成される。第３接続パッド１５１ａ，１５１ｂは、フォトリソグラフィおよびエッチング工程、またはリフトオフ技術を用いて形成できる。

【0159】

第３接続パッド１５１ａは、共通パッド１１ａに接続された第３貫通ビア１４９と開口部を通じて露出された第３オーミック電極１４３を電気的に連結し、第３接続パッド１５１ｂは、パッド１１ｂに接続された第３貫通ビア１４９と開口部を通じて露出された第３透明電極４５を電気的に連結する。

【0160】

結果的に、回路基板１１上で発光素子１００、ピクセル領域が完成する。次いで、回路基板１１は適当な大きさに分割でき、これにより、所望する大きさのディスプレイパネルが完成し得る。さらに、素子分離領域ＩＳＯ３は、光遮断物質または光反射物質で埋めることもできる。

【0161】

図２３Ａは、本開示のまた別の実施形態に係るディスプレイパネル２０００を説明するための平面図であり、図２３Ｂ、図２３Ｃおよび図２３Ｄは、それぞれ図２３Ａの切り取り線Ｄ－Ｄ’、Ｅ－Ｅ’、及びＦ－Ｆ’に沿って切り取られた断面図である。

【0162】

図２３Ａ、図２３Ｂ、図２３Ｃおよび図２３Ｄを参照すると、ディスプレイパネル２０００は、回路基板１１上に配置された発光素子２００を含み、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３、第３ＬＥＤ積層４３、下部電極２５’、第２透明電極３５、第３透明電極４５、第１オーミック電極１２３ａ、第１ボンディング層２０、第２ボンディング層３０、第３ボンディング層４０、下部絶縁層１２５、中間絶縁層１３５、上部絶縁層１４５、第１側壁絶縁層１２７、第２側壁絶縁層１３７、第３側壁絶縁層１４７、第１貫通ビア１２９，１２９’、第２貫通ビア１３９，１３９’、第３貫通ビア１４９，１４９’、第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄ、第２接続パッド１４１ａ，１４１ｂ，１４１ｃ、第３接続パッド１５１ａ，１５１ｂを含むことができる。

【0163】

本実施形態に係るディスプレイパネル２０００は、図３Ａ、３Ｂ、図３Ｃおよび図３Ｄを参照して説明したディスプレイパネル１０００と大体似ており、但し、第１導電型半導体層２３ａ，３３ａ，４３ａと第２導電型半導体層２３ｂ，３３ｂ，４３ｂの上下方向が逆になっていることに違いがある。重複を避けるために、同一事項についての詳しい説明は省略し、相違点について詳しく説明する。

【0164】

先ず、第１～第３ＬＥＤ積層２３，３３，４３は、垂直方向に積層する。ここで、各ＬＥＤ積層２３，３３，４３の第２導電型半導体層２３ｂ，３３ｂ，４３ｂが回路基板１１に向かって配置され、第１導電型半導体層２３ａ，３３ａ，４３ａが、光が放出される出射面に向かって配置される。

【0165】

上で説明したように、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３は、貫通ホールを有し、貫通ホール内に第１～第３貫通ビア１２９，１３９，１４９が形成される。さらに、本実施形態において、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３を貫通する貫通ホールが追加され、この貫通ホール内に第１～第３貫通ビア１２９’，１３９’，１４９’が形成され得る。第１～第３貫通ビア１２９，１３９，１４９は、下部電極２５’、第２透明電極３５および第３透明電極４５をそれぞれ貫通するが、第１～第３貫通ビア１２９’，１３９’，１４９’は、下部電極２５’、第２透明電極３５および第３透明電極４５で停止する。

【0166】

第１～第３貫通ビア１２９，１３９，１４９および第１～第３貫通ビア１２９’，１３９’，１４９’は、貫通ホール内でそれぞれ第１～第３側壁絶縁層１２７，１３７，１４７によってＬＥＤ積層２３，３３，４３から絶縁される。

【0167】

本実施形態において、第１ＬＥＤ積層２３、第２ＬＥＤ積層３３および第３ＬＥＤ積層４３は、互いに重複し、また、大体似た大きさの発光面積を有することができる。さらに、各ＬＥＤ積層２３，３３，４３で、第１導電型半導体層２３ａ，３３ａ，４３ａは、それぞれ第２導電型半導体層２３ｂ，３３ｂ，４３ｂと大体同じ大きさの面積を有することができる。特に、前述の実施形態と同じオーミック電極１２３，１３３，1４３を形成するために、第２導電型半導体層の一部をエッチングする必要がない。

【0168】

一方、第１ＬＥＤ積層２３の第２導電型半導体層２３ｂに下部電極２５’がオーミック接触する。下部電極２５’は、実質的に第２導電型半導体層２３ｂの全面を覆うことができる。本実施形態において、第１ＬＥＤ積層２３の第２導電型半導体層２３ｂが回路基板１１と向かい合うように配置されるため、第２導電型半導体層２３ｂにオーミック接触する下部電極２５’は、光を透過させる必要がない。特に、下部電極２５’は、光を反射させる反射層として形成することもできる。例えば、下部電極２５’は、ＡｕＢｅ又はＡｕＺｎを含むことができる。一方、下部電極２５’が反射層として形成される場合、前述の実施形態で回路基板１１上に形成された反射層１３を省略しても、回路基板１１に向かう光を反射させることができる。別の実施形態において、下部電極２５’と一緒に反射層１３が使用されてもよい。

【0169】

一方、第２透明電極３５は、第１ＬＥＤ積層２３と第２ＬＥＤ積層３３間で第２導電型半導体層３３ｂにオーミック接触し、第３透明電極４５は第２ＬＥＤ積層３３と第３ＬＥＤ積層４３間で第２導電型半導体層４３ｂにオーミック接触する。

【0170】

例えば、第２透明電極３５は、赤色光に透明な金属層または導電性酸化物層で形成できる。さらに、第２透明電極３５は、緑色光を透過させる物質で形成することもできるが、これに限定されるのではなく、緑色光を反射させる物質で形成されてもよい。

【0171】

また、第３透明電極４５は、例えば、赤色光および緑色光に透明な金属層または導電性酸化物層で形成することができる。さらに、第３透明電極４５は、青色光に透明な物質で形成することもできるが、これに限定されるのではなく、青色光を反射させる物質で形成されてもよい。

【0172】

下部電極２５’、第２透明電極３５および第３透明電極４５は、各ＬＥＤ積層２３，３３，４３のｐ型半導体層にオーミック接触して電流分散を助けることができる。第２および第３透明電極３５，４５に使用される導電性酸化物層の例としては、ＳｎＯ_２，ＩｎＯ_２，ＩＴＯ，ＺｎＯ，ＩＺＯ，ＩＴＺＯ等を挙げることができる。

【0173】

第１オーミック電極１２３ａは、第１導電型半導体層２３ａ上に配置される。第１オーミック電極１２３ａは、例えば、ＡｕＧｅ又はＡｕＴｅ等で形成され得る。オーミック抵抗を低くするために、第１導電型半導体層２３ａは、ＡｌＧａＡｓのようなオーミック接触半導体層（図２５Ｂの２３ｃ参照）を含むことができる。オーミック接触半導体層２３ｃは、第１オーミック電極１２３ａ下部に限定して位置することができ、よって、オーミック接触半導体層２３ｃによる光吸収を減らすことができる。

【0174】

下部絶縁層１２５は、第１オーミック電極１２３ａおよび第１導電型半導体層２３ａを覆うことができる。下部絶縁層１２５は、第１導電型半導体層２３ａ上部に限定して位置することができ、第１導電型半導体層２３ａの側面を覆わない場合もある。一方、下部絶縁層１２５は、第１オーミック電極１２３ａを露出させる開口部を有することができる。

【0175】

中間絶縁層１３５は、第１導電型半導体層３３ａを覆う。中間絶縁層１３５は、第１導電型半導体層３３ａ上に限定して位置することができ、第１導電型半導体層３３ａの側面を覆わない場合もある。一方、中間絶縁層１３５は、第１導電型半導体層３３ａを露出させる開口部を有し得る。

【0176】

上部絶縁層１４５は、第１導電型半導体層４３ａを覆うことができる。上部絶縁層１４５は、第１導電型半導体層４３ａ上部に限定して位置することができ、第１導電型半導体層４３ａの側面を覆わない場合もある。上部絶縁層１４５は、第１導電型半導体層４３ａを露出させる開口部を有し得る。

【0177】

第１ボンディング層２０は、第１ＬＥＤ積層２３を回路基板１１に接合する。特に、第１ボンディング層２０は、第１ＬＥＤ積層２３の下部電極２５’と回路基板１１を接合させることができる。第２ボンディング層３０は、第２ＬＥＤ積層３３を第１ＬＥＤ積層２３に接合する。第２ボンディング層３０は、第２透明電極３５と下部絶縁層１２５間でこれらを接合させることができる。第３ボンディング層４０は、第３ＬＥＤ積層４３を第１ＬＥＤ積層２３に接合する。第３ボンディング層４０は、中間絶縁層１３５と第３透明電極４５間でこれらを接合させることができる。

【0178】

第１貫通ビア１２９，１２９’は、第１ＬＥＤ積層２３を貫通する。第１貫通ビア１２９はまた、下部絶縁層１２５、下部電極２５’、第１ボンディング層２０を貫通でき、共通パッド１１ａおよび個別パッド１１ｂ，１１ｃ，１１ｄにそれぞれ電気的に接続できる。第１貫通ビア１２９’は、下部電極２５’に接続できる。

【0179】

第１側壁絶縁層１２７は、貫通ホール内で第１貫通ビア１２９，１２９’を第１ＬＥＤ積層２３から絶縁させる。

【0180】

第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、第１ＬＥＤ積層２３と第２ＬＥＤ積層３３間に位置できる。第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、下部絶縁層１２５上に配置でき、第２ボンディング層３０で覆うことができる。

【0181】

第１接続パッド１３１ａは、図２３Ｂに示したように、共通パッド１１ａに電気的に接続された第１貫通ビア１２９と第１オーミック電極１２３ａを電気的に連結する。第１接続パッド１３１ｄは、図２３Ｃに示したように、パッド１１ｄに電気的に接続された第１貫通ビア１２９を第１貫通ビア１２９’に電気的に連結する。

【0182】

一方、第１接続パッド１３１ｂ，１３１ｃは、それぞれパッド１１ｃ，１１ｄに電気的に接続された第１貫通ビア１２９を覆ってこれらに電気的に連結される。

【0183】

第２貫通ビア１３９，１３９’は、第２ＬＥＤ積層３３を貫通する。第２貫通ビア１３９はまた、中間絶縁層１３５、第２透明電極３５、第２ボンディング層３０を貫通することができ、第１接続パッド１３１ａ，１３１ｂ，１３１ｃにそれぞれ電気的に接続できる。第２貫通ビア１３９’は、第２透明電極３５に電気的に接続する。

【0184】

第２側壁絶縁層１３７は、貫通ホール内で第２貫通ビア１３９，１３９’を第２ＬＥＤ積層３３から絶縁させる。第２側壁絶縁層１３７は貫通ホールの側壁を覆い、貫通ホールの床、例えば、第１接続パッド１３１ａ，１３１ｂ，１３１ｃおよび第２透明電極３５を露出させる開口部を有する。

【0185】

第２接続パッド１４１ａ，１４１ｂ，１４１ｃは、第２ＬＥＤ積層３３と第３ＬＥＤ積層４３間に位置し得る。第２接続パッド１４１ａ，１４１ｂ，１４１ｃは、中間絶縁層１３５上に配置でき、第３ボンディング層４０で覆うことができる。

【0186】

第２接続パッド１４１ａは、図２３Ｂに示したように、第１接続パッド１３１ａに電気的に接続された第２貫通ビア１３９と中間絶縁層１３５の開口部を通じて露出された第１導電型半導体層３３ａを電気的に連結する。第１導電型半導体層３３ａ上に第２オーミック電極が追加されてもよく、中間絶縁層１３５は第２オーミック電極を露出させる開口部を有してもよい。この場合、第２接続パッド１４１ａは、第２貫通ビア１３９と第２オーミック電極を電気的に連結できる。

【0187】

第２接続パッド１４１ｃは、図２３Ｃに示したように、第１接続パッド１３１ｃに電気的に接続された第２貫通ビア１３９を第２透明電極３５に電気的に接続された第２貫通ビア１３９’に電気的に連結する。

【0188】

一方、第２接続パッド１４１ｂは、第１接続パッド１３１ｂに電気的に接続された第２貫通ビア１３９を覆ってそれに電気的に連結される。

【0189】

第３貫通ビア１４９，１４９’は、第３ＬＥＤ積層４３を貫通する。第３貫通ビア１４９はまた、上部絶縁層１４５、第３透明電極４５、第３ボンディング層４０を貫通することができ、第２接続パッド１４１ａ，１４１ｂにそれぞれ電気的に接続できる。第３貫通ビア１４９’は、第３透明電極４５に電気的に接続される。

【0190】

第３側壁絶縁層１４７は、貫通ホール内で第３貫通ビア１４９，１４９’を第３ＬＥＤ積層４３から絶縁させる。第３側壁絶縁層１４７は貫通ホールの側壁を覆い、貫通ホールの床、例えば第２接続パッド１４１ａ，１４１ｂおよび第３透明電極４５を露出させる開口部を有する。

【0191】

第３接続パッド１５１ａは、図２３Ｂに示したように、第２接続パッド１４１ａに電気的に接続された第３貫通ビア１４９と上部絶縁層１４５の開口部を通じて露出された第１導電型半導体層４３ａを電気的に連結する。第１導電型半導体層４３ａ上に第３オーミック電極を追加することもでき、上部絶縁層１４５は第３オーミック電極を露出させる開口部を有することもできる。この場合、第３接続パッド１５１ａは、第３貫通ビア１４９と第３オーミック電極を電気的に連結することができる。

【0192】

第３接続パッド１５１ｂは、図２３Ｄに示したように、第２接続パッド１４１ｂに電気的に接続された第３貫通ビア１４９を第３透明電極４５に電気的に接続された第３貫通ビア１４９’に電気的に連結する。

【0193】

第１～第３貫通ビア１２９，１３９，１４９，１２９’，１３９’，１４９’は、前述の実施形態で説明したように、化学機械研磨技術を用いて形成できる。

【0194】

本実施形態によると、第１ＬＥＤ積層２３の第１導電型半導体層２３ａ、第２ＬＥＤ積層３３の第１導電型半導体層３３ａ、第３ＬＥＤ積層４３の第１導電型半導体層４３ａは、全て共通パッド１１ａに電気的に接続される。一方、第１ＬＥＤ積層２３の第２導電型半導体層２３ｂは、個別パッド１１ｄに電気的に接続され、第２ＬＥＤ積層３３の第２導電型半導体層３３ｂは個別パッド１１ｃに電気的に接続され、第３ＬＥＤ積層４３の第２導電型半導体層４３ｂは、個別パッド１１ｂに電気的に接続される。よって、第１ＬＥＤ積層２３はパッド１１ａ，１１ｄに電力を供給して駆動することができ、第２ＬＥＤ積層３３はパッド１１ａ，１１ｃに電力を供給して駆動することができ、第３ＬＥＤ積層４３はパッド１１ａ，１１ｂから電力を供給されて駆動することができる。

【0195】

一方、本実施形態によると、第１ＬＥＤ積層２３を貫通する第１貫通ビア１２９が回路基板１１上のパッド１１ａ，１１ｂ，１１ｃ，１１ｄに直接接続できる。第１貫通ビア１２９は、ＣｕＣＭＰ技術を用いて形成できる。よって、第１貫通ビア１２９は、ボンディング工程によってパッド１１ａ，１１ｂ，１１ｃ，１１ｄにボンディングされるのではなく、パッド１１ａ，１１ｂ，１１ｃ，１１ｄ上で形成できる。これにより、発光素子１００は回路基板１１に転写されるのではなく、回路基板１１上で形成され、よって、転写によって発生する信頼性問題を解決することができる。

【0196】

以下では、ディスプレイパネル２０００の製造方法を具体的に説明する。以下で説明するディスプレイパネルの製造方法は、図４Ａ又は図４Ｂの方式で具現される。一方、以下で説明する製造方法を通じて発光素子２００の構造についてもより詳しく理解できると考える。

【0197】

図２４Ａ、図２４Ｂ、図２５Ａ、図２５Ｂ、図２６Ａ、図２６Ｂ、図２６Ｃ、図２７Ａ、図２７Ｂ、図２７Ｃ、図２８Ａ、図２８Ｂ、図２９Ａ、図２９Ｂ、図２９Ｃ、図３０Ａ、図３０Ｂ、図３０Ｃ、図３１Ａ、図３１Ｂ、図３１Ｃ、図３２Ａ、図３２Ｂ、図３３Ａ、図３３Ｂ、図３３Ｃ、図３４Ａ、図３４Ｂ、図３４Ｃ、図３５Ａ、図３５Ｂ、図３５Ｃ、及び図３５Ｄは、本開示の一実施形態に係るディスプレイパネル２０００の製造方法を説明するための概略的な平面図および断面図である。ここでは、図３Ａで説明したように、二つの発光素子２００を含む領域を例に挙げて図示および説明するが、一つの回路基板１１上にはより多くの発光素子２００が製造される。

【0198】

先ず、図２４Ａおよび図２４Ｂを参照すると、回路基板１１上に第１ＬＥＤ積層２３が第１ボンディング層２０を通じてボンディングされる。

【0199】

回路基板１１は、内部にアクティブマトリックス駆動またはパッシブマトリックス駆動のための回路を含むことができる。回路基板１１は、例えば、シリコン基板の回路基板１１であってもよく、特に、アクティブ回路を含むことができる。

【0200】

回路基板１１はまた、上面に露出したパッド１１ａ，１１ｂ，１１ｃ，１１ｄを含む。パッド１１ａ，１１ｂ，１１ｃ，１１ｄは、それぞれ発光素子１００が形成される領域ごとに配置できる。パッド１１ａ，１１ｂ，１１ｃ，１１ｄは、回路基板１１内部のアクティブ回路に電気的に連結される。

【0201】

第１ＬＥＤ積層２３は、図６Ａを参照して説明したように、第１基板２１ａ上に形成できる。本実施形態において、第１一時基板２１ｂにボンディングされる工程は省略することができ、第１基板２１ａは第１ＬＥＤ積層２３が回路基板１１にボンディングされた後、第１ＬＥＤ積層２３から除去することができる。また、下部電極２５’が第２導電型半導体層２３ｂ上に形成され、第１ボンディング層２０は下部電極２５’と回路基板１１をボンディングできる。

【0202】

図２５Ａおよび図２５Ｂを参照すると、第１導電型半導体層２３ａ上に第１オーミック電極１２３ａが形成できる。オーミック接触特性を向上させるために、第１導電型半導体層２３ａは、表面にＡｌＧａＡｓのようなオーミック接触半導体層２３ｃを含むことができ、第１オーミック電極１２３ａはオーミック接触半導体層２３ｃに接触することができる。また、第１オーミック電極１２３ａ下部のオーミック接触半導体層２３ｃを除き、残りの領域でオーミック接触半導体層２３ｃはエッチング除去できる。また、オーミック接触半導体層２３ｃが除去された後、第１導電型半導体層２３ａの表面がテクスチャリングされて粗い表面が形成され得る。以下の図面では、図面が複雑になることを避けるために、オーミック接触半導体層２３ｃを省略した。

【0203】

図２６Ａ、図２６Ｂ、および図２６Ｃを参照すると、下部絶縁層１２５が形成され、貫通ホールＨ１＿１，Ｈ１＿２が形成される。貫通ホールＨ１＿１，Ｈ１＿２と一緒に素子分離領域ＩＳＯ１が形成される。

【0204】

下部絶縁層１２５は、第１導電型半導体層２３ａおよび第１オーミック電極１２３ａを覆う。下部絶縁層１２５はまた、貫通ホールＨ１＿１，Ｈ１＿２を形成するためのハードマスクとして機能することができる。

【0205】

貫通ホールＨ１＿１は、下部絶縁層１２５、第１ＬＥＤ積層２３、第１透明電極２５及び第１ボンディング層２０を貫通し、パッド１１ａ，１１ｂ，１１ｃ，１１ｄを露出させる。貫通ホールＨ１＿１は、パッド１１ｄ周囲の下部電極２５’を露出させる。

【0206】

一方、素子分離領域ＩＳＯ１によって第１ＬＥＤ積層２３および下部電極２５’の大きさが定められ、これにより、下部電極２５’は、第１ＬＥＤ積層２３の第２導電型半導体層２３ｂの全面に亘って形成できる。

【0207】

図２７Ａ，図２７Ｂおよび図２７Ｃを参照すると、第１側壁絶縁層１２７、第１貫通ビア１２９，１２９’および第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄが形成される。第１貫通ビア１２９，１２９’を形成した後、第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄを形成する前に、第１オーミック電極１２３ａを露出させる開口部が下部絶縁層１２５に形成される。

【0208】

第１側壁絶縁層１２７、第１貫通ビア１２９，１２９’および第１接続パッド１３１ａ，１３１ｂ，１３１ｃ，１３１ｄは、前述の実施形態と似た方法で形成されるため、詳細な説明は省略する。

【0209】

図２８Ａおよび図２８Ｂを参照すると、第２ＬＥＤ積層３３が第１ＬＥＤ積層２３上にボンディングされる。第２ＬＥＤ積層３３は、第２ボンディング層３０を通じて第１ＬＥＤ積層２３上にボンディングされ得る。第２透明電極３５が下側を向いて第２ボンディング層３０に接し、第１導電型半導体層３３ａが第２ボンディング層３０に対向して上側に配置される。第２ＬＥＤ積層３３は、第２基板（図６Ｂの３１ａ）に付着した状態で第１ＬＥＤ積層２３にボンディングされ、その後、第２基板３１ａは第２ＬＥＤ積層３３から、例えばレーザーリフトオフ技術を用いて除去される。第２一時基板３１ｂおよび接着剤３７は省略される。

【0210】

図２９Ａ、図２９Ｂおよび図２９Ｃを参照すると、中間絶縁層１３５が形成され、貫通ホールＨ２＿１，Ｈ２＿２が形成される。貫通ホールＨ２＿１，Ｈ２＿２と一緒に素子分離領域ＩＳＯ２が形成され得る。

【0211】

中間絶縁層１３５は、第１導電型半導体層３３ａを覆う。中間絶縁層１３５はまた、貫通ホールＨ２＿１，Ｈ２＿２を形成するためのハードマスクとして機能できる。

【0212】

貫通ホールＨ２＿１は、中間絶縁層１３５、第２ＬＥＤ積層３３、第２透明電極３５および第２ボンディング層３０を貫通し、第１貫通ビア１２９に接続された第１接続パッド１３１ａ，１３１ｂ，１３１ｃを露出させる。貫通ホールＨ２＿２は、中間絶縁層１３５および第２ＬＥＤ積層３３を貫通し、第２透明電極３５を露出させる。貫通ホールＨ２＿２は、第１接続パッド１３１ｃを露出させる貫通ホールＨ２＿１に相対的に近く配置することができる。

【0213】

図３０Ａ，図３０Ｂおよび図３０Ｃを参照すると、第２側壁絶縁層１３７および第２貫通ビア１３９，１３９’が形成される。第２側壁絶縁層１３７および貫通ビア１３９，１３９’の形成は、上で説明した実施形態と似ているため、詳しい説明は省略する。第２貫通ビア１３９は、第１接続パッド１３１ａ，１３１ｂ，１３１ｃにそれぞれ接続することができ、第２貫通ビア１３９’は第２透明電極３５に電気的に接続できる。

【0214】

第２貫通ビア１３９，１３９’が形成された後、中間絶縁層１３５をパターニングして第１導電型半導体層３３ａを露出させる開口部１３５ａ’が形成される。中間絶縁層１３５は、写真およびエッチング工程を通じてパターニングできる。開口部１３５ａ’は、共通パッド１１ａに電気的に接続された第２貫通ビア１３９に相対的に近く配置することができる。

【0215】

図３１Ａ、図３１Ｂおよび図３１Ｃを参照すると、中間絶縁層１３５上に第２接続パッド１４１ａ，１４１ｂ，１４１ｃが形成される。第２接続パッド１４１ａ，１４１ｂ，１４１ｃは、フォトリソグラフィおよびエッチング工程を用いるか、リフトオフ技術を用いて形成できる。

【0216】

第２接続パッド１４１ａは、共通パッド１１ａに接続された第２貫通ビア１３９と開口部１３５ａ’を通じて露出された第１導電型半導体層３３ａを電気的に連結し、第２接続パッド１４１ｃはパッド１１ｃに接続された第２貫通ビア１３９と第２貫通ビア１３９’を電気的に連結する。一方、第２接続パッド１４１ｂは、パッド１１ｂに接続された第２貫通ビア１３９に電気的に接続する。

【0217】

第１導電型半導体層３３ａのオーミック接触抵抗を低くするために、中間絶縁層１３５を形成する前、又は中間絶縁層１３５に開口部１３５ａ’を形成した後、第１導電型半導体層３３ａにオーミック接触するオーミック層をさらに形成することもできる。この場合、第２接続パッド１４１ａは第２貫通ビア１３９とオーミック層を電気的に連結することができる。

【0218】

図３２Ａおよび図３２Ｂを参照すると、第３ＬＥＤ積層４３が第２ＬＥＤ積層３３上にボンディングされる。第３ＬＥＤ積層４３は、第３ボンディング層４０を通じて第２ＬＥＤ積層３３上にボンディングできる。第３透明電極４５が下側を向いて第３ボンディング層４０に接し、第１導電型半導体層４３ａが第３ボンディング層４０に対向して上側に配置され得る。第３ＬＥＤ積層４３は、第３基板４１ａに付着した状態で第２ＬＥＤ積層３３にボンディングでき、その後、第３基板４１ａが第３ＬＥＤ積層４３から除去される。よって、第３一時基板４１ｂおよび接着剤４７は省略できる。

【0219】

図３３Ａ，図３３Ｂおよび図３３Ｃを参照すると、第１導電型半導体層３３ａを覆う上部絶縁層１４５が形成され、貫通ホールＨ３＿１，Ｈ３＿２が形成される。貫通ホールＨ３＿１，Ｈ３＿２と一緒に素子分離領域ＩＳＯ３が形成できる。上部絶縁層１４５はまた、貫通ホールＨ３＿１，Ｈ３＿２を形成するためのハードマスクとして機能できる。

【0220】

貫通ホールＨ３＿１は、上部絶縁層１４５、第３ＬＥＤ積層４３、第３透明電極４５および第３ボンディング層４０を貫通し、第２接続パッド１４１ａ，１４１ｂを露出させる。貫通ホールＨ３＿２は、上部絶縁層１４５および第３ＬＥＤ積層４３を貫通し、第３透明電極４５を露出させる。貫通ホールＨ３＿２は、第２接続パッド１４１ｂに電気的に連結された第３貫通ビア１４９に相対的に近く配置できる。貫通ホールＨ３＿１と貫通ホールＨ３＿２は、互いに異なるフォトレジストパターンを用いて形成できる。

【0221】

図３４Ａ、図３４Ｂおよび図３４Ｃを参照すると、第３側壁絶縁層１４７および第３貫通ビア１４９，１４９’が形成され、上部絶縁層１４５に第１導電型半導体層４３ａを露出させる開口部１４５ａ’が形成される。第３側壁絶縁層１４７、第３貫通ビア１４９，１４９’および開口部１４５ａ’を形成する工程は、第２側壁絶縁層１３７、第２貫通ビア１３９，１３９’および開口部１３５ａ’を形成する工程と似ているため、詳しい説明は省略する。但し、開口部１４５ａ’は、第２接続パッド１４１ａに電気的に連結された第３貫通ビア１４９に相対的に近く配置できる。

【0222】

図３５Ａ、図３５Ｂ、図３５Ｃおよび図３５Ｄを参照すると、上部絶縁層１４５上に第３接続パッド１５１ａ，１５１ｂが形成される。第３接続パッド１５１ａ，１５１ｂは、フォトリソグラフィおよびエッチング工程を用いて形成する、またはリフトオフ技術を用いて形成できる。

【0223】

第３接続パッド１５１ａは、共通パッド１１ａに接続された第３貫通ビア１４９と開口部１４５ａ’を通じて露出された第１導電型半導体層４３ａを電気的に連結し、第３接続パッド１５１ｂは、パッド１１ｂに接続された第３貫通ビア１４９と第３透明電極４５に接続された第３貫通ビア１４９’を電気的に連結する。

【0224】

結果的に、回路基板１１上で発光素子２００、つまりピクセル領域が完成する。次いで、回路基板１１を適当な大きさに分割することができ、これによりディスプレイパネル２０００が完成する。さらに、素子分離領域ＩＳＯ３は、光遮断物質または光反射物質で埋めることもできる。

【0225】

図３６Ａ，図３６Ｂ、および図３６Ｃは、本開示のまた別の実施形態に係るディスプレイパネル２０００ａを説明するための概略的な断面図である。ここで、図３６Ａ、図３６Ｂ、および図３６Ｃは、それぞれ図２３Ａの切り取り線Ｄ－Ｄ’，Ｅ－Ｅ’、およびＦ－Ｆ’に沿って切り取った断面図に対応する。

【0226】

図３６Ａ、図３６Ｂ、図３６Ｃを参照すると、本実施形態に係るディスプレイパネル２０００ａは、前述の図２３Ａ、図２３Ｂ、図２３Ｃ、および図２３Ｄを参照して説明したディスプレイパネル２００と大体似ており、但し、光吸収層１５３をさらに含むことに違いがある。

【0227】

光吸収層１５３は、第３ＬＥＤ積層４３を覆う。光吸収層１５３はまた、上部絶縁層１４５、第３側壁絶縁層１４７、および第３ボンディング層４０を覆うことができる。特に、図３６Ａ、図３６Ｂ、図３６Ｃに示したように、光吸収層１５３はディスプレイパネル２０００ａの上面全体を覆うことができる。

【0228】

光吸収層１５３は、素子分離領域（図２３ＢのＩＳＯ３）を埋めることができる。第３ＬＥＤ積層４３上部に配置される光吸収層１５３の厚さは、素子分離領域ＩＳＯ３の幅より小さく、よって、第３ＬＥＤ積層の上部に向かう光に対する吸収が第３ＬＥＤ積層４３の側面に放出される光に対する吸収よりも相対的に小さくなり得る。

【0229】

光吸収層１５３は、隣り合うサブピクセル間の光干渉を減らしてディスプレイパネルのコントラストを向上させる。

【0230】

光吸収層１５３は、例えば、ＰＤＭＡ又はブラックＥＭＣ（ｅｐｏｘｙｍｏｌｄｉｎｇｃｏｍｐｏｕｎｄ）のようなブラック物質で形成され得る。例えば、図３５Ａ、図３５Ｂ、図３５Ｃ、および図３５Ｄを参照して説明したように、第３接続パッド１５１ａ，１５１ｂが形成された後、上部絶縁層１４５、第３側壁絶縁層１４７、および第３接続パッド１５１ａ，１５１ｂを覆うブラック物質を塗布し、硬化させて形成できる。

【0231】

図３７は、本開示のまた別の実施形態に係るディスプレイパネル２０００ｂを説明するための概略的な断面図である。

【0232】

本実施形態に係るディスプレイパネル２０００ｂは、図３６Ａ、図３６Ｂ、および図３６Ｃを参照して説明したディスプレイパネル２０００ａと大体似ているが、光吸収層１５３ａがパターニングされたことに違いがある。ここでは、図３６Ａに対応する断面図のみを代表として図示した。

【0233】

図３７を参照すると、光吸収層１５３ａは、上で説明した光吸収層１５３と同じように第３ＬＥＤ積層４３を覆い、さらに、上部絶縁層１４５および第３側壁絶縁層１４７を覆い、また、素子分離領域ＩＳＯ３を埋めることができる。但し、光吸収層１５３ａは、光放出領域を定義する開口部を有するようにパターニングすることができる。これにより、サブピクセル間の光干渉を減らしてコントラストを向上させると共に、第３ＬＥＤ積層４３を通じて上部に放出される光が光吸収層１５３ａによって吸収されて損失することを減らすことができる。

【0234】

図３８は、本開示のまた別の実施形態に係るディスプレイパネル２０００ｃを説明するための概略的な断面図である。

【0235】

本実施形態に係るディスプレイパネル２０００ｃは、図３６Ａ、図３６Ｂ、および図３６Ｃを参照して説明したディスプレイパネル２０００ａと大体似ているが、光吸収層１５３ｂがサブピクセル間の領域内に形成されたことに違いがある。ここでは、図３６Ａに対応する断面図のみを代表として図示した。

【0236】

図３８を参照すると、光吸収層１５３ｂは上で説明した光吸収層１５３と同じように第３ＬＥＤ積層４３を覆い、さらに、上部絶縁層１４５および第３側壁絶縁層１４７を覆い、また、素子分離領域ＩＳＯ３を埋めることができる。但し、光吸収層１５３ｂは、サブピクセル間の領域で第２ボンディング層３０および第３ボンディング層４０を貫通して形成することができる。これにより、サブピクセル間の光干渉を減らしてコントラストを向上させることができる。

【0237】

さらに、光吸収層１５３ｂは、図３７を参照して説明したように、光放出領域を定義する開口部を有するようにパターニングすることができる。これにより、第３ＬＥＤ積層４３を通じて上部に放出される光が光吸収層１５３ｂによって吸収されて損失されることを減らすことができる。

【0238】

光吸収層１５３ｂは、サブピクセル領域間の領域で第２ボンディング層３０および第３ボンディング層４０を部分的に除去した後、ブラック物質を塗布し、硬化させて形成することができる。

【0239】

光吸収層１５３，１５３ａ，１５３ｂが、図２３Ａ、図２３Ｂ、図２３Ｃ、および図２３Ｄを参照して説明したディスプレイパネル２０００に追加された実施形態のディスプレイパネル２０００ａ，２０００ｂ，２０００ｃに対して、図３６Ａ、図３６Ｂ、図３６Ｃ、図３７、および図３８を参照して説明したが、光吸収層１５３，１５３ａ，１５３ｂは、図３Ａ、図３Ｂ、図３Ｃ、および図３Ｄを参照して説明したディスプレイパネル１０００にも追加できる。

【0240】

本実施形態において、光吸収層１５３，１５３ａ，１５３ｂが２つのサブピクセル上に形成されたことを図示したが、光吸収層１５３，１５３ａ，１５３ｂは、これら２つのサブピクセルに隣接する別のサブピクセル上にも形成できる。光吸収層１５３，１５３ａ，１５３ｂは、隣接するサブピクセルを覆う光吸収層と接し得る。さらに、光吸収層１５３，１５３ａ，１５３ｂは、サブピクセル間の領域を覆ってディスプレイ２０００，２０００ａ，２０００ｂ，２０００ｃ上に連続して形成され得る。

【0241】

以上で、本開示の多様な実施形態について説明したが、本開示はこれら実施形態に限定されるのではない。また、一つの実施形態について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施形態にも適用できる。

【図1】