特許 7569139 電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-08

(45)【発行日】2024-10-17

(54)【発明の名称】電源回路

(51)【国際特許分類】

   H02M 1/00 20070101AFI20241009BHJP

   H02M 1/08 20060101ALI20241009BHJP

   G05F 1/56 20060101ALI20241009BHJP

【ＦＩ】

H02M1/00 F

H02M1/08 A

G05F1/56 310L

G05F1/56 320F

【請求項の数】 2

(21)【出願番号】P 2021155264

(22)【出願日】2021-09-24

(65)【公開番号】P2023046588

(43)【公開日】2023-04-05

【審査請求日】2023-09-07

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】テー チェンコン

【審査官】上野 力

(56)【参考文献】

【文献】特開２０１５－１３８３４４（ＪＰ，Ａ）

【文献】特開２０１５－１５３０７４（ＪＰ，Ａ）

【文献】特開２０２０－１９４２６９（ＪＰ，Ａ）

【文献】特開２００１－２８２３７２（ＪＰ，Ａ）

【文献】特開２００７－０３４４０５（ＪＰ，Ａ）

【文献】特開２０１０－１６５４４９（ＪＰ，Ａ）

【文献】特開２０１３－１２２７９２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／００

Ｈ０２Ｍ １／０８

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

ゲートに供給される制御信号によってオン、オフが制御されて、所定の電圧に追従した出力電圧を出力する第１のトランジスタと、
電流経路の一端が電源電圧を供給する入力端子に接続され、他端が抵抗の一端に接続され、前記制御信号に応じて前記所定の電圧を出力する第２のトランジスタと、
基準電圧と、前記抵抗の他端を介して入力される前記所定の電圧との電圧差を増幅し、前記制御信号として出力するアンプ回路と、
電流経路の一端が前記アンプ回路の出力端子に接続され、他端が基準電位点に接続され、ゲート電圧に応じてオン、オフする第３のトランジスタと、
前記電源電圧の入力端子と前記第３のトランジスタのゲートとの間に接続されるコンデンサと、
を有する電源回路。

【請求項2】

ゲートに供給される制御信号によってオン、オフが制御されて、所定の電圧に追従した出力電圧を出力する第１のトランジスタと、
電流経路の一端が電源電圧を供給する入力端子に接続され、他端が抵抗の一端に接続され、前記制御信号に応じて前記所定の電圧を出力する第２のトランジスタと、
前記電源電圧が入力され、前記電源電圧よりも高い電圧を発生して出力するチャージポンプ回路と、
出力制御信号に応じて前記チャージポンプ回路の出力を前記制御信号として出力する第３のトランジスタと、
前記出力制御信号に応じて基準電位点の出力を前記制御信号として出力する第４のトランジスタと、
電流経路の一端が前記第３のトランジスタと前記第４のトランジスタとの間のノードに接続され、他端が基準電位点に接続され、ゲート電圧に応じてオン、オフする第５のトランジスタと、
前記電源電圧の入力端子と前記第５のトランジスタのゲートとの間に接続されるコンデンサと、
を有する電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電源回路に関する。

【背景技術】

【0002】

電源回路は、大きな突入電圧が発生した際に出力電圧をクランプすることで、後段の回路部等へ過大な電圧が印加されるのを防ぐ過電圧クランプ機能を備えている。

【0003】

しかしならが、従来の過電圧クランプ機能を実現する過電圧クランプ回路は、受動型または帰還型のため、大きな突入電圧が発生した際に出力電圧をクランプまでの応答速度が遅いという課題があった。

【先行技術文献】

【特許文献】

【0004】

【文献】特表平９－５０７３６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

そこで、実施形態は、大きな突入電圧が発生した際に出力電圧を高速にクランプすることができる電源回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

実施形態の電源回路は、ゲートに供給される制御信号によってオン、オフが制御されて、所定の電圧に追従した出力電圧を出力する第１のトランジスタと、電流経路の一端が電源電圧を供給する入力端子に接続され、他端が抵抗の一端に接続され、前記制御信号に応じて前記所定の電圧を出力する第２のトランジスタと、基準電圧と、前記抵抗の他端を介して入力される前記所定の電圧との電圧差を増幅し、前記制御信号として出力するアンプ回路と、電流経路の一端が前記アンプ回路の出力端子に接続され、他端が基準電位点に接続され、ゲート電圧に応じてオン、オフする第３のトランジスタと、前記電源電圧の入力端子と前記第３のトランジスタのゲートとの間に接続されるコンデンサと、を有する。

【図面の簡単な説明】

【0007】

【図1】第１の実施形態に係わる電源回路の一例を示す回路図である。

【図2】第２の実施形態に係わる電源回路の一例を示す回路図である。

【発明を実施するための形態】

【0008】

以下、図面を参照して実施形態を説明する。
（第１の実施形態）
図１は、第１の実施形態に係わる電源回路の一例を示す回路図である。
本実施形態の電源回路は、電圧源Ｓｏ１、ＮＭＯＳトランジスタ（以下、単にトランジスタという）Ｔ１、Ｔ２、Ｔ３と、アンプ回路Ａｍｐ１と、抵抗Ｒ１、Ｒ２、Ｒ３と、コンデンサＣ１とを有する。

【0009】

電圧源Ｓｏ１は、負極性端子が基準電位点に接続され、正極性端子に電源電圧Ｖｉｎを発生する。電源圧Ｓｏ１からの電源電圧Ｖｉｎが、電源回路の入力端子ＩＮを介してトランジスタＴ１、Ｔ２のドレイン、及び、コンデンサＣ１に供給される。

【0010】

メインスイッチを構成するトランジスタＴ１のソースは、電源回路の出力端子ＯＵＴに接続される。出力端子ＯＵＴには、図示しない負荷（回路部等）が接続される。トランジスタＴ１のゲートには、電源回路から負荷に出力Ｖｏｕｔを供給するか供給を停止するかを制御するための制御信号Ｖｇａｔｅが印加される。制御信号Ｖｇａｔｅは、アンプ回路Ａｍｐ１から出力される。

【0011】

トランジスタＴ１は、ソースフォロワ構成によって、後述する所定の電圧である電圧Ｖｓに追従した出力Ｖｏｕｔを出力する。トランジスタＴ１は、ハイレベル（以下、Ｈレベルという）の制御信号Ｖｇａｔｅによってオンとなり、電源電圧Ｖｉｎに基づく出力Ｖｏｕｔが負荷に供給される。ローレベル（以下、Ｌレベルという）の制御信号Ｖｇａｔｅによってオフとなり、電源電圧Ｖｉｎに基づく出力Ｖｏｕｔの負荷への供給が停止される。

【0012】

トランジスタＴ２は、トランジスタＴ１に並列に接続されている。トランジスタＴ２のドレインは、電源圧Ｓｏ１の正極性端子に接続される。トランジスタＴ２のソースは、抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は、抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は、基準電位点に接続される。トランジスタＴ２のゲートには、アンプ回路Ａｍｐ１から出力される制御信号Ｖｇａｔｅが印加され、制御信号Ｖｇａｔｅによって制御された電圧Ｖｓがソースから出力される。

【0013】

電圧Ｖｓは、抵抗Ｒ１及びＲ２により分圧されてアンプ回路Ａｍｐ１の反転入力端子に供給される。アンプ回路Ａｍｐ１の非反転入力端子には、基準電圧ＶＲＥＦに供給される。アンプ回路Ａｍｐ１の出力端子は、トランジスタＴ１のゲート、トランジスタＴ２のゲート及びトランジスタＴ３のドレインに接続されている。

【0014】

アンプ回路Ａｍｐ１は、非反転入力端子に供給された基準電圧ＶＲＥＦと、反転入力端子に供給された電圧との電圧差を増幅し、制御信号Ｖｇａｔｅとして出力する。

【0015】

トランジスタＴ２のソースからは、制御信号Ｖｇａｔｅに応じた電圧Ｖｓが出力される。トランジスタＴ１のソースからは、ソースフォロワ構成によって、出力Ｖｏｕｔが電圧Ｖｓに追従して、すなわち、出力Ｖｏｕｔが電圧Ｖｓにクランプされて出力される。

【0016】

コンデンサＣ１の一端は、入力端子ＩＮを介して電圧源Ｓｏ１の正極性入力端に接続される。コンデンサＣ１の他端は、抵抗Ｒ３の一端に接続される。抵抗Ｒ３の他端は、基準電位点に接続される。

【0017】

トランジスタＴ３のゲートは、コンデンサＣ１と抵抗Ｒ３との間のノードに接続されている。トランジスタＴ３のソースは、基準電位点に接続される。電源電圧Ｖｉｎが急激に立ち上がると、コンデンサＣ１を介してトランジスタＴ３のゲートに供給され、トランジスタＴ３がオンする。これにより、制御信号Ｖｇａｔｅをプルダウンし、出力Ｖｏｕｔをクランプする。

【0018】

このように、本実施形態は、トランジスタＴ２が制御信号Ｖｇａｔｅに応じて、電源圧Ｓｏ１からの電源電圧Ｖｉｎに基づき発生する電圧Ｖｓがアンプ回路Ａｍｐ１に帰還する構成となっている。

【0019】

そのため、本実施形態の電源回路は、電源電圧Ｖｉｎに大きな突入電圧が発生した際に、電源電圧Ｖｉｎに応じて制御信号Ｖｇａｔｅを直ちに制御することができるため、高速な応答が可能となる。

【0020】

また、本実施形態の電源回路は、出力Ｖｏｕｔを帰還しないため、トランジスタＴ１に流れる電流の影響を受けることがないため、アンプ回路Ａｍｐ１の位相余裕を確保し易い。

【0021】

また、本実施形態は、トランジスタＴ１は、ソースフォロワ構成によって、出力Ｖｏｕｔを電圧Ｖｓにほぼ等しくすることができる。すなわち、アンプ回路Ａｍｐ１及びトランジスタＴ２によって電圧Ｖｓを固定することで、出力Ｖｏｕｔも電圧Ｖｓに固定することができ、電源電圧Ｖｉｎに大きな突入電圧が発生した際に、出力Ｖｏｕｔを電圧Ｖｓにクランプすることができる。

【0022】

さらに、本実施形態では、入力端子ＩＮを介して電圧源Ｓｏ１に接続されたコンデンサＣ１と、電流経路の一端がアンプ回路Ａｍｐ１の出力端子に接続され、他端が基準電位点に接続され、ゲートがコンデンサＣ１に接続されたトランジスタＴ３とを設けている。これにより、電源電圧Ｖｉｎに大きな突入電圧が発生した際に、コンデンサＣ１を介してトランジスタＴ３がオンし、制御信号Ｖｇａｔｅをプルダウンすることで、出力Ｖｏｕｔを高速にクランプしている。

【0023】

よって、本実施形態の電源回路によれば、大きな突入電圧が発生した際に出力電圧を高速にクランプすることができる。

【0024】

（第２の実施形態）
次に、第２の実施形態について説明する。
図２は、第２の実施形態に係わる電源回路の一例を示す回路図である。なお、図２において図１と同一の構成要素には同一符号を付して説明を省略する。

【0025】

本実施形態の電源回路は、第１の実施形態のアンプ回路Ａｍｐ１がアンプ回路Ａｍｐ２及びＮＭＯＳトランジスタＴ４に代わるとともに、チャージポンプ回路ＣＰ、ＰＭＯＳトランジスタＴ５、ＮＭＯＳトランジスタＴ６が追加されて構成されている。

【0026】

アンプ回路Ａｍｐ２の非反転入力端子には、抵抗Ｒ１及びＲ２の間のノードが接続される。アンプ回路Ａｍｐ２の反転入力端子には、基準電圧ＶＲＥＦが入力される。アンプ回路Ａｍｐ２の出力端子は、トランジスタＴ４のゲートに接続される。

【0027】

トランジスタＴ４のドレインは、トランジスタＴ１及びＴ２のゲートに接続され ソースは、基準電位点に接続される。トランジスタＴ４は、アンプ回路Ａｍｐ２の出力に応じてオン／オフが制御される。大きな突入電圧が発生した際にアンプ回路Ａｍｐ２からＨレベルの信号がトランジスタＴ４のゲートに入力され、トランジスタＴ４がオンし、制御信号Ｖｇａｔｅをプルダウンする。

【0028】

本実施形態においては、制御信号Ｖｇａｔｅは、チャージポンプ回路ＣＰ及びトランジスタＴ５，Ｔ６により発生する。トランジスタＴ１をオンにするためには、制御信号Ｖｇａｔｅは、電源電圧Ｖｉｎよりも高い電圧である必要がある。チャージポンプ回路ＣＰには、電源電圧Ｖｉｎが供給される。チャージポンプ回路ＣＰは、電源電圧Ｖｉｎを用いて、電源電圧Ｖｉｎよりも高い電圧を発生して出力する。

【0029】

チャージポンプ回路ＣＰの出力端子と基準電位点との間にはトランジスタＴ５，Ｔ６の電流経路が直列接続される。即ち、トランジスタＴ５は、ソースがチャージポンプ回路ＣＰの出力に接続され、ドレインがトランジスタＴ１のゲートに接続され、ゲートには出力制御信号が与えられる。トランジスタＴ６は、ドレインがトランジスタＴ１のゲートに接続され、ソースが基準電位点に接続され、ゲートには出力制御信号が与えられる。

【0030】

出力制御信号がＨレベルの場合には、トランジスタＴ５がオフ、トランジスタＴ６がオンであり、制御信号ＶｇａｔｅはＬレベルとなり、トランジスタＴ１はオフとなる。即ち、Ｈレベルの出力制御信号がトランジスタＴ５、Ｔ６のゲートに供給される場合には、出力Ｖｏｕｔの負荷への供給は停止される。即ち、Ｈレベルの出力制御信号によりメインスイッチＯＦＦの状態となる。

【0031】

出力制御信号がＬレベルの場合には、トランジスタＴ５がオン、トランジスタＴ６がオフであって、制御信号Ｖｇａｔｅはチャージポンプ回路ＣＰの出力によりＨレベルとなり、トランジスタＴ１はオンとなる。即ち、Ｌレベルの出力制御信号がトランジスタＴ５、Ｔ６のゲートに供給される場合には、出力Ｖｏｕｔが負荷に供給される。即ち、Ｌレベルの出力制御信号によりメインスイッチＯＮの状態となる。

【0032】

本実施形態においても、第１の実施形態と同様に、トランジスタＴ２が制御信号Ｖｇａｔｅに応じて、電源圧Ｓｏ１からの電源電圧Ｖｉｎに基づき発生する電圧Ｖｓがアンプ回路Ａｍｐ１に帰還する構成となっている。

【0033】

そのため、本実施形態の電源回路は、第１の実施形態と同様に、電源電圧Ｖｉｎに大きな突入電圧が発生した際に、電源電圧Ｖｉｎに応じて制御信号Ｖｇａｔｅを直ちに制御することができるため、高速な応答が可能となる。

【0034】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0035】

Ｔ１～Ｔ６…トランジスタ、Ａｍｐ１，Ａｍｐ２…アンプ回路、Ｒ１～Ｒ３…抵抗、Ｃ１…コンデンサ、Ｓｏ１…電圧源、ＣＰ…チャージポンプ回路、Ｖｉｎ…電源電圧、Ｖｏｕｔ…出力、Ｖｇａｔｅ…制御信号。

【図1】

【図2】