IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 浜松ホトニクス株式会社の特許一覧

<>
  • 特許-裏面入射型撮像素子 図1
  • 特許-裏面入射型撮像素子 図2
  • 特許-裏面入射型撮像素子 図3
  • 特許-裏面入射型撮像素子 図4
  • 特許-裏面入射型撮像素子 図5
  • 特許-裏面入射型撮像素子 図6
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-08
(45)【発行日】2024-10-17
(54)【発明の名称】裏面入射型撮像素子
(51)【国際特許分類】
   H01L 27/146 20060101AFI20241009BHJP
   H04N 25/70 20230101ALI20241009BHJP
   H01L 27/148 20060101ALI20241009BHJP
【FI】
H01L27/146 A
H04N25/70
H01L27/148 B
【請求項の数】 3
(21)【出願番号】P 2019166268
(22)【出願日】2019-09-12
(65)【公開番号】P2021044439
(43)【公開日】2021-03-18
【審査請求日】2022-05-11
【前置審査】
(73)【特許権者】
【識別番号】000236436
【氏名又は名称】浜松ホトニクス株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100140442
【弁理士】
【氏名又は名称】柴山 健一
(74)【代理人】
【識別番号】100223424
【弁理士】
【氏名又は名称】和田 雄二
(74)【代理人】
【識別番号】100208524
【弁理士】
【氏名又は名称】小曳 満昭
(72)【発明者】
【氏名】村松 雅治
(72)【発明者】
【氏名】▲高▼木 慎一郎
(72)【発明者】
【氏名】米田 康人
【審査官】田邊 顕人
(56)【参考文献】
【文献】特開平10-125884(JP,A)
【文献】特開2004-064410(JP,A)
【文献】特開平10-125885(JP,A)
【文献】特開2010-219425(JP,A)
【文献】特開2005-303154(JP,A)
【文献】特開2017-069374(JP,A)
【文献】国際公開第2004/047178(WO,A1)
【文献】特開2009-117454(JP,A)
【文献】特開平10-150182(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/146
H04N 25/70
H01L 27/148
(57)【特許請求の範囲】
【請求項1】
表面と前記表面の反対側の裏面とを有し、グラウンド電位が付与される半導体基板と、
前記表面上に形成された半導体層と、を備え、
前記半導体層は、
前記裏面側からの入射光に応じて信号電荷を生成する受光部を含み、前記信号電荷に応じた信号電圧を出力する第1素子部と、
前記第1素子部から出力された前記信号電圧をデジタル信号に変換するアナログ-デジタル変換器を含む第2素子部と、
を有し、
前記表面及び前記裏面に交差する第1方向における前記半導体基板の厚さは、前記第1方向からみて前記受光部に対応する前記半導体基板の第1領域よりも、前記第1方向から見て前記アナログ-デジタル変換器に対応する前記半導体基板の第2領域において相対的に厚く、
前記半導体基板は、前記第1方向からみたときに前記第1領域と前記第2領域との間に位置する第3領域を含み、
前記半導体基板の前記厚さは、前記第1領域から前記第3領域にわたって前記裏面に設けられた凹部によって、前記第2領域よりも前記第1領域において相対的に薄くされており、
前記凹部の内側面は、前記第3領域に位置すると共に、前記半導体基板の厚さが前記第1領域から前記第2領域に向けて徐々に厚くなるように傾斜した傾斜面を含み、
前記第1素子部は、前記受光部で生成された前記信号電荷を前記信号電圧に変換するアンプ部を含み、
前記アンプ部は、前記第1方向からみて、前記第2領域よりも前記第1領域側において前記第3領域に位置し、
前記傾斜面は、前記第1方向からみて前記第2領域に至っていない、
裏面入射型撮像素子。
【請求項2】
前記半導体層は、前記凹部の底部において前記半導体基板から露出されている、
請求項1に記載の裏面入射型撮像素子。
【請求項3】
前記凹部の内側面を含む前記半導体基板の前記裏面上に形成された遮光膜を備え、
前記遮光膜は、前記傾斜面上に延在すると共に、前記凹部の底面上に開口部を有する、
請求項1又は2に記載の裏面入射型撮像素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、裏面入射型撮像素子に関する。
【背景技術】
【0002】
現在、受光及び電荷転送を担うCCD部と、アナログデジタル変換等の信号処理を担うCMOS部とを1つのチップ内に形成するモノリシックCCD-CMOSセンサが知られている。非特許文献1には、CCD-in-CMOSセンサが記載されている。このCCD-in-CMOSセンサでは、裏面照射が可能とされている。
【先行技術文献】
【非特許文献】
【0003】
【文献】Pierre Boulenc, Jo Robbelein,Linkun Wu, Vasyl Motsnyi, Luc Haspeslagh, Stefano Guerrieri, JonathanBorremans, Maarten Rosmeulen “High Speed Backside Illuminated TDI CCD-in-CMOSSensor” [令和1年7月29日検索]、インターネット<http://www.imagesensors.org/Past%20Workshops/2017%20Workshop/2017%20Papers/R50.pdf>
【発明の概要】
【発明が解決しようとする課題】
【0004】
現在、上述したようなモノリシックCCD-CMOSセンサにあっても、高速化の要求化が高まっている。しかしながら、高速化に伴って、アナログ-デジタル変換の速度が向上することにより、信号処理回路の消費電流が増大して消費電流量の変化も大きくなる結果、グラウンド電位(基板電位)が変動しやすくなるという問題点が生じ得る。グラウンド電位の変動は、信号処理回路の誤動作を引き起こしたり、CCD部の出力信号にノイズを重畳したりといった悪影響を及ぼす。
【0005】
特に、高速化に伴うセンサへの入射光量の減少を補うために、センサを高感度化させる目的から、基板を薄化して光有感領域を基板から露出させると共に、光有感領域に対して光を直接的に入射させる構造を採用すると、この問題が顕在化する。これは、信号処理回路のグラウンドとして機能する基板が、薄化によって高抵抗化することに起因する。すなわち、従来のモノリシックCCD-CMOSセンサにあっては、高感度化とグラウンドの安定化とを両立させることによって、処理速度を向上させることが困難であった。
【0006】
本発明は、処理速度を向上可能な裏面入射型撮像素子を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明に係る裏面入射型撮像素子は、表面と表面の反対側の裏面とを有し、グラウンド電位が付与される半導体基板と、表面上に形成された半導体層と、を備え、半導体層は、裏面側からの入射光に応じて信号電荷を生成する受光部を含み、信号電荷に応じた信号電圧を出力する第1素子部と、第1素子部から出力された信号電圧をデジタル信号に変換するアナログ-デジタル変換器を含む第2素子部と、を有し、表面及び裏面に交差する第1方向における半導体基板の厚さは、第1方向からみて受光部に対応する半導体基板の第1領域よりも、第1方向から見てアナログ-デジタル変換器に対応する半導体基板の第2領域において相対的に厚い。
【0008】
この裏面入射型撮像素子では、半導体基板の表面上に形成された半導体層が、第1素子部と第2素子部とを有する。第1素子部は、半導体基板の裏面側からの入射光に応じて信号電荷を生成する受光部を含む。また、第2素子部は、信号電圧をデジタル信号に変換するアナログ-デジタル変換器を含む。そして、半導体基板の厚さは、受光部に対応する第1領域よりも、アナログ-デジタル変換器に対応する第2領域において相対的に厚くされている。換言すれば、半導体基板は、受光部に対応する領域において薄く、アナログ-デジタル変換器に対応する領域において厚くされている。この結果、半導体基板の第1領域からの受光部への入射光量が増大されると共に、半導体基板のアナログ-デジタル変換器に対応する第2領域の高抵抗化が避けられる。よって、この裏面入射型撮像素子によれば、高感度化とグラウンドの安定化との両立により、処理速度を向上可能である。
【0009】
本発明に係る裏面入射型撮像素子においては、半導体基板は、第1方向からみたときに第1領域と第2領域との間に位置する第3領域を含み、半導体基板の厚さは、第1領域から第3領域にわたって裏面に設けられた凹部によって、第2領域よりも第1領域において相対的に薄くされていてもよい。このとき、本発明に係る裏面入射型撮像素子においては、凹部の内側面は、第3領域に位置すると共に、半導体基板の厚さが第1領域から第2領域に向けて徐々に厚くなるように傾斜した傾斜面を含むことができる。このように、半導体基板の裏面に設けられた凹部によって、第1領域を薄くしつつ第2領域を厚くすることができる。
【0010】
本発明に係る裏面入射型撮像素子においては、第1素子部は、受光部で生成された信号電荷を信号電圧に変換するアンプ部を含み、アンプ部は、第1方向からみて第3領域に位置してもよい。このように、第3領域に対して、半導体基板の厚さに影響を受けにくいアンプ部を配置することができる。
【0011】
本発明に係る裏面入射型撮像素子においては、半導体層は、凹部の底部において半導体基板から露出されていてもよい。この場合、第1領域からの受光部への入射光量をさらに増大可能である。
【発明の効果】
【0012】
本発明によれば、処理速度を向上可能な裏面入射型撮像素子を提供できる。
【図面の簡単な説明】
【0013】
図1】本実施形態に係る裏面入射型撮像素子を示す模式図である。
図2図1に示された裏面入射型撮像素子の詳細な断面図である。
図3】第1変形例に係る裏面入射型撮像素子を示す模式図である。
図4】第2変形例に係る裏面入射型撮像素子を示す模式図である。
図5】第3変形例に係る裏面入射型撮像素子を示す模式図である。
図6】第4変形例に係る裏面入射型撮像素子を示す模式図である。
【発明を実施するための形態】
【0014】
以下、一実施形態について図面を参照して詳細に説明する。各図において、同一又は相当する要素には、同一の符号を付し、重複する説明を省略する場合がある。
【0015】
図1は、本実施形態に係る裏面入射型撮像素子を示す模式図である。図1の(a)は平面図であり、図1の(b)は模式的な断面図である。図2は、図1に示された裏面入射型撮像素子の詳細な断面図である。図1,2に示されるように、裏面入射型撮像素子1は、第1素子部3と第2素子部5とを備える。第1素子部3は、例えば、受光及び電荷転送を担うCCD(Charge coupled Device)部であり、第2素子部5は、例えば、アナログ-デジタル変換等の信号処理を担うCMOS(Complementary Metal Oxide Semiconductor)部である。すなわち、裏面入射型撮像素子1は、一例としてモノリシックCCD-COMSセンサである。裏面入射型撮像素子1のサイズの一例は、平面視において、長手方向に20mm程度、短手方向に10mm程度である。
【0016】
裏面入射型撮像素子1は、半導体基板10と、半導体層30と、第1絶縁層40と、第2絶縁層50と、を備えている。半導体基板10は、表面10aと、表面10aの反対側の裏面10bと、を含む。半導体基板10は、例えばP型の導電型を有しており、例えばシリコン基板である。半導体層30は、半導体基板10の表面10a上に形成されている。半導体層30は、例えばP型の導電型を有しており、例えば、シリコンを含むエピタキシャル成長層である。第1素子部3及び第2素子部5は、半導体層30に構成されている。半導体層30の厚さは、例えば10μm程度である。
【0017】
第1素子部3は、受光部(画素部)13とアンプ部15とを含む。受光部13は、例えば2次元状に配列された複数の画素を含み、半導体基板10の裏面10b側からの入射光hνに応じて信号電荷を生成する。アンプ部15は、受光部13で生成された信号電荷を信号電圧に変更する。受光部13とアンプ部15とは、配線W1によって互いに電気的に接続されている。受光部13のサイズの一例は、平面視において、7mm×7mm程度である。また、アンプ部15のサイズの一例は、平面視において、長手方向に7mm程度であり、短手方向(受光部13から後述するアナログ-デジタル変換器17に向かう方向)に20μm程度である。さらに、アンプ部15の両側には、配線W1と後述する配線W3が設けられるが、配線W1の長さの一例は50μm程度であり、配線W3の長さは150μm程度である。なお、配線W1は転送電極であってもよい。このように、配線W1と配線W3の長さは、それぞれアンプ部15の短手方向のサイズよりも大きい。すなわち、受光部13とアンプ部15の間の距離、及び、アンプ部15と後述するアナログ-デジタル変換器17との距離は、それぞれアンプ部15の短手方向のサイズよりも大きい。
【0018】
第2素子部5は、アナログ-デジタル変換器17と、マルチプレクサ部19と、駆動部21と、出力部23と、を含む。アナログ-デジタル変換器17は、第1素子部3から出力された信号電圧をデジタル信号に変換する。マルチプレクサ部19は、アナログ-デジタル変換器17からの複数のデジタル信号を束ねて1つのデジタル信号とする。駆動部21は、例えば、位相同期回路(PLL)及びタイミングジェネレータを含み、アナログ-デジタル変換器17を駆動するための信号を生成する。出力部23は、例えばLVDS(Low Voltage Differential signaling)部を含み、マルチプレクサ部19からのデジタル信号を差動電圧信号に変換して外部に出力する。
【0019】
アンプ部15とアナログ-デジタル変換器17とは、配線W3により互に電気的に接続されており、アナログ-デジタル変換器17とマルチプレクサ部19とは、配線W5により互に電気的に接続されている。また、アナログ-デジタル変換器17と駆動部21とは、配線W7により互に電気的に接続されており、マルチプレクサ部19と出力部23とは、配線W9により互に電気的に接続されている。
【0020】
第1絶縁層40は、例えばシリコン酸化膜といった絶縁膜45を介して、半導体層30における半導体基板10と反対側の表面上に形成されている。第1絶縁層40は、例えば、BPSG(Boron Phospho Silicate Glass)層である。第1絶縁層40の厚さは、例えば1μm程度である。第2絶縁層50は、第1絶縁層40における半導体層30と反対側の表面上に形成されている。第2絶縁層50は、例えばシリコン酸化物(例えばSiO)を含む。第2絶縁層50の厚さは、例えば1μm程度である。
【0021】
以上のような裏面入射型撮像素子1では、入射光hνが受光部13に入射すると、受光部13の各画素で、入射光hνが信号電荷に変換される。信号電荷は、画素間を転送され、受光部の終端に設けられたアンプ部15で信号電圧に変換される。信号電圧は、アナログ-デジタル変換器17においてデジタル信号に変換される。デジタル信号は、マルチプレクサ部19で束ねられて一つのデジタル信号とされる。このデジタル信号は、出力部23において差動電圧信号に変換され出力される。
【0022】
引き続いて、各層の構造について説明する。半導体層30には、第1素子部3において、N型チャネル領域31、P型ウェル領域32、及び、P型領域33が形成されている。N型チャネル領域31及びP型ウェル領域32には、それぞれ、一対のN型領域37が形成されている。N型チャネル領域31の一部は、受光部13に用いられる。N型チャネル領域31の残部、及び、P型ウェル領域32は、アンプ部15に用いられる。なお、P型とは、P型不純物の濃度が例えば1×1017cm-3程度以上というように高いことを意味する。また、N型とは、N型不純物の濃度が例えば1×1020cm-3程度以上というように高いことを意味する。
【0023】
また、半導体層30には、第2素子部5において、N型ディープウェル領域34が形成されている。N型ディープウェル領域34には、P型ウェル領域35とN型ウェル領域36とが形成されている。P型ウェル領域35には、複数のN型領域37が形成されている。N型ウェル領域36には、複数のP型領域39が形成されている。また、第2素子部5において、N型ディープウェル領域34の外側に、P型領域39が形成されており、当該P型領域39にグラウンドGNDが電気的に接続されている。これにより、P型領域39及びP型の半導体層30を介して半導体基板10にグラウンド電位が付与される。
【0024】
型領域39及びN型領域37は、絶縁膜45を介して半導体層30の表面に露出している。第1絶縁層40の内部には、複数の配線部41が形成されている。配線部41は、例えばポリシリコンを含む。配線部41は、半導体層30側に形成されており、絶縁膜45を介して半導体層30に接触するように形成されている。第2絶縁層50の内部には、複数の金属配線部51が形成されている。金属配線部51は、例えばアルミニウム等を含む。金属配線部51は、例えば上述した配線W1~W9を提供し得る。
【0025】
ここで、半導体基板10は、第1領域10A、第2領域10B、及び、第3領域10Cを含む。第1領域10Aは、受光部13に対応する領域である。換言すれば、第1領域10Aは、表面10a及び裏面10bに交差(直交)する第1方向からみて、受光部13を含む領域である。第2領域10Bは、アナログ-デジタル変換器17に対応する領域である。換言すれば、第2領域10Bは、第1方向からみて、アナログ-デジタル変換器17を含む領域である。第3領域10Cは、第1領域10Aと第2領域10Bとの間に位置する。
【0026】
そして、第1方向における半導体基板10の厚さ(表面10aと裏面10bとの距離)は、第1領域10Aよりも第2領域10Bにおいて相対的に厚くされている。この点についてより詳細に説明する。半導体基板10の裏面10bには、第1領域10Aから第3領域10Cにわたって表面10a側に窪む凹部60が形成されている。これにより、半導体基板10の厚さは、第2領域10Bよりも第1領域10Aにおいて相対的に薄くされている。一方で、第2領域10Bにおいては、半導体基板10の厚さが維持されている。すなわち、半導体基板10は、受光部13に対応する領域において薄化されると共に、アナログ-デジタル変換器17に対応する領域において元の厚さ(例えば300μm)が残存されている。
【0027】
特に、ここでは、凹部60は半導体基板10を貫通している(すなわち、凹部60の底面61が半導体層30の表面となる)。換言すれば、少なくとも第1領域10Aにおいて、半導体基板10の厚さが0とされている。さらに換言すれば、凹部60の底部において、半導体層30が半導体基板10から露出されている。
【0028】
凹部60の内側面は、第3領域10Cに位置すると共に、半導体基板10の厚さが第1領域10Aから第2領域10Bに向けて徐々に(連続的に)厚くなるように傾斜した傾斜面63を含む。傾斜面63は、第1方向からみて第2領域10Bに至っていない。このような傾斜面63を含む第3領域10C上には、アンプ部15(及び配線W1,W3)が配置されている。すなわち、アンプ部15は、第1方向からみて傾斜面63を含む第3領域10Cに位置している。凹部60は、例えばエッチング等によって形成され得る。なお、第1領域10Aから第2領域10Bに向か方向における第3領域10Cの幅は、上述したアンプ部15、配線W1、及び配線W2の長さの合計であって、例えば220μm程度である。第3領域10Cの幅をこの程度確保することで、傾斜面63を第2領域10Bに至らせず、第2領域10Bの全体に渡って半導体基板10の厚さを維持させることが可能となる。
【0029】
なお、ここでは、第3領域10Cは、傾斜面63の傾斜に応じて厚さの変化する部分と、厚さが第2領域10Bの厚さをもって一定とされた部分とを含む。さらに、半導体基板10は、第4領域10Dを含む。第4領域10Dは、第2領域10Bの第1領域10A及び第3領域10Cと反対側に位置する。第4領域10Dは、第2素子部5におけるアナログ-デジタル変換器17以外の部分に対応する領域である。
【0030】
ここでは、第4領域10Dは、主に、第1方向からみてマルチプレクサ部19及び出力部23を含む。そして、半導体基板10の厚さは、第4領域10Dにおいては第2領域10Bの厚さをもって一定である。また、裏面入射型撮像素子1の外周部(ここでは、第1領域10Aの外縁)には、第2領域10Bの厚さが維持された枠部10cが形成されている。
【0031】
なお、半導体基板10の裏面10b上には、凹部60の内面を含め、反射防止膜71が形成されている。反射防止膜71は、例えばシリコン酸化物(例えばSiO)を含む。反射防止膜71の厚さは、例えば0.1μm程度である。また、反射防止膜71上には、遮光膜73が形成されている。遮光膜73は、例えばアルミニウムである。遮光膜73の厚さは、例えば1μm程度である。遮光膜73には、凹部60の底面61上の部分に開口部が形成されており、当該開口部からは第1方向からみて受光部13が露出されている。反射防止膜71の開口部は、受光部13への入射光hνの入射部を提供する。また、半導体層30における凹部60の底面61に対応するエリアには、P型領域38が形成されている。
【0032】
以上説明したように、裏面入射型撮像素子1では、半導体基板10の表面10a上に形成された半導体層30が、第1素子部3と第2素子部5とを有する。第1素子部3は、半導体基板10の裏面10b側からの入射光hνに応じて信号電荷を生成する受光部13を含む。また、第2素子部5は、信号電圧をデジタル信号に変換するアナログ-デジタル変換器17を含む。そして、半導体基板10の厚さは、受光部13に対応する第1領域10Aよりも、アナログ-デジタル変換器17に対応する第2領域10Bにおいて相対的に厚くされている。
【0033】
換言すれば、半導体基板10は、受光部13に対応する領域において薄く、アナログ-デジタル変換器17に対応する領域において厚くされている。この結果、半導体基板10の第1領域10Aからの受光部13への入射光量が増大されると共に、半導体基板10のアナログ-デジタル変換器17に対応する第2領域10Bの高抵抗化が避けられる。よって、裏面入射型撮像素子1によれば、高感度化とグラウンドの安定化との両立により、処理速度を向上可能である。
【0034】
また、裏面入射型撮像素子1においては、半導体基板10は、第1方向からみたときに第1領域10Aと第2領域10Bとの間に位置する第3領域10Cを含む。そして、半導体基板10の厚さは、第1領域10Aから第3領域10Cにわたって裏面10bに設けられた凹部60によって、第2領域10Bよりも第1領域10Aにおいて相対的に薄くされている。さらに、裏面入射型撮像素子1においては、凹部60の内側面は、第3領域10Cに位置すると共に、半導体基板10の厚さが第1領域10Aから第2領域10Bに向けて徐々に厚くなるように傾斜した傾斜面63を含む。このように、半導体基板10の裏面10bに設けられた凹部60によって、第1領域10Aを薄くしつつ第2領域10Bを厚くすることができる。また、凹部60の内側面が傾斜面63を有することにより(傾斜面63が凹部60の開口端に至っていることにより)、凹部60の開口端が鈍角化される。これにより、凹部60の開口端における欠けやクラックの発生が抑制され、結果的に、裏面入射型撮像素子1の破損が抑制される。
【0035】
また、裏面入射型撮像素子1においては、第1素子部3は、受光部13で生成された信号電荷を信号電圧に変換するアンプ部15を含む。そして、アンプ部15は、第1方向からみて第3領域10Cに位置している。このように、第3領域10Cに対して、半導体基板10の厚さに影響を受けにくいアンプ部15を配置することができる。
【0036】
さらに、裏面入射型撮像素子1においては、半導体層30は、凹部60の底部において半導体基板10から露出されている。このため、第1領域10Aからの受光部13への入射光量をさらに増大可能である。
【0037】
以上の実施形態は、本発明の一態様を説明したものである。したがって、本発明は、上述した裏面入射型撮像素子1に限定されず、種々の変形が可能である。以下、変形例について説明する。
【0038】
図3及び図4は、第1及び第2変形例に係る裏面入射型撮像素子を示す模式図である。図3に示されるように、第1変形例に係る裏面入射型撮像素子1Aは、裏面入射型撮像素子1と比較して、平面視(第1方向からみた場合、以下同様)では同一であり、半導体基板10の断面形状のみが異なる。すなわち、裏面入射型撮像素子1Aでは、凹部60が裏面入射型撮像素子1と比較して拡大されている。より具体的には、裏面入射型撮像素子1Aでは、第3領域10Cの全体にわたって凹部60が形成されており、第3領域10Cが、厚さが第2領域10Bの厚さをもって一定とされた部分を含まない。これにより、半導体基板10は、第3領域10Cの全体の全体において凹部60により薄化されている。つまり、この例では、半導体基板10は、アンプ部15に対応する領域を含めて薄化されている。
【0039】
また、図4に示されるように、第2変形例に係る裏面入射型撮像素子1Bも、裏面入射型撮像素子1,1Aと比較して、平面視では同一であり、半導体基板10の断面形状のみが異なる。すなわち、裏面入射型撮像素子1Bでは、裏面入射型撮像素子1Aに対して、第4領域10Dよりも第2領域10Bにおいて相対的に厚くされている点で相違する。より具体的には、裏面入射型撮像素子1Bでは、半導体基板10の裏面10bに凹部80が設けられることにより、半導体基板10の厚さが、第2領域10Bよりも第4領域10Dにおいて相対的に薄くされている。つまり、この例では、半導体基板10は、アナログ-デジタル変換器17に対応する領域のみが厚くされており、アナログ-デジタル変換器17以外の要素に対応する領域が薄化されている。
【0040】
ここでは、凹部80は半導体基板10を貫通している(すなわち、凹部80の底面81が半導体層30の表面となる)。換言すれば、第4領域10Dにおいて、半導体基板10の厚さが0とされている。さらに換言すれば、凹部80の底部において、半導体層30が半導体基板10から露出されている。凹部80の内側面は、第4領域10Dに位置すると共に、半導体基板10の厚さが第4領域Dから第2領域10Bに向けて徐々に(連続的に)厚くなるように傾斜した傾斜面83を含む。
【0041】
以上の裏面入射型撮像素子1A,1Bのように、半導体基板10は、アナログ-デジタル変換器17に対応する(直下の)第2領域10Bの厚さが相対的に厚く、他の任意の領域の厚さを相対的に薄く構成してもよい。これにより、受光部13への入射光量を確保しつつ、アナログ-デジタル変換器17の直下において半導体基板10の高抵抗化を避けることができる。つまり、高感度化とグラウンドの安定化との両立により、処理速度が向上され得る。
【0042】
図5は、第3変形例に係る裏面入射型撮像素子を示す模式図である。図5に示されるように、第3変形例に係る裏面入射型撮像素子1Cは、裏面入射型撮像素子1と比較して構造は同一である。裏面入射型撮像素子1Cは、裏面入射型撮像素子1と比較して、半導体基板10が直接的にグラウンドGNDに電気的に接続されている点で相違する。このように、半導体基板10にグランウンド電位を付与する形態は任意である。
【0043】
図6は、第4変形例に係る裏面入射型撮像素子を示す模式図である。図6に示されるように、裏面入射型撮像素子1Dは、第1素子部3と、第1素子部3を挟むように第1素子部3の両側に配置された一対の第2素子部5を含む。すなわち、裏面入射型撮像素子1Dは、単一のCCD部と一対のCMOS部とが単一の半導体基板10に形成(集積)された構造を有する。半導体基板10の断面構造を含む第1素子部3及び一対の第2素子部5の構造は、裏面入射型撮像素子1と同様である。
【0044】
さらに、以上の実施形態及び変形例は、各部の構造を互いの間で任意に採用することができる。一例として、第2変形例に係る裏面入射型撮像素子1Bの第4領域10Dの構造を、実施形態及び他の変形例に係る裏面入射型撮像素子1,1A,1C,1Dに採用し得る。また、別の一例として、第4変形例に係る裏面入射型撮像素子1Dの一対の第2素子部5を含む構造を、他の変形例に係る裏面入射型撮像素子1A,1B,1Cに採用し得る。
【0045】
なお、上記実施形態及び変形例に係る裏面入射型撮像素子1~1Dでは、平面視において、受光部13、アンプ部15、アナログ-デジタル変換器17、マルチプレクサ部19、及び、出力部23の配列方向を長手方向とする長尺状に構成されていた。これに対して、平面視において、受光部13、アンプ部15、アナログ-デジタル変換器17、マルチプレクサ部19、及び、出力部23の配列方向に交差(直交)する方向(第2方向)を長手方向とする長尺状に構成されていてもよい。
【0046】
その場合には、受光部13、アンプ部15、アナログ-デジタル変換器17、マルチプレクサ部19、及び、出力部23も、第2方向に長尺状に形成できる。このとき、出力部23は、第2方向に配列された複数の部分に分割されていてもよい。
【0047】
ここで、上述した例では、第1素子部3としてCCDを挙げた。しかしながら、第1素子部3は、各画素にアンプ部を備えるアクティブピクセルセンサであってもよい。この場合、第3領域10Cに位置するアンプ部15が不要となる。ただし、この場合にも、傾斜面63を含む(すなわち、半導体基板10の厚さが変化する)第3領域10C上には、半導体基板10の厚さの変化に影響を受ける受光部13及びアナログ-デジタル変換器17を配置せずに、受光部13とアナログ-デジタル変換器17とを互いに電気的に接続する配線W1,W3を配置することができる。
【0048】
また、上述した例では、半導体基板10の受光部13に対応する第1領域10Aにおいて、半導体基板10の厚さが0となる場合を示した。しかしながら、第1領域10Aにおいては、半導体基板10の厚さは0でなくてもよく、第2領域10Bに比べて第1領域10Aの入射光hνの半導体層30への透過率(受光部13への入射光量)が大きくなればよい。
【符号の説明】
【0049】
1,1A,1B,1C,1D…裏面入射型撮像素子、3…第1素子部、5…第2素子部、10…半導体基板、10a…表面、10b…裏面、10A…第1領域、10B…第2領域、10C…第3領域、13…受光部、15…アンプ部、17…アナログ-デジタル変換器、30…半導体層、60…凹部、63…傾斜面。
図1
図2
図3
図4
図5
図6