(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-09
(45)【発行日】2024-10-18
(54)【発明の名称】半導体装置、表示装置、及び電子機器
(51)【国際特許分類】
G11C 19/28 20060101AFI20241010BHJP
G09G 3/20 20060101ALI20241010BHJP
G09G 3/36 20060101ALI20241010BHJP
G09G 3/3266 20160101ALI20241010BHJP
H01L 21/336 20060101ALN20241010BHJP
H01L 29/786 20060101ALN20241010BHJP
【ＦＩ】
G11C19/28 230
G09G3/20 622E
G09G3/36
G09G3/3266
G09G3/20 621M
G09G3/20 680G
G09G3/20 670J
G09G3/20 670E
G09G3/20 612K
G09G3/20 622D
H01L29/78 612Z
【請求項の数】
11
(21)【出願番号】P 2021563439
(86)(22)【出願日】2020-12-02
(86)【国際出願番号】 IB2020061348
(87)【国際公開番号】W WO2021116828
(87)【国際公開日】2021-06-17
【審査請求日】2023-11-29
(31)【優先権主張番号】P 2019225218
(32)【優先日】2019-12-13
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】川島 進
(72)【発明者】
【氏名】佐藤 学
(72)【発明者】
【氏名】楠 紘慈
(72)【発明者】
【氏名】森 英典
(72)【発明者】
【氏名】松本 裕功
【審査官】豊田 真弓
(56)【参考文献】
【文献】特開２０１４－０３９２４７（ＪＰ，Ａ）
【文献】特開２０１４－０３８３１９（ＪＰ，Ａ）
【文献】特開２０１７－２２５１００（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／００４３７０３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１７／０１７８５８１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ１１Ｃ １９／２８
Ｇ０９Ｇ ３／２０
Ｇ０９Ｇ ３／３６
Ｇ０９Ｇ ３／３２６６
Ｈ０１Ｌ ２１／３３６
(57)【特許請求の範囲】
【請求項1】
信号生成回路と、第１乃至第３のトランジスタと、第１の容量と、第１乃至第５の配線と、を有し、前記第１のトランジスタは、ソース及びドレインの一方が前記第１の配線と電気的に接続され、ソース及びドレインの他方が前記第２のトランジスタのゲート、及び前記第１の容量の一方の電極と電気的に接続され、ゲートが前記第３の配線と電気的に接続され、
前記第２のトランジスタは、ソース及びドレインの一方が前記第４の配線と電気的に接続され、ソース及びドレインの他方が前記第１の容量の他方の電極、及び前記第３のトランジスタのソース及びドレインの一方と電気的に接続され、
前記第３のトランジスタは、ソース及びドレインの他方が前記第５の配線と電気的に接続され、ゲートが前記第２の配線と電気的に接続され、
前記第１の配線には、第１の信号が与えられ、
前記第２の配線には、前記第１の信号を反転した第２の信号が与えられ、
前記第４の配線には、第１のパルス信号が与えられ、
前記第５の配線には、第１の電位が与えられ、
前記第３の配線には、第２のパルス信号が与えられ、
前記第１のパルス信号は、クロック信号であり、
前記第２のパルス信号は、デューティ比が１％以下の信号であり、
前記信号生成回路は、前記第２のパルス信号を出力する、
半導体装置。
【請求項2】
信号生成回路と、制御回路と、第１乃至第３のトランジスタと、第１の容量と、第１乃至第５の配線と、を有し、前記第１のトランジスタは、ソース及びドレインの一方が前記第１の配線と電気的に接続され、ソース及びドレインの他方が前記第２のトランジスタのゲート、及び前記第１の容量の一方の電極と電気的に接続され、ゲートが前記第３の配線と電気的に接続され、
前記第２のトランジスタは、ソース及びドレインの一方が前記第４の配線と電気的に接続され、ソース及びドレインの他方が前記第１の容量の他方の電極、及び前記第３のトランジスタのソース及びドレインの一方と電気的に接続され、
前記第３のトランジスタは、ソース及びドレインの他方が前記第５の配線と電気的に接続され、ゲートが前記第２の配線と電気的に接続され、
前記制御回路は、前記第１の配線に第１の信号を出力し、且つ、前記第２の配線に前記第１の信号を反転した第２の信号を出力し、
前記第４の配線には、第１のパルス信号が与えられ、
前記第５の配線には、第１の電位が与えられ、
前記第３の配線には、第２のパルス信号が与えられ、
前記第１のパルス信号は、クロック信号であり、
前記第２のパルス信号は、デューティ比が１％以下の信号であり、
前記信号生成回路は、前記第２のパルス信号を出力する、
半導体装置。
【請求項3】
請求項２において、
前記信号生成回路と、前記制御回路には、第３のパルス信号が与えられ、
前記第３のパルス信号は、デューティ比が１％以下の信号である、
半導体装置。
【請求項4】
請求項３において、前記信号生成回路は、第４のトランジスタと、第５のトランジスタと、第２の容量と、を有し、
前記第４のトランジスタは、ソース及びドレインの一方に前記第１の電位よりも高い第２の電位が与えられ、ソース及びドレインの他方が前記第３の配線、前記第５のトランジスタのソース及びドレインの一方、及び前記第２の容量の一方の電極と電気的に接続され、
前記第５のトランジスタは、ソース及びドレインの他方に前記第１の電位が与えられ、
前記第２の容量は、他方の電極に前記第１の電位が与えられ、
前記第４のトランジスタのゲートには、前記第３のパルス信号が与えられ、
前記第５のトランジスタのゲートには、第４のパルス信号が与えられ、
前記第４のパルス信号は、デューティ比が１％以下の信号である、
半導体装置。
【請求項5】
請求項２において、前記第２のパルス信号は、前記制御回路に与えられる、
半導体装置。
【請求項6】
請求項１乃至請求項５のいずれか一において、前記第１のトランジスタは、第１の半導体層と、前記第１の半導体層を介して互いに重なる第１のゲート及び第２のゲートを有し、
前記第１のゲートと前記第２のゲートとは、電気的に接続される、
半導体装置。
【請求項7】
請求項１乃至請求項６のいずれか一において、前記第３のトランジスタは、第２の半導体層と、前記第２の半導体層を介して互いに重なる第３のゲート及び第４のゲートを有し、
前記第３のゲート及び前記第４のゲートの一方が、前記第２の配線と電気的に接続され、
前記第３のゲート及び前記第４のゲートの他方が、前記第５の配線と電気的に接続される、
半導体装置。
【請求項8】
請求項７において、前記第４のゲートは、前記第２の半導体層よりも下側に位置し、
前記第３のゲートが、前記第２の配線と電気的に接続され、
前記第４のゲートが、前記第５の配線と電気的に接続される、
半導体装置。
【請求項9】
請求項１乃至請求項８のいずれか一に記載の半導体装置と、画素と、を有し、前記画素は、表示素子、及び第６のトランジスタを有し、
前記第６のトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ、及び前記第３のトランジスタと、同一面上に設けられる、
表示装置。
【請求項10】
請求項９において、前記表示素子は、液晶素子、または発光素子である、
表示装置。
【請求項11】
請求項９または請求項１０に記載の表示装置と、
バッテリー、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一と、を有する、
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、表示装置の駆動回路に関する。本発明の一態様は、電子機器に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【0003】
表示装置はスマートフォンなどの携帯情報端末、テレビジョン装置などをはじめ、様々な機器に適用されている。近年では、表示装置が適用された機器の画面占有率の向上が求められており、そのために表示装置は、表示部以外の領域を狭くする（狭額縁化する）ことが求められている。また、駆動回路の一部または全てを画素部と同じ基板上に作製するシステムオンパネルは、上記要求を満たすために有効である。システムオンパネルの場合、駆動回路に設けられるトランジスタと、画素部に設けられるトランジスタとを同じ工程により作製することが、パネルの作製に要するコストを低減できるため望ましい。特許文献１及び特許文献２では、表示装置の駆動回路に用いられる、インバータ及びシフトレジスタなどの各種回路を、単極性のトランジスタで構成する技術について開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００１－３２５７９８号公報
【文献】特開２０１０－２７７６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
表示装置の駆動回路に用いられる、パルス信号を出力する順序回路は、順序回路を構成するトランジスタの電気特性の変動、特にしきい値電圧の変動が生じると、所望の信号が出力できなくなるといった不具合が生じてしまう。その結果、画像を表示できなくなる恐れがある。
【0006】
本発明の一態様は、信頼性の高い半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、表示装置の狭額縁化を実現できる半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、信頼性が高く、低コストで作製可能な半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、新規な構成を有する半導体装置、表示装置、または電子機器を提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一つを少なくとも軽減することを課題の一とする。
【0007】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
【課題を解決するための手段】
【0008】
本発明の一態様は第１乃至第３のトランジスタと、第１の容量と、第１乃至第５の配線と、を有する半導体装置である。第１のトランジスタは、ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２のトランジスタのゲート、及び第１の容量の一方の電極と電気的に接続され、ゲートが第３の配線と電気的に接続される。第２のトランジスタは、ソース及びドレインの一方が第４の配線と電気的に接続され、ソース及びドレインの他方が第１の容量の他方の電極、及び第３のトランジスタのソース及びドレインの一方と電気的に接続される。第３のトランジスタは、ソース及びドレインの他方が第５の配線と電気的に接続され、ゲートが第２の配線と電気的に接続される。第１の配線には、第１の信号が与えられ、第２の配線には、第１の信号を反転した第２の信号が与えられる。第４の配線には、第１のパルス信号が与えられる。第５の配線には、第１の電位が与えられる。第３の配線には、第２のパルス信号が与えられる。第１のパルス信号は、クロック信号であり、第２のパルス信号は、デューティ比が５５％以下の信号である。
【0009】
また、本発明の他の一態様は、制御回路と、第１乃至第３のトランジスタと、第１の容量と、第１乃至第５の配線と、を有する半導体装置である。第１のトランジスタは、ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２のトランジスタのゲート、及び第１の容量の一方の電極と電気的に接続され、ゲートが第３の配線と電気的に接続される。第２のトランジスタは、ソース及びドレインの一方が第４の配線と電気的に接続され、ソース及びドレインの他方が第１の容量の他方の電極、及び第３のトランジスタのソース及びドレインの一方と電気的に接続される。第３のトランジスタは、ソース及びドレインの他方が第５の配線と電気的に接続され、ゲートが第２の配線と電気的に接続される。制御回路は、第１の配線に第１の信号を出力し、且つ、第２の配線に第１の信号を反転した第２の信号を出力する。第４の配線には、第１のパルス信号が与えられる。第５の配線には、第１の電位が与えられる。第３の配線には、第２のパルス信号が与えられる。第１のパルス信号は、クロック信号であり、第２のパルス信号は、デューティ比が５５％以下の信号である。
【0010】
また、上記において、第２のパルス信号を出力する信号生成回路を有することが好ましい。このとき、信号生成回路と、制御回路には、第３のパルス信号が与えられることが好ましい。さらに、第３のパルス信号は、デューティ比が１％以下の信号であることが好ましい。
【0011】
また、上記において、第２のパルス信号は、デューティ比が１％以下の信号であることが好ましい。
【0012】
また、上記において、信号生成回路は、第４のトランジスタと、第５のトランジスタと、第２の容量と、を有することが好ましい。このとき、第４のトランジスタは、ソース及びドレインの一方に第１の電位よりも高い第２の電位が与えられ、ソース及びドレインの他方が第３の配線、第５のトランジスタのソース及びドレインの一方、及び第２の容量の一方の電極と電気的に接続される。また、第５のトランジスタは、ソース及びドレインの他方に第１の電位が与えられる。また、第２の容量は、他方の電極に第１の電位が与えられる。さらに、第４のトランジスタのゲートには、第３のパルス信号が与えられ、第５のトランジスタのゲートには、第４のパルス信号が与えられる。このとき、第４のパルス信号は、デューティ比が１％以下の信号であることが好ましい。
【0013】
また、上記において、第２のパルス信号は、第３の配線と、制御回路に与えられることが好ましい。
【0014】
また、上記において、第１のトランジスタは、第１の半導体層と、第１の半導体層を介して互いに重なる第１のゲート及び第２のゲートを有することが好ましい。このとき、第１のゲートと第２のゲートとは、電気的に接続されることが好ましい。
【0015】
また、上記において、第３のトランジスタは、第２の半導体層と、第２の半導体層を介して互いに重なる第３のゲート及び第４のゲートを有することが好ましい。このとき、第３のゲート及び第４のゲートの一方が、第２の配線と電気的に接続され、第３のゲート及び第４のゲートの他方が、第５の配線と電気的に接続されることが好ましい。
【0016】
また、上記において、第４のゲートは、第２の半導体層よりも下側に位置することが好ましい。このとき、第３のゲートが、第２の配線と電気的に接続され、第４のゲートが、第５の配線と電気的に接続されることが好ましい。
【0017】
また、本発明の一態様は、上記いずれかの半導体装置と、画素と、を有する表示装置である。画素は、表示素子、及び第６のトランジスタを有する。第６のトランジスタは、第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタと、同一面上に設けられることが好ましい。
【0018】
また、上記において、表示素子は、液晶素子、または発光素子であることが好ましい。
【0019】
また、本発明の一態様は、上記いずれかの表示装置と、アンテナ、バッテリー、筐体、カメラ、スピーカ、マイク、タッチセンサ、及び操作ボタンのうち、少なくとも一と、を有する、電子機器である。
【発明の効果】
【0020】
本発明の一態様によれば、信頼性の高い半導体装置、表示装置、または電子機器を提供できる。または、表示装置の狭額縁化を実現できる半導体装置、表示装置、または電子機器を提供できる。または、信頼性が高く、低コストで作製可能な半導体装置、表示装置、または電子機器を提供できる。または、新規な構成を有する半導体装置、表示装置、または電子機器を提供できる。または、先行技術の問題点の少なくとも一つを少なくとも軽減できる。
【0021】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
【図面の簡単な説明】
【0022】
図１は、順序回路の構成例を示す図である。
図２Ａは、順序回路の構成例を示す図である。図２Ｂは、タイミングチャートである。
図３Ａ乃至図３Ｃは、順序回路の構成例を示す図である。
図４Ａ及び図４Ｂは、順序回路の構成例を示す図である。
図５Ａ及び図５Ｂは、順序回路の構成例を示す図である。
図６は、順序回路の構成例を示す図である。
図７は、タイミングチャートである。
図８Ａは、順序回路の構成例を示す図である。図８Ｂは、シフトレジスタの回路図である。図８Ｃは、タイミングチャートである。
図９は、信号生成回路の構成例を示す図である。
図１０は、順序回路の構成例を示す図である。
図１１は、タイミングチャートである。
図１２Ａは、順序回路の構成例を示す図である。図１２Ｂは、シフトレジスタの回路図である。図１２Ｃは、タイミングチャートである。
図１３Ａ乃至図１３Ｃは、トランジスタの構成例を示す図である。
図１４Ａ乃至図１４Ｃは、トランジスタの構成例を示す図である。
図１５Ａ乃至図１５Ｃは、トランジスタ及び容量の構成例を示す図である。
図１６は、トランジスタ及び容量の構成例を示す図である。
図１７Ａ乃至図１７Ｆは、トランジスタの作製方法を説明する図である。
図１８Ａ乃至図１８Ｄは、トランジスタの作製方法を説明する図である。
図１９Ａ乃至図１９Ｃは、トランジスタの構成例を示す図である。
図２０Ａは、表示装置のブロック図である。図２０Ｂ及び図２０Ｃは、画素回路の回路図である。
図２１Ａ、図２１Ｃ、及び図２１Ｄは、画素回路の回路図である。図２１Ｂは、タイミングチャートである。
図２２Ａ及び図２２Ｂは、表示モジュールの構成例を示す図である。
図２３Ａ及び図２３Ｂは、電子機器の構成例を示す図である。
図２４Ａ乃至図２４Ｅは、電子機器の構成例を示す図である。
図２５Ａ乃至図２５Ｇは、電子機器の構成例を示す図である。
図２６Ａ乃至図２６Ｄは、電子機器の構成例を示す図である。
図２Ａは、順序回路の構成例を示す図である。図２Ｂは、タイミングチャートである。
図３Ａ乃至図３Ｃは、順序回路の構成例を示す図である。
図４Ａ及び図４Ｂは、順序回路の構成例を示す図である。
図５Ａ及び図５Ｂは、順序回路の構成例を示す図である。
図６は、順序回路の構成例を示す図である。
図７は、タイミングチャートである。
図８Ａは、順序回路の構成例を示す図である。図８Ｂは、シフトレジスタの回路図である。図８Ｃは、タイミングチャートである。
図９は、信号生成回路の構成例を示す図である。
図１０は、順序回路の構成例を示す図である。
図１１は、タイミングチャートである。
図１２Ａは、順序回路の構成例を示す図である。図１２Ｂは、シフトレジスタの回路図である。図１２Ｃは、タイミングチャートである。
図１３Ａ乃至図１３Ｃは、トランジスタの構成例を示す図である。
図１４Ａ乃至図１４Ｃは、トランジスタの構成例を示す図である。
図１５Ａ乃至図１５Ｃは、トランジスタ及び容量の構成例を示す図である。
図１６は、トランジスタ及び容量の構成例を示す図である。
図１７Ａ乃至図１７Ｆは、トランジスタの作製方法を説明する図である。
図１８Ａ乃至図１８Ｄは、トランジスタの作製方法を説明する図である。
図１９Ａ乃至図１９Ｃは、トランジスタの構成例を示す図である。
図２０Ａは、表示装置のブロック図である。図２０Ｂ及び図２０Ｃは、画素回路の回路図である。
図２１Ａ、図２１Ｃ、及び図２１Ｄは、画素回路の回路図である。図２１Ｂは、タイミングチャートである。
図２２Ａ及び図２２Ｂは、表示モジュールの構成例を示す図である。
図２３Ａ及び図２３Ｂは、電子機器の構成例を示す図である。
図２４Ａ乃至図２４Ｅは、電子機器の構成例を示す図である。
図２５Ａ乃至図２５Ｇは、電子機器の構成例を示す図である。
図２６Ａ乃至図２６Ｄは、電子機器の構成例を示す図である。
【発明を実施するための形態】
【0023】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0024】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【0025】
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【0026】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【0027】
トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、及び、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
【0028】
また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
【0029】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極及び配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
【0030】
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。
【0031】
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
【0032】
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成例について説明する。
本実施の形態では、本発明の一態様の半導体装置の構成例について説明する。
【0033】
［構成例１］
〔構成例１－１〕
図１に、本発明の一態様の順序回路１０の構成例を示す。順序回路１０は、回路１１と、回路１２とを有する。回路１１と回路１２とは、配線１５ａ及び配線１５ｂを介して電気的に接続されている。回路１２は、制御回路と呼ぶこともできる。
〔構成例１－１〕
図１に、本発明の一態様の順序回路１０の構成例を示す。順序回路１０は、回路１１と、回路１２とを有する。回路１１と回路１２とは、配線１５ａ及び配線１５ｂを介して電気的に接続されている。回路１２は、制御回路と呼ぶこともできる。
【0034】
なお以下では、特に断りのない場合、順序回路１０に与えられる信号や電位のうち、高電位を電位ＶＤＤ、低電位を電位ＶＳＳとして説明する場合がある。
【0035】
回路１２は、信号ＬＩＮの電位、及び信号ＲＩＮの電位に従って、配線１５ａに第１の信号を、配線１５ｂに第２の信号を、それぞれ出力する機能を有する。ここで、第２の信号は、第１の信号を反転した信号である。すなわち、第１の信号と第２の信号とが、それぞれ高電位と低電位の２種類の電位を有する信号である場合、回路１２から配線１５ａに高電位が出力されるときには配線１５ｂに低電位が出力され、配線１５ａに低電位が出力されるときには配線１５ｂに高電位が出力される。
【0036】
回路１１は、トランジスタ２１、トランジスタ２２、トランジスタ２３、及び容量Ｃ１を有する。トランジスタ２１、トランジスタ２２、及びトランジスタ２３は、それぞれｎチャネル型のトランジスタである。トランジスタ２１、トランジスタ２２、及びトランジスタ２３としては、チャネルが形成される半導体として、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を好適に用いることができる。なお、酸化物半導体に限られず、シリコン（単結晶シリコン、多結晶シリコン、または非晶質シリコン）、ゲルマニウムなどの半導体を用いてもよいし、化合物半導体を用いてもよい。
【0037】
トランジスタ２３は、ゲートが信号ＢＤＧが与えられる配線と電気的に接続され、ソース及びドレインの一方が配線１５ａと電気的に接続され、ソース及びドレインの他方がトランジスタ２２のゲート、及び容量Ｃ１の一方の電極と電気的に接続される。トランジスタ２２は、ソース及びドレインの一方が信号ＣＬＫが与えられる配線と電気的に接続され、ソース及びドレインの他方が容量Ｃ１の他方の電極、トランジスタ２１のソース及びドレインの一方と電気的に接続される。トランジスタ２１は、ゲートが配線１５ｂと電気的に接続され、ソース及びドレインの他方が電位ＶＳＳ（第１の電位ともいう）が与えられる配線と電気的に接続される。また、トランジスタ２１のソース及びドレインの一方、トランジスタ２２のソース及びドレインの他方、及び容量Ｃ１の他方の電極は、出力端子ＯＵＴと電気的に接続される。なお、出力端子ＯＵＴは、回路１１からの出力電位が与えられる部分であり、配線の一部、または電極の一部であってもよい。
【0038】
トランジスタ２２のソース及びドレインの一方には、信号ＣＬＫとして、クロック信号が入力される。当該クロック信号は、デューティ比（信号の一周期の期間における、ハイレベル電位（高電位）である期間の割合）が、４５％以上５５％以下である信号を好適に用いることができる。より好ましくは、クロック信号として、デューティ比が５０％である信号を用いることができる。なお、クロック信号のデューティ比は上記に限られず、駆動方法に応じて適宜変更することができる。
【0039】
なお、本明細書等において、クロック信号とは、高電位と低電位とが繰り返され、且つ、電位の立ち上がりと次の電位の立ち上がりの間隔、または、電位の立ち下りと次の電位の立ち下りの間隔が、一定である信号をいう。また、本明細書等において、パルス信号とは、時間的に電位が変化する信号のことをいう。また、パルス信号には、周期的に電位が変化する信号が含まれる。例えば、パルス信号には、矩形波、三角波、のこぎり波、正弦波などの周期的に電位が変化する信号が含まれる。そのため、クロック信号は、パルス信号の一態様であるともいえる。
【0040】
信号ＣＬＫは、高電位と低電位とが交互に与えられる信号である。このとき、信号ＣＬＫの低電位は、電位ＶＳＳと同じ電位とすることが好ましい。なお、信号ＣＬＫに替えて、高電位（例えば電位ＶＤＤ）を、トランジスタ２２のソース及びドレインの一方に与える構成としてもよい。
【0041】
また、トランジスタ２３のゲートに与えられる信号ＢＤＧは、周期性を有するパルス信号である。このとき、信号ＢＤＧのデューティ比が低いほど好ましい。例えば、信号ＢＤＧは、デューティ比が６０％以下、好ましくは５５％以下、より好ましくは５０％以下、さらに好ましくは１０％以下、さらに好ましくは５％以下、さらに好ましくは１％以下であるパルス信号を用いることができる。信号ＢＤＧのデューティ比の下限値は、小さければ小さいほどよく、０％より大きければよい。
【0042】
トランジスタ２３のゲートに、デューティ比の小さいパルス信号が与えられることにより、トランジスタ２３のしきい値電圧の変動を抑制することが可能となる。ここで、例えばトランジスタ２３のゲートに、常に高電位である定電位（すなわち、デューティ比１００％の信号ともいうことができる）が与えられる構成とすると、トランジスタ２３のしきい値電圧がプラスシフトしやすくなるため、順序回路１０からは期待される信号が出力できなくなる恐れがある。一方、本発明の一態様においては、トランジスタ２３のゲートにデューティ比の小さい信号ＢＤＧが与えられるため、トランジスタ２３の電気特性の変動が抑えられ、その結果、信頼性の高い順序回路１０を実現することができる。
【0043】
ここで、信号ＢＤＧは、回路１２を駆動するための信号を用いて生成される信号であることが好ましい。または、信号ＢＤＧが、回路１２を駆動するための信号を兼ねることが好ましい。これにより、順序回路１０の外部に新たに信号ＢＤＧを生成する回路を設ける必要がないため、順序回路１０が適用される機器の構成を簡略化できる。
【0044】
順序回路１０の動作について説明する。配線１５ａに高電位が与えられ、配線１５ｂに低電位が与えられ、信号ＢＤＧが高電位となると、トランジスタ２３及びトランジスタ２２が導通状態（オン状態）となり、トランジスタ２１が非導通状態（オフ状態）となる。このとき、出力端子ＯＵＴと信号ＣＬＫが与えられる配線とが導通状態となる。
【0045】
回路１１において、出力端子ＯＵＴとトランジスタ２２のゲートとは、容量Ｃ１を介して電気的に接続されるため、ブートストラップ効果によって、出力端子ＯＵＴの電位が上昇することに伴い、トランジスタ２２のゲートの電位が上昇する。ここで、容量Ｃ１を有さない場合には、信号ＣＬＫの高電位よりもトランジスタ２２のしきい値電圧分低い電位が、出力端子ＯＵＴに出力されてしまう。しかしながら、容量Ｃ１を有することで、トランジスタ２２のゲートの電位は、電位ＶＤＤの２倍に近い電位（例えば、電位ＶＤＤと電位ＶＳＳの差の２倍に近い電位）にまで上昇するため、トランジスタ２２のしきい値電圧の影響を受けることなく、出力端子ＯＵＴには、信号ＣＬＫの高電位（例えば電位ＶＤＤ）を出力することができる。これにより、電源電位の種類を増やすことなく、出力性能の高い順序回路１０を実現することができる。
【0046】
また、信号ＢＤＧとして高電位が与えられ、トランジスタ２３がオン状態であるため、配線１５ａに高電位が与えられると、トランジスタ２３を介してトランジスタ２２のゲートに高電位が与えられる。このとき、配線１５ａに与えられる高電位と、信号ＢＤＧの高電位とが等しい（例えばどちらも電位ＶＤＤである）場合には、トランジスタ２２のゲートには電位ＶＤＤからトランジスタ２３のしきい値電圧分低い電位が与えられる。その後、信号ＣＬＫが低電位から高電位となり、ブートストラップ効果によりトランジスタ２２のゲートの電位（トランジスタ２３のソース及びドレインの他方の電位）が上昇する。ここで、トランジスタ２３のソース及びドレインの他方の電位が電位ＶＤＤを超えると、トランジスタ２３がオフ状態となるため、トランジスタ２２のゲートと、配線１５ａとが電気的に切り離された状態となり、トランジスタ２２のゲートがフローティング状態となる。また、配線１５ａの電位は、回路１２の出力電位（ＶＤＤ）から上昇することがないため、回路１２内のトランジスタ等に、配線１５ａを介して出力電位よりも高い電位が印加されることを防ぐことができる。これにより、順序回路１０の信頼性を高めることができる。
【0047】
一方、配線１５ａに低電位が与えられ、配線１５ｂに高電位が与えられると、トランジスタ２３を介してトランジスタ２２のゲートに低電位が与えられ、トランジスタ２２がオフ状態となる。また、トランジスタ２１がオン状態となる。このとき、出力端子ＯＵＴと電位ＶＳＳが与えられる配線とが導通状態となり、出力端子ＯＵＴには電位ＶＳＳが出力される。その後、信号ＢＤＧを高電位から低電位に変化させ、トランジスタ２３をオフ状態とすることが好ましい。
【0048】
図２Ａに、図１で例示した順序回路１０のより詳細な構成例を示す。順序回路１０が有する回路１２は、トランジスタ３１、トランジスタ３２、トランジスタ３３、及びトランジスタ３４を有する。トランジスタ３１乃至トランジスタ３４には、上述したｎチャネル型のトランジスタを適用することが好ましい。特に、チャネルが形成される半導体に酸化物半導体を適用したトランジスタを用いることが好ましい。
【0049】
トランジスタ３１とトランジスタ３４は、信号ＬＩＮの電位に従って導通または非導通が選択される。トランジスタ３３とトランジスタ３２は、信号ＲＩＮの電位に従って導通または非導通が選択される。
【0050】
信号ＬＩＮが高電位、信号ＲＩＮが低電位であるとき、トランジスタ３１がオン状態、トランジスタ３３がオフ状態となり、電位ＶＤＤが与えられる配線と、配線１５ａとが電気的に接続される。また、トランジスタ３４がオン状態、トランジスタ３２がオフ状態となり、電位ＶＳＳが与えられる配線と、配線１５ｂとが電気的に接続される。一方、信号ＬＩＮが低電位、信号ＲＩＮが高電位であるとき、トランジスタ３１がオフ状態、トランジスタ３３がオン状態となり、電位ＶＳＳが与えられる配線と、配線１５ａとが電気的に接続される。また、トランジスタ３４がオフ状態、トランジスタ３２がオン状態となり、電位ＶＤＤが与えられる配線と、配線１５ｂとが電気的に接続される。
【0051】
順序回路１０において、信号ＬＩＮが高電位、信号ＲＩＮが低電位のとき、配線１５ａは高電位、配線１５ｂは低電位となり、出力端子ＯＵＴには、信号ＣＬＫの電位が出力される。一方、信号ＬＩＮが低電位、信号ＲＩＮが高電位のとき、配線１５ａは低電位、配線１５ｂは高電位となり、出力端子ＯＵＴと電位ＶＳＳが与えられる配線とが電気的に接続される。
【0052】
順序回路１０に入力される信号ＬＩＮと信号ＲＩＮの電位を、高電位と低電位に交互に変化させ、信号ＣＬＫと信号ＬＩＮを同期させることで、順序回路１０の出力端子ＯＵＴには、パルス状の出力信号が出力される。順序回路１０の出力端子ＯＵＴに出力される出力信号を、複数の画素に接続された配線（例えば走査線）などに供給することで、順序回路１０をゲートドライバ回路の一部として用いることができる。
【0053】
図２Ｂは、図２Ａに示す順序回路１０の駆動方法の一例を示すタイミングチャートである。図２Ｂには、信号ＬＩＮ、信号ＲＩＮ、信号ＢＤＧ、信号ＣＬＫ、ノードＮ、及び出力端子ＯＵＴにおける、電位の時間変化を模式的に示している。ここで、ノードＮは、トランジスタ２２のゲートが接続されるノードに対応する（図２Ａ参照）。
【0054】
時刻Ｔ１において、信号ＬＩＮ及び信号ＢＤＧが高電位、信号ＲＩＮ及び信号ＣＬＫが低電位となる。期間Ｔ１－Ｔ２において、回路１２から配線１５ａに高電位が出力され、トランジスタ２３がオン状態であるため、ノードＮの電位は、配線１５ａの電位からトランジスタ２３のしきい値電圧分低下した電位まで上昇する。
【0055】
続いて、時刻Ｔ２において、信号ＬＩＮが低電位になり、信号ＣＬＫが高電位となる。このとき、回路１２のトランジスタ３１乃至トランジスタ３４は全てオフ状態となるため、配線１５ａは電気的にフローティング状態となる。そのため、期間Ｔ２－Ｔ３において、信号ＣＬＫがハイレベル電位となることで、ノードＮの電位が上昇する。トランジスタ２３のゲート電位と、ノードＮの電位の差が、トランジスタ２３のしきい値電圧に達すると、トランジスタ２３がオフ状態となり、ノードＮがフローティング状態となる。また、トランジスタ２３のゲートの電位が上昇することで、出力端子ＯＵＴには信号ＣＬＫの高電位が与えられる。
【0056】
続いて、時刻Ｔ３において、信号ＲＩＮが高電位となり、信号ＣＬＫが低電位となる。期間Ｔ３－Ｔ４において、回路１２から配線１５ｂに高電位が出力され、トランジスタ２１がオン状態となる。一方、配線１５ａには低電位が出力され、トランジスタ２３がオン状態であるため、トランジスタ２２がオフ状態となる。これにより、出力端子ＯＵＴには電位ＶＳＳが与えられる。
【0057】
そして、時刻Ｔ４において、信号ＢＤＧが低電位となりトランジスタ２３がオフ状態となる。
【0058】
以上が、順序回路１０の動作方法の一例についての説明である。
【0059】
ここで、トランジスタ２３に加わる電圧ストレスについて説明する。ここでは簡単のため、高電位を電位ＶＤＤ、低電位を電位ＶＳＳとして説明する。
【0060】
時刻Ｔ１において、トランジスタ２３のゲートに電位ＶＤＤが与えられ、配線１５ａ側の電極に電位ＶＤＤが与えられたとき、トランジスタ２３はノードＮ側の電極がソースとなる。続いて、時刻Ｔ２において信号ＣＬＫが電位ＶＳＳから電位ＶＤＤに変化し、ノードＮの電位が電位ＶＤＤ－電位ＶＳＳの２倍の電位にまで上昇したとする。このとき、配線１５ａはフローティング状態であり、電位ＶＤＤのままであるため、トランジスタ２３はソースとドレインが入れ替わり、配線１５ａと接続される電極がソースとなる。また、時刻Ｔ３において、配線１５ａに電位ＶＳＳが与えられ、ノードＮの電位が低下する際も、トランジスタ２３は配線１５ａ側の電極がソースとして機能する。このように、回路の動作中にソースとドレインの機能が入れ替わるトランジスタを、双方向トランジスタ（ｂｉ－ｄｉｒｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）と呼ぶことができる。
【0061】
期間Ｔ１－Ｔ２では、トランジスタ２３のゲート－ソース間にかかる電圧（電位差）は最大でＶＤＤ－ＶＳＳとなる。しかし、ノードＮの電位が上昇することに伴い、トランジスタ２３のソース－ドレイン間にかかる電圧は急激に低下するため、電圧ストレスはすぐに緩和されることになる。また、期間Ｔ２－Ｔ３では、トランジスタ２３のゲート－ソース間にはほとんど電位差が生じない。また、期間Ｔ３－Ｔ４では、トランジスタ２３のゲート－ソース間の電圧はＶＤＤ－ＶＳＳとなる。また、時刻Ｔ４以降では、トランジスタ２３には電圧ストレスが生じない。このことから、トランジスタ２３のゲート－ソース間にストレスがかかるのは、配線１５ａに低電位が与えられ、信号ＢＤＧが高電位であるときであることがわかる。そのため、配線１５ａに低電位が与えられている期間中において、信号ＢＤＧが高電位となる期間をできるだけ短くすることで、トランジスタ２３の電圧ストレスを低減し、しきい値電圧の変動を抑制することができる。
【0062】
ここで、順序回路１０は、表示装置の駆動回路として用いることができる。特に、走査線駆動回路として好適に用いることができる。このとき、出力端子ＯＵＴに、表示装置の複数の画素に接続される走査線を接続する場合、順序回路１０から出力端子ＯＵＴに出力される出力信号のデューティ比は、信号ＣＬＫなどに比べて著しく小さい。また、配線１５ａに入力される電位は、高電位である期間よりも、低電位である期間が、著しく長くなる。そのため、トランジスタ２３のゲートに高電位の定電位が与えられた構成とすると、トランジスタ２３のゲート－ソース間に電圧ストレスがかかる期間が著しく長くなり、トランジスタ２３のしきい値電圧の変動が生じやすくなる。しかしながら本発明の一態様は、トランジスタ２３のゲートに定電位ではなく、デューティ比の小さいパルス信号である信号ＢＤＧが与えられるため、トランジスタ２３のしきい値電圧の変動を好適に抑制することができる。特に、信号ＢＤＧは、順序回路１０が出力端子ＯＵＴに信号を出力するための動作期間中（例えば図２Ｂにおける期間Ｔ１－Ｔ４）のみ高電位となり、他の期間は常に低電位となるパルス信号を適用することが好ましい。これにより、信号ＢＤＧのデューティ比を１％以下、好ましくは０．５％以下、より好ましくは０．１％以下にまで低減でき、順序回路１０、延いては順序回路１０を用いた半導体装置、表示装置、及び電子機器に、極めて高い信頼性を付与することができる。
【0063】
また、順序回路１０を表示装置の駆動回路として用いる場合、表示装置の画素が有するトランジスタと、順序回路１０を構成するトランジスタ（トランジスタ２１、トランジスタ２２、及びトランジスタ２３等）とを、同一基板上に設けることが好ましい。特に、画素に設けられるトランジスタと、順序回路１０を構成するトランジスタとを、同一工程により作製することが好ましい。
【0064】
【0065】
回路１１が有する、トランジスタ２１は、一対のゲート（以下、第１のゲート、第２のゲートと呼ぶ）を有する。トランジスタ２１は、第１のゲートが配線１５ｂと電気的に接続され、第２のゲートが自身のソース及びドレインの他方、及び電位ＶＳＳが与えられる配線と電気的に接続され、ソース及びドレインの一方が、トランジスタ２２のソース及びドレインの他方、及び容量Ｃ１の他方の電極と電気的に接続されている。
【0066】
ここで、順序回路１０ａを、表示装置の駆動回路に用いた場合、上述のように、順序回路１０ａから出力端子ＯＵＴに出力される出力信号のデューティ比は、信号ＣＬＫなどに比べて著しく小さくなる。このとき、トランジスタ２１は、オフ状態である期間よりも、オン状態である期間が著しく長くなる。すなわち、トランジスタ２１は、第１のゲートに高電位が与えられる期間が、低電位が与えられる期間よりも著しく長くなる。そのため、トランジスタ２１は、トランジスタ２２よりも、しきい値電圧の変動が生じやすくなる。具体的には、トランジスタ２１は、トランジスタ２２よりも、しきい値電圧がプラス方向へシフトしやすい。
【0067】
そこで本発明の一態様は、トランジスタ２１が、半導体層を間に挟んで重なり合った一対のゲートを有する構成とする。そして、一方のゲートを、低電位が与えられる配線（電位ＶＳＳが与えられる配線）と電気的に接続する構成とする。言い換えると、トランジスタ２１は、一方のゲートとソースとが、互いに電気的に接続される構成とも言える。このような構成とすることで、トランジスタ２１のしきい値電圧がプラス方向へシフトすることを好適に抑制することができる。したがって、順序回路１０ａ、延いては順序回路１０ａを用いた半導体装置、表示装置、及び電子機器等の信頼性を高めることができる。
【0068】
また、トランジスタ２１を、一方のゲートとソースとが電気的に接続された構成とすることで、しきい値電圧がマイナスの値になることを好適に防ぐこともできる。すなわち、トランジスタ２１をノーマリオフの特性とすることが容易となる。トランジスタ２１がノーマリオンの特性を有する場合、トランジスタ２１の他方のゲートとソースとの電圧が０Ｖの時に、ソース－ドレイン間のリーク電流が生じ、出力端子ＯＵＴの電位が保てなくなってしまう。そのため、トランジスタ２１をオフ状態とするためには、トランジスタ２１の他方のゲートに電位ＶＳＳよりも低い電位を与える必要があり、複数の電源が必要となる。一方、本発明の一態様のトランジスタ２１は、安定してノーマリオフの特性を実現できるため、電源電位の種類を増やすことなく、出力性能の高い順序回路１０ａを実現することができる。
【0069】
また、トランジスタ２１は、一方のゲートとソースとが電気的に接続された構成とすることで、飽和性を高める効果も奏する。これにより、回路１１の設計が容易となり、回路１１を安定して動作可能な回路とすることができる。
【0070】
このように、順序回路１０ａでは、電圧ストレスがかかる期間が著しく長いトランジスタ２１には、一方のゲートとソースとが接続されたトランジスタを適用し、双方向トランジスタとして機能するトランジスタ２３のゲートには、デューティ比の小さいパルス信号を与える構成とする。これにより、回路１１を構成する３つのトランジスタの全てにおいて、しきい値電圧の変動を抑制することが可能となる。その結果、高い出力性能と、高い信頼性が両立した順序回路１０ａを実現できる。
【0071】
〔構成例１－３〕
図３Ｂに、順序回路１０ｂの構成例を示している。順序回路１０ｂでは、回路１２が有するトランジスタ３３に、一対のゲートを有し、一方のゲートとソースとが接続されたトランジスタが適用されている。
図３Ｂに、順序回路１０ｂの構成例を示している。順序回路１０ｂでは、回路１２が有するトランジスタ３３に、一対のゲートを有し、一方のゲートとソースとが接続されたトランジスタが適用されている。
【0072】
トランジスタ３３は、回路１１のトランジスタ２１と同様に、順序回路１０ｂの動作時にオン状態である期間が著しく長いトランジスタである。そのため、トランジスタ３３をトランジスタ２１と同様の構成とすることで、しきい値電圧の変動を抑制し、順序回路１０ｂの信頼性を高めることができる。
【0073】
〔構成例１－４〕
図３Ｃに、順序回路１０ｃの構成例を示している。
図３Ｃに、順序回路１０ｃの構成例を示している。
【0074】
順序回路１０ｃは、回路１２が有するトランジスタ３３だけでなくトランジスタ３４にも、一対のゲートを有し、一方のゲートとソースとが接続されたトランジスタが適用されている。
【0075】
トランジスタ３４は、トランジスタ３３と比較すると、順序回路１０ｃの動作時にオン状態となる期間は短いものの、長時間動作させることで、しきい値電圧の変動が生じうる。そのため、トランジスタ３４をトランジスタ３３と同様の構成とすることにより、しきい値電圧の変動が抑制され、順序回路１０ｃの信頼性を高めることができる。
【0076】
また、順序回路１０ｃでは、トランジスタ３１、トランジスタ３２、トランジスタ２２、及びトランジスタ２３に、一対のゲートを有するトランジスタが適用されている。
【0077】
半導体層を介して一対のゲートを有するトランジスタにおいて、一対のゲートを電気的に接続することで、一つのゲートを有するトランジスタを用いる場合、または一対のゲートの片方に定電位を与える場合と比較して、チャネルが形成される領域が増え、ソース－ドレイン間に流すことのできる電流（オン電流ともいう）を大きくできる。そのため、オン電流の低下を抑えつつ、トランジスタのサイズを縮小できるため、順序回路１０ｃ、延いては順序回路１０ｃを用いた駆動回路の面積を縮小することができる。特に、トランジスタ２２及びトランジスタ２３には、回路１２に設けられるトランジスタよりも大きな電流供給能力が求められるため、トランジスタ２２及びトランジスタ２３に、このようなトランジスタを適用することで、面積の縮小に対する効果が極めて高い。
【0078】
また、一対のゲートを電気的に接続したトランジスタとすることで、一つのゲートを有するトランジスタと比較して、ノーマリオフの電気特性を実現しやすくなる、飽和性が向上する、などといった利点がある。これにより、信頼性の高い順序回路１０ｃを実現することができる。
【0079】
また、トランジスタ３１、トランジスタ３２、トランジスタ２２、及びトランジスタ２３に、電流供給能力の高いトランジスタを適用することで、順序回路１０ｃの動作周波数を高めることもできる。
【0080】
なお、図３Ｃでは、トランジスタ３１、トランジスタ３２、トランジスタ２２、及びトランジスタ２３の全てに一対のゲートが電気的に接続されたトランジスタを適用する例を示したが、これに限られず、１つ以上のトランジスタに上記トランジスタを適用すればよい。特に、回路１１に含まれるトランジスタ２２及びトランジスタ２３に、一対のゲートが電気的に接続されたトランジスタを適用することが好ましい。
【0081】
［構成例２］
以下では、上記構成例１とは異なる構成を有する順序回路について説明する。
以下では、上記構成例１とは異なる構成を有する順序回路について説明する。
【0082】
〔構成例２－１〕
図４Ａに、順序回路２０の構成例を示す。順序回路２０は、回路１１と、回路１３を有する。回路１１と回路１３とは、配線１５ａ及び配線１５ｂとにより電気的に接続されている。回路１１の構成は、構成例１を援用できる。
図４Ａに、順序回路２０の構成例を示す。順序回路２０は、回路１１と、回路１３を有する。回路１１と回路１３とは、配線１５ａ及び配線１５ｂとにより電気的に接続されている。回路１１の構成は、構成例１を援用できる。
【0083】
回路１１には、信号ＢＤＧ及び信号ＣＬＫ１が入力される。また、出力端子ＳＲＯＵＴが接続されている。信号ＢＤＧは、トランジスタ２３のゲートに入力される。信号ＣＬＫ１は、トランジスタ２２のソース及びドレインの一方に入力される。
【0084】
回路１３は、トランジスタ４１乃至トランジスタ４７と、容量Ｃ２を有する。回路１３には、信号ＬＩＮ、信号ＣＬＫ２、信号ＣＬＫ３、信号ＲＩＮ、及び信号ＲＥＳが入力される。トランジスタ４１乃至トランジスタ４７には、上述したｎチャネル型のトランジスタを適用することが好ましい。特に、チャネルが形成される半導体に酸化物半導体を適用したトランジスタを用いることが好ましい。
【0085】
回路１３は、入力される各種信号に従って、配線１５ａに第１の信号を、配線１５ｂに第１の信号を反転した第２の信号を、それぞれ出力する機能を有する。
【0086】
また、回路１１及び回路１３には、高電位である電位ＶＤＤと、低電位である電位ＶＳＳが供給されている。
【0087】
具体的には、トランジスタ４１は、ゲートが信号ＬＩＮが与えられる配線と、ソース及びドレインの一方が配線１５ａ、及びトランジスタ４６のソース及びドレインの一方と、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４２は、ゲートが信号ＣＬＫ３が与えられる配線と、ソース及びドレインの一方がトランジスタ４３のソース及びドレインの一方と、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４３は、ゲートが信号ＣＬＫ２が与えられる配線と、ソース及びドレインの他方が配線１５ｂ、容量Ｃ２の一方の電極、及びトランジスタ４６のゲートと、それぞれ電気的に接続されている。トランジスタ４４は、ゲートが信号ＲＩＮが与えられる配線と、ソース及びドレインの一方が配線１５ｂと、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４５は、ゲートが信号ＲＥＳが与えられる配線と、ソース及びドレインの一方が配線１５ｂと、他方が電位ＶＤＤが与えられる配線と、それぞれ電気的に接続されている。トランジスタ４６は、ソース及びドレインの他方が電位ＶＳＳが与えられる配線と電気的に接続されている。トランジスタ４７は、ゲートが信号ＬＩＮが与えられる配線と、ソース及びドレインの一方が配線１５ｂと、他方が電位ＶＳＳが与えられる配線と、それぞれ電気的に接続されている。容量Ｃ２は、他方の電極が、電位ＶＳＳが与えられる配線と電気的に接続されている。
【0088】
図４Ａに示す回路１３において、トランジスタ４６に、一対のゲートを有するトランジスタを適用した例を示している。トランジスタ４６は、一対のゲートの一方が、電位ＶＳＳが与えられる配線と電気的に接続されている。
【0089】
なお、トランジスタ４１乃至トランジスタ４５、トランジスタ４７、トランジスタ２２、及びトランジスタ２３のうち、少なくとも一つに、一対の電気的に接続されたゲートを有するトランジスタを適用してもよい。図４Ｂには、当該トランジスタの全てに、一対の電気的に接続されたゲートを有するトランジスタを適用した例を示している。
【0090】
〔構成例２－２〕
図５Ａには、出力端子を２つ有する順序回路３０の構成例を示している。順序回路３０は、上記順序回路２０における回路１１に換えて回路１１ａを有する構成である。
図５Ａには、出力端子を２つ有する順序回路３０の構成例を示している。順序回路３０は、上記順序回路２０における回路１１に換えて回路１１ａを有する構成である。
【0091】
回路１１ａには、信号ＢＤＧ、信号ＣＬＫ１、及び信号ＰＷＣが入力される。また、回路１１ａには、出力端子ＳＲＯＵＴと出力端子ＧＯＵＴとが接続されている。
【0092】
回路１１ａは、２つの回路１１が並列に接続された構成を有している。トランジスタ２１、トランジスタ２２、トランジスタ２３、及び容量Ｃ１により、一つの回路１１を構成し、トランジスタ２４、トランジスタ２５、トランジスタ２６、及び容量Ｃ３により、もう一つの回路１１を構成している。トランジスタ２４乃至トランジスタ２６、容量Ｃ３の接続構成は、上記回路１１と同様である。
【0093】
トランジスタ２５のソース及びドレインの一方は、信号ＰＷＣが与えられる配線と電気的に接続されている。また、トランジスタ２４のソース及びドレインの一方、トランジスタ２５のソース及びドレインの他方、及び容量Ｃ３の他方の電極は、出力端子ＧＯＵＴと電気的に接続される。トランジスタ２６のゲートは、信号ＢＤＧが与えられる配線と電気的に接続されている。
【0094】
回路１１ａにおいて、配線１５ａに高電位、配線１５ｂに低電位が与えられると、出力端子ＳＲＯＵＴには信号ＣＬＫ１の電位が、出力端子ＧＯＵＴには信号ＰＷＣの電位が、それぞれ出力される。一方、配線１５ａに低電位、配線１５ｂに高電位が与えられると、出力端子ＳＲＯＵＴ及び出力端子ＧＯＵＴは、いずれも電位ＶＳＳが与えられる配線と電気的に接続される。
【0095】
ここで、順序回路３０を、表示装置のゲートドライバ回路の一部として用いる場合、出力端子ＧＯＵＴは走査線が接続される端子として用い、出力端子ＳＲＯＵＴは次の段の順序回路３０に入力される配線が接続される端子として用いることができる。このとき、トランジスタ２４及びトランジスタ２５には、トランジスタ２１及びトランジスタ２２よりも電流供給能力の高いトランジスタを適用することが好ましい。例えば、チャネル幅の大きなトランジスタを、トランジスタ２４及びトランジスタ２５に適用することができる。
【0096】
ここで、信号ＣＬＫ１と、信号ＰＷＣとは、同期した信号を用いることができる。具体的には、高電位である期間と、低電位である期間とが一致した信号を用いることができる。このとき、信号ＣＬＫ１と信号ＰＷＣとに、高電位が電位ＶＤＤであり、低電位が電位ＶＳＳである信号を用いると、順序回路３０を駆動するための電源電位の種類を増やす必要がないため、好ましい。
【0097】
また、信号ＣＬＫ１と、信号ＰＷＣとで、振幅の異なる信号を用いてもよい。例えば、信号ＰＷＣに、信号ＣＬＫ１よりも振幅の大きな信号を用いることができる。このとき、信号ＰＷＣに、低電位が電位ＶＳＳであり、高電位が電位ＶＤＤよりも高い電位である信号を用いることが好ましい。これにより、出力端子ＧＯＵＴに高い電位を出力することができる。また、信号ＣＬＫ１の振幅を小さくし、且つ、電位ＶＤＤと電位ＶＳＳの電位差を小さくすることで、順序回路３０を構成するトランジスタにかかる電圧ストレスが軽減される。これにより、トランジスタのしきい値電圧をはじめとする電気特性の変動を抑制することができ、順序回路３０の信頼性を向上させることができる。その場合であっても、トランジスタ２５のゲートに与えられる電位は、容量Ｃ３によるブートストラップ効果によって電位ＶＤＤよりも十分に高い電位とすることができるため、トランジスタ２５のしきい値電圧の影響を受けることなく、出力端子ＧＯＵＴには、信号ＰＷＣの高電位を出力することができる。
【0098】
なお、トランジスタ４１乃至トランジスタ４５、トランジスタ４７、トランジスタ２２、トランジスタ２３、トランジスタ２５、及びトランジスタ２６のうち、少なくとも一つに、一対の電気的に接続されたゲートを有するトランジスタを適用してもよい。図５Ｂには、上記トランジスタの全てに、一対の電気的に接続されたゲートを有するトランジスタを適用した例を示している。特に、トランジスタ２２及びトランジスタ２５には、一対の電気的に接続されたゲートを有し、電流駆動能力の高いトランジスタを適用することが好ましい。
【0099】
［駆動回路の構成例］
以下では、順序回路を複数段接続させることで構成され、シフトレジスタとして機能する駆動回路の例について説明する。
以下では、順序回路を複数段接続させることで構成され、シフトレジスタとして機能する駆動回路の例について説明する。
【0100】
〔駆動回路の構成例１〕
まず、駆動回路に用いることのできる順序回路の構成例について説明する。図６に、順序回路３０ａの回路図を示す。順序回路３０ａは、回路１３、回路１１ａ、及び信号生成回路１４ａを有する。信号生成回路１４ａは、信号ＢＤＧを生成する回路である。
まず、駆動回路に用いることのできる順序回路の構成例について説明する。図６に、順序回路３０ａの回路図を示す。順序回路３０ａは、回路１３、回路１１ａ、及び信号生成回路１４ａを有する。信号生成回路１４ａは、信号ＢＤＧを生成する回路である。
【0101】
回路１３及び回路１１ａは、上記構成例２を援用することができる。なお、図６では、構成例２で例示した信号ＲＩＮを、信号ＲＩＮ１としている。また、回路１１ａにおけるトランジスタ２２のゲートが接続されるノードをノードＮ１、トランジスタ２５のゲートが接続されるノードをノードＮ２とする。
【0102】
信号生成回路１４ａは、トランジスタ５１、トランジスタ５２、及び容量Ｃ４を有する。また信号生成回路１４ａには、信号ＬＩＮ、及び信号ＲＩＮ２が入力される。
【0103】
トランジスタ５１は、ゲートが信号ＬＩＮが入力される配線と、ソース及びドレインの一方が電位ＶＤＤが与えられる配線と、他方がトランジスタ５２のソース及びドレインの一方、及び容量Ｃ４の一方の電極と、それぞれ電気的に接続される。トランジスタ５２は、ゲートが信号ＲＩＮ２が入力される配線と、ソース及びドレインの他方が電位ＶＳＳが与えられる配線と、それぞれ電気的に接続される。容量Ｃ４は、他方の電極が電位ＶＳＳが与えられる配線と電気的に接続される。
【0104】
信号生成回路１４ａにおいて、トランジスタ５１のソース及びドレインの他方が接続する配線に、信号ＢＤＧが出力される。信号ＢＤＧは、回路１１ａのトランジスタ２３のゲート、及びトランジスタ２６のゲートにそれぞれ供給される。
【0105】
信号ＬＩＮが高電位、信号ＲＩＮ２が低電位のとき、トランジスタ５１がオン状態、トランジスタ５２がオフ状態となり、信号生成回路１４ａから出力される信号ＢＤＧは高電位となる。一方、信号ＬＩＮが低電位、信号ＲＩＮ２が高電位のとき、トランジスタ５１がオフ状態、トランジスタ５２がオン状態となり、信号ＢＤＧは低電位となる。
【0106】
また、信号ＢＤＧが出力される配線に、容量Ｃ４が接続されている。これにより、信号ＬＩＮと信号ＲＩＮ２とがいずれも低電位となり、トランジスタ５１とトランジスタ５２がいずれもオフ状態となることで、信号ＢＤＧが出力される配線が電気的にフローティング状態となったときにも、当該配線の電位を保持することができる。したがって、信号生成回路１４ａから、信号ＢＤＧとして高電位または低電位を出力し続ける必要はなく、信号ＬＩＮと信号ＲＩＮ２にデューティ比の小さい信号を用いた場合でも、当該配線の電位を長期間に亘って保持することができる。具体的には、信号ＢＤＧが低電位である状態を長期間に亘って維持することができるため、信号ＢＤＧをデューティ比の極めて小さい信号とすることができる。また、容量Ｃ４を設けることで、信号ＢＤＧが出力される配線の電位が、電気的なノイズにより変動することを防ぐことができる。また、信号ＢＤＧが低電位である期間中、トランジスタ５２をオン状態とする必要がないため、トランジスタ５２にかかる電圧ストレスが緩和され、しきい値電圧の変動を抑制することができる。
【0107】
このような信号生成回路１４ａを有することで、信号ＢＤＧを、デューティ比が５％以下、好ましくは３％以下、より好ましくは１％以下、さらに好ましくは０．５％以下、さらに好ましくは０．１％以下であるパルス信号とすることができる。これにより、順序回路３０ａ、延いては、順序回路３０ａを用いた半導体装置、表示装置、及び電子機器に、極めて高い信頼性を付与することができる。
【0108】
図６では、信号生成回路１４ａが有するトランジスタ５１とトランジスタ５２に、一対のゲートが電気的に接続されたトランジスタを適用する例を示している。なお、これに限られず、トランジスタ５１とトランジスタ５２に、１つのゲートを有するトランジスタを適用してもよい。また、トランジスタ５２には、一対のゲートのうち、一方が電位ＶＳＳが与えられる配線と電気的に接続されるトランジスタを適用してもよい。
【0109】
図７に、順序回路３０ａの駆動方法例にかかるタイミングチャートを示している。図７では、信号ＣＬＫ１（信号ＰＷＣ）、信号ＣＬＫ２、信号ＣＬＫ３、信号ＲＥＳ、信号ＬＩＮ、信号ＲＩＮ１、信号ＲＩＮ２、信号ＢＤＧ、ノードＮ１（ノードＮ２）、及び出力端子ＳＲＯＵＴ（出力端子ＧＯＵＴ）における、電位の時間変化を模式的に示している。なお、信号ＣＬＫ１と信号ＰＷＣには、波形が等しい信号を用いるため、まとめて明示している。また、ノードＮ１とノードＮ２とは、電位の時間変化の様子が概ね同程度であるため、まとめて明示している。また、信号ＣＬＫ１、信号ＣＬＫ２、及び信号ＣＬＫ３には、それぞれこの順に１／４周期ずつずれたクロック信号を用いている。
【0110】
時刻Ｔ１１において、信号ＬＩＮが高電位、信号ＲＩＮ２が低電位となることで、信号ＢＤＧが高電位となる。続いて、時刻Ｔ１２において、信号ＣＬＫ１及び信号ＰＷＣが高電位となることで、ノードＮ１及びノードＮ２の電位が上昇する。また、期間Ｔ１２－Ｔ１４に、出力端子ＳＲＯＵＴ及び出力端子ＧＯＵＴに、高電位が出力される。期間Ｔ１４において、信号ＬＩＮが低電位であり、信号ＲＩＮ１が高電位となることで、出力端子ＳＲＯＵＴ及び出力端子ＧＯＵＴに低電位が出力される。そして、時刻Ｔ１５において、信号ＲＩＮ２が高電位となることで、信号ＢＤＧが低電位となる。また時刻Ｔ１７において信号ＲＩＮ２が低電位となった後も、信号ＢＤＧは低電位が維持されている。
【0111】
続いて、上記順序回路３０ａを複数段接続させることで構成される駆動回路について説明する。
【0112】
図８Ａは、順序回路３０ａの入出力端子を説明する図である。順序回路３０ａは、入力端子として、信号ＬＩＮ、信号ＲＩＮ１、信号ＲＩＮ２、信号ＣＬＫ１、信号ＣＬＫ２、信号ＣＬＫ３、信号ＰＷＣ及び信号ＲＥＳが、それぞれ入力される端子と、出力端子として、出力端子ＳＲＯＵＴ、及び出力端子ＧＯＵＴと、を有する。
【0113】
図８Ｂに、駆動回路４０ａの構成例を示している。駆動回路４０ａは、複数の順序回路を有する。図８Ｂでは、順序回路３０ａ＿１乃至順序回路３０ａ＿６を示し、それ以降は省略している。順序回路３０ａ＿１等は、それぞれ図６で例示した順序回路３０ａと同様の構成を有する。以下では、駆動回路４０ａの入力に近い側から、ｎ番目に位置する順序回路を、順序回路３０ａ＿ｎ（ｎは１以上の整数）と表記することとする。
【0114】
順序回路３０ａ＿ｎには、信号ＣＬＫ１、信号ＣＬＫ２、信号ＣＬＫ３として、信号ＣＫ１乃至信号ＣＫ４のいずれか３つが用いられる。また、順序回路３０ａ＿ｎには、信号ＰＷＣとして、信号ＰＷＣ１乃至信号ＰＷＣ４のいずれか１つが用いられる。信号ＣＫ１乃至信号ＣＫ４、及び信号ＰＷＣ１乃至信号ＰＷＣ４の組み合わせは、４段毎に同じ組み合わせとなる。すなわち、順序回路３０ａ＿ｎと順序回路３０ａ＿ｎ＋４には、信号ＣＬＫ１、信号ＣＬＫ２、信号ＣＬＫ３、信号ＰＷＣとして、同じ信号が入力される。
【0115】
また、順序回路３０ａ＿ｎの出力端子ＧＯＵＴには、出力配線である配線ＯＵＴｎ（図８Ｂでは、配線ＯＵＴ１乃至配線ＯＵＴ６を示している。）が接続されている。
【0116】
順序回路３０ａ＿１には、信号ＬＩＮとして信号ＳＰが入力される。また、ｎが２以上である順序回路３０ａ＿ｎには、信号ＬＩＮとして、順序回路３０ａ＿ｎ－１の出力端子ＳＲＯＵＴの信号が入力される。また、順序回路３０ａ＿ｎには、信号ＲＩＮ１として、順序回路３０ａ＿ｎ＋２の出力端子ＳＲＯＵＴの信号が入力される。また、順序回路３０ａ＿ｎには、信号ＲＩＮ２として、順序回路３０ａ＿ｎ＋３の出力端子ＳＲＯＵＴの信号が入力される。
【0117】
具体的には、順序回路３０ａ＿１は、信号ＣＫ１、信号ＣＫ２、信号ＣＫ３、信号ＰＷＣ１、信号ＲＥＳ、信号ＳＰ、順序回路３０ａ＿３の出力信号、及び順序回路３０ａ＿４の出力信号が、それぞれ入力され、配線ＯＵＴ１に出力信号を出力する。順序回路３０ａ＿２は、信号ＣＫ２、信号ＣＫ３、信号ＣＫ４、信号ＰＷＣ２、信号ＲＥＳ、順序回路３０ａ＿１の出力信号、順序回路３０ａ＿４の出力信号、及び順序回路３０ａ＿５の出力信号が入力され、配線ＯＵＴ２に出力信号を出力する。順序回路３０ａ＿３は、信号ＣＫ３、信号ＣＫ４、信号ＣＫ１、信号ＰＷＣ３、信号ＲＥＳ、順序回路３０ａ＿２の出力信号、順序回路３０ａ＿５の出力信号、及び順序回路３０ａ＿６の出力信号が入力され、配線ＯＵＴ３に出力信号を出力する。順序回路３０ａ＿４は、信号ＣＫ４、信号ＣＫ１、信号ＣＫ２、信号ＰＷＣ４、信号ＲＥＳ、順序回路３０ａ＿３の出力信号、順序回路３０ａ＿６の出力信号、及び順序回路３０ａ＿７（図示しない）の出力信号が入力され、配線ＯＵＴ４に出力信号を出力する。順序回路３０ａ＿５は、信号ＣＫ１、信号ＣＫ２、信号ＣＫ３、信号ＰＷＣ１、信号ＲＥＳ、順序回路３０ａ＿４の出力信号、順序回路３０ａ＿７（図示しない）の出力信号、及び順序回路３０ａ＿８（図示しない）の出力信号が入力され、配線ＯＵＴ５に出力信号を出力する。順序回路３０ａ＿６は、信号ＣＫ２、信号ＣＫ３、信号ＣＫ４、信号ＰＷＣ２、信号ＲＥＳ、順序回路３０ａ＿５の出力信号、順序回路３０ａ＿８（図示しない）の出力信号、及び順序回路３０ａ＿９（図示しない）の出力信号が入力され、配線ＯＵＴ６に出力信号を出力する。
【0118】
図８Ｃに、駆動回路４０ａの駆動方法にかかるタイミングチャートを示している。図８Ｃでは、上から信号ＲＥＳ、信号ＳＰ、信号ＣＫ１乃至信号ＣＫ４、配線ＯＵＴ１乃至配線ＯＵＴ６のそれぞれについて、電位変化の推移を示している。なお、信号ＰＷＣ１乃至信号ＰＷＣ４については、それぞれ信号ＣＫ１乃至信号ＣＫ４と同じ位相、周期を有するクロック信号を用いるため、合わせて示している。
【0119】
図８Ｃに示す時刻Ｔ０以前において、信号ＳＰが高電位となり、信号ＣＫ１が低電位である。このとき、配線ＯＵＴ１乃至配線ＯＵＴ６には低電位が出力される。
【0120】
時刻Ｔ０において、信号ＣＫ１（信号ＰＷＣ１）が低電位から高電位となることで、順序回路３０ａ＿１から配線ＯＵＴ１に高電位が出力される。以降、信号ＣＫ１乃至信号ＣＫ４、及び信号ＰＷＣ１乃至信号ＰＷＣ４により、配線ＯＵＴ２以降の配線に、順次高電位が出力される。
【0121】
信号ＣＫ１乃至信号ＣＫ４は、それぞれ順に４分の１周期ずつずれた信号である。同様に、信号ＰＷＣ１乃至信号ＰＷＣ４も、それぞれ順に４分の１周期ずつずれた信号である。そのため、図８Ｃに示すように、配線ＯＵＴ１乃至配線ＯＵＴ６等には、信号ＣＫ１等の、順に４分の１周期ずつずれた信号が出力される。
【0122】
また、配線ＯＵＴ１乃至配線ＯＵＴ６等に高電位が出力される期間は、信号ＣＫ１等の２分の１周期の期間となっている。すなわち、配線ＯＵＴｎが高電位である期間と、配線ＯＵＴｎ＋１が高電位である期間とが、重畳している。これにより、配線ＯＵＴｎを選択する期間を長く取ることができるため、配線の負荷が大きい場合などではこのような駆動方法を用いることが好適である。つまり、駆動回路４０ａを画素数の多い表示装置や、画面サイズの大きな表示装置などの走査線駆動回路とする場合には、このような駆動方法を用いることで、走査線の充放電期間を長くできるため好ましい。なお、ここでは信号ＣＫ１乃至信号ＣＬ４として、４分の１周期ずつずれた４相クロック信号を用い、配線ＯＵＴｎが高電位となる（選択される）期間を信号ＣＫ１等の２分の１周期の期間とすることで、隣接する２本の配線が同時に選択される期間を設ける構成としたが、これに限られない。例えば、クロック信号の周期のずれや、デューティ比を変更することで、隣接する３本以上の配線が同時に選択される構成としてもよい。
【0123】
〔駆動回路の構成例２〕
以下では、上記図６で例示した信号生成回路１４ａとは一部の構成が異なる信号生成回路の構成例について説明する。
以下では、上記図６で例示した信号生成回路１４ａとは一部の構成が異なる信号生成回路の構成例について説明する。
【0124】
図９に、信号生成回路１４ｂの回路図を示す。信号生成回路１４ｂは、信号ＢＤＧを生成する回路である。信号生成回路１４ｂは、上記信号生成回路１４ａと比較して、信号ＲＩＮ２を用いない構成であるため、配線数を削減することができる。
【0125】
信号生成回路１４ｂは、トランジスタ６０乃至トランジスタ６９、トランジスタ７１、及びトランジスタ７２を有する。
【0126】
トランジスタ６０は、ゲートに信号ＬＩＮが与えられ、ソース及びドレインの一方に電位ＶＤＤが与えられ、他方がトランジスタ７１のゲートと電気的に接続される。トランジスタ６１は、ゲートに信号ＣＬＫ３が与えられ、ソース及びドレインの一方に電位ＶＤＤが与えられ、他方がトランジスタ７１のゲートに電気的に接続される。トランジスタ６２は、ゲートに信号ＲＩＮ１が与えられ、ソース及びドレインの一方に電位ＶＤＤが与えられ、他方がトランジスタ７１のゲートに電気的に接続される。トランジスタ６３は、ゲートに信号ＣＬＫ１が与えられ、ソース及びドレインの一方がトランジスタ７１のゲートと電気的に接続され、他方がトランジスタ６４のソース及びドレインの一方と電気的に接続される。トランジスタ６４は、ゲートに信号ＣＬＫ２が与えられ、ソース及びドレインの他方に電位ＶＳＳが与えられる。トランジスタ６５は、ゲートに信号ＣＬＫ２が与えられ、ソース及びドレインの一方に電位ＶＤＤが与えられ、他方がトランジスタ６６のソース及びドレインの一方と電気的に接続される。トランジスタ６６は、ゲートに信号ＣＬＫ１が与えられ、ソース及びドレインの他方がトランジスタ７２のゲートに電気的に接続される。トランジスタ６７は、ゲートに信号ＬＩＮが与えられ、ソース及びドレインの一方がトランジスタ７２のゲートと電気的に接続され、他方に電位ＶＳＳが与えられる。トランジスタ６８は、ゲートに信号ＣＬＫ３が与えられ、ソース及びドレインの一方がトランジスタ７２のゲートと電気的に接続され、他方に電位ＶＳＳが与えられる。トランジスタ６９は、ゲートに信号ＲＩＮ１が与えられ、ソース及びドレインの一方がトランジスタ７２のゲートと電気的に接続され、他方に電位ＶＳＳが与えられる。トランジスタ７１は、ソース及びドレインの一方に電位ＶＤＤが与えられ、他方がトランジスタ７２のソース及びドレインの一方、及び信号ＢＤＧが出力される配線と電気的に接続される。トランジスタ７２は、ソース及びドレインの他方に電位ＶＳＳが与えられる。
【0127】
信号生成回路１４ｂは、デューティ比が４５％以上５５％以下、好ましくはデューティ比が４５％以上５１％以下、代表的には５０％以上５１％以下である信号ＢＤＧを生成することができる。そのため、信号ＢＤＧではなく、電位ＶＤＤを用いた場合に比べて、高い信頼性を実現することができる。
【0128】
信号生成回路１４ｂをこのような構成とすることで、回路１３及び回路１１ａに供給する信号のみを用いて信号ＢＤＧを生成することができる。
【0129】
〔駆動回路の構成例３〕
以下では、信号生成回路を用いない駆動回路の構成例について説明する。
以下では、信号生成回路を用いない駆動回路の構成例について説明する。
【0130】
図１０に、順序回路３０ｂの回路図を示す。順序回路３０ｂは、信号生成回路１４ａを有さない点で、上記順序回路３０ａと主に相違している。
【0131】
順序回路３０ｂは、信号ＢＤＧとして、信号ＣＬＫ３を用いた構成である。これにより、上記順序回路３０ａと比較して、信号ＲＩＮ２や、信号生成回路１４ａを用いることがないため、構成を簡略化できる。
【0132】
図１１に、順序回路３０ｂの駆動方法例にかかるタイミングチャートを示している。図１１では、信号ＣＬＫ１（信号ＰＷＣ）、信号ＣＬＫ２、信号ＣＬＫ３、信号ＲＥＳ、信号ＬＩＮ、信号ＲＩＮ１、信号ＢＤＧ、ノードＮ１（ノードＮ２）、及び出力端子ＳＲＯＵＴ（出力端子ＧＯＵＴ）における、電位の時間変化を模式的に示している。
【0133】
図１１に示すように、信号ＢＤＧと信号ＣＬＫ３は同一の信号である。
【0134】
時刻Ｔ２１において、信号ＢＤＧが高電位であり、信号ＬＩＮが高電位になることで、ノードＮ１及びノードＮ２が高電位となる。続いて、時刻Ｔ２２において、信号ＣＬＫ１及び信号ＰＷＣが高電位になることで、ノードＮ１及びノードＮ２の電位が上昇する。また、期間Ｔ２２－Ｔ２４に、出力端子ＳＲＯＵＴ及び出力端子ＧＯＵＴに、高電位が出力される。なおこのとき、信号ＢＤＧが低電位となり、トランジスタ２３及びトランジスタ２６がオフ状態となるため、ノードＮ１及びノードＮ２は電気的にフローティング状態となる。続いて、時刻Ｔ２４において信号ＬＩＮが低電位であり、信号ＲＩＮ１が高電位、信号ＢＤＧが高電位となり、トランジスタ２３及びトランジスタ２６が再度オン状態となるため、ノードＮ１及びノードＮ２の電位が低電位まで低下する。そのため、出力端子ＳＲＯＵＴ及び出力端子ＧＯＵＴに、低電位が出力される。そして、時刻Ｔ２６に信号ＢＤＧが低電位となる。以降は、信号ＢＤＧとして、高電位と低電位が繰り返し入力されるが、信号ＬＩＮと信号ＲＩＮ１が共に低電位であるため、出力端子ＳＲＯＵＴ及び出力端子ＧＯＵＴは低電位が維持される。
【0135】
順序回路３０ｂは、信号ＢＤＧとしてクロック信号を用いる構成であるため、信号ＢＤＧとして、デューティ比が４５％以上５５％以下、好ましくはデューティ比が４５％以上５１％以下、代表的には５０％であるパルス信号を用いることができる。そのため、信号ＢＤＧではなく、電位ＶＤＤを用いた場合に比べて、高い信頼性を実現することができる。
【0136】
図１２Ａに、順序回路３０ｂの入出力端子を説明する図を示す。順序回路３０ｂは、上記順序回路３０ａと比較して、信号ＲＩＮ２が入力される端子を有さない点で相違している。
【0137】
また、図１２Ｂに、順序回路３０ｂを用いた駆動回路４０ｂの構成例を示している。駆動回路４０ｂは、上記駆動回路４０ａにおける、順序回路３０ａ＿ｎの信号ＲＩＮ２が入力される端子と接続する配線を有さない点以外は同様の構成である。
【0138】
【0139】
ここで例示した駆動回路は、複数の配線に順次パルス信号を与えるシフトレジスタとして機能するため、表示装置のゲートドライバ回路（走査線駆動回路）に好適に用いることができる。なお、表示装置に限られず、記憶装置など、シフトレジスタ回路が適用される様々な装置に、好適に用いることができる。
【0140】
以上が、駆動回路の構成例についての説明である。
【0141】
［トランジスタの構成例］
以下では、上記で例示した順序回路に用いることのできるトランジスタの構成例について説明する。
以下では、上記で例示した順序回路に用いることのできるトランジスタの構成例について説明する。
【0142】
以下で例示するトランジスタは、半導体層を挟む一対のゲートを有し、且つ、一方のゲートとソース及びドレインの一方とが電気的に接続された構成を有する。以下で例示するトランジスタは、上記で例示した順序回路における、トランジスタ２１等に適用することができる。
【0143】
なお、以下で例示するトランジスタのゲート、ソース、及びドレインの接続を変更することで、上記で例示した順序回路における、トランジスタ２２やトランジスタ２３等の他のトランジスタに適用可能なトランジスタを作製することができる。例えば、一対のゲートが電気的に接続されたトランジスタや、一方のゲートのみを有するトランジスタを、各導電層の接続部や、導電層の形状（パターン）を変更することで、以下で例示するトランジスタと同様に作製することができる。
【0144】
〔構成例１〕
図１３Ａに、トランジスタ１００の上面概略図を示す。また、図１３Ｂは、図１３Ａ中の一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図１３Ｃは、図１３Ａ中の一点鎖線Ａ３－Ａ２における切断面の断面図に相当する。なお、図１３Ａにおいて、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１－Ａ２方向は、トランジスタ１００のチャネル長方向を含み、一点鎖線Ａ３－Ａ２方向は、トランジスタ１００のチャネル幅方向を含む。また、トランジスタの上面図については、以降の図面においても図１３Ａと同様に、構成要素の一部を省略して図示するものとする。
図１３Ａに、トランジスタ１００の上面概略図を示す。また、図１３Ｂは、図１３Ａ中の一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図１３Ｃは、図１３Ａ中の一点鎖線Ａ３－Ａ２における切断面の断面図に相当する。なお、図１３Ａにおいて、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１－Ａ２方向は、トランジスタ１００のチャネル長方向を含み、一点鎖線Ａ３－Ａ２方向は、トランジスタ１００のチャネル幅方向を含む。また、トランジスタの上面図については、以降の図面においても図１３Ａと同様に、構成要素の一部を省略して図示するものとする。
【0145】
トランジスタ１００は、基板１０２上に設けられ、導電層１０６ａ、絶縁層１０３、半導体層１０８、絶縁層１１０、導電層１１２ａ等を有する。導電層１０６ａは、基板１０２上に設けられる。絶縁層１０３は、基板１０２及び導電層１０６ａ等を覆って設けられる。島状の半導体層１０８は、絶縁層１０３上に設けられ、導電層１０６ａと重なる領域を有する。絶縁層１１０は、半導体層１０８及び絶縁層１０３を覆って設けられる。導電層１１２ａは、絶縁層１１０上に設けられ、半導体層１０８及び導電層１０６ａと重畳する領域を有する。
【0146】
また、導電層１１２ａ及び絶縁層１１０を覆って、絶縁層１１８が設けられている。
【0147】
トランジスタ１００において、導電層１１２ａの一部は、第１のゲート電極（トップゲート電極ともいう）としての機能を有し、導電層１０６ａの一部は、第２のゲート電極（ボトムゲート電極ともいう）としての機能を有する。また、絶縁層１１０の一部は、第１のゲート絶縁層として機能し、絶縁層１０３の一部は、第２のゲート絶縁層として機能する。
【0148】
半導体層１０８は、金属酸化物を含むことが好ましい。例えば、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、及びマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、アルミニウム、ガリウム、イットリウム、及びスズから選ばれた一種または複数種であることが好ましい。特に、半導体層１０８として、インジウム、ガリウム、及び亜鉛を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。または、インジウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。または、インジウム、ガリウム、スズ、及び亜鉛を含む酸化物を用いることが好ましい。
【0149】
半導体層１０８は、チャネル形成領域として機能する領域１０８ｉと、領域１０８ｉを挟んで設けられる一対の低抵抗領域１０８ｎを有する。一対の低抵抗領域１０８ｎは、一方がトランジスタ１００のソース領域として機能し、他方がドレイン領域として機能する。領域１０８ｉは、導電層１１２ａ及び導電層１０６ａの少なくとも一方と重なる。なお図１３Ｂでは、半導体層１０８の導電層１１２ａと重なる部分をチャネル形成領域として機能する領域１０８ｉとして示しているが、実際には導電層１１２ａと重ならず、導電層１０６ａと重なる部分（低抵抗領域１０８ｎを含む部分）にもチャネルが形成される場合もある。
【0150】
また低抵抗領域１０８ｎは、チャネル形成領域よりも、低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはｎ型である領域ともいうことができる。
【0151】
半導体層１０８の低抵抗領域１０８ｎは、不純物元素を含む領域であってもよい。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を２以上含んでいてもよい。
【0152】
低抵抗領域１０８ｎに不純物を添加する処理は、導電層１１２ａをマスクとして、絶縁層１１０を介して行うことができる。
【0153】
低抵抗領域１０８ｎは、不純物濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以上、１×１０２３ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以上、５×１０２２ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、１×１０２２ａｔｏｍｓ／ｃｍ３以下である領域を含むことが好ましい。
【0154】
低抵抗領域１０８ｎに含まれる不純物の濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、またはＸ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法により分析することができる。ＸＰＳ分析を用いる場合には、表面側または裏面側からのイオンスパッタリングと、ＳＩＭＳ分析またはＸＰＳ分析などの分析手法とを組み合わせることで、深さ方向の濃度分布を知ることができる。
【0155】
特に、不純物元素として、水素を用いる場合には、中性子線を用いた解析方法を用いるとよい。
【0156】
また、低抵抗領域１０８ｎにおいて、不純物元素は酸化した状態で存在していることが好ましい。例えば不純物元素としてホウ素、リン、マグネシウム、アルミニウム、及びシリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層１０８中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度（例えば４００℃以上、６００℃以上、または８００℃以上）がかかった場合であっても、脱離することが抑制される。また、不純物元素が半導体層１０８中の酸素を奪うことで、低抵抗領域１０８ｎ中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、低抵抗領域１０８ｎは極めて低抵抗な状態となる。
【0157】
例えば、不純物元素としてホウ素を用いた場合、低抵抗領域１０８ｎに含まれるホウ素は酸素と結合した状態で存在しうる。このことは、ＸＰＳ分析において、Ｂ２Ｏ３結合に起因するスペクトルピークが観測されることで確認できる。また、ＸＰＳ分析において、ホウ素元素が単体で存在する状態に起因するスペクトルピークが観測されない、または測定下限付近に観測されるバックグラウンドノイズに埋もれる程度にまでピーク強度が極めて小さくなる。
【0158】
絶縁層１１０の、低抵抗領域１０８ｎと重畳する領域には、上述した不純物元素が含まれる場合がある。このとき、低抵抗領域１０８ｎと同様に、絶縁層１１０中の不純物元素も酸素と結合した状態で存在することが好ましい。このような酸化しやすい元素は、絶縁層１１０中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度がかかった場合でも脱離することが抑制される。また特に絶縁層１１０中に加熱により脱離しうる酸素（過剰酸素ともいう）が含まれる場合には、当該過剰酸素と不純物元素とが結合して安定化するため、絶縁層１１０から低抵抗領域１０８ｎへ酸素が供給されることを抑制することができる。また、酸化した状態の不純物元素が含まれる絶縁層１１０の一部は、酸素が拡散しにくい状態となるため、絶縁層１１０よりも上側から当該絶縁層１１０を介して低抵抗領域１０８ｎに酸素が供給されることが抑制され、低抵抗領域１０８ｎが高抵抗化することも防ぐことができる。
【0159】
絶縁層１０３は、基板１０２側から絶縁膜１０３ａと絶縁膜１０３ｂとが積層された、積層構造を有する。このとき、導電層１０６ａ側に位置する絶縁膜１０３ａには、導電層１０６ａに含まれる金属元素を拡散しにくい絶縁膜を用いることが好ましい。例えば窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜などの無機絶縁膜を用いることが好ましい。また、半導体層１０８と接する絶縁膜１０３ｂには、酸素を含む絶縁膜を用いることが好ましい。例えば酸化シリコン膜、または酸化窒化シリコン膜などを用いることが好ましい。
【0160】
なお、絶縁層１０３は、単層構造であってもよいし、３層以上が積層された積層構造を有していてもよい。また、図１３Ｂ、図１３Ｃでは、絶縁層１１０を単層構造として示しているが、２層以上が積層された積層構造を有していてもよい。
【0161】
図１３Ｂ、図１３Ｃでは、絶縁層１１０が、半導体層１０８の端部を覆うように設けられる例を示しているが、この構成に限られない。例えば、絶縁層１１０が、導電層１１２ａと上面形状が概略一致するように加工されていてもよい。このとき、半導体層１０８の低抵抗領域１０８ｎの上面が、絶縁層１１８と接する構成となる。
【0162】
なお、本明細書等において「上面形状が概略一致」とは、積層された２つの層の間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という。
【0163】
また、導電層１１２ａと絶縁層１１０との間に、バリア膜として機能する層を設けてもよい。例えば、金属膜、合金膜、または金属酸化物膜を、導電層１１２ａと絶縁層１１０との間に設けることもできる。バリア膜として機能する層としては、少なくとも絶縁層１１０よりも酸素及び水素の一方、好ましくはその両方を透過しにくい材料を用いることが好ましい。これにより、半導体層１０８から導電層１１２ａ側に酸素が拡散すること、及び導電層１１２ａから半導体層１０８に水素が拡散することを防ぐことができる。これにより、半導体層１０８のチャネル形成領域として機能する領域１０８ｉのキャリア密度を極めて低いものとすることができる。当該バリア膜として機能する層に用いることのできる金属酸化物膜としては、酸化アルミニウム膜、酸化ハフニウム膜、ハフニウムアルミネート膜などの酸化物絶縁膜、または、酸化インジウム、インジウムスズ酸化物、シリコンを含有したインジウムスズ酸化物などの導電性酸化物膜を用いることができる。
【0164】
または、バリア膜として機能する金属酸化物膜として、半導体層１０８と同一の元素を一以上含む酸化物材料、好適には、半導体層１０８と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することが好ましい。スパッタリング装置を用いて当該金属酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層１１０または半導体層１０８などに好適に酸素を添加することができる。なお、金属酸化物膜を、絶縁層１１０または半導体層１０８などに対して酸素を供給する目的で形成する場合、金属酸化物膜を成膜したのちに除去してもよい。
【0165】
また、図１３Ａ及び図１３Ｂに示すように、トランジスタ１００は、絶縁層１１８上に導電層１２０ａ及び導電層１２０ｂを有する。導電層１２０ａはソース電極及びドレイン電極の一方として機能し、導電層１２０ｂはソース電極及びドレイン電極の他方として機能する。導電層１２０ａ及び導電層１２０ｂは、それぞれ絶縁層１１８及び絶縁層１１０に設けられた開口部１４１ａまたは開口部１４１ｂにおいて、半導体層１０８の低抵抗領域１０８ｎと電気的に接続される。
【0166】
絶縁層１１８は、トランジスタ１００を保護する保護層として機能する。絶縁層１１８としては、例えば酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
【0167】
また、図１３Ａ及び図１３Ｃに示すように、チャネル幅方向において、導電層１１２ａ及び導電層１０６ａが、半導体層１０８の端部よりも外側に延在していることが好ましい。このとき、図１３Ｃに示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０３を介して、導電層１１２ａと導電層１０６ａに覆われた構成となる。
【0168】
トランジスタ１００は、バックゲートとして機能する導電層１０６ａと、ソース電極及びドレイン電極の他方として機能する導電層１２０ｂとが、電気的に接続された構成を有する。具体的には、導電層１０６ａと導電層１２０ｂとが、導電層１１２ｂを介して電気的に接続されている。
【0169】
導電層１１２ｂは、トランジスタ１００の導電層１１２ａと同一面上に位置し、同一の導電膜を加工して形成される層である。導電層１１２ｂと導電層１０６ａとは、絶縁層１１０及び絶縁層１０３に設けられた開口部１４３において、電気的に接続されている。また、導電層１２０ｂと導電層１１２ｂとは、絶縁層１１８に設けられた開口部１４４において、電気的に接続されている。これにより、トランジスタ１００のソース及びドレインの一方と、バックゲートとが、電気的に接続された構成が実現されている。このように、絶縁層１１８、絶縁層１１０、及び絶縁層１０３に開口部を形成し、導電層１２０ｂと導電層１０６ａとを直接接続するのではなく、導電層１１２ｂを介して電気的に接続することが好ましい。これにより、開口部の深さを浅くできるため、開口部における段差が低くなり、当該開口部を覆う導電膜の段差被覆性が高まり、当該段差を被覆しきれずに導電膜が分断されてしまうといった不具合を防ぐことができる。
【0170】
また、図１３Ａ、図１３Ｃでは、トップゲートとして機能する導電層１１２ａは、配線として機能する導電層１０６ｂと電気的に接続されている。導電層１１２ａと導電層１０６ｂとは、絶縁層１１０及び絶縁層１０３に設けられた開口部１４２において、電気的に接続されている。導電層１０６ｂは、導電層１０６ａと同一面上に位置し、且つ、同一の導電膜を加工して形成される層であることが好ましい。
【0171】
例えば、トランジスタ１００を図５Ａで例示した順序回路３０内のトランジスタ２１またはトランジスタ２４に適用した場合、導電層１０６ｂは配線１５ｂと電気的に接続される配線に対応し、導電層１２０ａは出力端子ＧＯＵＴまたは出力端子ＳＲＯＵＴに電気的に接続される配線に対応し、導電層１２０ｂは電位ＶＳＳが与えられる配線に対応する。
【0172】
ここで、絶縁層１０３の半導体層１０８と接する絶縁膜１０３ｂに、酸化物膜を用いることが好ましい。特に、加熱により酸素を放出しうる酸化シリコン膜、または酸化窒化シリコン膜を適用することが好ましい。これにより、トランジスタ１００の作製工程中にかかる熱などにより、絶縁層１０３から放出された酸素が半導体層１０８に供給され、半導体層１０８中の酸素欠損を低減することができるため、信頼性の高いトランジスタ１００を実現できる。
【0173】
このとき、絶縁膜１０３ｂの成膜後であって、半導体層１０８を形成する前に、絶縁膜１０３ｂ中に酸素を供給する処理を行うことが好ましい。絶縁膜１０３ｂに酸素を供給する処理としては、酸素を含む雰囲気下におけるプラズマ処理または加熱処理などがある。または、イオンドーピング法またはイオンインプランテーション法などにより、絶縁膜１０３ｂに酸素を供給してもよい。または、上述したように、絶縁膜１０３ｂ上に酸素を含む雰囲気下でスパッタリング法により金属酸化物膜を成膜することで、絶縁膜１０３ｂ中に酸素を供給し、その後当該金属酸化物膜を除去してもよい。または、半導体層１０８を、酸素を含む雰囲気下でスパッタリング法により成膜することで、半導体層１０８の成膜工程と、絶縁膜１０３ｂに酸素を供給する工程とを兼ねることもできる。
【0174】
なお、絶縁膜１０３ｂに過剰な酸素が含まれる場合、半導体層１０８と絶縁膜１０３ｂとの界面またはその近傍に、欠陥準位が生成されやすい場合がある。このとき、第２のゲート電極として機能する導電層１０６ａに高電位が与えられると、当該欠陥準位にキャリアである電子がトラップされ、トランジスタ１００のしきい値電圧がプラスシフトする恐れがある。しかしながら、トランジスタ１００においては、絶縁層１０３を介して設けられる第２のゲート電極として機能する導電層１０６ａにソース電位（例えば電位ＶＳＳ）が与えられるため、半導体層１０８と絶縁膜１０３ｂとの界面またはその近傍にキャリアがほとんど誘起されない。その結果、上記欠陥準位が存在したとしても電子がトラップされにくい状態となるため、しきい値電圧のプラスシフトを好適に抑制することができる。したがって、トランジスタ１００は、極めて信頼性の高いトランジスタといえる。
【0175】
〔構成例２〕
図１４Ａに、上記トランジスタ１００とは一部の構成が異なるトランジスタ１００Ａの上面概略図を示す。また図１４Ｂは、図１４Ａ中の一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当し、図１４Ｃは、図１４Ａ中の一点鎖線Ｂ３－Ｂ２における切断面の断面図に相当する。
図１４Ａに、上記トランジスタ１００とは一部の構成が異なるトランジスタ１００Ａの上面概略図を示す。また図１４Ｂは、図１４Ａ中の一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当し、図１４Ｃは、図１４Ａ中の一点鎖線Ｂ３－Ｂ２における切断面の断面図に相当する。
【0176】
トランジスタ１００Ａは、トップゲートとして機能する導電層１１２ａと、導電層１２０ｂとが電気的に接続される構成を有する。以下では、上記トランジスタ１００と共通する部分については説明を省略し、相違する部分について主に説明する。
【0177】
導電層１２０ｂと導電層１１２ａとは、絶縁層１１８に設けられた開口部１４４において電気的に接続されている。
【0178】
また、導電層１０６ａの一部は、配線として機能する。
【0179】
例えば、トランジスタ１００Ａを図５Ａで例示した順序回路３０内のトランジスタ２１またはトランジスタ２４に適用した場合、導電層１０６ａは配線１５ｂと電気的に接続される配線に対応し、導電層１２０ａは出力端子ＧＯＵＴまたは出力端子ＳＲＯＵＴに電気的に接続される配線に対応し、導電層１２０ｂは電位ＶＳＳが与えられる配線に対応する。
【0180】
トランジスタ１００Ａにおいて、絶縁層１１０に、加熱により酸素を放出しうる酸化物膜を適用することが好ましい。これにより、トランジスタ１００Ａの作製工程中にかかる熱などにより、絶縁層１１０から放出された酸素が半導体層１０８に供給され、半導体層１０８中の酸素欠損を低減することができるため、信頼性の高いトランジスタ１００Ａを実現できる。
【0181】
このとき、絶縁層１１０の成膜後であって、導電層１１２ａ等を形成する前に、絶縁層１１０中に酸素を供給する処理を行うことが好ましい。絶縁層１１０に酸素を供給する処理としては、酸素を含む雰囲気下におけるプラズマ処理や加熱処理などがある。または、イオンドーピング法またはイオンインプランテーション法などにより、絶縁層１１０に酸素を供給してもよい。または、上述したように、絶縁層１１０上に酸素を含む雰囲気下でスパッタリング法により金属酸化物膜を成膜することで、絶縁層１１０中に酸素を供給してもよい。当該金属酸化物膜は、成膜後に除去してもよいし、導電層１１２ａと絶縁層１１０との間に残存させてもよい。
【0182】
なお、絶縁層１１０に過剰な酸素が含まれる場合、半導体層１０８と絶縁層１１０との界面またはその近傍に欠陥準位が生成されやすい場合がある。そのため、導電層１１２ａに高電位が与えられると、トランジスタ１００Ａのしきい値電圧がプラスシフトしてしまう恐れがある。しかしながらトランジスタ１００Ａにおいては、第１のゲート電極として機能する導電層１１２ａにソース電位（例えば電位ＶＳＳ）が与えられるため、半導体層１０８と絶縁層１１０との界面またはその近傍に欠陥準位が存在したとしても、トランジスタ１００Ａのしきい値電圧のプラスシフトを抑制することができる。そのため、トランジスタ１００Ａは、極めて信頼性の高いトランジスタといえる。
【0183】
〔構成例３〕
以下では、２つのトランジスタと、容量とを有する構成の例について説明する。
以下では、２つのトランジスタと、容量とを有する構成の例について説明する。
【0184】
図１５Ａに、トランジスタ１００、トランジスタ１５０、及び容量１６０が接続された構成の上面概略図を示す。また、図１５Ｂは、図１５Ａ中の一点鎖線Ｃ１－Ｃ２における切断面の断面図に相当し、図１５Ｃは、図１５Ａ中の一点鎖線Ｃ３－Ｃ４における切断面の断面図に相当する。図１５Ｂは、トランジスタ１５０のチャネル長方向の断面と、容量１６０の断面を含む。図１５Ｃは、トランジスタ１５０のチャネル幅方向の断面を含む。
【0185】
【0186】
トランジスタ１００は、基板１０２側に位置する第２のゲート電極（ボトムゲート電極）と、ソース及びドレインの一方とが電気的に接続されたトランジスタであり、上記図１３Ａ等で例示した構成を援用できる。
【0187】
トランジスタ１５０は、トランジスタ１００と同一面上に位置し、同一の工程を経て作製されるトランジスタである。トランジスタ１５０は、一対のゲートが電気的に接続された構成を有する。
【0188】
容量１６０は、トランジスタ１００及びトランジスタ１５０と同一の工程を経て作製することができる。
【0189】
トランジスタ１５０は、一部が第２のゲート電極として機能する導電層１０６ｃと、一部が第２のゲート絶縁層として機能する絶縁層１０３と、半導体層１０８ａと、一部が第１のゲート絶縁層として機能する絶縁層１１０と、一部が第１のゲート電極として機能する導電層１１２ｃと、を有する。半導体層１０８ａは、チャネル形成領域として機能する領域１０８ａｉと、ソース及びドレインとして機能する一対の低抵抗領域１０８ａｎとを有する。
【0190】
またトランジスタ１５０は、一対の低抵抗領域１０８ａｎの一方と電気的に接続される導電層１２０ｃと、他方と電気的に接続される導電層１２０ａとを有する。導電層１２０ａは、トランジスタ１００の低抵抗領域１０８ｎ（図示しない）と電気的に接続される。導電層１２０ａと導電層１２０ｃは、それぞれ絶縁層１１８及び絶縁層１１０に設けられた開口部１４１ｄまたは開口部１４１ｃにおいて、低抵抗領域１０８ａｎと電気的に接続されている。
【0191】
また、図１５Ａ及び図１５Ｃに示すように、導電層１１２ｃと、導電層１０６ｃとは、絶縁層１１０及び絶縁層１０３に設けられた開口部１４５において、電気的に接続されている。すなわち、トランジスタ１５０は、半導体層１０８ａを挟んで設けられる一対のゲート電極が電気的に接続された構成を有する。
【0192】
このような構成とすることで、半導体層１０８ａを一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６ｃと導電層１１２ｃに同じ電位が与えられる。これにより、半導体層１０８ａにチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１５０のオン電流を増大させることができる。そのため、トランジスタ１５０を微細化することも可能となる。
【0193】
なお、導電層１１２ｃと導電層１０６ｃとを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１５０を駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ１５０を他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
【0194】
容量１６０は、半導体層１０８ａの一部（低抵抗領域１０８ａｎの一部）と、絶縁層１０３の一部と、導電層１０６ｃの一部と、により構成されている。容量１６０は、絶縁層１０３が誘電体層として機能し、導電層１０６ｃと半導体層１０８ａとが、それぞれ一対の電極として機能する。
【0195】
また、低抵抗領域１０８ａｎと導電層１０６ｃとが重なる領域において、絶縁層１１８及び絶縁層１１０に複数の開口部１４１ｅが設けられ、当該開口部１４１ｅにおいて、導電層１２０ａと低抵抗領域１０８ａｎとが電気的に接続されている。このとき、導電層１２０ａは、トランジスタ１５０のソース電極またはドレイン電極の一方としての機能に加え、容量１６０の補助配線（補助電極）として機能する。さらに、導電層１２０ａが低抵抗領域１０８ａｎと複数箇所で接触することで、これらの接触抵抗を低減することができ、容量１６０の寄生抵抗を低減できるため好ましい。また、容量１６０の一対の電極として、導電層１０６ｃと導電層１１２ｃとを用いた構成、または、導電層１０６ｃと導電層１２０ａとを用いた構成に比べて、導電層１０６ｃと低抵抗領域１０８ａｎを用いた構成とすることで、誘電体層として機能する絶縁層の厚さを薄くでき、容量を増大させることができる。
【0196】
図１５Ａ、及び図１６に示すように、導電層１２０ａは、トランジスタ１００のソース電極及びドレイン電極の一方、トランジスタ１５０のソース電極及びドレイン電極の一方、並びに容量１６０の一方の電極を兼ねることができる。また、島状の半導体層１０８ａは、トランジスタ１５０の一部と、容量１６０の一部とを兼ねることができる。このような構成とすることで、図１５Ａ及び図１６に示す回路の占有面積を縮小することができる。
【0197】
図１５Ａ等に示す構成は、上記順序回路の一部に適用することができる。例えば、図５Ｂで例示した順序回路３０に適用する場合、トランジスタ２１またはトランジスタ２４にトランジスタ１００を、トランジスタ２２またはトランジスタ２５にトランジスタ１５０を、容量Ｃ１または容量Ｃ３に容量１６０を、それぞれ適用することができる。このとき、導電層１０６ｂは配線１５ｂと電気的に接続される配線に対応し、導電層１２０ａは出力端子ＧＯＵＴまたは出力端子ＳＲＯＵＴと電気的に接続される配線に対応し、導電層１２０ｂは電位ＶＳＳが与えられる配線に対応し、導電層１０６ｃはトランジスタ２３またはトランジスタ２６を介して配線１５ａと電気的に接続される配線に対応し、導電層１２０ｃは、信号ＣＬＫ１または信号ＰＷＣが与えられる配線に対応する。
【0198】
以上が、トランジスタの構成例についての説明である。
【0199】
［作製方法例］
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、上記トランジスタの構成例における構成例１及び図１３Ａ乃至図１３Ｃで例示したトランジスタ１００を例に挙げて説明する。
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、上記トランジスタの構成例における構成例１及び図１３Ａ乃至図１３Ｃで例示したトランジスタ１００を例に挙げて説明する。
【0200】
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、または熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
【0201】
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
【0202】
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
【0203】
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
【0204】
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）光またはＸ線などを用いてもよい。また、露光に用いる光に代えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
【0205】
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
【0206】
図１７Ａ乃至図１８Ｄには、トランジスタ１００の作製工程の各段階における断面図を示している。図１７Ａ乃至図１８Ｄでは、一点鎖線より左側に、トランジスタ１００のチャネル長方向の断面を、右側にチャネル幅方向の断面を、それぞれ並べて示している。
【0207】
〔導電層１０６ａの形成〕
基板１０２上に導電膜を成膜し、これをエッチングにより加工して、第２のゲート電極として機能する導電層１０６ａを形成する（図１７Ａ）。
基板１０２上に導電膜を成膜し、これをエッチングにより加工して、第２のゲート電極として機能する導電層１０６ａを形成する（図１７Ａ）。
【0208】
このとき、図１７Ａに示すように、導電層１０６ａの端部がテーパ形状となるように加工することが好ましい。これにより、次に形成する絶縁層１０３の段差被覆性を高めることができる。
【0209】
また、導電層１０６ａとなる導電膜として、銅を含む導電膜を用いることで、配線抵抗を小さくすることができる。例えば大型の表示装置、または解像度の高い表示装置などにトランジスタ１００を適用する場合には、導電層１０６ａに銅を含む導電膜を用いることが好ましい。また、導電層１０６ａに銅を含む導電膜を用いた場合であっても、絶縁層１０３により銅元素が半導体層１０８側に拡散することが抑制されるため、信頼性の高いトランジスタを実現できる。
【0210】
〔絶縁層１０３の形成〕
続いて、基板１０２及び導電層１０６ａを覆って、絶縁層１０３を形成する（図１７Ｂ）。絶縁層１０３は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
続いて、基板１０２及び導電層１０６ａを覆って、絶縁層１０３を形成する（図１７Ｂ）。絶縁層１０３は、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。
【0211】
ここでは、絶縁層１０３として、絶縁膜１０３ａと絶縁膜１０３ｂとを積層して形成する。特に、絶縁層１０３を構成する各絶縁膜は、ＰＥＣＶＤ法により形成することが好ましい。
【0212】
絶縁膜１０３ａとしては、例えば窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化ハフニウム膜などの窒素を含む絶縁膜を用いることができる。特に、絶縁膜１０３ａとして、ＰＥＣＶＤ装置を用いて成膜した、緻密な窒化シリコン膜を用いることが好ましい。このような窒素を含む絶縁膜を用いることで、厚さが薄い場合であっても、被形成面側から不純物が拡散することを好適に抑制することができる。
【0213】
また、絶縁膜１０３ａとして、窒素を含む絶縁膜を用いることで、絶縁膜１０３ｂ中の酸素が導電層１０６ａ等に拡散し、絶縁膜１０３ｂ中に含まれる酸素が減少すること、及び、導電層１０６ａ等が酸化してしまうこと、などを抑制することができる。
【0214】
なお、本明細書中において、酸化窒化物とは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化物とは、その組成として酸素よりも窒素の含有量が多い材料を指す。例えば、酸化窒化シリコンと記載した場合は、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンと記載した場合は、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【0215】
また、本明細書中において、それぞれ同じ元素を含む酸化窒化物と窒化酸化物とが記載された場合に、酸化窒化物には、窒化酸化物よりも、酸素の含有量が多いこと、及び、窒素の含有量が少ないことのうち、いずれか一方または両方を満たす材料が含まれる。同様に、窒化酸化物には、酸化窒化物よりも酸素の含有量が少ないこと、及び、窒素の含有量が多いことのうち、いずれか一方または両方を満たす材料が含まれる。例えば、酸化窒化シリコンと窒化酸化シリコンとが記載された場合に、酸化窒化シリコンには、窒化酸化シリコンよりも酸素の含有量が多く、且つ、窒素の含有量が少ない材料が含まれる。同様に、窒化酸化シリコンには、酸化窒化シリコンよりも酸素の含有量が少なく、且つ、窒素の含有量が多い材料が含まれる。
【0216】
半導体層１０８と接する絶縁膜１０３ｂとしては、酸化物を含む絶縁膜により形成されていることが好ましい。特に絶縁膜１０３ｂには、酸化物膜を用いることが好ましい。また、絶縁膜１０３ｂとしては、その表面に水などの不純物が吸着しにくい、緻密な絶縁膜を用いることが好ましい。また、可能な限り欠陥が少なく、水または水素などの不純物が低減された絶縁膜を用いることが好ましい。
【0217】
絶縁膜１０３ｂとしては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を用いることができる。特に、絶縁膜１０３ｂとして、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。
【0218】
絶縁膜１０３ｂは、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁膜１０３ｂは、加熱により酸素を放出することが可能な絶縁膜とすることが好ましい。例えば、酸素雰囲気下にて絶縁膜１０３ｂを形成すること、成膜後の絶縁膜１０３ｂに対して酸素雰囲気下での熱処理を行うこと、絶縁膜１０３ｂの成膜後に酸素雰囲気下でプラズマ処理等を行うこと、または、絶縁膜１０３ｂ上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁膜１０３ｂ中に酸素を供給することもできる。なお、上記酸素を供給する各処理において、酸素に代えて、または酸素に加えて、酸化性ガス（例えば一酸化二窒素、または、オゾンなど）を用いてもよい。または、絶縁膜１０３ｂ上に加熱により酸素を放出することが可能な絶縁膜を成膜した後に加熱処理を行うことで、当該絶縁膜から絶縁膜１０３ｂ中に酸素を供給してもよい。または、プラズマイオンドーピング法またはイオン注入法などにより、絶縁膜１０３ｂに酸素を供給してもよい。
【0219】
ここで、絶縁膜１０３ｂは、絶縁膜１０３ａよりも厚く形成することが好ましい。これにより、加熱により絶縁膜１０３ｂから放出しうる酸素の量が増大し、絶縁膜１０３ａから放出される水素の量が低減される。そのため、後の半導体層１０８に、水素が供給されることを抑制しつつ、多くの酸素を供給することができ、信頼性の高いトランジスタを実現できる。絶縁膜１０３ｂの厚さは、絶縁膜１０３ａの２倍以上５０倍以下、好ましくは３倍以上３０倍以下、より好ましくは５倍以上２０倍以下、さらに好ましくは７倍以上１５倍以下、代表的には、１０倍程度の厚さとすることが好ましい。
【0220】
また、半導体層１０８となる金属酸化物膜を、酸素を含む雰囲気下でスパッタリング法により形成する際に、絶縁膜１０３ｂ中に酸素を供給することができる。そして、半導体層となる金属酸化物膜を形成した後に、加熱処理を行ってもよい。加熱処理により、より効果的に絶縁膜１０３ｂ中の酸素を当該金属酸化物膜に供給でき、金属酸化物膜中の酸素欠損を低減することができる。
【0221】
〔半導体層１０８の形成〕
続いて、絶縁層１０３上に金属酸化物膜１０８ｆを成膜する（図１７Ｃ）。
続いて、絶縁層１０３上に金属酸化物膜１０８ｆを成膜する（図１７Ｃ）。
【0222】
金属酸化物膜１０８ｆは、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
【0223】
金属酸化物膜１０８ｆは、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、金属酸化物膜１０８ｆは、可能な限り水素または水などの不純物が低減され、高純度な膜であることが好ましい。特に、金属酸化物膜１０８ｆとして、結晶性を有する金属酸化物膜を用いることが好ましい。
【0224】
また、金属酸化物膜１０８ｆを成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）とを混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
【0225】
金属酸化物膜１０８ｆを成膜する際、基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
【0226】
金属酸化物膜１０８ｆの成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは基板温度を室温以上１４０℃以下とすればよい。例えば基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することにより、結晶性を低くすることができる。
【0227】
ここで、金属酸化物膜１０８ｆを、酸素を含む雰囲気下で成膜することで、金属酸化物膜１０８ｆの成膜時に絶縁層１０３に酸素を供給することができる。特に、金属酸化物膜１０８ｆを、酸素を含む雰囲気下でスパッタリング法により成膜することが好ましい。
【0228】
金属酸化物膜１０８ｆの成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁層１０３中に供給される酸素を増やすことができる。金属酸化物膜１０８ｆの成膜時における酸素流量比または酸素分圧は、金属酸化物膜１０８ｆの結晶性、またはトランジスタの電気特性にも影響するため、要求されるトランジスタの電気特性等に基づいて決定することができる。例えば、金属酸化物膜１０８ｆの成膜時における酸素流量比または酸素分圧は、１０％以上１００％以下、好ましくは２０％以上１００％以下の範囲内で、適宜決定すればよい。
【0229】
また、酸素を含む雰囲気下でスパッタリング法により金属酸化物膜１０８ｆを形成する際、絶縁層１０３の表面は成膜途中の金属酸化物膜１０８ｆに覆われた状態となる。これにより、金属酸化物膜１０８ｆの成膜時に、絶縁層１０３へ供給された酸素の一部が、成膜中に外部へ脱離することを防ぐことができる。その結果、絶縁層１０３に極めて多くの酸素を閉じ込めることができる。
【0230】
また、金属酸化物膜１０８ｆを成膜する前に、絶縁層１０３の表面に吸着した水、水素または有機物等を脱離させるための処理、及び絶縁層１０３中に酸素を供給する処理のうち、少なくとも一方を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。当該加熱処理は、金属酸化物膜１０８ｆの成膜装置内で行うこともできる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。または、一酸化二窒素（Ｎ２Ｏ）などの酸化性気体を含む雰囲気下におけるプラズマ処理により、絶縁層１０３に酸素を供給してもよい。一酸化二窒素ガスを含むプラズマ処理を行うと、絶縁層１０３の表面の有機物を好適に除去しつつ、酸素を供給することができる。このような処理の後、絶縁層１０３の表面を大気に暴露することなく、連続して金属酸化物膜１０８ｆを成膜することが好ましい。
【0231】
なお、半導体層１０８として、複数の金属酸化物膜を積層した積層構造とする場合には、先に形成する金属酸化物膜を成膜した後に、その表面を大気に曝すことなく連続して、次の金属酸化物膜を成膜することが好ましい。
【0232】
複数の金属酸化物膜を積層する場合、異なる組成のスパッタリングターゲットを用いて、組成の異なる金属酸化物膜を積層した積層膜とすることができる。または、同じスパッタリングターゲットを用い、成膜条件を異ならせて、金属酸化物膜を積層することもできる。成膜条件としては、成膜ガスの種類、成膜ガスの流量、成膜ガスの流量比、成膜室の圧力、基板温度（ステージ温度）、電力などがある。
【0233】
ここで、スパッタリング法により金属酸化物膜を成膜する際、電力が高いほど成膜速度を高めることができる。また、電力が低いほど成膜速度を抑えることができ、膜厚や、膜質などの面内のばらつきを低減することができる。そのため、同じスパッタリングターゲットを用いて、電力の高い条件で成膜した金属酸化物膜と、これよりも電力の低い条件で成膜した金属酸化物膜を積層することで、面内ばらつきを低減しつつ、成膜速度を高めることができる。
【0234】
例えば、絶縁層１０３上に、まず低電力で金属酸化物膜を成膜し、続いてこれよりも高電力で金属酸化物膜を成膜することができる。または、まず高電力で金属酸化物膜を成膜し、続いてこれよりも低電力で金属酸化物膜を成膜することもできる。または、低電力での成膜と、高電力での成膜を繰り返してもよい。
【0235】
成膜時の電力が高いほど、高密度な（緻密な）金属酸化物膜が形成される。一方、成膜時の電力が低いほど、低密度な金属酸化物膜が得られる。また、低電力で成膜した金属酸化物膜は、成膜時に、これよりも下に位置する層に対して、より多くの酸素を供給できるといった特徴がある。
【0236】
例えば、半導体層１０８として、絶縁層１０３側から低電力で成膜した金属酸化物膜と、高電力で成膜した金属酸化物膜の積層構造とすることができる。これにより、絶縁層１０３に多くの酸素を供給することができる。また、半導体層１０８は、上側を高密度にできるため、後の開口部１４１ａや開口部１４１ｂの形成時などに、半導体層１０８がエッチングされにくくなるため、作製歩留まりを高めることができる。
【0237】
また、半導体層１０８として、絶縁層１０３側から高電力で成膜した金属酸化物膜と、低電力で成膜した金属酸化物膜の積層構造とすることもできる。高電力で成膜することで、金属酸化物膜中に、成膜室内に残留する不純物が混入することを抑制することができる。特に、成膜処理の初期において、高電力とすることで、より効果的に膜中の不純物が低減された金属酸化物膜を成膜できる。そのため、絶縁層１０３側に高電力で成膜した金属酸化物膜を用いることが好ましい。また、高電力で成膜した緻密な金属酸化物膜上に、低電力で金属酸化物膜を成膜すると、２層目の金属酸化物膜も緻密になりやすくなる。特に、１層目に緻密で結晶性の高い膜を形成すると、その結晶性を反映して、２層目の結晶性を高めることができる。また、２層目に低電力で金属酸化物膜を成膜することで、１層目の金属酸化物膜に直接酸素を供給することができるため、半導体層１０８の成膜中に、膜中の酸素欠損を低減することができる。
【0238】
続いて、金属酸化物膜１０８ｆの一部をエッチングすることにより、島状の半導体層１０８を形成する（図１７Ｄ）。
【0239】
金属酸化物膜１０８ｆの加工には、ウェットエッチング法またはドライエッチング法のいずれか一方、または双方を用いればよい。このとき、半導体層１０８と重ならない絶縁層１０３の一部がエッチングされ、薄くなる場合がある。例えば、絶縁層１０３のうち、絶縁膜１０３ｂがエッチングにより消失し、絶縁膜１０３ａの表面が露出する場合もある。
【0240】
ここで、金属酸化物膜１０８ｆの成膜後、または金属酸化物膜１０８ｆを半導体層１０８に加工した後に、加熱処理を行うことが好ましい。加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８中に含まれる、または表面に吸着した水素または水を除去することができる。また、加熱処理により、金属酸化物膜１０８ｆまたは半導体層１０８の膜質が向上する（例えば欠陥の低減、結晶性の向上など）場合がある。
【0241】
また、加熱処理により、金属酸化物膜１０８ｆの成膜時に絶縁層１０３に供給された酸素を、絶縁層１０３の全体に拡散させることができる。例えば、金属酸化物膜１０８ｆを成膜した直後では、供給された酸素は絶縁層１０３の上部に多く存在し、酸素が脱離しやすい状態である場合がある。このとき、後述する絶縁層１１０の形成工程などにおいて、絶縁層１０３の露出した表面から多くの酸素が脱離してしまう恐れがある。そのため、加熱処理により絶縁層１０３の全体に酸素を拡散させておくことで、絶縁層１１０の成膜後においても、絶縁層１０３に多くの酸素が閉じ込められた状態を維持することができる。
【0242】
また、加熱処理により、絶縁層１０３から金属酸化物膜１０８ｆ、または半導体層１０８に酸素を供給することもできる。このとき、半導体層１０８に加工する前に加熱処理を行うことで、絶縁層１０３から脱離する酸素を効率的に金属酸化物膜１０８ｆに供給できるため、より好ましい。
【0243】
また、加熱処理により、絶縁層１０３から水または水素などを脱離させることができる。このとき、半導体層１０８に加工した後に加熱処理を行うと、絶縁層１０３が露出した部分から水または水素などが脱離しやすくなり、絶縁層１０３から脱離した水または水素などが、半導体層１０８中に供給されることを防ぐことができる。絶縁層１０３における水または水素などの含有量が多い場合には、半導体層１０８に加工したのちに加熱処理をすることが好ましい。
【0244】
加熱処理の温度は、代表的には１５０℃以上基板の歪み点未満、または２００℃以上５００℃以下、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とすることができる。
【0245】
加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。または、乾燥空気雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などができるだけ含まれないことが好ましい。該加熱処理は、電気炉、またはＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。
【0246】
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
【0247】
〔絶縁層１１０の形成〕
続いて、絶縁層１０３及び半導体層１０８を覆って、絶縁層１１０を形成する（図１７Ｅ）。
続いて、絶縁層１０３及び半導体層１０８を覆って、絶縁層１１０を形成する（図１７Ｅ）。
【0248】
絶縁層１１０を構成する絶縁膜は、ＰＥＣＶＤ法により形成することが好ましい。
【0249】
絶縁層１１０としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。
【0250】
半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜の積層構造を有することが好ましい。また絶縁層１１０は、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜を有することが好ましい。
【0251】
ここで、絶縁層１１０として、成膜条件を異ならせた絶縁膜を３層積層した積層膜を適用することが好ましい。このとき、特に、３つの絶縁膜の全てに、酸化シリコン膜または酸化窒化シリコン膜を用いることが好ましい。
【0252】
１層目の絶縁膜は、半導体層１０８上に成膜されるため、出来るだけ半導体層１０８にダメージを与えない条件で成膜された膜であることが好ましい。例えば、他の膜に比べて成膜速度（成膜レートともいう）が十分に低い条件で成膜することができる。例えば、１層目の絶縁膜として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する場合、低電力の条件で形成すること、成膜ガス中のシラン、ジシランなどのシリコンを含む堆積性ガスの流量を小さくすること、などにより、成膜速度を低くし、半導体層１０８に与えるダメージを極めて小さくすることができる。
【0253】
２層目の絶縁膜は、１層目の絶縁膜よりも成膜速度の高い条件で成膜された膜であることが好ましい。これにより、生産性を向上させることができる。
【0254】
３層目の絶縁膜は、その表面の欠陥が低減され、水などの大気中に含まれる不純物が吸着しにくい、極めて緻密な膜であることが好ましい。例えば、１層目の絶縁膜と同様に、成膜速度が十分に低い条件で成膜することができる。
【0255】
また、絶縁層１１０の成膜前に、半導体層１０８の表面に対してプラズマ処理を行なうことが好ましい。当該プラズマ処理により、半導体層１０８の表面に吸着する水などの不純物を低減することができる。そのため、半導体層１０８と絶縁層１１０との界面における不純物を低減できるため、信頼性の高いトランジスタを実現できる。特に、半導体層１０８の形成から、絶縁層１１０の成膜までの間に半導体層１０８の表面が大気に曝される場合には好適である。プラズマ処理としては、例えば酸素、オゾン、窒素、一酸化二窒素、アルゴンなどのうち、一以上を含む雰囲気下で行うことができる。また、プラズマ処理と絶縁層１１０の成膜とは、大気に曝すことなく連続して行われることが好ましい。
【0256】
ここで、絶縁層１１０を成膜した後に、加熱処理を行うことが好ましい。加熱処理により、絶縁層１１０中に含まれる、または表面に吸着した水素または水を除去することができる。また、絶縁層１１０中の欠陥を低減することができる。
【0257】
また、加熱処理により、絶縁層１０３中に含まれる酸素を脱離させ、半導体層１０８中に供給することができる。例えば絶縁層１１０の成膜時に、半導体層１０８にダメージが与えられ、半導体層１０８中に酸素欠損などの欠陥が生成されてしまう場合がある。そのため、絶縁層１１０の成膜後に加熱処理を行うことで、絶縁層１０３から供給される酸素により、半導体層１０８中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
【0258】
加熱処理の条件は、上記記載を援用することができる。
【0259】
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）などで、当該加熱処理と兼ねることができる場合もある。
【0260】
〔開口部１４３の形成〕
続いて、絶縁層１１０及び絶縁層１０３の一部をエッチングすることで、導電層１０６ａに達する開口部１４３を形成する。
続いて、絶縁層１１０及び絶縁層１０３の一部をエッチングすることで、導電層１０６ａに達する開口部１４３を形成する。
【0261】
〔導電層１１２ａ、導電層１１２ｂの形成〕
続いて、開口部１４３を覆うように、絶縁層１１０上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１１２ａ及び導電層１１２ｂを形成する（図１７Ｆ）。
続いて、開口部１４３を覆うように、絶縁層１１０上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１１２ａ及び導電層１１２ｂを形成する（図１７Ｆ）。
【0262】
導電層１１２ａ及び導電層１１２ｂとしては、低抵抗な金属または合金材料を用いることが好ましい。また、導電層１１２ａ及び導電層１１２ｂとして、水素を放出しにくい材料であり、また水素が拡散しにくい材料を用いることが好ましい。また、導電層１１２ａ及び導電層１１２ｂとして、酸化しにくい材料を用いることが好ましい。
【0263】
例えば導電層１１２ａ及び導電層１１２ｂは、金属または合金を含むスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
【0264】
例えば、導電層１１２ａ及び導電層１１２ｂとして、酸化しにくく、水素が拡散しにくい導電膜と、低抵抗な導電膜とを積層した積層膜とすることが好ましい。
【0265】
このように、絶縁層１１０をエッチングせずに、半導体層１０８の上面及び側面、並びに絶縁層１０３を絶縁層１１０が覆った構造とすることで、導電層１１２ａ等となる導電膜のエッチングの際に、半導体層１０８または絶縁層１０３などの一部がエッチングされ、薄膜化することを防ぐことができる。
【0266】
なお、導電層１１２ａ及び導電層１１２ｂの加工の際に、絶縁層１１０の一部がエッチングされ、薄膜化することがある。
【0267】
また、図１３Ａ乃至図１３Ｃに示す開口部１４３を形成する場合、まず導電層１１２ａ及び導電層１１２ｂとなる導電膜を成膜する前に、絶縁層１１０及び絶縁層１０３の一部をエッチングし、導電層１０６ａに達する開口部１４３を形成する。その後、開口部１４３を覆うように絶縁層１１０上に導電層１１２ａ及び導電層１１２ｂとなる導電膜を成膜し、当該導電膜を加工することにより、導電層１１２ａと導電層１１２ｂとを形成する。これにより、開口部１４３において導電層１０６ａと電気的に接続される導電層１１２ｂを形成することができる。
【0268】
〔不純物元素の供給処理〕
続いて、導電層１１２ａをマスクとして、絶縁層１１０を介して半導体層１０８に不純物元素を供給（添加、または注入ともいう）する処理を行う（図１８Ａ）。これにより、半導体層１０８の導電層１１２ａに覆われない領域に、低抵抗領域１０８ｎを形成することができる。このとき、半導体層１０８の導電層１１２ａと重なる領域に、不純物元素ができるだけ供給されないように、マスクとなる導電層１１２ａ等の材料または厚さなどを考慮して、不純物元素の供給処理の条件を決定することが好ましい。これにより、半導体層１０８の導電層１１２ａと重なる領域に、不純物濃度が十分に低減されたチャネル形成領域を形成することができる。
続いて、導電層１１２ａをマスクとして、絶縁層１１０を介して半導体層１０８に不純物元素を供給（添加、または注入ともいう）する処理を行う（図１８Ａ）。これにより、半導体層１０８の導電層１１２ａに覆われない領域に、低抵抗領域１０８ｎを形成することができる。このとき、半導体層１０８の導電層１１２ａと重なる領域に、不純物元素ができるだけ供給されないように、マスクとなる導電層１１２ａ等の材料または厚さなどを考慮して、不純物元素の供給処理の条件を決定することが好ましい。これにより、半導体層１０８の導電層１１２ａと重なる領域に、不純物濃度が十分に低減されたチャネル形成領域を形成することができる。
【0269】
不純物元素の供給処理としては、供給する不純物元素を含む雰囲気下におけるプラズマ処理が挙げられる。例えば、水素ガスまたはアンモニアガスを含む雰囲気下におけるプラズマ処理を行うことにより、絶縁層１１０を介して半導体層１０８に水素を供給することができる。特に、水素ガスを含む雰囲気下におけるプラズマ処理を行うことが好ましい。
【0270】
図１８Ａでは、プラズマ１４０に曝すことにより、絶縁層１１０を介して半導体層１０８に不純物を供給している様子を模式的に示している。
【0271】
プラズマ１４０を発生させることのできる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
【0272】
ここで、プラズマ処理を行ったのち、大気に曝すことなく連続して絶縁層１１８を成膜することが好ましい。このとき、絶縁層１１８を成膜するための成膜装置の同じ成膜室内で、プラズマ処理と、成膜処理とを連続して行うことが好ましい。例えば、成膜室内に水素ガスを含む処理ガスを供給してプラズマ処理を行い、その後、成膜室内に成膜ガスを供給して、絶縁層１１８の成膜を行うことができる。このとき、プラズマ処理と成膜処理とは、基板温度（基板を保持するステージの温度）が同じ条件で行うことが好ましい。
【0273】
本発明の一態様では、絶縁層１１０を介して不純物元素を半導体層１０８に供給することができる。そのため、半導体層１０８が結晶性を有する場合であっても、不純物元素の供給の際に半導体層１０８が受けるダメージが軽減され、結晶性が損なわれてしまうことを抑制できる。そのため、結晶性の低下により電気抵抗が増大してしまうような場合には好適である。
【0274】
または、不純物元素の供給処理として、プラズマイオンドーピング法、またはイオン注入法を好適に用いることができる。これらの方法は、深さ方向の濃度プロファイルを、イオンの加速電圧とドーズ量等により、高い精度で制御することができる。プラズマイオンドーピング法を用いることで、生産性を高めることができる。また質量分離を用いたイオン注入法を用いることで、供給される不純物元素の純度を高めることができる。
【0275】
不純物元素の供給処理において、半導体層１０８と絶縁層１１０との界面、または半導体層１０８中の当該界面に近い部分、または絶縁層１１０中の当該界面に近い部分が、最も高い濃度となるように、処理条件を制御することが好ましい。これにより、一度の処理で半導体層１０８と絶縁層１１０の両方に、最適な濃度の不純物元素を供給することができる。
【0276】
不純物元素としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、マグネシウム、シリコン、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素、リン、アルミニウム、マグネシウム、またはシリコンを用いることが好ましい。
【0277】
不純物元素の原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはＢ２Ｈ６ガスまたはＢＦ３ガスなどを用いることができる。またリンを供給する場合には、代表的にはＰＨ３ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。
【0278】
その他、原料ガスとして、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２、（Ｃ５Ｈ５）２Ｍｇ、及び希ガス等を用いることができる。また、イオン源は気体に限られず、固体または液体を加熱して気化させたものを用いてもよい。
【0279】
不純物元素の添加は、絶縁層１１０及び半導体層１０８の組成、密度、厚さなどを考慮して、加速電圧またはドーズ量などの条件を設定することで制御することができる。
【0280】
〔絶縁層１１８の形成〕
続いて、絶縁層１１０、導電層１１２ａ、及び導電層１１２ｂ等を覆って、絶縁層１１８を形成する（図１８Ｂ）。
続いて、絶縁層１１０、導電層１１２ａ、及び導電層１１２ｂ等を覆って、絶縁層１１８を形成する（図１８Ｂ）。
【0281】
絶縁層１１８をプラズマＣＶＤ法により形成する場合、成膜温度が高すぎると、低抵抗領域１０８ｎ等に含まれる不純物が、半導体層１０８のチャネル形成領域を含む周辺部に拡散すること、または低抵抗領域１０８ｎの電気抵抗が上昇してしまうこと、などの恐れがある。そのため、絶縁層１１８の成膜温度は、これらのことを考慮して決定すればよい。
【0282】
例えば、絶縁層１１８の成膜温度としては、例えば１５０℃以上５５０℃以下、好ましくは１６０℃以上５００℃以下、より好ましくは１８０℃以上４５０℃以下、さらに好ましくは２５０℃以上４００℃以下とすることが好ましい。絶縁層１１８を低温で成膜することにより、チャネル長の短いトランジスタであっても、良好な電気特性を付与することができる。
【0283】
また、絶縁層１１８の形成後、加熱処理を行ってもよい。当該加熱処理により、低抵抗領域１０８ｎを、より安定して低抵抗なものとすることができる場合がある。例えば、加熱処理を行うことにより、不純物元素が適度に拡散して局所的に均一化され、理想的な不純物元素の濃度勾配を有する低抵抗領域１０８ｎが形成されうる。なお、加熱処理の温度が高すぎる（例えば５００℃以上）と、不純物元素がチャネル形成領域内にまで拡散し、トランジスタの電気特性または信頼性などの悪化を招く恐れがある。
【0284】
加熱処理の条件は、上記記載を援用することができる。
【0285】
なお、当該加熱処理は不要であれば行わなくてもよい。また、ここでは加熱処理は行わず、後の工程で行われる加熱処理と兼ねてもよい。また、後の工程での高温下の処理（例えば成膜工程など）がある場合には、当該加熱処理と兼ねることができる場合もある。
【0286】
〔開口部１４１ａ、開口部１４１ｂ、及び開口部１４４の形成〕
続いて、絶縁層１１８の一部をエッチングすることにより、導電層１１２ｂに達する開口部１４４を形成する。また、絶縁層１１８及び絶縁層１１０の一部をエッチングすることにより、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する（図１８Ｃ）。
続いて、絶縁層１１８の一部をエッチングすることにより、導電層１１２ｂに達する開口部１４４を形成する。また、絶縁層１１８及び絶縁層１１０の一部をエッチングすることにより、低抵抗領域１０８ｎに達する開口部１４１ａ及び開口部１４１ｂを形成する（図１８Ｃ）。
【0287】
開口部１４４の形成と、開口部１４１ａ及び開口部１４１ｂの形成は、同時に行ってもよいし、それぞれ別々に行ってもよい。同時に行う場合には、開口部１４４の底部に位置する導電層１１２ｂがエッチングされにくい条件で、開口部１４１ａ及び開口部１４１ｂに位置する絶縁層１１０をエッチングすることが好ましい。
【0288】
続いて、開口部１４１ａ、開口部１４１ｂ、及び開口部１４４を覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ及び導電層１２０ｂを形成する（図１８Ｄ）。
【0289】
以上の工程により、トランジスタ１００を作製することができる。例えば、トランジスタ１００を表示装置の画素、または駆動回路に適用する場合には、この後に、保護絶縁層、平坦化層、画素電極、または配線のうち、一以上を形成する工程を追加すればよい。
【0290】
以上が、作製方法例についての説明である。
【0291】
なお、構成例２で例示したトランジスタ１００Ａを作製する場合には、導電層１１２ａ及び導電層１０６ａのパターンを異ならせることで、作製することができる。
【0292】
また、図１５Ａ等に示す構成を作製する場合には、導電層１０６ｂ及び導電層１０６ｃを、導電層１０６ａと同一の導電膜を加工して形成し、半導体層１０８ａを、半導体層１０８と同一の金属酸化物膜を加工して形成し、導電層１１２ｃを、導電層１１２ａ及び導電層１１２ｂと同一の導電膜を加工して形成し、導電層１２０ｃを、導電層１２０ａ及び導電層１２０ｂと同一の導電膜を加工して形成すればよい。また、開口部１４２及び開口部１４５は、開口部１４３と同様に形成し、開口部１４１ｃ、開口部１４１ｄ、及び開口部１４１ｅは、開口部１４１ａと同様に形成すればよい。これにより、同一の工程を経て同一基板上に、工程を増やすことなくトランジスタ１００、トランジスタ１５０、及び容量１６０を形成することができる。
【0293】
［作製方法例の変形例］
〔変形例１〕
上記作製方法例において、導電層１１２ａ及び導電層１１２ｂの加工の際に、導電層１１２ａ及び導電層１１２ｂと重ならない領域における絶縁層１１０をエッチングにより除去する構成とすることもできる。このようにして作製したトランジスタの断面概略図を図１９Ａに示す。
〔変形例１〕
上記作製方法例において、導電層１１２ａ及び導電層１１２ｂの加工の際に、導電層１１２ａ及び導電層１１２ｂと重ならない領域における絶縁層１１０をエッチングにより除去する構成とすることもできる。このようにして作製したトランジスタの断面概略図を図１９Ａに示す。
【0294】
図１９Ａに示すトランジスタは、半導体層１０８の低抵抗領域１０８ｎと、絶縁層１１８とが接する構成を有する。このとき、絶縁層１１８として、加熱により水素を放出しうる絶縁膜を用いることで、絶縁層１１８の形成工程中に低抵抗領域１０８ｎに好適に水素を供給することができる。または、絶縁層１１８の形成後に、加熱処理を行うこと、または後の工程でかかる熱により、絶縁層１１８から低抵抗領域１０８ｎに水素を供給することができる。このとき、絶縁層１１８としては、窒化シリコン膜、または窒化酸化シリコン膜などの窒素を含む絶縁膜を好適に用いることができる。これにより、絶縁層１１８は、水素を放出する機能と、水または水素などに対するバリア膜としての機能を両立することができる。
【0295】
なお、絶縁層１１８を低抵抗領域１０８ｎとなる半導体層１０８の一部に接して成膜することで、当該半導体層１０８の一部を十分に低抵抗化できる場合には、絶縁層１１８には、必ずしも加熱により水素を放出しうる絶縁膜を用いなくてもよい。このとき、絶縁層１１８としては、例えば酸化シリコン膜、または酸化窒化シリコン膜などの酸素を含む絶縁膜を用いることができる。
【0296】
または、絶縁層１１８の形成後に、上記不純物元素の供給処理を行い、絶縁層１１８を介して低抵抗領域１０８ｎに不純物元素を供給してもよい。このとき、絶縁層１１８は、必ずしも加熱により水素を放出しうる絶縁膜でなくてもよい。
【0297】
〔変形例２〕
上記作製方法例を用いて、一方のゲートのみを有するトランジスタを同時に作製することが可能である。このようにして作製したトランジスタの断面概略図を図１９Ｂに示す。
上記作製方法例を用いて、一方のゲートのみを有するトランジスタを同時に作製することが可能である。このようにして作製したトランジスタの断面概略図を図１９Ｂに示す。
【0298】
図１９Ｂに示すトランジスタは、ボトムゲートとして機能する導電層１０６ａを有していない点、開口部１４３及び開口部１４４等を有していない点、ならびに導電層１１２ｂを有していない点で、上記トランジスタ１００と主に相違している。
【0299】
また、図１９Ｃには、上記変形例１と同様に、絶縁層１１０が導電層１１２ａと上面形状が概略一致するように加工されたトランジスタの断面概略図を示している。
【0300】
以上が、変形例についての説明である。
【0301】
上記で例示したトランジスタは、順序回路だけでなく、表示装置の画素に設けられるトランジスタにも適用することができる。このとき、順序回路に設けられるトランジスタと、表示装置の画素に設けられるトランジスタとを、同一基板上に、同一工程を経て作製することができる。これにより、高い信頼性を有する表示装置を、低コストで作製することが可能となる。
【0302】
［半導体装置の構成要素］
以下では、本実施の形態の半導体装置に含まれる構成要素について説明する。
以下では、本実施の形態の半導体装置に含まれる構成要素について説明する。
【0303】
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンまたは炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンまたは炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。
【0304】
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置を形成してもよい。または、基板１０２と半導体装置の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、半導体装置は耐熱性の劣る基板、または可撓性の基板にも転載できる。
【0305】
〔導電膜〕
トランジスタのゲート、ソースおよびドレインのほか、半導体装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、金、銀、亜鉛、タンタル、マンガン、鉄、ニオブ、コバルト、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。
トランジスタのゲート、ソースおよびドレインのほか、半導体装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、金、銀、亜鉛、タンタル、マンガン、鉄、ニオブ、コバルト、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。
【0306】
例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【0307】
また、半導体装置を構成する導電層には、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物等の酸化物導電体または金属酸化物を適用することもできる。
【0308】
ここで、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。
【0309】
また、半導体装置を構成する導電層として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
【0310】
〔半導体層〕
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。なお、上記において、元素Ｍとして２種類以上の元素を含む場合、上記原子数比におけるＭの割合は、当該２以上の金属元素の原子数の和に対応するものとする。
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。なお、上記において、元素Ｍとして２種類以上の元素を含む場合、上記原子数比におけるＭの割合は、当該２以上の金属元素の原子数の和に対応するものとする。
【0311】
また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
【0312】
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎを４としたとき、Ｇａが１以上３以下であり、Ｚｎが２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎを５としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎを１としたときに、Ｇａが０．１より大きく２以下であり、Ｚｎが０．１より大きく２以下である場合を含む。
【0313】
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【0314】
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。
【0315】
以下では、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。
【0316】
ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。
【0317】
ＣＡＡＣ－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、または欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物及び欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【0318】
ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ２Ｏ４型の結晶構造をとるＩｎＧａＺｎＯ４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。
【0319】
微結晶構造を有する酸化物半導体膜（微結晶酸化物半導体膜）は、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【0320】
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、円を描くように輝度の高いリング状の領域が観測され、当該リング状の領域内に複数のスポットが観測される場合がある。
【0321】
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低い。ただし、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。従って、ｎｃ－ＯＳ膜はＣＡＡＣ－ＯＳ膜と比べて、キャリア密度が高く、電子移動度が高くなる場合がある。従って、ｎｃ－ＯＳ膜を用いたトランジスタは、高い電界効果移動度を示す場合がある。
【0322】
ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比較して、成膜時の酸素流量比を小さくすることで形成することができる。また、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比較して、成膜時の基板温度を低くすることでも形成することができる。例えば、ｎｃ－ＯＳ膜は、基板温度を比較的低温（例えば１３０℃以下の温度）とした状態、または基板を加熱しない状態でも成膜することができるため、大型のガラス基板、または樹脂基板などを使う場合に適しており、生産性を高めることができる。
【0323】
金属酸化物の結晶構造の一例について説明する。Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
【0324】
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0325】
なお、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）は結晶構造の一例を表し、ＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）は機能、または材料の構成の一例を表す。
【0326】
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与できる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【0327】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【0328】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【0329】
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【0330】
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【0331】
以上が、金属酸化物の構成についての説明である。
【0332】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
【0333】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0334】
【0335】
図２０Ａに示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
【0336】
画素部５０２または駆動回路部５０４などが有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。
【0337】
画素部５０２は、Ｘ行Ｙ列（Ｘ、Ｙはそれぞれ独立に２以上の自然数）に配置された画素回路５０１を有する。各画素回路５０１は、それぞれ表示素子を駆動する回路を有する。
【0338】
駆動回路部５０４は、ゲート線ＧＬ＿１乃至ゲート線ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至データ線ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
【0339】
ゲートドライバ５０４ａに、本発明の一態様の順序回路を適用することができる。また、ソースドライバ５０４ｂにも、本発明の一態様の順序回路を適用してもよい。
【0340】
端子部５０７は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
【0341】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図２０Ａに示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線であるゲート線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。なお図２０Ａでは、保護回路５０６と画素回路５０１とを区別するため、保護回路５０６にハッチングを付している。
【0342】
また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板（例えば、単結晶半導体または多結晶半導体で形成された駆動回路基板）をＣＯＧまたはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などによって、画素部５０２が設けられる基板に実装する構成としてもよい。
【0343】
【0344】
図２０Ｂに示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。
【0345】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
【0346】
また、図２０Ｃに示す画素回路５０１は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、ゲート線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ、及び電位供給線ＶＬ＿ｂ等が接続されている。
【0347】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位である電位ＶＤＤが与えられ、他方には、低電源電位である電位ＶＳＳが与えられる。トランジスタ５５４のゲートに与えられる電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
【0348】
【0349】
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。
【0350】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0351】
（実施の形態３）
以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
以下では、画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。実施の形態１で例示したトランジスタは、以下で例示する画素回路に用いられるトランジスタに適用することができる。
【0352】
［回路構成］
図２１Ａに、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
図２１Ａに、画素回路４００の回路図を示す。画素回路４００は、トランジスタＭ１、トランジスタＭ２、容量Ｃ１、及び回路４０１を有する。また画素回路４００には、配線Ｓ１、配線Ｓ２、配線Ｇ１、及び配線Ｇ２が接続される。
【0353】
トランジスタＭ１は、ゲートが配線Ｇ１と、ソース及びドレインの一方が配線Ｓ１と、他方が容量Ｃ１の一方の電極と、それぞれ接続する。トランジスタＭ２は、ゲートが配線Ｇ２と、ソース及びドレインの一方が配線Ｓ２と、他方が容量Ｃ１の他方の電極、及び回路４０１と、それぞれ接続する。
【0354】
回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機ＥＬ素子、ＬＥＤ素子などの発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子等を適用することができる。
【0355】
トランジスタＭ１と容量Ｃ１とを接続するノードをノードＮ１、トランジスタＭ２と回路４０１とを接続するノードをノードＮ２とする。
【0356】
画素回路４００は、トランジスタＭ１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタＭ２をオフ状態とすることで、ノードＮ２の電位を保持することができる。また、トランジスタＭ２をオフ状態とした状態で、トランジスタＭ１を介してノードＮ１に所定の電位を書き込むことで、容量Ｃ１を介した容量結合により、ノードＮ１の電位の変化量に応じてノードＮ２の電位を変化させることができる。
【0357】
ここで、トランジスタＭ１、トランジスタＭ２のうちの一方または両方に、実施の形態１で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードＮ１またはノードＮ２の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合（具体的には、フレーム周波数が３０Ｈｚ以上である場合等）には、シリコン等の半導体を適用したトランジスタを用いてもよい。
【0358】
［駆動方法例］
続いて、図２１Ｂを用いて、画素回路４００の動作方法の一例を説明する。図２１Ｂは、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗、トランジスタまたは配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
続いて、図２１Ｂを用いて、画素回路４００の動作方法の一例を説明する。図２１Ｂは、画素回路４００の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗、トランジスタまたは配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
【0359】
図２１Ｂに示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
【0360】
〔期間Ｔ１〕
期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
期間Ｔ１では、配線Ｇ１と配線Ｇ２の両方に、トランジスタをオン状態にする電位を与える。また、配線Ｓ１には固定電位である電位Ｖｒｅｆを供給し、配線Ｓ２には第１データ電位Ｖｗを供給する。
【0361】
ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から電位Ｖｒｅｆが与えられる。また、ノードＮ２には、トランジスタＭ２を介して配線Ｓ２から第１データ電位Ｖｗが与えられる。したがって、容量Ｃ１には電位差Ｖｗ－Ｖｒｅｆが保持された状態となる。
【0362】
〔期間Ｔ２〕
続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
続いて期間Ｔ２では、配線Ｇ１にはトランジスタＭ１をオン状態とする電位を与え、配線Ｇ２にはトランジスタＭ２をオフ状態とする電位を与える。また、配線Ｓ１には第２データ電位Ｖｄａｔａを供給する。配線Ｓ２には所定の定電位を与える、またはフローティング状態としてもよい。
【0363】
ノードＮ１には、トランジスタＭ１を介して配線Ｓ１から第２データ電位Ｖｄａｔａが与えられる。このとき、容量Ｃ１による容量結合により、第２データ電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、第１データ電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図２１Ｂでは電位ｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、第２データ電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
【0364】
ここで、電位ｄＶは、容量Ｃ１の容量値と、回路４０１の容量値によって概ね決定される。容量Ｃ１の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは第２データ電位Ｖｄａｔａに近い電位となる。
【0365】
このように、画素回路４００は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、画素回路４００内で階調の補正を行うことが可能となる。
【0366】
また画素回路４００は、配線Ｓ１及び配線Ｓ２に接続されるソースドライバが供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
【0367】
【0368】
液晶素子ＬＣは、一方の電極がノードＮ２及び容量Ｃ２の一方の電極と、他方の電極が電位Ｖｃｏｍ２が与えられる配線と接続する。容量Ｃ２は、他方の電極が電位Ｖｃｏｍ１が与えられる配線と接続する。
【0369】
容量Ｃ２は保持容量として機能する。なお、容量Ｃ２は不要であれば省略することができる。
【0370】
画素回路４００ＬＣは、液晶素子ＬＣに高い電圧を供給することができるため、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用することなどができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、使用温度、または液晶素子ＬＣの劣化状態等に応じて階調を補正することもできる。
【0371】
〔発光素子を用いた例〕
図２１Ｄに示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
図２１Ｄに示す画素回路４００ＥＬは、回路４０１ＥＬを有する。回路４０１ＥＬは、発光素子ＥＬ、トランジスタＭ３、及び容量Ｃ２を有する。
【0372】
トランジスタＭ３は、ゲートがノードＮ２及び容量Ｃ２の一方の電極と、ソース及びドレインの一方が電位ＶＨが与えられる配線と、他方が発光素子ＥＬの一方の電極と、それぞれ接続される。容量Ｃ２は、他方の電極が電位Ｖｃｏｍが与えられる配線と接続する。発光素子ＥＬは、他方の電極が電位ＶＬが与えられる配線と接続する。
【0373】
トランジスタＭ３は、発光素子ＥＬに供給する電流を制御する機能を有する。容量Ｃ２は保持容量として機能する。容量Ｃ２は不要であれば省略することができる。
【0374】
なお、ここでは発光素子ＥＬのアノード側がトランジスタＭ３と接続する構成を示しているが、カソード側にトランジスタＭ３を接続してもよい。そのとき、電位ＶＨと電位ＶＬの値を適宜変更することができる。
【0375】
画素回路４００ＥＬは、トランジスタＭ３のゲートに高い電位を与えることで、発光素子ＥＬに大きな電流を流すことができるため、例えばＨＤＲ表示などを実現することができる。また、配線Ｓ１または配線Ｓ２に補正信号を供給することで、トランジスタＭ３または発光素子ＥＬなどの電気特性のばらつきを補正することもできる。
【0376】
【0377】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0378】
（実施の形態４）
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
【0379】
図２２Ａに示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５が接続された表示装置６００６、フレーム６００９、プリント基板６０１０、及びバッテリー６０１１を有する。
【0380】
例えば、本発明の一態様を用いて作製された表示装置を、表示装置６００６に用いることができる。表示装置６００６により、極めて消費電力の低い表示モジュールを実現することができる。
【0381】
上部カバー６００１及び下部カバー６００２は、表示装置６００６のサイズに合わせて、形状または寸法などを適宜変更することができる。
【0382】
表示装置６００６はタッチパネルとしての機能を有していてもよい。
【0383】
フレーム６００９は、表示装置６００６の保護機能、プリント基板６０１０の動作により発生する電磁波を遮断する機能、放熱板としての機能等を有していてもよい。
【0384】
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路、バッテリー制御回路等を有する。
【0385】
図２２Ｂは、光学式のタッチセンサを備える場合の、表示モジュール６０００の断面概略図である。
【0386】
表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
【0387】
表示装置６００６は、フレーム６００９を間に介してプリント基板６０１０またはバッテリー６０１１などと重ねて設けられている。表示装置６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
【0388】
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示装置６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指またはスタイラスなどの被検知体により、光６０１８が遮られることで、タッチ操作を検出することができる。
【0389】
発光部６０１５は、例えば表示装置６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
【0390】
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができ、特に、赤外線を発する光源を用いることが好ましい。受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
【0391】
光６０１８の経路を制御する導光部６０１７ａ、導光部６０１７ｂにより、発光部６０１５と受光部６０１６とを表示装置６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いると、タッチセンサの誤動作をより効果的に抑制できる。
【0392】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0393】
（実施の形態５）
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
本実施の形態では、本発明の一態様の表示装置を適用可能な、電子機器の例について説明する。
【0394】
図２３Ａに示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
【0395】
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
【0396】
表示部６５０２に、本発明の一態様の表示装置を適用することができる。
【0397】
図２３Ｂは、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
【0398】
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリー６５１８等が配置されている。
【0399】
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が図示しない接着層により固定されている。
【0400】
また、表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されている。また、当該折り返された部分に、ＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。またＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
【0401】
表示パネル６５１１には本発明の一態様のフレキシブルディスプレイパネルを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリー６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
【0402】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【0403】
（実施の形態６）
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
本実施の形態では、本発明の一態様を用いて作製された表示装置を備える電子機器について説明する。
【0404】
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。
【0405】
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【0406】
電子機器としては、例えば、テレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
【0407】
本発明の一態様が適用された電子機器は、家屋、ビルなどの内壁または外壁、自動車等の内装または外装等が有する平面または曲面に沿って組み込むことができる。
【0408】
図２４Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
【0409】
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
【0410】
なおカメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。
【0411】
カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。
【0412】
筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
【0413】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
【0414】
筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
【0415】
ボタン８１０３は、電源ボタン等としての機能を有する。
【0416】
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。なお、ファインダーが内蔵されたカメラ８０００であってもよい。
【0417】
図２４Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。
【0418】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリー８２０６が内蔵されている。
【0419】
ケーブル８２０５は、バッテリー８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。
【0420】
また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、または使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。
【0421】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
【0422】
図２４Ｃ、図２４Ｄ、及び図２４Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【0423】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。
【0424】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２４Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
【0425】
図２５Ａ乃至図２５Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
【0426】
図２５Ａ乃至図２５Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有していてもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【0427】
【0428】
図２５Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
【0429】
図２５Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字または画像情報などをその複数の面に表示することができる。図２５Ｂでは３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリーの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
【0430】
図２５Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
【0431】
図２５Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、または充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
【0432】
図２５Ｅ、図２５Ｆ、及び図２５Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２５Ｅは携帯情報端末９２０１を展開した状態、図２５Ｇは折り畳んだ状態、図２５Ｆは図２５Ｅと図２５Ｇの一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
【0433】
図２６Ａにテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
【0434】
図２６Ａに示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、または別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチパネルを適用し、これに触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、操作ボタンの他に表示部を有していてもよい。
【0435】
なお、テレビジョン装置７１００は、テレビ放送の受信機、またはネットワーク接続のための通信装置を有していてもよい。
【0436】
図２６Ｂに、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
【0437】
【0438】
図２６Ｃに示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
【0439】
また、図２６Ｄは円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
【0440】
表示部７５００が広いほど、一度に提供できる情報量を増やすことができ、また人の目につきやすいため、例えば広告の宣伝効果を高める効果を奏する。
【0441】
表示部７５００にタッチパネルを適用し、使用者が操作できる構成とすると好ましい。これにより、広告用途だけでなく、路線情報、交通情報、または商用施設の案内情報など、使用者が求める情報を提供するための用途にも用いることができる。
【0442】
また、図２６Ｃ、及び図２６Ｄに示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を情報端末機７３１１の画面に表示させること、または情報端末機７３１１を操作することで、表示部７５００の表示を切り替えることができる。
【0443】
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
【0444】
【0445】
本実施の形態の電子機器は表示部を有する構成としたが、表示部を有さない電子機器にも本発明の一態様を適用することができる。
【0446】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【0447】
ＬＩＮ：信号：ＲＩＮ：信号：ＢＤＧ：信号：ＣＬＫ：信号：ＯＵＴ：出力端子：ＧＯＵＴ：出力端子：ＳＲＯＵＴ：出力端子：ＰＷＣ：信号：ＲＥＳ：信号：ＳＰ：信号：Ｃ１乃至Ｃ４：容量：ＣＫ１乃至ＣＫ４：信号：ＣＬＫ１乃至ＣＬＫ３：信号：Ｎ、Ｎ１、Ｎ２：ノード：ＯＵＴ乃至ＯＵＴ６：配線：ＰＷＣ１乃至ＰＷＣ４：信号：ＲＩＮ１、ＲＩＮ２：信号：１０、１０ａ、１０ｂ、１０ｃ：順序回路：１１、１１ａ、１２、１３：回路：１４ａ、１４ｂ：信号生成回路：１５ａ、１５ｂ：配線：２０：順序回路：２１乃至２６：トランジスタ：３０、３０ａ、３０ａ＿ｎ：順序回路：３０ｂ：順序回路：３１乃至３４：トランジスタ：４０ａ、４０ｂ：駆動回路：４１乃至４７、５１、５２、６０乃至６９、７１、７２：トランジスタ
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16】
【図17A】
【図17B】
【図17C】
【図17D】
【図17E】
【図17F】
【図18A】
【図18B】
【図18C】
【図18D】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図21C】
【図21D】
【図22A】
【図22B】
【図23A】
【図23B】
【図24A】
【図24B】
【図24C】
【図24D】
【図24E】
【図25A】
【図25B】
【図25C】
【図25D】
【図25E】
【図25F】
【図25G】
【図26A】
【図26B】
【図26C】
【図26D】