特許 7570289 補助共振回路を備えたＤＣ－ＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-10

(45)【発行日】2024-10-21

(54)【発明の名称】補助共振回路を備えたＤＣ－ＤＣコンバータ

(51)【国際特許分類】

   H02M 3/155 20060101AFI20241011BHJP

【ＦＩ】

H02M3/155 H

H02M3/155 Q

【請求項の数】 6

(21)【出願番号】P 2021097741

(22)【出願日】2021-06-11

(65)【公開番号】P2022189254

(43)【公開日】2022-12-22

【審査請求日】2023-12-08

(73)【特許権者】

【識別番号】000004606

【氏名又は名称】ニチコン株式会社

(74)【代理人】

【識別番号】110000475

【氏名又は名称】弁理士法人みのり特許事務所

(72)【発明者】

【氏名】片山 雄貴

(72)【発明者】

【氏名】炭村 浩之

【審査官】冨永 達朗

(56)【参考文献】

【文献】特開２０１９－１４６４６９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１４／０１７７３００（ＵＳ，Ａ１）

【文献】特許第５６１７２２７（ＪＰ，Ｂ２）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

コンバータ主回路部、補助共振回路部およびこれらを制御する制御部を備えた、低電圧ノードと高電圧ノードとの間で直流電力変換を行うＤＣ－ＤＣコンバータであって、
前記コンバータ主回路部は、
前記低電圧ノードと第１中間ノードとの間に設けられた主インダクタと、
前記第１中間ノードと前記高電圧ノードとの間、および前記第１中間ノードと基準ノードとの間のそれぞれに設けられた主スイッチ素子と
を有し、
前記補助共振回路部は、
前記第１中間ノードと第２中間ノードとの間に設けられた補助インダクタと、
前記第２中間ノードと前記高電圧ノードとの間、および前記第２中間ノードと前記基準ノードとの間の少なくとも一方に設けられた補助スイッチ素子と
を有し、
前記制御部は、
前記主スイッチ素子のオン／オフのデューティを設定するデューティ設定部と、
予め定められたスイッチング周期における前記補助スイッチ素子のオン時間に関する規則を記憶する記憶部と、
前記規則に基づいて、前記オン時間の仮の値である第１オン時間を設定する第１オン時間設定部と、
設定されたデューティと前記第１オン時間とに基づいて、前記スイッチング周期内に前記主スイッチ素子のオン／オフが終了するか否かを判定し、終了すると判定した場合は、前記オン時間の仮の値である第２オン時間を前記第１オン時間とし、終了しないと判定した場合は、前記第２オン時間を前記第１オン時間よりも短い時間とする第２オン時間設定部と、
前記デューティと前記第２オン時間とに基づいて、前記主スイッチ素子および前記補助スイッチ素子のための駆動信号を生成する駆動信号生成部と
を有する
ことを特徴とするＤＣ－ＤＣコンバータ。

【請求項2】

前記スイッチング周期をＴ［ｓ］、前記デューティをＤ［％］、前記第１オン時間をＴｏｎ１［ｓ］、前記第２オン時間をＴｏｎ２［ｓ］としたとき、前記第２オン時間設定部は、式“Ｔｏｎ１／２＋Ｔ×Ｄ／１００”の計算値がＴ以下である場合は、Ｔｏｎ２をＴｏｎ１とし、前記計算値がＴを超えている場合は、Ｔｏｎ２を前記計算値がＴ以下となるまで圧縮されたＴｏｎ１とする
ことを特徴とする請求項１に記載のＤＣ－ＤＣコンバータ。

【請求項3】

前記記憶部は、前記補助スイッチ素子をオンさせるべきかどうかを判定するための下限時間をさらに記憶し、
前記制御部は、
前記第２オン時間が前記下限時間以上であるか否かを判定し、前記下限時間以上であると判定した場合は、前記オン時間となる第３オン時間を前記第２オン時間とし、前記下限時間未満であると判定した場合は、前記第３オン時間をゼロとする第３オン時間設定部
をさらに有し、
前記駆動信号生成部は、前記デューティと前記第２オン時間とに基づくのではなく前記デューティと前記第３オン時間とに基づいて、前記駆動信号を生成する
ことを特徴とする請求項１または２に記載のＤＣ－ＤＣコンバータ。

【請求項4】

前記記憶部は、前記下限時間に相当する第１下限時間と、前記第１下限時間よりも長い第２下限時間とを記憶し、
前記第３オン時間設定部は、前記第２オン時間が一旦前記第１下限時間未満となると、前記第２オン時間が前記第２下限時間以上となるまでの間は、前記第３オン時間をゼロにし続け、前記第２オン時間が一旦前記第２下限時間以上となると、前記第２オン時間が前記第１下限時間未満となるまでの間は、前記第３オン時間を前記第２オン時間にし続ける
ことを特徴とする請求項３に記載のＤＣ－ＤＣコンバータ。

【請求項5】

前記コンバータ主回路部は、
前記主インダクタと、
前記第１中間ノードと前記高電圧ノードとの間に設けられた第１主スイッチ素子と、
前記第１中間ノードと基準ノードとの間に設けられた第２主スイッチ素子と、
前記第１主スイッチ素子に逆並列接続された第１主ダイオードと、
前記第２主スイッチ素子に逆並列接続された第２主ダイオードと
を有する
ことを特徴とする請求項１～４のいずれか一項に記載のＤＣ－ＤＣコンバータ。

【請求項6】

前記補助共振回路部は、
前記補助インダクタと、
前記第１中間ノードと前記高電圧ノードとの間、および前記第１中間ノードと前記基準ノードとの間にそれぞれ設けられた補助キャパシタと、
前記第２中間ノードに中間タップが接続された第１巻線と、
前記第１巻線の一端と前記高電圧ノードとの間に設けられた第１補助スイッチ素子と、
前記第１巻線の他端と前記基準ノードとの間に設けられた第２補助スイッチ素子と、
前記第１補助スイッチ素子に逆並列接続された第１補助ダイオードと、
前記第２補助スイッチ素子に逆並列接続された第２補助ダイオードと、
前記第１巻線とともにトランスを形成する第２巻線と、
前記第２巻線の一端および他端に接続されたダイオードブリッジと
を有する
ことを特徴とする請求項１～５のいずれか一項に記載のＤＣ－ＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、低電圧ノードと高電圧ノードとの間で直流電力変換を行う、補助共振回路を備えたＤＣ－ＤＣコンバータに関する。

【背景技術】

【0002】

従来、補助共振転流ポール（Auxiliary Resonant Commutated Pole，ＡＲＣＰ）型のＤＣ－ＤＣコンバータが知られている。このタイプのＤＣ－ＤＣコンバータは、スイッチ素子等からなるコンバータ主回路に並列接続された補助共振回路を該コンバータ主回路に先立って短期間に限り作動させることにより、ソフトスイッチングを実現している（例えば、非特許文献１参照）。

【0003】

また、このタイプのＤＣ－ＤＣコンバータについては、コンバータ主回路を構成するスイッチ素子のデューティとデューティ限界値との比較によりソフトスイッチングを維持することができるかどうかを判定し、維持できない場合には補助共振回路の作動を停止させたり、コンバータ主回路を構成するスイッチ素子のスイッチング周期を変更したりすることも検討されている（例えば、特許文献１参照）。

【先行技術文献】

【非特許文献】

【0004】

【文献】小池直希，外３名、“高効率・双方向絶縁型ＤＣＤＣコンバータ”、［online］、ポニー電機株式会社、［令和３年５月１９日検索］、インターネット＜URL：http://pony-e.jp/High_efficiency_bi-directional_insulated_DCDCconverter.pdf＞

【特許文献】

【0005】

【文献】特許第５６１７２２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、補助共振回路の作動を停止させると、ソフトスイッチングによる損失低減効果が完全に失われ、効率が大きく低下する。また、スイッチング周期を変更すると、耳障りな異音が発生することがある。

【0007】

本発明は、上記事情に鑑みてなされたものであって、完全なソフトスイッチングを維持することが難しい場合に、異音を生じさせることなく効率の低下を最小限に抑えることが可能なＤＣ－ＤＣコンバータを提供することを課題とする。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明に係るＤＣ－ＤＣコンバータは、コンバータ主回路部、補助共振回路部およびこれらを制御する制御部を備えた、低電圧ノードと高電圧ノードとの間で直流電力変換を行うものであって、（１）コンバータ主回路部は、低電圧ノードと第１中間ノードとの間に設けられた主インダクタと、第１中間ノードと高電圧ノードとの間、および第１中間ノードと基準ノードとの間のそれぞれに設けられた主スイッチ素子とを有し、（２）補助共振回路部は、第１中間ノードと第２中間ノードとの間に設けられた補助インダクタと、第２中間ノードと高電圧ノードとの間、および第２中間ノードと基準ノードとの間の少なくとも一方に設けられた補助スイッチ素子とを有し、（３）制御部は、主スイッチ素子のオン／オフのデューティを設定するデューティ設定部と、予め定められたスイッチング周期における補助スイッチ素子のオン時間に関する規則を記憶する記憶部と、上記規則に基づいて、上記オン時間の仮の値である第１オン時間を設定する第１オン時間設定部と、設定されたデューティと第１オン時間とに基づいて、スイッチング周期内に主スイッチ素子のオン／オフが終了するか否かを判定し、終了すると判定した場合は、上記オン時間の仮の値である第２オン時間を第１オン時間とし、終了しないと判定した場合は、第２オン時間を第１オン時間よりも短い時間とする第２オン時間設定部と、デューティと第２オン時間とに基づいて、主スイッチ素子および補助スイッチ素子のための駆動信号を生成する駆動信号生成部とを有する、ことを特徴としている。

【0009】

この構成では、予め定められた規則に基づいて設定した第１オン時間にしたがうとスイッチング周期内に主スイッチ素子のオン／オフが終了しない場合、すなわち、完全なソフトスイッチングを行うことが難しい場合に、補助共振回路部の補助スイッチ素子を全くオンさせないのではなく、圧縮した第１オン時間にしたがってオンさせる。このため、この構成によれば、効率の低下を最小限に抑えることができる。また、スイッチング周期にはなんら変更を加えないので、異音が発生する心配もない。

【0010】

スイッチング周期をＴ［ｓ］、デューティをＤ［％］、第１オン時間をＴｏｎ１［ｓ］、第２オン時間をＴｏｎ２［ｓ］としたとき、第２オン時間設定部は、例えば、式“Ｔｏｎ１／２＋Ｔ×Ｄ／１００”の計算値がＴ以下であればＴｏｎ２をＴｏｎ１とし、上記計算値がＴを超えていればＴｏｎ２を圧縮されたＴｏｎ１（例えば、上記計算値がＴ以下となるまで圧縮されたＴｏｎ１）とすればよい。

【0011】

上記記憶部が、補助スイッチ素子をオンさせるべきかどうかを判定するための下限時間をさらに記憶している場合、制御部は、第２オン時間が下限時間以上であるか否かを判定し、下限時間以上であると判定した場合は、上記オン時間となる第３オン時間を第２オン時間とし、下限時間未満であると判定した場合は、第３オン時間をゼロとする第３オン時間設定部をさらに有し、駆動信号生成部は、デューティと第２オン時間とに基づくのではなくデューティと第３オン時間とに基づいて駆動信号を生成することが好ましい。

【0012】

この構成によれば、補助スイッチ素子をオンさせること、すなわち、補助共振回路部を作動させることによりかえって損失が増大するのを防ぐことができる。

【0013】

上記記憶部が、上記下限時間に相当する第１下限時間と、第１下限時間よりも長い第２下限時間とを記憶している場合、第３オン時間設定部は、第２オン時間が一旦第１下限時間未満となると、第２オン時間が第２下限時間以上となるまでの間は第３オン時間をゼロにし続け、第２オン時間が一旦第２下限時間以上となると、第２オン時間が第１下限時間未満となるまでの間は第３オン時間を第２オン時間にし続けることが好ましい。

【0014】

この構成によれば、補助共振回路部が頻繁に作動停止および作動再開を繰り返すのを防ぐことができる。

【0015】

コンバータ主回路部の具体的な構成としては、例えば、主インダクタと、第１中間ノードと高電圧ノードとの間に設けられた第１主スイッチ素子と、第１中間ノードと基準ノードとの間に設けられた第２主スイッチ素子と、第１主スイッチ素子に逆並列接続された第１主ダイオードと、第２主スイッチ素子に逆並列接続された第２主ダイオードとを有した構成が考えられる。

【0016】

また、補助共振回路部の具体的な構成としては、補助インダクタと、第１中間ノードと高電圧ノードとの間、および第１中間ノードと基準ノードとの間にそれぞれ設けられた補助キャパシタと、第２中間ノードに中間タップが接続された第１巻線と、第１巻線の一端と高電圧ノードとの間に設けられた第１補助スイッチ素子と、第１巻線の他端と基準ノードとの間に設けられた第２補助スイッチ素子と、第１補助スイッチ素子に逆並列接続された第１補助ダイオードと、第２補助スイッチ素子に逆並列接続された第２補助ダイオードと、第１巻線とともにトランスを形成する第２巻線と、第２巻線の一端および他端に接続されたダイオードブリッジとを有した構成が考えられる。

【発明の効果】

【0017】

本発明によれば、完全なソフトスイッチングを維持することが難しい場合に、異音を生じさせることなく効率の低下を最小限に抑えることが可能なＤＣ－ＤＣコンバータを提供することができる。

【図面の簡単な説明】

【0018】

【図1】本発明の第１実施例に係るＤＣ－ＤＣコンバータの回路図である。

【図2】第１実施例に係るＤＣ－ＤＣコンバータの昇圧時の動作波形図である。

【図3】第１実施例に係るＤＣ－ＤＣコンバータの降圧時の動作波形図である。

【図4】第１実施例に係るＤＣ－ＤＣコンバータにおける制御部の動作を示すフロー図である。

【図5】図４中のステップＳ２で参照される規則の一例を示す図である。

【図6】図４中のステップＳ３，Ｓ４ａ，Ｓ４ｂを説明するための図である。

【図7】第１実施例に係るＤＣ－ＤＣコンバータの昇圧時の別の動作波形図である。

【図8】第１実施例に係るＤＣ－ＤＣコンバータの降圧時の別の動作波形図である。

【図9】本発明の第２実施例に係るＤＣ－ＤＣコンバータの回路図である。

【図10】第２実施例に係るＤＣ－ＤＣコンバータにおける制御部（特に、第３オン時間設定部）の動作を示す図である。

【発明を実施するための形態】

【0019】

以下、添付図面を参照しながら、本発明に係るＤＣ－ＤＣコンバータの実施例について説明する。

【0020】

［第１実施例］
図１に、本発明の第１実施例に係るＤＣ－ＤＣコンバータ１０Ａを示す。同図に示すように、ＤＣ－ＤＣコンバータ１０Ａは、コンバータ主回路部１１と、補助共振回路部１２と、低電圧側入出力端１３，１３と、高電圧側入出力端１４，１４と、制御部２０Ａと、キャパシタＣ２とを備えている。

【0021】

本実施例に係るＤＣ－ＤＣコンバータ１０Ａは、低電圧側入出力端１３，１３に接続された直流電源（例えば、蓄電池）３０が出力する電圧Ｖ１を昇圧し、これにより得られた電圧Ｖ２を高電圧側入出力端１４，１４から各種負荷回路に供給することができる。また、ＤＣ－ＤＣコンバータ１０Ａは、各種負荷回路からもたらされる電圧Ｖ２を降圧し、これにより得られた電圧Ｖ１で蓄電池３０を充電することもできる。すなわち、ＤＣ－ＤＣコンバータ１０Ａは、低電圧ノードＮＬと高電圧ノードＮＨとの間で双方向に直流電力変換を行うことができる。

【0022】

コンバータ主回路部１１は、低電圧ノードＮＬと第１中間ノードＮＭ１との間に設けられた主インダクタＬｍと、第１中間ノードＮＭ１と高電圧ノードＮＨとの間に設けられた第１主スイッチ素子Ｑｍ１と、第１中間ノードＮＭ１と基準ノードＮＢとの間に設けられた第２主スイッチ素子Ｑｍ２と、第１主スイッチ素子Ｑｍ１に逆並列接続された第１主ダイオードＤｍ１と、第２主スイッチ素子Ｑｍ２に逆並列接続された第２主ダイオードＤｍ２と、低電圧ノードＮＬと基準ノードＮＢとの間に設けられたコンデンサＣ１とを有している。なお、低電圧ノードＮＬは低電圧側入出力端１３，１３の一方に接続され、高電圧ノードＮＨは高電圧側入出力端１４，１４の一方に接続され、基準ノードＮＢは低電圧側入出力端１３，１３の他方および高電圧側入出力端１４，１４の他方に接続されている。

【0023】

第１主スイッチ素子Ｑｍ１は、制御部２０Ａが出力する駆動信号Ｓｍ１によってオン／オフが切り替えられる。同様に、第２主スイッチ素子Ｑｍ２は、制御部２０Ａが出力する駆動信号Ｓｍ２によってオン／オフが切り替えられる。

【0024】

補助共振回路部１２は、第１中間ノードＮＭ１と第２中間ノードＮＭ２との間に設けられた補助インダクタＬｓと、第１中間ノードＮＭ１と高電圧ノードＮＨとの間に設けられた第１補助キャパシタＣｓ１と、第１中間ノードＮＭ１と基準ノードＮＢとの間に設けられた第２補助キャパシタＣｓ２と、第２中間ノードＮＭ２に中間タップが接続された第１巻線Ｔｒ１と、第１巻線Ｔｒ１の一端と高電圧ノードＮＨとの間に設けられた第１補助スイッチ素子Ｑｓ１と、第１巻線Ｔｒ１の他端と基準ノードＮＢとの間に設けられた第２補助スイッチ素子Ｑｓ２と、第１補助スイッチ素子Ｑｓ１に逆並列接続された第１補助ダイオードＤｓ１と、第２補助スイッチ素子Ｑｓ２に逆並列接続された第２補助ダイオードＤｓ２と、第１巻線Ｔｒ１とともにトランスＴｒを形成する第２巻線Ｔｒ２と、第２巻線Ｔｒ２の一端および他端に接続されたダイオードＤｂ１，Ｄｂ２，Ｄｂ３，Ｄｂ４とを有している。ダイオードＤｂ１，Ｄｂ２，Ｄｂ３，Ｄｂ４は、ダイオードブリッジを構成している。

【0025】

第１補助スイッチ素子Ｑｓ１は、制御部２０Ａが出力する駆動信号Ｓｓ１によってオン／オフが切り替えられる。同様に、第２補助スイッチ素子Ｑｓ２は、制御部２０Ａが出力する駆動信号Ｓｓ２によってオン／オフが切り替えられる。

【0026】

予め定められたスイッチング周期（以下、単に「周期」ともいう）をＴ［ｓ］、周期Ｔにおける主スイッチ素子Ｑｍ１，Ｑｍ２のデューティをＤ［％］、周期Ｔにおける補助スイッチ素子Ｑｓ１，Ｑｓ２のオン時間（後述する第３オン時間）をＴｏｎ３［ｓ］としたとき、制御部２０Ａは、昇圧（Ｖ１→Ｖ２）時に各スイッチ素子Ｑｍ１，Ｑｍ２，Ｑｓ１，Ｑｓ２を次のように動作させる（図２参照）。

・周期Ｔにつき、第２主スイッチ素子Ｑｍ２をＴ×Ｄ／１００だけオンさせる。
・周期Ｔにつき、第２補助スイッチ素子Ｑｓ２をＴｏｎ３だけオンさせる。
・Ｔｏｎ３の中央（時刻ｔ１，ｔ５）で第２主スイッチ素子Ｑｍ２をオンさせる。
・第２主スイッチ素子Ｑｍ２に対して概ね相補的となるように第１主スイッチ素子Ｑｍ１をオン／オフさせる。
・第１補助スイッチ素子Ｑｓ１をオフのままとする。

【0027】

上記の制御によれば、第２主スイッチ素子Ｑｍ２の両端電圧Ｖｍ２がゼロになった時刻ｔ１，ｔ５に該第２主スイッチ素子Ｑｍ２がオンするゼロ電圧スイッチング（Zero Voltage Switching，ＺＶＳ）を実現することができる。また、上記の制御によれば、第２主スイッチ素子Ｑｍ２のオンをきっかけとして下がり始めた補助インダクタ電流Ｉｓがゼロになった時刻ｔ２，ｔ６に第２補助スイッチ素子Ｑｓ２がオフするので、トランスＴｒの不必要な励磁を防ぐこともできる。

【0028】

一方、制御部２０Ａは、降圧（Ｖ２→Ｖ１）時に各スイッチ素子Ｑｍ１，Ｑｍ２，Ｑｓ１，Ｑｓ２を次のように動作させる（図３参照）。

・周期Ｔにつき、第１主スイッチ素子Ｑｍ１をＴ×Ｄ／１００だけオンさせる。
・周期Ｔにつき、第１補助スイッチ素子Ｑｓ１をＴｏｎ３だけオンさせる。
・Ｔｏｎ３の中央（時刻ｔ１，ｔ５）で第１主スイッチ素子Ｑｍ１をオンさせる。
・第１主スイッチ素子Ｑｍ１に対して概ね相補的となるように第２主スイッチ素子Ｑｍ２をオン／オフさせる。
・第２補助スイッチ素子Ｑｓ２をオフのままとする。

【0029】

上記の制御によれば、第１主スイッチ素子Ｑｍ１の両端電圧Ｖｍ１がゼロになった時刻ｔ１，ｔ５に該第１主スイッチ素子Ｑｍ１がオンするＺＶＳを実現することができる。また、上記の制御によれば、第１主スイッチ素子Ｑｍ１のオンをきっかけとして上がり始めた補助インダクタ電流Ｉｓがゼロになった時刻ｔ２，ｔ６に第１補助スイッチ素子Ｑｓ１がオフするので、トランスＴｒの不必要な励磁を防ぐこともできる。

【0030】

なお、後で詳細に説明するが、第３オン時間Ｔｏｎ３は、典型的には制御部２０Ａの第１オン時間設定部２２によって設定された第１オン時間Ｔｏｎ１に等しい。また、制御部２０Ａは、同期整流が不要の場合は、昇圧時の第１主スイッチ素子Ｑｍ１、および降圧時の第２主スイッチ素子Ｑｍ２をオフのままとしてもよい。

【0031】

続いて、図１，４～８を参照しながら、制御部２０Ａの特徴的な構成および動作について説明する。

【0032】

図１に示すように、制御部２０Ａは、デューティ設定部２１と、第１オン時間設定部２２と、記憶部２３Ａと、第２オン時間設定部２４と、第３オン時間設定部２５Ａと、駆動信号生成部２６とを有している。

【0033】

デューティ設定部２１は、周期Ｔにおける主スイッチ素子Ｑｍ１，Ｑｍ２のデューティＤを設定する。例えば、デューティ設定部２１は、不図示のセンサによって検出した電圧Ｖ１と目標とする電圧Ｖ２との差に基づいて昇圧時のデューティＤを設定する。あるいは、デューティ設定部２１は、不図示のセンサによって検出した電圧Ｖ２と目標とする電圧Ｖ１との差に基づいて降圧時のデューティＤを設定する。

【0034】

このデューティ設定部２１の動作は、図４に示したステップＳ１に相当する。

【0035】

第１オン時間設定部２２は、不図示のセンサによって検出した電圧Ｖ２および主インダクタ電流Ｉｍと、記憶部２３Ａに記憶された規則（Ｖ２／Ｉｍと第１オン時間Ｔｏｎ１との関係）とに基づいて、周期Ｔにおける補助スイッチ素子Ｑｓ１，Ｑｓ２のオン時間の仮の値である第１オン時間Ｔｏｎ１を設定する。本実施例では、図５に示した規則が記憶部２３Ａに記憶されている。第１オン時間設定部２２は、この規則を参照することにより、現時点の電圧Ｖ２および主インダクタ電流Ｉｍに対応する好適な第１オン時間Ｔｏｎ１を一義的に求めることができる。なお、この規則は、ＤＣ－ＤＣコンバータ１０Ａの昇圧／降圧動作が最も効率的となるように（すなわち、ソフトスイッチングが最も効果的に行われるように）、予め定めておいたものである。

【0036】

この第１オン時間設定部２２の動作は、図４に示したステップＳ２に相当する。

【0037】

第２オン時間設定部２４は、設定されたデューティＤおよび第１オン時間Ｔｏｎ１に基づいて、周期Ｔ内に主スイッチ素子Ｑｍ１，Ｑｍ２のオン／オフが終了するか否かを判定し、終了すると判定した場合は、周期Ｔにおける補助スイッチ素子Ｑｓ１，Ｑｓ２のオン時間の仮の値である第２オン時間Ｔｏｎ２を第１オン時間Ｔｏｎ１とし、終了しないと判定した場合は、第２オン時間Ｔｏｎ２を第１オン時間Ｔｏｎ１よりも短い時間（圧縮されたＴｏｎ１）とする。

【0038】

例えば、降圧時に、周期Ｔと、第１主スイッチ素子Ｑｍ１のオン時間（Ｔ×Ｄ／１００）と、第１補助スイッチ素子Ｑｓ１の第１オン時間Ｔｏｎ１との間に図６（Ａ）に示したような関係がある場合、第２オン時間設定部２４は、周期Ｔ内に第１主スイッチ素子Ｑｍ１のオン／オフが終了すると判定する。この場合、第２オン時間設定部２４は、第１オン時間Ｔｏｎ１を第２オン時間Ｔｏｎ２として出力する。

【0039】

一方、降圧時に、周期Ｔと、第１主スイッチ素子Ｑｍ１のオン時間（Ｔ×Ｄ／１００）と、第１補助スイッチ素子Ｑｓ１の第１オン時間Ｔｏｎ１との間に図６（Ｂ）の左図に示したような関係がある場合、第２オン時間設定部２４は、周期Ｔ内に第１主スイッチ素子Ｑｍ１のオン／オフが終了しないと判定する。この場合、第２オン時間設定部２４は、周期Ｔからはみ出した分だけ第１主スイッチ素子Ｑｍ１のオンを前倒しするとともに、前倒しされた第１主スイッチ素子Ｑｍ１のオンが第１補助スイッチ素子Ｑｓ１のオン時間の中央となるように第１オン時間Ｔｏｎ１を圧縮する（図６（Ｂ）の右図参照）。そして、第２オン時間設定部２４は、この圧縮された第１オン時間Ｔｏｎ１を第２オン時間Ｔｏｎ２として出力する。

【0040】

第２オン時間設定部２４は、式“Ｔｏｎ１／２＋Ｔ×Ｄ／１００”の計算値が周期Ｔ以下であるか否かによって、周期Ｔ内に第１主スイッチ素子Ｑｍ１のオン／オフが終了するか否かを判定しているとも言える。

【0041】

図７に、圧縮された第１オン時間Ｔｏｎ１を用いて第２補助スイッチ素子Ｑｓ２を制御した昇圧時の動作波形図の一例を示す。同図から明らかなように、第２補助スイッチ素子Ｑｓ２のオン時間を当初設定された第１オン時間Ｔｏｎ１よりも短くすると、第２主スイッチ素子Ｑｍ２の両端電圧Ｖｍ２がゼロになる前（時刻ｔ１，ｔ５）に該第２主スイッチ素子Ｑｍ２がオンすることになるため、第２主スイッチ素子Ｑｍ２のスイッチング損失はゼロにはならない。ただし、時刻ｔ０－ｔ１の間、および時刻ｔ４－ｔ５の間に、第２主スイッチ素子Ｑｍ２の両端電圧Ｖｍ２は幾分低下するので、第２補助スイッチ素子Ｑｓ２をまったくオンさせない場合よりも第２主スイッチ素子Ｑｍ２のスイッチング損失は少ない。

【0042】

第２オン時間設定部２４は、降圧時においても同様の処理を行う。

【0043】

図８に、圧縮された第１オン時間Ｔｏｎ１を用いて第１補助スイッチ素子Ｑｓ１を制御した降圧時の動作波形図の一例を示す。同図から明らかなように、第１補助スイッチ素子Ｑｓ１のオン時間を当初設定された第１オン時間Ｔｏｎ１よりも短くすると、第１主スイッチ素子Ｑｍ１の両端電圧Ｖｍ１がゼロになる前（時刻ｔ１，ｔ５）に該第１主スイッチ素子Ｑｍ１がオンすることになるため、第１主スイッチ素子Ｑｍ１のスイッチング損失はゼロにはならない。ただし、時刻ｔ０－ｔ１の間、および時刻ｔ４－ｔ５の間に、第１主スイッチ素子Ｑｍ１の両端電圧Ｖｍ１は幾分低下するので、第１補助スイッチ素子Ｑｓ１をまったくオンさせない場合よりも第１主スイッチ素子Ｑｍ１のスイッチング損失は少ない。

【0044】

これらの第２オン時間設定部２４の動作は、図４に示したステップＳ３，Ｓ４ａ，Ｓ４ｂに相当する。

【0045】

第３オン時間設定部２５Ａは、第２オン時間Ｔｏｎ２が記憶部２３Ａに記憶された下限時間Ｔｔｈ以上であるか否かを判定し、下限時間Ｔｔｈ以上であれば最終的なオン時間となる第３オン時間Ｔｏｎ３を第２オン時間Ｔｏｎ２とし、下限時間Ｔｔｈ未満であれば第３オン時間Ｔｏｎ３をゼロとする。

【0046】

前述した通り、補助スイッチ素子Ｑｓ１，Ｑｓ２のオン時間を当初設定された第１オン時間Ｔｏｎ１よりも短くすると、完全なＺＶＳとはならないため、主スイッチ素子Ｑｍ１，Ｑｍ２のスイッチング損失は、短くしない場合ほどには低下しない。一方、補助スイッチ素子Ｑｓ１，Ｑｓ２をオン／オフさせると、スイッチング損失が発生する。このため、補助スイッチ素子Ｑｓ１，Ｑｓ２をオン／オフさせて補助共振回路部１２を作動させることによる、主スイッチ素子Ｑｍ１，Ｑｍ２のスイッチング損失低減と、補助スイッチ素子Ｑｓ１，Ｑｓ２のスイッチング損失増大とを比較し、後者の方が大きければ、補助共振回路部１２を作動させるべきではない。

【0047】

下限時間Ｔｔｈは、このような事情を考慮して予め設定されたものである。第３オン時間設定部２５Ａが、下限時間Ｔｔｈと第２オン時間Ｔｏｎ２とを比較し、第２オン時間Ｔｏｎ２が下限時間Ｔｔｈ未満である場合に第３オン時間をゼロとすることにより、補助共振回路部１２の作動によりかえって損失が増大するのを防ぐことができる。

【0048】

この第３オン時間設定部２５Ａの動作は、図４に示したステップＳ５，Ｓ６ａ，Ｓ６ｂに相当する。

【0049】

駆動信号生成部２６は、設定されたデューティＤに基づき主スイッチ素子Ｑｍ１，Ｑｍ２のための駆動信号Ｓｍ１，Ｓｍ２を生成するとともに、設定された第３オン時間Ｔｏｎ３に基づき補助スイッチ素子Ｑｓ１，Ｑｓ２のための駆動信号Ｓｓ１，Ｓｓ２を生成し、これらを各スイッチ素子Ｑｍ１，Ｑｍ２，Ｑｓ１，Ｑｓ２に向けて出力する。

【0050】

この駆動信号生成部２６の動作は、図４に示したステップＳ７に相当する。

【0051】

このように、本実施例に係るＤＣ－ＤＣコンバータ１０Ａの制御部２０Ａは、予め定められた規則に基づいて設定した理想的なオン時間（第１オン時間Ｔｏｎ１）に従って補助共振回路部１２を作動させることができない場合、すなわち、ステップＳ３の判定が“Ｎｏ”となった場合に、補助共振回路部１２の作動を停止させるのではなく、圧縮した第１オン時間Ｔｏｎ１（＝第２オン時間Ｔｏｎ２）に従って補助共振回路部１２を作動させ続けるよう構成されている。このため、本実施例に係るＤＣ－ＤＣコンバータ１０Ａによれば、効率の低下を最小限に抑えることができる。

【0052】

また、本実施例に係るＤＣ－ＤＣコンバータ１０Ａの制御部２０Ａは、第２オン時間Ｔｏｎ２（＝第１オン時間Ｔｏｎ１、または圧縮された第１オン時間Ｔｏｎ１）が予め設定された下限時間Ｔｔｈ未満である場合に、最終的なオン時間となる第３オン時間Ｔｏｎ３をゼロに設定するよう構成されている。このため、本実施例に係るＤＣ－ＤＣコンバータ１０Ａによれば、補助共振回路部１２が作動することによりかえって効率が悪化するのを防ぐことができる。

【0053】

［第２実施例］
図９に、本発明の第２実施例に係るＤＣ－ＤＣコンバータ１０Ｂを示す。同図に示すように、ＤＣ－ＤＣコンバータ１０Ｂは、制御部２０Ａの代わりに制御部２０Ｂを備えている点でＤＣ－ＤＣコンバータ１０Ａと相違しているが、他の点ではＤＣ－ＤＣコンバータ１０Ａと共通している。また、制御部２０Ｂは、記憶部２３Ａの代わりに記憶部２３Ｂを有している点と、第３オン時間設定部２５Ａの代わりに第３オン時間設定部２５Ｂを有している点とにおいて制御部２０Ａと相違しているが、他の点では制御部２０Ａと共通している。

【0054】

記憶部２３Ｂは、図５に示した規則および前述の下限時間Ｔｔｈに相当する第１下限時間Ｔｔｈ１とともに、第１下限時間Ｔｔｈ１よりもやや長い第２下限時間Ｔｔｈ２を記憶している。

【0055】

第３オン時間設定部２５Ｂは、第２オン時間Ｔｏｎ２と記憶部２３Ｂに記憶された第１下限時間Ｔｔｈ１および第２下限時間Ｔｔｈ２とを比較し、第２オン時間Ｔｏｎ２が第２下限時間Ｔｔｈ２以上であれば、最終的なオン時間となる第３オン時間Ｔｏｎ３を第２オン時間Ｔｏｎ２とし、第２オン時間Ｔｏｎ２が第１下限時間Ｔｔｈ１未満であれば、第３オン時間Ｔｏｎ３をゼロとし、第２オン時間Ｔｏｎ２が第１下限時間Ｔｔｈ１以上第２下限時間Ｔｔｈ２未満であれば、第３オン時間Ｔｏｎ３を第２オン時間Ｔｏｎ２またはゼロとする。

【0056】

より詳しくは、第３オン時間設定部２５Ｂは、図１０に示すように、第２オン時間Ｔｏｎ２が一旦第１下限時間Ｔｔｈ１未満となると、第２オン時間Ｔｏｎ２が第２下限時間Ｔｔｈ２以上となるまでの間は、第３オン時間Ｔｏｎ３をゼロにし続け、第２オン時間Ｔｏｎ２が一旦第２下限時間Ｔｔｈ２以上となると、第２オン時間Ｔｏｎ２が第１下限時間Ｔｔｈ１未満となるまでの間は、第３オン時間Ｔｏｎ３を第２オン時間Ｔｏｎ２にし続けるよう構成されている。

【0057】

本実施例に係るＤＣ－ＤＣコンバータ１０Ｂによれば、補助共振回路部１２が頻繁に作動停止および作動再開を繰り返すのを防ぐことができる。補助共振回路部１２が頻繁に作動停止および作動再開を繰り返すと、出力側の電圧（昇圧時であれば電圧Ｖ２、降圧時であれば電圧Ｖ１）が変動し、高電圧側入出力端１４，１４に接続された各種負荷回路や低電圧側入出力端１３，１３に接続された蓄電池３０の損耗を招くおそれがある。

【0058】

また、本実施例に係るＤＣ－ＤＣコンバータ１０Ｂによれば、ＤＣ－ＤＣコンバータ１０Ａと同様の作用効果も得られる。

【0059】

［変形例］
以上、本発明に係るＤＣ－ＤＣコンバータの第１実施例および第２実施例について説明してきたが、本発明の構成はこれらに限定されるものではない。

【0060】

例えば、補助スイッチ素子Ｑｓ１，Ｑｓ２のスイッチング損失が十分に小さく、補助共振回路部１２の作動によりかえって損失が増大する心配がない場合は、第３オン時間設定部２５Ａ，２５Ｂを省略し、第３オン時間Ｔｏｎ３の代わりに第２オン時間Ｔｏｎ２が駆動信号生成部２６に入力されるようにしてもよい。この場合は、記憶部２３Ａ，２３Ｂに下限時間（第１下限時間、第２下限時間）を記憶させておく必要はない。

【0061】

また、コンバータ主回路部の構成は、図１，９に示したものに限定されない。特に、主スイッチ素子Ｑｍ１，Ｑｍ２がボディダイオードを含んでいる場合は、主ダイオードＤｍ１，Ｄｍ２を省略することができる。

【0062】

補助共振回路部の構成も、図１，９に示したものに限定されない。特に、補助スイッチ素子Ｑｓ１，Ｑｓ２がボディダイオードを含んでいる場合は、補助ダイオードＤｓ１，Ｄｓ２を省略することができる。また、昇圧時にのみ補助共振回路部を作動させる場合は、第１補助スイッチ素子Ｑｓ１、第１補助ダイオードＤｓ１、第１補助キャパシタＣｓ１および第１巻線Ｔｒ１の一部を省略することができ、降圧時にのみ補助共振回路部を作動させる場合は、第２補助スイッチ素子Ｑｓ２、第２補助ダイオードＤｓ２、第１補助キャパシタＣｓ１よび第１巻線Ｔｒ１の別の一部を省略することができる。

【0063】

第１オン時間を設定する際に参照する規則も、図５に示したものに限定されない。本発明では、昇圧／降圧動作が最も効率的となるような第１オン時間Ｔｏｎ１、すなわち、ソフトスイッチングが最も効果的に行われるような第１オン時間Ｔｏｎ１を一義的に求めることができるグラフ、数式、マップ、テーブル等を規則として使用することができる。

【符号の説明】

【0064】

１０Ａ，１０Ｂ ＤＣ－ＤＣコンバータ
１１ コンバータ主回路部
１２ 補助共振回路部
１３ 低電圧側入出力端
１４ 高電圧側入出力端
２０Ａ，２０Ｂ 制御部
２１ デューティ設定部
２２ 第１オン時間設定部
２３Ａ，２３Ｂ 記憶部
２４ 第２オン時間設定部
２５Ａ，２５Ｂ 第３オン時間設定部
２６ 駆動信号生成部
３０ 直流電源（蓄電池）
Ｃ１，Ｃ２ キャパシタ
Ｃｓ１，Ｃｓ２ 補助キャパシタ
Ｄｂ１，Ｄｂ２，Ｄｂ３，Ｄｂ４ ダイオード
Ｄｍ１，Ｄｍ２ 主ダイオード
Ｄｓ１，Ｄｓ２ 補助ダイオード
Ｌｍ 主インダクタ
Ｌｓ 補助インダクタ
ＮＢ 基準ノード
ＮＨ 高電圧ノード
ＮＬ 低電圧ノード
ＮＭ１ 第１中間ノード
ＮＭ２ 第２中間ノード
Ｑｍ１，Ｑｍ２ 主スイッチ素子
Ｑｓ１，Ｑｓ２ 補助スイッチ素子
Ｔｒ トランス
Ｔｒ１ 第１巻線
Ｔｒ２ 第２巻線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】