(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-11
(45)【発行日】2024-10-22
(54)【発明の名称】多ビットグレイコード生成回路
(51)【国際特許分類】
H03K 23/40 20060101AFI20241015BHJP
H03K 23/00 20060101ALI20241015BHJP
H03K 23/42 20060101ALI20241015BHJP
H03K 21/10 20060101ALI20241015BHJP
H03M 7/16 20060101ALI20241015BHJP
【ＦＩ】
H03K23/40
H03K23/00 Z
H03K23/42
H03K21/10
H03M7/16
【請求項の数】
8
(21)【出願番号】P 2020195431
(22)【出願日】2020-11-25
(65)【公開番号】P2022083858
(43)【公開日】2022-06-06
【審査請求日】2023-09-20
(73)【特許権者】
【識別番号】319006047
【氏名又は名称】シャープセミコンダクターイノベーション株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】森川 佳直
【審査官】福田 正悟
(56)【参考文献】
【文献】特開２００３－０３７５０４（ＪＰ，Ａ）
【文献】米国特許第０４６１８８４９（ＵＳ，Ａ）
【文献】特開昭５２－１２０７３４（ＪＰ，Ａ）
【文献】特開２００２－１１１４８２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｋ ２３／４０
Ｈ０３Ｋ ２３／００
Ｈ０３Ｋ ２３／４２
Ｈ０３Ｋ ２１／１０
Ｈ０３Ｍ ７／１６
(57)【特許請求の範囲】
【請求項1】
多ビットのグレイコードのビット０に対応するグレイコードを生成する第０グレイコード生成回路と、前記多ビットのグレイコードのビット０より上位の各ビットに対応したグレイコードを生成する複数のグレイコード生成回路とを備え、
前記複数のグレイコード生成回路のそれぞれは、複数のフリップフロップ回路によって構成され、
前段のフリップフロップ回路の出力が次段のフリップフロップ回路に入力され、
最終段のフリップフロップ回路の出力が初段のフリップフロップ回路で反転されて保持され、
前記複数のフリップフロップ回路のいずれかの出力を各ビットに対応したグレイコードとして出力し、
前記第０グレイコード生成回路と、前記複数のグレイコード生成回路とが、クロック信号の半周期分だけずれて動作する、多ビットグレイコード生成回路。
【請求項2】
前記第０グレイコード生成回路は、クロック信号に同期して出力を反転した値を保持し、当該出力をグレイコードのビット０として出力する第１のフリップフロップ回路を含む、請求項１に記載の多ビットグレイコード生成回路。
【請求項3】
前記複数のグレイコード生成回路は、クロック信号に同期して入力を反転した値を保持して出力する第２のフリップフロップ回路と、前記クロック信号に同期して前記第２のフリップフロップ回路の出力の値を保持して前記第２のフリップフロップ回路に出力し、当該出力をグレイコードのビット１とする第３のフリップフロップ回路とを含む第１グレイコード生成回路を備える、請求項１または２に記載の多ビットグレイコード生成回路。
【請求項4】
前記複数のグレイコード生成回路はさらに、クロック信号に同期して入力を反転した値を保持して出力する第４のフリップフロップ回路と、前記クロック信号に同期して前記第４のフリップフロップ回路の出力の値を保持して出力する第５のフリップフロップ回路と、
前記クロック信号に同期して前記第５のフリップフロップ回路の出力の値を保持して出力し、当該出力をグレイコードのビット２とする第６のフリップフロップ回路と、
前記クロック信号に同期して前記第６のフリップフロップ回路の出力の値を保持して前記第４のフリップフロップ回路に出力する第７のフリップフロップ回路とを含む第２グレイコード生成回路を備える、請求項３に記載の多ビットグレイコード生成回路。
【請求項5】
前記複数のグレイコード生成回路はさらに、クロック信号に同期して入力を反転した値を保持して出力する第８のフリップフロップ回路と、前記クロック信号に同期して前記第８のフリップフロップ回路の出力の値を保持して出力する第９のフリップフロップ回路と、
前記クロック信号に同期して前記第９のフリップフロップ回路の出力の値を保持して出力する第１０のフリップフロップ回路と、
前記クロック信号に同期して前記第１０のフリップフロップ回路の出力の値を保持して出力する第１１のフリップフロップ回路と、
前記クロック信号に同期して前記第１１のフリップフロップ回路の出力の値を保持して出力し、当該出力をグレイコードのビット３とする第１２のフリップフロップ回路と、
前記クロック信号に同期して前記第１２のフリップフロップ回路の出力の値を保持して出力する第１３のフリップフロップ回路と、
前記クロック信号に同期して前記第１３のフリップフロップ回路の出力の値を保持して出力する第１４のフリップフロップ回路と、
前記クロック信号に同期して前記第１４のフリップフロップ回路の出力の値を保持して前記第８のフリップフロップ回路に出力する第１５のフリップフロップ回路とを含む第３グレイコード生成回路を備える、請求項４に記載の多ビットグレイコード生成回路。
【請求項6】
前記多ビットグレイコード生成回路はさらに、グレイコードのビット４を生成する第４グレイコード生成回路と、前記第３グレイコード生成回路からの出力の値と、前記第３グレイコード生成回路からの出力を反転した値とを選択的に出力する第１の選択回路と、
前記第４グレイコード生成回路からの出力の値と、前記第４グレイコード生成回路からの出力を反転した値とを選択的に出力する第２の選択回路とを備える、請求項５に記載の多ビットグレイコード生成回路。
【請求項7】
前記多ビットグレイコード生成回路はさらに、グレイコードのビット４を生成する第４グレイコード生成回路と、前記クロック信号に同期して前記第１グレイコード生成回路の出力の値を保持して出力する第１６のフリップフロップ回路と、
前記クロック信号に同期して前記第２グレイコード生成回路の前記第７のフリップフロップ回路の出力の値を保持して出力する第１７のフリップフロップ回路と、
前記クロック信号に同期して前記第３グレイコード生成回路の前記第１５のフリップフロップ回路の出力の値を保持して出力する第１８のフリップフロップ回路と、
前記第０グレイコード生成回路からの出力と、前記クロック信号とを選択的に出力する第３の選択回路と、
前記第１グレイコード生成回路からの出力と、前記第０グレイコード生成回路からの出力とを選択的に出力する第４の選択回路と、
前記第２グレイコード生成回路からの出力と、前記第１６のフリップフロップ回路からの出力とを選択的に出力する第５の選択回路と、
前記第３グレイコード生成回路からの出力と、前記第１７のフリップフロップ回路からの出力とを選択的に出力する第６の選択回路と、
前記第４グレイコード生成回路からの出力と、前記第１８のフリップフロップ回路からの出力とを選択的に出力する第７の選択回路とを備える、請求項５に記載の多ビットグレイコード生成回路。
【請求項8】
前記多ビットグレイコード生成回路はさらに、リセット解除から所定のクロック数後にクロック信号の出力を開始するクロック遅延回路を備える、請求項１～７のいずれか１項に記載の多ビットグレイコード生成回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多ビットのグレイコードを生成して出力する多ビットグレイコード生成回路に関する。
【背景技術】
【0002】
従来、多ビットのグレイコードを生成するための技術が種々開発されている。これに関連する技術として、下記の特許文献１に開示された発明がある。
【0003】
特許文献１は、パルス信号を計数し、計数値に応じたグレイコードを出力する多数ビットグレイコードカウンタに関する。この多数ビットグレイコードカウンタは、アップダウン機能を有したＮビットのグレイコードアップ／ダウンカウンタと、Ｍビットのグレイコードカウンタとを備える。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平６－０５３８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述の特許文献１に開示された多数ビットグレイコードカウンタにおいては、グレイコードカウンタを構成するフリップフロップ（以下、ＦＦと略す。）回路の間に、ＦＦ回路以外の多数の論理回路が接続されている。ＦＦ回路に入力されるクロック信号の駆動周波数は、前段のＦＦ回路の遅延時間、論理回路の遅延時間、および次段のＦＦ回路のセットアップ時間で決定される。
【0006】
すなわち、ＦＦ回路の間に多数の論理回路が存在すれば遅延時間が大きくなり、ＦＦ回路に入力されるクロック信号の駆動周波数を高速にすることができず、グレイコードカウンタから出力されるグレイコードの周波数も高速にすることができない。
【0007】
本発明の一態様は、グレイコードを高い周波数で出力することが可能な多ビットグレイコード生成回路を実現することを目的とする。
【課題を解決するための手段】
【0008】
上記の課題を解決するために、本発明の一態様に係る多ビットグレイコード生成回路は、多ビットのグレイコードのビット０に対応するグレイコードを生成する第０グレイコード生成回路と、多ビットのグレイコードのビット０より上位の各ビットに対応したグレイコードを生成する複数のグレイコード生成回路とを備え、複数のグレイコード生成回路のそれぞれは、複数のフリップフロップ回路によって構成され、前段のフリップフロップ回路の出力が次段のフリップフロップ回路に入力され、最終段のフリップフロップ回路の出力が初段のフリップフロップ回路で反転されて保持され、複数のフリップフロップ回路のいずれかの出力を各ビットに対応したグレイコードとして出力する。
【発明の効果】
【0009】
本発明の一態様によれば、グレイコードを高い周波数で出力することが可能な多ビットグレイコード生成回路を提供することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態１に係る多ビットグレイコード生成回路の概略構成を示すブロック図である。
【図2】本発明の実施形態１に係る多ビットグレイコード生成回路の動作の概略を説明するためのタイミングチャートである。
【図3】クロック遅延回路の回路構成を示す図である。
【図4】クロック遅延回路の動作を説明するためのタイミングチャートである。
【図5】Ｂｉｔ０グレイコード生成回路の回路構成を示す図である。
【図6】Ｂｉｔ０グレイコード生成回路の動作を説明するためのタイミングチャートである。
【図7】Ｂｉｔ１グレイコード生成回路の回路構成を示す図である。
【図8】Ｂｉｔ１グレイコード生成回路の動作を説明するためのタイミングチャートである。
【図9】Ｂｉｔ２グレイコード生成回路の回路構成を示す図である。
【図10】Ｂｉｔ２グレイコード生成回路の動作を説明するためのタイミングチャートである。
【図11】Ｂｉｔ３グレイコード生成回路の回路構成を示す図である。
【図12】Ｂｉｔ３グレイコード生成回路の動作を説明するためのタイミングチャートである。
【図13】本発明の実施形態１に係る多ビットグレイコード生成回路の動作の詳細を説明するためのタイミングチャートである。
【図14】本発明の実施形態２に係る多ビットグレイコード生成回路の概略構成を示すブロック図である。
【図15】本発明の実施形態２に係る多ビットグレイコード生成回路において、ＳＥＬ信号が“０”の場合の動作を説明するためのタイミングチャートである。
【図16】本発明の実施形態２に係る多ビットグレイコード生成回路において、ＳＥＬ信号が“１”の場合の動作を説明するためのタイミングチャートである。
【図17】本発明の実施形態３に係る多ビットグレイコード生成回路の概略構成を示すブロック図である。
【図18】本発明の実施形態３に係る多ビットグレイコード生成回路において、ＳＥＬ信号が“０”の場合の動作を説明するためのタイミングチャートである。
【図19】本発明の実施形態３に係る多ビットグレイコード生成回路において、ＳＥＬ信号が“１”の場合の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【0011】
〔実施形態１〕
以下、本発明の一実施形態について、詳細に説明する。なお、説明の便宜上、同一の部材には同一の符号を付し、それらの名称および機能も同一である。したがって、それらの詳細な説明は繰り返さない。
以下、本発明の一実施形態について、詳細に説明する。なお、説明の便宜上、同一の部材には同一の符号を付し、それらの名称および機能も同一である。したがって、それらの詳細な説明は繰り返さない。
【0012】
＜グレイコード生成回路１００の構成および動作＞
図１は、本発明の実施形態１に係る多ビットグレイコード生成回路１００の概略構成を示すブロック図である。グレイコード生成回路１００は、クロック遅延回路１と、Ｂｉｔ０グレイコード生成回路（第０グレイコード生成回路とも呼ぶ。）２と、Ｂｉｔ１グレイコード生成回路（第１グレイコード生成回路とも呼ぶ。）３と、Ｂｉｔ２グレイコード生成回路（第２グレイコード生成回路とも呼ぶ。）４と、Ｂｉｔ３グレイコード生成回路（第３グレイコード生成回路とも呼ぶ。）５と、Ｂｉｔ４グレイコード生成回路（第４グレイコード生成回路とも呼ぶ。）６とを含む。
図１は、本発明の実施形態１に係る多ビットグレイコード生成回路１００の概略構成を示すブロック図である。グレイコード生成回路１００は、クロック遅延回路１と、Ｂｉｔ０グレイコード生成回路（第０グレイコード生成回路とも呼ぶ。）２と、Ｂｉｔ１グレイコード生成回路（第１グレイコード生成回路とも呼ぶ。）３と、Ｂｉｔ２グレイコード生成回路（第２グレイコード生成回路とも呼ぶ。）４と、Ｂｉｔ３グレイコード生成回路（第３グレイコード生成回路とも呼ぶ。）５と、Ｂｉｔ４グレイコード生成回路（第４グレイコード生成回路とも呼ぶ。）６とを含む。
【0013】
クロック遅延回路１は、リセット信号ＸＲＳＴがロウレベル（以下、“０”と略す。）からハイレベル（以下、“１”と略す。）になった後、数クロック後にクロック信号ＣＫ０の出力を開始する。
【0014】
Ｂｉｔ０グレイコード生成回路２、Ｂｉｔ１グレイコード生成回路３、Ｂｉｔ２グレイコード生成回路４、Ｂｉｔ３グレイコード生成回路５、およびＢｉｔ４グレイコード生成回路６は、クロック遅延回路１から出力されるクロック信号ＣＫ０に同期して、それぞれ対応するビットのグレイコードを出力する。各ビットに対応するグレイコード生成回路２～６の詳細は、後述する。
【0015】
図２は、本発明の実施形態１に係る多ビットグレイコード生成回路１００の動作の概略を説明するためのタイミングチャートである。タイミングＴ１において、リセット信号ＸＲＳＴが“１”となる。その数クロック後のＴ２において、クロック遅延回路１は、クロック信号ＣＫ０の出力を開始する。そして、その数クロック後のＴ３において、各ビットに対応するグレイコード生成回路２～６は、グレイコードＤ＜４：０＞の出力を開始する。
【0016】
＜クロック遅延回路１の構成および動作＞
図３は、クロック遅延回路１の回路構成を示す図である。クロック遅延回路１は、ＦＦ回路１１～１３と、ラッチ回路１４と、ＡＮＤ回路１５とを含む。ＦＦ回路１１～１３およびラッチ回路１４には、同じクロック信号ＣＫが接続される。また、ＦＦ回路１１～１３には同じリセット信号ＸＲＳＴが接続される。
図３は、クロック遅延回路１の回路構成を示す図である。クロック遅延回路１は、ＦＦ回路１１～１３と、ラッチ回路１４と、ＡＮＤ回路１５とを含む。ＦＦ回路１１～１３およびラッチ回路１４には、同じクロック信号ＣＫが接続される。また、ＦＦ回路１１～１３には同じリセット信号ＸＲＳＴが接続される。
【0017】
ＦＦ回路１１～１３は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ信号の立ち上がりで入力端子Ｄに入力される値を保持して出力端子Ｑに出力する。
【0018】
なお、ＦＦ回路１１～１３は、クロック信号の立ち上がりで動作するが、クロック信号の立ち下がりで動作するようにしてもよい。したがって、ＦＦ回路１１～１３は、クロック信号の立ち上がりおよび立ち下がりのどちらで動作してもよいため、クロック信号に同期して動作すると記載することもできる。
【0019】
ラッチ回路１４は、ＣＫ信号の立ち上がりで端子Ｄに入力される値を保持して端子Ｑに出力し、ＣＫ信号が“１”の間、その状態を維持する。そして、ＣＫ信号が“０”のときに、端子Ｄに入力される値をそのまま端子Ｑに出力（スルー）する。
【0020】
図４は、クロック遅延回路１の動作を説明するためのタイミングチャートである。タイミングＴ１において、リセット信号ＸＲＳＴが“１”となる。Ｔ２において、ＦＦ回路１１の出力信号ｎ０が“０”から“１”に変化する。Ｔ３において、ＦＦ回路１２の出力信号ｎ１が“０”から“１”に変化する。Ｔ４において、ＦＦ回路１３の出力信号ｎ２が“０”から“１”に変化する。
【0021】
Ｔ５において、ラッチ回路１４の出力信号ｎ３が“０”から“１”に変化する。Ｔ６において、ＡＮＤ回路１５は、クロック信号ＣＫ０の出力を開始する。
【0022】
＜Ｂｉｔ０グレイコード生成回路２の構成および動作＞
図５は、Ｂｉｔ０グレイコード生成回路２の回路構成を示す図である。Ｂｉｔ０グレイコード生成回路２は、ＦＦ回路２１を含む。ＦＦ回路２１には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
図５は、Ｂｉｔ０グレイコード生成回路２の回路構成を示す図である。Ｂｉｔ０グレイコード生成回路２は、ＦＦ回路２１を含む。ＦＦ回路２１には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
【0023】
ＦＦ回路２１は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち下がりで端子ＸＤの値を保持し、端子Ｑに出力する。ＸＤ端子は、端子Ｑから出力される値を反転して入力するため、ＣＫ０信号の立ち下がりごとに端子Ｑから出力される値を反転して出力することになる。このＦＦ回路２１の出力端子Ｑに出力される値がビット０のグレイコードＤ０となる。
【0024】
なお、ＦＦ回路２１は、クロック信号の立ち下がりで動作するが、クロック信号の立ち上がりで動作するようにしてもよい。したがって、ＦＦ回路２１は、クロック信号の立ち上がりおよび立ち下がりのどちらで動作してもよいため、クロック信号に同期して動作すると記載することもできる。
【0025】
図６は、Ｂｉｔ０グレイコード生成回路２の動作を説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始されるが、ＦＦ回路２１の出力信号Ｄ０は“０”となっている。Ｔ２において、ＣＫ０信号の立ち下がりでＦＦ回路２１の出力信号Ｄ０が“０”から“１”に変化する。Ｔ３において、ＦＦ回路２１の出力信号Ｄ０は“１”が保持される。Ｔ４において、ＦＦ回路２１の出力信号Ｄ０が“１”から“０”に変化する。
【0026】
Ｔ５において、ＦＦ回路２１の出力信号Ｄ０は“０”が保持される。Ｔ６において、ＦＦ回路２１の出力信号Ｄ０が“０”から“１”に変化する。Ｔ７において、ＦＦ回路２１の出力信号Ｄ０は“１”が保持される。以降、同様の動作が行われる。
【0027】
＜Ｂｉｔ１グレイコード生成回路３の構成および動作＞
図７は、Ｂｉｔ１グレイコード生成回路３の回路構成を示す図である。Ｂｉｔ１グレイコード生成回路３は、ＦＦ回路３１および３２を含む。ＦＦ回路３１および３２には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
図７は、Ｂｉｔ１グレイコード生成回路３の回路構成を示す図である。Ｂｉｔ１グレイコード生成回路３は、ＦＦ回路３１および３２を含む。ＦＦ回路３１および３２には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
【0028】
ＦＦ回路３１は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち上がりで端子ＸＤの値を保持し、端子Ｑに出力する。ＸＤ端子は、ＦＦ回路３２の出力端子Ｑから出力される値を反転して入力するため、ＣＫ０信号の立ち上がりごとにＦＦ回路３２の出力端子Ｑから出力される値を反転して出力することになる。
【0029】
ＦＦ回路３２は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち上がりで端子Ｄの値を保持し、端子Ｑに出力する。このＦＦ回路３２の出力端子Ｑに出力される値がビット１のグレイコードＤ１となる。
【0030】
なお、ＦＦ回路３１および３２は、クロック信号の立ち上がりで動作するが、クロック信号の立ち下がりで動作するようにしてもよい。したがって、ＦＦ回路３１および３２は、クロック信号の立ち上がりおよび立ち下がりのどちらで動作してもよいため、クロック信号に同期して動作すると記載することもできる。
【0031】
図８は、Ｂｉｔ１グレイコード生成回路３の動作を説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始され、ＦＦ回路３１の出力端子Ｑの値（ｎ０）が“０”から“１”に変化する。Ｔ２において、ＦＦ回路３１の出力信号ｎ０は“１”が保持される。Ｔ３において、ＦＦ回路３２の出力端子Ｑの値（Ｄ１）が“０”から“１”に変化する。Ｔ４において、ＦＦ回路３１および３２の出力信号ｎ０およびＤ１は“１”が保持される。
【0032】
Ｔ５において、ＦＦ回路３１の出力信号ｎ０が“１”から“０”に変化する。Ｔ６において、ＦＦ回路３１の出力信号ｎ０は“０”が保持され、ＦＦ回路３２の出力信号Ｄ１は“１”が保持される。Ｔ７において、ＦＦ回路３２の出力信号Ｄ１が“１”から“０”に変化する。Ｔ８において、ＦＦ回路３１および３２の出力信号ｎ０およびＤ１は“０”が保持される。以降、同様の動作が行われる。
【0033】
＜Ｂｉｔ２グレイコード生成回路４の構成および動作＞
図９は、Ｂｉｔ２グレイコード生成回路４の回路構成を示す図である。Ｂｉｔ２グレイコード生成回路４は、ＦＦ回路４１～４４を含む。ＦＦ回路４１～４４には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
図９は、Ｂｉｔ２グレイコード生成回路４の回路構成を示す図である。Ｂｉｔ２グレイコード生成回路４は、ＦＦ回路４１～４４を含む。ＦＦ回路４１～４４には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
【0034】
ＦＦ回路４１は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち上がりで端子ＸＤの値を保持し、端子Ｑに出力する。ＸＤ端子は、ＦＦ回路４４の出力端子Ｑから出力される値を反転して入力するため、ＣＫ０信号の立ち上がりごとにＦＦ回路４４の出力端子Ｑから出力される値を反転して出力することになる。
【0035】
ＦＦ回路４２～４４は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち上がりで端子Ｄの値を保持し、端子Ｑに出力する。ＦＦ回路４３の出力端子Ｑに出力される値がビット２のグレイコードＤ２となる。
【0036】
なお、ＦＦ回路４１～４４は、クロック信号の立ち上がりで動作するが、クロック信号の立ち下がりで動作するようにしてもよい。したがって、ＦＦ回路４１～４４は、クロック信号の立ち上がりおよび立ち下がりのどちらで動作してもよいため、クロック信号に同期して動作すると記載することもできる。
【0037】
図１０は、Ｂｉｔ２グレイコード生成回路４の動作を説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始され、ＦＦ回路４１の出力端子Ｑの値（ｎ０）が“０”から“１”に変化する。Ｔ２において、ＦＦ回路４１の出力信号ｎ０は“１”が保持される。Ｔ３において、ＦＦ回路４２の出力端子Ｑの値（ｎ１）が“０”から“１”に変化する。Ｔ４において、ＦＦ回路４１および４２の出力信号ｎ０およびｎ１は“１”が保持される。
【0038】
Ｔ５において、ＦＦ回路４３の出力信号Ｄ２が“０”から“１”に変化する。Ｔ６において、ＦＦ回路４１～４３の出力信号ｎ０、ｎ１およびＤ２は“１”が保持される。Ｔ７において、ＦＦ回路４４の出力信号ｎ２が“０”から“１”に変化する。Ｔ８において、ＦＦ回路４１～４４の出力信号ｎ０、ｎ１、Ｄ２およびｎ２は“１”が保持される。
【0039】
Ｔ９において、ＦＦ回路４１の出力信号ｎ０が“１”から“０”に変化する。Ｔ１０において、ＦＦ回路４１～４４は、同じ値を保持する。Ｔ１１において、ＦＦ回路４２の出力信号ｎ１が“１”から“０”に変化する。Ｔ１２において、ＦＦ回路４１～４４は、同じ値を保持する。Ｔ１３において、ＦＦ回路４３の出力信号Ｄ２が“１”から“０”に変化する。以降、同様の動作が行われる。
【0040】
＜Ｂｉｔ３グレイコード生成回路５の構成および動作＞
図１１は、Ｂｉｔ３グレイコード生成回路５の回路構成を示す図である。Ｂｉｔ３グレイコード生成回路５は、ＦＦ回路５１～５８を含む。ＦＦ回路５１～５８には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
図１１は、Ｂｉｔ３グレイコード生成回路５の回路構成を示す図である。Ｂｉｔ３グレイコード生成回路５は、ＦＦ回路５１～５８を含む。ＦＦ回路５１～５８には、クロック遅延回路１から出力されるクロック信号ＣＫ０およびリセット信号ＸＲＳＴが接続される。
【0041】
ＦＦ回路５１は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち上がりで端子ＸＤの値を保持し、端子Ｑに出力する。ＸＤ端子は、ＦＦ回路５８の出力端子Ｑから出力される値を反転して入力するため、ＣＫ０信号の立ち上がりごとにＦＦ回路５８の出力端子Ｑから出力される値を反転して出力することになる。
【0042】
ＦＦ回路５２～５８は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち上がりで端子Ｄの値を保持し、端子Ｑに出力する。ＦＦ回路５５の出力端子Ｑに出力される値がビット３のグレイコードＤ３となる。
【0043】
なお、ＦＦ回路５１～５８は、クロック信号の立ち上がりで動作するが、クロック信号の立ち下がりで動作するようにしてもよい。したがって、ＦＦ回路５１～５８は、クロック信号の立ち上がりおよび立ち下がりのどちらで動作してもよいため、クロック信号に同期して動作すると記載することもできる。
【0044】
図１２は、Ｂｉｔ３グレイコード生成回路５の動作を説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始され、ＦＦ回路５１の出力端子Ｑの値（ｎ０）が“０”から“１”に変化する。Ｔ２において、ＦＦ回路５１の出力信号ｎ０は“１”が保持される。Ｔ３において、ＦＦ回路５２の出力端子Ｑの値（ｎ１）が“０”から“１”に変化する。Ｔ４において、ＦＦ回路５１および５２の出力信号ｎ０およびｎ１は“１”が保持される。
【0045】
Ｔ５において、ＦＦ回路５３の出力信号ｎ２が“０”から“１”に変化する。Ｔ６において、ＦＦ回路５１～５３の出力信号ｎ０、ｎ１およびｎ２は“１”が保持される。Ｔ７において、ＦＦ回路５４の出力信号ｎ３が“０”から“１”に変化する。Ｔ８において、ＦＦ回路５１～５４の出力信号ｎ０、ｎ１、ｎ２およびｎ３は“１”が保持される。
【0046】
Ｔ９において、ＦＦ回路５５の出力信号Ｄ３が“０”から“１”に変化する。Ｔ１０において、ＦＦ回路５１～５８は、同じ値を保持する。Ｔ１１において、ＦＦ回路５６の出力信号ｎ４が“０”から“１”に変化する。Ｔ１２において、ＦＦ回路５１～５８は、同じ値を保持する。Ｔ１３において、ＦＦ回路５７の出力信号ｎ５が“０”から“１”に変化する。
【0047】
Ｔ１４において、ＦＦ回路５１～５８は、同じ値を保持する。Ｔ１５において、ＦＦ回路５８の出力信号ｎ６が“０”から“１”に変化する。同様の動作を繰り返し、Ｔ１６において、ＦＦ回路５５の出力信号Ｄ３が“１”から“０”に変化する。
【0048】
なお、Ｂｉｔ４グレイコード生成回路６の構成および動作についての詳細な説明は行わない。しかしながら、ビット３よりも上位のビットについても、当業者であれば、Ｂｉｔ０グレイコード生成回路２～Ｂｉｔ３グレイコード生成回路５の構成および動作を参照して、容易に類推することが可能であろう。
【0049】
＜多ビットグレイコード生成回路１００の動作＞
図１３は、多ビットグレイコード生成回路１００の動作を詳細に説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始されるが、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０は“０”となっている。このとき、多ビットグレイコードは、１０進数表記で“０”となる。
図１３は、多ビットグレイコード生成回路１００の動作を詳細に説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始されるが、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０は“０”となっている。このとき、多ビットグレイコードは、１０進数表記で“０”となる。
【0050】
タイミングＴ２において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１”となる。
【0051】
タイミングＴ３において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“１”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“３”となる。
【0052】
タイミングＴ４において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２”となる。
【0053】
タイミングＴ５において、Ｂｉｔ２グレイコード生成回路４の出力信号Ｄ２が“１”となり、他のグレイコード生成回路２，３，５および６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“６”となる。
【0054】
タイミングＴ６において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“７”となる。
【0055】
タイミングＴ７において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“０”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“５”となる。
【0056】
タイミングＴ８において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“４”となる。
【0057】
タイミングＴ９において、Ｂｉｔ３グレイコード生成回路５の出力信号Ｄ３が“１”となり、他のグレイコード生成回路２～４および６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１２”となる。
【0058】
タイミングＴ１０において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１３”となる。
【0059】
タイミングＴ１１において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“１”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１５”となる。
【0060】
タイミングＴ１２において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１４”となる。
【0061】
タイミングＴ１３において、Ｂｉｔ２グレイコード生成回路４の出力信号Ｄ２が“０”となり、他のグレイコード生成回路２，３，５および６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１０”となる。
【0062】
タイミングＴ１４において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１１”となる。
【0063】
タイミングＴ１５において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“０”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“９”となる。
【0064】
タイミングＴ１６において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“８”となる。
【0065】
タイミングＴ１７において、Ｂｉｔ４グレイコード生成回路６の出力信号Ｄ４が“１”となり、他のグレイコード生成回路２～５の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２４”となる。以降、同様の動作が行われる。
【0066】
以上説明したように、本実施形態に係る多ビットグレイコード生成回路１００においては、Ｂｉｔ１グレイコード生成回路３～Ｂｉｔ３グレイコード生成回路５の回路構成が以下の構成を有する。すなわち、前段のＦＦ回路の出力が次段のＦＦ回路に入力され、最終段のＦＦ回路の出力が初段のＦＦ回路で反転されて保持される、いわゆる複数のＦＦ回路がループ状に接続される構成を有している。そして、複数のＦＦ回路のいずれかの出力を各ビットに対応したグレイコードとする。
【0067】
このような構成にすることにより、ＦＦ回路の間に論理回路が存在せず、遅延時間が小さくなり、ＦＦ回路に入力されるクロック信号の駆動周波数を高速にすることができる。したがって、多ビットグレイコード生成回路１００から出力されるグレイコードの周波数も高速にすることが可能となった。
【0068】
また、Ｂｉｔ０グレイコード生成回路２と、他のグレイコード生成回路３～６とが、クロック信号の半周期分だけずれて動作するので、全体としてクロック信号の半周期で動作させることができる。したがって、多ビットグレイコード生成回路１００から出力されるグレイコードの周波数をさらに高速にすることが可能となった。
【0069】
また、クロック遅延回路１は、リセット信号ＸＲＳＴによるリセット解除から、所定のクロック数後にクロック信号の出力を開始するようにしたので、任意のタイミングで多ビットグレイコードの出力を開始することが可能となった。
【0070】
〔実施形態２〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態１において説明した部材と同じ機能を有する部材については、同じ符号を付記し、その詳細な説明を繰り返さない。
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態１において説明した部材と同じ機能を有する部材については、同じ符号を付記し、その詳細な説明を繰り返さない。
【0071】
＜グレイコード生成回路１００ａの構成および動作＞
図１４は、本発明の実施形態２に係る多ビットグレイコード生成回路１００ａの概略構成を示すブロック図である。図１に示す実施形態１に係る多ビットグレイコード生成回路１００と比較して、バッファ６１～６３、インバータ（反転回路）６４～６５およびセレクタ（選択回路）６６～６７が追加されている点のみが異なる。
図１４は、本発明の実施形態２に係る多ビットグレイコード生成回路１００ａの概略構成を示すブロック図である。図１に示す実施形態１に係る多ビットグレイコード生成回路１００と比較して、バッファ６１～６３、インバータ（反転回路）６４～６５およびセレクタ（選択回路）６６～６７が追加されている点のみが異なる。
【0072】
バッファ６１～６３は、Ｂｉｔ０グレイコード生成回路２～Ｂｉｔ２グレイコード生成回路４からの出力信号Ｄ０～Ｄ２の値をそのまま、ＳＤ０～ＳＤ２として出力する。このバッファ６１～６３は、特になくても構わない。
【0073】
インバータ６４は、Ｂｉｔ３グレイコード生成回路５からの出力信号Ｄ３の値を反転して出力する。セレクタ６６は、ＳＥＬ信号が“０”のときに、Ｂｉｔ３グレイコード生成回路５からの出力信号Ｄ３の値を選択し、ＳＤ３として出力する。また、セレクタ６６は、ＳＥＬ信号が“１”のときに、インバータ６４によってＤ３が反転された値を選択し、ＳＤ３として出力する。
【0074】
インバータ６５は、Ｂｉｔ４グレイコード生成回路６からの出力信号Ｄ４の値を反転して出力する。セレクタ６７は、ＳＥＬ信号が“０”のときに、Ｂｉｔ４グレイコード生成回路６からの出力信号Ｄ４の値を選択し、ＳＤ４として出力する。また、セレクタ６７は、ＳＥＬ信号が“１”のときに、インバータ６５によってＤ４が反転された値を選択し、ＳＤ４として出力する。
【0075】
図１５は、本発明の実施形態２に係る多ビットグレイコード生成回路１００ａにおいて、ＳＥＬ信号が“０”の場合の動作を説明するためのタイミングチャートである。このタイミングチャートは、図１３に示すタイミングチャートと同様である。したがって、詳細な説明は繰り返さない。
【0076】
図１６は、本発明の実施形態２に係る多ビットグレイコード生成回路１００ａにおいて、ＳＥＬ信号が“１”の場合の動作を説明するためのタイミングチャートである。タイミングＴ１において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始されるが、Ｂｉｔ０グレイコード生成回路２～Ｂｉｔ２グレイコード生成回路４の出力信号Ｄ０～Ｄ２は“０”であり、ＳＤ０～ＳＤ３は“０”となる。また、Ｂｉｔ３グレイコード生成回路５およびＢｉｔ４グレイコード生成回路６の出力信号Ｄ３およびＤ４は“０”であり、ＳＤ３～ＳＤ４は“１”となる。このとき、多ビットグレイコードは、１０進数表記で“２４”となる。
【0077】
タイミングＴ２において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２５”となる。
【0078】
タイミングＴ３において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“１”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２７”となる。
【0079】
タイミングＴ４において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２６”となる。
【0080】
タイミングＴ５において、Ｂｉｔ２グレイコード生成回路４の出力信号Ｄ２が“１”となり、他のグレイコード生成回路２，３，５および６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“３０”となる。
【0081】
タイミングＴ６において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“３１”となる。
【0082】
タイミングＴ７において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“０”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２９”となる。
【0083】
タイミングＴ８において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２８”となる。
【0084】
タイミングＴ９において、Ｂｉｔ３グレイコード生成回路５の出力信号Ｄ３が“１”となり、ＳＤ３は“０”となる。他のグレイコード生成回路２～４および６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２０”となる。
【0085】
タイミングＴ１０において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２１”となる。
【0086】
タイミングＴ１１において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“１”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２３”となる。
【0087】
タイミングＴ１２において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“２２”となる。
【0088】
タイミングＴ１３において、Ｂｉｔ２グレイコード生成回路４の出力信号Ｄ２が“０”となり、他のグレイコード生成回路２，３，５および６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１８”となる。
【0089】
タイミングＴ１４において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１９”となる。
【0090】
タイミングＴ１５において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“０”となり、他のグレイコード生成回路２および４～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１７”となる。
【0091】
タイミングＴ１６において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、他のグレイコード生成回路３～６の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“１６”となる。
【0092】
タイミングＴ１７において、Ｂｉｔ４グレイコード生成回路６の出力信号Ｄ４が“１”となり、ＳＤ４は“０”となる。他のグレイコード生成回路２～５の出力信号は変化しない。このとき、多ビットグレイコードは、１０進数表記で“０”となる。以降、同様の動作が行われる。
【0093】
以上説明したように、本実施形態に係る多ビットグレイコード生成回路１００ａにおいては、セレクタ６６および６７が、ＳＥＬ信号が“０”のときに、Ｂｉｔ３グレイコード生成回路５およびＢｉｔ４グレイコード生成回路６からの出力信号Ｄ３およびＤ４の値を選択し、ＳＤ３およびＳＤ４として出力する。また、セレクタ６６および６７は、ＳＥＬ信号が“１”のときに、インバータ６４および６５によってＤ３およびＤ４が反転された値を選択し、ＳＤ３およびＳＤ４として出力する。
【0094】
したがって、ＳＥＬ信号を“０”から“１”に変更することにより、グレイコードのスタートコードを１０進数表記で“０”から“２４”に変更することができ、汎用性が高い多ビットグレイコード生成回路を提供することが可能となった。
【0095】
〔実施形態３〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態１において説明した部材と同じ機能を有する部材については、同じ符号を付記し、その詳細な説明を繰り返さない。
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態１において説明した部材と同じ機能を有する部材については、同じ符号を付記し、その詳細な説明を繰り返さない。
【0096】
＜グレイコード生成回路１００ｂの構成および動作＞
図１７は、本発明の実施形態３に係る多ビットグレイコード生成回路１００ｂの概略構成を示すブロック図である。図１に示す実施形態１に係る多ビットグレイコード生成回路１００と比較して、ＦＦ回路７１～７３およびセレクタ（選択回路）７４～７８が追加されている点のみが異なる。
図１７は、本発明の実施形態３に係る多ビットグレイコード生成回路１００ｂの概略構成を示すブロック図である。図１に示す実施形態１に係る多ビットグレイコード生成回路１００と比較して、ＦＦ回路７１～７３およびセレクタ（選択回路）７４～７８が追加されている点のみが異なる。
【0097】
ＦＦ回路７１～７３は、ＸＲＳＴ信号が“０”のときにリセットされ、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち下がりで端子Ｄの値を保持し、端子Ｑに出力する。
【0098】
セレクタ７４は、ＳＥＬ信号が“０”のときに、Ｂｉｔ０グレイコード生成回路２からの出力信号Ｄ０を選択し、ＧＢ＿Ｄ０として出力する。また、セレクタ７４は、ＳＥＬ信号が“１”のときに、クロック信号ＣＫ０を選択し、ＧＢ＿Ｄ０として出力する。
【0099】
セレクタ７５は、ＳＥＬ信号が“０”のときに、Ｂｉｔ１グレイコード生成回路３からの出力信号Ｄ１を選択し、ＧＢ＿Ｄ１として出力する。また、セレクタ７５は、ＳＥＬ信号が“１”のときに、Ｂｉｔ０グレイコード生成回路２からの出力信号Ｄ０を選択し、ＧＢ＿Ｄ１として出力する。
【0100】
ＦＦ回路７１は、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち下がりでＢｉｔ１グレイコード生成回路３からの出力信号Ｄ１の値を保持し、セレクタ７６に出力する。セレクタ７６は、ＳＥＬ信号が“０”のときに、Ｂｉｔ２グレイコード生成回路４からの出力信号Ｄ２を選択し、ＧＢ＿Ｄ２として出力する。また、セレクタ７６は、ＳＥＬ信号が“１”のときに、ＦＦ回路７１からの出力信号を選択し、ＧＢ＿Ｄ２として出力する。
【0101】
ＦＦ回路７２は、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち下がりでＢｉｔ２グレイコード生成回路４の出力信号ｎ２の値を保持し、セレクタ７７に出力する。セレクタ７７は、ＳＥＬ信号が“０”のときに、Ｂｉｔ３グレイコード生成回路５からの出力信号Ｄ３を選択し、ＧＢ＿Ｄ３として出力する。また、セレクタ７７は、ＳＥＬ信号が“１”のときに、ＦＦ回路７２からの出力信号を選択し、ＧＢ＿Ｄ３として出力する。
【0102】
ＦＦ回路７３は、ＸＲＳＴ信号が“１”のときにＣＫ０信号の立ち下がりでＢｉｔ３グレイコード生成回路５の出力信号ｎ６の値を保持し、セレクタ７８に出力する。セレクタ７８は、ＳＥＬ信号が“０”のときに、Ｂｉｔ４グレイコード生成回路６からの出力信号Ｄ４を選択し、ＧＢ＿Ｄ４として出力する。また、セレクタ７８は、ＳＥＬ信号が“１”のときに、ＦＦ回路７３からの出力信号を選択し、ＧＢ＿Ｄ４として出力する。
【0103】
以下、セレクタ７４～７８の出力信号ＧＢ＿Ｄ０～ＧＢ＿Ｄ４をバイナリコードと呼ぶことにする。
【0104】
図１８は、本発明の実施形態３に係る多ビットグレイコード生成回路１００ｂにおいて、ＳＥＬ信号が“０”の場合の動作を説明するためのタイミングチャートである。このタイミングチャートは、図１３に示すタイミングチャートと同様である。したがって、詳細な説明は繰り返さない。
【0105】
図１９は、本発明の実施形態３に係る多ビットグレイコード生成回路１００ｂにおいて、ＳＥＬ信号が“１”の場合の動作を説明するためのタイミングチャートである。タイミングＴ１において、セレクタ７４～７８の出力信号ＧＢ＿Ｄ０～ＧＢ＿Ｄ４が全て“０”となる。このとき、バイナリコードは、１０進数表記で“０”となる。
【0106】
タイミングＴ２において、クロック遅延回路１からのクロック信号ＣＫ０の出力が開始され、セレクタ７４は、クロック信号ＣＫ０を選択し、ＧＢ＿Ｄ０として出力する。このとき、バイナリコードは、１０進数表記で“１”となる。以降、セレクタ７４は、クロック信号ＣＫ０と同じタイミング波形をＧＢ＿Ｄ０に出力する。
【0107】
タイミングＴ３において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、セレクタ７５は、ＧＢ＿Ｄ１に“１”を出力する。このとき、バイナリコードは、１０進数表記で“２”となる。
【0108】
タイミングＴ４において、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１が“１”となるが、ＦＦ回路７１の出力端子Ｑの出力は“０”のままである。このとき、バイナリコードは、１０進数表記で“３”となる。
【0109】
タイミングＴ５において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、セレクタ７５は、ＧＢ＿Ｄ１に“０”を出力する。また、ＦＦ回路７１は、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１の値“１”を保持し、セレクタ７６に出力する。セレクタ７６は、ＦＦ回路７１が保持する値“１”を選択して、ＧＢ＿Ｄ２として出力する。このとき、バイナリコードは、１０進数表記で“４”となる。
【0110】
タイミングＴ６において、セレクタ７５～７８の出力ＧＢ＿Ｄ１～ＧＢ＿Ｄ４の値は変化しない。このとき、バイナリコードは、１０進数表記で“５”となる。
【0111】
タイミングＴ７において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、セレクタ７５は、ＧＢ＿Ｄ１に“１”を出力する。このとき、バイナリコードは、１０進数表記で“６”となる。
【0112】
タイミングＴ８において、セレクタ７５～７８の出力ＧＢ＿Ｄ１～ＧＢ＿Ｄ４の値は変化しない。このとき、バイナリコードは、１０進数表記で“７”となる。
【0113】
タイミングＴ９において、ＦＦ回路７１は、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１の値“０”を保持し、セレクタ７６に出力する。セレクタ７６は、ＦＦ回路７１が保持する値“０”を選択して、ＧＢ＿Ｄ２として出力する。また、ＦＦ回路７２は、Ｂｉｔ２グレイコード生成回路４の出力信号ｎ２の値“１”を保持し、セレクタ７７に出力する。セレクタ７７は、ＦＦ回路７２が保持する値“１”を選択して、ＧＢ＿Ｄ３として出力する。このとき、バイナリコードは、１０進数表記で“８”となる。
【0114】
タイミングＴ１０において、セレクタ７５～７８の出力ＧＢ＿Ｄ１～ＧＢ＿Ｄ４の値は変化しない。このとき、バイナリコードは、１０進数表記で“９”となる。
【0115】
タイミングＴ１１において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、セレクタ７５は、ＧＢ＿Ｄ１に“１”を出力する。このとき、バイナリコードは、１０進数表記で“１０”となる。
【0116】
タイミングＴ１２において、セレクタ７５～７８の出力ＧＢ＿Ｄ１～ＧＢ＿Ｄ４の値は変化しない。このとき、バイナリコードは、１０進数表記で“１１”となる。
【0117】
タイミングＴ１３において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“０”となり、セレクタ７５は、ＧＢ＿Ｄ１に“０”を出力する。また、ＦＦ回路７１は、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１の値“１”を保持し、セレクタ７６に出力する。セレクタ７６は、ＦＦ回路７１が保持する値“１”を選択して、ＧＢ＿Ｄ２として出力する。このとき、バイナリコードは、１０進数表記で“１２”となる。
【0118】
タイミングＴ１４において、セレクタ７５～７８の出力ＧＢ＿Ｄ１～ＧＢ＿Ｄ４の値は変化しない。このとき、バイナリコードは、１０進数表記で“１３”となる。
【0119】
タイミングＴ１５において、Ｂｉｔ０グレイコード生成回路２の出力信号Ｄ０が“１”となり、セレクタ７５は、ＧＢ＿Ｄ１に“１”を出力する。このとき、バイナリコードは、１０進数表記で“１４”となる。
【0120】
タイミングＴ１６において、セレクタ７５～７８の出力ＧＢ＿Ｄ１～ＧＢ＿Ｄ４の値は変化しない。このとき、バイナリコードは、１０進数表記で“１５”となる。
【0121】
タイミングＴ１７において、ＦＦ回路７１は、Ｂｉｔ１グレイコード生成回路３の出力信号Ｄ１の値“０”を保持し、セレクタ７６に出力する。セレクタ７６は、ＦＦ回路７１が保持する値“０”を選択して、ＧＢ＿Ｄ２として出力する。また、ＦＦ回路７２は、Ｂｉｔ２グレイコード生成回路４の出力信号ｎ２の値“０”を保持し、セレクタ７７に出力する。セレクタ７７は、ＦＦ回路７２が保持する値“０”を選択して、ＧＢ＿Ｄ３として出力する。また、ＦＦ回路７３は、Ｂｉｔ３グレイコード生成回路５の出力信号ｎ６の値“１”を保持し、セレクタ７８に出力する。セレクタ７８は、ＦＦ回路７３が保持する値“１”を選択して、ＧＢ＿Ｄ４として出力する。このとき、バイナリコードは、１０進数表記で“１６”となる。
【0122】
以上説明したように、本実施形態における多ビットグレイコード生成回路１００ｂによれば、ＳＥＬ信号が“１”のときに、セレクタ７４が、クロック信号ＣＫ０を選択して出力するようにした。また、セレクタ７５が、Ｂｉｔ０グレイコード生成回路２からの出力信号Ｄ０を選択して出力するようにした。また、セレクタ７６～７８が、ＦＦ回路７１～７３からの出力信号を選択して出力するようにした。この構成によって、多ビットグレイコード生成回路１００ｂは、５ビットのグレイコードを５ビットのバイナリコードに変換することが可能となった。
【0123】
＜まとめ＞
本発明の態様１に係る多ビットグレイコード生成回路は、多ビットのグレイコードのビット０に対応するグレイコードを生成する第０グレイコード生成回路と、多ビットのグレイコードのビット０より上位の各ビットに対応したグレイコードを生成する複数のグレイコード生成回路とを備え、複数のグレイコード生成回路のそれぞれは、複数のフリップフロップ回路によって構成され、前段のフリップフロップ回路の出力が次段のフリップフロップ回路に入力され、最終段のフリップフロップ回路の出力が初段のフリップフロップ回路で反転されて保持され、複数のフリップフロップ回路のいずれかの出力を各ビットに対応したグレイコードとして出力する。
本発明の態様１に係る多ビットグレイコード生成回路は、多ビットのグレイコードのビット０に対応するグレイコードを生成する第０グレイコード生成回路と、多ビットのグレイコードのビット０より上位の各ビットに対応したグレイコードを生成する複数のグレイコード生成回路とを備え、複数のグレイコード生成回路のそれぞれは、複数のフリップフロップ回路によって構成され、前段のフリップフロップ回路の出力が次段のフリップフロップ回路に入力され、最終段のフリップフロップ回路の出力が初段のフリップフロップ回路で反転されて保持され、複数のフリップフロップ回路のいずれかの出力を各ビットに対応したグレイコードとして出力する。
【0124】
上記の構成によれば、フリップフロップ回路の間に論理回路が存在せず、遅延時間が小さくなり、フリップフロップ回路に入力されるクロック信号の駆動周波数を高速にすることができる。したがって、多ビットグレイコード生成回路から出力されるグレイコードの周波数も高速にすることが可能となる。
【0125】
本発明の態様２に係る多ビットグレイコード生成回路は、上記態様１において、第０グレイコード生成回路と、複数のグレイコード生成回路とが、クロック信号の半周期分だけずれて動作する。
【0126】
上記の構成によれば、多ビットグレイコード生成回路から出力されるグレイコードの周波数をさらに高速にすることが可能となる。
【0127】
本発明の態様３に係る多ビットグレイコード生成回路は、上記態様１または２において、第０グレイコード生成回路は、クロック信号に同期して出力を反転した値を保持し、当該出力をグレイコードのビット０として出力する第１のフリップフロップ回路を含む。
【0128】
上記の構成によれば、フリップフロップ回路に入力されるクロック信号の駆動周波数を高速にすることができる。
【0129】
本発明の態様４に係る多ビットグレイコード生成回路は、上記態様１～３のいずれかにおいて、複数のグレイコード生成回路は、クロック信号に同期して入力を反転した値を保持して出力する第２のフリップフロップ回路と、クロック信号に同期して第２のフリップフロップ回路の出力の値を保持して第２のフリップフロップ回路に出力し、当該出力をグレイコードのビット１とする第３のフリップフロップ回路とを含む第１グレイコード生成回路を備える。
【0130】
上記の構成によれば、フリップフロップ回路の間に論理回路が存在せず、遅延時間が小さくなり、フリップフロップ回路に入力されるクロック信号の駆動周波数を高速にすることができる。
【0131】
本発明の態様５に係る多ビットグレイコード生成回路は、上記態様４において、複数のグレイコード生成回路はさらに、クロック信号に同期して入力を反転した値を保持して出力する第４のフリップフロップ回路と、クロック信号に同期して第４のフリップフロップ回路の出力の値を保持して出力する第５のフリップフロップ回路と、クロック信号に同期して第５のフリップフロップ回路の出力の値を保持して出力し、当該出力をグレイコードのビット２とする第６のフリップフロップ回路と、クロック信号に同期して第６のフリップフロップ回路の出力の値を保持して第４のフリップフロップ回路に出力する第７のフリップフロップ回路とを含む第２グレイコード生成回路を備える。
【0132】
上記の構成によれば、フリップフロップ回路の間に論理回路が存在せず、遅延時間が小さくなり、フリップフロップ回路に入力されるクロック信号の駆動周波数を高速にすることができる。
【0133】
本発明の態様６に係る多ビットグレイコード生成回路は、上記態様５において、複数のグレイコード生成回路はさらに、クロック信号に同期して入力を反転した値を保持して出力する第８のフリップフロップ回路と、クロック信号に同期して第８のフリップフロップ回路の出力の値を保持して出力する第９のフリップフロップ回路と、クロック信号に同期して第９のフリップフロップ回路の出力の値を保持して出力する第１０のフリップフロップ回路と、クロック信号に同期して第１０のフリップフロップ回路の出力の値を保持して出力する第１１のフリップフロップ回路と、クロック信号に同期して第１１のフリップフロップ回路の出力の値を保持して出力し、当該出力をグレイコードのビット３とする第１２のフリップフロップ回路と、クロック信号に同期して第１２のフリップフロップ回路の出力の値を保持して出力する第１３のフリップフロップ回路と、クロック信号に同期して第１３のフリップフロップ回路の出力の値を保持して出力する第１４のフリップフロップ回路と、クロック信号に同期して第１４のフリップフロップ回路の出力の値を保持して第８のフリップフロップ回路に出力する第１５のフリップフロップ回路とを含む第３グレイコード生成回路を備える。
【0134】
上記の構成によれば、フリップフロップ回路の間に論理回路が存在せず、遅延時間が小さくなり、フリップフロップ回路に入力されるクロック信号の駆動周波数を高速にすることができる。
【0135】
本発明の態様７に係る多ビットグレイコード生成回路は、上記態様６において、多ビットグレイコード生成回路はさらに、グレイコードのビット４を生成する第４グレイコード生成回路と、第３グレイコード生成回路からの出力の値と、第３グレイコード生成回路からの出力を反転した値とを選択的に出力する第１の選択回路と、第４グレイコード生成回路からの出力の値と、第４グレイコード生成回路からの出力を反転した値とを選択的に出力する第２の選択回路とを備える。
【0136】
上記の構成によれば、グレイコードのスタートコードを変更することができ、汎用性が高い多ビットグレイコード生成回路を提供することが可能となる。
【0137】
本発明の態様８に係る多ビットグレイコード生成回路は、上記態様６において、多ビットグレイコード生成回路はさらに、グレイコードのビット４を生成する第４グレイコード生成回路と、クロック信号に同期して第１グレイコード生成回路の出力の値を保持して出力する第１６のフリップフロップ回路と、クロック信号に同期して第２グレイコード生成回路の第７フリップフロップ回路の出力の値を保持して出力する第１７のフリップフロップ回路と、クロック信号に同期して第３グレイコード生成回路の第１５のフリップフロップ回路の出力の値を保持して出力する第１８のフリップフロップ回路と、第０グレイコード生成回路からの出力と、クロック信号とを選択的に出力する第３の選択回路と、第１グレイコード生成回路からの出力と、第０グレイコード生成回路からの出力とを選択的に出力する第４の選択回路と、第２グレイコード生成回路からの出力と、第１６のフリップフロップ回路からの出力とを選択的に出力する第５の選択回路と、第３グレイコード生成回路からの出力と、第１７のフリップフロップ回路からの出力とを選択的に出力する第６の選択回路と、第４グレイコード生成回路からの出力と、第１８のフリップフロップ回路からの出力とを選択的に出力する第７の選択回路とを備える。
【0138】
上記の構成によれば、多ビットグレイコード生成回路は、グレイコードをバイナリコードに変換することが可能となる。
【0139】
本発明の態様９に係る多ビットグレイコード生成回路は、上記態様１～８のいずれかにおいて、多ビットグレイコード生成回路はさらに、リセット解除から所定のクロック数後にクロック信号の出力を開始するクロック遅延回路を備える。
【0140】
上記の構成によれば、多ビットグレイコード生成回路は、任意のタイミングで多ビットグレイコードの出力を開始することが可能となる。
【0141】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【0142】
１ クロック遅延回路
２ Ｂｉｔ０グレイコード生成回路
３ Ｂｉｔ１グレイコード生成回路
４ Ｂｉｔ２グレイコード生成回路
５ Ｂｉｔ３グレイコード生成回路
６ Ｂｉｔ４グレイコード生成回路
１１～１３，２１，３１，３２，４１～４４，５１～５８，７１～７３ フリップフロップ回路
１４ ラッチ回路
１５ ＡＮＤ回路
６１～６３ バッファ
６４，６５ インバータ（反転回路）
６６，６７，７４～７８ セレクタ（選択回路）
１００，１００ａ，１００ｂ 多ビットグレイコード生成回路
２ Ｂｉｔ０グレイコード生成回路
３ Ｂｉｔ１グレイコード生成回路
４ Ｂｉｔ２グレイコード生成回路
５ Ｂｉｔ３グレイコード生成回路
６ Ｂｉｔ４グレイコード生成回路
１１～１３，２１，３１，３２，４１～４４，５１～５８，７１～７３ フリップフロップ回路
１４ ラッチ回路
１５ ＡＮＤ回路
６１～６３ バッファ
６４，６５ インバータ（反転回路）
６６，６７，７４～７８ セレクタ（選択回路）
１００，１００ａ，１００ｂ 多ビットグレイコード生成回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】