(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-15
(45)【発行日】2024-10-23
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/338 20060101AFI20241016BHJP
H01L 29/778 20060101ALI20241016BHJP
H01L 29/812 20060101ALI20241016BHJP
H01L 21/768 20060101ALI20241016BHJP
H01L 23/532 20060101ALI20241016BHJP
H01L 21/205 20060101ALI20241016BHJP
H01L 21/314 20060101ALI20241016BHJP
【ＦＩ】
H01L29/80 H
H01L21/90 K
H01L21/205
H01L21/314 A
【請求項の数】
5
(21)【出願番号】P 2020082006
(22)【出願日】2020-05-07
(65)【公開番号】P2021177509
(43)【公開日】2021-11-11
【審査請求日】2023-01-12
【新規性喪失の例外の表示】特許法第３０条第２項適用 令和１年１２月５日 ｈｔｔｐｓ：／／ｐｒ．ｆｕｊｉｔｓｕ．ｃｏｍ／ｊｐ／ｎｅｗｓ／２０１９／１２／５．ｈｔｍｌに公開
【新規性喪失の例外の表示】特許法第３０条第２項適用 令和１年１２月１日～令和１年１２月６日学会名「２０１９ ＭＲＳ Ｆａｌｌ Ｍｅｅｔｉｎｇ ＆ Ｅｘｈｉｂｉｔ」に公開
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２９年度、防衛装備庁、安全保障技術研究推進制度、産業技術力強化法第１７条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】矢板 潤也
【審査官】恩田 和彦
(56)【参考文献】
【文献】特開２０１９－０７１３３９（ＪＰ，Ａ）
【文献】国際公開第２０１９／１３０５４６（ＷＯ，Ａ１）
【文献】特開２０１６－０９６３１８（ＪＰ，Ａ）
【文献】特開平０５－３３９７３０（ＪＰ，Ａ）
【文献】特開２００７－１５７８２９（ＪＰ，Ａ）
【文献】特開２０１８－０４９８６８（ＪＰ，Ａ）
【文献】特開２０１９－０１９０４４（ＪＰ，Ａ）
【文献】特開平１０－０８１５８６（ＪＰ，Ａ）
【文献】特開平５－１４８０８９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２１／２０５
Ｈ０１Ｌ ２１／３１４
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８１２
(57)【特許請求の範囲】
【請求項1】
半導体積層構造と、前記半導体積層構造の上に形成されたゲート電極、ソース電極及びドレイン電極と、
前記半導体積層構造の上に形成され、前記半導体積層構造側の第１面と、前記第１面とは反対側の第２面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、
を有し、
前記ダイヤモンド層は前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、
前記複数のダイヤモンド結晶粒の、前記第１面での個数密度は、前記第２面での個数密度よりも高く、
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、１μｍ以下であり、
前記複数のダイヤモンド結晶粒の前記第２面での平均粒径は、１μｍ超であり、
前記複数のダイヤモンド結晶粒は、第１ダイヤモンド結晶粒を含み、
前記第１ダイヤモンド結晶粒は、
前記第１面の一部を構成する第３面と、
前記第２面の一部を構成する第４面と、
を備えることを特徴とする半導体装置。
【請求項2】
前記複数のダイヤモンド結晶粒の前記第１面での個数密度は、１×１０８ｃｍ－２以上であることを特徴とする請求項１に記載の半導体装置。
【請求項3】
一方の面に前記半導体積層構造が形成された基板と、前記基板の他方の面に接触する第２ダイヤモンド層と、
を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項4】
前記半導体積層構造と前記ダイヤモンド層との間に形成された絶縁膜を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項5】
前記半導体積層構造は、窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有しており、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）についての報告が数多くなされている。
【0003】
このような窒化物半導体を用いたＨＥＭＴでは、高電圧が印加され、大電流が流れるため発熱が大きいことから、効率よく放熱することが求められている。例えば、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法を用いてダイヤモンド層を堆積する技術が知られている。具体的には、レーザダイオード等の発熱量の大きい半導体デバイスや、ガリウムナイトライド（ＧａＮ）等の窒化物半導体を用いた半導体デバイスが設けられた基板の裏面に、ＣＶＤ法を用いて合成したダイヤモンドを接合する技術が知られている（例えば、特許文献１）。また、同様の半導体デバイスが設けられた基板の表面に、ＴｉＣやＡｌＣ等の絶縁膜を成膜した後、ダイヤモンド層を積層する技術が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【0004】
【文献】特表２０１６－５３９５１０号公報
【文献】特開２００７－１５７８２９号公報
【非特許文献】
【0005】
【文献】Diamond Relat. Mater. 10, 744 (2001)
【文献】Appl. Phys. Lett. 111, 041901 (2017)
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところで、特許文献１に記載されているように、基板の裏面にダイヤモンドを設けても、効率のよい放熱がなされず、また、特許文献２に記載されているように、基板の表面に絶縁膜を形成し、絶縁膜の上にダイヤモンド層を形成した場合では、絶縁膜において熱伝導が阻害され、効率のよい放熱がなされない。
【0007】
このため、効率よく放熱のなされる半導体装置が求められている。
【課題を解決するための手段】
【0008】
本実施形態の一観点によれば、半導体積層構造と、前記半導体積層構造の上に形成されたゲート電極、ソース電極及びドレイン電極と、前記半導体積層構造の上に形成され、前記半導体積層構造側の第１面と、前記第１面とは反対側の第２面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、を有し、前記ダイヤモンド層は前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、前記複数のダイヤモンド結晶粒の、前記第１面での個数密度は、前記第２面での個数密度よりも高く、前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、１μｍ以下であり、前記複数のダイヤモンド結晶粒の前記第２面での平均粒径は、１μｍ超であり、前記複数のダイヤモンド結晶粒は、第１ダイヤモンド結晶粒を含み、前記第１ダイヤモンド結晶粒は、前記第１面の一部を構成する第３面と、前記第２面の一部を構成する第４面と、を備える半導体装置が提供される。
【発明の効果】
【0009】
本開示によれば、効率のよい放熱をすることができる。
【図面の簡単な説明】
【0010】
【図1】第１実施形態に係る半導体装置の構造図である。
【図2】第１実施形態に係る半導体装置の製造方法の工程図（１）である。
【図3】第１実施形態に係る半導体装置の製造方法の工程図（２）である。
【図4】第１実施形態に係る半導体装置の製造方法の工程図（３）である。
【図5】第１実施形態に係る半導体装置の製造方法の工程図（４）である。
【図6】半導体装置におけるシート抵抗の説明図である。
【図7】シート抵抗の測定に用いた半導体装置の構造図（１）である。
【図8】シート抵抗の測定に用いた半導体装置の構造図（２）である。
【図9】ダイヤモンド層の断面のＳＥＭ像である。
【図10】ダイヤモンド層の上面のＳＥＭ像である。
【図11】結晶成長の初期の上面のＳＥＭ像である。
【図12】第２実施形態に係る半導体装置の構造図である。
【図13】第３実施形態に係る半導体装置の構造図である。
【図14】第４実施形態に係るディスクリートパッケージを示す図である。
【図15】第５実施形態に係るＰＦＣ回路を示す結線図である。
【図16】第６実施形態に係る電源装置を示す結線図である。
【図17】第７実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【0011】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【0012】
（第１実施形態）
ところで、ダイヤモンドは、高い熱伝導率を有する材料の１つである。高い熱伝導率を有するダイヤモンド層を、半導体デバイス等の発熱体を含む基板に設けることで、基板で発生する熱を、ダイヤモンド層を通じて放熱することが考えられている。しかし、ＧａＮ等の窒化物半導体を用いた半導体デバイスが設けられた基板の表面にＣＶＤ法により、ダイヤモンド層を成膜する場合、ダイヤモンド層を成膜する際に用いる水素ガスにより、ＧａＮ等の窒化物半導体よりＧａが脱離し、窒化物半導体にダメージを与え、半導体装置として特性が変化してしまい、良好な特性を得ることができなくなる。
ところで、ダイヤモンドは、高い熱伝導率を有する材料の１つである。高い熱伝導率を有するダイヤモンド層を、半導体デバイス等の発熱体を含む基板に設けることで、基板で発生する熱を、ダイヤモンド層を通じて放熱することが考えられている。しかし、ＧａＮ等の窒化物半導体を用いた半導体デバイスが設けられた基板の表面にＣＶＤ法により、ダイヤモンド層を成膜する場合、ダイヤモンド層を成膜する際に用いる水素ガスにより、ＧａＮ等の窒化物半導体よりＧａが脱離し、窒化物半導体にダメージを与え、半導体装置として特性が変化してしまい、良好な特性を得ることができなくなる。
【0013】
このため、窒化物半導体の上に保護膜として絶縁膜を成膜し、成膜された絶縁膜の上に、ダイヤモンド層を成膜することが考えられるが、ダイヤモンド層を成膜する際に、窒化物半導体にダメージを与えないようにするためには、ある程度の厚さの絶縁膜が必要となる。しかしながら、絶縁膜はダイヤモンドに比べて熱伝導率が低いため、放熱が効率よくなされない。なお、ダイヤモンド層による放熱を効率よく行うため、絶縁膜を薄くした場合には、絶縁膜もダイヤモンド積層時に用いる水素ガスによってエッチングされ、窒化物半導体がダメージを受け、半導体装置において、良好な特性を得ることができなくない。
【0014】
〔半導体装置〕
次に、第１実施形態に係る半導体装置について、図１に基づき説明する。第１実施形態に係る半導体装置１００は、基板１０の上に、核形成層１１、バッファ層１２、電子走行層２１、電子供給層２２等の窒化物半導体層が、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法により形成されている。核形成層１１、バッファ層１２、電子走行層２１及び電子供給層２２等の窒化物半導体層が窒化物の半導体積層構造２０に含まれる。本実施形態においては、窒化物半導体層をＭＯＣＶＤ法により形成する場合について説明するが、電子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法により成膜してもよい。
次に、第１実施形態に係る半導体装置について、図１に基づき説明する。第１実施形態に係る半導体装置１００は、基板１０の上に、核形成層１１、バッファ層１２、電子走行層２１、電子供給層２２等の窒化物半導体層が、有機金属気相成長（metal organic vapor phase epitaxy：ＭＯＶＰＥ）法により形成されている。核形成層１１、バッファ層１２、電子走行層２１及び電子供給層２２等の窒化物半導体層が窒化物の半導体積層構造２０に含まれる。本実施形態においては、窒化物半導体層をＭＯＣＶＤ法により形成する場合について説明するが、電子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法により成膜してもよい。
【0015】
電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。また、電子供給層２２の上には、ゲート電極３１、ソース電極３２、ドレイン電極３３が形成されている。なお、電子供給層２２の上に、不図示のキャップ層を形成し、キャップ層の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３形成してもよい。
【0016】
基板１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、ＧａＮ、酸化亜鉛（ＺｎＯ）等が用いられる。核形成層１１は、例えば、膜厚が１６０ｎｍのＡｌＮにより形成されており、バッファ層は、例えば、成膜に伴いＡｌの組成比を徐々に変化させた膜厚が５００ｎｍのＡｌＧａＮにより形成されている。
【0017】
電子走行層２１は、膜厚が約１μｍのｉ－ＧａＮにより形成されている。電子供給層２２は、膜厚が約２０ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。電子供給層２２は、ＩｎＡｌＮや、ＩｎＡｌＧａＮにより形成してもよい。
【0018】
半導体積層構造２０の上にダイヤモンド層５０が形成されている。ダイヤモンド層５０は、半導体積層構造２０側の第１面５０Ａと、第１面５０Ａとは反対側の第２面５０Ｂとを有し、複数のダイヤモンド結晶粒５１から構成されている。ダイヤモンド層５０の厚さは、例えば１μｍ以上である。
【0019】
複数のダイヤモンド結晶粒５１は、第１ダイヤモンド結晶粒６１と、第２ダイヤモンド結晶粒６２とを含む。第１ダイヤモンド結晶粒６１は、第１面５０Ａの一部を構成する第３面６１Ａと、第２面５０Ｂの一部を構成する第４面６１Ｂと、を備える。第２ダイヤモンド結晶粒６２は、第１ダイヤモンド結晶粒６１よりも高さが小さく、第１面５０Ａの一部を構成する面６２Ａを備えるが、第２面５０Ｂの一部を構成する面を備えない。複数のダイヤモンド結晶粒５１に、第２ダイヤモンド結晶粒６２の上に位置し、第１ダイヤモンド結晶粒６１よりも高さが小さく、第１面５０Ａの一部を構成する面も第２面５０Ｂの一部を構成する面も備えない他のダイヤモンド結晶粒が含まれてもよい。
【0020】
複数のダイヤモンド結晶粒５１の、第１面５０Ａでの個数密度は、第２面５０Ｂでの個数密度よりも高い。例えば、複数のダイヤモンド結晶粒５１の第１面５０Ａでの個数密度は１×１０８ｃｍ－２以上であり、複数のダイヤモンド結晶粒５１の第２面５０Ｂでの個数密度は１×１０８ｃｍ－２未満である。複数のダイヤモンド結晶粒５１の第１面５０Ａでの個数密度は、例えば１×１０８ｃｍ－２以上１×１０１２ｃｍ－２以下であってもよい。
【0021】
複数のダイヤモンド結晶粒５１の第１面５０Ａでの平均粒径は、１μｍ以下である。複数のダイヤモンド結晶粒５１の第１面５０Ａでの平均粒径は、例えば５ｎｍ以上１μｍ以下であってもよい。複数のダイヤモンド結晶粒５１の第１面５０Ａでの平均粒径は、好ましくは５ｎｍ以上１００ｎｍ以下であり、より好ましくは５ｎｍ以上２０ｎｍ以下である。
【0022】
複数のダイヤモンド結晶粒５１の第２面５０Ｂでの平均粒径は、１μｍ超である。
【0023】
第１実施形態に係る半導体装置１００では、半導体積層構造２０に直接接触するようにダイヤモンド層５０が設けられているため、半導体装置１００の動作時に２ＤＥＧ２１ａを含むチャネルにおいて生じた熱を効率よく放熱することができる。
【0024】
なお、平均粒径が５ｎｍ程度の平均粒径の小さなダイヤモンドにより形成されたダイヤモンド層の熱伝導率は、１０Ｗ／ｍ・Ｋ程度である。これに対し、平均粒径が１μｍを超える平均粒径の大きなダイヤモンドにより形成されたダイヤモンド層の熱伝導率は、２０００Ｗ／ｍ・Ｋ程度である。このため、複数の第２ダイヤモンド結晶粒６２は薄い層状に設けられていることが好ましい。例えば、製造方法の説明は後述するが、複数の第２ダイヤモンド結晶粒６２は、第１ダイヤモンド結晶粒６１を形成する際に、半導体積層構造２０にダメージを与えない範囲で、できるだけ薄い層状に形成されていることが好ましい。
【0025】
平均粒径の小さなダイヤモンド結晶粒は、平均粒径の大きなダイヤモンド結晶粒よりも、低温で形成することができ、また、場合によってはラジカルな水素等に晒されることなく形成することが可能である。このため、半導体積層構造２０の上に平均粒径の小さな複数のダイヤモンド結晶粒を設けておき、これらダイヤモンド結晶粒の一部から平均粒径の大きなダイヤモンド結晶粒を成長させることにより、半導体積層構造２０にダメージを与えることなく、ダイヤモンド層５０を形成することができる。これにより、ダイヤモンド層５０を形成する際の半導体装置１００の特性の低下を抑制することができる。
【0026】
〔半導体装置の製造方法〕
次に、第１実施形態に係る半導体装置１００の製造方法について説明する。
次に、第１実施形態に係る半導体装置１００の製造方法について説明する。
【0027】
最初に、図２に示されるように、例えばＭＯＶＰＥ法又は分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法等の結晶成長法により、基板１０の上に、核形成層１１、バッファ層１２、電子走行層２１、電子供給層２２等を含む半導体積層構造２０を形成する。核形成層１１、バッファ層１２、電子走行層２１、電子供給層２２等の半導体積層構造２０をＭＯＶＰＥ法により成膜する際には、原料ガスとして、トリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。形成する窒化物半導体層の組成に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を調整して成膜を行う。なお、供給されるアンモニアガスの流量は、１００ｃｃｍ～１０ＬＭである。また、半導体積層構造２０を形成する際のチャンバ内の圧力は約７ｋＰａ（５０Ｔｏｒｒ）～約４０ｋＰａ（３００Ｔｏｒｒ）であり、成膜温度は１０００℃～１２００℃である。なお、電子供給層２２をＩｎＡｌＧａＮにより形成する場合には、チャンバ内の圧力は、約７ｋＰａ（５０Ｔｏｒｒ）～約２７ｋＰａ（２００Ｔｏｒｒ）であり、成膜温度は６５０℃～８００℃である。Ｉｎを含む半導体層の成長の際には、トリメチルインジウムガスを用いることができる。
【0028】
次に、図３に示されるように、半導体積層構造２０の上に、ゲート電極３１、ソース電極３２及びドレイン電極３３を形成する。
【0029】
次に、図４に示されるように、半導体積層構造２０、ゲート電極３１、ソース電極３２及びドレイン電極３３の上に、複数のナノダイヤモンド粒子７１からなるダイヤモンド層７０を形成する。ナノダイヤモンド粒子７１はダイヤモンド粒子の一例である。具体的には、半導体積層構造２０等の上に、複数のナノダイヤモンド粒子７１を付着させることによりダイヤモンド層７０を形成する。例えば、複数のナノダイヤモンド粒子７１が分散している水溶液等に、電子供給層２２等が形成されたものを浸すことにより、半導体積層構造２０等の上に付着させることによりダイヤモンド層７０を形成する。例えば、ナノダイヤモンド粒子７１の平均粒径は５ｎｍ以上１μｍ以下であり、ダイヤモンド層７０の半導体積層構造２０側の面におけるナノダイヤモンド粒子７１の個数密度は、１×１０８ｃｍ－２～１×１０１２ｃｍ－２である。ダイヤモンド層７０を形成する他の方法として、バイアス促進核形成（bias enhanced nucleation：ＢＥＮ）法が挙げられる。ただし、上記のように水溶液等に分散しているナノダイヤモンド粒子７１を半導体積層構造２０等の表面に付着させる方法の方が、半導体積層構造２０へのダメージが少ないため、好ましい。
【0030】
次に、図５に示されるように、ＣＶＤ法によりナノダイヤモンド粒子７１を成長核として、ダイヤモンドの結晶粒を成長させることにより、複数のダイヤモンド結晶粒５１から構成されるダイヤモンド層５０を形成する。原料ガスとしては、メタンガス及び水素ガスの混合ガスを用いる。成長条件等によっては、ＣＶＤチャンバ内に酸素ガス又は窒素ガス等を供給してもよい。水素ガスに対するメタンガスの割合は０．０５体積％～１０体積％程度とする。成長圧力は０．５ｋＰａ～１００ｋＰａ程度、成長温度は３５０℃～１２００℃程度とする。結晶成長は異方性を有しており、ダイヤモンド層５０の形成途中では、一部のダイヤモンド結晶粒同士が接触して、それらの間に位置するダイヤモンド結晶粒の成長が妨げられるようになる。そして、他のダイヤモンド結晶粒に妨げられることなく成長できたダイヤモンド結晶粒が第１ダイヤモンド結晶粒６１となり、第１ダイヤモンド結晶粒６１に成長を妨げられたダイヤモンド結晶粒が第２ダイヤモンド結晶粒６２となる。上記のように、複数のダイヤモンド結晶粒５１に、第２ダイヤモンド結晶粒６２の上に位置し、第１ダイヤモンド結晶粒６１よりも高さが小さく、第１面５０Ａの一部を構成する面も第２面５０Ｂの一部を構成する面も備えない他のダイヤモンド結晶粒が含まれてもよい。
【0031】
このようにして、第１実施形態に係る半導体装置１００を製造することができる。
【0032】
ところで、半導体積層構造２０の上のナノダイヤモンドの密度が低い場合、ナノダイヤモンドを核として結晶成長する間に、ダイヤモンドの結晶成長に用いられる水素ガスによって、長時間、半導体積層構造２０の表面が水素ガスに晒されてしまう。このため、本実施形態においては、半導体積層構造２０の上に、１×１０８ｃｍ－２～１×１０１２ｃｍ－２の高個数密度のナノダイヤモンド粒子７１から構成されるダイヤモンド層７０を形成し、半導体積層構造２０の表面を略覆う。これにより、半導体積層構造２０が水素ガスに晒されることを防ぐことができ、半導体積層構造２０のダメージを防ぎ、製造される半導体装置１００の特性の低下を抑制することができる。なお、図４では、説明の便宜上、ナノダイヤモンド粒子７１の間に隙間が存在するが、平均粒径が５ｎｍ以上１μｍ以下のナノダイヤモンド粒子７１が１×１０８ｃｍ－２～１×１０１２ｃｍ－２の個数密度で設けられると、隣り合うナノダイヤモンド粒子７１同士は接触するようになる。また、半導体積層構造２０の積層方向で重なり合うナノダイヤモンド粒子７１があってもよい。
【0033】
図６は、各々の半導体装置におけるシート抵抗を示す。半導体装置６Ａは、図７に示されるように半導体積層構造２０等の上にダイヤモンド層が形成されていない半導体装置である。半導体装置６Ｂは、図１に示されるように、第１実施形態に係る半導体装置１００であり、ダイヤモンド層５０が形成された半導体装置である。半導体装置６Ｃは、図８に示されるように、第１ダイヤモンド結晶粒６１と同等の大きな複数のダイヤモンド結晶粒８１から構成されたダイヤモンド層９５０が形成された半導体装置である。この半導体装置６Ｃでは、平均粒径が小さいナノダイヤモンド粒子を設けることなく、ＣＶＤ法によりダイヤモンド結晶粒８１を半導体積層構造２０上に成長させ、ダイヤモンド層９５０を形成してある。
【0034】
図６に示されるように、半導体装置６Ｂに示される第１実施形態に係る半導体装置１００においては、半導体積層構造２０におけるシート抵抗は、半導体装置６Ａと同程度であり、シート抵抗の増加が抑制されている。このことから、第１実施形態に係る半導体装置１００では、ダイヤモンド層５０が形成されていても、ダイヤモンド層５０の形成に伴うダメージが半導体積層構造２０に生じていないことが確認できる。
【0035】
半導体装置６Ｃでは、シート抵抗が著しく大きくなっている。これは、ダイヤモンド層９５０を形成する際に、半導体積層構造２０が、長時間水素ガスに晒され、半導体積層構造２０がＧａの脱離等のダメージを受けるためである。シート抵抗の増加はオン抵抗の増加につながる。
【0036】
図９は、窒化物半導体層の上に形成された、第１ダイヤモンド結晶粒６１及び第２ダイヤモンド結晶粒６２を含むダイヤモンド層５０の断面走査型電子顕微鏡（scanning electron microscope：ＳＥＭ）像であり、図１０は、図９中の矢印で示すダイヤモンド層５０を上面から見たＳＥＭ像である。図９及び図１０に示されるダイヤモンド層５０の形成では、ダイヤモンド層７０を形成した後、約７時間の結晶成長を行った。このダイヤモンド層５０の厚さは約２．５μｍである。図９及び図１０に示されるように、ダイヤモンド層５０を構成する複数のダイヤモンド結晶粒５１の第２面５０Ｂでの平均粒径は、１μｍ超であることが確認される。
【0037】
図１１は、ダイヤモンド層７０を形成した後、約１０分間、ダイヤモンドを結晶成長させた時点でのダイヤモンド層の断面ＳＥＭ像である。ダイヤモンド層７０を構成しているナノダイヤモンド粒子７１は、平均粒径が１０ｎｍ程度であり、ＳＥＭでは確認することはできないが、１０分間結晶成長させることによりダイヤモンドの結晶粒が大きくなり、ＳＥＭにより確認可能となる。図１１に示されるように、この状態のダイヤモンドの結晶粒は小さく、その平均粒径は５０ｎｍ～１００ｎｍ程度であるが、長時間結晶成長させることにより、図１０に示されるような平均粒径が１μｍ超のダイヤモンド結晶粒が得られる。
【0038】
（第２実施形態）
次に、第２実施形態に係る半導体装置について説明する。第２実施形態に係る半導体装置２００では、図１２に示されるように、半導体積層構造２０の上に絶縁膜１４０が形成され、絶縁膜１４０の上にダイヤモンド層５０が形成されている。絶縁膜１４０の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。熱伝導の観点からは、絶縁膜１４０はない方が好ましい。その一方で、ダイヤモンドの結晶成長の際に、半導体積層構造２０が受けるダメージをより一層抑制するために、半導体積層構造２０の上に絶縁膜１４０を成膜し、絶縁膜１４０の上にダイヤモンド層５０を形成してもよい。
次に、第２実施形態に係る半導体装置について説明する。第２実施形態に係る半導体装置２００では、図１２に示されるように、半導体積層構造２０の上に絶縁膜１４０が形成され、絶縁膜１４０の上にダイヤモンド層５０が形成されている。絶縁膜１４０の厚さは、例えば０．５ｎｍ以上１０ｎｍ以下である。熱伝導の観点からは、絶縁膜１４０はない方が好ましい。その一方で、ダイヤモンドの結晶成長の際に、半導体積層構造２０が受けるダメージをより一層抑制するために、半導体積層構造２０の上に絶縁膜１４０を成膜し、絶縁膜１４０の上にダイヤモンド層５０を形成してもよい。
【0039】
絶縁膜１４０の材料としては、ＳｉＮ（窒化シリコン）、ＳｉＯ２（酸化シリコン）、ＡｌＮ（窒化アルムニウム）、Ａｌ２Ｏ３（酸化アルミニウム）、ＨｆＯ２（酸化ハフニウム）等が挙げられる。
【0040】
他の構成は、第１実施形態と同様である。
【0041】
（第３実施形態）
次に、第３実施形態に係る半導体装置について説明する。第３実施形態に係る半導体装置３００では、図１３に示されるように、基板１０の一方の面１０ａに形成された半導体積層構造２０の上にダイヤモンド層５０が形成され、他方の面１０ｂに裏面ダイヤモンド層２５０が形成されている。これにより、より高い放熱効果を得ることができる。裏面ダイヤモンド層２５０は第２ダイヤモンド層の一例である。
次に、第３実施形態に係る半導体装置について説明する。第３実施形態に係る半導体装置３００では、図１３に示されるように、基板１０の一方の面１０ａに形成された半導体積層構造２０の上にダイヤモンド層５０が形成され、他方の面１０ｂに裏面ダイヤモンド層２５０が形成されている。これにより、より高い放熱効果を得ることができる。裏面ダイヤモンド層２５０は第２ダイヤモンド層の一例である。
【0042】
基板１０の裏面となる他方の面１０ｂに形成される裏面ダイヤモンド層２５０は、多結晶であっても単結晶であってもよい。裏面ダイヤモンド層２５０は、ダイヤモンド層５０と同様に、成長核の形成と結晶成長とにより形成してもよい。裏面ダイヤモンド層２５０として、単結晶ダイヤモンド又は多結晶ダイヤモンドを面１０ｂに接合してもよい。裏面ダイヤモンド層２５０の厚さは、好ましくは１μｍ以上であり、より好ましくは２．５μｍである。
【0043】
他の構成は、第１実施形態と同様である。
【0044】
（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１４は、第４実施形態に係るディスクリートパッケージを示す図である。
次に、第４実施形態について説明する。第４実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１４は、第４実施形態に係るディスクリートパッケージを示す図である。
【0045】
第４実施形態では、図１４に示すように、第１～第３実施形態のいずれかと同様の構造を備えた半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１０８が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１０７に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１０９に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。
【0046】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。まず、半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【0047】
（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１５は、第５実施形態に係るＰＦＣ回路を示す結線図である。
次に、第５実施形態について説明する。第５実施形態は、ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１５は、第５実施形態に係るＰＦＣ回路を示す結線図である。
【0048】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１～第３実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。
【0049】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【0050】
（第６実施形態）
次に、第６実施形態について説明する。第６実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図１６は、第６実施形態に係る電源装置を示す結線図である。
次に、第６実施形態について説明する。第６実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図１６は、第６実施形態に係る電源装置を示す結線図である。
【0051】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【0052】
一次側回路１２６１には、第５実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【0053】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【0054】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１～第３実施形態のいずれかと同様の構造を備えた半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【0055】
（第７実施形態）
次に、第７実施形態について説明する。第７実施形態は、ＨＥＭＴを備えた増幅器に関する。図１７は、第７実施形態に係る増幅器を示す結線図である。
次に、第７実施形態について説明する。第７実施形態は、ＨＥＭＴを備えた増幅器に関する。図１７は、第７実施形態に係る増幅器を示す結線図である。
【0056】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【0057】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１～第３実施形態のいずれかと同様の構造を備えた半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【0058】
以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。
【0059】
以下、本開示の諸態様を付記としてまとめて記載する。
【0060】
（付記１）
半導体積層構造と、
前記半導体積層構造の上に形成され、前記半導体積層構造側の第１面と、前記第１面とは反対側の第２面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、
を有し、
前記複数のダイヤモンド結晶粒の、前記第１面での個数密度は、前記第２面での個数密度よりも高く、
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、１μｍ以下であることを特徴とする半導体装置。
（付記２）
前記複数のダイヤモンド結晶粒の前記第１面での個数密度は、１×１０８ｃｍ－２以上あることを特徴とする付記１に記載の半導体装置。
（付記３）
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、５ｎｍ以上１００ｎｍ以下であることを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、５ｎｍ以上２０ｎｍ以下であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記ダイヤモンド層の厚さは、１μｍ以上であることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
一方の面に前記半導体積層構造が形成された基板と、
前記基板の他方の面に接触する第２ダイヤモンド層と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記半導体積層構造と前記ダイヤモンド層との間に形成された絶縁膜を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
（付記８）
前記絶縁膜の厚さは、０．５ｎｍ以上１０ｎｍ以下であることを特徴とする付記７に記載の半導体装置。
（付記９）
前記半導体積層構造は、
窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有し、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
（付記１０）
半導体積層構造の上に、前記半導体積層構造側の第１面と、前記第１面とは反対側の第２面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層を形成する工程を有し、
前記ダイヤモンド層を形成する工程は、
前記半導体積層構造の上に、平均粒径が１μｍ以下の複数のダイヤモンド粒子を設ける工程と、
前記複数のダイヤモンド粒子の一部を成長核として結晶成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１１）
付記１乃至９のいずれか１項に記載の半導体装置を有することを特徴とする増幅器。
（付記１２）
付記１乃至９のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
半導体積層構造と、
前記半導体積層構造の上に形成され、前記半導体積層構造側の第１面と、前記第１面とは反対側の第２面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層と、
を有し、
前記複数のダイヤモンド結晶粒の、前記第１面での個数密度は、前記第２面での個数密度よりも高く、
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、１μｍ以下であることを特徴とする半導体装置。
（付記２）
前記複数のダイヤモンド結晶粒の前記第１面での個数密度は、１×１０８ｃｍ－２以上あることを特徴とする付記１に記載の半導体装置。
（付記３）
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、５ｎｍ以上１００ｎｍ以下であることを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記複数のダイヤモンド結晶粒の前記第１面での平均粒径は、５ｎｍ以上２０ｎｍ以下であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記ダイヤモンド層の厚さは、１μｍ以上であることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。
（付記６）
一方の面に前記半導体積層構造が形成された基板と、
前記基板の他方の面に接触する第２ダイヤモンド層と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記半導体積層構造と前記ダイヤモンド層との間に形成された絶縁膜を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
（付記８）
前記絶縁膜の厚さは、０．５ｎｍ以上１０ｎｍ以下であることを特徴とする付記７に記載の半導体装置。
（付記９）
前記半導体積層構造は、
窒化物半導体により形成された電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された電子供給層と、
を有し、
前記電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極を有することを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
（付記１０）
半導体積層構造の上に、前記半導体積層構造側の第１面と、前記第１面とは反対側の第２面とを有し、複数のダイヤモンド結晶粒から構成されたダイヤモンド層を形成する工程を有し、
前記ダイヤモンド層を形成する工程は、
前記半導体積層構造の上に、平均粒径が１μｍ以下の複数のダイヤモンド粒子を設ける工程と、
前記複数のダイヤモンド粒子の一部を成長核として結晶成長させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１１）
付記１乃至９のいずれか１項に記載の半導体装置を有することを特徴とする増幅器。
（付記１２）
付記１乃至９のいずれか１項に記載の半導体装置を有することを特徴とする電源装置。
【符号の説明】
【0061】
１０：基板
２０：半導体積層構造
５０：ダイヤモンド層
５０Ａ：第１面
５０Ｂ：第２面
５１：ダイヤモンド結晶粒
６１：第１ダイヤモンド結晶粒
６１Ａ：第３面
６１Ｂ：第４面
６２：第２ダイヤモンド結晶粒
６２Ａ：面
７０：ダイヤモンド層
７１：ナノダイヤモンド粒子
８１：ダイヤモンド結晶粒
１００、２００、３００：半導体装置
１４０：絶縁膜
２５０：裏面ダイヤモンド層
２０：半導体積層構造
５０：ダイヤモンド層
５０Ａ：第１面
５０Ｂ：第２面
５１：ダイヤモンド結晶粒
６１：第１ダイヤモンド結晶粒
６１Ａ：第３面
６１Ｂ：第４面
６２：第２ダイヤモンド結晶粒
６２Ａ：面
７０：ダイヤモンド層
７１：ナノダイヤモンド粒子
８１：ダイヤモンド結晶粒
１００、２００、３００：半導体装置
１４０：絶縁膜
２５０：裏面ダイヤモンド層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】