特許 7571955 フォトニック量子コンピュータアーキテクチャ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-15

(45)【発行日】2024-10-23

(54)【発明の名称】フォトニック量子コンピュータアーキテクチャ

(51)【国際特許分類】

   G06N 10/20 20220101AFI20241016BHJP

【ＦＩ】

G06N10/20

【請求項の数】 40

(21)【出願番号】P 2021575967

(86)(22)【出願日】2020-06-22

(65)【公表番号】

(43)【公表日】2022-08-25

(86)【国際出願番号】 US2020038962

(87)【国際公開番号】W WO2020257772

(87)【国際公開日】2020-12-24

【審査請求日】2023-06-21

(31)【優先権主張番号】62/865,058

(32)【優先日】2019-06-21

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/926,383

(32)【優先日】2019-10-25

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/006,590

(32)【優先日】2020-04-07

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】521552936

【氏名又は名称】プサイクォンタム，コーポレーション

(74)【代理人】

【識別番号】100137969

【弁理士】

【氏名又は名称】岡部 憲昭

(74)【代理人】

【識別番号】100104824

【弁理士】

【氏名又は名称】穐場 仁

(74)【代理人】

【識別番号】100121463

【弁理士】

【氏名又は名称】矢口 哲也

(72)【発明者】

【氏名】ニッカーソン，ナオミ

(72)【発明者】

【氏名】パロモ，ヘクター ボンビン

【審査官】福西 章人

(56)【参考文献】

【文献】米国特許出願公開第２０１６／０２６７０３２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１２／０１５５８７０（ＵＳ，Ａ１）

【文献】特表２０１８－５３８６８０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ３／００－９９／００

Ｇ０６Ｆ １８／００－１８／４０

(57)【特許請求の範囲】

【請求項1】

量子ビット間のもつれを生成するための回路であって、
第１のクロックサイクル中に第１のリソース状態を生成し、第２のクロックサイクル中に第２のリソース状態を生成し、第３のクロックサイクル中に第３のリソース状態を生成し、第４のクロックサイクル中に第４のリソース状態を生成するための回路を有するリソース状態生成器であって、前記第１、第２、第３、および、第４のリソース状態のそれぞれが、もつれたフォトニック量子ビットのシステムを備え、前記第１、第２、第３、および、第４のクロックサイクルが異なるクロックサイクルである、リソース状態生成器と、
前記第１のリソース状態の第１の量子ビットと前記第２のリソース状態の第１の量子ビットとの間でもつれ測定動作を実行することによって、前記第１のリソース状態と前記第２のリソース状態との間の第１のもつれ状態を生成するように構成される第１の時間的融合回路と、
前記第１のリソース状態の第２の量子ビットと前記第３のリソース状態の第１の量子ビットとの間でもつれ測定動作を実行することによって、前記第１のもつれ状態と前記第３のリソース状態との間の第２のもつれ状態を生成するように構成される第２の時間的融合回路と、
前記第１のリソース状態の第３の量子ビットと前記第４のリソース状態の第１の量子ビットとの間でもつれ測定動作を実行することによって、前記第２のもつれ状態と前記第４のリソース状態との間の第３のもつれ状態を生成するように構成される第３の時間的融合回路と、
を備える回路。

【請求項2】

前記第１および第２のクロックサイクルが連続したクロックサイクルである、請求項１に記載の回路。

【請求項3】

前記回路は、もつれ空間内に複数の層を備えるもつれ構造を有する量子ビットの大きなもつれシステムを形成するように動作可能であり、
前記第１のリソース状態、前記第２のリソース状態、および、前記第３のリソース状態が全て前記複数の層のうちの第１の層と関連付けられ、
前記第４のリソース状態が前記複数の層のうちの第２の層と関連付けられる、
請求項１に記載の回路。

【請求項4】

リソース状態がもつれ空間内の複数の層を規定し、
前記第１のリソース状態、前記第２のリソース状態、および、前記第３のリソース状態が全て前記複数の層のうちの第１の層と関連付けられ、
前記第４のリソース状態が前記複数の層のうちの第２の層と関連付けられる、
請求項１に記載の回路。

【請求項5】

前記もつれ空間内の各層は、サイズＬの第１の線形寸法を伴う２次元層であり、
前記第１のクロックサイクルと前記第２のクロックサイクルとが第１の時間間隔だけ離れており、
前記第１のクロックサイクルと前記第３のクロックサイクルとが前記第１の時間間隔のＬ倍だけ離れている、
請求項４に記載の回路。

【請求項6】

前記もつれ空間内の各層は、サイズＬの第２の線形寸法を伴う２次元層であり、前記第１のクロックサイクルと前記第４のクロックサイクルとが前記第１の時間間隔のＬ^２倍だけ離れている、請求項５に記載の回路。

【請求項7】

前記第１の時間的融合回路は、前記第１のリソース状態の前記第１の量子ビットを前記第２のクロックサイクルまで遅延させるための遅延線を含み、前記第２の時間的融合回路は、前記第１のリソース状態の前記第２の量子ビットを前記第３のクロックサイクルまで遅延させるための遅延線を含む、請求項１に記載の回路。

【請求項8】

前記第１の時間的融合回路によって実行される前記もつれ測定動作は、前記第１のリソース状態の前記第１の量子ビットおよび前記第２のリソース状態の前記第１の量子ビットに対する破壊的測定を含む、請求項１に記載の回路。

【請求項9】

前記第２の時間的融合回路によって実行される前記もつれ測定動作は、前記第１のリソース状態の前記第２の量子ビットおよび前記第３のリソース状態の前記第１の量子ビットに対する破壊的測定を含む、請求項８に記載の回路。

【請求項10】

量子ビット間のもつれを生成するための回路であって、前記回路は、各ユニットセルが少なくとも２つの隣接ユニットセルに結合されるようにネットワークを形成する複数（Ｎ個）のユニットセルを備え、各ユニットセルは、
第１のクロックサイクル中に第１のローカルリソース状態を生成し、第２のクロックサイクル中に第２のローカルリソース状態を生成し、第３のクロックサイクル中に第３のローカルリソース状態を生成し、第４のクロックサイクル中に第４のローカルリソース状態を生成するためのフォトニック回路を有するリソース状態生成器であって、前記第１、第２、第３、および、第４のローカルリソース状態のそれぞれが、もつれたフォトニック量子ビットのシステムを備え、前記第１、第２、および、第３のクロックサイクルが異なるクロックサイクルである、リソース状態生成器と、
第１のローカル融合回路、第２のローカル融合回路、第３のローカル融合回路、第１のネットワーク化された融合回路、および、第２のネットワーク化された融合回路を含む複数の融合回路であって、前記複数の融合回路のそれぞれが、２つの入力量子ビット間のもつれ測定動作を実行するように構成される、複数の融合回路と、
前記第１のローカル融合回路の第１の入力に結合され、第１の数のクロックサイクルの遅延を有する第１のローカル遅延線と、
前記第２のローカル融合回路の第１の入力に結合され、第２の数のクロックサイクルの遅延を有する第２のローカル遅延線であって、前記第２の数が前記第１の数よりも大きい、第２のローカル遅延線と、
前記第３のローカル融合回路の第１の入力に結合され、第３の数のクロックサイクルの遅延を有する第３のローカル遅延線であって、前記第３の数が前記第２の数よりも大きい、第３のローカル遅延線と、
各リソース状態の第１の量子ビットを、前記ユニットセルの前記第１のローカル遅延線または第１の隣接ユニットセルの前記第１のネットワーク化された融合回路の第１の入力のうちの一方へ選択的に方向付けるように構成される第１のルーティングスイッチと、
各リソース状態の第２の量子ビットを、前記ユニットセルの前記第１のローカル融合回路の第２の入力または前記第１のネットワーク化された融合回路の第２の入力のうちの一方に選択的に方向付けるように構成される第２のルーティングスイッチと、
各リソース状態の第３の量子ビットを、前記ユニットセルの前記第２のローカル遅延線または第２の隣接ユニットセルの前記第２のネットワーク化された融合回路の第１の入力のうちの一方へ選択的に方向付けるように構成される第３のルーティングスイッチと、
各リソース状態の第４の量子ビットを、前記ユニットセルの第２のローカル融合回路の第２の入力または前記第２のネットワーク化された融合回路の第２の入力のうちの一方へ選択的に方向付けるように構成される第４のルーティングスイッチと、
各リソース状態の第５の量子ビットを前記第３のローカル遅延線に方向付けるための第１のルーティング経路と、
各リソース状態の第６の量子ビットを前記第３のローカル融合回路に方向付けるための第２のルーティング経路と、
を備える、回路。

【請求項11】

前記回路は、もつれ空間内に複数の層を備えるもつれ構造を有する量子ビットの大きなもつれシステムを形成するように動作可能であり、
前記第１のローカルリソース状態、前記第２のローカルリソース状態、および、前記第３のローカルリソース状態が全て前記複数の層のうちの第１の層と関連付けられ、
前記第４のローカルリソース状態が前記複数の層のうちの第２の層と関連付けられる、
請求項１０に記載の回路。

【請求項12】

リソース状態がもつれ空間内の複数の層を規定し、
前記第１のローカルリソース状態、前記第２のローカルリソース状態、および、前記第３のローカルリソース状態が全て前記複数の層のうちの第１の層と関連付けられ、
前記第４のローカルリソース状態が前記複数の層のうちの第２の層と関連付けられる、
請求項１０に記載の回路。

【請求項13】

前記量子ビットの前記大きなもつれシステムの各層は、Ｌ^２のサイズを有する二次元層であり、各ユニットセルは、量子ビットの大きなもつれシステムのそれぞれの層ごとに複数（Ｐ^２）のリソース状態を生成し、Ｐ^２＝Ｌ^２／Ｎである、請求項１２に記載の回路。

【請求項14】

前記第１のクロックサイクルと前記第２のクロックサイクルとが第１の時間間隔だけ離れており、
第１および第３のクロックサイクルが前記第１の時間間隔のＰ倍だけ離れている、
請求項１３に記載の回路。

【請求項15】

前記第１のクロックサイクルと前記第４クロックサイクルとが前記第１時間間隔のＰ^２倍だけ離れている、請求項１４に記載の回路。

【請求項16】

前記複数の融合回路のそれぞれは、前記もつれ測定動作が前記入力量子ビットの両方に対する破壊的測定を含むように構成される、請求項１０に記載の回路。

【請求項17】

複数のもつれ構造を生成するための回路であって、各もつれ構造は、もつれ空間内の複数の層として表わすことができ、前記回路は、
第１の期間中に第１の層を生成し、第２の期間中に第２の層を生成し、第３の期間中に第３の層を生成するように構成される層生成回路であって、前記第１、第２、および、第３の層のそれぞれが、もつれ空間内で少なくとも二次元にもつれるフォトニック量子ビットのシステムを備え、前記第２の期間が、前記第１の期間と前記第３の期間との間にある、層生成回路と、
複数の時間的融合回路であって、各時間的融合回路が、前記第３の期間に続く第４の期間中に前記第１の層の量子ビットと前記第３の層の量子ビットとの間のもつれ測定動作を実行するように構成される、複数の時間的融合回路と、
を備える、回路。

【請求項18】

前記層生成回路は、前記第４の期間中に第４の層を生成するように更に構成され、
前記複数の時間的融合回路は、前記第４の期間に続く第５の期間中に、前記第２の層の１つ以上の量子ビットと前記第４の層の１つ以上の量子ビットとの間のもつれ測定動作を実行するように構成される、
請求項１７に記載の回路。

【請求項19】

もつれた量子ビットの各層の境界に対応する周辺量子ビットを受けるように構成される境界回路を更に備え、前記境界回路は、前記周辺量子ビットを検出するように構成される検出器を含む、
請求項１８に記載の回路。

【請求項20】

もつれた量子ビットの各層の境界におけるリソース状態の周辺量子ビットを境界量子ビットとして受けるように構成される境界回路を更に備え、前記境界回路は、
前記境界量子ビットを検出するように構成される検出器と、
２つの異なる期間中に生成される層からの２つの境界量子ビットを融合させるための時間的融合回路と、
前記境界量子ビットを前記検出器または前記時間的融合回路のいずれかにルーティングするように構成可能なスイッチと、
を含む、請求項１８に記載の回路。

【請求項21】

前記スイッチがそれぞれの期間ごとに動的に再構成可能である、請求項２０に記載の回路。

【請求項22】

前記もつれ測定動作は、互いの間で前記もつれ測定動作が実行される前記量子ビットに対する破壊測定を含む、請求項１７に記載の回路。

【請求項23】

量子ビット間のもつれを生成するための方法であって、前記方法は、複数のクロックサイクルのそれぞれのクロックサイクル中に、
もつれたフォトニック量子ビットのシステムを備える新たなリソース状態を生成するためにリソース状態生成器を動作させるステップと、
前記新たなリソース状態におけるもつれ空間内の位置を決定するステップであって、前記位置がリソース状態の層内で規定される、ステップと、
前記もつれ空間内の前記位置が前記層の行の終わりに対応しない場合に、前記新たなリソース状態の第１の量子ビットを第１の遅延線にルーティングするステップと、
前記もつれ空間内の前記位置が前記層の行の始めに対応しない場合に、前記新たなリソース状態の第２の量子ビットと前記第１の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、
前記もつれ空間内の前記位置が前記層の最後の行に対応しない場合に、前記新たなリソース状態の第３の量子ビットを、前記第１の遅延線よりも長い遅延を有する第２の遅延線にルーティングするステップと、
前記もつれ空間内の前記位置が前記層の第１の行に対応しない場合に、前記新たなリソース状態の第４の量子ビットと前記第２の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、
前記新たなリソース状態の第５の量子ビットを、前記第２の遅延線よりも長い遅延を有する第３の遅延線にルーティングするステップと、
前記新たなリソース状態の第６の量子ビットと前記第３の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、
を含む方法。

【請求項24】

前記もつれ空間内の前記位置が前記層の行の終わりに対応する場合に、前記新たなリソース状態の前記第１の量子ビットに対して層エッジ処理動作を実行するステップ
を更に含む、請求項２３に記載の方法。

【請求項25】

前記層エッジ処理動作は、前記新たなリソース状態の前記第１の量子ビットに対して測定動作を実行することを含む、請求項２４に記載の方法。

【請求項26】

前記層エッジ処理動作は、前記新たなリソース状態の前記第１の量子ビットと大きなもつれシステムの異なる層のエッジと関連付けられる量子ビットとの間でもつれ測定を実行することを含む、請求項２４に記載の方法。

【請求項27】

前記もつれ空間内の前記位置が前記層の行の始めに対応する場合に、前記新たなリソース状態の前記第２の量子ビットに対して層エッジ処理動作を実行するステップを
更に含む、請求項２３に記載の方法。

【請求項28】

前記もつれ空間内の前記位置が前記層の行の最後に対応する場合に、前記新たなリソース状態の前記第３の量子ビットに対して層エッジ処理動作を実行するステップを
更に含む、請求項２３に記載の方法。

【請求項29】

前記もつれ空間内の前記位置が前記層の行のうちの第１の行に対応する場合に、前記新たなリソース状態の前記第４の量子ビットに対して層エッジ処理動作を実行するステップ
を更に含む、請求項２３に記載の方法。

【請求項30】

前記層の各行が前記もつれ空間内のサイズＬを有し、前記第２の遅延線が前記第１の遅延線の遅延のＬ倍に対応する遅延を有する、請求項２３に記載の方法。

【請求項31】

各層が前記もつれ空間内のサイズＬ^２を有し、前記第３の遅延線が前記第１の遅延線の遅延のＬ^２倍に対応する遅延を有する、請求項３０に記載の方法。

【請求項32】

前記もつれ測定のそれぞれを実行する前記ステップが融合動作を実行することを含み、前記融合動作は、互いの間で前記融合動作が実行される前記量子ビットの一方または両方に対する破壊的測定を含む、請求項２３に記載の方法。

【請求項33】

量子ビット間のもつれを生成するための方法であって、前記方法は、複数のクロックサイクルのそれぞれのクロックサイクル中に、
各ユニットセルがもつれたフォトニック量子ビットのシステムを備える新たなリソース状態を生成するように、複数のユニットセルにおいて複数のリソース状態生成器を動作させるステップと、
それぞれのユニットセルごとに、
前記新たなリソース状態におけるもつれ空間内の位置を決定するステップであって、前記位置がリソース状態の層の連続したパッチ内で規定される、ステップと、
前記もつれ空間内の前記位置が前記パッチの行の終わりに対応しない場合に、前記新たなリソース状態の第１の量子ビットを第１の遅延線にルーティングするステップと、
前記もつれ空間内の前記位置が前記パッチの行の始めに対応しない場合に、前記新たなリソース状態の第２の量子ビットと前記第１の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、
前記もつれ空間内の前記位置が前記パッチの最後の行に対応しない場合に、前記新たなリソース状態の第３の量子ビットを、前記第１の遅延線よりも長い遅延を有する第２の遅延線にルーティングするステップと、
前記もつれ空間内の前記位置が前記パッチの第１の行に対応しない場合に、前記新たなリソース状態の第４の量子ビットと前記第２の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、
前記新たなリソース状態の第５の量子ビットを、前記第２の遅延線よりも長い遅延を有する第３の遅延線にルーティングするステップと、
前記新たなリソース状態の第６の量子ビットと前記第３の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、
を含む方法。

【請求項34】

前記ユニットセルのうちの少なくとも１つに関して、
前記もつれ空間内の前記位置が前記パッチの行の終わりに対応する場合に、前記新たなリソース状態の前記第１の量子ビットを第１の隣接ユニットセルにルーティングするステップを更に含む、請求項３３に記載の方法。

【請求項35】

前記ユニットセルのうちの少なくとも１つの他のユニットセルに関して、
前記もつれ空間内の前記位置が前記パッチの行の始めに対応する場合に、前記新たなリソース状態の前記第２の量子ビットと第２の隣接ユニットセルから受けたネットワーク化された量子ビットとの間でもつれ測定動作を実行するステップを更に含む、請求項３４に記載の方法。

【請求項36】

前記ユニットセルのうちの少なくとも１つに関して、
前記もつれ空間内の前記位置が前記パッチの最後の行に対応する場合に、前記新たなリソース状態の前記第３の量子ビットを第１の隣接ユニットセルにルーティングするステップを更に含む、請求項３３に記載の方法。

【請求項37】

前記ユニットセルのうちの少なくとも１つに関して、
前記もつれ空間内の前記位置が前記パッチの第１の行に対応する場合に、前記新たなリソース状態の前記第４の量子ビットと第２の隣接ユニットセルから受けたネットワーク化された量子ビットとの間でもつれ測定動作を実行するステップと、を更に含む、請求項３６に記載の方法。

【請求項38】

前記パッチの各行が前記もつれ空間内のサイズＰを有し、前記第２の遅延線が前記第１の遅延線の遅延のＰ倍に対応する遅延を有する、請求項３３に記載の方法。

【請求項39】

各パッチが前記もつれ空間内のサイズＰ^２を有し、前記第３の遅延線が前記第１の遅延線の遅延のＰ^２倍に対応する遅延を有する、請求項３８に記載の方法。

【請求項40】

前記もつれ測定のそれぞれを実行する前記ステップが融合動作を実行することを含み、前記融合動作は、互いの間で前記融合動作が実行される前記量子ビットの一方または両方に対する破壊的測定を含む、請求項３３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001] この出願は、２０１９年６月２１日に出願された米国仮出願第６２／８６５，０５８号、２０１９年１０月２５日に出願された米国仮出願第６２／９２６，３８３号、及び、２０２０年４月７日に出願された米国仮出願第６３／００６，５９０号の利益を主張する。３つ全ての出願の開示内容は、参照により本願に組み入れられる。

【背景技術】

【0002】

[0002] 量子コンピューティングは、「量子ビット」と称される構造へのその依存によって「古典的」コンピューティングとは区別される。最も一般的なレベルにおいて、量子ビットは、２つの直交状態（従来のブラ／ケット記法で｜０〉及び｜１〉として示される）のうちの一方で又は２つの状態の重ね合わせ（例えば、

【数1】

）で存在することができる量子システムである。量子ビットのシステム（又は集合）で動作することによって、量子コンピュータは、古典的コンピュータにおいて非実用的な時間量を必要とするであろう特定のカテゴリの計算を迅速に実行することができる。

【0003】

[0003] しかしながら、量子コンピュータの実際の実現は依然として困難な課題のままである。１つの課題は、量子ビットの信頼できる形成及びもつれである。

【発明の概要】

【0004】

[0004] 本明細書中に記載される特定の実施形態は、「ラスタライズ化」手法を使用して量子ビット間のもつれを生成するための回路に関する。幾つかの実施形態において、回路は、リソース状態生成器、第１の時間的融合回路、第２の時間的融合回路、及び、第３の時間的融合回路を含むことができる。リソース状態生成器は、第１のクロックサイクル中に第１のリソース状態を生成し、第２のクロックサイクル中に第２のリソース状態を生成し、第３のクロックサイクル中に第３のリソース状態を生成し、及び、第４のクロックサイクル中に第４のリソース状態を生成するための回路を有することができ、第１、第２、第３、及び、第４のリソース状態のそれぞれがもつれたフォトニック量子ビットのシステムを備え、第１、第２、第３、及び、第４のクロックサイクルが異なるクロックサイクルである。第１の時間的融合回路は、第１のリソース状態の第１の量子ビットと第２のリソース状態の第１の量子ビットとの間でもつれ測定動作を実行することによって、第１のリソース状態と第２のリソース状態との間の第１のもつれ状態を生成するように構成され得る。第２の時間的融合回路は、第１のリソース状態の第２の量子ビットと第３のリソース状態の第１の量子ビットとの間でもつれ測定動作を実行することによって、第１のもつれ状態と第３のリソース状態との間の第２のもつれ状態を生成するように構成され得る。第３の時間的融合回路は、第１のリソース状態の第３の量子ビットと第４のリソース状態の第１の量子ビットとの間でもつれ測定動作を実行することによって、第２のもつれ状態と第４のリソース状態との間の第３のもつれ状態を生成するように構成され得る。

【0005】

[0005] 幾つかの実施形態では、第１及び第２のクロックサイクルが連続したクロックサイクルである。

【0006】

[0006] 幾つかの実施形態において、リソース状態は、もつれ空間内の複数の層を規定し、また、幾つかの実施形態において、回路は、もつれ空間内の複数の層を備えるもつれ構造を有する量子ビットの大きなもつれシステムを形成するように動作可能である。もつれ空間内の層が規定される場合には、第１のリソース状態、第２のリソース状態、及び、第３のリソース状態を全て複数の層のうちの第１の層と関連付けることができ、一方、第４のリソース状態が複数の層のうちの第２の層と関連付けられる。例えば、もつれ空間内の各層をサイズＬの第１の線形寸法を伴う２次元層とすることができ、第１のクロックサイクルと第２のクロックサイクルとを第１の時間間隔だけ離すことができ、また、第１のクロックサイクルと第３のクロックサイクルとを第１の時間間隔のＬ倍だけ離すことができる。更に、もつれ空間内の各層をサイズＬの第２の線形寸法を伴う２次元層とすることができ、また、第１のクロックサイクルと第４のクロックサイクルとを第１の時間間隔のＬ^２倍だけ離すことができる。

【0007】

[0007] 幾つかの実施形態において、第１の時間的融合回路は、第１のリソース状態の第１の量子ビットを第２のクロックサイクルまで遅延させるための遅延線を含むことができ、また、第２の時間的融合回路は、第１のリソース状態の第２の量子ビットを第３のクロックサイクルまで遅延させるための遅延線を含むことができる。

【0008】

[0008] 幾つかの実施形態において、第１の時間的融合回路によって実行されるもつれ測定動作は、第１のリソース状態の前記第１の量子ビット及び第２のリソース状態の第１の量子ビットに対する破壊的測定を含む。同様に、第２の時間的融合回路によって実行されるもつれ測定動作は、第１のリソース状態の前記第２の量子ビット及び第３のリソース状態の第１の量子ビットに対する破壊的測定を含むことができる。

【0009】

[0009] 幾つかの実施形態は、量子ビット間のもつれを生成するための回路であって、各ユニットセルが少なくとも２つの隣接ユニットセルに結合されるようにネットワークを形成する複数（Ｎ個）のユニットセルを含む回路に関する。各ユニットセルは、リソース状態生成器と、複数の融合回路と、第１のローカル遅延線と、第２のローカル遅延線と、第３のローカル遅延線と、第１のルーティングスイッチと、第２のルーティングスイッチと、第３のルーティングスイッチと、第４のルーティングスイッチと、第１のルーティング経路と、第２のルーティング経路とを備えることができる。リソース状態生成器は、第１のクロックサイクル中に第１のローカルリソース状態を生成し、第２のクロックサイクル中に第２のローカルリソース状態を生成し、第３のクロックサイクル中に第３のローカルリソース状態を生成し、及び、第４のクロックサイクル中に第４のローカルリソース状態を生成するためのフォトニック回路を有することができ、第１、第２、第３、及び、第４のローカルリソース状態のそれぞれは、もつれたフォトニック量子ビットのシステムを備え、第１、第２、及び、第３のクロックサイクルが異なるクロックサイクルである。複数の融合回路は、第１のローカル融合回路、第２のローカル融合回路、第３のローカル融合回路、第１のネットワーク化された融合回路、及び、第２のネットワーク化された融合回路を含むことができ、複数の融合回路のそれぞれは、２つの入力量子ビット間のもつれ測定動作を実行するように構成される。第１のローカル遅延線は、第１のローカル融合回路の第１の入力に結合され得るとともに、第１の数のクロックサイクルの遅延を有することができる。第２のローカル遅延線は、第２のローカル融合回路の第１の入力に結合され得るとともに、第２の数のクロックサイクルの遅延を有することができ、第２の数は第１の数よりも大きい。第３のローカル遅延線は、第３のローカル融合回路の第１の入力に結合され得るとともに、第３の数のクロックサイクルの遅延を有することができ、第３の数は第２の数よりも大きい。第１のルーティングスイッチは、各リソース状態の第１の量子ビットを、ユニットセルの第１のローカル遅延線又は第１の隣接ユニットセルの第１のネットワーク化された融合回路の第１の入力のうちの一方へ選択的に方向付けるように構成され得る。第２のルーティングスイッチは、各リソース状態の第２の量子ビットを、ユニットセルの第１のローカル融合回路の第２の入力又は第１のネットワーク化された融合回路の第２の入力のうちの一方に選択的に方向付けるように構成され得る。第３のルーティングスイッチは、各リソース状態の第３の量子ビットを、ユニットセルの第２のローカル遅延線又は第２の隣接ユニットセルの第２のネットワーク化された融合回路の第１の入力のうちの一方へ選択的に方向付けるように構成され得る。第４のルーティングスイッチは、各リソース状態の第４の量子ビットを、ユニットセルの第２のローカル融合回路の第２の入力又は第２のネットワーク化された融合回路の第２の入力のうちの一方へ選択的に方向付けるように構成され得る。第１のルーティング経路は、各リソース状態の第５の量子ビットを第３のローカル遅延線に方向付けることができる。第２のルーティング経路は、各リソース状態の第６の量子ビットを第３のローカル融合回路に方向付けることができる。

【0010】

[0010] 幾つかの実施形態において、リソース状態は、もつれ空間内の複数の層を規定し、また、幾つかの実施形態において、回路は、もつれ空間内の複数の層を備えるもつれ構造を有する量子ビットの大きなもつれシステムを形成するように動作可能である。もつれ空間内の層が規定される場合には、第１のローカルリソース状態、第２のローカルリソース状態、及び、第３のローカルリソース状態を全て複数の層のうちの第１の層と関連付けることができ、一方、第４のローカルリソース状態が複数の層のうちの第２の層と関連付けられる。例えば、量子ビットの大きなもつれシステムの各層がＬ^２のサイズを有する二次元層である場合、各ユニットセルは、量子ビットの大きなもつれシステムのそれぞれの層ごとに複数（Ｐ^２）のリソース状態を生成することができ、ここで、Ｐ^２＝Ｌ^２／Ｎである。これらの実施形態及び他の実施形態では、第１のクロックサイクルと第２のクロックサイクルとが第１の時間間隔だけ離れており、一方、第１及び第３のクロックサイクルが第１の時間間隔のＰ倍だけ離れている。更に、第１のクロックサイクルと第４クロックサイクルとが第１時間間隔のＰ^２倍だけ離れている。

【0011】

[0011] 幾つかの実施形態において、複数の融合回路のそれぞれは、もつれ測定動作が入力量子ビットの両方に対する破壊的測定を含むように構成され得る。

【0012】

[0012] 幾つかの実施形態は、複数のもつれ構造を生成するための回路に関し、この場合、各もつれ構造は、もつれ空間内の複数の層として表わすことができる。回路は、層生成回路及び複数の時間的融合回路を備えることができる。層生成回路は、第１の期間中に第１の層を生成し、第２の期間中に第２の層を生成し、第３の期間中に第３の層を生成するように構成することができ、この場合、第１、第２、及び、第３の層のそれぞれは、もつれ空間内で少なくとも２次元にもつれたフォトニック量子ビットのシステムを備え、第２の期間は第１の期間と第３の期間との間にある。各時間的融合回路は、第３の期間に続く第４の期間中に、第１の層の量子ビットと第３の層の量子ビットとの間のもつれ測定動作を実行するように構成され得る。

【0013】

[0013] 幾つかの実施形態において、層生成回路は、第４の期間中に第４の層を生成するように更に構成され、また、複数の時間的融合回路は、第４の期間に続く第５の期間中に、第２の層の１つ以上の量子ビットと第４の層の１つ以上の量子ビットとの間のもつれ測定動作を実行するように構成される。

【0014】

[0014] 幾つかの実施形態において、回路は、もつれた量子ビットの各層の境界に対応する周辺量子ビットを受けるように構成される境界回路も更に備えることができ、境界回路は、周辺量子ビットを検出するように構成される検出器を含む。

【0015】

[0015] 幾つかの実施形態において、回路は、もつれた量子ビットの各層の境界におけるリソース状態の周辺量子ビットを境界量子ビットとして受けるように構成される境界回路を備えることもできる。境界回路は、境界量子ビットを検出するように構成される検出器と、２つの異なる期間中に生成される層からの２つの境界量子ビットを融合するための時間的融合回路と、境界量子ビットを検出器又は時間的融合回路のいずれかにルーティングするように構成可能なスイッチとを含むことができる。スイッチは、それぞれの期間ごとに動的に再構成可能となり得る。

【0016】

[0016] 幾つかの実施形態において、もつれ測定動作は、互いの間でもつれ測定動作が実行される量子ビットに対する破壊測定を含むことができる。

【0017】

[0017] 幾つかの実施形態は、量子ビット間のもつれを生成するための方法に関する。方法は、複数のクロックサイクルのそれぞれのクロックサイクル中に、もつれたフォトニック量子ビットのシステムを備える新たなリソース状態を生成するためにリソース状態生成器を動作させるステップと、新たなリソース状態におけるもつれ空間内の位置を決定するステップであって、位置がリソース状態の層内で規定される、ステップと、もつれ空間内の位置が層の行の終わりに対応しない場合に、新たなリソース状態の第１の量子ビットを第１の遅延線にルーティングするステップと、もつれ空間内の位置が層の行の始めに対応しない場合に、新たなリソース状態の第２の量子ビットと第１の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、もつれ空間内の位置が層の最後の行に対応しない場合に、新たなリソース状態の第３の量子ビットを、第１の遅延線よりも長い遅延を有する第２の遅延線にルーティングするステップと、もつれ空間内の位置が層の第１の行に対応しない場合に、新たなリソース状態の第４の量子ビットと第２の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、新たなリソース状態の第５の量子ビットを、第２の遅延線よりも長い遅延を有する第３の遅延線にルーティングするステップと、新たなリソース状態の第６の量子ビットと第３の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップとを含むことができる。

【0018】

[0018] 幾つかの実施形態において、方法は、もつれ空間内の位置が層の行の終わりに対応する場合に、新たなリソース状態の第１の量子ビットに対して層エッジ処理動作を実行するステップを更に含むこともできる。層エッジ処理動作は、例えば、新たなリソース状態の第１の量子ビットに対して測定動作を実行すること、又は、新たなリソース状態の第１の量子ビットと大きなもつれシステムの異なる層のエッジと関連付けられる量子ビットとの間のもつれ測定を実行することを含むことができる。

【0019】

[0019] 幾つかの実施形態において、方法は、もつれ空間内の位置が層の行の始めに対応する場合に、新たなリソース状態の第２の量子ビットに対して層エッジ処理動作を実行するステップを更に含むこともできる。

【0020】

[0020] 幾つかの実施形態において、方法は、もつれ空間内の位置が層の行の最後に対応する場合に、新たなリソース状態の第３の量子ビットに対して層エッジ処理動作を実行するステップを更に含むこともできる。

【0021】

[0021] 幾つかの実施形態において、方法は、もつれ空間内の位置が層の行の最初に対応する場合に、新たなリソース状態の第４の量子ビットに対して層エッジ処理動作を実行するステップを更に含むこともできる。

【0022】

[0022] 幾つかの実施形態において、層の各行は、もつれ空間内の寸法Ｌを有することができ、また、第２の遅延線は、第１の遅延線の遅延のＬ倍に対応する遅延を有することができる。更に、各層は、もつれ空間内の寸法Ｌ^２を有することができ、また、第３の遅延線は、第１の遅延線の遅延のＬ^２倍に対応する遅延を有することができる。

【0023】

[0023] 幾つかの実施形態において、もつれ測定のそれぞれを実行するステップが融合動作を実行することを含み、融合動作は、互いの間で前記融合動作が実行される量子ビットの一方又は両方に対する破壊的測定を含む。

【0024】

[0024] 幾つかの実施形態は、量子ビット間のもつれを生成するための方法に関する。方法は、複数のクロックサイクルのそれぞれのクロックサイクル中に、各ユニットセルがもつれたフォトニック量子ビットのシステムを備える新たなリソース状態を生成するように、複数のユニットセルにおいて複数のリソース状態生成器を動作させるステップと、それぞれのユニットセルごとに、新たなリソース状態のもつれ空間内の位置を決定するステップであって、位置がリソース状態の層の連続したパッチ内で規定される、ステップと、もつれ空間内の位置がパッチの行の終わりに対応しない場合に、新たなリソース状態の第１の量子ビットを第１の遅延線にルーティングするステップと、もつれ空間内の位置がパッチの行の始めに対応しない場合に、新たなリソース状態の第２の量子ビットと第１の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、もつれ空間内の位置がパッチの最後の行に対応しない場合に、新たなリソース状態の第３の量子ビットを、第１の遅延線よりも長い遅延を有する第２の遅延線にルーティングするステップと、もつれ空間内の位置がパッチの第１の行に対応しない場合に、新たなリソース状態の第４の量子ビットと第２の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップと、新たなリソース状態の第５の量子ビットを、第２の遅延線よりも長い遅延を有する第３の遅延線にルーティングするステップと、新たなリソース状態の第６の量子ビットと第３の遅延線から出力される量子ビットとの間でもつれ測定を実行するステップとを含むことができる。

【0025】

[0025] 幾つかの実施形態において、方法は、ユニットセルのうちの少なくとも１つに関して、もつれ空間内の位置がパッチの行の終わりに対応する場合に、新たなリソース状態の第１の量子ビットを第１の隣接ユニットセルにルーティングするステップを更に含むこともできる。方法は、ユニットセルのうちの少なくとも１つの他のユニットセルに関して、もつれ空間内の位置がパッチの行の始めに対応する場合に、新たなリソース状態の第２の量子ビットと第２の隣接ユニットセルから受けられるネットワーク化された量子ビットとの間でもつれ測定動作を実行するステップを更に含むこともできる。

【0026】

[0026] 幾つかの実施形態において、方法は、ユニットセルのうちの少なくとも１つに関して、もつれ空間内の位置がパッチの行の最後に対応する場合に、新たなリソース状態の第３の量子ビットを第１の隣接ユニットセルにルーティングするステップを更に含むこともできる。方法は、ユニットセルのうちの少なくとも１つに関して、もつれ空間内の位置がパッチの第１の行に対応する場合に、新たなリソース状態の第４の量子ビットと第２の隣接ユニットセルから受けられるネットワーク化された量子ビットとの間でもつれ測定動作を実行するステップを更に含むこともできる。

【0027】

[0027] 幾つかの実施形態において、パッチの各行は、もつれ空間内の寸法Ｐを有することができ、また、第２の遅延線は、第１の遅延線の遅延のＰ倍に対応する遅延を有することができる。これら及び他の実施形態において、各パッチは、もつれ空間内のサイズＰ^２を有することができ、また、第３の遅延線は、第１の遅延線の遅延のＰ^２倍に対応する遅延を有することができる。

【0028】

[0028] 幾つかの実施形態において、もつれ測定のそれぞれを実行するステップが融合動作を実行することを含み、融合動作は、互いの間で前記融合動作が実行される量子ビットの一方又は両方に対する破壊的測定を含む。

【0029】

[0029] 以下の詳細な説明は、添付図面と共に、特許請求の範囲に記載される発明の性質及び利点のより良い理解をもたらす。

【図面の簡単な説明】

【0030】

【図1】デュアルレール符号化フォトニック量子ビットに対応する一対の導波路の一部の２つの表示を示す。

【図2A】２つのモードを結合するための概略図を示す。

【図2B】幾つかの実施形態で使用され得るフォトニックシステムにおけるモード結合の物理的実装を概略的に示す。

【図3A】幾つかの実施形態で使用され得るマッハツェンダ干渉計（ＭＺＩ）形態の物理的実装の例を概略的に示す。

【図3B】幾つかの実施形態で使用され得るマッハツェンダ干渉計（ＭＺＩ）形態の物理的実装の例を概略的に示す。

【図4A】２つのモードを結合するための他の概略図を示す。

【図4B】幾つかの実施形態で使用され得るフォトニックシステムにおける図４Ａのモード結合の物理的実装を概略的に示す。

【図5】幾つかの実施形態に係る４つのモードに関する「スプレッダ」又は「モード情報消去」変換を実施する４モード結合方式を示す。

【図6】幾つかの実施形態に係る図５に概略的に示される４モード拡散変換を実施することができる光学デバイスの一例を示す。

【図7】幾つかの実施形態で使用され得るデュアルレール符号化Ｂｅｌｌ状態生成器に関する回路図を示す。

【図8A】幾つかの実施形態で使用され得るデュアルレール符号化Ｉ型融合ゲートに関する回路図を示す。

【図8B】図８Ａのゲートを使用するＩ型融合動作の結果の例を示す。

【図9A】幾つかの実施形態で使用され得るデュアルレール符号化ＩＩ型融合ゲートに関する回路図を示す。

【図9B】図９Ａのゲートを使用するＩＩ型融合動作の結果の一例を示す。

【図10A】幾つかの実施形態にしたがって使用され得るリソース状態のもつれグラフ表示を示す。

【図10B】幾つかの実施形態にしたがって使用され得るリソース状態のもつれグラフ表示を示す。

【図10C】幾つかの実施形態にしたがって使用され得るリソース状態のもつれグラフ表示を示す。

【図11A】幾つかの実施形態に係るリソース状態の層の例を示す。

【図11B】幾つかの実施形態に係るリソース状態の層の例を示す。

【図12A】幾つかの実施形態に係るリソース状態の２つの層を含む３次元アレイの例を示す。

【図12B】幾つかの実施形態に係るリソース状態の２つの層を含む３次元アレイの例を示す。

【図13】幾つかの実施形態にしたがって形成され得る量子ビットの大きなもつれシステムの一例を示す。

【図14A】概略的な回路記号を紹介する。

【図14B】概略的な回路記号を紹介する。

【図14C】概略的な回路記号を紹介する。

【図14D】概略的な回路記号を紹介する。

【図14E】概略的な回路記号を紹介する。

【図14F】概略的な回路記号を紹介する。

【図15】幾つかの実施形態に係る量子ビットの大きなもつれシステムのネットワーク化された生成の概念図を示す。

【図16A】幾つかの実施形態に係るネットワーク化されたＲＳＧ回路を使用してリソース状態からもつれ構造を生成するための回路の概略図を示す。

【図16B】幾つかの実施形態に係るネットワーク化されたＲＳＧ回路を使用してリソース状態からもつれ構造を生成するための回路の概略図を示す。

【図17】幾つかの実施形態に係る量子ビットの大きなもつれシステムのラスタライズ化生成の概念図を示す。

【図18】幾つかの実施形態に係る単一のＲＳＧ回路を使用してリソース状態からもつれ構造を生成するための回路の概略図を示す。

【図19】幾つかの実施形態に係るリソース状態からもつれ構造を生成するためのプロセスのフロー図を示す。

【図20】幾つかの実施形態に係るリソース状態からのもつれ構造のラスタベースのハイブリッド生成の概念図を示す。

【図21】幾つかの実施形態に係るリソース状態からもつれ構造を生成するためのラスタベースのハイブリッドユニットセルの回路図を示す。

【図22】幾つかの実施形態に係る層のための２つの隣接するパッチの概念図を示す。

【図23】幾つかの実施形態に係る層に関する異なるパッチにおけるリソース状態の生成の調整された順序の一例を示す。

【図24】幾つかの実施形態に係るリソース状態からもつれ構造を生成するための他のプロセスのフロー図を示す。

【図25】幾つかの実施形態に係るパッチベースのハイブリッド回路を使用したもつれ構造における層のハイブリッド生成の概念図である。

【図26】幾つかの実施形態に係る量子ビットの大きなもつれシステムを生成する時間図を示す。

【図27】幾つかの実施形態に係る図２６の挙動を実施する線形光回路の簡略概念図を示す。

【図28】幾つかの実施形態に係る量子ビットの２つの大きなもつれシステムのインターリーブ生成の概念図を示す。

【図29】幾つかの実施形態に係る量子ビットの２つのインターリーブされた大きなもつれシステムを生成する時間図を示す。

【図30】幾つかの実施形態に係る図２９の挙動を実施する線形光回路の簡略概念図を示す。

【図31】時間的に共存する量子ビットの２つの大きなもつれシステムの概念図を示す。

【図32】幾つかの実施形態に係る量子ビットの単一のより大きなもつれシステムを形成するための量子ビットの２つの大きなもつれシステムのステッチングの概念図を示す。

【図33】幾つかの実施形態に係る量子ビットの２つの大きなもつれシステムに対する格子サージェリーの概念図を示す。

【図34A】幾つかの実施形態に係る折り曲げられた層を有する３次元もつれトポロジを形成するためにインターリービングを使用する概念図を示す。

【図34B】幾つかの実施形態に係る折り曲げられた層を有する３次元もつれトポロジを形成するためにインターリービングを使用する概念図を示す。

【図34C】幾つかの実施形態に係る折り曲げられた層を有する３次元もつれトポロジを形成するためにインターリービングを使用する概念図を示す。

【図34D】幾つかの実施形態に係る折り曲げられた層を有する３次元もつれトポロジを形成するためにインターリービングを使用する概念図を示す。

【図35A】幾つかの実施形態に係るもつれ構造の層における周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図35B】幾つかの実施形態に係るもつれ構造の層における周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図35C】幾つかの実施形態に係るもつれ構造の層における周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図36A】幾つかの実施形態に係るもつれ構造の層におけるより複雑な周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図36B】幾つかの実施形態に係るもつれ構造の層におけるより複雑な周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図36C】幾つかの実施形態に係るもつれ構造の層におけるより複雑な周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図36D】幾つかの実施形態に係るもつれ構造の層におけるより複雑な周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。

【図37A】幾つかの実施形態に係るもつれ構造の層に関して対角折り曲げを形成するために本明細書中に記載の技術を使用する概念図である。

【図37B】幾つかの実施形態に係るもつれ構造の層に関して対角折り曲げを形成するために本明細書中に記載の技術を使用する概念図である。

【図37C】幾つかの実施形態に係るもつれ構造の層に関して対角折り曲げを形成するために本明細書中に記載の技術を使用する概念図である。

【図37D】幾つかの実施形態に係るもつれ構造の層に関して対角折り曲げを形成するために本明細書中に記載の技術を使用する概念図である。

【図38】幾つかの実施形態に係る量子コンピュータシステムのためのシステムアーキテクチャの一例を示す。

【発明を実施するための形態】

【0031】

[0072] 本明細書中には、フォトニックシステムを含む様々な物理量子システムに基づいて量子ビット及び量子ビットの重ね合わせ状態（もつれ状態を含む）を形成するためのシステム及び方法の例（「実施形態」とも称される）が開示される。そのような実施形態は、例えば、量子コンピューティングにおいて、並びに、量子もつれを利用する他の状況（例えば、量子通信）において使用され得る。本開示の理解を容易にするために、関連する概念及び用語の概要が第１節で与えられる。これに関連して、第２節は、もつれ構造を生成するための回路及び方法の例について記載し、また、第３節は、もつれ構造を生成するために使用され得るインターリービング技術の更なる例について記載する。幾つかの実施形態において、本明細書中に記載される技術を使用して生成されるもつれは、フォールトトレラント量子計算をサポートするために使用され得る。理解を容易にするために実施形態が具体的に詳細に記載されるが、この開示にアクセスできる当業者であれば分かるように、これらの詳細を伴うことなく特許請求の範囲に記載される発明を実施できる。

【0032】

[0073] 更に、本明細書中では、量子ビットの量子状態空間を２次元ベクトル空間としてモデル化することができる、量子ビットのシステムを形成する及びシステムで機能する実施形態が記載される。この開示にアクセスする当業者であれば分かるように、本明細書中に記載される技術を「量子ビット」のシステムに適用することができ、このシステムにおいて、量子ビットは、ｎビットの情報を符号化するために使用することができる（任意の整数ｎに関して）（複素）ｎ次元ベクトル空間としてモデル化され得る量子状態空間を有する任意の量子システムとすることができる。説明を明確にするために、本明細書中では「量子ビット」という用語が使用されるが、幾つかの実施形態において、システムは、量子ビットなどのバイナリビットと必ずしも関連付けられない態様で情報を符号化する量子情報キャリアを使用することもできる。

【0033】

１．量子コンピューティングの概要
[0074] 量子コンピューティングは、量子理論の規則に従う量子物体、例えば光子、電子、原子、イオン、分子、ナノ構造などの動力学に依存する。量子理論では、量子物体の量子状態は、物理的特性のセットによって記述され、そのセット全体はモードと称される。幾つかの実施形態において、モードは、量子物体の１つ以上の特性の値（又は値の分布）を定めることによって規定される。例えば、量子物体が光子である場合、モードは、光子の周波数、光子の空間における位置（例えば、光子がどの導波路又は導波路の重ね合わせ内を伝搬しているか）、関連する伝播方向（例えば、自由空間内の光子のｋベクトル）、光子の偏光状態（例えば、光子の電場及び／又は磁場の方向（水平又は垂直））、光子が伝播している時間窓、軌道角運動量などによって規定され得る。

【0034】

[0075] 導波路内を伝播する光子の場合、光子の状態を離散的な時空間モードのセットの１つとして表現することが好都合である。例えば、光子の空間モードｋ_ｉは、光子が有限セットの離散導波路のうちのどれを伝播しているかにしたがって決定され、また、時間モードｔ_ｊは、光子が離散期間（本明細書では「ビン」と称される）のうちのどの離散期間に存在するかによって決定される。時間離散化の程度は、光子の生成を担うパルスレーザによって与えられ得る。以下の例では、主に説明の複雑化を避けるために空間モードが使用される。しかしながら、当業者であれば分かるように、システム及び方法は、任意のタイプのモード、例えば、時間モード、偏光モード、及び、量子状態を定めるのに役立つ任意の他のモード又はモードのセットに適用され得る。更に、以下の説明では、光子の空間モードを規定するためにフォトニック導波路を使用する実施形態について説明する。しかしながら、この開示にアクセスする当業者であれば分かるように、本開示の範囲から逸脱することなく、他のタイプのモード、例えば時間モード、エネルギー状態などを使用できる。更に、当業者は、他のタイプのフォトニックシステムを含むがこれに限定されない他のタイプの量子システムを使用して例を実施することができる。

【0035】

[0076] 区別できない複数の粒子の量子システムの場合、システム内の各粒子の量子状態を記述するのではなく、フォック状態の形式（占有数表示と呼ばれることもある）を使用して多体システム全体の量子状態を記述することが有用である。フォック状態の記述において、多体量子状態は、システムの各モードにいくつの粒子があるかによって定められる。例えば、マルチモード２粒子フォック状態｜１００１〉_{１、２、３、４}は、１つの粒子がモード１にあり、０個の粒子がモード２にあり、０個の粒子がモード３にあり、及び、１つの粒子がモード４にある２粒子量子状態を定める。ここでも、前述したように、モードは量子物体の任意の特性とすることができる。光子の場合、電磁場の任意の２つのモードを使用することができ、例えば、線形光学系で受動的に動作することができる自由度に関連するモードを使用するようにシステムを設計することができる。例えば、偏光、空間自由度、又は、角運動量を使用することができる。２粒子フォック状態｜１００１〉_{１、２、３、４}によって表わされる４モードシステムは、４つの導波路のうちの２つの内部で１つの光子が移動する４つの別個の導波路として物理的に実装され得る。そのような多体量子システムの状態の他の例としては、１つの粒子が占める各モードを表わす４粒子フォック状態｜１１１１〉_{１、２、３、４}と、２つの粒子が占めるモード１及び２のそれぞれ並びに０個の粒子が占めるモード３及び４を表わす４粒子フォック状態｜２２００〉_{１、２、３、４}とが挙げられる。粒子が存在しないモードについては、「真空モード」という用語が使用される。例えば、４粒子フォック状態｜２２００〉_{１、２、３、４}の場合、モード３及び４が本明細書中では「真空モード」と称される。単一の占有モードを有するフォック状態は、占有モードを識別するために下付き文字を使用して省略表現で表わすことができる。例えば、｜００１０〉_{１、２、３、４}は｜１_３〉と等価である。

【0036】

１．１．量子ビット
[0077] 本明細書中で使用される場合、「量子ビット（ｑｕｂｉｔ）」（又は量子ビット（ｑｕａｎｔｕｍ ｂｉｔ））は、情報を符号化するために使用され得る関連する量子状態を伴う量子システムである。量子状態空間を（複素）２次元ベクトル空間としてモデル化することができる場合には、量子状態を使用して１ビットの情報を符号化することができ、この場合、ベクトル空間内の１つの次元が論理値０にマッピングされ、他の次元が論理値１にマッピングされる。古典的ビットとは対照的に、量子ビットは、論理値０及び１の重ね合わせである状態を有することができる。より一般的には、「量子ビット」は、ｎビットの情報を符号化するために使用できる（複素）ｎ次元ベクトル空間（任意の整数ｎについて）としてモデル化され得る量子状態空間を有する任意の量子システムとなり得る。説明を明確にするために、本明細書中では「量子ビット」という用語が使用されるが、幾つかの実施形態において、システムは、量子ビットなどのバイナリビットと必ずしも関連付けられない態様で情報を符号化する量子情報キャリアを使用することもできる。量子ビット（ｑｕｂｉｔｓ）（又は量子ビット（ｑｕｄｉｔｓ））は、様々な量子システムで実装され得る。量子ビットの例としては、光子の偏光状態、導波路内の光子の存在、又は、原子、イオン、核、もしくは、光子のエネルギー状態が挙げられる。他の例としては、フラックス量子ビット、位相量子ビット、又は、電荷量子ビット（例えば、超伝導ジョセフソン接合から形成される）などの他の人工量子システム、トポロジカル量子ビット（例えば、Ｍａｊｏｒａｎａ ｆｅｒｍｉｏｎｓ）、又は、空孔中心から形成されるスピン量子ビット（例えば、ダイヤモンド中の窒素空孔）が挙げられる。

【0037】

[0078] 量子ビットは、量子ビットの論理値が量子システムの２つのモードのうちの１つの占有によって符号化されるように「デュアルレール符号化」され得る。例えば、論理０値及び理論１値は、以下のように符号化され得る。
｜０〉_Ｌ＝｜１０〉_１、２ （１）
｜１〉_Ｌ＝｜０１〉_１、２ （２）
ここで、下付き文字「Ｌ」は、前と同様に、ケットが論理状態（例えば、量子ビット値）を表わすことを示し、上記の式の右側の表記｜ｉｊ〉_１、２は、第１のモードのｉ個の粒子及び第２のモードのｊ個の粒子がそれぞれあることを示す（例えば、ｉ及びｊは整数）。この表記法では、論理状態｜０〉｜１〉_Ｌ（２つの量子ビットの状態を表わし、第１の量子ビットは「０」論理状態にあり、第２の量子ビットは「１」論理状態にある）を有する２量子ビットシステムは、｜１００１〉_{１、２、３、４}によって４つのモードにわたる占有を使用して表わすことができる（例えば、フォトニックシステムでは、第１の導波路内の１個の光子、第２の導波路内の０個の光子、第３の導波路内の０個の光子、及び、第４の導波路内の１個の光子）。本開示全体を通して幾つかの例では、不必要な数学的クラッタを回避するために、様々な添字が省略されている。

【0038】

１．２．もつれ状態
[0079] 「古典的」コンピューティング（例えば、バイナリロジックを使用する従来のデジタルコンピュータ）に対する量子コンピューティングの利点の多くは、マルチキュービットシステムのもつれ状態を生み出す能力に起因する。数学的に言えば、ｎ個の量子物体の状態｜ψ〉は、

【数2】

であれば分離可能な状態であり、またもつれ状態は分離不可能な状態である。１つの例はＢｅｌｌ状態であり、大まかに言えば、この状態は、２量子ビットシステムのための最大もつれ状態のタイプであり、また、Ｂｅｌｌ状態の量子ビットはＢｅｌｌ対と称される場合がある。例えば、モードの対の単一光子によって符号化された量子ビット（デュアルレール符号化）の場合、Ｂｅｌｌ状態の例は以下を含む。

【数3】

【0039】

[0080] より一般的には、ｎ量子ビットＧｒｅｅｎｂｅｒｇｅｒ－Ｈｏｒｎｅ－Ｚｅｉｌｉｎｇｅｒ（ＧＨＺ）状態（又は「ｎ－ＧＨＺ状態」）は、ｎ個の量子ビットのもつれ量子状態である。所定の正規直交論理基底について、ｎ－ＧＨＺ状態は、第１の基底状態にある全ての量子ビットが第２の基底状態にある全ての量子ビットと重ね合わされた量子重畳であり、

【数4】

ここで、上記のケットは論理基底を指す。例えば、モードの対の単一光子によって符号化された量子ビット（デュアルレール符号化）の場合、３－ＧＨＺ状態は次のように書くことができる。

【数5】

ここで、上記のケットは、（モードの添字を省略した）６つのそれぞれのモードにおける光子占有数を指す。

【0040】

１．３．物理的実装
[0081] 量子ビット（及び量子ビットに対する動作）は、様々な物理システムを使用して実施することができる。本明細書中に記載される幾つかの例において、量子ビットは、導波路、ビームスプリッタ、フォトニックスイッチ、及び、単一光子検出器を使用する集積フォトニックシステムで与えられ、また、光子によって占有され得るモードは、導波路内の光子の存在に対応する時空間モードである。変換動作を実施するために、モードカプラ、例えば光ビームスプリッタを使用してモードを結合することができ、また、単一光子検出器を特定の導波路に結合することによって測定動作を実施することができる。この開示にアクセスする当業者であれば分かるように、本開示の範囲から逸脱することなく、任意の適切な自由度のセットによって規定されるモード、例えば偏光モード、時間モードなどを使用できる。例えば、偏光のみが異なるモード（例えば、水平（Ｈ）及び垂直（Ｖ））の場合、モードカプラが、偏光をコヒーレントに回転させる任意の光学素子、例えば波長板などの複屈折材料となり得る。イオントラップシステム又は中性原子システムなどの他のシステムの場合、モードカプラは、２つのモードを結合することができる任意の物理的機構、例えば、原子／イオンの２つの内部状態を結合するように調整されるパルス電磁場となり得る。

【0041】

[0082] デュアルレール符号化を使用するフォトニック量子計算システムの幾つかの実施形態では、一対の導波路を使用して量子ビットを実装することができる。図１は、デュアルレール符号化フォトニックビットを与えるために使用され得る一対の導波路１０２，１０４の一部の２つの表示（１００，１００’）を示す。１００においては、光子１０６が導波路１０２内にあり、導波路１０４内に光子がなく（真空モードとも称される）、幾つかの実施形態では、これがフォトニック量子ビットの｜０〉_Ｌ状態に対応する。１００’においては、光子１０８が導波路１０４内にあり、導波路１０２内に光子がなく、幾つかの実施形態では、これがフォトニック量子ビットの｜１〉_Ｌ状態に対応する。既知の論理状態のフォトニック量子ビットを前処理するために、光子源（図示せず）を導波路のうちの一方の一端に結合することができる。光子源は、それが結合される導波路内に単一光子を放出するように動作することができ、それによって既知の状態のフォトニック量子ビットを前処理する。光子は導波路を通って移動し、また、光子源を周期的に動作させることによって、その論理状態がフォトニックシステムの異なる時間モードにマッピングされる量子ビットを有する量子システムを同じ導波路対に形成することができる。更に、導波路の複数の対を与えることにより、論理状態が異なる時空間モードに対応する量子ビットを有する量子システムを形成することができる。そのようなシステム内の導波路が互いに特定の空間的関係を有する必要はないことが理解されるべきである。例えば、これらの導波路を平行に配置することができるが、必ずしも平行に配置する必要はない。

【0042】

[0083] 占有モードは、所望の導波路内を伝搬する光子を生成するために光子源を使用することによって形成することができる。光子源は、例えば、先行単一光子源とも呼ばれる光子対を放出する共振器ベースの光子源となり得る。そのような光子源の一例において、光子源は、非線形光学プロセス（例えば、自発的な四光波混合（ＳＦＷＭ）、自発的なパラメトリックダウンコンバージョン（ＳＰＤＣ）、第２高調波発生など）によって光子対を生成することができる光共振器のシステムに結合されるポンプ、例えば光パルスによって駆動される。多くの異なるタイプの光子源を使用することができる。光子対源の例としては、マイクロリングベースの自発的四光波混合（ＳＰＦＷ）伝令付き光子源（ＨＰＳ）を挙げることができる。しかしながら、使用される正確なタイプの光子源は重要ではなく、ＳＰＦＷ、ＳＰＤＣ、又は、任意の他のプロセスなどの任意のプロセスを使用する任意のタイプの非線形源を使用することができる。必ずしも非線形材料を必要としない他のクラスの光子源、例えば量子ドットソース、結晶の色中心などの原子及び／又は人工原子系を使用するものも使用することができる。場合によっては、光子源は、例えば、キャビティに結合された量子ドットなどの人工原子系の場合のように、フォトニックキャビティに結合されてもされなくてもよい。光機械システムなどの他のタイプの光子源もＳＰＷＭ及びＳＰＤＣに存在する。

【0043】

[0084] そのような場合、光子源の動作は、所定のポンプパルスが光子対を生成してもしなくてもよいように、非決定的（「確率的」と呼ばれることもある）であってもよい。幾つかの実施形態では、所定のサイクル中に１つのモードが占有される確率が１に近づくことができるようにするべく幾つかの非決定的光子源のコヒーレント空間及び／又は時間多重化（本明細書では「能動的」多重化と呼ばれる）を使用することができる。当業者であれば分かるように、空間多重化及び／又は時間多重化を組み込む多くの異なる能動的多重化アーキテクチャが想定し得る。例えば、対数ツリー、一般化マッハツェンダ干渉計、マルチモード干渉計、連鎖ソース、ダンプ・ツー・ポンプ方式の連鎖ソース、非対称多結晶単一光子ソース、又は、任意の他のタイプの能動的多重化アーキテクチャを使用する能動的多重化方式を使用することができる。幾つかの実施形態では、光子源は、量子フィードバック制御などを用いた能動的多重化方式を使用することができる。以下に説明する幾つかの実施形態では、マルチレール符号化を使用することにより、能動的多重化を伴うことなく、所定のパルスサイクル中に１つのモードが占有される帯域の確率が１に近づくことができる。

【0044】

[0085] 測定動作は、光子が検出器によって検出されたことを示す古典信号（例えば、デジタル論理信号）を生成する単一光子検出器に導波路を結合することによって実施することができる。単一光子に対する感度を有する任意のタイプの光検出器を使用することができる。幾つかの実施形態では、（例えば、導波路の出力端における）光子の検出が占有モードを示し、一方、検出された光子の不在は非占有モードを示すことができる。

【0045】

[0086] 以下に記載される幾つかの実施形態は、システムの量子状態を変換すると理解することができる、量子システムのモードを結合する一体変換動作の物理的実施態様に関する。例えば、量子システムの初期状態（モード結合前）が、あるモードが確率１で占有され、別のモードが確率１で占有されていない状態である場合（例えば、上記で紹介したフォック記法における状態｜１０〉）、モード結合は、両方のモードが占有される非ゼロ確率を有する状態、例えば状態ａ_１｜１０〉＋ａ_２｜０１〉をもたらすことができ、｜ａ_１｜^２＋｜ａ_２｜^２＝１である。幾つかの実施形態において、この種の動作は、モードを互いに結合するためにビームスプリッタを使用し、１つ以上のモードに位相シフトを適用するために可変移相器を使用することによって実施することができる。振幅ａ_１及びａ_２は、ビームスプリッタの反射率（又は透過率）及び導入される任意の位相シフトに依存する。

【0046】

[0087] 図２Ａは、２つのモードを結合するための概略図２１０（回路図又は回路表記とも呼ばれる）を示す。モードは水平線２１２，２１４として描かれており、モードカプラ２１６は、結合されているモードを識別するためにノード（実線ドット）で終端する垂直線によって示される。線形量子光学のより具体的な言語において、図２Ａに示されるモードカプラ２１６は、転送行列を実装する５０／５０ビームスプリッタを表わす。

【数6】

ここで、Ｔは、２つのモード上の光子生成演算子の線形マップを規定する。（特定の状況では、転送行列Ｔは、一次虚数アダマール変換を実施するものとして理解することができる。）慣例により、システムが３つ以上のモードを含む場合、転送行列の第１の列はトップモードの形成演算子（本明細書ではモード１と呼ばれ、水平線２１２とラベル付けされる）に対応し、第２の列は第２のモードの形成演算子（本明細書ではモード２と呼ばれ、水平線２１４とラベル付けされる）に対応し、以下同様である。より明示的には、マッピングは以下のように書くことができる。

【数7】

形成演算子上の下付き文字は、動作されるモードを示し、下付き文字の入力及び出力は、ビームスプリッタの前後の形成演算子の形態をそれぞれ識別し、

【数8】

例えば、図２Ａに示すモードカプラの適用は、以下のマッピングをもたらす。

【数9】

したがって、式（９）によって記述されるモードカプラの作用は、入力状態｜１０〉、｜０１〉及び｜１１〉を解釈することである。

【数10】

【0047】

[0088] 図２Ｂは、幾つかの実施形態に係る２つのフォトニックモードに関して式（９）の転送行列Ｔを実装するモード結合の物理的実装を示す。この例において、モード結合は、方向性カプラ又はモードカプラと呼ばれることもある導波路ビームスプリッタ２００を使用して実施される。導波路ビームスプリッタ２００は、一方の導波路のエバネッセント場が他方の導波路に結合することができるように２つの導波路２０２，２０４を十分に近接させることによって実現することができる。導波路２０２，２０４間の間隔ｄ及び／又は結合領域の長さｌを調整することにより、モード間の異なる結合を得ることができる。このように、導波路ビームスプリッタ２００を所望の透過率を有するように構成することができる。例えば、ビームスプリッタは、０．５（すなわち、上記で導入された転送行列Ｔの特定の形態を実装するための５０／５０ビームスプリッタ）に等しい透過率を有するように設計することができる。他の転送行列が望まれる場合、反射率（又は透過率）は、本開示の範囲から逸脱することなく、０．６より大きく、０．７より大きく、０．８より大きく、又は、０．９より大きくなるように設計することができる。

【0048】

[0089] モード結合に加えて、幾つかのユニタリ変換は、１つ以上のモードに適用される位相シフトを含み得る。幾つかのフォトニック実装形態では、可変位相シフタを集積回路に実装して、複数のモードにわたって拡散される光子の状態の相対位相を制御することができる。そのような位相シフトを規定する転送行列の例は、（第２のモードに＋ｉ及び－ｉ位相シフトをそれぞれ適用するために）以下によって与えられる。

【数11】

シリカ－オン－シリコン材料の場合、幾つかの実施形態は、熱光スイッチを使用して可変位相シフタを実装する。熱光スイッチは、熱光学効果を介して導波路の温度を１０^－５Ｋ程度上昇させることによって屈折率ｎの変化をもたらすことができる、チップの表面上に製造された抵抗素子を使用する。本開示にアクセスする当業者であれば分かるように、導波路の一部の屈折率を変化させる任意の効果を使用して、可変の電気的に調整可能な位相シフトを生成することができる。例えば、幾つかの実施形態は、電気光学効果をサポートする任意の材料、いわゆるχ^２及びχ^３材料、例えばニオブ酸リチウム、ＢＢＯ、ＫＴＰなど、更にはドープ半導体、例えばシリコン、ゲルマニウムなどに基づくビームスプリッタを使用する。

【0049】

[0090] 可変透過率及び出力モード間の任意の位相関係を伴うビームスプリッタは、例えば図３Ａに示すように、マッハツェンダ干渉計（ＭＺＩ）形態３００において方向性カプラ及び可変位相シフタを組み合わせることによって達成することもできる。デュアルレール符号化における２つのモード３０２ａ、３０２ｂの相対的な位相及び振幅に対する完全な制御は、位相シフタ３０６ａ、３０６ｂ及び３０６ｃによって与えられる位相、並びに、結合領域３０４ａ及び３０４ｂの長さ及び近接度を変化させることによって達成することができる。図３Ｂは、位相シフタ３０６によって与えられる位相を変化させることによってモード３０２ａ、３０２ｂ間の可変透過率を可能にするＭＺＩ ３１０のわずかに単純な例を示す。図３Ａ及び図３Ｂは、物理デバイスにおいてモードカプラをどのように実装することができるかの例であるが、本開示の範囲から逸脱することなく、任意のタイプのモードカプラ／ビームスプリッタを使用することができる。

【0050】

[0091] 幾つかの実施形態では、ビームスプリッタ及び位相シフタを組み合わせて使用して、様々な転送行列を実装することができる。例えば、図４Ａは、図２Ａのものと同様の概略的な形態で、以下の転送行列を実装するモードカプラ４００を示す。

【数12】

したがって、モードカプラ４００は、以下のマッピングを適用する。

【数13】

式（１５）の転送行列Ｔ_ｒは、第２のモードでの位相シフトによって式（９）の転送行列Ｔに関係する。これは、モードカプラ４１６が第１のモードに結合する閉ノード４０７（線２１２）と、モードカプラ４１６が第２のモードに結合する開ノード４０８（線２１４）とによって、図４Ａに概略的に示される。より具体的には、Ｔ_ｒ＝ｓＴｓであり、図４Ａの右側に示すように、モードカプラ４１６は、先行及び後続の位相シフト（白四角４１８ａ、４１８ｂで示す）を用いて、（前述したような）モードカプラ２１６を使用して実装することができる。したがって、転送行列Ｔ_ｒは、図４Ｂに示す物理ビームスプリッタによって実装することができ、この場合、開いた三角形は＋ｉ位相シフタを表わす。

【0051】

[0092] 同様に、モードカプラ及び位相シフタのネットワークを使用して、３つ以上のモード間の結合を実施することができる。例えば、図５は、４つのモード上で「スプレッダ」又は「モード情報消去」変換を実施する４モード結合方式を示し、すなわち、この方式は、入力モードのいずれか１つで光子を取り込み、光子が４つの出力モードのいずれか１つで検出される確率が等しくなるように、４つの出力モードのそれぞれの間で光子を非局在化する。（周知のアダマール変換は、スプレッダ変換の一例である。）図２Ａのように、水平線５１２～５１５はモードに対応し、モード結合は、結合されているモードを識別するためにノード（ドット）を有する垂直線５１６によって示される。この場合、４つのモードが結合される。回路表記５０２は、一次モード結合のネットワークである回路図５０４と等価な表示である。より一般的には、高次モード結合が一次モード結合のネットワークとして実施され得る場合、（適切な数のモードを有する）表記５０２と同様の回路表記が使用され得る。

【0052】

[0093] 図６は、幾つかの実施形態に係る図５に概略的に示される４モード拡散変換を実施することができる光学デバイス６００の一例を示す。光学デバイス６００は、第１の材料層（図６において実線で表わされる）に形成される光導波路６０１，６０３の第１のセットと、第１の材料層（図６において破線で表わされる）とは異なる別個の第２の材料層に形成される光導波路６０５，６０７の第２のセットとを含む。第２の材料層及び第１の材料層は、基板上の異なる高さに位置する。当業者であれば分かるように、適切な低損失導波路交差が使用された場合、図６に示すような干渉計を単層で実装できる。

【0053】

[0094] 光導波路の第１のセットのうちの少なくとも１つの光導波路６０１，６０３は、任意の種類の適切な光カプラ、例えば本明細書中に記載される方向性カプラ（例えば、図２Ｂ、図３Ａ、図３Ｂに示される光カプラ）を有する光導波路の第２のセットの光導波路６０５，６０７と結合される。例えば、図６に示される光学デバイスは４つの光カプラ６１８，６２０，６２２，６２４を含む。各光カプラは、２つの導波路が平行に伝搬する結合領域を有することができる。２つの導波路は、結合領域内で互いにオフセットされているものとして図６に示されるが、２つの導波路は、オフセットを伴うことなく結合領域内で互いに真上及び真下に位置されてもよい。幾つかの実施形態において、光カプラ６１８，６２０，６２２，６２４のうちの１つ以上は、２つの導波路間で約５０％の結合効率（例えば、４９％～５１％の結合効率、４９．９％～５０．１％の結合効率、４９．９９％～５０．０１％の結合効率、及び、５０％の結合効率など）を有するように構成される。例えば、２つの導波路の長さ、２つの導波路の屈折率、２つの導波路の幅及び高さ、２つの導波路間に位置される材料の屈折率、及び、２つの導波路間の距離は、２つの導波路間に５０％の結合効率を与えるように選択される。これにより、光カプラは５０／５０ビームスプリッタのように動作することができる。

【0054】

[0095] 更に、図６に示される光学デバイスは、２つの層間光カプラ６１４及び６１６を含むことができる。光カプラ６１４は、第１の材料層上の導波路を伝搬する光の第２の材料層上の導波路への伝送を可能にし、光カプラ６１６は、第２の材料層上の導波路を伝搬する光の第１の材料層上の導波路への伝送を可能にする。光カプラ６１４及び６１６は、少なくとも２つの異なる層に位置される光導波路をマルチチャネル光カプラで使用できるようにし、これにより、小型のマルチチャネル光カプラが可能になる。

【0055】

[0096] 更に、図６に示される光学デバイスは、非結合導波路交差領域６２６を含む。幾つかの実装形態において、２つの導波路（この例では６０３及び６０５）は、非結合導波路交差領域６２６（例えば、導波路は、ほぼ９０度の角度で互いに交差する２つの直線導波路となり得る）内の交差部に平行結合領域が存在することなく互いに交差する。

【0056】

[0097] 当業者であれば分かるように、前述の例は例示的なものであり、ビームスプリッタ及び／又は位相シフタを使用するフォトニック回路を使用して、任意の次数の実数アダマール変換及び虚数アダマール変換、離散フーリエ変換などのための変換行列を含む、多くの異なる変換行列を実装できる。本明細書で「スプレッダ」又は「モード情報消去（ＭＩＥ）」回路と呼ばれるフォトニック回路の１つのクラスは、入力が１つの入力モードに局在化した単一光子である場合に、光子が出力モードのいずれか１つで検出される等しい確率を有するように、回路が幾つかの出力モードのそれぞれの間で光子を非局在化するという特性を有する。スプレッダ又はＭＩＥ回路の例は、アダマール転送行列を実装する回路を含む。（スプレッダ又はＭＩＥ回路は、１つの入力モードで局在化された単一光子ではない入力を受信することができ、そのような場合の回路の挙動は、実装される特定の転送行列に依存することが理解されるべきである。）他の例において、フォトニック回路は、１つの入力モードの単一光子に関して、異なる出力モードで光子を検出する確率が等しくない転送行列を含む他の転送行列を実装することができる。

【0057】

[0098] 幾つかの実施形態において、複数のフォトニック量子ビットのもつれ状態は、２つ（又はそれ以上）の量子ビットのモードを結合して他のモードで測定を実行することによって形成することができる。例として、図７は、幾つかのデュアルレール符号化フォトニック実施形態で使用することができるＢｅｌｌ状態生成器７００の回路図を示す。この例において、モード７３２（１）－７３２（４）は、最初に光子（波線で示す）によってそれぞれ占有され、モード７３２（５）－７３２（８）は最初は真空モードである。（当業者であれば分かるように、占有モードと非占有モードとの他の組み合わせを使用できる。）

【0058】

[0099] 一次モード結合（例えば、式（９）の転送行列Ｔを実装する）は、モードカプラ７３１（１）－７３１（４）によって示されるように占有モードと非占有モードとの対に対して実行される。その後、モードカプラ７３７によって示されるように、モードのうちの４つのモード（モード７３２（５）－７３２（８））に対してモード情報消去結合（例えば、図５に示すような４モードモード拡散変換を実施する）が実行される。モード７３２（５）－７３２（８）は、他の４つのモード７３２（１）－７３２（４）でＢｅｌｌ状態がうまく生成されたかどうかを決定するために測定されて使用される「伝令付き」モードとして作用する。例えば、検出器７３８（１）－７３８（４）は、二次モードカプラ７３７の後にモード７３２（５）－７３２（８）に結合することができる。各検出器７３８（１）－７３８（４）は、光子（又は検出された光子の数）を検出したかどうかを示す古典的データ信号（例えば、導体上の電圧レベル）を出力することができる。これらの出力は、他の４つのモード７３２（１）－７３２（４）にＢｅｌｌ状態が存在するかどうかを決定する古典的決定論理回路７４０に結合することができる。例えば、決定論理回路７４０は、単一光子がちょうど２つの検出器７３８（１）－７３８（４）のそれぞれによって検出された場合に限り、Ｂｅｌｌ状態が確認される（Ｂｅｌｌ状態生成器の「成功」とも呼ばれる）ように構成することができる。モード７３２（１）－７３２（４）は、図７に示されるように、２つの量子ビット（量子ビット１及び量子ビット２）の論理状態にマッピングすることができる。具体的には、この例では、Ｑｕｂｉｔ １の論理状態がモード７３２（１）及び７３２（２）の占有率に基づいており、Ｑｕｂｉｔ ２の論理状態はモード７３２（３）及び７３２（４）の占有率に基づいている。Ｂｅｌｌ状態生成器７００の動作は非決定的であり得ることに留意すべきである。すなわち、図示のように４つの光子を入力することは、モード７３２（１）－７３２（４）でＢｅｌｌ状態が生成されることを保証しない。一実施態様では、成功の確率が４／３２である。

【0059】

[0100] 幾つかの実施形態では、複数のもつれ量子ビット（一般的には３量子ビット以上であるが、Ｂｅｌｌ状態は２量子ビットのクラスタ状態として理解することができる）のクラスタ状態を形成することが望ましい。より大きなもつれシステムを形成するための１つの技術は、量子ビットのシステム間のもつれを生成するために使用することができる射影測定であるもつれ測定の使用によるものである。本明細書中で使用される場合、「融合」（又は「融合動作」又は「融合する」）は、２量子ビットのもつれ測定を指す。「融合ゲート」は、それぞれが一般的にはもつれシステムの一部である２つの入力量子ビットを受ける構造である。融合ゲートは、最初の２つのもつれシステムが単一のもつれシステムに融合されるような態様で、１（「Ｉ型融合」）又は０（「ＩＩ型融合」）のいずれかの出力量子ビットを生成する入力量子ビットに対して射影測定動作を実行する。融合ゲートは、２量子ビットのもつれ測定の一般的なクラスの具体例であり、フォトニックアーキテクチャに特に適している。次に、Ｉ型及びＩＩ型の融合ゲートの例を説明する。

【0060】

[0101] 図８Ａは、幾つかの実施形態に係るＩ型融合ゲート８００を例示する回路図を示す。図８Ａに示される図は、各水平線が量子システム、例えば光子のモードを表わす概略図である。デュアルレール符号化では、モードの各対が量子ビットに相当する。ゲートのフォトニック実装では、図８Ａに示すような図のモードが、フォトニック導波路内の単一光子を使用して物理的に実現され得る。最も一般的には、図８Ａに示されるようなＩ型融合ゲートは、量子ビットＡ（例えば光子モード８４３及び８４５によって物理的に実現される）及び量子ビットＢ（例えば光子モード８４７及び８４９によって物理的に実現される）を入力として取り込み、入力量子ビットＡ又は入力量子ビットＢのいずれか（又は両方）と既にもつらされた他の量子ビットとのもつれを受け継ぐ単一の「融合」量子ビットを出力する。

【0061】

[0102] 例えば、図８Ｂは、それぞれが幾つかのより長いもつれたクラスタ状態の終わり（すなわち、リーフ）に位置される量子ビットである２つの量子ビットＡ，ＢのＩ型融合の結果を示す（その一部のみが示される）。融合動作後に残る量子ビット８５７は、元の量子ビットＡ，Ｂからもつれ結合を受け継ぎ、それによって、より大きな線形クラスタ状態を生み出す。また、図８Ｂは、それぞれ量子ビットの何らかのより長いもつれクラスタ（その一部のみが示されている）に属する内部量子ビットである２つの量子ビットＡ，ＢのＩ型融合の結果を示す。前述のように、融合後に残る量子ビット８５９は、元の量子ビットＡ，Ｂからもつれ結合を受け継ぎ、それによって、融合クラスタ状態を生み出す。この場合、融合動作後に残る量子ビットは、図示のように、４つの他の最近傍量子ビットによってより大きなクラスタともつらされる。

【0062】

[0103] 図８Ａに示されるＩ型融合ゲート８００の概略図に戻ると、量子ビットＡはモード８４３及び８４５によってデュアルレール符号化され、量子ビットＢはモード８４７及び８４９によってデュアルレール符号化される。例えば、経路符号化されたフォトニック量子ビットの場合、量子ビットＡの論理ゼロ状態｜０〉_Ａ）で示される）は、モード８４３が単一光子を含むフォトニック導波路であり且つモード８４５がゼロ光子を含むフォトニック導波路である場合に発生する（量子ビットＢについても同様である）。したがって、Ｉ型融合ゲート８００は、入力として２つのデュアルレール符号化光子量子ビットを取り込むことができ、それによって、合計４つの入力モード（例えば、モード８４３，８４５，８４７及び８４９）をもたらす。融合動作を達成するために、光子検出器８５５（それぞれモード８４３及び８４９に結合された２つの別個の光子検出器を含む）を使用して両方のモードに対して検出動作を実行する前に、モードカプラ（例えば、５０／５０ビームスプリッタ）８５３が、入力量子ビットのそれぞれのモードの間、例えばモード８４３とモード８４９との間に適用される。モード８４３及び８４９に対する検出動作は、破壊的測定である。更に、出力モードが隣接して位置されるようにするために、量子ビットＡの第２のモードの位置（モード８４５）を量子ビットＢの第２のモードの位置（モード８４９）と入れ替えるモードスワップ動作８５１を適用することができる。幾つかの実施形態において、モードスワップは、前述のような物理導波路交差によって、又は１つ以上のフォトニックスイッチによって又は任意の他のタイプの物理モードスワップによって達成することができる。

【0063】

[0104] 図８Ａは、Ｉ型融合ゲートの例示的な配置のみを示し、当業者であれば分かるように、本開示の範囲から逸脱することなく、モードカプラの位置及びモードスワップ領域８５１の存在を変更することができる。例えば、ビームスプリッタ８５３は、モード８４５とモード８４７との間に適用することができる。モードスワップは、随意的であり、隣接していないモードを有する量子ビットを、例えば、この情報を古典メモリに記憶することによってどのモードがどの量子ビットに属するかを追跡することによって取り扱うことができる場合には必要ではない。

【0064】

[0105] Ｉ型融合ゲート８００は非決定的ゲートであり、すなわち、融合動作は１未満のある確率で成功し、他の場合には、結果として生じる量子状態は、より大きなクラスタ状態に融合された元のクラスタ状態を含むより大きなクラスタ状態ではない。より具体的には、ゲート８００は、検出器８５５によってただ１つの光子が検出された場合、確率５０％で「成功」し、検出器８５５によって０個又は２個の光子が検出された場合、「失敗」する。ゲートが成功すると、量子ビットＡ及び量子ビットＢが一部であった２つのクラスタ状態は、融合されて単一のより大きなクラスタ状態になり、融合された量子ビットは、以前にリンクされていない２つのクラスタ状態をリンクする量子ビットとして残る（例えば、図８Ｂ参照）。しかしながら、融合ゲートが失敗すると、より大きな融合状態を生成することなく、元のクラスタリソース状態から両方の量子ビットを除去する効果がある。

【0065】

[0106] 図９Ａは、幾つかの実施形態に係るＩＩ型融合ゲート９００を例示する回路図を示す。本明細書中の他の図と同様に、図９Ａに示す図は概略図であり、各水平線は量子システムのモード、例えば光子に相当する。デュアルレール符号化では、モードの各対が量子ビットに相当する。ゲートのフォトニック実装では、図９Ａに示すような図のモードは、フォトニック導波路内の単一光子を使用して物理的に実現することができる。最も一般的には、ゲート９００などのＩＩ型融合ゲートは、量子ビットＡ（例えば光子モード９４３及び９４５によって物理的に実現される）及び量子ビットＢ（例えば光子モード９４７及び９４９によって物理的に実現される）を入力として取り込み、入力量子ビットＡ又は入力量子ビットＢのいずれか（又は両方）と既にもつらされた他の量子ビットとのもつれを受け継ぐ量子状態を出力する。（ＩＩ型融合の場合、入力量子状態がＮ量子ビットを有する場合、出力量子状態はＮ－２量子ビットを有する。これは、Ｎ量子ビットの入力量子状態がＮ－１量子ビットを有する出力量子状態をもたらすＩ型融合とは異なる。）

【0066】

[0107] 例えば、図９Ｂは、それぞれが幾つかのより長いもつれたクラスタ状態（その一部のみが示されている）の終わり（すなわち、リーフ）に位置される量子ビットである２つの量子ビットＡ，ＢのＩＩ型融合の結果を示す。結果として生じる量子ビットシステム９７１は、量子ビットＡ及び量子ビットＢからもつれ結合を受け継ぎ、それによって、より大きな線形クラスタ状態を生み出す。

【0067】

[0108] 図９Ａに示されるＩＩ型融合ゲート９００の概略図に戻ると、量子ビットＡはモード９４３及び９４５によってデュアルレール符号化され、量子ビットＢはモード９４７及び９４９によってデュアルレール符号化される。例えば、経路符号化されたフォトニック量子ビットの場合、量子ビットＡの論理ゼロ状態（｜０〉_Ａで示される）は、モード９４３が単一光子を含むフォトニック導波路であり且つモード９４５がゼロ光子を含むフォトニック導波路である場合に発生する（量子ビットＢの場合も同様である）。したがって、ＩＩ型融合ゲート９００は、入力として２つのデュアルレール符号化光子量子ビットを取り込み、それによって、合計４つの入力モード（例えば、モード９４３，９４５，９４７及び９４９）をもたらす。融合動作を達成するために、第１のモードカプラ（例えば、５０／５０ビームスプリッタ）９５３が、入力量子ビットのそれぞれのモード間、例えばモード９４３とモード９４９との間に適用され、第２のモードカプラ（例えば、５０／５０ビームスプリッタ）９５５が、入力量子ビットのそれぞれの他のモード間、例えばモード９４５とモード９４７との間に適用される。検出動作は、光子検出器９５７（１）－９５７（４）を使用して４つのモード全てに対して実行される。検出動作は、破壊的測定である。幾つかの実施形態では、モードスワップ動作（図９Ａには図示せず）を実行して、モード結合の前にモードを隣接する位置に配置することができる。幾つかの実施形態において、モードスワップは、前述のような物理導波路交差によって、又は１つ以上のフォトニックスイッチによって又は任意の他のタイプの物理モードスワップによって達成することができる。モードスワップは、随意的であり、隣接していないモードを有する量子ビットを、例えば、この情報を古典メモリに記憶することによってどのモードがどの量子ビットに属するかを追跡することによって取り扱うことができる場合には必要ではない。

【0068】

[0109] 図９Ａは、ＩＩ型融合ゲートの例示的な配置のみを示し、当業者であれば分かるように、本開示の範囲から逸脱することなく、モードカプラの位置及びモードスワップ領域の有無を変更することができる。

【0069】

[0110] 図９Ａに示されるＩＩ型融合ゲートは非決定的ゲートであり、すなわち、融合動作は１未満の特定の確率で成功し、他の場合には、結果として生じる量子状態は、より大きなクラスタ状態に融合された元のクラスタ状態を含むより大きなクラスタ状態ではない。より具体的には、検出器９５７（１）、９５７（４）のいずれかで１光子が検出され、検出器９５７（２）、９５７（３）のいずれかで１光子が検出された場合に、ゲートが「成功」し、他の全ての場合において、ゲートは「失敗」する。ゲートが成功すると、量子ビットＡ，Ｂが一部であった２つのクラスタ状態は、融合されて単一のより大きなクラスタ状態になる。Ｉ型融合とは異なり、融合した量子ビットは残っていない（図８Ｂと図９Ｂとを比較されたい）。融合ゲートが失敗すると、より大きな融合状態を生成することなく、元のクラスタリソース状態から両方の量子ビットを除去する効果がある。

【0070】

[0111] 上記の説明は、導波路間のモード結合を使用して物理量子ビット及び物理量子ビットに対する動作を実施するためにフォトニック回路をどのように使用できるかの例を提供する。これらの例では、各物理量子ビットを表わすために一対のモードを使用することができる。以下に説明する例は、同様のフォトニック回路素子を用いて実現することができる。

【0071】

２．もつれ構造の生成
[0112] 第１節で説明したように、量子ビットは、光子が導入された一対の導波路を用いて物理的に実現することができ、モードカプラ（例えば、ビームスプリッタ）、可変移相器、光子検出器などを用いて量子ビットを動作させることができる。例えば、異なる量子ビットに関連する導波路間にモードカプラを設けることによって、２つ（又はそれ以上）の量子ビット間のもつれを生み出すことができる。実際問題として、物理量子ビットは損失（例えば、光子生成回路、モードカプラ、融合回路、又は他の構成要素の非効率性により、光子が測定中に検出されない可能性がある場合）及びノイズ（例えば、測定前にビットフリップ誤りが発生する可能性がある場合）を被り得る。その結果、量子計算を実行するときに単一の物理量子ビット（例えば、一対の導波路内を伝搬する光子）に依存すると、許容できないほど高い誤り率をもたらす可能性がある。耐故障性をもたらすために、フォトニック量子コンピュータは、１つ以上の論理量子ビットで動作するように設計することができ、「論理量子ビット」は、誤り訂正を可能にするもつれ構造を有するトポロジカルクラスタ状態である。（以下の節で使用される「量子ビット」という用語は、物理量子ビットを指し、論理量子ビットへの全ての言及は、修飾語「論理」を含む。）例えば、幾つかの実施形態では、論理量子ビットのもつれ構造は、３次元のグラフとして表わすことができる。省略表現として、本開示は、「もつれ空間」という用語を使用して、もつれ構造のグラフ表示に対応する次元を有する空間を指す。量子コンピューティングの文脈では、論理量子ビットは、誤り検出及び誤り訂正をサポートすることによってロバスト性を改善することができる。論理量子ビットは、量子通信などの他の文脈でも使用され得る。

【0072】

[0113] 本明細書に記載の幾つかの実施形態は、「リソース状態」と呼ばれる、物理量子ビットのより小さいもつれシステムから大きなもつれ構造を構築するために使用することができる装置及び方法に関する。本明細書で使用される場合、「リソース状態」は、分離不可能なもつれ状態（より小さな別々のもつれ状態に分解することができないもつれ状態である）にある複数（ｎ）の量子ビットのもつれシステムを指す。様々な実施形態において、数ｎは、小さい数（例えば、２つ以上、又は約２０までの任意の数）、又はより大きい数（所望に応じて大きい）であり得る。

【0073】

[0114] 図１０Ａ～図１０Ｃは、幾つかの実施形態にしたがって使用することができるリソース状態のもつれグラフ表示を示す。本明細書で使用されるグラフ表示では、物理量子ビットはドットとして表わされ、物理量子ビット間のもつれはドットの対を接続する線によって表わされる。これらの例では、もつれジオメトリは３次元空間を規定し、ラベルｘ、ｙ、及びｚは、このもつれ空間内の異なる寸法を定めるために使用される。これらの次元は物理的次元に対応する必要はなく、場合によっては、量子ビットは空間的次元ではなく時間的に分離されてもよいことを理解すべきである。例えば、各物理量子ビットは、導波路内を伝搬する光子を使用して実装することができ、導波路の特定の部分は、異なる時間に異なる量子ビットに関連付けられた光子をホストすることができる。

【0074】

[0115] 図１０Ａは、７つの物理量子ビット１０１０～１０１６を有するリソース状態１０００の一例を示す。リソース状態１０００において、「中央」量子ビット１０１６は、６つの「周辺」量子ビット１０１０～１０１５ともつらされる。説明の便宜上、６つの周辺量子ビットは、（座標軸１００１によって示されるように）方向識別子＋ｘ、－ｘ、＋ｙ、－ｙ、＋ｚ、－ｚを使用して互いに区別される。したがって、例えば、量子ビット１０１２は＋ｘ量子ビットと呼ばれてもよく、量子ビット１０１３は－ｘ量子ビットと呼ばれてもよく、以下同様である。これらの識別子は、もつれ形状を指し、実際の物理的方向に対応する必要はないことを理解すべきである。明らかになるように、「中央」量子ビット及び「周辺」量子ビットという用語は、本明細書において、他のリソース状態からの量子ビットとの融合動作の対象となる量子ビット（「周辺量子ビット」）を、他のリソース状態からの量子ビットとの融合動作の対象とならない量子ビット（「中央量子ビット」）と区別するために使用される。

【0075】

[0116] リソース状態のもつれの幾何学的形状又はトポロジは変更することができる。一例として、図１０Ｂは、７つの物理量子ビット１０３０～１０３６を有する異なるリソース状態１０２０の一例を示す。リソース状態１０００と同様に、中央量子ビット１０３６は、６つの周辺量子ビット１０３０～１０３５ともつれている。リソース状態１０２０は、リソース状態１０１０が周辺量子ビット１０３０と周辺量子ビット１０３２との間に更なるもつれを有するという点でリソース状態１０２０とは異なる。

【0076】

[0117] 別の例として、図１０Ｃは、Ｋａｇｏｍｅ－６状態として当技術分野で知られているリソース状態１０４０を示す。リソース状態１０４０は、６つの周辺量子ビット１０５０～１０５５（及び中央量子ビットなし）を有し、各周辺量子ビットは他の２つの量子ビットともつれている。リソース状態１０４０は、中心の双方向矢印によって示唆されるような三次元もつれジオメトリを有すると理解することができ、量子ビット１０５０は＋ｙ量子ビットであり、量子ビット１０５１は－ｙ量子ビットであり、量子ビット１０５２は＋ｘ量子ビットであり、量子ビット１０５３は－ｘ量子ビットであり、量子ビット１０５４は＋ｚ量子ビットであり、量子ビット１０５５は－ｚ量子ビットである。

【0077】

[0118] 図１０Ａ～図１０Ｃのリソース状態の例は例示的なものであり、限定的なものではない。幾つかの実施形態において、リソース状態のもつれトポロジ／ジオメトリは、実行される特定の計算に基づいて選択することができ、単一のもつれ構造を生成する際に使用される異なるリソース状態は、異なるもつれトポロジを有することができる。更に、示された例は、６又は７量子ビットを有するリソース状態を含むが、各リソース状態における量子ビットの数も変化させることができる。したがって、リソース状態は、示されている例よりも大きくても小さくてもよく、任意の数の中央量子ビット（０個の中央量子ビットを含む）及び／又は周辺量子ビットを含んでもよい。リソース状態のサイズ及びもつれジオメトリの選択に関する追加の考慮事項を以下に説明する。

【0078】

[0119] 様々な実施形態によれば、幾つかの数のリソース状態からなる「層」は、１つ以上のリソース状態生成器を使用して生成することができる。（本明細書で使用される他の幾何学的又は空間的用語と同様に、「層」は、物理量子ビットの量子もつれのグラフ表示を指し、導波路又は他の構成要素の特定の物理的配置を意味しないことが理解されるべきである。）図１１Ａ及び図１１Ｂは、幾つかの実施形態に係るリソース状態の層の例を示す。図１１Ａでは、層１１００は、図１０Ａのリソース状態１０００の複数のインスタンスから形成され、図１１Ｂでは、層１１４０は、図１０Ｃのリソース状態１０４０の複数のインスタンスから形成される。層１１００及び１１４０は、層に含まれるリソース状態の数として規定されるサイズを有する。本明細書で使用される例では、各層は、行及び列を有する規則的なアレイ構造を有する。（「行」及び「列」という用語は、本明細書では、もつれ空間の寸法を区別するために使用され、物理的寸法に対応する必要はない。）したがって、図１１Ａに示すように、層１１００は、Ｒ×Ｃ個のリソース状態を含み、Ｒは行の数であり、Ｃは列の数である。場合によっては（例えば、図１１Ｂに示すように）、Ｒ＝Ｃ＝Ｌであり、層１１００はサイズＬ^２の正方形であると言うことができる。幾つかの実施形態において、Ｌ^２（又はＲ×Ｃ）は、大きな数、例えば約１００～約１０^６であり得る。

【0079】

[0120] リソース状態よりも大きなもつれ構造を形成するために、融合動作（例えば、上記のＩＩ型融合動作又は他のもつれ測定動作）を実行して、層内の異なるリソース状態の量子ビット間のもつれを形成することができる。図１１Ａ及び図１１Ｂは、融合回路（例えば、図９ＢのＩＩ型融合回路９００）に入力され得る量子ビットの対の例を点線楕円を使用して示す。したがって、例えば、図１１Ａの層１１００では、リソース状態１０００の＋ｘ量子ビット（１、１）及びリソース状態１０００の－ｘ量子ビット（１、２）は、点線の楕円１１０５で示すように、ある融合動作への入力とすることができ、リソース状態１０００の－ｙ量子ビット（１、１）及びリソース状態１０００の＋ｙ量子ビット（２、１）は、点線の楕円１１０７で示すように、別の融合動作への入力とすることができる。図示のように、このパターンは、層１１００にわたって繰り返すことができる。同様に、図１１Ｂの層１１４０では、リソース状態１０４０の＋ｘ量子ビット（１、１）及びリソース状態１０４０の－ｘ量子ビット（１、２）は、点線の楕円１１４５で示すように、ある融合動作への入力とすることができ、リソース状態１０４０の－ｙ量子ビット（１、１）及びリソース状態１０４０の＋ｙ量子ビット（２、１）は、点線の楕円１１４７で示すように、別の融合動作への入力とすることができる。図示のように、このパターンは、層１１００にわたって繰り返すことができる。

【0080】

[0121] 幾つかの実施形態では、層のエッジ又は境界における量子ビット（例えば、層１１００内の量子ビット１１０６及び１１０８、又は層１１４０内の量子ビット１１４６及び１１４８）は、特別な場合として扱うことができる。例えば、層の境界における量子ビット（「境界量子ビット」とも呼ばれる）は、量子ビットに対してＺ測定（すなわち、パウリＺ基底における測定）又は同様の動作を行なうことによってシステムから除去することができる。或いは、境界量子ビットは、所望に応じて同じ層又は異なる層の境界量子ビットであり得る別の境界量子ビットとの融合動作を受けてもよい。境界量子ビットに対する動作の例を以下に説明する。幾つかの実施形態において、リソース状態生成器は、境界量子ビットが生成されない又は選択的に生成されるように構成することができる。

【0081】

[0122] 幾つかの実施形態では、リソース状態の複数の層を形成することができ、更なる融合動作（例えば、上記のＩＩ型融合動作）を実行して、異なる層のリソース状態に関連付けられた量子ビット間のもつれを形成することができる。例えば、図１２Ａ及び図１２Ｂは、幾つかの実施形態に係るリソース状態の２つの層を含む３次元アレイの例を示す。図１２Ａでは、アレイ１２００は、図１１Ｂの層１１００の２つのインスタンスを含み、図１２Ｂでは、アレイ１２４０は、図１１Ｂの層１１４０の２つのインスタンスを含む。説明を明確にするために、図１２Ａ及び図１２Ｂでは、層１１００（１）及び１１４０（１）は、量子ビットを表わすために黒いドットを使用して示されており、層１１００（２）及び１１４０（２）は、量子ビットを表わすために白いドットを使用して示されている。図１２Ａ及び図１２Ｂは、点線の楕円を使用して、融合回路（例えば、図９ＢのＩＩ型融合回路９００）に入力することができる異なる層からの量子ビットの対の例を示す。したがって、例えば、図１２Ａに示すように、リソース状態１０００の－ｚ量子ビット（１、１、１）及びリソース状態１０００の＋ｚ量子ビット（１、１、２）は、点線の楕円１２０５で示すように、融合動作への入力とすることができる。同様に、層１１００（１）の他の各リソース状態の－ｚ量子ビットは、層１１００（２）の対応する位置のリソース状態の＋ｚ量子ビットと融合することができる。同様に、図１２Ｂに示すように、層１１４０（１）の各リソース状態１０４０（ｉ、ｊ、１）の－ｚ量子ビット及び層１１４０（２）の対応するリソース状態１０４０（ｉ、ｊ、２）の＋ｚ量子ビットは、点線の楕円１２４５で示すように、融合動作への入力とすることができる。説明を明確にするために、層内の隣接する量子ビット間の融合動作は、図１２Ａ及び図１２Ｂには示されていない。しかしながら、各層内の融合動作（例えば、図１１Ａ及び図１１Ｂに示される）も実行できることが理解されるべきである。同じパターンの融合動作は、任意の数の層に拡張することができる。生成される層の数は、層のサイズとは無関係となり得るものであり、例えば、実行される特定の量子計算に基づいて決定され得る。

【0082】

[0123] 幾つかの実施形態において、層内のリソース状態の量子ビット間の融合動作（例えば、図１１Ａ及び図１１Ｂに示される）及び異なる層内のリソース状態の量子ビット間の融合動作（例えば、図１２Ａ及び図１２Ｂに示される）は、入力量子ビットの対に対して実行される（図９Ａ及び図９Ｂに関連して前述したような）ＩＩ型融合動作である。成功したＩＩ型融合は、システムから入力量子ビットを除去し、残りの量子ビット（この場合、中央量子ビット）間のもつれを生成する。更に、ＩＩ型融合（成功したか否かにかかわらず）は、破壊的な測定を行なうことを伴い、それらの測定の結果（例えば、図９Ａの融合回路９００内の検出器９５７のそれぞれによって検出された光子の数）は、（古典的な）データとして古典的なコンピュータに提供することができ、古典的なコンピュータは、結果を解釈して、もつれ構造を反映する情報を抽出することができる。例えば、古典的なコンピュータは、測定データを使用して量子計算の結果を決定することができる。

【0083】

[0124] 以下の説明では、融合動作は、「空間的」又は「時間的」と呼ばれることがある。この用語は、異なる量子ビット又はリソース状態が異なる時間に生成される特定の実施態様を想起させるものであり、空間融合は、異なるハードウェアインスタンスを使用して同時に生成された量子ビット間で実行することができ、時間融合は、同じハードウェアのインスタンスを使用して異なる時間に生成された量子ビット間で実行することができる。フォトニック量子ビットの場合、以前に生成された量子ビットを遅延させる（例えば、更なる長さの導波路材料を使用して光子のためのより長い伝搬経路を形成する）ことによって時間的融合を実施することができ、それによって、後に生成される量子ビットとのモード結合が可能になる。時間的融合を活用することにより、同じハードウェアを使用して、層内のリソース状態の複数のインスタンスを生成し、及び／又は、リソース状態の複数の層を生成することができる。

【0084】

[0125] 幾つかの実施形態において、融合動作の一部又は全ては、再構成可能融合回路を使用して実行することができる。再構成可能な融合回路は、位相シフト、モードスワップ、及び／又は基底回転などの融合前の様々な動作を組み込むことができ、実行される特定の動作を選択するために（古典的な）制御信号を受信することができる。例えば、異なる融合動作を層内の異なる位置で選択的に実行することができ、又は、異なる融合動作を異なる層に対して選択的に実行することができる。例えば、リソース状態のアレイを使用して特定の量子計算アルゴリズムを実装するために、再構成可能な融合回路を使用することができる。

【0085】

[0126] 幾つかの実施形態では、（例えば、図１０Ａ、図１１Ａ、及び図１２Ａの例）各リソース状態は、中央量子ビット（すなわち、別のリソース状態の量子ビットとの融合動作を受けない量子ビット１０１６などの量子ビット）を有する。したがって、上記のように融合動作を実行した後、量子ビットの大きなもつれシステム（本明細書では「ＬＥＳ」と呼ばれる）を生成することができる。図１３は、幾つかの実施形態に係る図１０Ａのリソース状態１０００に適用される、図１１Ａ及び図１２Ａに示すような融合動作によって形成され得るＬＥＳ １３００の一例を示す。この例では、リソース状態１０００が単一の中央量子ビット（図１０Ａの量子ビット１０１６）を有し、ＬＥＳ １３００が層を有すると理解することができ、各層はＲ×Ｃ量子ビット１３１６のアレイを含む。より一般的には、リソース状態は任意の数の中央量子ビットを有することができ、ＬＥＳの層ごとの量子ビット数は、ＬＥＳの層に寄与したリソース状態の層のサイズとは異なり得る。ＬＥＳは、物理的に前処理され、したがって特定のもつれた状態で物理的に存在する量子ビットのシステムである。量子ビット（例えば、フォトニック量子ビット）のもつれ状態は、それ自体がグラフ状態、クラスタ状態、個々の量子ビットに対する適切な測定を用いて量子エラー訂正コード（例えば、トポロジカルコード、例えば、葉面コード、ボリュームコード、カラーコードなど）に対応するフォールトトレラントなクラスタ状態を形成する何らかの他のもつれ状態、又は、これらのもつれ状態の任意の部分であり得る。したがって、ＬＥＳ（又は後述する「ステッチング」プロセスなどのプロセスを介して更に相互にもつれた幾つかのＬＥＳ）を使用して、１つ以上の論理量子ビットを符号化することができ又はクラスタ状態（又はクラスタ状態の一部）として使用することができ、その際、個々の物理量子ビットの測定が行われて、測定ベースの量子コンピューティング（「ＭＢＱＣ」）システムで量子計算が実施され、又は、物理量子ビットの大きなもつれシステムが生成されるようになっている他の任意の状況で量子計算が実施される。

【0086】

[0127] 他の実施形態（例えば、図１０Ｃ、図１１Ｂ、図１２Ｂの例）では、リソース状態はいかなる中央量子ビットも有さない。リソース状態が中央量子ビットを有さない実施形態では、層内及び層間の融合動作は、リソース状態の全ての量子ビットの全てに対する破壊的測定を含むことができ、もつれを生成する最終出力は、融合動作からの（古典的な）測定結果データのセットとすることができる。幾つかの実施形態では、この測定結果データは、リソース状態及びそこで実行される融合動作によって規定されたもつれ構造を有する１つ以上のエラー訂正された論理量子ビットを含む計算の結果として解釈することができる。この技術は、本明細書では「融合ベースの量子コンピューティング」又は「ＦＢＱＣ」と呼ばれる。

【0087】

[0128] 本明細書に示されるリソース状態及びアレイは例示的なものであり、変形及び修正が可能であることが理解されるべきである。リソース状態のサイズ及びもつれ形状は変更することができる。幾つかの実施形態では、異なるサイズ及び／又はもつれジオメトリを有するリソース状態を、層内又は層のアレイ内の異なる位置で使用することができ、リソース状態構成の位置依存選択を使用して、様々な論理演算を実施することができる。融合動作は、本質的に確率的であってもよく、常に成功するとは限らないことも理解されるべきであり、幾つかの実施形態では、もつれ形状は、ＭＢＱＣ又はＦＢＱＣの両方のフォールトトレランスをサポートすることができる。更に、ＦＢＱＣ及びＭＢＱＣは、本明細書に記載のもつれ生成技術の使用事例の例であるが、これらの技術は他の状況で適用することができ、量子コンピューティングに限定されないことを理解すべきである。

【0088】

２．１．リソース状態生成
[0129] 前述したように、幾つかの実施形態は、多数のリソース状態から大きなもつれ構造を構築するために使用することができる装置及び方法に関し、各リソース状態は、分離不可能なもつれ状態の数ｎの量子ビットのもつれシステムである。

【0089】

[0130] リソース状態の特定のサイズ及びもつれ形状は、設計パラメータとして選択することができる。場合によっては、最適なサイズは、量子ビットの特定の物理的実施態様に依存し得る。例えば、前述したように、量子ビットは、導波路内を伝搬する光子を使用して実施することができる。光子を生成し、もつれを生み出すために使用されるプロセスは、確率的であってもよい（すなわち、任意の所定の事例において光子を首尾よく生成する確率は、１よりも著しく小さい）。量子ビットの生成又はもつれが確率的である場合、多重化技術又は他の技術を使用して、（それぞれの試行ごとに）定められたもつれ構造を有するリソース状態を生成する確率を高めることができる。リソース状態のセットが与えられると、より大きなもつれ構造（例えば、上記の融合プロセス）を形成するために使用されるプロセスは確率的であってもよく、より大きなもつれ構造は、確率的プロセスの存在下でフォールトトレラント挙動をサポートする態様で規定することができる。したがって、許容され得るリソース状態生成のエラー率、及び定められたもつれ構造を有するリソース状態を生成する特定の確率に基づいて、特定の実装に関してリソース状態のサイズを選択することができる。

【0090】

[0131] 幾つかの実施形態では、個々の光子を生成及び動作するべく、フォトニック回路及び電子回路並びに構成要素（例えば、上記の節１．３に記載されているタイプのもの）を使用してリソース状態１１００などのリソース状態を生成することができる。幾つかの実装形態では、リソース状態生成器は、例えば従来のシリコンベースの技術を使用して製造された単一の集積回路であり得る。リソース状態生成器は、光子源を含むことができ、又は外部源から光子を受けることができる。また、リソース状態生成器は、前述したようにＢｅｌｌ状態生成器及び融合動作を実装するフォトニック回路を含むこともできる。ロバスト性を与えるために、リソース状態生成器は、光子を伝播するために成功したインスタンスを選択するための検出器及び電子制御ロジックを有する様々なフォトニック回路の複数の並列インスタンスを含むことができる。当業者は、所望のもつれ幾何形状を有するリソース状態を生成することができるフォトニックリソース状態生成器を構築するための様々な方法を知っている。

【0091】

[0132] 幾つかの実施形態では、リソース状態は、線形光学システム以外の技術を使用して生成することができる。例えば、イオントラップに実装された量子ビット、原子もしくはイオンのエネルギーレベルで符号化された他の量子ビット、スピン符号化量子ビット、超伝導量子ビット、又は他の物理システムなど、「材料ベース」量子ビットのシステム間のもつれを生成する及びもたらすための様々なデバイスが知られている。多くの異なる物理系を使用して同じ情報（この場合、量子状態）を符号化できるという意味で、量子情報は代替可能であることも当技術分野で理解されている。したがって、原理的には、システム間の相互作用を誘発することによって、あるシステムの量子状態を別のシステムに交換することが可能である。例えば、原子又はイオンのエネルギーレベルで符号化された量子ビット（又は量子化量子ビットの集合）の状態は、電磁場（すなわち、光子）に交換することができる。超伝導量子ビットの状態をフォトニック状態に交換するためにトランスデューサ技術を使用することも可能である。場合によっては、初期スワップは、マイクロ波周波数を有する光子上であってもよい。交換後、光子の周波数を光ファイバ又は他の光導波路の動作周波数に増加させることができる。別の例として、量子テレポーテーションは、材料ベースの量子ビットと、Ｂｅｌｌ対の１つの量子ビットが光ファイバ（又は他の光導波路）に適した周波数を有する光子であるＢｅｌｌ対との間に適用することができ、それにより、材料ベースの量子ビットの量子状態をフォトニック量子ビットのシステムに転送する。したがって、幾つかの実施形態では、材料ベースの量子ビットを使用して、フォトニック量子ビットからなるリソース状態を生成することができ、リソース状態生成器の特定の構成及び構成は、本明細書の理解に関連しない。

【0092】

２．２．リソース状態からもつれ構造を形成するための回路
[0133] ここで、１つ以上のリソース状態生成器によって生成されたリソース状態の量子ビット間で上記のように融合動作を実行することによって、もつれ構造を形成するために使用できる回路及び技術の例を説明する。説明を簡単にするために、２つのケースが考えられる。一方のケースは、図１０Ａ、図１１Ａ、及び図１２Ａの例を含み、この場合、各リソース状態は中央量子ビットを含み、図１３に示すようなＬＥＳが生成される。他のケースは、図１０Ｃ、図１１Ｂ、及び図１２Ｂの例を含み、この場合、各リソース状態が中央量子ビットを含まず、前述の融合動作の結果が、もつれ構造を反映する（古典的な）測定結果データである、任意の数（０以上）の中央量子ビットを伴う形態を含む他のリソース状態形態を使用できることが理解されるべきである。

【0093】

２．２．１．回路記号
[0134] 説明の理解を容易にするために、図１４Ａ～図１４Ｆは、後続の図で使用される一組の概略回路記号を導入する。これらの回路記号は、物理（フォトニック）量子ビットで動作する回路を表わし、各入力又は出力線は（物理）量子ビットを表わす。図面の慣例として、概略回路図が特定の物理的レイアウトに対応する必要がないという離間を伴って、入力が左側に示され、出力が右側に示される。

【0094】

[0135] 図１４Ａは、リソース状態生成器（ＲＳＧ）回路１４００を示す記号を表わす。前述したように、ＲＳＧ回路は、フォトニック量子ビット上で符号化されたリソース状態を生成する任意の回路又はデバイスを使用して実装することができる。例は、フォトニック／電子回路、並びに、物理量子ビットの非フォトニックシステム上で符号化されたリソース状態を形成し、次いで量子状態をフォトニック量子ビットに交換するデバイスを含む。リソース状態生成器回路の他の実装は、物理量子ビットの非フォトニックシステムにおいて初期状態を形成し、初期状態をフォトニック量子ビットに交換し、次いで線形光学動作を実行してリソース状態を形成することができる。実施に関係なく、ＲＳＧ回路１４００の出力は、線１４０２によって示される量子ビットであり、出力の数は特定のリソース状態に依存する。本明細書に記載の実施形態では、ＲＳＧ回路はクロックサイクルごとに１つのリソース状態を生成すると仮定し、クロックサイクルの長さは、１つのＲＳＧ回路が１つのリソース状態を生成するのに必要な時間に基づいて規定することができる。必要な時間は、特定のＲＳＧ回路に依存し得る。例えば、ＲＳＧ回路は１ｎｓ（又は１００ｎｓ）でリソース状態を生成してもよく、クロックサイクルは１ｎｓ（又は１００ｎｓ）であってもよい。幾つかの実施形態では、クロックサイクルは、ＲＳＧ回路が１つのリソース状態を生成するのに必要な時間よりも長くすることができ、ＲＳＧが最高速度で動作する必要はない。本明細書の目的のために、ＲＳＧ回路１４００は、同じクロックサイクルでリソース状態の全ての量子ビットを出力すると仮定する。しかしながら、本開示にアクセスする当業者であれば分かるように、タイミングを変えることができる。

【0095】

[0136] 図１４Ｂは、ＩＩ型融合回路１４０５を示す記号を表わす。ＩＩ型融合回路は、例えば、図９Ａ及び図９Ｂに関連して前述したように実装することができる。入力は、（線１４０４によって示される）２量子ビットである。前述したように、ＩＩ型融合動作は、２つの量子ビットに対する破壊的測定を伴う。ＩＩ型融合回路１４０５は、古典的な出力信号１４０６を与えることができ、これにより、各検出器からの検出された光子のカウント及び／又は他の情報（例えば、融合動作の成功又は失敗）を示す測定データを符号化することができる。

【0096】

[0137] 図１４Ｃは、スイッチング回路１４１０を示す記号を表わす。スイッチング回路１４１０への入力及び出力は、任意の数の量子ビット（線１４０８）を含むことができ、入力の数は、出力（線１４０９）の数に等しい必要はない。スイッチング回路１４１０は、１つ以上の能動的光スイッチ、モードカプラ、モードスワップ回路、位相シフタなどの任意の組み合わせを組み込むことができる。スイッチング回路は、入力モードを再構成し（例えば、量子ビットのモードを結合することによって量子ビットの基底変化をもたらすために）、入力モードを変更し、及び／又は入力モードのうちの１つ以上に位相を適用する能動動作を実行するように構成することができる（これは、モード間の後続の結合に影響を及ぼし得る）。幾つかの実施形態では、スイッチング回路１４１０の動作は、古典的な制御信号１４１１に応じて動的に制御することができ、その状態は、以前の動作の結果、実行される特定の計算、構成設定、タイミングカウンタ（例えば、周期的な切り替えのために）、又は任意の他のパラメータもしくは情報に基づいて決定することができる。

【0097】

[0138] 図１４Ｄは、遅延回路１４１５を示す記号を表わす。遅延回路は、量子ビット（入力１４１２）の伝搬を固定長の時間にわたって遅延させ、次いで量子ビット（出力１４１４）を出力する。時間の長さ（クロックサイクル単位）は数字で示され、Ｄ＝１は１クロックサイクルの遅延を示す。遅延回路は、例えば、遅延量子ビットの光子が非遅延量子ビットの光子よりも長い経路を進むように、１つ以上の適切な長さの光ファイバ、他の導波路材料、窒化物層、メモリなどを与えることによって実装することができる。

【0098】

[0139] 図１４Ｅは、再構成可能融合回路１４２０を示す記号を表わす。図示のように、再構成可能融合回路は、スイッチング回路１４１０と、それに続く融合回路１４０５とを含む。再構成可能融合回路は、融合回路１４０５による融合動作の前にスイッチング回路１４１０によって適用される構成可能な動作、例えば、基底変化又は位相シフトをサポートすることができる。スイッチング回路１４１０の他の例と同様に、再構成可能融合回路１４２０内のスイッチング回路１４１０の動作は、古典的な制御信号１４１１に応じて動的に制御することができる。融合回路１４０５の他の例と同様に、再構成可能融合回路１４２０内の融合回路１４０５は、古典的な出力信号１４０６を与えることができる。

【0099】

[0140] 図１４Ｆは、オフセット再構成可能融合回路１４２５を示す記号を表わす。図示のように、オフセット再構成可能混同回路は、再構成可能融合回路１４２０と同様であり、一方の入力を他方に対して定められた数のクロックサイクルだけ遅延させるための遅延回路１４１５が追加されている。オフセット再構成可能融合回路１４２５は、遅延回路から生じる時間的側面を強調する用語である「時間的」融合回路とも呼ばれ得る。
２．２．２．もつれのネットワーク化生成

【0100】

[0141] 幾つかの実施形態では、ネットワーク化されたＲＳＧ回路のセットを提供することができ、各ＲＳＧ回路は、他のＲＳＧ回路からのリソース状態と融合されてもつれ構造（例えば、図１１Ａ又は図１１Ｂに示すように）の層を形成する１つのリソース状態を与え、同じＲＳＧ回路が、もつれ構造のための異なる層を連続的に生成することができる。図１５は、幾つかの実施形態に係る層のネットワーク化生成の概念図を示す。サイズＬ^２の層の生成をサポートするために、対応する数Ｌ^２のＲＳＧ回路１５０２が設けられる。本明細書で使用される簡略化された例では、Ｌ^２＝１６であるが、実際には、Ｌ^２ははるかに大きくすることができる（例えば、約１０^２、約１０^４、約１０^６）。各クロックサイクルにおいて、リソース状態の完全な二次元（２Ｄ）層を形成するのに十分なリソース状態１５００を生成することができる。（図１５では、全てが同じクロックサイクル中に生成されることを示すために、各リソース状態１５００に時間「ｔ＝１」で注釈が付けられている。）空間的融合動作は、以下に説明する更なる回路を使用して、隣接するリソース状態１５００の量子ビットに対して（例えば、図１１Ａ及び図１１Ｂに示すように）実行することができる。異なるクロックサイクルで同じＬ^２ ＲＳＧ回路１５０２を使用してＬ^２リソース状態の異なる層を生成することによって、三次元もつれ構造を生成することができ、また、後述する更なる回路を使用して、異なる層のリソース状態１５００の量子ビットに対して（例えば、図１２Ａ及び図１２Ｂに示すように）時間的融合動作を実行することができる。

【0101】

[0142] 図１６Ａ及び図１６Ｂは、幾つかの実施形態に係るリソース状態からもつれ構造を生成するための「完全にネットワーク化された」回路の概略図である。回路表記は、図を明確にするために古典的な入力及び出力が示されていないことを除いて、図１４Ａ～図１４Ｆに関連して前述した通りである。図１６Ａは、代表的なネットワークセル１６００を示し、図１６Ｂは、ネットワーク１６５０内のネットワークセル１６００の隣接インスタンス間の結合を示す。図１６Ａに最もよく見られるように、各ネットワークセル１６００は、６つの周辺量子ビット（実線）と、随意的に、（存在する場合）融合動作の対象ではない１つ以上の中央量子ビット１６１５とを有するリソース状態を生成するＲＳＧ回路１５０２を含む。例えば、ＲＳＧ回路１５０２が図１０Ａのリソース状態１０００を生成する場合、中央量子ビット１０１６を中央量子ビット１６１５として与えることができるが、ＲＳＧ回路が代わりに図１０Ｃのリソース状態１０４０を生成する場合、中央量子ビット１６１５は与えられない。ＲＳＧ １５０２は、「ｘ－融合」出力経路１６１１及び「ｙ－融合」出力経路１６１２によって示されるように、隣接するネットワークセルに２つの周辺量子ビットを与える。また、ネットワークセル１６００は、２つの隣接するネットワークセルから量子ビットも受ける。具体的には、入力経路１６１１’は、（図１６Ｂに示すように）ネットワークセル１６００’のｘ－融合出力経路に結合する。同様に、入力経路１６１２’’は、（図１６Ｂに示すように）ネットワークセル１６００の＋ｙ方向に隣接するネットワークセル１６００’’のｙ－融合出力経路に結合する。

【0102】

[0143] また、ネットワークセル１６００の各インスタンスは、ｙ＋再構成可能融合回路１６２０、ｘ＋再構成可能融合回路１６３０、及び、ｚ＋／－オフセット再構成可能融合回路１６４０も含む。ｙ＋再構成可能融合回路１６２０は、ＲＳＧ回路１５０２によって生成された「ローカル」リソース状態の＋ｙ量子ビットを、＋ｙ方向に隣接するネットワークセル１６００’’内のＲＳＧ回路によって生成された「ネットワーク化された」リソース状態の－ｙ量子ビットに結合する。ｘ＋再構成可能融合回路１６３０は、ＲＳＧ回路１５０２によって生成されたローカルリソース状態の＋ｘ量子ビットを、＋ｘ方向に隣接するネットワークセル１６００’によって生成されたネットワークリソース状態の－ｘ量子ビットに結合する。ｚ＋／－オフセット再構成可能融合回路は、ＲＳＧ回路１５０２によって生成されたローカルリソース状態の＋ｚ及び－ｚ量子ビットを受ける。－ｚ量子ビットは、１クロックサイクルだけ遅延され、次のクロックサイクル中にＲＳＧ回路１５０２によって生成されたリソース状態の＋ｚ量子ビットと融合される。

【0103】

[0144] 図１６Ａ及び図１６Ｂに示す接続性は、任意の数のネットワークセルに拡張することができ、それにより、任意のサイズの層を生成することができる。（サイズは、ハードウェア設計において固定されてもよい。）

【0104】

２．２．３．もつれのラスタライズ化生成
[0145] 前述のように完全にネットワーク化されたＲＳＧ回路を使用してもつれを生成することは、高速計算を与えるが、特に各層のサイズ（Ｌ^２）が大きい場合には、ハードウェア集約的であり得る。更に、層の最大サイズは、利用可能なハードウェアによって制約され得る。したがって、幾つかの実施形態は、ＲＳＧ回路の１つのインスタンスが単一の層内に複数のリソース状態を与える、本明細書ではもつれの「ラスタライズ化」生成と呼ばれるハードウェア削減手法を採用する。「完全ラスタライズ化」生成の一例では、ＲＳＧ回路の単一のインスタンスを使用して、適切な遅延及び融合回路を与えることによって、任意のサイズの層を有するもつれ構造を生成することができる。

【0105】

[0146] 図１７は、幾つかの実施形態に係るもつれ構造のための層のラスタライズ化生成の概念図である。サイズＬ^２の層の生成をサポートするために、ＲＳＧ回路１７０２の単一のインスタンスが与えられる。本明細書で使用される簡略化された例では、Ｌ^２＝１６であるが、実際には、Ｌ^２ははるかに大きくすることができる（例えば、約１０^２、約１０^４、約１０^６）。各クロックサイクルにおいて、ＲＳＧ回路１７０２は単一のリソース状態を生成し、完全な２Ｄ層を形成するのに十分なリソース状態をＬ^２クロックサイクルで生成することができる。この例では、リソース状態１７００の各インスタンスは異なるクロックサイクルで生成され、リソース状態１７００の各インスタンスは、各リソース状態１７００が生成されるクロックサイクルを示すために時間「ｔ＝１」～「ｔ＝１６」で注釈が付けられる。時間的融合動作は、後述する更なる回路を使用して、異なるクロックサイクル中に生成された隣接するリソース状態１７００の量子ビットに対して実行することができる（例えば、図１１Ａ及び図１１Ｂに示す融合動作）。三次元もつれ構造は、層ごとにＬ^２リソース状態を生成するプロセスを繰り返すために同じＲＳＧ回路１７０２を使用することによって生成することができ、時間的融合動作は、後述する更なる回路を使用して、異なる層のリソース状態１７００の量子ビットに対して実行することができる（例えば、図１２Ａ及び図１２Ｂに示す融合動作）。

【0106】

[0147] 図１８は、幾つかの実施形態に係るリソース状態からもつれ構造を生成するための「完全ラスタライズ化」回路１８００の概略図を示す。回路表記は、図を明確にするために古典的な入力及び出力が示されていないことを除いて、図１４Ａ～図１４Ｆに関連して前述した通りである。ＲＳＧ回路１７０２は、（存在する場合）融合動作の対象ではない、６つの周辺量子ビット及び随意的に１つ以上の中央量子ビット１８１５を有するリソース状態を生成する。例えば、ＲＳＧ回路１５０２が図１０Ａのリソース状態１０００を生成する場合、中央量子ビット１０１６を中央量子ビット１８１５として与えることができるが、ＲＳＧ回路が代わりに図１０Ｃのリソース状態１０４０を生成する場合、中央量子ビット１８１５は与えられない。オフセット再構成可能融合回路１８５２は、ＲＳＧ回路１７０２から出力された各リソース状態の－ｘ量子ビットを１クロックサイクルだけ遅延させ、次いで、－ｘ量子ビットを、次のクロックサイクルでＲＳＧ回路１７０２から出力されたリソース状態の（遅延されていない）＋ｘ量子ビットと共に構成可能なスイッチング回路に通し、その後、スイッチング回路から出力された２つの量子ビットに対して融合動作が実行される。オフセット再構成可能融合回路１８５４は、ＲＳＧ回路１７０２から出力された各リソース状態の－ｙ量子ビットをＬクロックサイクルだけ遅延させ、次いで、－ｙ量子ビットを、Ｌクロックサイクル後にＲＳＧ回路１７０２から出力されたリソース状態の（遅延されていない）＋ｙ量子ビットと共に構成可能なスイッチング回路に通し、その後、スイッチング回路から出力された２つの量子ビットに対して融合動作が実行される。オフセット再構成可能融合回路１８５６は、ＲＳＧ回路１７０２によって出力された各リソース状態の－ｚ量子ビットをＬ^２クロックサイクルだけ遅延させ、次いで、－ｚ量子ビット、Ｌ^２クロックサイクル後に、ＲＳＧ回路１７０２から出力されたリソース状態の（遅延されていない）＋ｚ量子ビットと共に構成可能なスイッチング回路に通し、その後、スイッチング回路から出力された２つの量子ビットに対して融合動作が実行される。

【0107】

[0148] この例では、完全ラスタライズ化回路１８００によるリソース状態の生成は、図１７に示すように、リソース状態の層の行に沿って進むと理解することができる。オフセット再構成可能融合回路１８５２を使用する隣接するリソース状態の量子ビット間のリソース状態生成及び融合動作は、層の１つの行の長さ（Ｌ）に関して（もつれ幾何形状において）＋ｘ方向に沿って進行する。第１の行の完了後、完全ラスタライズ化回路１８００は、＋ｙ方向の次の行に続き、再び＋ｘ方向に沿って進み、第２の行を生成し、オフセット再構成可能融合回路１８５４を使用して、第１の行のリソース状態からの（遅延した）＋ｙ量子ビットと、第２の行の新しく生成されたリソース状態からの－ｙ量子ビットとの間の融合動作を実行し、全体の層が生成されるまで以下同様に続く。その後、プロセスを繰り返して、第２の層を生成し、オフセット再構成可能融合回路１８５６を使用して、第１の層のリソース状態からの（遅延した）＋ｚ量子ビットと、第２の層の新たに生成されたリソース状態からの－ｚ量子ビットとの間の融合動作を実行することができる。したがって、任意の数の層をラスタライズ化形式で生成することができる。本明細書で使用される「ラスタライズ化」という用語は、構成要素の特定の物理的配置を意味するものではなく、ラスタライズ化回路１８００は、層内の異なる位置に対応するリソース状態を生成するためにまったく移動する必要がないことを理解すべきである。代わりに、リソース状態１７００の異なるインスタンスに関連付けられた量子ビットを符号化する光子は、異なる時間に同じ導波路セットを伝搬することができる。

【0108】

[0149] 再び図１８を参照すると、オフセット再構成可能融合回路１８５２、１８５４、１８５６内のスイッチング回路は、アレイの境界で所望の挙動を与えるように制御することができる。例えば、平面トポロジを有する層を形成するために、所定の行の終わりのリソース状態の＋ｘ量子ビットは、（異なる行にある）次のリソース状態の－ｘ量子ビットと融合されるべきではなく、代わりに、リソース状態の＋ｘ量子ビット及び各行の終わり及び各行の始めのリソース状態の－ｘ量子ビットをシステムから除去することができ、これは、例えば、各量子ビットをＺ基底で測定することによって行なうことができる。ｙ及びｚ次元においても同様の考察が当てはまる。したがって、幾つかの実施形態において、オフセット再構成可能融合回路１８５２、１８５４、１８５６内のスイッチング回路は、（例えば、入力モードを光子検出器に結合する出力モードに選択的に結合することによって）選択されたクロックサイクル中に入射量子ビットに対して単一量子ビットＺ測定を実行するように再構成することができる。他の層トポロジについては、異なる挙動を実施することができ、例を以下に記載する。幾つかの実施形態において、ＲＳＧ回路１７０２は、行の終わりのリソース状態が、他のリソース状態の量子ビットとの融合動作の対象とならない量子ビットを含まないように再構成可能であり得る。

【0109】

[0150] 図１８の回路１８００は、任意のサイズの層を生成するために使用することができることを理解すべきである。（幾つかの実施形態では、最大サイズは、例えば、様々な遅延線の長さによって、ハードウェア設計において固定されてもよい。）サイズＬ^２の層は、（各クロックサイクル中に１つのリソース状態が生成されると仮定して）Ｌ^２クロックサイクルで生成することができる。多くの光子が遅延線に共存することができるため、３つ程度の物理遅延線（例えば、１、Ｌ及びＬ^２クロックサイクルの遅延に対応する長さの３本の光ファイバ又は他の導波路）しか必要とされないことにも留意すべきである。より一般的には、所定の実施態様に必要な物理遅延線の数は、リソース状態の特定の構造及び層の寸法に依存し得る。したがって、完全ラスタライズ化回路を使用するハードウェア実装は、上記の完全にネットワーク化された回路よりも大幅に小さくすることができるが、完全ラスタライズ化回路は、所定の数のリソース状態を生成して動作するためにより長い実行時間を必要とする。

【0110】

[0151] 図１９は、幾つかの実施形態に係る図１８の回路１８００（又は他の回路）を使用して実施することができるプロセス１９００のフロー図を示す。プロセス１９００は、もつれ構造が生成されている間に各クロックサイクル中に実行することができ、又は、クロックサイクルの持続時間は、プロセス１９００の一反復を実行する際に消費される時間にしたがって規定することができる。この例では、図１７に示すように、ＲＳＧ回路１７０２を使用して、ある行を生成し、その後、次の行を生成するなどして各層を生成すると仮定する。（本明細書の他の箇所で述べられているように、「行」、「列」、及び「層」などの用語は、量子ビットの物理的配置に対応する必要がないもつれ形状に関して使用されることを理解すべきである。）

【0111】

[0152] ブロック１９０２において、ＲＳＧ回路１７０２（又は他の回路）は、新たなリソース状態を生成するように動作することができる。幾つかの実施形態では、ＲＳＧ回路１７０２は、クロックサイクルごとに１つの新たなリソース状態を生成する。ブロック１９０４において、もつれ構造の層内の新たなリソース状態の（もつれ空間内の）位置が決定される。例えば、行位置カウンタは、行（例えば、１～Ｌであり、ここで、Ｌは行のサイズに対応する）内の位置をカウントするために各クロックサイクルで増分され、各行の終わりでリセット可能であり、また、列位置カウンタは、各行が完了すると増分され（例えば、Ｌクロックサイクルごと、又は行位置カウンタがリセットされるとき）、層が完了するとリセットされ得る（例えば、Ｌ個の行が完了した後で）。したがって、現在のカウンタ値は、層内の新たなリソース状態の位置を示すことができる。もつれ空間内の現在位置を規定するための他の技術を使用することができる。

【0112】

[0153] ブロック１９０６において、現在位置が行の終わりに対応するかどうか（例えば、行位置カウンタが値Ｌを有するかどうか）に関する決定が行われる。そうでない場合には、ブロック１９０８において、新たなリソース状態の第１の量子ビットが、図１８のオフセット再構成可能融合回路１８５２の遅延線など、１クロックサイクル程度の遅延を課す「Ｏ（１）」遅延線にルーティングされる。幾つかの実施形態では、遅延線は、正確に１クロックサイクルの遅延を課すことができる。ブロック１９０６において、現在位置が行の終わりに対応する場合、ブロック１９１０において、第１の量子ビットに対して層エッジ処理を実行することができる。幾つかの実施形態では、層エッジ処理は、他の量子ビットのもつれを破壊することなくシステムから第１の量子ビットを除去する測定を第１の量子ビットに対して実行することを含むことができる。層エッジ処理の他のオプションについては後述する。

【0113】

[0154] ブロック１９１６において、現在位置が行の始めに対応するかどうか（例えば、行位置カウンタが値１を有するかどうか）に関する決定が行われる。そうでない場合には、ブロック１９１８において、新たなリソース状態の第２の量子ビット及びＯ（１）遅延線から出力された量子ビットに対して融合動作が実行され、例えば、オフセット再構成可能融合回路１８５２は、新たなリソース状態の第２の量子ビットと、前のクロックサイクル中にオフセット再構成可能融合回路１８５２のＯ（１）遅延線にルーティングされた量子ビットとに対して融合動作を実行することができる。ブロック１９１６において、現在位置が行の始めに対応する場合、ブロック１９２０において、第２の量子ビットに対して層エッジ処理を実行することができる。幾つかの実施形態では、層エッジ処理は、他の量子ビットのもつれを破壊することなくシステムから第２の量子ビットを除去する測定を第２の量子ビットに対して実行することを含むことができる。層エッジ処理の他のオプションについては後述する。

【0114】

[0155] ブロック１９２６において、現在位置が層の最後の行に対応するかどうか（例えば、列位置カウンタが値Ｌを有するかどうか）関する決定が行われる。そうでない場合には、ブロック１９２８において、新たなリソース状態の第３の量子ビットが、図１８のオフセット再構成可能融合回路１８５４の遅延線など、Ｌクロックサイクル程度の遅延を課す「Ｏ（Ｌ）」遅延線にルーティングされる。幾つかの実施形態では、Ｏ（Ｌ）遅延線は、正確にＬクロックサイクルの遅延を課すことができる。ブロック１９２６において、現在位置が層の最後の行に対応する場合、ブロック１９３０において、層エッジ処理を第３の量子ビットに対して実行することができる。幾つかの実施形態では、層エッジ処理は、他の量子ビットのもつれを破壊することなくシステムから第３の量子ビットを除去する測定を第３の量子ビットに対して実行することを含むことができる。

【0115】

[0156] ブロック１９３６において、現在位置が層の第１の行に対応するかどうか（例えば、列位置カウンタが値１を有するかどうか）に関する決定が行われる。そうでない場合には、ブロック１９３８において、新たなリソース状態の第４の量子ビット及びＯ（Ｌ）遅延線から出力された量子ビットに対して融合動作が実行される。例えば、オフセット再構成可能融合回路１８５４は、前の行の同じ位置に対応するクロックサイクル中に、新たなリソース状態の第２の量子ビット及びオフセット再構成可能融合回路１８５４のＯ（Ｌ）遅延線にルーティングされた量子ビットに対して融合動作を実行することができる。ブロック１９３６において、現在位置が層の第１の行に対応する場合、ブロック１９４０において、層エッジ処理を第４の量子ビットに対して実行することができる。幾つかの実施形態では、層エッジ処理は、他の量子ビットのもつれを破壊することなくシステムから第４の量子ビットを除去する測定を第４の量子ビットに対して実行することを含むことができる。層エッジ処理の他のオプションについては後述する。

【0116】

[0157] ブロック１９４６において、新たなリソース状態の第５の量子ビットは、図１８のオフセット再構成可能融合回路１８５６の遅延線など、Ｌ^２クロックサイクル程度の遅延を課す「Ｏ（Ｌ^２）」遅延線にルーティングすることができる。幾つかの実施形態では、Ｏ（Ｌ^２）遅延線は、正確にＬ^２クロックサイクルの遅延を課すことができる。

【0117】

[0158] ブロック１９５６において、新たなリソース状態の第６の量子ビット及びＯ（Ｌ^２）遅延線から出力された量子ビットに対して融合動作を実行することができる。例えば、オフセット再構成可能融合回路１８５６は、前の層の同じ位置に対応するクロックサイクル中に、新たなリソース状態の第２の量子ビット及びオフセット再構成可能融合回路１８５６のＯ（Ｌ^２）遅延線にルーティングされた量子ビットに対して融合動作を実行することができる。幾つかの実施形態では、もつれ構造の第１の層の生成に対応するクロックサイクルの場合、第６の量子ビットは、代わりに、他の量子ビットのもつれを破壊することなくシステムから第６の量子ビットを除去する測定動作などの異なる動作を受けることができ又は動作しない。

【0118】

[0159] プロセス１９００は例示的なものであり、変形及び修正が可能である。例えば、様々な決定及びルーティング動作が順次に示されているが、これらの動作の一部又は全ては、並列に、又は記載されたものとは異なる順序で実行することができる。融合動作は、量子ビットの２つのシステム間のもつれを生み出す他のもつれ測定動作に置き換えることができる。様々な遅延線の特定の長さを変えることができ、所望のもつれ構造に応じて、層内に異なる位置を生成するときに異なる長さの遅延線を使用することができる。プロセス１９００は、任意の所望のサイズの任意の数の層を有するもつれ構造を生成するために、任意の数のクロックサイクルにわたって繰り返すことができる。層エッジ処理（本明細書では境界処理とも呼ばれる）は、層のエッジ（又は境界）で量子ビットを測定することを含むことができる。幾つかの実施形態では、層エッジ処理は、同じ層の異なるエッジにおける量子ビット又は異なる層のエッジにおける量子ビットに対して融合動作又は他のもつれ動作を実行することを含むこともでき、例を以下に記載する。

【0119】

２．２．４．もつれのハイブリッド生成
[0160] 節２．２．２及び節２．２．３に記載されている実施形態は、ハードウェアサイズと計算速度との間の設計トレードオフの極端な例を表わす。他の実施形態は、もつれ構造を生成するための「ハイブリッド」手法を提供し、それによってハードウェアサイズと計算速度との間のバランスをとる。ハイブリッド手法では、サイズＬ^２のリソース状態の層は、複数（Ｎ）のＲＳＧ回路を使用して生成され、Ｎは１より大きいがＬ^２より小さい。

【0120】

[0161] ハイブリッド手法の２つの異なる例示的な実施例、すなわち、「ラスタベースのハイブリッド」回路及び「パッチベースのハイブリッド」回路について説明する。両方の実施において、リソース状態の層は、リソース状態の連続したグループ化の「パッチ」の２次元アレイと見なすことができる。例えば、層がサイズＬ^２である場合、層は、サイズＰ^２のパッチの２次元アレイと見なすことができる。ラスタベースのハイブリッド手法では、ＲＳＧ回路の数ＮはＮ＝Ｌ^２／Ｐ^２とすることができ、各ＲＳＧ回路は、異なるパッチのリソース状態を与え、Ｎ個のパッチを並列に生成することを可能にし、幾つかの実施形態では、層がＰ^２クロックサイクルで完了することができる。パッチベースのハイブリッド手法では、ＲＳＧ回路の数ＮはＮ＝Ｐ^２とすることができ、ＲＳＧ回路は、（節２．２．２で説明した完全にネットワーク化されたユニットセルと同様に）一緒に使用されて、わずか１クロックサイクルでパッチを生成す、層の生成は、Ｎクロックサイクルで完了することができる。

【0121】

[0162] 最初にラスタベースのハイブリッド回路に目を向けると、図２０は、幾つかの実施形態に係るリソース状態からのもつれ構造のラスタベースのハイブリッド生成の概念図を示す。サイズＬ^２の層の生成をサポートするために、Ｎ個のＲＳＧ回路２００２が設けられる。本明細書で使用される簡略化された例では、Ｌ^２＝１６及びＮ＝４であるが、実際には、Ｌ^２ははるかに大きくすることができる（例えば、約１０^２、約１０^４、約１０^６）。Ｎをはるかに大きくすることもでき（例えば、約１００、約１０００）、Ｌ^２／Ｎは、ハードウェアサイズと動作速度との間の所望のバランスに応じて、望み通りに選択することができる。各クロックサイクルにおいて、各ＲＳＧ回路２００２は、合計Ｎ個のリソース状態が生成されるように、リソース状態２０００の１つのインスタンスを生成する。２Ｄ層を完成させるのに十分なリソース状態は、Ｌ^２／Ｎクロックサイクルで生成することができる。この例では、リソース状態２０００の各インスタンスには、リソース状態２０００のそのインスタンスが生成されるクロックサイクルを示すために、時間「ｔ＝１」から「ｔ＝４」が注釈付けされる。この例では、各クロックサイクル中に、４つのパッチ２０１１～２０１４のそれぞれに対して１つのリソース状態２０００が生成される。層のラスタライズ化生成に関して上記の節２．２．３で説明したものと同様の時間的融合動作は、パッチ２０１１～２０１４の同じパッチ内の隣接するリソース状態の量子ビットに対して実行することができ、以下に説明する更なる融合動作は、パッチ境界の全体にわたって隣接するリソース状態の量子ビットに対して実行することができる（例えば、図１１Ａ及び図１１Ｂに示す融合動作）。サイズ^Ｌ２の完全な層は、Ｌ^２／Ｎクロックサイクルで生成することができる。三次元もつれ構造は、各層のパッチを生成するプロセスを繰り返すために同じＲＳＧ回路２００２を使用することによって生成することができ、時間的融合動作は、（例えば、図１２Ａ及び図１２Ｂに示すように）後述する更なる回路を使用して異なる層のリソース状態２０００の量子ビットに対して実行することができる。三次元もつれ構造は、それぞれについてＬ^２リソース状態を生成するプロセスを繰り返すために同じＮ個のＲＳＧ回路２００２を使用することによって生成することができ、時間的融合動作は、後述する更なる回路を使用して、異なる層のリソース状態１７００の量子ビットに対して実行することができる（例えば、図１２Ａ及び図１２Ｂに示す融合動作）。

【0122】

[0163] 図２１は、幾つかの実施形態に係るリソース状態からもつれ構造を生成するための「ラスタベースの」ハイブリッドユニットセル２１００の概略回路図を示す。回路表記は、図を明確にするために古典的な入力及び出力が示されていないことを除いて、図１４Ａ～図１４Ｆに関連して前述した通りである。この例では、ハイブリッドユニットセル２１００は、一連のＰ^２クロックサイクルにわたってサイズＮ＝Ｐ×Ｐ（Ｐ＜Ｌ）の連続パッチを生成し、また、ハイブリッドユニットセル２１００のＮ個のインスタンスをネットワーク接続して、ＬＥＳの全層を生成することができる。したがって、ハイブリッドユニットセル２１００の幾つかの態様は、前述の完全ラスタライズ化回路１８００と同様とすることができ、他の態様は、前述の完全にネットワーク化されたセル１６００と同様とすることができる。各ハイブリッドユニットセル２１００は、（存在する場合）融合動作を受けない、６つの周辺量子ビット及び随意的に１つ以上の中央量子ビット２１１５を有するリソース状態を生成するＲＳＧ回路２００２を含む。例えば、ＲＳＧ回路２００２が図１０Ａのリソース状態１０００を生成する場合、中央量子ビット１０１６を中央量子ビット２１１５として与えることができるが、ＲＳＧ回路が代わりに図１０Ｃのリソース状態１０４０を生成する場合、中央量子ビット２１１５は与えられない。オフセット再構成可能融合回路２１０２、２１０４、２１０６は、図１８のオフセット再構成可能融合回路１８５２、１８５４、１８５６と同様に動作して、パッチ内でローカルに生成されたリソース状態間のもつれを生成することができる。更に、ハイブリッドユニットセル２１００によって生成されたパッチとハイブリッドユニットセル２１００の隣接するインスタンスによって生成されたパッチとの間のもつれを生み出すために、更なる「ネットワーク化された」再構成可能融合回路２１１２、２１１４を設けることができる。再構成可能融合回路２１１２、２１１４は、図１６Ａのネットワークセル１６００内の再構成可能融合回路１６２０及び１６３０と同様に動作して、ローカルに生成されたリソース状態の量子ビット及びハイブリッドユニットセル２１００の隣接インスタンスから受けられるネットワークリソース状態の量子ビットに対して融合動作を実行することができる。ルーティングスイッチ２１１６～２１１９は、特定のリソース状態の＋ｘ、－ｘ、＋ｙ、及び－ｙ量子ビットを（同じＲＳＧ回路２００２によって生成された異なるリソース状態の量子ビットとの融合動作で使用されるべき）回路２１０２、２１０４のうちの一方、又は（ハイブリッドユニットセル２１００の隣接するインスタンスによって生成されたリソース状態の量子ビットとの融合動作で使用されるべき）融合回路２１１２、２１１４のうちの一方に選択的にルーティングするように動作する再構成可能なスイッチング回路であり得る。

【0123】

[0164] ルーティングスイッチ２１１６の動作を更に説明するために、図２２は、幾つかの実施形態に係る２つの隣接するパッチ２２０２、２２０４の概念図を示す。パッチ２２０２及び２２０４は、ハイブリッドユニットセル２１００の２つの異なるインスタンスによって生成される。この例では、ハイブリッドユニットセル２１００の各インスタンスは、サイズＰ^２＝９のパッチを生成する。パッチ２２０２内のリソース状態２２１０の各インスタンスは、パッチ内の位置を示すために方向インジケータ（ＮＷ、Ｎ、ＮＥ、Ｅ、ＳＥ、Ｓ、ＳＷ、Ｗ、又はＣ）でラベル付けされる。ハイブリッドユニットセル２１００は、下の行を＋ｘ方向に横切って進み、次に次の行を＋ｙ方向に横切って進むなどして、パッチ２２０２内のリソース状態を生成することができる。ルーティングスイッチ２１１６～２１１９は、リソース状態２２１０（Ｃ）に関して、全てのｘ及びｙ量子ビットがハイブリッドユニットセル２１００内で生成された他のローカルリソース状態の量子ビットと融合されるべく「ローカル」オフセット再構成可能融合回路２１０２、２１０４にルーティングされるように動作することができる。図２２のリソース状態２２１０（Ｅ）の場合、ルーティングスイッチ２１１６～２１１９は、＋ｘ量子ビットがユニットセル２１００の隣接するインスタンス内で生成されたリソース状態の－ｘ量子ビットと融合されるべくネットワーク化された再構成可能融合回路２１１２にルーティングされる一方で他の全てのｘ及びｙ量子ビットがローカル融合回路２１０２、２１０４にルーティングされるように動作することができる。図２２のリソース状態２２１０（ＮＥ）の場合、ルーティングスイッチ２１１６～２１１９は、＋ｘ及び＋ｙ量子ビットがネットワーク化された融合回路２１１２、２１１４にルーティングされて、ユニットセル２１００の隣接するインスタンスからのリソース状態の量子ビットと融合され、－ｘ及び－ｙ量子ビットがローカル融合回路２１０２、２１０４にルーティングされるように動作することができる。同様のロジックは、リソース状態２２１０の他のインスタンスにも適用され、任意のサイズのパッチに拡張することができる。この例では、ユニットセル２１００の所定のインスタンスが各層内で同じパッチを生成し、＋ｚ及び－ｚ量子ビットは常にオフセット再構成可能融合回路２１０６にルーティングされ得るため、ｚ量子ビットのルーティングスイッチは必要とされない。この形態は必要ではなく、ハイブリッドユニットセルの他の実施形態はｚ量子ビットのルーティングスイッチを含むことができることが理解されるべきである。

【0124】

[0165] 図２１に示されるハイブリッドユニットセル２１００の実施では、隣接ユニットセルに与えられる（又は隣接ユニットセルから受けられる）量子ビットは、遅延回路の影響を受けない。したがって、ネットワーク化された融合回路２１１２、２１１４への入力として隣接ユニットセルに与えられる量子ビットを有するリソース状態が、隣接するリソース状態と同じクロックサイクル中に生成されるように、異なるユニットセルにおいてリソース状態が生成される順序を調整することが望ましい場合がある。図２３は、幾つかの実施形態に係る異なるパッチ２３０１～２３０４のリソース状態の生成の調整順序の一例を示す。この例では、各パッチ２３０１～２３０４のサイズが４×４である。各パッチ２３０１～２３０４内で、番号（１～１６）はリソース状態生成の順序を示し、同じ番号を有する全てのリソース状態は同じクロックサイクルで生成される。図から分かるように、１つのパッチ内のリソース状態が隣接するパッチに関連付けられたネットワーク化された融合回路に与えられる全てのインスタンスにおいて、両方のリソース状態（又はパッチ２３０１～２３０４が全て隣接する中央位置の４つのリソース状態全て）が同じクロックサイクルで生成される。したがって、異なるパッチで生成されたリソース状態の量子ビットに対して融合動作を実行するために、位置依存遅延は必要とされない。この原理は、任意の値のＰのＰ×Ｐパッチ及び任意の数のパッチに拡張することができる。他の実施形態では、異なるパッチ間で量子ビットを同期させるために、位置依存遅延回路及びスイッチを設けることができる。

【0125】

[0166] 図２４は、幾つかの実施形態に係る図２１のハイブリッドユニットセル２１００又は同様の回路を使用して実施することができるプロセスのフロー図を示す。プロセス２４００は、もつれ構造が生成されている間に各クロックサイクルで各ハイブリッドユニットセル２１００によって実行することができ、この場合、異なるハイブリッドユニットセル２１００は並列に動作する。この例では、ハイブリッドユニットセル２１００がもつれ構造の層を生成するために使用され、各ハイブリッドユニットセルが各層内に寸法Ｐ×Ｐを有する連続パッチを生成すると仮定する。各ハイブリッドユニットセルは、１つの行を生成し、その後に次の行を生成するなどしてそのパッチを生成する（例えば、図２３のパッチ２３０１～２３０４のそれぞれについて示されるように）。（本明細書の他の箇所で述べられているように、「行」、「列」、及び「層」などの用語は、量子ビット又はハイブリッドユニットセルの物理的配置に対応する必要がないもつれ空間に関して使用されることが理解されるべきである。）

【0126】

[0167] ブロック２４０２において、ＲＳＧ回路２００２（又は他の回路）は、新たなリソース状態を生成するように動作することができる。幾つかの実施形態では、ＲＳＧ回路２００２は、クロックサイクルごとに１つの新たなリソース状態を生成する。ブロック２４０４において、ハイブリッドユニットセルによって生成されているパッチ内の新たなリソース状態の位置が決定される。例えば、行位置カウンタは、行内の位置をカウントするためにクロックサイクルごとに増分され（例えば、１～Ｐであり、ここで、Ｐはパッチ内の行のサイズに対応する）、各行の終わりにリセットされ、列位置カウンタは、各行が完了するにつれて増分され（例えば、Ｐクロックサイクルごと）、パッチが完了するとリセットされる（例えば、Ｐ個の行を完了した後）。したがって、現在のカウンタ値は、パッチ内の新たなリソース状態の位置を示すことができる。もつれ空間内の現在位置を規定するための他の技術を使用することができる。

【0127】

[0168] ブロック２４０６において、現在位置がパッチの行の終わりに対応するかどうか（例えば、行位置カウンタが値Ｐを有するかどうか）に関する決定が行われる。そうでない場合には、ブロック２４０８において、新たなリソース状態の第１の量子ビットが、図２１のオフセット再構成可能融合回路２１０２の遅延線など、１クロックサイクル程度の遅延を課すＯ（１）遅延線にルーティングされる。幾つかの実施形態では、Ｏ（１）遅延線は、正確に１クロックサイクルの遅延を課すことができる。ブロック２４０６において、現在位置がパッチの行の終わりに対応する場合、ブロック２４１０において、第１の量子ビットは、（例えば、図２１のスイッチ２１１７の動作によって）第１の隣接ユニットセルへルーティングされることが可能である。

【0128】

[0169] ブロック２４１６において、現在位置がパッチの行の始めに対応するかどうか（例えば、行位置カウンタが値１を有するかどうか）に関する決定が行われる。そうでない場合には、ブロック２４１８において、例えば図２１のオフセット再構成可能融合回路２１０２を使用して、新たなリソース状態の第２の量子ビット及び（前のクロックサイクル中にＯ（１）遅延線にルーティングされた量子ビットであり得る）Ｏ（１）遅延線から出力された量子ビットに対して融合動作が実行される。ブロック２４１６において、現在位置が行の始めに対応する場合、ブロック２４２０において、新たなリソース状態の第２の量子ビットと、第２の隣接ユニットセルから受けられる第１のネットワーク化された量子ビットとに対して融合動作を実行することができる。第２の隣接ユニットセルもプロセス２４００を行なっていると仮定すると、第１のネットワーク化された量子ビットは、ブロック２４１０にしたがって第２の隣接ユニットセルからルーティングされた量子ビットであり得る。

【0129】

[0170] ブロック２４２６において、現在位置がパッチの最後の行に対応するかどうか（例えば、列位置カウンタが値Ｐを有するかどうか）に関する決定が行われる。そうでない場合には、ブロック２４２８において、新たなリソース状態の第３の量子ビットが、Ｐクロックサイクル程度の遅延を課すＯ（Ｐ）遅延線にルーティングされる。幾つかの実施形態では、Ｏ（Ｐ）遅延線は、正確にＰクロックサイクルの遅延を課すことができる。ブロック２４２６において、現在位置がパッチの最後の行に対応する場合には、ブロック２４３０において、（例えば、図２１のスイッチ２１１８の動作によって）第３の量子ビットを第３の隣接ユニットセルへルーティングすることができる。

【0130】

[0171] ブロック２４３６において、現在位置がパッチの第１の行に対応するかどうか（例えば、列位置カウンタが値１を有するかどうか）に関する決定が行われる。そうでない場合には、ブロック２４３８において、新たなリソース状態の第４の量子ビット及びＯ（Ｐ）遅延線から出力された量子ビット（前の行の位置に対応するクロックサイクル中にＯ（Ｐ）遅延線にルーティングされた量子ビットであり得る）に対して融合動作が実行される。ブロック２４３６において、現在位置がパッチの第１の行に対応する場合、ブロック２４４０において、新たなリソース状態の第４の量子ビットと、第４の隣接ユニットセルから受けられる第２のネットワーク化された量子ビットとに対して融合動作を実行することができる。第４の隣接ユニットセルもプロセス２４００を行なっていると仮定すると、第２のネットワーク化された量子ビットは、ブロック２４３０にしたがって第４の隣接ユニットセルからルーティングされた量子ビットとすることができる。

【0131】

[0172] ブロック２４４６において、新たなリソース状態の第５の量子ビットは、Ｐ^２クロックサイクル程度の遅延を課すＯ（Ｐ^２）遅延線にルーティングされることができる。幾つかの実施形態では、Ｏ（Ｐ^２）遅延線は、正確にＰ^２クロックサイクルの遅延を課すことができる。

【0132】

[0173] ブロック２４５６において、新たなリソース状態の第６の量子ビット及びＯ（Ｐ^２）遅延線から出力された量子ビット（前の層の位置に対応するクロックサイクル中にＯ（Ｐ^２）遅延線にルーティングされた量子ビットとなり得る）に対して融合動作を実行することができる。幾つかの実施形態では、もつれ構造の第１の層の生成に対応するクロックサイクルの場合、第６の量子ビットは、代わりに、他の量子ビットのもつれを破壊することなくシステムから第６の量子ビットを除去する測定動作などの異なる動作を受けることができ又は動作しない。

【0133】

[0174] プロセス２４００は例示的なものであり、変形及び修正が可能である。例えば、様々な決定及びルーティング動作が順次に示されているが、これらの動作の一部又は全ては、並列に、又は記載されたものとは異なる順序で実行することができる。融合動作は、量子ビットの２つのシステム間のもつれを生み出す他のもつれ測定動作に置き換えることができる。様々な遅延線の特定の長さを変えることができ、所望のもつれ構造に応じて、層内に異なる位置を生成するときに異なる長さの遅延線を使用することができる。プロセス２４００は、任意の所望のサイズの任意の数の層を有するもつれ構造を生成するために、任意の数のクロックサイクルにわたって繰り返すことができる。また、プロセス２４００は、ユニットセル実行プロセス２４００が４つの隣接ユニットセルを有するものとして説明する。しかしながら、これは全てのユニットセル（又は実際には任意のユニットセル）に当てはまる必要はない。したがって、プロセス２４００が、隣接ユニットセルに量子ビットをルーティングすること又は隣接ユニットセルから受けられるネットワーク化された量子ビットを含む動作を実行することを示す任意の事例では、適切な隣接ユニットセルが存在しない場合、例えば、図１９に関連して前述したように又は以下の例で説明するように、層エッジ処理を置き換えることができる。

【0134】

[0175] 前述したように、「パッチベース」ハイブリッド回路では、ＲＳＧ回路の数ＮはＮ＝Ｐ^２とすることができ、単一のクロックサイクルでＰ^２ ＲＳＧ回路によって生成されたリソース状態は、サイズＬ^２の層内でサイズＰ^２の（連続した）パッチを形成することができる。図２５は、幾つかの実施形態に係るパッチベースのハイブリッド回路を使用したもつれ構造のための層のハイブリッド生成の概念図である。サイズＬ^２の層の生成をサポートするために、数Ｎ＝Ｐ^２のＲＳＧ回路２００２が設けられる。本明細書で使用される簡略化された例では、Ｌ^２＝１６及びＮ＝４であるが、実際には、Ｌ^２ははるかに大きくすることができる（例えば、約１０^２、約１０^４、約１０^６）。また、Ｎをはるかに大きくすることもでき（例えば、約１００、約１０００）、また、Ｐ^２は、ハードウェアサイズと動作速度との間の所望のバランスに応じて、望み通りに選択することができる。各クロックサイクルにおいて、各ＲＳＧ回路２５０２は１つのリソース状態２５００を生成する。（図２５では、各リソース状態２５００は、各クロックサイクル中にどのリソース状態２５００が生成されるかを示すために、時間「ｔ＝１」～「ｔ＝４」で注釈が付けられている。）図示されるように、パッチ２５１１は、第１クロックサイクル中に形成され、パッチ２５１２は、第２クロックサイクル中に形成され、パッチ２５１３は、第３クロックサイクル中に形成され、パッチ２５１４は、第４クロックサイクル中に形成される。空間的融合動作は、図１６Ａ及び図１６Ｂの完全にネットワーク化された回路と同様又は同一とすることができる更なる回路を使用して、（例えば、図１１Ａ及び図１１Ｂに示すように）パッチ内の隣接するリソース状態２５００の量子ビットに対して実行することができる。例えば、遅延オフセット再構成可能融合回路又は他の回路を使用してパッチを互いに「ステッチ」し、それによって、サイズＬ^２の層を形成することによって、異なるパッチ内のリソース状態に属する量子ビットに対して更なる時間的融合動作を実行することができる。パッチを一緒に層にステッチする融合動作を実施する回路の例は、以下の節３．３に記載される。

【0135】

[0176] 前述のハイブリッド実施形態では、各ハイブリッドユニットセルがそれ自体の専用ＲＳＧ回路を有する。幾つかの実施形態では、ＲＳＧ回路の動作は非決定的であり、このことは、ＲＳＧ回路の所定のインスタンスが全てのクロックサイクルで所望のリソース状態を生成すると予期されないことを意味する。したがって、各ハイブリッドユニットセルの専用ＲＳＧ回路ではなく、幾つかの実施形態は、数（Ｍ）のＲＳＧ回路を提供することができ、ここで、Ｍ＞Ｎであり、また、Ｍは、所定のクロックサイクル中に少なくともＮ個のリソース状態が生成される十分に高い確率を与えるように選択される（所定の実施態様における「十分に高い確率」は、フォールトトレランスの特定の実施態様に基づいて決定することができる）。その例が当技術分野で知られている能動的多重化技術を使用して、各クロックサイクルでＮ個のＭ ＲＳＧ回路を選択して、ハイブリッドユニットセルのスイッチング回路及び融合回路のＮ個の異なるインスタンスにリソース状態を送出することができる。したがって、各ハイブリッドユニットセルは、ＲＳＧ回路のそれ自体の専用インスタンスを有することができるが、有する必要はない。

【0136】

[0177] 図２１に示すようなハイブリッドユニットセルのアレイを使用して、任意のサイズのもつれ構造を生成できることが理解されるべきである。（幾つかの実施形態では、サイズは、ハードウェア設計において固定されてもよい。）層サイズ（Ｌ^２）に対するＲＳＧ回路（Ｎ）の数の異なる選択は、異なる計算時間をもたらし、ハードウェアサイズと計算速度との間の所望のバランスを達成するための選択を行なうことができる。

【0137】

[0178] もつれ生成回路及びプロセスの前述の例は例示的なものであり、必要に応じて変更することができる。方向ラベル（例えば、ｘ、ｙ、ｚ、ＮＥ、ＳＥ、ＳＷ、ＮＷなど）の使用は、説明の便宜上のものであり、構成要素又は物理量子ビットの特定の物理的配置を必要としたり暗示したりするものではなく、もつれ空間を指すものとして理解されるべきである。全ての数値実施例は例示を目的としており、変更することができる。更に、層及びパッチは、正方形の数に関連して説明されるが、非正方形の層及び／又は非正方形のパッチも使用できることが理解されるべきである。例えば、パッチ又は層は長方形であり得る。三角パッチ又は層（又は他の形状を有するパッチ又は層）は、例えば、行ごとにリソース状態の数を変えることによって生成することもできる。更に、前述した例は、リソース状態の全てのインスタンスが同じもつれパターンを有すると仮定しているが、そのような均一性は必要とされない。例えば、幾つかの実施形態では、ＲＳＧ回路は、異なるクロックサイクルで異なるもつれパターンを有するリソース状態を生成するように再構成可能であり得る。加えて、ＲＳＧ回路は非決定的に動作することができ、これはリソース状態間の確率的変動をもたらすことができる。

【0138】

３．もつれ構造のインターリーブ生成
[0179] 第２節に記載された実施形態は、経時的なもつれ構造の生成をサポートする。前述したように、もつれ構造は、論理量子ビット（例えば、フォールトトレラント量子コンピューティング用）として使用することができる。場合によっては、（例えば、２つ以上の論理量子ビットを互いに結合することができるように）複数のもつれ構造を同時に生成することが望ましい。１つの選択肢は、各もつれ構造に対して別々のハードウェアインスタンスを提供することである。或いは、幾つかの実施形態は、同じハードウェアを使用して複数のもつれ構造のインターリーブ生成をサポートする。

【0139】

３．１．ＬＥＳ生成の概要
[0180] 幾つかの実施形態では、もつれ構造は、図１３に関連して前述したようなＬＥＳを含むことができる。図２６は、幾つかの実施形態によるフォトニックＬＥＳを生成する時間図を示す。この例のフォトニックＬＥＳは簡略化されているが、論理量子ビットとして使用できるＬＥＳと同様である。図２６は、もつれ空間における図として理解されるべきである。説明を明確にするために、各層が１次元であるように、ｙ（「空間」）及びｚ（「時間」）寸法のみが示されるが、各層は、（もつれ空間において）二次元又はより高次の次元であり得ることが理解されるべきである。説明の便宜上、持続時間τの時間ステップが規定され、例えば、時間ステップは、クロックサイクル（又はリソース状態の層を生成する時間）に対応することができる。量子ビットは、導波路を通って伝播する光子として実装され、任意の所定の時間に、光子は、所定の導波路に沿った複数の位置に存在することができる。したがって、図２６は、単一の時間における多くの異なる（物理）量子ビットの位置を示すスナップショットビューとして又は異なる時点における同じ（物理）量子ビットの位置を示すタイムラプスビューとして理解することができる。

【0140】

[0181] ブロック２６００は、（時間ステップ２６０２において）リソース状態の完全な層２６０３を生成するリソース状態生成器２６０１を表わす。この例では、リソース状態２６０３は、ＬＥＳを形成する中央量子ビットを含むと仮定される。幾つかの実施形態では、（例えば、第２．２．２項に記載されているように）完全にネットワーク化された回路を使用することができ、時間ステップτはクロックサイクルに対応することができる。他の実施形態では、（例えば、節２．２．３及び２．２．４に記載されているように）ラスタライズ化又はハイブリッドネットワーク／ラスタライズ化回路を置き換えることができ、時間ステップτは、層（例えば、Ｌ^２クロックサイクル又はＬ^２／Ｎクロックサイクル）に関して全てのリソース状態を生成するのに必要な時間に対応することができる。時間ステップ２６０４では、ｙ次元（ｘ寸法（図示せず））における隣接する物理量子ビットに対する空間的融合動作２６０６と、連続する層における隣接する量子ビットを融合するための時間的融合動作２６０８とを含む融合動作が行われる。随意的に、検出器２６１０をエッジに適用して、層の境界におけるリソース状態の周辺量子ビットに対してＺ測定を実行し、それによってシステムからそれを除去することができる。時間ステップ２６１２（及びその後の任意の数の時間ステップ）において、ＬＥＳは後続の動作を保留して持続することができる。図示の例では、後続の動作は、検出器２６１４を使用したＬＥＳの量子ビットに対する測定動作を含むが、ＬＥＳに対して実行される後続の動作は、ＬＥＳがどのように生成されるかとは無関係であり得るものであり、図２６に示す態様で生成されたＬＥＳは、様々な動作で使用され得る。

【0141】

[0182] 図２７は、幾つかの実施形態に係る図２６の挙動を実施する線形光回路の簡略概念図である。説明を明確にするために、ｙ（「空間」）軸及びｚ（「時間」）軸のみが示されるが、各層は（もつれ空間において）二次元であり得ることを理解すべきである。時間ｔ＝０において、各リソース状態生成器２７０２は、例えば前述したように、リソース状態２７０４を出力する。この例では、各リソース状態２７０４は、伝播する中央量子ビット２７０６と、＋ｙ、－ｙ、＋ｚ、及び－ｚ次元に関連付けられた周辺量子ビットとを含む、５つの量子ビット（ドット）を有するものとして示される。もつれは、量子ビットを接続する曲線によって示され、一方、直線は、導波路（又は各量子ビットが符号化される導波路のグループ）を示す。（図示されていないが、リソース状態２７０４は、＋ｘ次元及び－ｘ次元に関連付けられた周辺量子ビットも含むことができることが理解されるべきである。）時間ｔ＝０とｔ＝τとの間で、融合回路２７０６（これは、例えば、上記の再構成可能なＩＩ型融合回路であってもよい）は、ｙ次元に沿って隣接するリソース状態の周辺量子ビットに対して融合動作を実行し、遅延回路２７０８は、各リソース状態の－ｚ量子ビットを１時間ステップだけ遅延させる。検出器２７１０は、各層のエッジの周辺量子ビットを除去するために層境界で動作する。時間ｔ＝τとｔ＝２τとの間で、融合回路２７１２（例えば、前述のオフセット融合回路）は、遅延された－ｚ量子ビットを、同じＲＳＧ ２７０２によって１時間ステップ後に生成された＋ｚ量子ビットと融合する。時間ｔ＝２τの後、ＬＥＳの量子ビットは更なる遅延回路２７１４を伝播し、最終的に検出器２７２０に到達することができる（又は別の後続の動作）。所望のＬＥＳの寿命に応じて、任意の数の遅延回路２７１４を導入することができる。

【0142】

３．２．複数のもつれ構造を生成するための時間的インターリービング
[0183] 図２６及び図２７の例では、図２７に示す回路を使用して単一のＬＥＳが生成される。図２６～図２７にはＬＥＳの単一の２次元部分のみが示されるが、この開示の恩恵を受ける当業者は、ｘ方向（ページの内外）に配置され得るＲＳＧ回路の更なる行を含むシステムが、フォールトトレラント量子コンピューティングに使用できる３次元ＬＥＳを生成できることを理解し得る。更に、図２６及び図２７に示す空間的融合は、時間的融合に置き換えることができ、前述のラスタライズ化回路及びハイブリッド回路を使用してＬＥＳを生成することもできる。

【0143】

[0184] 場合によっては、時間的に共存する複数のもつれ構造（ＬＥＳを含むがこれに限らない）を提供するために同じ回路を使用することが望ましい場合がある（両方のもつれ構造の光子が、同時に、例えば１つ以上の遅延線内で飛行しているという意味で）。幾つかの実施形態によれば、複数のもつれ構造の共存は、異なるもつれ構造の層の生成を「インターリーブ」することによってもたらされ得る。

【0144】

[0185] 図２８は、幾つかの実施形態に係る２つのもつれ構造（この場合はＬＥＳ）のインターリーブ生成の概念図である。前述の技法（又は他の技法）を使用して、もつれた量子ビットの層２８０２ａを生成することができ、その後、異なる層２８０２ａからの量子ビットを（前述の融合動作などの動作を使用して）もつれさせて、第１のＬＥＳ ２８０４ａを生成することができる。同様に、層２８０２ｂを生成することができ、異なる層２８０２ｂからの量子ビットをもつれさせて第２のＬＥＳ ２８０４ｂを生成することができる。（視覚化を助けるために、ＬＥＳ ２８０４ａ及びＬＥＳ ２８０４ｂには異なる線種が使用される。）各ＬＥＳ ２８０４ａ、２８０４ｂは５つの層を有するものとして示されるが、ＬＥＳは任意の数の層を有してもよいことが理解されるべきである。

【0145】

[0186] ２つのＬＥＳのインターリーブ生成は、同じハードウェアを使用して、例えば交互に、両方のＬＥＳの層を生成することを含み得る。幾つかの実施形態では、層生成ハードウェア２８１０（前述のように様々な回路を使用して実装することができる）を使用して、一連の時間間隔のそれぞれで層２８０２ａ又は２８０２ｂを生成することができる。点線の円弧２８１５によって示されるように、（前述のような融合動作又は他のもつれ生成動作を実行することによって）交互の期間中に生成された層間にもつれを生成することができるが、連続する期間中に生成された層間にはもつれは生成されない。結果は、もつれトポロジに関して、マッピング矢印２８１７によって示されるように、ＬＥＳ ２８０４ａ、２８０４ｂと同一である。

【0146】

[0187] 図２９は、幾つかの実施形態に係るリソース状態生成器及び下流側回路の単一のセットを使用して、２つのインターリーブされたＬＥＳを生成する（及び随意的に、２つのインターリーブされたＬＥＳを境界で互いにもつれさせる）時間図である。図２９は、多くの点で図２６と同様である。例えば、ｙ及びｚ寸法のみが示されるが、ＬＥＳの各層は２次元（もつれ空間内）であり得ることを理解すべきである。図２６と同様に、図２９は、スナップショットビュー又はタイムラプスビューとして理解することができる。

【0147】

[0188] ブロック２９００は、ＬＥＳの層に関して（時間ステップ２９０２で）リソース状態の完全なセットを生成するリソース状態生成器２９０１を表わす。図２６と同様に、様々な技法を使用して層のリソース状態を生成することができ、それに応じて時間ステップτを規定することができる。時間ステップ２９０４において、ｙ次元内の隣接する物理量子ビット（ｘ寸法（図示せず））を融合するために、空間的融合２９０６が発生する。

【0148】

[0189] 図２６とは異なり、この例では、交互の時間ステップで生成されたリソース状態は、２つの異なるＬＥＳに関連付けられる。量子ビットとＬＥＳとの関連を示すために、量子ビットは色分けされている（ＬＥＳ Ａに関連付けられた量子ビットに関しては灰色の円、ＬＥＳ Ｂに関連付けられた量子ビットに関しては白色）。したがって、時間的融合２９０８は、２時間ステップ離れて生成されたリソース状態からの２つの量子ビットを融合する。層のエッジでは、検出器２９１０を使用して境界量子ビットを除去することができる。或いは、融合回路２９１２は、以下に説明するように、ＬＥＳ Ｂの層の周辺量子ビットをＬＥＳ Ａの層の以前に生成された周辺量子ビットと融合して、境界でＬＥＳを一緒に「ステッチ」することができる。時間ステップ２９１４（及びその後の任意の数の時間ステップ）において、ＬＥＳは、この例では検出器２９１６を使用した測定を含む後続の動作まで持続する。

【0149】

[0190] 図３０は、図２７と同様の表記を使用して、幾つかの実施形態に係る図２９の挙動を実施する線形光回路の簡略概念図を示す。時間ｔ＝０において、リソース状態生成器３００２は、例えば前述したように、リソース状態３００４を出力する。この例では、各リソース状態３００４は、伝播する１つの中央量子ビットと、＋ｙ、－ｙ、＋ｚ、及び－ｚ次元に関連付けられた周辺量子ビットとを含む、５量子ビットを有するものとして示されている。（図示されていないが、リソース状態２７０４は、＋ｘ次元及び－ｘ次元に関連付けられた周辺量子ビットも含むことができることが理解されるべきである。）時間ｔ＝０とｔ＝τとの間で、融合回路３００６は、ｙ次元に沿って隣接するリソース状態の周辺量子ビットに対して融合動作を実行し、遅延回路３００８は、各リソース状態の－ｚ周辺量子ビットを１時間ステップだけ遅延させる。時間ｔ＝τとｔ＝２τとの間で、第２の遅延回路３００８’は、各リソース状態の－ｚ周辺量子ビットを別の時間ステップだけ遅延させる。

【0150】

[0191] 時間ｔ＝２τとｔ＝３τとの間で、融合回路３０１２（例えば、前述のオフセット融合回路）は、２時間ステップ後に同じＲＳＧ ３００２によって生成された（２τだけ）遅延された－ｚ量子ビット及び＋ｚ量子ビットに対して融合動作を実行する。このようにして、交互の時間ステップ中に形成されたＬＥＳの層の間にもつれを生み出すことができ、それにより、同じハードウェアが時間インターリービングによって２つのＬＥＳを生成することができる。

【0151】

[0192] 時間ｔ＝３τの後、２つのＬＥＳを構成する物理量子ビットは、更なる遅延回路３０１４を通って伝播し、最終的に検出器３０２０に到達することができる（又は他の何らかの後続動作）。所望のＬＥＳの寿命に応じて、任意の数の遅延回路３０１４を導入することができる。

【0152】

[0193] 幾つかの実施形態では、時間ｔ＝０とｔ＝２τとの間で動作するものとして示される構成可能境界回路３０３０を使用して、層の境界量子ビットに対して様々な境界演算を実行することができる。構成可能境界回路３０３０は、検出器３０３４又はオフセット再構成可能融合回路３０３６のいずれかに量子ビットを方向付けることができるスイッチ３０３２（前述のアクティブスイッチと同様）を含む。所定の時間ステップに関して、スイッチ３０３２が検出器３０３４を選択する場合、境界量子ビットは、ｔ＝０とｔ＝２τとの間を現在伝播している層から除去される。スイッチ３０３２が代わりにオフセット再構成可能融合回路３０３６を選択する場合、最初の期間中に、一方のＬＥＳの層（この例ではＬＥＳ Ａ）に関連付けられた周辺量子ビットが遅延回路３０３８によって遅延され、次の期間中に、他方のＬＥＳの層（この例ではＬＥＳ Ｂ）に関連付けられた周辺量子ビットが受けられ、オフセット再構成可能融合回路３０３６は、受けられた量子ビット及び遅延量子ビットに対して融合動作を実行する。オフセット再構成可能融合回路３０３６によって実行される動作は、「境界ステッチング」とも呼ばれる。幾つかの実施形態では、境界ステッチングを使用して、異なる期間中に生成されたパッチ（例えば、図２５のパッチベースのハイブリッド手法を使用して生成されたパッチ）を一緒にステッチングして、より大きな層を形成することができる。

【0153】

[0194] これらの例は例示的なものであり、限定的なものではないことが理解されるべきである。インターリービング技術は、ＬＥＳの形成に限定されない。複数のもつれ構造が時間内に共存できるようにするために又はより大きな層及び／又は非平面層トポロジを有するもつれ構造の生成をサポートするために、もつれ構造が中央量子ビットを有さないリソース状態から生成される場合に同様の技術を使用することができ、その例が以下で説明される。本明細書に記載のインターリービング技術は、任意の数（２つ又は３つ以上）の同時もつれ構造を提供するように修正することができ、もつれ構造のサイズは必要に応じて選択することができる。インターリービングに使用されるリソース状態の層は、前述したネットワーク化、ラスタライズ化、又はハイブリッド手法のいずれかを使用して生成することができ、同じＲＳＧ回路を使用して、インターリーブされている全てのもつれ構造のリソース状態を生成することができる。幾つかの実施形態では、ＲＳＧ回路は、単一のもつれ構造内の異なるもつれ構造又は異なる層が互いに異なるもつれ幾何形状を有することができるように再構成可能であり得る。更に、インターリーブが複数のもつれ構造を生成する場合、異なる同時に存在するもつれ構造は、更なる回路を使用して互いに選択的にもつれることができる。

【0154】

３．３格子サージェリー
[0195] 複数のＬＥＳのインターリーブ生成に加えて又はその代わりに、構成可能境界回路３０３０及び同様の回路は、層の境界で量子ビットに対して融合動作を選択的に実行する（又は実行しない）ことによって、様々な層トポロジを有するもつれ構造を構築できるようにし得る。そのような選択的境界融合は、本明細書では「格子サージェリー」とも呼ばれる。例えば、幾つかの実施形態では、スイッチ３０３２は、「境界ステッチング」とも呼ばれる結合（又は層間の結合の欠如）をサポートするために、期間の各対に対して動的に構成することができる。例として、図３１は、時間的に共存する２つのＬＥＳ ３１０２、３１０４の概念図を示す。図２６及び図２７のように、ｙ次元（「空間」としてラベル付けされる垂直軸）及びｚ次元（「時間」としてラベル付けされる水平軸）のみが示されるが、各ＬＥＳが三次元であり得ることが理解されるべきである。第１のＬＥＳ ３１０２と第２のＬＥＳ ３１０４とが時間的に重なり合う。ＬＥＳ ３１０２及び３１０４の層（ｙ次元のみが示されているので列として示されている）は、物理量子ビットの時間オフセットによって示されるように、互いに時間的にオフセットされ得る。例えば、層は、インターリービング技術を使用して生成することができる。幾つかの実施形態では、時間オフセットは、交互の期間τ中にＬＥＳ ３１０２及び３１０４の物理量子ビットを生成することによって形成することができる。したがって、前述したように、同じハードウェアを使用して両方のＬＥＳを生成することができる。図３１に示す例では、ＬＥＳ ３１０２の第１の列を生成し、それらの光子を遅延線に送ることができる。次に、ＬＥＳ ３１０４の第１の列を生成し、異なる（又は同じ）遅延線に送信することができる。次に、ＬＥＳ ３１０２の第２の列を生成し、続いて、遅延ラインに格納されていたＬＥＳ ３１０２の第１の列（ただし、ＬＥＳ ３１０４の第１の列と融合されていない）と融合することができ、以下同様である。図３１～図３３は、互いに対してｙ方向にオフセットされたＬＥＳ ２１５２及びＬＥＳ ３１０４を示すが、インターリービングは、同じセットの物理リソース状態生成器が例えば交互のクロックサイクルでそれぞれのＬＥＳを生成するのに必要なリソース状態を生成できるようにするのが分かる。

【0155】

[0196] 幾つかの実施形態では、例えば、より大きな層を有する単一のＬＥＳを形成するために、ＬＥＳ ３１０２及び３１０４を互いに結合することができる。例えば、図３２は、例えば、各層の境界の片側で境界量子ビット間の融合動作を実行することによって、より大きな層サイズを有する単一のＬＥＳを形成するための境界におけるＬＥＳ ３１０２及び３１０４の「ステッチング」の概念図を示す。この技術は、例えば、異なる時間にハイブリッド回路で生成されたパッチを互いにステッチングするために又は層を互いにステッチングすることによって層のサイズを増大させるために使用することができる。

【0156】

[0197] 図３３は、選択的格子サージェリーの概念図を示しており、ＬＥＳ ３１０２及び３１０４は、幾つかの層の境界に沿って選択的にもつれているが、他の層の境界には沿って選択的にもつれていない。そのような形態は、構成可能境界回路３０３０をクロックサイクルごとに制御することによって生成することができる。

【0157】

[0198] ＬＥＳ ３１０２及び３１０４が異なる論理量子ビットを表わす三次元ＬＥＳであるシナリオでは、本明細書に開示されている格子サージェリーを使用して、ＬＥＳ ３１０２及び３１０４内で符号化された論理量子ビット間に２量子ビット論理ゲートを実装することができる。インターリーブされた論理量子ビット間にゲートを適用する必要がある場合、生成されるリソース状態のタイプを変更することによって又はＬＥＳの個々の物理量子ビットに対して行われる測定のタイプを変更することによって、適切な格子サージェリーを適用することができる。格子サージェリーの他の用途も想定し得る。幾つかの実施形態では、境界における融合回路は、格子サージェリー動作のタイプを変更するように再構成可能であり得る。

【0158】

[0199] また、説明の目的で単純なＬＥＳが使用されているが、インターリーブ、境界ステッチング、及び、格子サージェリーは、ＬＥＳを形成する状況に限定されないことも理解されるべきである。リソース状態の層から生成することができる任意のもつれ構造（中央量子ビットのないもつれ構造を含む）は、同じ態様で生成された１つ以上の他のもつれ構造とインターリーブされたその層を有することができ、そのような構造の層の間で境界ステッチング及び／又は格子サージェリーを実行することができる。

【0159】

３．４．階層トポロジを構成するためのインターリービング
[0200] 幾つかの実施形態では、時間インターリーブ技術を使用して、境界量子ビットがどのように結合されるかに応じて、様々なトポロジを有する層を有するもつれ構造を生成することができる。例えば、図２９に示すように、連続するクロックサイクルで２つの層を生成し、融合回路を使用して境界で層を互いにステッチングすることによって、単一の「折り曲げられた」層を生成することができる。図３４Ａ～３４Ｄは、幾つかの実施形態による、折り曲げられた層を有する３次元もつれトポロジを形成するためにインターリービングを使用する概念図である。図３４Ａは、もつれ空間内のｘｙ平面内の層３４００を示す。層３４００は、前述の融合動作を使用して互いにもつれたリソース状態の層とすることができる。第２節に記載された技術のいずれか又は他の技術を使用して、層３４００を形成することができる。図３４Ｂは、層３４００に対して形成することができる「折り曲げられた」トポロジ３４１０を示す。図３４Ｃは、折り曲げられたトポロジ３４１０を有する層を有する三次元もつれ構造を形成するために使用することができるインターリービング技術を示す。図３４Ｃでは、時間がｚ軸に沿って進む（ページ上で垂直）。それぞれが層３４００の一部であり得る４つの層（又はパッチ）３４１１、３４１２、３４１３、３４１４がｘｙ平面に示されている。各層（又はパッチ３４１１、３４１２、３４１３、３４１４）は、異なる期間τの間に同じハードウェアによって生成することができる。交互の層の量子ビット間にもつれが生成される。例えば、垂直線３４２０によって示されるように、層３４１１の幾つか又は全ての量子ビットは、層３４１３の対応する量子ビットともつれることができ、垂直線３４２２によって示されるように、層３４１２の幾つか又は全ての量子ビットは、層３４１４の対応する量子ビットともつれることができる。交互の層の量子ビット（時間間隔２τ）に対する融合動作は、例えば、図３０の遅延回路を使用して実行することができる。

【0160】

[0201] 更に、連続して生成された層の対は、曲線３４１６、３４１８によって示されるように、境界で一緒に「ステッチング」される。ステッチングは、例えば、図３０のオフセット融合回路３０３６又は同様の回路を使用して２つの層の境界量子ビットに対して融合動作を実行することにより層の縁部にもつれを形成することによって実施することができる。線３４１６で示すように、連続して生成された層３４１１及び３４１２は互いにステッチングされ、線３４１８で示すように、連続して生成された層３４１３、３４１４は互いにステッチングされる。図３４Ｄは、図３４Ｃのもつれ構造の「展開」図を示す。

【0161】

[0202] したがって、幾つかの実施形態では、図３４Ｃ（又は図３２）の折り曲げられたもつれ構造は、図２５に関連して前述した例と同様に、パッチベースのハイブリッドラスタ／ネットワーク化ＲＳＧ回路を使用して生成されるもつれ構造の単一層として理解することができる。例えば、図２５に関連して説明した実施形態では、Ｐ^２ ＲＳＧ回路のセットは、１クロックサイクルでＰ^２個の連続したリソース状態のパッチを生成することができる。幾つかの実施形態では、異なるクロックサイクル中に生成されたパッチを境界で互いにステッチングすることができ、インターリービング技術を使用して、図３４Ｃ及び図３４Ｄに示すように、より大きな層を形成することができる。図３４Ｃ及び図３４Ｄに示す例では、各パッチのサイズはＬ×（Ｌ／２）である。しかしながら、より小さいパッチを使用することができる。両方の空間境界に沿ってパッチ間のステッチングを実行するために融合回路が与えられる場合、パッチのサイズは両方の（空間）次元においてＬ未満であり得る。更に、層ごとに３つ以上のパッチが存在する場合、異なる層の量子ビット間の融合動作に関連する遅延は、層ごとのパッチの数を考慮して適切に調整することができる。

【0162】

[0203] 図３４Ａ～図３４Ｄは、平面層トポロジを有するもつれ構造を示しているが、折り曲げ技術を使用して他の層トポロジを形成することもできる。図３５Ａ－図３５Ｃは、幾つかの実施形態に係るもつれ構造の層の周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。図３５Ａは、層３５００をｘｙ平面内の長方形として示す。図３５Ｂは、曲線３５１０によって示されるように、層３５００の＋ｘ境界３５０２における境界量子ビット及び－ｘ境界３５０４における対応する量子ビットに対して融合動作を実行することによって形成され得る円筒形の層トポロジを示す。別の例として、図３５Ｃは、２つの層３５２２、３５２４を形成し、（曲線３５２６によって示されるように）＋ｘ境界における対応する境界量子ビット及び（曲線３５２８によって示されるように）－ｘ境界における対応する境界量子ビットに対して融合動作を実行することによって円筒層トポロジを形成するために使用され得るインターリービング技術を示す。

【0163】

[0204] 図３６Ａ～図３６Ｄは、幾つかの実施形態に係るもつれ構造の層のより複雑な周期的境界条件を生み出すために折り曲げ技術を使用する概念図である。図３６Ａは、境界３６０２、３６０３、３６０４、３６０５を有するもつれ構造の層３６００を示しており、この構造の層３６００は、トロイダルトポロジを有するもつれ構造の層を形成するために折り曲げることができる。具体的には、図３６Ｂに示すように、境界３６０４、３６０５は互いに結合され（図３５Ａの円筒形トポロジと同様に）、図３６Ｃに示すように、境界３６０２、３６０３も互いに結合され、それによってトーラスを形成する。図３６Ｄは、層の異なる寸法に沿って境界を選択的に結合することによってトロイダルトポロジを有する層を形成するために使用することができるインターリービング技術を示す。図３４Ｃのように、時間はｚ軸に沿って進み（ページ上で垂直）、層はｘｙ平面内で長方形として示されている。４つの層３６２１、３６２２、３６２３、３６２４が生成される。境界において、（例えば、時間的融合を使用して）層が互いにステッチングされる。時間的融合の特定のパターンは、曲線３６３１（層３６２１と３６２４との間）、３６３２（層３６２２と３６２３との間）、３６３３（層３６２１と３６２２との間）、及び３６３４（層３６２３と３６２４との間）によって示され、（どの層が融合されているかに応じて）最大４τの可変遅延を含む。可変遅延長は、図３０と同様に、アクティブスイッチ及び複数の遅延回路を使用して実施することができる。

【0164】

[0205] 図３７Ａ～図３７Ｄは、幾つかの実施形態に係るもつれ構造の層の対角折り曲げを形成するために本明細書に記載の技術を使用する概念図である。図３７Ａは、＋ｘ境界３７０２及び－ｙ境界３７０４を有するもつれ構造の層３７００を示す。この例では、層３７００は正方形の層である。幾つかの実施形態では、層３７００は、図３７Ｂに示すように、斜めの折り目で形成することができる。例えば、図３７Ｃに示すように、４つの三角形パッチ３７１１、３７１２、３７１３、及び３７１４を４つの異なる時間ステップ中に生成することができる（各時間ステップはクロックサイクル又はより長い時間ステップとすることができる）。連続するパッチ３７１１、３７１２は、（曲線３７２１によって示されるように、）対角境界で互いにステッチングされて第１の正方形層を形成し、連続するパッチ３７１３、３７１４は、曲線３７２２によって示されるように対角境界で互いにステッチングされて第２の正方形層を形成する。第１及び第２の層における対応する位置間のもつれは、線３７２４（第１の正方形層のパッチ３７１１と第２の正方形層のパッチ３７１３との間のもつれを表わす）及び線３７２６（第１の正方形層のパッチ３７１２と第２の正方形層のパッチ３７１４との間のもつれを表わす）によって示されるように形成され得る。幾つかの実施形態では、三角形パッチは、異なる行に対応する異なる数のユニットセルを有するユニットセルのネットワークを使用して又は行ごとに異なる数のリソース状態を生成するラスタライズ化ユニットセルを使用して生成することができる。更に、ユニットセルの正方形ネットワーク又は行ごとに固定数のリソース状態を生成するラスタライズ化ユニットセルを使用して、（例えば、ｘ次元及びｙ次元融合回路を適切に構成することによって）後で互いにもつれる可能性がある２つの異なる構造用の三角形パッチを同時に生成することができる。幾つかの実施形態では、層の対角折り曲げは、空間及び時間において近い量子ビットの対に対する融合動作を使用して実装され得る論理演算をサポートすることができ、又は、論理演算は、対角折り曲げ層トポロジの結果として空間及び時間において近い量子ビットの対に対して融合動作を実行することによって複数の論理量子ビット間で実行され得る。例えば、図３７Ｄは、三角形パッチ３７３１、３７３２から作られた斜めに折り曲げられた層の異なる部分における量子ビット（線３７３４で示す）間の融合の例を示す。幾つかの実施形態では、この種の融合動作を使用して横方向ゲートを実装することができる。

【0165】

[0206] 層トポロジのこれらの例は例示的なものである。図示の例に限定されず、様々な層トポロジを生成できることが理解されるべきである。更に、複数のもつれ構造の生成は、任意の特定のもつれ構造の層トポロジに関係なく、インターリービング技術を使用して実行することができる。

【0166】

４．量子コンピューティング動作の実施
[0207] 上記のようにして生成されたもつれ構造を用いた量子計算演算は、様々な技術を用いて実施することができる。１つの手法は、実行される計算に基づいてリソース状態（したがって、もつれジオメトリ）を修正することである。例えば、２Ｄ層内の異なる位置のリソース状態は、異なるもつれジオメトリで生成され得る。幾つかの実施形態では、ＲＳＧ回路は、異なるもつれジオメトリを有するリソース状態を生成できるようにするべく動的に再構成可能であり得る。

【0167】

[0208] 別の手法は、リソース状態が融合されるときに融合動作を変更することを含む。例えば、図１４Ｅに関連して前述したような再構成可能融合回路を使用して、可変位相シフト（例えば、上記の節１．３で説明したように）を有するＭＺＩ回路を、融合前に異なる量子ビット（又は個々のモード）に選択的に適用することができ、それによって異なる量子論理演算を実施することができる。様々な実施形態では、これらの手法を組み合わせることができる。

【0168】

５．量子コンピュータシステムの例
[0209] 図３８は、幾つかの実施形態に係るＭＢＱＣ又はＦＢＱＣを実装することができる量子コンピュータシステム３８００のためのシステムアーキテクチャの一例を示す。フォトニック物理量子ビットを使用して、量子コンピュータシステム３８００の幾つかの実施形態は、ＭＢＱＣ用の論理量子ビットを表わすために使用することができるフォールトトレラントなクラスタ状態を生成することができ、量子コンピュータシステム３８００の他の実施形態は、フォールトトレラントＦＢＱＣのためのもつれ構造を反映する測定データを生成することができる。システム３８００は、リソース状態生成器３８０２と、遅延回路３８０４と、スイッチ回路３８０６と、検出器３８０８と、古典的処理ユニット３８１０とを含む。

【0169】

[0210] リソース状態生成器３８０２は、前述のリソース状態生成器回路の単一のインスタンス又は複数のインスタンスを含むことができる。ＲＳＧ回路は、データ入力を必要とせずに自律的に動作することができ、各ＲＳＧ回路は、クロックサイクル（これは、例えば、約１ｎｓ以上とすることができる）ごとに１つのリソース状態を生成することができる。前述したリソース状態のいずれか又は他のリソース状態を生成することができる。リソース状態は、例えば、クロックサイクルあたりｎ＊Ｎ個の光子の速度で、光ファイバ（又は他の導波路）３８２０上に出力することができ、ｎは各リソース状態の量子ビット数であり、ＮはＲＳＧ回路のインスタンス数である。また、リソース状態生成器ユニット３８０２は、古典的データ出力（例えば、リソース状態生成プロセスの様々な要素の成功又は失敗を示す）をデータ経路３８２２を介して古典的処理ユニット３８１０に送信することができる。幾つかの実施形態では、リソース状態生成器ユニット３８０２を極低温（例えば、４Ｋ）に維持することができる。遅延回路３８０４は、光ファイバ、他の導波路、光メモリ、又は特定の量子ビットに対応する光子を適切な遅延時間、例えば前述の１クロックサイクル、Ｌクロックサイクル、及びＬ^２クロックサイクルの遅延時間だけ遅延させるための他の構成要素を含むことができる。前述したように、幾つかの実施形態では、論理量子ビットのラスタライズ化生成を実施するために、各持続時間のただ１つの遅延線が必要とされる。遅延回路３８０４は、極低温で動作する必要はない。遅延回路３８０４を出る光子は、光ファイバ、オンチップ導波路、又は任意の他のタイプの導波路であり得る導波路３８２４を介してスイッチ回路３８０６に送達され得る。

【0170】

[0211] スイッチ回路３８０６は、量子ビットに対してモード結合、モードスワップ、及び位相シフト動作を実行するためのアクティブスイッチ及び導波路を含むことができる。様々な実施形態において、スイッチ回路３８０６は、融合動作（例えば、図９Ａに関連して前述したＩＩ型融合動作）に関連するモード結合動作、及び／又は個々の量子ビットの測定に関連する基底選択動作を実行することができる。幾つかの実施形態では、スイッチ回路３８０６は、古典的処理ユニット３８１０からの制御信号に応答して動的に再構成可能であり、量子コンピュータ３８００は、スイッチ回路３８０６内のスイッチを再構成することによって異なる計算を実行することができる。幾つかの実施形態では、スイッチ回路３８０６は、上記の例で使用された再構成可能融合回路用の再構成可能スイッチ及びモードカプラの全てを実装することができる。スイッチ回路３８０６は、光ファイバ、オンチップ導波路、又は任意の他のタイプの導波路であり得る導波路３８２８を介して検出器３８０８に出力光子を送達する。

【0171】

[0212] 検出器３８０８は、導波路内の光子を検出することができるフォトニック検出器を含むことができる。各フォトニック検出器は、１つの導波路に結合され、光子が検出されたかどうかを示す出力（古典的）信号を生成する。幾つかの実施形態では、フォトニック検出器の一部又は全部は光子を計数することができ、各フォトニック検出器からの出力信号は、そのフォトニック検出器によって検出された光子の数を含むことができる。幾つかの実施形態では、検出器３８０８は極低温で動作することができる。検出器３８０８は、光子の数を示す古典的な出力信号（又は光子が検出されたかどうかを示すバイナリ信号）を、信号経路３８３０を介して古典的処理ユニット３８１０に与えることができる。

【0172】

[0213] 古典的処理ユニット３８１０は、古典的なデジタル論理信号を使用して、リソース状態生成器３８０２、スイッチ回路３８０６、及び検出器３８０８と通信することができる古典的なコンピュータシステムとすることができる。幾つかの実施形態では、古典的処理ユニット３８１０は、実行される特定の量子計算（又はプログラム）に基づいてスイッチ回路３８０６の適切な設定を決定することができる。古典的処理ユニット３８１０は、リソース状態生成器３８０２及び検出器３８０８からフィードバック信号（例えば、測定結果）を受信することができ、フィードバック信号に基づいて計算の結果を決定することができる。幾つかの実施形態では、古典的処理ユニット３８１０は、フィードバック信号を使用して、スイッチ回路３８０６に送信される後続の制御信号を修正することができる。古典的処理ユニット３８１０の動作は、誤り訂正アルゴリズム及び他の技術を組み込むことができる。

【0173】

[0214] 図３８のシステム３８００は例示的なものであり、変形及び修正が可能である。別々に示されているブロックを組み合わせることができ、又は単一のブロックを複数の別個の構成要素を使用して実装することができる。リソース状態生成器３８０２、遅延回路３８０４、スイッチ回路３８０６、及び検出器３８０８は、もつれ構造を生成するための前述の回路を実装することができる。例えば、遅延回路３８０４は、前述したオフセット再構成可能融合回路の遅延線部分の全てを実装することができ、スイッチ回路３８０６は、再構成可能融合に関連する再構成可能スイッチ及びモードカプラを実装することができ、検出器３８０８は、融合動作に関連する破壊測定を実装することができる。幾つかの実施形態では、もつれ構造を生成することは、ＭＢＱＣを実装するために個々の量子ビットの測定を行なうことができるＬＥＳを生成することを含むことができる。他の実施形態では、もつれ構造を生成することは、古典的処理ユニット３８１０に提供される融合動作で得られた測定結果を用いて、リソース状態の量子ビット（例えば、上記のように）に対して融合動作を実行することを含むことができ、それによってＦＢＱＣを実装することができる。

【0174】

[0215] システム３８００は、本明細書に記載のラスタライゼーション及び／又はインターリービング技術を組み込んで、１つ以上の論理量子ビット又は他のクラスタ状態又は他のもつれ構造を生成することができる量子コンピュータシステムの一例にすぎず、本開示にアクセスできる当業者であれば分かるように、多くの異なるシステムを実装できる。

【0175】

６．更なる実施形態
[0216] 本明細書に記載の実施形態は、例えば（論理量子ビットを形成及び動作するために使用することができる）フォールトトレラントクラスタ状態として、又は大きなもつれ構造が望ましい場合がある任意の他の動作で使用することができるもつれ構造を生成するためのシステム及び方法の例を提供する。もつれ構造のサイズ及びもつれ幾何学的形状は、特定の使用事例に応じて変えることができる。例えば、上記の説明は、（もつれ空間内の）二次元である層からのもつれ構造の例を使用しているが、層はより多くの寸法を有することができる。更に、前述の実施形態は、特定の材料及び構造（例えば、光ファイバ）への言及を含むが、光子を生成、伝播、及び動作することができる他の材料及び構造を置き換えることができる。

【0176】

[0217] 本明細書中で使用される全ての数値が例示を目的とするものであって変更されてもよいことが理解されるべきである。場合によっては、スケールの感覚を与えるために範囲が定められるが、開示された範囲外の数値は排除されない。

【0177】

[0218] 本明細書中の全ての図は概略図として意図されることも理解されるべきである。別段具体的に示されなければ、図面は、そこに示される要素の特定の物理的配置を又は示される全ての要素が必要であることを意味しようとするものではない。本開示にアクセスする当業者は、図面に示される或いはさもなければこの開示で記載される要素を修正又は省略することができるとともに、図示されない又は記載されない他の要素を追加できることを理解できる。

【0178】

[0219] 本開示は、特定の実施形態に関連して特許請求の範囲に記載される発明の説明を与える。本開示にアクセスする当業者は、実施形態が特許請求の範囲に記載される発明の範囲を網羅せず、特許請求の範囲に記載される発明の範囲が全ての変形、修正、及び、均等物に及ぶことが分かる。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9A】

【図9B】

【図10A】

【図10B】

【図10C】

【図11A】

【図11B】

【図12A】

【図12B】

【図13】

【図14A】

【図14B】

【図14C】

【図14D】

【図14E】

【図14F】

【図15】

【図16A】

【図16B】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34A】

【図34B】

【図34C】

【図34D】

【図35A】

【図35B】

【図35C】

【図36A】

【図36B】

【図36C】

【図36D】

【図37A】

【図37B】

【図37C】

【図37D】

【図38】