特許 7571995 微細素子の製造方法及び微細素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-15

(45)【発行日】2024-10-23

(54)【発明の名称】微細素子の製造方法及び微細素子

(51)【国際特許分類】

   B81C 1/00 20060101AFI20241016BHJP

【ＦＩ】

B81C1/00

【請求項の数】 4

(21)【出願番号】P 2020132954

(22)【出願日】2020-08-05

(65)【公開番号】P2022029596

(43)【公開日】2022-02-18

【審査請求日】2023-08-03

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「多層エレクトレット集積型ＣＭＯＳ－ＭＥＭＳ振動発電素子の創製」委託研究、産業技術力強化法第１７条の適用を受ける特許出願、令和２年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業「極性分子配向薄膜を備えた新規振動発電器の創生」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(73)【特許権者】

【識別番号】593006630

【氏名又は名称】学校法人立命館

(74)【代理人】

【識別番号】100154014

【弁理士】

【氏名又は名称】正木 裕士

(74)【代理人】

【識別番号】100154520

【弁理士】

【氏名又は名称】三上 祐子

(73)【特許権者】

【識別番号】504145364

【氏名又は名称】国立大学法人群馬大学

(74)【代理人】

【識別番号】100154014

【弁理士】

【氏名又は名称】正木 裕士

(74)【代理人】

【識別番号】100154520

【弁理士】

【氏名又は名称】三上 祐子

(72)【発明者】

【氏名】山根 大輔

(72)【発明者】

【氏名】田中 有弥

【審査官】石田 宏之

(56)【参考文献】

【文献】特許第７３４１４６３（ＪＰ，Ｂ２）

【文献】特許第７２９７２８０（ＪＰ，Ｂ２）

【文献】特開２０１１－０３６０８９（ＪＰ，Ａ）

【文献】特許第５３９６７６１（ＪＰ，Ｂ２）

【文献】特許第３３６３３５９（ＪＰ，Ｂ２）

【文献】特開２０１７－０９９２０８（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０１７４２８１（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０２２９０９６８（ＣＮ，Ａ）

【文献】Yuna Tanaka，Self-Assembled Electret for Vibration-Based Power Generator，SCIENTIFIC REPORTS，(2020) 10:6648，2020年04月20日，1-8，https://www.nature.com/articles/s41598-020-63484-9.pdf

【文献】エネルギーヘーベスティングデバイスの検討（２），第61回応用物理学会春季学術講演会 講演予稿集，2014年

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｂ８１Ｃ １／００

(57)【特許請求の範囲】

【請求項1】

容量素子、抵抗素子やメモリセルなどを基板上に形成する半導体集積回路上に、固定電極と前記固定電極と間隔を隔てて揺動可能に支持された、微細孔を有する可動電極とで構成されたＭＥＭＳ構造体を形成する微細素子の製造方法であって、
帯電処理不要で、真空蒸着可能な自己組織化エレクトレットを、前記微細孔を通過させて前記ＭＥＭＳ構造体内に蒸着させるようにした微細素子の製造方法。

【請求項2】

第１犠牲層が形成された第１層を形成する第１工程と、
前記第１層の上に第２犠牲層が形成された複数の層を積層する第２工程と、
前記第１犠牲層及び第２犠牲層を選択的にエッチングして除去することで、前記第１層では前記固定電極を形成し、前記第１層の上に形成された前記複数の層では微細孔を有する前記可動電極を形成する第３工程と、
前記自己組織化エレクトレットを、前記微細孔を通過させて前記ＭＥＭＳ構造体内に蒸着させる第４工程と、を含んでなる請求項１に記載の微細素子の製造方法。

【請求項3】

前記半導体集積回路上に密着層を形成し、引き続きシード層を形成する第５工程と、
前記シード層上に開口を有するマスクパターンの犠牲層を形成する第６工程と、をさらに含み、
前記第１工程では、前記第６工程の前記開口に露出する前記シード層を成長させて厚みを厚くすることで前記第１層を形成し、
前記第２工程では、前記第２犠牲層のみで形成された第２層を形成し、そして、その第２層の上に前記第５工程及び前記第６工程を実施することで前記第２犠牲層が形成された第３層を積層し、
前記第３工程では、前記第１犠牲層及び第２犠牲層を選択的にエッチングして除去することで、前記第１層では前記固定電極を形成し、前記第１層の上に形成された前記第２層及び前記第３層では微細孔を有する前記可動電極を形成する請求項２に記載の微細素子の製造方法。

【請求項4】

前記第２工程では、前記第３層の上に、前記第５工程及び前記第６工程を繰り返し実施することで前記第２犠牲層が形成された複数の層が形成されるようになっている請求項３に記載の微細素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、微細素子の製造方法及び微細素子に関する。

【背景技術】

【0002】

近年、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術を用いて作製されたものとして、半導体集積回路（ＬＳＩ）とＭＥＭＳ構造体が一つのチップ上に形成された集積化ＭＥＭＳ素子が知られている（例えば、特許文献１参照）。

【0003】

ところで、このような集積化ＭＥＭＳ素子に、半永久的に電荷を保持する誘電体であるエレクトレットを形成するようにすれば、センサ感度向上や低消費電力化、発電機能付与等、集積化ＭＥＭＳ素子の性能が向上することとなる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００８－１４０８６７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、エレクトレットを形成するにあたっては、高温・高電圧印加等の帯電処理が必要であることから、集積化ＭＥＭＳ素子にエレクトレットを形成すると、半導体集積回路（ＬＳＩ）やＭＥＭＳ構造体を破壊する可能性があるという問題があった。そのため、集積化ＭＥＭＳ素子にエレクトレットを形成することができないという問題があった。

【0006】

そこで、本発明は、上記問題に鑑み、集積化ＭＥＭＳ素子にエレクトレットを形成することができる微細素子の製造方法及び微細素子を提供することを目的としている。

【課題を解決するための手段】

【0007】

上記本発明の目的は、以下の手段によって達成される。なお、括弧内は、後述する実施形態の参照符号を付したものであるが、本発明はこれに限定されるものではない。

【0008】

請求項１に係る微細素子の製造方法は、容量素子、抵抗素子やメモリセルなどを基板（２）上に形成する半導体集積回路（３）上に、固定電極（固定電極部４０）と前記固定電極（固定電極部４０）と間隔を隔てて揺動可能に支持された、微細孔（４ａ）を有する可動電極（可動電極部４１）とで構成されたＭＥＭＳ構造体（４）を形成する微細素子の製造方法であって、
帯電処理不要で、真空蒸着可能な自己組織化エレクトレット（１１）を、前記微細孔（４ａ）を通過させて前記ＭＥＭＳ構造体（４）内に蒸着させるようにしたことを特徴としている。

【0009】

請求項２に係る微細素子の製造方法は、上記請求項１に記載の微細素子の製造方法において、第１犠牲層（Ｇ）が形成された第１層（第１層配線Ｍ１）を形成する第１工程と、
前記第１層（第１層配線Ｍ１）の上に第２犠牲層（Ｇ）が形成された複数の層（第２層配線Ｍ２～第７層配線Ｍ７）を積層する第２工程と、
前記第１犠牲層及び第２犠牲層を選択的にエッチングして除去することで、前記第１層では前記固定電極（固定電極部４０）を形成し、前記第１層の上に形成された前記複数の層では微細孔（４ａ）を有する前記可動電極（可動電極部４１）を形成する第３工程と、
前記自己組織化エレクトレット（１１）を、前記微細孔（４ａ）を通過させて前記ＭＥＭＳ構造体（４）内に蒸着させる第４工程と、を含んでなることを特徴としている。

【0010】

請求項３に係る微細素子の製造方法は、上記請求項２に記載の微細素子の製造方法において、前記半導体集積回路（３）上に密着層（Ｔｉ層４０ａ）を形成し、引き続きシード層（Ａｕ層４０ｂ）を形成する第５工程と、
前記シード層（Ａｕ層４０ｂ）上に開口を有するマスクパターン（Ｐ）の犠牲層（Ｇ）を形成する第６工程と、をさらに含み、
前記第１工程では、前記第６工程の前記開口に露出する前記シード層（Ａｕ層４０ｂ）を成長させて厚みを厚くすることで前記第１層（第１層配線Ｍ１）を形成し、
前記第２工程では、前記第２犠牲層（Ｇ）のみで形成された第２層（第２層配線Ｍ２）を形成し、そして、その第２層（第２層配線Ｍ２）の上に前記第５工程及び前記第６工程を実施することで前記第２犠牲層（Ｇ）が形成された第３層（第３層配線Ｍ３）を積層し、
前記第３工程では、前記第１犠牲層及び第２犠牲層を選択的にエッチングして除去することで、前記第１層（第１層配線Ｍ１）では前記固定電極（固定電極部４０）を形成し、前記第１層（第１層配線Ｍ１）の上に形成された前記第２層（第２層配線Ｍ２）及び前記第３層（第３層配線Ｍ３）では微細孔（４ａ）を有する前記可動電極（可動電極部４１）を形成することを特徴としている。
請求項４に係る微細素子の製造方法は、上記請求項３に記載の微細素子の製造方法において、前記第２工程では、前記第３層（第３層配線Ｍ３）の上に、前記第５工程及び前記第６工程を繰り返し実施することで前記第２犠牲層（Ｇ）が形成された複数の層（第４層配線Ｍ４～第７層配線Ｍ７）が形成されるようになっていることを特徴としている。

【発明の効果】

【0011】

次に、本発明の効果について、図面の参照符号を付して説明する。なお、括弧内は、後述する実施形態の参照符号を付したものであるが、本発明はこれに限定されるものではない。

【0012】

請求項１に係る発明によれば、自己組織化エレクトレット（１１）を、可動電極（可動電極部４１）の微細孔（４ａ）を通過させて、真空蒸着によって、ＭＥＭＳ構造体（４）内に蒸着させているから、半導体集積回路（３）や、ＭＥＭＳ構造体（４）を破壊してしまう事態を防止することができる。これにより、集積化ＭＥＭＳ素子にエレクトレットを形成することができる。さらに、エレクトレットの機能が低下してしまう事態を防止することができる。

【0013】

本発明に係る微細素子の製造方法において、請求項２～４に示す製造方法が好適である。

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態に係る微細素子を示す斜視図である。

【図2】（ａ）～（ｃ）は、同実施形態に係る基板上に形成された半導体集積回路上に、ＭＥＭＳ構造体を形成する工程を示す一部縦断面図である。

【図3】（ａ）～（ｂ）は、図２に示す同実施形態に係る基板上に形成された半導体集積回路上に、ＭＥＭＳ構造体を形成する工程の続きを示す一部縦断面図、（ｃ）は、ＭＥＭＳ構造体にエレクトレットを形成する工程を示す一部縦断面図である。

【発明を実施するための形態】

【0015】

以下、本発明に係る微細素子の製造方法及び微細素子を、図面を参照して具体的に説明する。なお、以下の説明において、上下左右の方向を示す場合は、図示正面から見た場合の上下左右をいうものとする。

【0016】

図１に示すように、本実施形態に係る微細素子１は、集積化ＭＥＭＳ素子１０に自己組織化エレクトレット１１が形成されているものである。より詳しく説明すると、集積化ＭＥＭＳ素子１０は、基板２と、半導体集積回路３と、ＭＥＭＳ構造体４と、で主に構成されている。基板２は、図１に示すように矩形状に形成され、例えばシリコン基板などにて形成されている。

【0017】

一方、半導体集積回路３は、図１に示すように、基板２上に形成されており、容量素子、抵抗素子やメモリセルなど、種々の素子を有しているものである。

【0018】

ＭＥＭＳ構造体４は、図１に示すように、半導体集積回路３上に形成されており、半導体製造技術による微細加工を施して形成された微小構造である。このＭＥＭＳ構造体４は、例えば圧力センサ、加速度センサ、ジャイロスコープ、光スキャナ、デジタルミラーデバイス、光変調器等の機械的要素を構成することができる。より詳しく説明すると、ＭＥＭＳ構造体４は、図１に示すように、半導体集積回路３上に固定されている固定電極部４０と、固定電極部４０と間隔を隔てて設けられた可動電極部４１とで構成されており、可動電極部４１は、図示はしないが、従来周知の通り、揺動可能に支持部によって支持されている。

【0019】

かくして、上記のように構成される集積化ＭＥＭＳ素子１０が一般的に知られている。

【0020】

ところで、このような集積化ＭＥＭＳ素子１０に、半永久的に電荷を保持する誘電体であるエレクトレットを形成しようとすると、高温・高電圧印加等の帯電処理が必要である。そのため、集積化ＭＥＭＳ素子１０にエレクトレットを形成しようとすると、半導体集積回路３や、ＭＥＭＳ構造体４を破壊してしまう可能性があるという問題があった。それゆえ、集積化ＭＥＭＳ素子１０にエレクトレットを形成することができないという問題があった。

【0021】

そこで、本実施形態においては、上記のような集積化ＭＥＭＳ素子１０に、自己組織化エレクトレット１１を用いて、エレクトレットを形成するようにしている。すなわち、この自己組織化エレクトレット１１は、本発明者の一人である田中有弥が発明したもので、帯電処理不要なものであり、真空蒸着可能なものである。なお、この自己組織化エレクトレット１１については、詳しくは、国立研究開発法人科学技術振興機構と、国立大学法人千葉大学とが令和２年４月２０日に共同で発表した内容に詳しい記載がある（https://www.jst.go.jp/pr/announce/20200420/index.html）。そのため、ここでの詳細な説明は省略することとする。

【0022】

以下、上記のような集積化ＭＥＭＳ素子１０に、自己組織化エレクトレット１１を用いて、エレクトレットを形成する方法を詳しく説明する。

【0023】

まず、図２（ａ）に示すように、基板２上に形成された半導体集積回路３上に、例えば、蒸着法により密着層となる薄厚のＴｉ層４０ａを形成し、引き続き、シード層となる薄厚のＡｕ層４０ｂを形成する。

【0024】

次いで、図２（ｂ）に示すように、第１層配線Ｍ１を形成する。より詳しく説明すると、公知のフォトリソグラフィ技術により、各パターンとなる箇所に開口を有するマスクパターンＰの犠牲層Ｇを形成し、電解めっき法により、開口に露出するシード層よりＡｕ層４０ｂの厚みを厚くする（Ａｕ層４０ｂを成長させる）。しかして、このようにして、図２（ｂ）に示すように、第１層配線Ｍ１が形成されることとなる。なお、この犠牲層Ｇは、感光性ポリイミドを塗布して塗布膜を形成し、この塗布膜をフォトリソグラフィ技術によりパターニングすることで、形成したものである。

【0025】

次いで、第１層配線Ｍ１上に、犠牲層Ｇのみの第２層配線Ｍ２を形成した後、上記図２（ａ），（ｂ）の処理を繰り返し、図２（ｃ）に示すように、第２層配線Ｍ２の上に、第３層配線Ｍ３，第４層配線Ｍ４を形成する。そしてさらに、第４層配線Ｍ４上に、上記図２（ａ），（ｂ）の処理を繰り返し、図３（ａ）に示すように、第５層配線Ｍ５，第６層配線Ｍ６，第７層配線Ｍ７を形成する。

【0026】

ところで、第２層配線Ｍ２～第７層配線Ｍ７を形成するにあたっては、図１に示すような微細孔４ａであるリリースホールが形成されるように、図３（ａ）に示すように、形成されている。なお、第７層配線Ｍ７を形成するにあたっては、犠牲層Ｇは形成されない。

【0027】

次いで、図３（ｂ）に示すように、犠牲層Ｇを除去する。これにより、第１層配線Ｍ１が固定電極部４０となり、第２層配線Ｍ２～第７層配線Ｍ７が可動電極部４１となるＭＥＭＳ構造体４が、半導体集積回路３上に形成されることとなる。しかして、このようにして、集積化ＭＥＭＳ素子１０が形成されることとなる。なお、犠牲層Ｇを除去するにあたっては、例えば、酸素ガスを用いたドライエッチングプロセスにより、有機材料を選択的にエッチングすることで除去するようにすれば良い。

【0028】

次いで、図３（ｃ）に示すように、真空蒸着による低温プロセス（室温程度）によって、ＭＥＭＳ構造体４の上面に自己組織化エレクトレット１１を配置する。そしてさらに、可動電極部４１には、微細孔４ａが形成されているから、この微細孔４ａに、自己組織化エレクトレット１１を通過させるようにすれば、ＭＥＭＳ構造体４内に、自己組織化エレクトレット１１が配置されることとなる。

【0029】

かくして、このようにして、集積化ＭＥＭＳ素子１０に、自己組織化エレクトレット１１を用いて、エレクトレットを形成することができることとなる。

【0030】

しかして、以上説明した本実施形態によれば、自己組織化エレクトレット１１を真空蒸着による低温プロセス（室温程度）のみによって、ＭＥＭＳ構造体４に自己組織化エレクトレット１１を配置するようにしているから、半導体集積回路３や、ＭＥＭＳ構造体４を破壊してしまう事態を防止することができ、もって、集積化ＭＥＭＳ素子１０にエレクトレットを形成することができる。これにより、エレクトレットの自己バイアス効果により集積化ＭＥＭＳ素子１０の性能が向上することとなる。例えば、物理・化学センサの感度向上、静電アクチュエータの低消費電力化が実現可能となる。また、集積化ＭＥＭＳ素子１０に新しい機能を付加することもできる。例えば、エナジーハーベスティング機能として、集積化ＭＥＭＳ素子による環境振動発電が実現可能となる。

【0031】

なお、本実施形態において示した形状等はあくまで一例であり、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、本実施形態においては、犠牲層Ｇを除去した後、自己組織化エレクトレット１１を真空蒸着による低温プロセス（室温程度）によって、ＭＥＭＳ構造体４に自己組織化エレクトレット１１を配置するようにしたが、それに限らず、自己組織化エレクトレット１１を真空蒸着による低温プロセス（室温程度）によって、ＭＥＭＳ構造体４に自己組織化エレクトレット１１を配置するようにした後、犠牲層Ｇを除去するようにしても良い。しかしながら、このような方法では、犠牲層Ｇを除去した際、エレクトレットの機能を低下させてしまう危険性がある。そのため、本実施形態のように、犠牲層Ｇを除去した後、真空蒸着による低温プロセス（室温程度）によって、ＭＥＭＳ構造体４の上面に自己組織化エレクトレット１１を配置するようにすれば、エレクトレットの機能が低下してしまう事態を防止することができる。

【0032】

また、本実施形態においては、エレクトレットを形成するにあたって、自己組織化エレクトレット１１を用いて形成するようにしたが、それに限らず、帯電処理不要なもので、真空蒸着可能なものであれば、どのようなエレクトレットを用いても良い。

【符号の説明】

【0033】

１ 微細素子
２ 基板
３ 半導体集積回路
４ ＭＥＭＳ構造体
４ａ 微細孔
１０ 集積化ＭＥＭＳ素子
１１ 自己組織化エレクトレット（エレクトレット）
Ｇ 犠牲層

【図1】

【図2】

【図3】