特許 7572131 完全に整列したビアを有する相互接続構造および製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-15

(45)【発行日】2024-10-23

(54)【発明の名称】完全に整列したビアを有する相互接続構造および製造方法

(51)【国際特許分類】

   H01L 21/768 20060101AFI20241016BHJP

【ＦＩ】

H01L21/90 A

【請求項の数】 20

(21)【出願番号】P 2022508778

(86)(22)【出願日】2020-08-06

(65)【公表番号】

(43)【公表日】2022-10-17

(86)【国際出願番号】 IB2020057435

(87)【国際公開番号】W WO2021033063

(87)【国際公開日】2021-02-25

【審査請求日】2023-01-20

(31)【優先権主張番号】16/542,532

(32)【優先日】2019-08-16

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】パーク、チャンロ

(72)【発明者】

【氏名】ランツィッロ、ニコラス、アントニー

(72)【発明者】

【氏名】ペニー、クリストファー

(72)【発明者】

【氏名】クレベンガー、ローレンス

(72)【発明者】

【氏名】プラナターシ ハラン、バラスブラマニアン

【審査官】早川 朋一

(56)【参考文献】

【文献】米国特許出願公開第２０１２／００８６１２８（ＵＳ，Ａ１）

【文献】特開２００２－０８３８６８（ＪＰ，Ａ）

【文献】特表２００２－５３０８５０（ＪＰ，Ａ）

【文献】特開２００４－２９６７４３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２０５－２１／３２１５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２

Ｈ０１Ｌ ２３／５２２－２３／５３２

(57)【特許請求の範囲】

【請求項1】

相互接続構造を製造する方法であって、
基板の上部表面を第１の方向に沿って延びる第１の導電条片を形成することと、
前記第１の導電条片の第１の部分を凹ませることと、
前記第１の部分を凹ませた後、前記第１の導電条片を覆うために前記基板の上に層間絶縁膜（ＩＬＤ）材料を堆積させ、かつ、前記第１の導電条片の上部表面を露出させるために前記ＩＬＤ材料を除去またはエッチングすることと、
前記ＩＬＤ材料の上部表面に第２の導電条片を形成することであって、前記第２の導電条片が前記第１の方向とは異なる第２の方向に沿って、前記第１の導電条片を横切って延びるように、前記第２の導電条片を形成することと、
前記第２の導電条片を挟んで向かい合う側に配置された前記第１の導電条片の露出した第２の部分を凹まし、その一方で、完全に整列したビア（ＦＡＶ）を前記第１の導電条片と前記第２の導電条片の間に形成するために、前記第２の導電条片によって覆われた前記第１の導電条片の覆われた部分を維持することと
を含み、前記第１の部分は、前記基板からの第１の高さを有し、前記第２の部分は、前記基板から前記ＦＡＶの下端までの第２の高さを有し、前記第１の高さは、前記第２の高さより大きい、方法。

【請求項2】

前記ＦＡＶが、前記第１の導電条片の上部表面と直接接触する第１の端部、および前記第２の導電条片の下部部分と直接接触する反対側の第２の端部を含む、請求項１に記載の方法。

【請求項3】

前記ＦＡＶが前記第１の導電条片および前記第２の導電条片と完全に整列するよう、前記ＦＡＶの第１の対向する両面および第２の対向する両面がそれぞれ前記第１の導電条片の対向する両面および前記第２の導電条片の対向する両面と共面である、請求項１または２のいずれかに記載の方法。

【請求項4】

前記第１の導電条片および第２の導電条片が、銅、タングステン、コバルト、ロジウム、白金、モリブデンおよびそれらの組合せからなるグループから選択される金属材料を含む、請求項１ないし３のいずれかに記載の方法。

【請求項5】

前記第１の導電条片の前記第２の部分を凹ませた後、前記第２の導電条片が前記ＦＡＶの前記第２の端部から前記第２の導電条片の上部表面まで延びる第３の高さを有し、前記第１の導電条片が前記基板から前記ＦＡＶの前記第１の端部まで延びる前記第２の高さを有し、前記第２の高さが前記第３の高さ未満である、請求項２に記載の方法。

【請求項6】

前記第１の導電条片を形成することが、前記基板の前記上部表面を前記第１の方向に沿って延びる複数の第１の層の導電条片を形成することを含み、
前記基板の上に前記層間絶縁膜（ＩＬＤ）材料を堆積させることが、前記第１の層の導電条片を覆うために前記ＩＬＤ材料を堆積させ、かつ、前記第１の層の導電条片の前記上部表面を露出させるために前記ＩＬＤを除去またはエッチングすることを含み、
前記第２の導電条片を形成することが、前記ＩＬＤの前記上部表面に複数の第２の層の導電条片を形成することであって、前記第２の層の導電条片が前記第１の方向とは異なる前記第２の方向に沿って、前記第１の層の導電条片を横切って延びるように、前記複数の第２の層の導電条片を形成することを含み、
前記第１の導電条片の露出した前記第２の部分を凹ますことが、前記第２の層の導電条片の各々を挟んで向かい合う側に配置された前記第１の層の導電条片の露出した第２の部分を凹まし、その一方で、複数の完全に整列したビア（ＦＡＶ）を前記第１の層の導電条片と前記第２の層の導電条片の間に形成するために、前記第２の層の導電条片によって覆われた前記第１の層の導電条片の前記覆われた部分を維持することを含む、
請求項１ないし５のいずれかに記載の方法。

【請求項7】

前記複数のＦＡＶの個々のＦＡＶが、それぞれの第１の層の導電条片の上部表面と直接接触する第１の端部、およびそれぞれの第２の層の導電条片の下部部分と直接接触する反対側の第２の端部を含む、請求項６に記載の方法。

【請求項8】

前記ＦＡＶが前記それぞれの第１の層の導電条片および前記それぞれの第２の層の導電条片と完全に整列するよう、前記ＦＡＶの第１の対向する両面および第２の対向する両面がそれぞれ前記それぞれの第１の層の導電条片の対向する両面および前記それぞれの第２の層の導電条片の対向する両面と共面である、請求項７に記載の方法。

【請求項9】

前記第１の層の導電条片および前記第２の層の導電条片が、銅、タングステン、コバルト、ロジウム、白金、モリブデンまたはそれらの組合せからなるグループから選択される金属材料を含む、請求項６ないし８のいずれかに記載の方法。

【請求項10】

前記第１の層の導電条片の前記第２の部分を凹ませた後、前記第２の層の導電条片が前記ＦＡＶの前記第２の端部から前記それぞれの第２の層の導電条片の上部表面まで延びる第３の高さを有し、前記第１の層の導電条片が前記基板から前記それぞれのＦＡＶの前記第１の端部まで延びる前記第２の高さを有し、前記第２の高さが前記第３の高さ未満である、請求項７に記載の方法。

【請求項11】

相互接続構造であって、
基板上の層間絶縁膜（ＩＬＤ）であって、第１の方向に沿って前記ＩＬＤを貫通して延びる空洞を有するＩＬＤと、
前記基板の上および前記空洞内に形成される第１の導電条片であって、前記第１の導電条片は、前記第１の方向に沿って、前記基板の上部表面を横切って延び、かつ、第１の上部表面を有する凹まされた第１の部分と、前記第１の部分とは異なる、第２の上部表面を有する凹まされた第２の部分とを含む、前記第１の導電条片と、
前記ＩＬＤの上部表面の第２の導電条片であって、前記第１の方向とは異なる第２の方向に沿って延び、前記第１の導電条片の前記第２の部分は、前記第２の導電条片を挟んで向かい合う側に配置される、第２の導電条片と、
前記第１の導電条片と前記第２の導電条片の間を延びる、完全に整列したビア（ＦＡＶ）であって、前記ＦＡＶが前記第１の導電条片および前記第２の導電条片と完全に整列するよう、前記ＦＡＶの第１の対向する両面および第２の対向する両面がそれぞれ前記第１の導電条片の対向する両面および前記第２の導電条片の対向する両面と共面である、完全に整列したビア（ＦＡＶ）と
を備え、前記基板から前記第１の上部表面まで延びる第１の高さは、前記基板から前記第２の上部表面まで延びる第２の高さより大きい、相互接続構造。

【請求項12】

前記ＦＡＶが、前記第１の導電条片の上部表面と直接接触する第１の端部、および前記第２の導電条片の下部部分と直接接触する反対側の第２の端部を含む、請求項１１に記載の相互接続構造。

【請求項13】

前記第１の導電条片および第２の導電条片が、銅、タングステン、コバルト、ロジウム、白金、モリブデンおよびそれらの組合せからなるグループから選択される金属材料を含む、請求項１１または１２に記載の相互接続構造。

【請求項14】

前記第２の導電条片が前記ＦＡＶの前記第２の端部から前記第２の導電条片の上部表面まで延びる第３の高さを有し、前記第１の導電条片が前記基板から前記ＦＡＶの前記第１の端部まで延びる前記第２の高さを有し、前記第２の高さが前記第３の高さ未満である、請求項１２に記載の相互接続構造。

【請求項15】

前記ＩＬＤが、第１の方向に沿って貫通して延びる複数の空洞と、
複数の第１の層の導電条片であって、個々の第１の層の導電条片が前記基板の上および前記複数の空洞のそれぞれの空洞内に形成され、前記複数の第１の層の導電条片が前記第１の方向に沿って、前記基板の上部表面を横切って延びる、複数の第１の層の導電条片と、
前記ＩＬＤの上部表面の複数の第２の層の導電条片であって、前記第２の層の導電条片が前記第１の方向とは異なる第２の方向に沿って延びる、複数の第２の層の導電条片と、
複数の完全に整列したビア（ＦＡＶ）であって、個々のＦＡＶがそれぞれの第１の層の導電条片とそれぞれの第２の層の導電条片の間を延び、前記複数のＦＡＶの個々のＦＡＶが前記第１の層の導電条片および前記第２の層の導電条片と完全に整列するよう、前記複数のＦＡＶのうちの所与のＦＡＶの第１の対向する両面および第２の対向する両面がそれぞれ前記それぞれの第１の層の導電条片の対向する両面および前記それぞれの第２の層の導電条片の対向する両面と共面である、複数の完全に整列したビア（ＦＡＶ）と
を備える、請求項１１ないし１４のいずれかに記載の相互接続構造。

【請求項16】

個々の前記ＦＡＶが、前記それぞれの第１の層の導電条片の上部表面と直接接触する第１の端部、および前記それぞれの第２の層の導電条片の下部部分と直接接触する反対側の第２の端部を含む、請求項１５に記載の相互接続構造。

【請求項17】

前記複数の第１の層の導電条片および第２の層の導電条片が、銅、タングステン、コバルト、ロジウム、白金およびそれらの組合せからなるグループから選択される金属材料を含む、請求項１５または１６に記載の相互接続構造。

【請求項18】

前記複数の第１の層の導電条片のうちの少なくとも１つの第１の層の導電条片が前記基板から前記複数のＦＡＶのうちの第１のＦＡＶの前記第１の端部まで延びる第３の高さを有し、前記複数の第１の層の導電条片のうちの少なくとも１つの第２の第１の層の導電条片が前記基板から前記複数のＦＡＶのうちの第２のＦＡＶの前記第１の端部まで延びる前記第２の高さを有し、前記第２の高さが前記第３の高さとは異なる、請求項１６に記載の相互接続構造。

【請求項19】

相互接続構造であって、
基板上の層間絶縁膜（ＩＬＤ）であって、第１の方向に沿って貫通して延びる複数の空洞を有するＩＬＤと、
前記基板上の複数の第１の層の導電条片であって、個々の第１の層の導電条片が前記複数の空洞のそれぞれの空洞内に配置され、前記第１の方向に沿って、前記基板の上部表面を横切って延びる、複数の第１の層の導電条片と、
前記ＩＬＤの上部表面の複数の第２の層の導電条片であって、前記第１の方向とは異なる第２の方向に沿って延びる複数の第２の層の導電条片と、
複数の完全に整列したビア（ＦＡＶ）であって、個々のＦＡＶがそれぞれの第１の層の導電条片とそれぞれの第２の層の導電条片の間を延び、導電条片の前記第１の層が少なくとも１つの凹んだ導電条片を含み、前記少なくとも１つの凹んだ導電条片が、凹んだ第１の部分と、前記第２の層の導電条片の各々を挟んで向かい合う側に配置された、前記第１の部分とは異なる凹んだ第２の部分との間の境界に形成された階段部分を有する、複数の完全に整列したビア（ＦＡＶ）と
を備え、前記基板から前記第１の部分の第１の上部表面まで延びる第１の高さは、前記基板から前記第２の部分の第２の上部表面まで延びる第２の高さより大きい、相互接続構造。

【請求項20】

前記複数のＦＡＶの個々のＦＡＶが前記複数の第１の層の導電条片および前記複数の第２の層の導電条片と完全に整列するよう、前記複数のＦＡＶの個々のＦＡＶの第１の対向する両面および第２の対向する両面がそれぞれ前記それぞれの第１の層の導電条片の対向する両面および前記それぞれの第２の層の導電条片の対向する両面と共面である、請求項１９に記載の相互接続構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、製造方法およびその結果として得られる半導体ベース集積回路（ＩＣ）に関する。より詳細には、本発明は、方法およびその結果として得られる、完全に整列したビアを有するＩＣの相互接続構造に関する。

【背景技術】

【0002】

ＩＣは、通常、例えばＩＣ上のトランジスタなどの半導体デバイスを接続するための金属相互接続構造（すなわち「線」）を使用している。これらの相互接続構造は、典型的には、中に開口を含むように誘電体層がパターン化されるアディティブ・ダマシン・プロセスまたはデュアル・ダマシン・プロセスを使用して形成される。引き続いて導電金属、例えば銅（Ｃｕ）が開口内に堆積され、その後、開口の外側に存在しているあらゆる導電金属が平坦化プロセスによって除去される。

【0003】

簡潔にするために、半導体デバイスおよび集積回路（ＩＣ）製造に関連する従来の技術については、本明細書において詳細に説明されている場合もあれば、詳細に説明されていない場合もあり得る。さらに、本明細書において説明されている様々なタスクおよびプロセス・ステップは、本明細書においては詳細に説明されていない追加ステップまたは機能性を有するより包括的な手順またはプロセスに組み込むことができる。とりわけ、半導体デバイスおよび半導体ベースＩＣの製造における様々なステップはよく知られており、したがって簡潔にする観点から、多くの従来のステップについては、本明細書においてはごく簡単に言及されているか、あるいはよく知られているプロセスの詳細を提供することなくその全体が省略されている。

【0004】

ここで、本発明の態様により明確に関連する技術の概要を振り返ってみると、従来のデュアル・ダマシン製造プロセスによって得られる相互接続構造は、近代の相補型金属酸化膜半導体（ＣＭＯＳ）技術におけるより小さいデバイス輪郭に対する絶えることのない要求のため、低下した性能特性を実現している。例えば線幅スケールのように、ビアを自己整列させる能力が低下している。例えば自己整列したビアの１つまたは複数の面が不整列になって、金属線の上部表面または下部表面あるいはその両方に対して重畳し、そのためにビアと金属線すなわち金属条片の間の接触面積が狭くなることがあり得る。この不整列によって金属線とビアの間の抵抗率が大きくなり、最終的には相互接続構造の性能が低下する。したがって小さい構造輪郭要求を満足し、その一方で小さい線－ビア抵抗を同じく達成する相互接続構造を提供することができる製造方法が依然として必要である。

【0005】

したがって当技術分野には、上で言及した問題に対処する必要が存在している。

【発明の概要】

【0006】

第１の態様によれば、本発明は相互接続構造を製造する方法を提供し、方法は、基板の上部表面を第１の方向に沿って展開する（延びる）第１の導電条片を形成することと、第１の導電条片を覆うために基板の上に層間絶縁膜（ＩＬＤ）材料を堆積させ、かつ、第１の導電条片の上部表面を露出させるためにＩＬＤ材料をエッチングすることと、ＩＬＤ材料の上部表面に第２の導電条片を形成することであって、第２の導電条片が第１の方向とは逆の第２の方向に沿って、第１の導電条片を横切って展開するように、第２の導電条片を形成することと、第２の導電条片の反対側の面に配置された第１の導電条片の露出した部分を凹まし、その一方で、完全に整列したビア（ＦＡＶ）を第１の導電条片と第２の導電条片の間に形成するために、第２の導電条片によって覆われた第１の導電条片の覆われた部分を維持することとを含む。

【0007】

他の態様によれば、本発明は、基板上の層間絶縁膜（ＩＬＤ）であって、第１の方向に沿ってＩＬＤを貫通して展開する空洞を有するＩＬＤと、基板の上および空洞内に形成される第１の導電条片であって、第１の方向に沿って、基板の上部表面を横切って展開する第１の導電条片と、ＩＬＤの上部表面の第２の導電条片であって、第１の方向とは逆の第２の方向に沿って展開する第２の導電条片と、第１の導電条片と第２の導電条片の間を展開する、完全に整列したビア（ＦＡＶ）であって、ＦＡＶが第１の導電条片および第２の導電条片と完全に整列するよう、ＦＡＶのすべての面が第１の導電条片の反対側の面および第２の導電条片の反対側の面と共面である、完全に整列したビア（ＦＡＶ）とを備える相互接続構造を提供する。

【0008】

他の態様によれば、本発明は相互接続構造を形成する方法を提供し、方法は、基板の上部表面を第１の方向に沿って展開する複数の第１の層の導電条片を形成することと、第１の層の導電条片を覆うために基板の上に層間絶縁膜材料を堆積させ、かつ、第１の層の導電条片の上部表面を露出させるためにＩＬＤをエッチングすることと、ＩＬＤの上部表面に複数の第２の層の導電条片を形成することであって、第２の層の導電条片が第１の方向とは逆の第２の方向に沿って、第１の層の導電条片を横切って展開するように、複数の第２の層の導電条片を形成することと、第２の層の導電条片の各々の反対側に配置された第１の層の導電条片の露出した部分を凹まし、その一方で、複数の完全に整列したビア（ＦＡＶ）を第１の層の導電条片と第２の層の導電条片の間に形成するために、第２の層の導電条片によって覆われた第１の層の導電条片の覆われた部分を維持することとを含む。

【0009】

他の態様によれば、本発明は、基板上の層間絶縁膜（ＩＬＤ）であって、第１の方向に沿って貫通して展開する複数の空洞を有するＩＬＤと、複数の第１の層の導電条片であって、個々の第１の層の導電条片が基板の上および複数の空洞のそれぞれの空洞内に形成され、第１の方向に沿って、基板の上部表面を横切って展開する複数の第１の層の導電条片と、ＩＬＤの上部表面の複数の第２の層の導電条片であって、第２の層の導電条片が第１の方向とは逆の第２の方向に沿って展開する、複数の第２の層の導電条片と、複数の完全に整列したビア（ＦＡＶ）であって、個々のＦＡＶがそれぞれの第１の層の導電条片とそれぞれの第２の層の導電条片の間を展開し、複数のＦＡＶの個々のＦＡＶが第１の層の導電条片および第２の層の導電条片と完全に整列するよう、複数のＦＡＶのうちの所与のＦＡＶのすべての面がそれぞれの第１の層の導電条片の反対側の面およびそれぞれの第２の層の導電条片の反対側の面と共面である、複数の完全に整列したビア（ＦＡＶ）とを備える相互接続構造を提供する。

【0010】

他の態様によれば、本発明は、基板上の層間絶縁膜（ＩＬＤ）であって、第１の方向に沿って貫通して展開する複数の空洞を有するＩＬＤと、基板上の複数の第１の層の導電条片であって、個々の第１の層の導電条片が複数の空洞のそれぞれの空洞内に配置され、第１の方向に沿って、基板の上部表面を横切って展開する複数の第１の層の導電条片と、ＩＬＤの上部表面の複数の第２の層の導電条片であって、第１の方向とは逆の第２の方向に沿って展開する複数の第２の層の導電条片と、複数の完全に整列したビア（ＦＡＶ）であって、個々のＦＡＶがそれぞれの第１の層の導電条片とそれぞれの第２の層の導電条片の間を展開し、導電条片の第１の層が少なくとも１つの凹んだ導電条片を含み、少なくとも１つの凹んだ導電条片が、上部表面に形成され、所与のＦＡＶと隣接して少なくとも１つの凹んだ導電条片の上部表面と接触する階段部分を有する、複数の完全に整列したビア（ＦＡＶ）とを備える相互接続構造を提供する。

【0011】

本発明の非限定の実施形態によれば、相互接続構造は、第１の方向に沿って貫通して展開する空洞を有する層間絶縁膜（ＩＬＤ）を含む。第１の導電条片が基板の上および空洞内に形成される。第１の導電条片は、第１の方向に沿って、基板の上部表面を横切って展開する。第２の導電条片がＩＬＤの上部表面に存在し、第１の方向とは逆の第２の方向に沿って展開する。完全に整列したビア（ＦＡＶ）が第１の導電条片と第２の導電条片の間を展開し、ＦＡＶは、ＦＡＶのすべての面が第１の導電条片の反対側の面および第２の導電条片の反対側の面と共面になり、それにより第１の導電条片および第２の導電条片と完全に整列するＦＡＶを提供するように、第１の導電条片と第２の導電条片の間を展開する。

【0012】

本発明の別の非限定の実施形態によれば、相互接続構造を製造する方法は、基板の上部表面を第１の方向に沿って展開する第１の導電条片を形成することと、第１の導電条片を覆うために基板の上に層間絶縁膜（ＩＬＤ）材料を堆積させることとを含む。方法は、第１の導電条片の上部表面を露出させるためにＩＬＤ材料をエッチングすることと、ＩＬＤ材料の上部表面に第２の導電条片を形成することであって、第２の導電条片が第１の方向とは逆の第２の方向に沿って、第１の導電条片を横切って展開するように、第２の導電条片を形成することとをさらに含む。方法は、第２の導電条片の反対側の面に配置された第１の導電条片の露出した部分を凹まし、その一方で、完全に整列したビア（ＦＡＶ）を第１の導電条片と第２の導電条片の間に形成するために、第２の導電条片によって覆われた第１の導電条片の覆われた部分を維持することをさらに含む。

【0013】

本発明のさらに別の非限定の実施形態によれば、相互接続構造を形成する方法は、基板の上部表面を第１の方向に沿って展開する複数の第１の層の導電条片を形成することと、第１の層の導電条片を覆うために基板の上に層間絶縁膜材料を堆積させることとを含む。方法は、第１の層の導電条片の上部表面を露出させるためにＩＬＤをエッチングすることと、ＩＬＤの上部表面に複数の第２の層の導電条片を形成することであって、第２の層の導電条片が第１の方向とは逆の第２の方向に沿って、第１の層の導電条片を横切って展開するように、複数の第２の層の導電条片を形成することとをさらに含む。方法は、第２の層の導電条片の各々の反対側に配置された第１の層の導電条片の露出した部分を凹まし、その一方で、複数の完全に整列したビア（ＦＡＶ）を第１の層の導電条片と第２の層の導電条片の間に形成するために、第２の層の導電条片によって覆われた第１の層の導電条片の覆われた部分を維持することをさらに含む。

【0014】

本発明の別の非限定の実施形態によれば、相互接続構造は、基板上の層間絶縁膜（ＩＬＤ）を備える。ＩＬＤは、第１の方向に沿って基板を貫通して展開する複数の空洞を有する。相互接続構造は、複数の第１の層の導電条片および複数の第２の層の導電条片をさらに含む。個々の第１の層の導電条片は、基板の上および複数の空洞のそれぞれの空洞内に形成される。第１の層の導電条片は、第１の方向に沿って、基板の上部表面を横切って展開する。第２の層の導電条片はＩＬＤの上部表面に形成され、第１の方向とは逆の第２の方向に沿って展開する。相互接続構造は複数の完全に整列したビア（ＦＡＶ）をさらに含む。個々のＦＡＶは、それぞれの第１の層の導電条片とそれぞれの第２の層の導電条片の間を展開する。所与のＦＡＶのすべての面は、複数のＦＡＶの個々のＦＡＶが第１の層の導電条片および第２の層の導電条片と完全に整列するよう、それぞれの第１の層の導電条片の反対側の面およびそれぞれの第２の層の導電条片の反対側の面と共面である。

【0015】

本発明の別の非限定の実施形態によれば、相互接続構造は基板上の層間絶縁膜（ＩＬＤ）を備える。ＩＬＤは、第１の方向に沿って貫通して展開する複数の空洞を有する。複数の第１の層の導電条片が基板の上に形成される。個々の第１の層の導電条片は複数の空洞のそれぞれの空洞内に配置され、第１の方向に沿って、基板の上部表面を横切って展開する。複数の第２の層の導電条片がＩＬＤの上部表面に形成され、第１の方向とは逆の第２の方向に沿って展開する。複数の完全に整列したビア（ＦＡＶ）がそれぞれの第１の層の導電条片とそれぞれの第２の層の導電条片の間を展開する。導電条片の第１の層は少なくとも１つの凹んだ導電条片を含み、少なくとも１つの凹んだ導電条片は、上部表面に形成され、所与のＦＡＶと隣接してその少なくとも１つの凹んだ導電条片の上部表面と接触する階段部分を有する。

【0016】

技術的な追加特徴および利点は本発明の技術を介して実現される。本明細書においては、本発明の実施形態および態様が詳細に説明され、それらは特許請求される主題の一部と見なされる。より深く理解するために、詳細な説明および図面を参照する。

【0017】

本明細書において説明される排他的権利の詳細については、本明細書の結末の特許請求の範囲で明確に指摘され、かつ、明瞭に特許請求されている。本発明の実施形態の以上および他の特徴ならびに利点は、添付の図面に関連してなされる以下の詳細な説明から明らかになる。

【0018】

図１～図９は、本発明の実施形態による相互接続構造を形成するためのプロセス・フローを示したものである。

【0019】

図１０～図２１は、本発明の実施形態による相互接続構造を形成するためのプロセス・フローを示したものである。

【図面の簡単な説明】

【0020】

【図1】本発明の非限定の実施形態による、製造操作の初期設定後の中間相互接続構造を示す図である。

【図2】本発明の非限定の実施形態による、第１のハードマスク層をパターン化した後の相互接続構造を示す図である。

【図3】本発明の非限定の実施形態による、下部金属条片を形成するためにパターンを下部金属層に転写した後の相互接続構造を示す図である。

【図4】本発明の非限定の実施形態による、下部金属条片を取り囲む層間絶縁膜を堆積させた後の相互接続構造を示す図である。

【図5】本発明の非限定の実施形態による、層間絶縁膜の上部表面に上部金属層を堆積させた後の相互接続構造を示す図である。

【図6】本発明の非限定の実施形態による、上部金属層の上部表面に形成された第２のハードマスク層をパターン化した後の相互接続構造を示す図である。

【図7】本発明の非限定の実施形態による、上部金属条片を形成するためにパターンを上部金属層に転写した後の相互接続構造を示す図である。

【図8】本発明の非限定の実施形態による、下部金属条片の露出部分を層間絶縁膜の下の方へ凹ませた後の相互接続構造を示す図である。

【図9】本発明の非限定の実施形態による、下部金属条片と上部金属条片の間に置かれた、完全に整列したビアを有する相互接続構造を示す図である。

【図10】本発明の非限定の実施形態による、製造操作の初期設定後の中間相互接続構造を示す図である。

【図11】本発明の非限定の実施形態による、複数の下部金属条片を形成するために第１のハードマスク層をパターン化し、かつ、パターンを下部金属層に転写した後の相互接続構造を示す図である。

【図12】金属条片のエッチ部分にエッチング・プロセスを実施した後の相互接続構造を示す図である。

【図13】本発明の非限定の実施形態による、第２のハードマスク層の残りの部分を除去した後の相互接続構造を示す図である。

【図14】本発明の非限定の実施形態による、下部金属条片を取り囲む層間絶縁膜を堆積させた後の相互接続構造を示す図である。

【図15】本発明の非限定の実施形態による、層間絶縁膜の上部表面に上部金属層を堆積させた後の相互接続構造を示す図である。

【図16】本発明の非限定の実施形態による、上部金属層の上部表面に堆積した第３のハードマスク層をパターン化した後の相互接続構造を示す図である。

【図17】本発明の非限定の実施形態による、複数の上部金属条片を形成するためにパターンを上部金属層に転写した後の相互接続構造を示す図である。

【図18】本発明の非限定の実施形態による、下部金属条片の露出部分を層間絶縁膜の下の方へ凹ませた後の相互接続構造を示す図である。

【図19】本発明の非限定の実施形態による、下部金属条片と上部金属条片の間に置かれた複数の完全に整列したビアを有する相互接続構造を示す図である。

【図20】本発明の別の非限定の実施形態による、下部金属条片と上部金属条片の間に置かれた複数の完全に整列したビアを有する相互接続構造を示す図である。

【図21】本発明の別の非限定の実施形態による、下部金属条片と上部金属条片の間に置かれた複数の完全に整列したビアを有する相互接続構造を示す図である。

【発明を実施するための形態】

【0021】

本明細書において示されている線図は例証のためのものである。本発明の範囲を逸脱することなく、本明細書の中で説明されている線図または操作に対する多くの変形形態が存在し得る。例えばアクションは異なる順序で実施することができ、あるいはアクションを追加し、削除し、または修正することも可能である。また、「結合された」という用語およびその変形は、２つの要素間に連絡経路があることを記述しており、それらの間に介在する要素／接続がない、要素同士の間の直接接続を意味しているわけではない。これらの変形形態はすべて本明細書の一部と見なされる。

【0022】

添付の図および説明される実施形態についての以下の詳細な説明においては、図に示されている様々な要素には２桁または３桁の参照番号が付されている。わずかな例外はあるが、個々の参照番号の最も左側の桁（複数可）は、その要素が最初に示されている図に対応している。

【0023】

ここで本発明の態様の概要を参照すると、本発明の１つまたは複数の実施形態は、１つまたは複数の下部金属条片と１つまたは複数の上部金属条片の間に置かれた、完全に整列したビアをもたらす新規なサブトラクティブ・パターン化プロセスを実施することにより、上で説明した従来技術の欠点に対処する。本発明の上で説明した態様は、ビア整列を改善してビアと金属条片の間の接触面積を広くし、それにより総合相互接続抵抗を小さくすることによって従来技術の欠点に対処する。この方法によれば、小さい構造輪郭要求（例えば７ｎｍノード未満）を満足し、その一方で小さい線－ビア抵抗を同じく提供する相互接続構造を製造することができる。

【0024】

次に本発明の態様についてのより詳細な説明を参照すると、図１～図９は、本発明の実施形態による相互接続構造を形成するためのプロセス・フローを示したものである。図１は、本発明の非限定の実施形態による中間相互接続構造１００を示したものである。本明細書および特許請求の範囲においては、「中間」相互接続構造は、最終段階の前の製造の段階における相互接続構造として定義されている。相互接続構造１００は、基板層１０２、第１の（例えば下部）導電層１０４（例えば金属層）および第１のハードマスク層１０６を含む。示されている相互接続構造１００は、第１の軸（例えばＸ軸）に沿って展開して長さを画定し、Ｘ軸に対して直角の第２の軸（例えばＹ軸）に沿って展開して高さを画定し、また、第３の軸（例えばＺ軸）に沿って展開して幅を画定している。

【0025】

基板層１０２は、それらに限定されないが、ケイ素、ゲルマニウム、ケイ素－ゲルマニウム合金、ケイ素炭素合金、ケイ素－ゲルマニウム－炭素合金、ヒ化ガリウム、ヒ化インジウム、リン化インジウム、ＩＩＩ－Ｖ化合物半導体材料、ＩＩ－ＶＩ化合物半導体材料、有機半導体材料および他の化合物半導体材料から選択することができる半導体材料を含むことができる。典型的には半導体材料はケイ素を含む。基板１０２はバルク半導体基板または絶縁体上半導体（ＳＯＩ）基板を含むことができる。少なくとも１つの半導体デバイスは、電界効果トランジスタ、バイポーラ・トランジスタ、ダイオード、抵抗、コンデンサ、インダクタ、電気的プログラム可能ヒューズまたはそれらの任意の組合せであってもよい。任意選択で、基板１０２は、少なくとも１つの誘電材料層（個別には示されていない）、および中に埋め込まれた、金属線および／金属ビアなどの金属相互接続構造（個別には示されていない）をさらに含むことができる。

【0026】

金属層１０４は、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、モリブデン（Ｍｏ）またはそれらの任意の組合せなどの様々な金属材料を含むことができる。金属層１０４は、それらに限定されないが、化学気相堆積（ＣＶＤ）、プラズマ増速化学気相堆積（ＰＥＣＶＤ）、スパッタ、化学溶液堆積または底から上に向かって充填するめっき（例えばボトム－アップめっきプロセス）を含む様々な堆積プロセスによって堆積させることができる。金属層１０４の高さは、相互接続構造１００の所望のアプリケーションに基づいて選択することができ、また、以下でより詳細に説明されるように下部金属条片（図１には示されていない）の高さの決定を補助することができる。

【0027】

ハードマスク層１０６は、それらに限定されないが、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＳｉＣＮ、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａまたはそれらの任意の組合せを含む様々なハードマスク材料を含むことができる。例えばＰＥＣＶＤプロセスを実施してハードマスク層１０６を堆積させることができる。

【0028】

図２を参照すると、第１のハードマスク層１０６をパターン化した後の相互接続構造１００が示されている。知られているリソグラフィおよびパターン化技術を使用してハードマスク層１０６をパターン化することができる。ハードマスク層１０６をパターン化することにより、金属層１０４の上部表面に形成された１つまたは複数のハードマスク要素１０８が得られる。パターン化されたハードマスク要素１０８は、以下でより詳細に説明されるように、引き続いて形成される金属条片（図２には示されていない）の寸法の決定を補助する。

【0029】

図３を参照すると、ハードマスク・パターンを金属層１０４に転写した後の相互接続構造１００が示されている。したがって第１の層の金属条片１１０、例えば下部金属条片１１０（金属線とも呼ばれる）が基板層１０２の上部表面に形成されている。例えば方向性反応性イオン・エッチ（ＲＩＥ）プロセスを実施してハードマスク・パターンを金属層に転写し、それにより金属条片１１０を形成することができる。本発明の１つまたは複数の非限定の実施形態では、金属条片１１０は、Ｘ軸と比較すると、より長い距離にわたってＺ軸に沿って展開し、また、総合高さ（Ｈ１）を有している。

【0030】

図４を参照すると、金属条片１１０を取り囲むべく、基板層１０２の上部表面に層間絶縁膜（ＩＬＤ）１１２を堆積させた後の相互接続構造１００が示されている。ＩＬＤ１１２は様々な低誘電材料を含むことができ、また、例えば化学気相堆積（ＣＶＤ）またはスピン－オン堆積技術を使用して堆積させることができる。低誘電（低－ｋ）材料は、典型的にはほぼ３．９未満の誘電率（ｋ）を有している。本発明の１つまたは複数の非限定の実施形態では、低－ｋ材料は二酸化ケイ素（ＳｉＯ_２）を含む。図４にさらに示されているように、ＩＬＤ１１２は、化学的－機械的平坦化（ＣＭＰ）プロセスを実施することにより、例えば金属条片１１０の上部表面が露出するまで凹ますことができる。

【0031】

図５を参照すると、層間絶縁膜１１２の上部表面に第２の（例えば上部）金属層１１４を堆積させた後の相互接続構造１００が示されている。上部金属層１１４は、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）またはそれらの任意の組合せなどの様々な金属材料を含むことができる。上部金属層１１４は、それらに限定されないが、化学気相堆積（ＣＶＤ）、プラズマ増速化学気相堆積（ＰＥＣＶＤ）、スパッタ、化学溶液堆積または底から上に向かって充填するめっき（例えばボトム－アップめっきプロセス）を含む様々な堆積プロセスによって堆積させることができる。上部金属層１１４の高さは、相互接続構造１００の所望のアプリケーションに基づいて選択することができ、また、以下でより詳細に説明されるように上部金属条片（図５には示されていない）の高さの決定を補助することができる。

【0032】

次に図６を参照すると、１つまたは複数の第２のハードマスク要素１１６を形成するために上部金属層１１４の上部表面に形成された第２のハードマスク層（図６には示されていない）をパターン化した後の相互接続構造１００が示されている。第１のハードマスク要素１０８（図２参照）を形成するために使用される同様のリソグラフィおよびパターン化技術を同じく実施して、第２のハードマスク要素１１６を形成することができる。第２のハードマスク要素１１６は、引き続いて形成される上部金属条片（図６には示されていない）の寸法の決定を補助する。本発明の１つまたは複数の実施形態では、第２のハードマスク要素１１６は、下部金属条片１１０に対して逆方向（例えば直角の方向）に展開している。

【0033】

図７を参照すると、ハードマスク・パターンを上部金属層１１４に転写した後の相互接続構造１００が示されている。したがって第２の層の導電条片（例えば金属条片）１１８（例えば上部金属条片１１８）がＩＬＤ１１２の上部表面に形成されている。例えば反応性イオン・エッチ（ＲＩＥ）プロセスを実施してハードマスク・パターンを金属層に転写し、それにより上部金属条片１１８を形成することができる。上部金属条片１１８は総合高さ（Ｈ２）を有している。しかしながら第２のハードマスク要素１０８のパターンは、Ｚ軸と比較すると、より長い距離にわたってＸ軸に沿って展開する（延びる）上部金属条片１１８をもたらしている。したがって上部金属条片１１８は下部金属条片１１０の上部表面を横切って完全に展開し、それにより２つの金属条片１１０と１１８の間の物理的接触を接触領域１２０に確立している。

【0034】

次に図８を参照すると、上部金属条片１１８の反対側に空洞１２２を形成するために下部金属条片１１０の露出部分をＩＬＤ１１２の下の方へ凹ませた後の相互接続構造１００が示されている。本発明の１つまたは複数の非限定の実施形態では、空洞は、ＩＬＤ材料１１２に対して選択な方向性ＲＩＥプロセスを実施することによって形成することができる。この方法によれば、ＩＬＤ１１２を実質的にアタックする、すなわちエッチングすることなく下部金属条片１１０を凹ませることができる。後続する、上部金属条片１１８に対して下部金属条片１１０を凹ませるプロセスも、本明細書においては同じく「サブトラクティブ・パターン化プロセス」と呼ばれている。本発明の１つまたは複数の実施形態では、凹んだ下部金属条片１１０は、上部金属条片１１８の高さ（Ｈ２）未満である低い高さ（Ｈ３）を有している。加えて、下部金属条片１１０の露出部分は上部金属条片１１８およびＩＬＤ１１２に対して凹んでいるため、結果として得られる空洞１２２の長さ（すなわちＺ軸に沿って展開する）は、下部金属条片１１０の凹んだ部分の長さ（すなわちＺ軸に沿って展開する）と一致する。

【0035】

上を覆っている上部金属条片１１８によって保護された下部金属条片１１０の凹んでいない部分は、下部金属条片１１０の残りの部分と上部金属上部条片１１８の間に置かれている完全に整列したビア（ＦＡＶ）１２４を画定している。図９は、ＦＡＶ１２４をより詳細に示すためにＩＬＤ１１２を透き通して見た図である。より詳細には、ＦＡＶ１２４は、下部金属条片１１０から展開して、接触領域１２０で上部金属条片１１８と接触している。下部金属条片１１０は、引き続いて上部金属条片１１８に対して凹まされるため、ＦＡＶ１２４のすべての面１２６は、何らかの重畳で形成されているのではなく、下部金属条片１１０の上部表面および上部金属条片１１８の下部表面と完全に整列する。言い換えると、下部金属条片１１０を上部金属条片１１８に対して凹ませることにより、ＦＡＶ１２４のすべての面１２６が下部金属条片１１０の面１２８および上部金属条片１１８の面１３０と同一平面に存在することになる（すなわち共面になる）。したがってより正確な条片－ビア接触領域を達成することができる。

【0036】

次に図１０～図２１を参照すると、本発明の実施形態による、相互接続構造を形成するための別のプロセス・フローが示されている。図１０は、本発明の非限定の実施形態による中間相互接続構造２００を示したものである。本明細書および特許請求の範囲においては、「中間」相互接続構造は、最終段階の前の製造の段階における相互接続構造として定義されている。相互接続構造２００は、基板層２０２、第１の（例えば下部）金属層２０４および第１のハードマスク層２０６を含む。示されている相互接続構造２００は、第１の軸（例えばＸ軸）に沿って展開して長さを画定し、Ｘ軸に対して直角の第２の軸（例えばＹ軸）に沿って展開して高さを画定し、また、第３の軸（例えばＺ軸）に沿って展開して幅を画定している。

【0037】

金属層２０４は、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、モリブデン（Ｍｏ）またはそれらの任意の組合せなどの様々な金属材料を含むことができる。金属層２０４は、それらに限定されないが、化学気相堆積（ＣＶＤ）、プラズマ増速化学気相堆積（ＰＥＣＶＤ）、スパッタ、化学溶液堆積または底から上に向かって充填するめっき（例えばボトム－アップめっきプロセス）を含む様々な堆積プロセスによって堆積させることができる。金属層２０４の高さは、相互接続構造２００の所望のアプリケーションに基づいて選択することができ、また、以下でより詳細に説明されるように下部金属条片の高さの決定を補助することができる。

【0038】

ハードマスク層２０６は、それらに限定されないが、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＳｉＣＮ、ＴｉＮ、ＴａＮ、Ｔｉ、Ｔａまたはそれらの任意の組合せを含む様々なハードマスク材料を含むことができる。例えばＰＥＣＶＤプロセスを実施してハードマスク層２０６を堆積させることができる。

【0039】

図１１を参照すると、複数の第１の層の導電条片（例えば金属条片）２０８ａ、２０８ｂ、２０８ｃ（例えば下部金属条片）を形成するために第１のハードマスク層２０６をパターン化し、かつ、パターンを金属層２０４に転写した後の相互接続構造２００が示されている。知られているリソグラフィおよびパターン化技術を使用してハードマスク層２０６をパターン化することができ、また、方向性ＲＩＥプロセスを実施してパターンを金属層２０４に転写することができる。本発明の１つまたは複数の非限定の実施形態では、下部金属条片２０８ａ、２０８ｂ、２０８ｃは、Ｘ軸と比較すると、より長い距離にわたってＺ軸に沿って展開し、また、初期総合高さ（Ｈ１）を有している。

【0040】

図１２を参照すると、ハードマスク層２０６がパターン化され、また、個々のパターンがそれぞれの金属条片２０８ａ、２０８ｂ、２０８ｃに転写されている。様々な知られているリソグラフィおよびパターン化技術を使用してハードマスク層２０６をパターン化することができる。したがって金属条片２０８ａ、２０８ｂ、２０８ｃの覆われていない部分が凹まされ、一方、残りのハードマスク層２０６によって覆われた金属条片２０８ａ、２０８ｂ、２０８ｃの部分は維持されている。

【0041】

図１３を参照すると、残りのハードマスク層２０６を除去した後の相互接続構造２００が示されている。示されているように、あらかじめハードマスク層２０６によって覆われた下部金属条片２０８ａ、２０８ｂ、２０８ｃの維持されている部分２１８ａ、２１８ｂ、２１８ｃ（すなわち凹んでいない部分）は、それらの初期高さ（Ｈ１）に従って維持され、一方、下部金属条片２０８ａ、２０８ｂ、２０８ｃの残りの部分２２０ａ、２２０ｂ、２２０ｃ（すなわち凹んだ部分）は、凹んでいない部分２１８ａ、２１８ｂ、２１８ｃより下に凹まされ、それにより初期高さ（Ｈ１）未満である第２の高さ（Ｈ２）を画定している。したがって凹まされていない部分２１８ａ、２１８ｂ、２１８ｃは、完全に整列したビア（図１３には示されていない）を上部金属条片（図１３には示されていない）に接続するための接触領域として利用することができ、上部金属条片は、以下でより詳細に説明されるプレセス・フローのもっと後の段階で形成される。

【0042】

次に図１４を参照すると、下部金属条片２０８ａ、２０８ｂ、２０８ｃを取り囲むＩＬＤ２２２を堆積させた後の相互接続構造２００が示されている。ＩＬＤ２２２は様々な低誘電材料を含むことができ、また、例えば化学気相堆積（ＣＶＤ）またはスピン－オン堆積技術を使用して堆積させることができる。低誘電（低－ｋ）材料は、本明細書においては、典型的にはほぼ３．９未満の誘電率（ｋ）を有しているものとして記述されている。本発明の１つまたは複数の非限定の実施形態では、低－ｋ材料は二酸化ケイ素（ＳｉＯ_２）を含む。図１４にさらに示されているように、ＩＬＤ２２２は、化学的－機械的平坦化（ＣＭＰ）プロセスを実施することにより、例えば凹まされていない金属条片部分２１８ａ、２１８ｂ、２１８ｃの上部表面が露出するまで凹ますことができる。

【0043】

図１５を参照すると、ＩＬＤ２２２の上部表面に第２の金属層２２４（例えば上部金属層）を堆積させた後の相互接続構造２００が示されている。上部金属層２２４は、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、白金（Ｐｔ）、モリブデン（Ｍｏ）またはそれらの任意の組合せなどの様々な金属材料を含むことができる。上部金属層２２４は、それらに限定されないが、化学気相堆積（ＣＶＤ）、プラズマ増速化学気相堆積（ＰＥＣＶＤ）、スパッタ、化学溶液堆積または底から上に向かって充填するめっき（例えばボトム－アップめっきプロセス）を含む様々な堆積プロセスによって堆積させることができる。上部金属層２２４の高さは、相互接続構造２００の所望のアプリケーションに基づいて選択することができ、また、以下でより詳細に説明されるように、プロセス・フローのもっと後の段階で形成される上部金属条片（図１５には示されていない）の高さの決定を補助することができる。

【0044】

次に図１６を参照すると、複数のハードマスク要素２２６ａ、２２６ｂを形成するために上部金属層２２４の上部表面に形成された第３のハードマスク層（図１６には示されていない）をパターン化した後の相互接続構造２００が示されている。第１のハードマスク要素２０６（図１１参照）をパターン化するために使用される同様のリソグラフィおよびパターン化技術を同じく実施して、第３のハードマスク層をパターン化し、ハードマスク要素２２６ａ、２２６ｂを形成することができる。ハードマスク要素２２６ａ、２２６ｂは、プロセス・フローのもっと後の段階で形成される上部金属条片（図１６には示されていない）の寸法の決定を補助する。本発明の１つまたは複数の非限定の実施形態では、ハードマスク要素２２６ａ、２２６ｂは、下部金属条片２０８ａ、２０８ｂ、２０８ｃに対して逆方向（例えば直角の方向）に展開している。

【0045】

図１７を参照すると、ハードマスク・パターンを上部金属層２２４（図１６参照）に転写した後の相互接続構造２００が示されている。したがって複数の第２の層の金属条片２２８ａ、２２８ｂ（例えば上部金属条片）がＩＬＤ２２２の上部表面に形成されている。例えば反応性イオン・エッチ（ＲＩＥ）プロセスを実施してハードマスク・パターンを金属層に転写し、それにより上部金属条片２２８ａ、２２８ｂを形成することができる。下部金属条片２０８ａ、２０８ｂ、２０８ｃと同様、上部金属条片２２８ａ、２２８ｂも総合高さ（Ｈ３）を有している。しかしながらハードマスク要素２２６ａ、２２６ｂのパターンは、Ｚ軸と比較すると、より長い距離にわたってＸ軸に沿って展開する上部金属条片２２８ａ、２２８ｂをもたらしている。したがって上部金属条片２２８ａ、２２８ｂは下部金属条片２０８ａ、２０８ｂ、２０８ｃの上部表面を横切って完全に展開し、それにより上部金属条片２２８ａ、２２８ｂと、１つまたは複数のそれぞれの下部金属条片２０８ａ、２０８ｂ、２０８ｃの接触領域２３０との間の物理的接触を確立している。

【0046】

次に図１８を参照すると、上部金属条片２２８ａ、２２８ｂの反対側にそれぞれの空洞２３２ａ、２３２ｂを形成するために下部金属条片２０８ｂ、２０８ｃの露出部分をＩＬＤ２２２の下の方へ凹ませた後の相互接続構造２００が示されている。本発明の１つまたは複数の非限定の実施形態では、空洞２３２ａ、２３２ｂは、ＩＬＤ２２２に対して選択的である方向性ＲＩＥプロセスを実施することによって形成することができる。この方法によれば、ＩＬＤ２２２を実質的にアタックする、すなわちエッチングすることなく、露出した下部金属条片２０８ｂ、２０８ｃを凹ませることができる。上で説明したように、後続する、金属線またはビアあるいはその両方を凹ませるプロセスは、本明細書においては「サブトラクティブ・パターン化プロセス」と呼ばれており、金属線またはビアあるいはその両方を形成する際に誘電体をエッチングする従来のダマシン・プロセスとは異なっている。結果として得られる凹んだ下部金属条片２０８ｂ、２０８ｃは、第２の高さ（Ｈ２）で形成される。本発明の１つまたは複数の非限定の実施形態では、露出した部分２１８ａ、２１８ｂ、２１８ｃは、ＩＬＤ２２２によって覆われた下部金属条片２０８ａ、２０８ｂ、２０８ｃの部分の凹んだ高さ（Ｈ２）と一致する高さ（Ｈ２）を有するように凹ますことができる。さらに、示されている凹んだ下部金属条片２０８ｂ、２０８ｃは、凹んでいない金属条片２０８ａの高さと同じ高さ（Ｈ２）を有しているが、本発明はそれには限定されない。本発明の他の実施形態では、下部金属条片２０８ａ、２０８ｂおよび２０８ｃは、以下でより詳細に説明されるように異なる高さを有することができる。

【0047】

図１９を参照すると、上を覆っている上部金属条片２２８ａ、２２８ｂによって覆われた下部金属条片２０８ｂ、２０８ｃの凹んでいない部分は、下部金属条片２０８ａ、２０８ｂ、２０８ｃの残りの部分と上部金属条片２２８ａ、２２８ｂの間に置かれている完全に整列したビア（ＦＡＶ）２３４ａ、２３４ｂ、２３４ｃを画定している。図１９は、ＦＡＶ２３４ａ、２３４ｂ、２３４ｃをより詳細に示すためにＩＬＤ２２２を透き通して見た図である。より詳細には、ＦＡＶ２３４ａ、２３４ｂ、２３４ｃは、それぞれの下部金属条片２０８ａ、２０８ｂ、２０８ｃから展開して、それぞれの接触領域１３０で上部金属条片２２８ａ、２２８ｂと接触している。下部金属条片２０８ａ、２０８ｂ、２０８ｃは、引き続いて上部金属条片２２８ａ、２２８ｂに対して凹まされるため、ＦＡＶ２３４ａ、２３４ｂ、２３４ｃのすべての面２３６は、何らかの重畳で形成されているのではなく、下部金属条片２０８ａ、２０８ｂ、２０８ｃの上部表面および上部金属条片２２８ａ、２２８ｂの下部表面と完全に整列する。言い換えると、下部金属条片２０８ａ、２０８ｂ、２０８ｃを上部金属条片２２８ａ、２２８ｂに対して凹ませることにより、ＦＡＶ２３４ａ、２３４ｂ、２３４ｃのすべての面２３６が下部金属条片２０８ａ、２０８ｂ、２０８ｃの面２３８および上部金属条片２２８ａ、２２８ｂの面２４０と同一平面に存在することになる（すなわち共面になる）。したがってより正確な条片－ビア接触領域を達成することができる。

【0048】

本発明のもう１つの非限定の実施形態では、空洞２３２ａ、２３２ｂの深さを変えることができる。空洞の深さを変えることにより、金属条片（例えば下部金属条片２０８ａ、２０８ｂ、２０８ｃ）のうちの１つまたは複数の間に異なる高さを形成することができる。例えば図２０を参照すると、空洞２３２ａ、２３２ｂは、図１８に示されている空洞の深さと比較すると、より深い深さを有している。下部金属条片２０８ａ、２０８ｂ、２０８ｃの部分２１８ａ、２１８ｂおよび２１８ｃは露出し、一方、残りの部分はＩＬＤ２２２によって覆われているため（図１４参照）、下部金属条片２０８ａ、２０８ｂ、２０８ｃの第１の凹んだ部分２４２はそれらの初期の凹み高さ（Ｈ２）を維持し、一方、下部金属条片２０８ａ、２０８ｂ、２０８ｃの第２の凹んだ部分２４４は、初期の凹み高さ（Ｈ２）に対して低い高さ（Ｈ４）を有している。したがって第１の凹んだ部分２４２と第２の凹んだ部分２４４の間の境界に階段部分２４６が形成されている。

【0049】

図２１は本発明の別の非限定の実施形態を示したものであり、空洞２３２ａ、２３２ｂは、図２０に示されている空洞の深さと比較すると、より浅い深さを有している。下部金属条片２０８ａ、２０８ｂ、２０８ｃの第１の凹んだ部分２４２は、それらがＩＬＤ２２２によって覆われているため、それらの初期の凹み高さ（Ｈ２）を維持している。しかしながら第２の凹んだ部分２４４は、第１の凹んだ部分２４２の初期の凹み高さ（Ｈ２）に対してより高い高さ（Ｈ５）を有している。この高さの差は、第１の凹んだ部分２４２と第２の凹んだ部分２４４の間の境界に同じく階段部分２４６を形成している。

【0050】

本明細書において説明されているように、本発明の様々な非限定の実施形態は、１つまたは複数の下部金属条片と１つまたは複数の上部金属条片の間に置かれる、完全に整列したビアをもたらす新規なサブトラクティブ・パターン化プロセスを提供する。結果として得られる相互接続構造は、完全に整列したビアと金属条片の間に広い接触面積を有し、それにより総合相互接続抵抗を小さくしている。この方法によれば、本明細書において説明されている教示に従って製造される相互接続構造は、小さい構造輪郭要求（例えば７ｎｍノード未満）を満足し、その一方で小さい線－ビア抵抗を同じく提供することができる。

【0051】

本明細書においては、関連する図面を参照して本発明の様々な実施形態が説明されている。本発明の範囲を逸脱することなく代替実施形態を工夫することができる。以下の説明および図面には、要素同士の間の様々な接続および位置的関係（例えば上、下、隣接、等々）が示されているが、当業者は、本明細書において説明されているこれらの位置的関係の多くは、たとえ配向が変更されても、説明されている機能性が維持される場合、配向独立型であることを認識するであろう。これらの接続または位置的関係あるいはその両方は、他に明記されていない限り直接的または間接的であってもよく、本発明は、この点に関して制限されることは意図されていない。したがって実体の結合は、直接結合または間接結合のいずれかを参照することができ、また、実体同士の間の位置的関係は、直接的または間接的な位置的関係であり得る。間接的な位置的関係の例として、この説明において層「Ｂ」の上に層「Ａ」を形成する場合を参照すると、それは、層「Ａ」および層「Ｂ」の関連する特性および機能性が中間層によって実質的に変化しない限り、１つまたは複数の中間層（例えば層「Ｃ」）が層「Ａ」と層「Ｂ」の間に存在する状況を含む。

【0052】

以下の定義および略語は、特許請求の範囲および本明細書を解釈するために使用されているものとする。本明細書において使用されているように、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」または「含有している」、あるいはそれらのすべての他の変形には、非排他的包含をカバーすることが意図されている。例えば要素のリストを含む合成物、混合物、プロセス、方法、物品または装置は、必ずしもこれらの要素のみに限定されず、リストには明確に挙げられていない他の要素、あるいはこのような合成物、混合物、プロセス、方法、物品または装置に固有の他の要素を含むことができる。

【0053】

さらに、「例示的」という用語は、本明細書においては、「例、実例または例証として働く」ことを意味するべく使用されている。本明細書において「例示的」として説明されている実施形態または設計は、すべて、他の実施形態または設計に優る好ましいあるいは有利な実施形態または設計として必ずしも解釈する必要はない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち１、２、３、４、等々を含むべく理解される。「複数の」という用語は、２以上の任意の整数、すなわち２、３、４、５、等々を含むべく理解される。「接続」という用語は間接「接続」および直接「接続」を含むことができる。

【0054】

本明細書における、「一実施形態」、「実施形態」、「例示的実施形態」、等々に対する参照は、説明されている実施形態は特定の特徴、構造または特性を含むことができるが、すべての実施形態は、これらの特定の特徴、構造または特性を含むことも、あるいは含まなくてもよいことを示している。さらに、このような語句は必ずしも同じ実施形態を意味していない。さらに、特定の特徴、構造または特性がある実施形態に関連して説明されている場合、明確に説明されている、いないにかかわらず、当業者の知識内で、他の実施形態に関連してこの特徴、構造または特性に影響を及ぼし得ることが推測されている。

【0055】

以下の説明の目的のために、「上部」、「下部」「右側」、「左側」、「垂直方向」、「水平方向」、「頂部」、「底部」という用語およびそれらの派生語は、図面で配向されているように、説明されている構造および方法に関連している。「上を覆っている」、「頂部に」、「頂部の」、「の上に配置された」または「頂部に配置された」という用語は、第１の構造などの第１の要素が第２の構造などの第２の要素の上に存在していることを意味しており、インタフェース構造などの介在要素が第１の要素と第２の要素の間に存在し得る。「直接接触」という用語は、第１の構造などの第１の要素と第２の構造などの第２の要素が、これらの２つの要素の界面に中間導電層、絶縁層または半導体層が全く存在することなく接続されていることを意味している。

【0056】

例えば「第１の要素は第２の要素に対して選択的である」などの「に対して選択的」という語句は、第１の要素をエッチングすることができ、また、第２の要素をエッチ停止として作用させることができることを意味している。

【0057】

「約」、「実質的に」、「ほぼ」という用語およびその派生語には、本出願の出願時点で利用可能な機器に基づく特定の量の測定と関連する誤差の程度を含むことが意図されている。例えば「約」は、所与の値の±８％または５％あるいは２％の範囲を含むことができる。

【0058】

本明細書において既に言及したように、簡潔にするために、半導体デバイスおよび集積回路（ＩＣ）製造に関連する従来の技術については、本明細書において詳細に説明されている場合もあれば、詳細に説明されていない場合もあり得る。しかしながら背景として、本発明の１つまたは複数の実施形態を実現するために利用することができる半導体デバイス製造プロセスについてのより一般的な説明を以下に示しておく。本発明の１つまたは複数の実施形態を実現するために使用される特定の製造操作については、場合によって個別に知られているが、説明されている操作の組合せまたはその結果として得られる本発明の構造あるいはその両方は独自である。したがって本発明による半導体デバイスの製造に関連して説明される操作の独自の組合せは、半導体（例えばケイ素）基板上で実施される、個々に知られている様々な物理的および化学的プロセスを利用しており、そのうちのいくつかについて、この直ぐ後の段落で説明する。

【0059】

一般に、ＩＣにパッケージ化されることになるマイクロチップを形成するために使用される様々なプロセスは、４つの一般的なカテゴリ、すなわち膜堆積、除去／エッチング、半導体ドーピング、およびパターン化／リソグラフィに分類される。堆積は、成長させ、コーティングし、さもなければ材料をウェーハ上に転写する任意のプロセスである。利用可能な技術には、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、電気化学堆積（ＥＣＤ）、分子線エピタキシ（ＭＢＥ）があり、また、より最近ではとりわけ原子層堆積（ＡＬＤ）がある。除去／エッチングは、ウェーハから材料を除去する任意のプロセスである。例には、エッチ・プロセス（ウェットまたはドライのいずれか）および化学的－機械的平坦化（ＣＭＰ）、等々がある。半導体ドーピングは、ドーピングによる電気的特性の修正であり、例えば通常は拡散またはイオン注入あるいはその両方によるトランジスタ・ソースおよびドレインの修正である。これらのドーピング・プロセスに引き続いて、ファーネス・アニーリングまたは急速熱アニーリング（ＲＴＡ）が実施される。アニーリングは、注入されたドーパントを活性化させる働きをする。導体（例えば多結晶ケイ素、アルミニウム、銅、等々）および絶縁体（例えば二酸化ケイ素、窒化ケイ素、等々の様々な形態）の両方の膜を使用して、トランジスタおよびそれらの構成要素が接続され、かつ、隔離される。半導体基板の様々な領域を選択的にドーピングすることにより、電圧を印加して基板の導電率を変えることができる。これらの様々な構成要素の構造を作り出すことによって数百万個のトランジスタを構築し、一体に結線して、近代のマイクロエレクトロニック・デバイスの複雑な回路機構を形成することができる。半導体リソグラフィは、半導体基板上への三次元レリーフ画像すなわちパターンの形成であり、引き続いて基板にパターンを転写するためのものである。半導体リソグラフィでは、パターンは、フォトレジストと呼ばれる感光性重合体によって形成される。トランジスタを作り上げ、また、回路の数百万個のトランジスタを接続する多くの線を作り上げている複雑な構造を構築するために、リソグラフィおよびエッチ・パターン転写ステップは、複数回にわたって繰り返される。ウェーハの上に印刷される個々のパターンは既に形成済みのパターンと整列され、導体、絶縁体および選択的にドープされた領域が徐々に構築されて、最終デバイスが形成される。

【0060】

フローチャートおよび図におけるブロック図は、本発明の様々な実施形態による製造方法または操作方法あるいはその両方の可能実施態様を示している。方法の様々な機能／操作は、ブロックによって流れ図で表されている。いくつかの代替実施態様では、ブロックの中に示されている機能は、図に示されている順序から外れて生じ得る。例えば連続して示されている２つのブロックは、実際、実質的に同時に実行することができ、あるいは包含されている機能性に応じて、時によっては逆の順序でブロックを実行することも可能である。

【0061】

以上、例証を目的として、本発明の様々な実施形態について説明したが、それらには、網羅的であること、あるいは説明されている実施形態に限定されることは意図されていない。当業者には、説明されている実施形態の範囲を逸脱しない多くの修正および変更が明らかであろう。本明細書において使用されている専門用語は、実施形態の原理、実際的なアプリケーション、または市場で見出される技術に優る技術的改善を最も良好に説明するために、あるいは他の当業者による、本明細書において説明されている実施形態についての理解を可能にするために選択されている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】