IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ローム株式会社の特許一覧

<>
  • 特許-半導体装置、絶縁型スイッチング電源 図1
  • 特許-半導体装置、絶縁型スイッチング電源 図2
  • 特許-半導体装置、絶縁型スイッチング電源 図3
  • 特許-半導体装置、絶縁型スイッチング電源 図4
  • 特許-半導体装置、絶縁型スイッチング電源 図5
  • 特許-半導体装置、絶縁型スイッチング電源 図6
  • 特許-半導体装置、絶縁型スイッチング電源 図7
  • 特許-半導体装置、絶縁型スイッチング電源 図8
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-15
(45)【発行日】2024-10-23
(54)【発明の名称】半導体装置、絶縁型スイッチング電源
(51)【国際特許分類】
   H02M 3/28 20060101AFI20241016BHJP
【FI】
H02M3/28 C
【請求項の数】 10
(21)【出願番号】P 2020172108
(22)【出願日】2020-10-12
(65)【公開番号】P2022063724
(43)【公開日】2022-04-22
【審査請求日】2023-09-06
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】弁理士法人 佐野特許事務所
(72)【発明者】
【氏名】名手 智
【審査官】上野 力
(56)【参考文献】
【文献】特開2009-077501(JP,A)
【文献】特開平09-308239(JP,A)
【文献】特開2018-046699(JP,A)
【文献】特開平07-146722(JP,A)
【文献】特開2005-210845(JP,A)
【文献】特開2019-192870(JP,A)
【文献】特開2000-013991(JP,A)
【文献】特開平06-225451(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/28
(57)【特許請求の範囲】
【請求項1】
トランスの一次巻線が接続されるように構成されたスイッチ端子と、
接地端子と、
前記スイッチ端子と前記接地端子との間に接続されており第1オン抵抗値と前記第1オン抵抗値よりも高い第2オン抵抗値のいずれかに切替可能に構成された出力スイッチと、
所定の検出期間に前記スイッチ端子に現れるスイッチ電圧を監視して前記一次巻線両端間ショート異常を検出する検出回路と、
前記検出期間に前記出力スイッチを前記第2オン抵抗値として前記出力スイッチのパルス駆動を行い、前記一次巻線両端間ショート異常が検出されない場合には前記出力スイッチを前記第1オン抵抗値として前記出力スイッチのパルス駆動を継続する一方、前記一次巻線両端間ショート異常が検出された場合には前記出力スイッチのパルス駆動を強制停止するように構成されたコントローラと、
を有する、半導体装置。
【請求項2】
前記検出期間は、前記半導体装置の電源投入時又は所定のトリガ入力時に設定される、請求項1に記載の半導体装置。
【請求項3】
前記出力スイッチは、複数のトランジスタを並列接続して成る、請求項1又は2に記載の半導体装置。
【請求項4】
前記検出回路は、前記スイッチ電圧又はこれに応じた電圧と所定の閾値電圧とを比較して検出信号を生成するように構成されたコンパレータを含む、請求項1~3のいずれか一項に記載の半導体装置。
【請求項5】
前記検出信号の論理レベルが一意の論理レベルに固定しているときに前記一次巻線両端間ショート異常が検出される、請求項4に記載の半導体装置。
【請求項6】
前記検出回路は、前記スイッチ電圧又はこれに応じた電圧と第1閾値電圧とを比較して第1比較信号を生成するように構成された第1コンパレータと、前記スイッチ電圧又はこれに応じた電圧と前記第1閾値電圧よりも高い第2閾値電圧とを比較して第2比較信号を生成するように構成された第2コンパレータと、前記第1比較信号及び前記第2比較信号の双方に応じて検出信号を生成するように構成されたロジック部と、を含む、請求項1~3のいずれか一項に記載の半導体装置。
【請求項7】
前記第1比較信号及び前記第2比較信号の双方が一意の論理レベルに固定しているときに前記一次巻線両端間ショート異常が検出される、請求項6に記載の半導体装置。
【請求項8】
前記第1閾値電圧は、前記スイッチ電圧のローレベルに正のオフセットを与えて生成されており、前記第2閾値電圧は、前記スイッチ電圧のハイレベルに負のオフセットを与えて生成されている、請求項6又は7に記載の半導体装置。
【請求項9】
請求項1~8のいずれか一項に記載の半導体装置と、
直流入力電圧の印加端と前記半導体装置の前記スイッチ端子との間に前記一次巻線が直列接続されるように構成された前記トランスと、
前記トランスの二次巻線に現れる誘起電圧を整流及び平滑して直流出力電圧を生成するように構成された整流平滑回路と、
を有する、絶縁型スイッチング電源。
【請求項10】
請求項9に記載の絶縁型スイッチング電源を有する、車両。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書中に開示されている発明は、半導体装置及びこれを用いた絶縁型スイッチング電源に関する。
【背景技術】
【0002】
従来、絶縁型スイッチング電源(例えばフライバック電源)は、車両を始めとする様々なアプリケーションに搭載されている。
【0003】
なお、上記に関連する従来技術の一例としては、特許文献1を挙げることができる。
【先行技術文献】
【特許文献】
【0004】
【文献】特開2009-95224号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の絶縁型スイッチング電源(特にその制御主体となる半導体装置)は、その安全性について更なる改善の余地があった。
【0006】
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、安全性の高い半導体装置及びこれを用いた絶縁型スイッチング電源の提供を目的とする。
【課題を解決するための手段】
【0007】
本明細書中に開示されている半導体装置は、例えば、スイッチ端子と、接地端子と、前記スイッチ端子と前記接地端子との間に接続されており第1オン抵抗値と前記第1オン抵抗値よりも高い第2オン抵抗値のいずれかに切替可能に構成された出力スイッチと、所定の検出期間に前記スイッチ端子に現れるスイッチ電圧を監視して前記スイッチ端子のショート異常を検出する検出回路と、前記検出期間に前記出力スイッチを前記第2オン抵抗値として前記出力スイッチのパルス駆動を行い、前記スイッチ端子のショート異常が検出されない場合には前記出力スイッチを前記第1オン抵抗値として前記出力スイッチのパルス駆動を継続する一方、前記スイッチ端子のショート異常が検出された場合には前記出力スイッチのパルス駆動を強制停止するように構成されたコントローラと、を有する構成(第1の構成)とされている。
【0008】
なお、上記第1の構成から成る半導体装置において、前記検出期間は、前記半導体装置の電源投入時又は所定のトリガ入力時に設定される構成(第2の構成)にしてもよい。
【0009】
また、上記第1又は第2の構成から成る半導体装置において、前記出力スイッチは、複数のトランジスタを並列接続して成る構成(第3の構成)にしてもよい。
【0010】
また、上記第1~第3いずれかの構成から成る半導体装置において、前記検出回路は、前記スイッチ電圧又はこれに応じた電圧と所定の閾値電圧とを比較して検出信号を生成するように構成されたコンパレータを含む構成(第4の構成)にしてもよい。
【0011】
また、上記第4の構成から成る半導体装置は、前記検出信号の論理レベルが一意の論理レベルに固定しているときに前記スイッチ端子のショート異常が検出される構成(第5の構成)にしてもよい。
【0012】
また、上記第1~第3いずれかの構成から成る半導体装置において、前記検出回路は、前記スイッチ電圧又はこれに応じた電圧と第1閾値電圧とを比較して第1比較信号を生成するように構成された第1コンパレータと、前記スイッチ電圧又はこれに応じた電圧と前記第1閾値電圧よりも高い第2閾値電圧とを比較して第2比較信号を生成するように構成された第2コンパレータと、前記第1比較信号及び前記第2比較信号の双方に応じて検出信号を生成するように構成されたロジック部とを含む構成(第6の構成)にしてもよい。
【0013】
また、上記第6の構成から成る半導体装置は、前記第1比較信号及び前記第2比較信号の双方が一意の論理レベルに固定しているときに前記スイッチ端子のショート異常が検出される構成(第7の構成)にしてもよい。
【0014】
また、上記第6又は第7の構成から成る半導体装置において、前記第1閾値電圧は、前記スイッチ電圧のローレベルに正のオフセットを与えて生成されており、前記第2閾値電圧は、前記スイッチ電圧のハイレベルに負のオフセットを与えて生成されている構成(第8の構成)にしてもよい。
【0015】
また、本明細書中に開示されている絶縁型スイッチング電源は、例えば、上記第1~第8いずれかの構成から成る半導体装置と、直流入力電圧の印加端と前記半導体装置の前記スイッチ端子との間に一次巻線が直列接続されるように構成されたトランスと、前記トランスの二次巻線に現れる誘起電圧を整流及び平滑して直流出力電圧を生成するように構成された整流平滑回路と、を有する構成(第9の構成)とされている。
【0016】
また、本明細書中に開示されている車両は、例えば、上記第9の構成から成る絶縁型スイッチング電源を有する構成(第10の構成)とされている。
【発明の効果】
【0017】
本明細書中に開示されている発明によれば、安全性の高い半導体装置及びこれを用いた絶縁型スイッチング電源を提供することが可能となる。
【図面の簡単な説明】
【0018】
図1】絶縁型スイッチング電源の第1実施形態(比較例)を示す図
図2】絶縁型スイッチング電源の第2実施形態を示す図
図3】第2実施形態におけるショート検出動作の第1例(正常時)を示す図
図4】第2実施形態におけるショート検出動作の第2例(異常時)を示す図
図5】絶縁型スイッチング電源の第3実施形態を示す図
図6】第3実施形態におけるショート検出動作の第1例(正常時)を示す図
図7】第3実施形態におけるショート検出動作の第2例(異常時)を示す図
図8】車両の外観を示す図
【発明を実施するための形態】
【0019】
<第1実施形態(比較例)>
図1は、絶縁型スイッチング電源の第1実施形態(後出の第2実施形態及び第3実施形態と対比される比較例に相当)を示す図である。本実施形態の絶縁型スイッチング電源1は、一次回路系(GND1系)と二次回路系(GND2系)との間を電気的に絶縁しつつ一次回路系に供給される直流入力電圧Vinを所望の直流出力電圧Voutに変換して二次回路系に供給するフライバック電源であり、半導体装置10と、トランス20と、整流平滑回路30と、を有する。
【0020】
なお、絶縁型スイッチング電源1に交流入力電圧Vacが供給される場合には、交流入力電圧Vacを直流入力電圧Vinに変換する整流回路(ダイオードブリッジなど)を前段に設けてもよい。
【0021】
半導体装置10は、いわゆる電源制御ICであり、一次回路系に設けられて絶縁型スイッチング電源1の制御主体となる。なお、半導体装置10は、装置外部との電気的な接続を確立するための手段として、電源端子VIN、スイッチ端子SW、及び、接地端子GNDを備えている。電源端子VINは、直流入力電圧Vinの印加端に接続されている。スイッチ端子SWは、トランス20(特に後出の一次巻線21)に接続されている。接地端子GNDは、一次回路系の接地端GND1に接続されている。もちろん、半導体装置10には、必要に応じて上記以外の外部端子を適宜設けても構わない。半導体装置10の内部構成については、後ほど説明する。
【0022】
トランス20は、一次回路系と二次回路系との間を電気的に絶縁しつつ、互いに磁気結合された一次巻線21(巻数Np)と二次巻線22(巻数Ns)を含む。一次巻線21の第1端(巻始端)は、直流入力電圧Vinの印加端に接続されている。一次巻線21の第2端(巻終端)は、半導体装置10のスイッチ端子SWに接続されている。このように、一次巻線21は、直流入力電圧Vinの印加端と半導体装置10のスイッチ端子SWとの間に直列接続されている。一方、二次巻線22の第1端(巻終端)は、整流平滑回路30の入力端(後出のダイオード31のアノード)に接続されている。二次巻線22の第2端(巻始端)は、二次回路系の接地端GND2に接続されている。
【0023】
なお、トランス20の巻数Np及びNsについては、所望の直流出力電圧Vout(=Vin×(Ns/Np)×(Ton/Toff)、ただしTon及びToffは後出する出力スイッチ11のオン期間及びオフ期間)が得られるように任意に調整すればよい。例えば、巻数Npが多いほど又は巻数Nsが少ないほど直流出力電圧Voutは低くなり、逆に、巻数Npが少ないほど又は巻数Nsが多いほど直流出力電圧Voutは高くなる。
【0024】
整流平滑回路30は、二次回路系に設けられたダイオード31及びキャパシタ32を含み、トランス20の二次巻線22に現れる誘起電圧を整流及び平滑して直流出力電圧Voutを生成する。ダイオード31のアノードは、二次巻線22の第1端(巻終端)に接続されている。ダイオード31のカソードとキャパシタ32の第1端は、直流出力電圧Voutの出力端に接続されている。キャパシタ32の第2端は、二次回路系の接地端GND2に接続されている。
【0025】
<半導体装置(基本構成)>
引き続き、図1を参照しながら、半導体装置10の内部構成(基本構成)について説明する。本構成例の半導体装置10は、出力スイッチ11とコントローラ12を含む。もちろん、半導体装置10には、必要に応じて上記以外の構成要素(各種の保護回路など)を適宜集積化しても構わない。
【0026】
出力スイッチ11は、直流入力電圧Vinの印加端からトランス20の一次巻線21を介して一次回路系の接地端GND1に至る電流経路をゲート信号G1に応じて導通/遮断することにより、一次巻線21に流れる一次電流Ipをオン/オフするスイッチ素子である。出力スイッチ11としてNチャネル型MOS[metal oxide semiconductor]電界効果トランジスタM1を用いた場合には、トランジスタM1のドレインがスイッチ端子SWに接続されてトランジスタM1のソースが接地端子GNDに接続される。この場合、出力スイッチ11は、ゲート信号G1がハイレベルであるときにオンとなり、ゲート信号G1がローレベルであるときにオフとなる。
【0027】
コントローラ12は、図示しない出力帰還信号の入力を受け付けており、直流出力電圧Voutが所望の目標値となるようにゲート信号G1のデューティ制御を行う。なお、コントローラ12は、ゲート信号G1を生成するドライバとしての機能も備えている。
【0028】
<基本動作>
絶縁型スイッチング電源1の基本動作について簡単に説明する。出力スイッチ11のオン期間Tonには、直流入力電圧Vinの印加端から一次巻線21及び出力スイッチ11を介して接地端GND1に向けた一次電流Ipが流れるので、一次巻線21に電気エネルギが蓄えられる。
【0029】
その後、出力スイッチ11がオフされると、一次巻線21と磁気結合された二次巻線22に誘起電圧が発生し、二次巻線22からダイオード31及びキャパシタ32を介して接地端GND2に向けた二次電流Isが流れる。このとき、不図示の負荷には、二次巻線22の誘起電圧を整流及び平滑した直流出力電圧Voutが供給される。
【0030】
以降も、出力スイッチ11がオン/オフされることにより、上記と同様のスイッチング出力動作が繰り返される。
【0031】
このように、本実施形態の絶縁型スイッチング電源1によれば、一次回路系と二次回路系との間を電気的に絶縁しつつ、直流入力電圧Vinから所望の直流出力電圧Voutを生成することができる。
【0032】
<トランスショートに関する考察>
本実施形態の絶縁型スイッチング電源1において、トランス20の一次側(=一次巻線21の両端間)がショートしていた場合には、出力スイッチ11のオン期間Tonに過大な一次電流Ipが流れて半導体装置10が破壊してしまうおそれがある。
【0033】
その回避策としては、例えば、直流入力電圧Vinの印加端とトランス20の一次巻線21との間にフューズを接続しておき、過大な一次電流Ipが生じたときにフューズを溶断して後段回路を保護することが考えられる。
【0034】
ただし、大電力(数kW)を取り扱う絶縁型スイッチング電源1では、フューズが溶断するまでの一瞬(数百ns)でも出力スイッチ11が破壊に至るおそれがある。以下ではこのような不具合を解消することのできる新規な実施形態を提案する。
【0035】
<第2実施形態>
図2は、絶縁型スイッチング電源の第2実施形態を示す図である。本実施形態の絶縁型スイッチング電源1は、先出の第1実施形態(図1)を基本としつつ、半導体装置10の内部構成に変更が加えられている。
【0036】
まず、出力スイッチ11は、2つのNチャネル型MOS電界効果トランジスタM1及びM2(オン抵抗値Ron1及びRon2、ただしRon1<Ron2)を並列接続して成り、通常動作用の第1オン抵抗値(低抵抗値)と、ショート検出動作用の第2オン抵抗値(高抵抗値)のいずれかに切り替えることができる。
【0037】
なお、トランジスタM1は、先にも述べたように、ゲート信号G1がハイレベルであるときにオンして、ゲート信号G1がローレベルであるときにオフする。一方、トランジスタM2は、ゲート信号G2がハイレベルであるときにオンして、ゲート信号G2がローレベルであるときにオフする。
【0038】
例えば、半導体装置10の通常動作時には、出力スイッチ11のオン期間TonにトランジスタM1をオンしてトランジスタM2をオフすることにより、出力スイッチ11を第1オン抵抗値(=トランジスタM1のオン抵抗値Ron1)に設定することができる。なお、出力スイッチ11の第1オン抵抗値を少しでも引き下げるためには、出力スイッチ11のオン期間Tonにおいて、トランジスタM1及びM2の双方をオンしてもよい。この場合には、出力スイッチ11の第1オン抵抗値がトランジスタM1及びM2の合成オン抵抗値(=Ron1//Ron2)となる。
【0039】
一方、例えば、半導体装置10のショート検出動作時(=後述の検出期間T1)には、出力スイッチ11のオン期間TonにトランジスタM1をオフしてトランジスタM2をオンすることにより、出力スイッチ11を第1オン抵抗値よりも高い第2オン抵抗値(=トランジスタM2のオン抵抗値Ron2)に設定することができる。
【0040】
また、半導体装置10は、電源投入時又はトリガ入力時(後述するイネーブル信号ENの入力時など)に設定される所定の検出期間T1において、スイッチ端子SWに現れるスイッチ電圧Vswを監視することにより、スイッチ端子SWのショート異常(=一次巻線21の両端間ショート)を検出する検出回路13をさらに集積化して成る。
【0041】
本図に即して述べると、検出回路13は、非反転入力端(+)に入力されるスイッチ電圧Vsw(又はこれに応じた電圧)と、反転入力端(-)に入力される所定の閾値電圧Vthとを比較して検出信号BSPLATを生成するコンパレータCMPを含む。検出信号BSPLATは、例えば、Vsw>Vthであるときにハイレベルとなり、Vsw<Vthであるときにローレベルとなる2値信号であり、コントローラ12に入力される。
【0042】
コントローラ12は、所定の検出期間T1(例えば100μs)において、出力スイッチ11を第2オン抵抗値(=Ron2)として出力スイッチ11のパルス駆動を行い、スイッチ端子SWのショート異常が検出されない場合には、出力スイッチ11を第1オン抵抗値(=Ron1又はRon1//Ron2)として出力スイッチ11のパルス駆動を継続する一方、スイッチ端子SWのショート異常が検出された場合には、出力スイッチ11のパルス駆動を強制停止する。以下、図面を参照しながら詳述する。
【0043】
図3は、第2実施形態におけるショート検出動作の第1例(=スイッチ端子SWの正常時)を示すタイミングチャートであり、上から順に、直流入力電圧Vin、出力スイッチ11のパルス駆動対象FET、及び、スイッチ電圧Vswが描写されている。
【0044】
時刻t11において、半導体装置10に直流入力電圧Vinが投入されると、所定の検出期間T1(=t11~t12)に亘り、スイッチ端子SWのショート検出動作が実施される。本図に即して述べると、上記のショート検出動作では、トランジスタM1がオフされたまま、トランジスタM2のみがパルス駆動される。すなわち、スイッチ端子SWのショート検出動作時には、出力スイッチ11が第2オン抵抗値(=Ron2)に設定された状態でオン/オフされる。
【0045】
このとき、スイッチ端子SWのショート異常(=一次巻線21の両端間ショート)が生じていなければ、出力スイッチ11のオン/オフに伴い、スイッチ電圧VswがハイレベルVH(=Vin+VOR、ただしVORはフライバック電圧であり、VOR=Vout×Np/Ns)とローレベルVL(=Vin×Ron2/(DCR+Ron2)、ただしDCRは一次巻線21の直流抵抗成分)との間で上下に変動する。
【0046】
従って、VL<Vth<VHとなるように、閾値電圧Vthを予め設定しておくことにより、スイッチ端子SWの正常時には、検出信号BSPLATがハイレベルとローレベルを周期的に繰り返す状態となる。そのため、コントローラ12では、検出信号BSPLATが周期的にローレベルに立ち下がっていることを検出することにより、スイッチ端子SWが正常であると判定することができる。
【0047】
なお、スイッチ端子SWのショート異常が検出されなかった場合には、時刻t12において、半導体装置10の通常動作が開始され、トランジスタM1(またはトランジスタM1及びM2の双方)がパルス駆動されるようになる。すなわち、半導体装置10の通常動作時には、出力スイッチ11が第1オン抵抗値(=Ron1又はRon1//Ron2)に設定された状態でオン/オフされる。
【0048】
図4は、第2実施形態におけるショート検出動作の第2例(=スイッチ端子SWの異常時)を示すタイミングチャートであり、先出の図3と同じく、上から順に、直流入力電圧Vin、出力スイッチ11のパルス駆動対象FET、及び、スイッチ電圧Vswが描写されている。
【0049】
時刻t21において、半導体装置10に直流入力電圧Vinが投入されると、所定の検出期間T1(=t21~t22)に亘り、スイッチ端子SWのショート検出動作が実施される。先にも述べたように、上記のショート検出動作では、トランジスタM1がオフされたまま、トランジスタM2のみがパルス駆動される。すなわち、スイッチ端子SWのショート検出動作時には、出力スイッチ11が第2オン抵抗値(=Ron2)に設定された状態でオン/オフされる。
【0050】
このとき、スイッチ端子SWのショート異常(=一次巻線21の両端間ショート)が生じている場合には、出力スイッチ11のオン/オフに依らず、スイッチ電圧Vswがほぼ直流入力電圧Vinに張り付く。従って、スイッチ端子SWの異常時には、検出信号BSPLATがハイレベルに固定された状態となる。そのため、コントローラ12では、検出信号BSPLATが一意の論理レベルに固定されていること(言い換えれば、検出信号BSPLATが周期的にローレベルに立ち下がらないこと)を検出することにより、スイッチ端子SWの異常を判定することができる。
【0051】
なお、上記のショート検出動作時には、直流入力電圧Vinの印加端から出力スイッチ11に向けて一次電流Ipが直接流れ込む。ただし、出力スイッチ11のオン抵抗値が通常動作時よりも引き上げられているので、出力スイッチ11での消費電力(延いては発熱量)を抑えることが可能となる。
【0052】
また、スイッチ端子SWのショート異常が検出された場合には、検出期間T1満了後の時刻t22において、半導体装置10の通常動作が開始されることなく、出力スイッチ11のパルス駆動が強制的に停止される。従って、過大な一次電流Ipを遮断することができるので、半導体装置10の安全性を高めることが可能となる。
【0053】
<第3実施形態>
図5は、絶縁型スイッチング電源の第3実施形態(特に検出回路13の一変形例)を示す図である。本実施形態の絶縁型スイッチング電源1において、検出回路13は、コンパレータCMPA及びCMPBと、タイマTMRと、DフリップフロップFFと、フィルタFLTと、論理積演算器ANDと、Nチャネル型MOS電界効果トランジスタM3と、抵抗R1及びR2と、キャパシタC1と、を含む。
【0054】
コンパレータCMPAは、スイッチ端子SWが天絡しているか否かを検出するための第1コンパレータであり、非反転入力端(+)に入力される分圧電圧Vdiv(=スイッチ電圧Vswに応じた電圧)と、反転入力端(-)に入力される閾値電圧VthAとを比較することにより比較信号SAを生成する。比較信号SAは、Vdiv>VthAであるときにハイレベルとなり。Vdiv<VthAであるときにローレベルとなる。なお、閾値電圧VthAは、スイッチ電圧Vswのローレベル(GND1)に正のオフセットを与えて生成することが望ましい。
【0055】
コンパレータCMPBは、スイッチ端子SWが正常にパルス駆動されているか否かを検出するための第2コンパレータ(先出のコンパレータCMPに相当)であり、非反転入力端(+)に入力されるスイッチ電圧Vswと、反転入力端(-)に入力される閾値電圧VthBとを比較することにより比較信号SBを生成する。比較信号SBは、Vsw>VthBであるときにハイレベルとなり。Vsw<VthBであるときにローレベルとなる。なお、閾値電圧VthBは、スイッチ電圧Vswのハイレベル(Vin+VORまたはVin)に負のオフセットを与えて生成することが望ましい。
【0056】
タイマTMRは、半導体装置10に入力されるイネーブル信号ENがハイレベル(=イネーブル時の論理レベル)に立ち上がってから所定の検出期間T1(例えば100μs)が経過した時点でクロック信号SCにワンショットパルスを生成する。なお、イネーブル信号ENは、半導体装置10の動作可否(イネーブル/ディーセーブル)を切り替えるための論理信号である。また、イネーブル信号ENは、例えば保護回路の動作後、正常状態に復帰した場合にもハイレベル(=イネーブル時の論理レベル)となる。
【0057】
DフリップフロップFFは、クロック信号SCのワンショットパルスをトリガとして、出力端(Q)のラッチ信号SDをハイレベル(=データ端(D)のハイレベル電圧Vreg)にセットする。また、DフリップフロップFFは、比較信号SBがローレベルであるときにラッチ信号SDをローレベル(=接地電圧GND1)にリセットする。
【0058】
フィルタFLTは、ラッチ信号SDが所定のマスク期間T2(例えば5μs)に亘ってハイレベルに維持されたときにフィルタ出力信号SEをハイレベルに立ち上げる。
【0059】
論理積演算器ANDは、比較信号SAとフィルタ出力信号SEの論理積演算を行い、その結果を検出信号BSPLATとして出力する。従って、検出信号BSPLATは、比較信号SAとフィルタ出力信号SEの少なくとも一方がローレベルであるときにローレベル(=異常未検出時の論理レベル)となり、比較信号SAとフィルタ出力信号SEの双方がハイレベルであるときにハイレベル(=異常検出時の論理レベル)となる。
【0060】
なお、上記したタイマTMR、DフリップフロップFF、フィルタFLT、及び、論理積演算器ANDは、比較信号SA及びSBの双方に応じて検出信号BSPLATを生成するように構成されたロジック部として機能する。ただし、ロジック部の構成については、何らこれに限定されるものではなく、任意のバリエーションを取り得る。
【0061】
トランジスタM3のドレインは、スイッチ端子SWに接続されている。トランジスタM3のゲートは、バイアス電圧Vb(例えば5V)の印加端に接続されている。トランジスタM3のソースは、抵抗R1の第1端に接続されている。このように接続されたトランジスタM3は、抵抗R1の第1端に印加される電圧を所定の上限値(Vb-Vgs)以下に制限するクランプ素子として機能する。
【0062】
抵抗R1の第2端と抵抗R2及びキャパシタC1それぞれの第1端は、いずれもコンパレータCMPAの非反転入力端(+)に接続されている。抵抗R2及びキャパシタC1それぞれの第2端は、いずれも接地端GND1に接続されている。このように接続された抵抗R1及びR2とキャパシタC1は、スイッチ電圧Vswを分圧して分圧電圧Vdivを生成する分圧回路として機能する。
【0063】
図6は、第3実施形態におけるショート検出動作の第1例(=スイッチ端子SWの正常時)を示すタイミングチャートであり、上から順に、イネーブル信号EN、出力スイッチ11のパルス駆動対象FET、スイッチ電圧Vsw、比較信号SA並びにSB、クロック信号SC、ラッチ信号SD、フィルタ出力信号SE、及び、検出信号BSPLATが描写されている。
【0064】
時刻t31において、半導体装置10のイネーブル信号ENがハイレベルに立ち上げられると、所定の検出期間T1(=t31~t32)に亘り、スイッチ端子SWのショート検出動作が実施される。本図に即して述べると、上記のショート検出動作では、トランジスタM1がオフされたまま、トランジスタM2のみがパルス駆動される。すなわち、スイッチ端子SWのショート検出動作時には、出力スイッチ11が第2オン抵抗値(=Ron2)に設定された状態でオン/オフされる。
【0065】
このとき、スイッチ端子SWのショート異常(=一次巻線21の両端間ショート)が生じていなければ、出力スイッチ11のオン/オフに伴い、スイッチ電圧VswがハイレベルVH(=Vin+VOR)とローレベルVL(=Vin×Ron2/(DCR+Ron2))との間で上下に変動する。
【0066】
従って、VthA<VL<VthB<VHとなるように、閾値電圧VthA及びVthBを予め設定しておくことにより、スイッチ端子SWの正常時には、比較信号SAがハイレベルに固定される一方、比較信号SBがハイレベルとローレベルを周期的に繰り返す状態となる。
【0067】
検出期間T1の経過後、時刻t32において、クロック信号SCにワンショットパルスが生成されると、これをトリガとしてラッチ信号SDがハイレベルにセットされる。ただし、スイッチ端子SWの正常時には、先にも述べたように、比較信号SBが周期的にローレベルに立ち下がる。従って、ラッチ信号SDは、マスク期間T2(=時刻t32~t33)の経過を待たずローレベルにリセットされる。その結果、フィルタ出力信号SEは、ローレベルに維持されるので、検出信号BSPLATもローレベルのままとなる。そのため、コントローラ12では、検出信号BSPLATがローレベルに維持されていることを検出することにより、スイッチ端子SWが正常であると判定することができる。
【0068】
なお、スイッチ端子SWのショート異常が検出されなかった場合には、時刻t33において、半導体装置10の通常動作が開始され、トランジスタM1(またはトランジスタM1及びM2の双方)がパルス駆動されるようになる。すなわち、半導体装置10の通常動作時には、出力スイッチ11が第1オン抵抗値(=Ron1又はRon1//Ron2)に設定された状態でオン/オフされる。
【0069】
図7は、第3実施形態におけるショート検出動作の第2例(=スイッチ端子SWの異常時)を示すタイミングチャートであり、先出の図6と同じく、上から順に、イネーブル信号EN、出力スイッチ11のパルス駆動対象FET、スイッチ電圧Vsw、比較信号SA並びにSB、クロック信号SC、ラッチ信号SD、フィルタ出力信号SE、及び、検出信号BSPLATが描写されている。
【0070】
時刻t41において、半導体装置10のイネーブル信号ENがハイレベルに立ち上げられると、所定の検出期間T1(=t41~t42)に亘り、スイッチ端子SWのショート検出動作が実施される。先にも述べたように、上記のショート検出動作では、トランジスタM1がオフされたままトランジスタM2のみがパルス駆動される。すなわち、スイッチ端子SWのショート検出動作時には、出力スイッチ11が第2オン抵抗値(=Ron2)に設定された状態でオン/オフされる。
【0071】
このとき、スイッチ端子SWのショート異常(=一次巻線21の両端間ショート)が生じている場合には、出力スイッチ11のオン/オフに依らず、スイッチ電圧Vswがほぼ直流入力電圧Vinに張り付く。従って、スイッチ端子SWの異常時には、比較信号SA及びSBの双方がハイレベルに固定された状態となる。
【0072】
検出期間T1の経過後、時刻t42において、クロック信号SCにワンショットパルスが生成されると、これをトリガとしてラッチ信号SDがハイレベルにセットされる。ここで、スイッチ端子SWの異常時には、先にも述べたように、比較信号SBがハイレベルに固定される。従って、ラッチ信号SDがリセットされることなくマスク期間T2(=時刻t42~t43)に亘ってハイレベルに維持される。
【0073】
その結果、マスク期間T2の経過後、時刻t43において、フィルタ出力信号SEがハイレベルに立ち上がる。このとき、比較信号SAもハイレベルに固定されているので、検出信号BSPLATがハイレベルに立ち上がる。そのため、コントローラ12では、検出信号BSPLATの立ち上がりを検出することにより、スイッチ端子SWの異常を判定することができる。
【0074】
このように、本実施形態の検出回路13では、比較信号SA及びSBの双方が一意の論理レベル(ここではハイレベル)に固定しているとき、言い換えれば、スイッチ端子SWが天絡しておりかつ正常にパルス駆動されていないときに、スイッチ端子SWのショート異常が検出される。
【0075】
なお、上記のショート検出動作時には、直流入力電圧Vinの印加端から出力スイッチ11に向けて一次電流Ipが直接流れ込む。ただし、出力スイッチ11のオン抵抗値が通常動作時よりも引き上げられているので、出力スイッチ11での消費電力(延いては発熱量)を抑えることが可能となる。
【0076】
また、スイッチ端子SWのショート異常が検出された場合には、検出期間T1(+マスク期間T2)が満了する時刻t43において、半導体装置10の通常動作が開始されることなく、出力スイッチ11のパルス駆動が強制的に停止される。従って、過大な一次電流Ipを遮断することができるので、半導体装置10の安全性を高めることが可能となる。これらの点については、先述の第2実施形態(図2)と何ら変わらない。
【0077】
なお、上記の実施形態では、半導体装置10の電源投入時またはイネーブル信号ENの入力時に検出期間T1が設定される例を挙げたが、検出期間T1は、任意のトリガ入力時に設定してもよい。例えば、絶縁型スイッチング電源1の出力動作に支障がない限り、絶縁スイッチング電源1の動作途中(省電力を目的としたスタンバイ期間など)に検出期間T1を設定することもできる。
【0078】
<車両への適用>
図8は、電子機器が搭載される車両の外観を示す図である。本構成例の車両Xは、不図示のバッテリから電力供給を受けて動作する種々の電子機器X11~X18を搭載している。なお、本図における電子機器X11~X18の搭載位置は、図示の便宜上、実際とは異なる場合がある。
【0079】
電子機器X11は、エンジンに関連する制御(インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など)を行うエンジンコントロールユニットである。
【0080】
電子機器X12は、HID[high intensity discharged lamp]又はDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。
【0081】
電子機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【0082】
電子機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power steering]制御、電子サスペンション制御など)を行う制動ユニットである。
【0083】
電子機器X15は、ドアロック又は防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【0084】
電子機器X16は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー(ショックアブソーバー)、電動サンルーフ、及び、電動シートなど、標準装備品またはメーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。
【0085】
電子機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、及び、ETC[electronic toll collection system]など、ユーザオプション品として任意で車両Xに装着される電子機器である。
【0086】
電子機器X18は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【0087】
なお、先述の絶縁型スイッチング電源1は、電子機器X11~X18のいずれにも組み込むことが可能である。
【0088】
<その他の変形例>
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【符号の説明】
【0089】
1 絶縁型スイッチング電源
10 半導体装置(電源制御IC)
11 出力スイッチ
12 コントローラ
13 検出回路
20 トランス
21 一次巻線
22 二次巻線
30 整流平滑回路
31 ダイオード
32 キャパシタ
AND 論理積演算器
C1 キャパシタ
CMP、CMPA、CMPB コンパレータ
FF Dフリップフロップ
FLT フィルタ
GND 接地端子
M1、M2、M3 トランジスタ
R1、R2 抵抗
SW スイッチ端子
TMR タイマ
VIN 電源端子
X 車両
X11~X18 電子機器
図1
図2
図3
図4
図5
図6
図7
図8