(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-16
(45)【発行日】2024-10-24
(54)【発明の名称】情報処理装置、量子回路生成方法および量子回路生成プログラム
(51)【国際特許分類】
G06N 10/00 20220101AFI20241017BHJP
G06N 10/60 20220101ALI20241017BHJP
G06N 10/20 20220101ALI20241017BHJP
【ＦＩ】
G06N10/00
G06N10/60
G06N10/20
【請求項の数】
6
(21)【出願番号】P 2023542136
(86)(22)【出願日】2021-08-19
(86)【国際出願番号】 JP2021030458
(87)【国際公開番号】W WO2023021666
(87)【国際公開日】2023-02-23
【審査請求日】2024-01-18
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】森田 幹雄
【審査官】真木 健彦
(56)【参考文献】
【文献】特開２０２０－１４４４００（ＪＰ，Ａ）
【文献】特開２０２０－２０１５６６（ＪＰ，Ａ）
【文献】特開２００６－１９５５８７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｎ １０／００
(57)【特許請求の範囲】
【請求項1】
複数のパウリ演算子の結合によってそれぞれ示される複数の射影演算子を示す演算子情報と、量子デバイスに含まれる複数の量子ビットの接続関係を示す配置情報とを記憶する記憶部と、前記演算子情報が示す前記複数の射影演算子に基づいて、前記複数の量子ビットに対応する複数の行と前記複数の射影演算子に対応する複数の列とを含む行列を生成し、行操作によって前記行列を対角行列に変換する対角化であって、前記行操作は、前記配置情報が示す前記接続関係に基づいて、前記複数の行の中から２つの行を選択し、前記２つの行のうちの一方の行を用いて他方の行を更新することを含む対角化を実行し、前記対角化で行われた前記行操作に基づいて、前記量子デバイスに対するゲート操作を示す量子回路を生成する処理部と、
を有する情報処理装置。
【請求項2】
前記行操作で選択される前記２つの行は、前記複数の量子ビットのうち前記量子デバイスにおいて相互に接続されている２つ量子ビットに対応する、請求項１記載の情報処理装置。
【請求項3】
前記複数の量子ビットは、第１の量子ビットと、前記第１の量子ビットに接続された第２の量子ビットと、前記第２の量子ビットに接続され前記第１の量子ビットに接続されていない第３の量子ビットとを含み、前記対角化は、前記複数の行のうち前記第１の量子ビットに対応する第１の行と前記第３の量子ビットに対応する第３の行とが、同じ列に非ゼロ要素を含む場合、前記第１の行と前記第２の量子ビットに対応する第２の行との間の第１の行操作と、前記第２の行と前記第３の行との間の第２の行操作とによって、前記第３の行の非ゼロ要素を削除する、
請求項１記載の情報処理装置。
【請求項4】
前記複数の量子ビットは、第１の量子ビットと、前記第１の量子ビットからのホップ数が異なる２以上の第２の量子ビットとを含み、前記対角化は、前記複数の行のうち前記第１の量子ビットに対応する第１の行と前記２以上の第２の量子ビットに対応する２以上の第２の行とが、同じ列に非ゼロ要素を含む場合、前記２以上の第２の行のうち前記ホップ数が最大の第２の量子ビットに対応する第２の行から優先的に、前記非ゼロ要素を消去するための行操作を行う、
請求項１記載の情報処理装置。
【請求項5】
複数のパウリ演算子の結合によってそれぞれ示される複数の射影演算子に基づいて、量子デバイスに含まれる複数の量子ビットに対応する複数の行と前記複数の射影演算子に対応する複数の列とを含む行列を生成し、行操作によって前記行列を対角行列に変換する対角化であって、前記行操作は、前記量子デバイスにおける前記複数の量子ビットの接続関係に基づいて、前記複数の行の中から２つの行を選択し、前記２つの行のうちの一方の行を用いて他方の行を更新することを含む対角化を実行し、
前記対角化で行われた前記行操作に基づいて、前記量子デバイスに対するゲート操作を示す量子回路を生成する、
処理をコンピュータが実行する量子回路生成方法。
【請求項6】
複数のパウリ演算子の結合によってそれぞれ示される複数の射影演算子に基づいて、量子デバイスに含まれる複数の量子ビットに対応する複数の行と前記複数の射影演算子に対応する複数の列とを含む行列を生成し、行操作によって前記行列を対角行列に変換する対角化であって、前記行操作は、前記量子デバイスにおける前記複数の量子ビットの接続関係に基づいて、前記複数の行の中から２つの行を選択し、前記２つの行のうちの一方の行を用いて他方の行を更新することを含む対角化を実行し、
前記対角化で行われた前記行操作に基づいて、前記量子デバイスに対するゲート操作を示す量子回路を生成する、
処理をコンピュータに実行させる量子回路生成プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は情報処理装置、量子回路生成方法および量子回路生成プログラムに関する。
【背景技術】
【0002】
量子コンピュータの用途の１つに、変分量子固有値ソルバ（ＶＱＥ：Variational Quantum Eigensolver）という量子化学計算がある。量子化学計算は、シュレーディンガー方程式に基づいて分子状態を推定する分子シミュレーションである。ＶＱＥは、変分原理と量子力学とに基づいて、分子状態に関する最適な固有値を算出する。
【0003】
ＶＱＥは、量子デバイスに含まれる複数の量子ビットを用いて特定の量子状態を再現する。ＶＱＥは、複数の量子ビットに対して特定の射影演算子に相当するゲート操作を行うことで、その量子状態のもとでエネルギーなどの測定値を求める。ＶＱＥは、１回の量子状態から、複数の射影演算子に対応する複数の測定値を並列に求めることがある。
【0004】
量子デバイスに実行させる一連のゲート操作は、量子回路によって規定される。量子回路は、量子演算の手順を示すプログラムに相当する。量子回路は、制御ノット（ＣＮＯＴ：Controlled NOT）ゲートや制御Ｚ（ＣＺ：Controlled Z）ゲートなどの量子ゲートを含む。ＶＱＥに用いられる量子回路は、量子状態を生成する生成回路と、生成された量子状態から複数の測定値を算出する測定回路とを含むことがある。
【0005】
測定回路の構造は、複数の射影演算子の仕様に基づいて決定される。各射影演算子は、２以上のパウリ演算子に分解され得る。パウリ演算子は、量子ビットに適用される単位演算子であり、パウリＸ演算子、パウリＹ演算子およびパウリＺ演算子を含む。そこで、複数の射影演算子の仕様から測定回路の量子ゲートを生成する技術が提案されている。
【0006】
なお、量子ハミルトニアンに含まれる複数のパウリ文字列からパウリグラフを生成し、同時観測可能性に基づいて一部のノードを統合した統合パウリグラフを生成し、統合パウリグラフに基づいて量子回路を設計するコンピュータが提案されている。また、量子回路を表すパラメータの初期値を出力する古典コンピュータと、初期値に応じてＶＱＥを用いた量子計算を実行し、エネルギー計算のための量子回路を表すパラメータを生成する量子コンピュータとを含むハイブリッドシステムが提案されている。
【先行技術文献】
【特許文献】
【0007】
【文献】特開２０２０－１４４４００号公報
【文献】特開２０２０－１８７４５１号公報
【非特許文献】
【0008】
【文献】Wakaki Hattori and Shigeru Yamashita, "Quantum Circuit Optimization by Changing the Gate Order for 2D Nearest Neighbor Architectures", Proc. of the 10th International Conference on Reversible Computation (RC 2018), pp. 228-243, September 2018
【文献】Pranav Gokhale, Olivia Angiuli, Yongshan Dign, Kaiwen Gui, Teague Tomesh, Martin Suchara, Margaret Martonosi and Frederic T. Chong, "Minimizing State Preparations in Variational Quantum Eigensolver by Partitioning into Commuting Families", arXiv:1907.13623, July 2019
【発明の概要】
【発明が解決しようとする課題】
【0009】
量子デバイスでは、物理的制約により、各量子ビットが全ての他の量子ビットと接続されているとは限らない。そのため、ＣＮＯＴゲートやＣＺゲートなど２入力の量子ゲートは、接続されていない２つの量子ビットに直接適用できないことがある。この点、射影演算子の仕様から量子回路を生成する従来技術は、量子ビットの接続関係の制約のもとで、効率性の高い量子回路を生成することが難しいことがある。
【0010】
例えば、１つの方法として、まず量子ビットの接続関係を考慮せずに量子回路を生成し、接続関係の制約を満たすように、２つの量子ビットの値を入れ替えるスワップゲートを量子回路に挿入する方法も考えられる。しかし、後からスワップゲートを挿入する方法では、量子ゲートが多い非効率な量子回路が生成されることがある。そこで、１つの側面では、本発明は、効率性の高い量子回路を生成することを目的とする。
【課題を解決するための手段】
【0011】
１つの態様では、記憶部と処理部とを有する情報処理装置が提供される。記憶部は、複数のパウリ演算子の結合によってそれぞれ示される複数の射影演算子を示す演算子情報と、量子デバイスに含まれる複数の量子ビットの接続関係を示す配置情報とを記憶する。処理部は、演算子情報が示す複数の射影演算子に基づいて、複数の量子ビットに対応する複数の行と複数の射影演算子に対応する複数の列とを含む行列を生成する。処理部は、行操作によって行列を対角行列に変換する対角化であって、行操作は、配置情報が示す接続関係に基づいて、複数の行の中から２つの行を選択し、２つの行のうちの一方の行を用いて他方の行を更新することを含む対角化を実行する。処理部は、対角化で行われた行操作に基づいて、量子デバイスに対するゲート操作を示す量子回路を生成する。
【0012】
また、１つの態様では、コンピュータが実行する量子回路生成方法が提供される。また、１つの態様では、コンピュータに実行させる量子回路生成プログラムが提供される。
【発明の効果】
【0013】
１つの側面では、効率性の高い量子回路が生成される。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【0014】
【図1】第１の実施の形態の情報処理装置を説明するための図である。
【図2】第２の実施の形態の情報処理システムの例を示す図である。
【図3】情報処理装置のソフトウェア構造例を示す図である。
【図4】測定回路を含む量子回路の例を示す図である。
【図5】スタビライザー行列を用いた測定回路の第１の設計例を示す図である。
【図6】測定回路の第１の例を示す図である。
【図7】測定回路の第２の例を示す図である。
【図8】スタビライザー行列を用いた測定回路の第２の設計例を示す図である。
【図9】測定回路の第３の例を示す図である。
【図10】量子回路生成の手順例を示すフローチャートである。
【図11】行列対角化の手順例を示すフローチャートである。
【発明を実施するための形態】
【0015】
以下、本実施の形態を図面を参照して説明する。
［第１の実施の形態］
第１の実施の形態を説明する。
［第１の実施の形態］
第１の実施の形態を説明する。
【0016】
図１は、第１の実施の形態の情報処理装置を説明するための図である。
第１の実施の形態の情報処理装置１０は、量子コンピュータに実行させる一連のゲート操作を規定した量子回路を生成する。量子コンピュータは、例えば、エラー訂正のない中規模量子コンピュータであるＮＩＳＱ（Noisy Intermediate-Scale Quantum Computer）である。情報処理装置１０は、いわゆる古典コンピュータであってもよい。情報処理装置１０は、クライアント装置でもよいしサーバ装置でもよい。情報処理装置１０が、コンピュータ、量子回路生成装置または設計装置と呼ばれてもよい。
第１の実施の形態の情報処理装置１０は、量子コンピュータに実行させる一連のゲート操作を規定した量子回路を生成する。量子コンピュータは、例えば、エラー訂正のない中規模量子コンピュータであるＮＩＳＱ（Noisy Intermediate-Scale Quantum Computer）である。情報処理装置１０は、いわゆる古典コンピュータであってもよい。情報処理装置１０は、クライアント装置でもよいしサーバ装置でもよい。情報処理装置１０が、コンピュータ、量子回路生成装置または設計装置と呼ばれてもよい。
【0017】
情報処理装置１０は、記憶部１１および処理部１２を有する。記憶部１１は、ＲＡＭ（Random Access Memory）などの揮発性半導体メモリでもよいし、ＨＤＤ（Hard Disk Drive）やフラッシュメモリなどの不揮発性ストレージでもよい。処理部１２は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）などのプロセッサである。ただし、処理部１２が、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの特定用途の電子回路を含んでもよい。プロセッサは、例えば、ＲＡＭなどのメモリ（記憶部１１でもよい）に記憶されたプログラムを実行する。プロセッサの集合が、マルチプロセッサまたは単に「プロセッサ」と呼ばれてもよい。
【0018】
記憶部１１は、演算子情報１３および配置情報１４を記憶する。演算子情報１３は、同一の量子状態から異なる測定値を算出する複数の射影演算子を示す。情報処理装置１０が生成する量子回路は、ＶＱＥに用いられてもよい。ＶＱＥは、ある量子状態に対して複数の射影演算子を並列に作用させて複数の測定値を算出し、それら複数の測定値を係数で重み付けした和を、その量子状態におけるエネルギーとして算出する。ＶＱＥは、量子状態を変えながらエネルギーを算出して、エネルギーが最小になる量子状態を探索する。
【0019】
複数の射影演算子はそれぞれ、複数のパウリ演算子の結合によって表現される。パウリ演算子は、量子ビットに対する単位演算子であり、パウリＸ演算子とパウリＹ演算子とパウリＺ演算子を含む。パウリＸ演算子は、ビット反転に相当する。パウリＹ演算子は、ビット反転と位相反転の組み合わせに相当する。パウリＺ演算子は、位相反転に相当する。
【0020】
複数の射影演算子はそれぞれ、パウリ演算子の列を示すパウリ文字列によって表現されてもよい。パウリ文字列の各文字は、Ｘ、ＹまたはＺである。パウリ文字列の長さは、量子ビットの個数と同じであってもよい。長さの調整のため、パウリ文字列は、恒等写像を示す単位行列Ｉを含んでもよい。例えば、射影演算子Ｏ１がＸＸＸＸ、射影演算子Ｏ２がＸＸＹＹ、射影演算子Ｏ３がＸＹＸＹ、射影演算子Ｏ４がＹＸＸＹである。
【0021】
配置情報１４は、量子デバイスに含まれる複数の量子ビットの接続関係を示す。量子デバイスに含まれる各量子ビットは、物理的制約により、他の全ての量子ビットと接続されているとは限らず、一部の量子ビットとのみ接続されていることがある。２入力の量子ゲートは、接続されている２つの量子ビットに対しては実行可能である一方、接続されていない２つの量子ビットに対しては実行不能であることがある。
【0022】
複数の量子ビットは、量子デバイスの中で格子状に配置されていることがある。例えば、量子デバイスは、格子状に配置された量子ビットｑ０，ｑ１，ｑ２，ｑ３を含む。量子ビットｑ０，ｑ１が相互に接続され、量子ビットｑ１，ｑ２が相互に接続され、量子ビットｑ２，ｑ３が相互に接続され、量子ビットｑ０，ｑ３が相互に接続されている。量子ビットｑ０，ｑ２は接続されておらず、量子ビットｑ１，ｑ３は接続されていない。
【0023】
配置情報１４は、量子ビットに対応するノードと接続に対応するエッジとを含む無向グラフによって表現されてもよい。また、配置情報１４は、量子ビットに対応する行および列を含み、接続されていない量子ビットのペアが０であり、接続されている量子ビットのペアが１である隣接行列によって表現されてもよい。
【0024】
処理部１２は、演算子情報１３が示す複数の演算子に基づいて行列１５を生成する。行列１５は、いわゆるスタビライザー行列に含まれるＸ行列であってもよい。行列１５は、複数の量子ビットに対応する複数の行と、複数の射影演算子に対応する複数の列とを含む。例えば、行列１５は、量子ビットｑ０，ｑ１，ｑ２，ｑ３に対応する４つの行と、射影演算子Ｏ１，Ｏ２，Ｏ３，Ｏ４に対応する４つの列とを含む。行列１５に含まれる各要素は、例えば、パウリ文字列から導出される０または１のフラグである。
【0025】
処理部１２は、１以上の行操作を通じて行列１５を対角行列１６に変換する対角化を実行する。対角行列１６は、対角要素が非ゼロであり非対角要素が０である行列である。例えば、対角行列１６は、対角要素が１であり非対角要素が０である単位行列である。対角化で行われる行操作は、配置情報１４が示す接続関係に基づいて２つの行を選択し、選択された２つの行のうちの一方の行を用いて他方の行を更新することを含む。
【0026】
行操作は、例えば、一方の行を他方の行に加算する。各要素が０または１のフラグである場合、２つの要素の加算は排他的論理和に相当する。対角化は、いわゆるガウスの消去法または掃き出し法と呼ばれるアルゴリズムに従って実行されてもよい。ただし、行操作が行われる２つの行は、複数の量子ビットの間の接続関係の制約のもとで選択される。例えば、処理部１２は、相互に接続されている２つの量子ビットに対応する２つの行を選択し、接続されていない２つの量子ビットに対応する２つの行は選択しない。
【0027】
例えば、処理部１２は、量子ビットｑ０に対応する行＃０の（１，１，１，１）を用いて、量子ビットｑ３に対応する行＃３の（０，１，１，１）を（１，０，０，０）に更新する。続けて、処理部１２は、行＃３の（１，０，０，０）を用いて、行＃０の（１，１，１，１）を（０，１，１，１）に更新する。特定のアルゴリズムに従って、このような行操作を繰り返すことで、行列１５が対角行列１６に変換される。
【0028】
ここで、量子ビットｑ０に対応する行＃０と量子ビットｑ２に対応する行＃２とが、同じ列に非ゼロ要素を含むことがある。この場合であっても、量子ビットｑ０，ｑ２が接続されていないため、行＃０，＃２の間で直接的に行演算を行うことが制限されることがある。その場合、処理部１２は、量子ビットｑ０，ｑ１に対応する行＃０，＃１の行演算と、量子ビットｑ１，ｑ２に対応する行＃１，＃２の行演算とを組み合わせて、行＃０，＃２の行演算と同等の演算結果を実現してもよい。
【0029】
また、基準の量子ビットに対応する行と、２以上の他の量子ビットに対応する２以上の他の行とが、同じ列に非ゼロ要素を含むことがある。この場合、処理部１２は、２以上の量子ビットそれぞれについて基準の量子ビットからのホップ数を算出し、ホップ数が最大の量子ビットに対応する行を優先的に選択してもよい。ホップ数が最大の量子ビットは、基準の量子ビットから最も遠いものである。処理部１２は、ホップ数が最大である量子ビットに対応する行から優先的に、非ゼロ要素を消去するように行演算を実行してもよい。
【0030】
処理部１２は、対角化で行われた１以上の行操作に基づいて、量子デバイスに対する１以上のゲート操作を示す量子回路１７を生成する。量子回路１７は、複数の量子ビットに対応する複数のラインを含み、ライン上に配置された１以上の量子ゲートを含む。量子ゲートが示すゲート操作が、左から右に向かう順序で実行される。
【0031】
量子ゲートには、ＣＮＯＴゲートが含まれる。例えば、処理部１２は、行＃０を用いて行＃３を更新する行操作から、量子ビットｑ０が制御ビットであり量子ビットｑ３が標的ビット（ターゲットビット）であるＣＮＯＴゲートを生成する。同様に、処理部１２は、行＃３を用いて行＃０を更新する行操作から、量子ビットｑ３が制御ビットであり量子ビットｑ０が標的ビットであるＣＮＯＴゲートを生成する。ＣＮＯＴゲートは、制御ビットが０の場合は標的ビットを変更せず、制御ビットが１の場合に標的ビットのビット反転を行う。ビット反転は、標的ビットにＸゲートを適用することに相当する。
【0032】
処理部１２は、生成された量子回路１７を出力する。処理部１２は、量子回路１７を不揮発性ストレージに保存してもよいし、表示装置に表示してもよいし、他の情報処理装置に送信してもよい。また、処理部１２は、量子回路１７に基づいて、情報処理装置１０に接続された量子デバイスに対してゲート操作を行ってもよい。
【0033】
以上説明したように、第１の実施の形態の情報処理装置１０は、複数の射影演算子に基づいて、量子状態から複数の測定値を算出するための量子回路１７を生成する。これにより、情報処理装置１０によって量子回路１７の設計が支援され、量子回路１７の設計の負担が軽減される。また、情報処理装置１０は、複数の射影演算子から行列１５を生成し、行列１５を対角行列１６に変換する対角化を通じて、量子回路１７を決定する。これにより、情報処理装置１０は、様々な射影演算子に対して画一的方法で量子回路１７を生成することができ、量子回路１７を高速に生成することができる。
【0034】
また、情報処理装置１０は、行列１５の対角化処理の最適化を通じて、量子回路１７を最適化することができる。これにより、量子ゲートの少ない高効率な量子回路１７が生成される。また、情報処理装置１０は、行列１５の対角化の中で、複数の量子ビットの接続関係の制約に従って、行操作を行う２つの行を選択する。これにより、射影演算子の仕様を満たすための量子ゲートの決定と接続関係の制約を満たすための量子ゲートの決定を別個に行う場合と比べて、量子回路１７の生成が高速化される。
【0035】
また、量子ゲートの少ない高効率な量子回路１７が生成される。特に、射影演算子の仕様を満たす量子回路を生成した後、接続関係の制約を満たすようにスワップゲートを後から挿入する場合と比べて、量子回路１７の量子ゲート数が減少する。その結果、量子回路１７を実行する際の実行時間が短縮する。また、射影演算子のサイズが大きい場合であっても、量子ビットの持続時間（コヒーレンス時間）内に量子計算が完了する。また、量子ゲート数が少ないことで、エラー発生確率が低下する。
【0036】
【0037】
第２の実施の形態の情報処理装置１００は、ＶＱＥに用いられる量子回路を生成する。情報処理装置１００には、量子デバイス３０が接続されている。量子デバイス３０は、量子コンピュータに相当する。情報処理装置１００は、いわゆる古典コンピュータに相当する。情報処理装置１００は、クライアント装置でもよいしサーバ装置でもよい。情報処理装置１００は、コンピュータ、量子回路生成装置または設計装置と呼ばれてもよい。情報処理装置１００は、第１の実施の形態の情報処理装置１０に対応する。
【0038】
情報処理装置１００は、バスに接続されたＣＰＵ１０１、ＲＡＭ１０２、ＨＤＤ１０３、ＧＰＵ１０４、入力インタフェース１０５、媒体リーダ１０６、通信インタフェース１０７およびデバイスインタフェース１０８を有する。ＣＰＵ１０１は、前述の処理部１２に対応する。ＲＡＭ１０２またはＨＤＤ１０３は、前述の記憶部１１に対応する。
【0039】
ＣＰＵ１０１は、プログラムの命令を実行するプロセッサである。ＣＰＵ１０１は、ＨＤＤ１０３に記憶されたプログラムおよびデータの少なくとも一部をＲＡＭ１０２にロードし、プログラムを実行する。情報処理装置１００は、複数のプロセッサを有してもよい。プロセッサの集合が、マルチプロセッサまたは単に「プロセッサ」と呼ばれてもよい。
【0040】
ＲＡＭ１０２は、ＣＰＵ１０１で実行されるプログラムおよびＣＰＵ１０１で演算に使用されるデータを一時的に記憶する揮発性半導体メモリである。情報処理装置１００は、ＲＡＭ以外の種類の揮発性メモリを有してもよい。
【0041】
ＨＤＤ１０３は、ＯＳ（Operating System）、ミドルウェア、アプリケーションソフトウェアなどのソフトウェアのプログラム、および、データを記憶する不揮発性ストレージである。情報処理装置１００は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の不揮発性ストレージを有してもよい。
【0042】
ＧＰＵ１０４は、ＣＰＵ１０１と連携して画像を生成し、情報処理装置１００に接続された表示装置１１１に画像を出力する。表示装置１１１は、例えば、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイまたはプロジェクタである。なお、情報処理装置１００に、プリンタなどの他の種類の出力デバイスが接続されてもよい。
【0043】
入力インタフェース１０５は、情報処理装置１００に接続された入力デバイス１１２から入力信号を受け付ける。入力デバイス１１２は、例えば、マウス、タッチパネルまたはキーボードである。情報処理装置１００に複数の入力デバイスが接続されてもよい。
【0044】
媒体リーダ１０６は、記録媒体１１３に記録されたプログラムおよびデータを読み取る読み取り装置である。記録媒体１１３は、例えば、磁気ディスク、光ディスクまたは半導体メモリである。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）およびＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）およびＤＶＤ（Digital Versatile Disc）が含まれる。媒体リーダ１０６は、記録媒体１１３から読み取られたプログラムおよびデータを、ＲＡＭ１０２やＨＤＤ１０３などの他の記録媒体にコピーする。読み取られたプログラムは、ＣＰＵ１０１によって実行されることがある。
【0045】
記録媒体１１３は、可搬型記録媒体であってもよい。記録媒体１１３は、プログラムおよびデータの配布に用いられることがある。また、記録媒体１１３およびＨＤＤ１０３が、コンピュータ読み取り可能な記録媒体と呼ばれてもよい。
【0046】
通信インタフェース１０７は、ネットワーク１１４に接続され、ネットワーク１１４を介して他の情報処理装置と通信する。通信インタフェース１０７は、スイッチやルータなどの有線通信装置に接続される有線通信インタフェースでもよいし、基地局やアクセスポイントなどの無線通信装置に接続される無線通信インタフェースでもよい。
【0047】
デバイスインタフェース１０８は、量子デバイス３０に接続されている。デバイスインタフェース１０８は、量子デバイス３０にゲート操作を指示する。量子デバイス３０は、複数の量子ビットを含む。複数の量子ビットの中には、その物理配置に基づいて、接続されている量子ビットのペアと接続されていない量子ビットのペアとがある。２入力の量子ゲート（２量子ゲート）は、接続されている量子ビットのペアに対して実行可能であり、接続されていない量子ビットのペアに対して実行不能である。
【0048】
量子デバイス３０は、量子ビット３１，３２，３３，３４（ｑ０，ｑ１，ｑ２，ｑ３）を含む。量子ビット３１，３２，３３，３４は、格子状に配置されている。量子ビット３１，３２が接続され、量子ビット３２，３３が接続され、量子ビット３３，３４が接続され、量子ビット３１，３４が接続されている。量子ビット３１，３３は接続されておらず、量子ビット３２，３４は接続されていない。
【0049】
ここで、量子化学計算であるＶＱＥについて説明する。量子化学計算は、シュレーディンガー方程式に基づいて分子状態を推定する分子シミュレーションである。ＶＱＥは、変分原理と量子力学とに基づいて、分子状態に関する最適な固有値を算出する。ＶＱＥは、様々な量子状態のエネルギーを測定し、エネルギーを最小化する量子状態を求める。
【0050】
エネルギーは、数式（１）に示すハミルトニアンＨを、射影演算子として量子状態に適用することで算出される。数式（１）において、Ｏｉは分割された射影演算子としての一般化パウリ行列である。一般化パウリ行列Ｏｉは、単位演算子であるパウリ演算子を並べたパウリ文字列として表現される。パウリ文字列の長さ（文字数）は、量子ビット数と同じである。長さの調整のためにパウリ文字列が単位行列Ｉを含んでもよい。ｈｉはＯｉの重みを示す係数である。Ｎは一般化パウリ行列の個数であり、量子ビット数と同じである。よって、ハミルトニアンＨは、一般化パウリ行列Ｏｉの重み付き和である。ＶＱＥでは、一般化パウリ行列Ｏｉと係数ｈｉがユーザから指定される。
【0051】
【数1】
【0052】
ＶＱＥは、Ｎ個の量子ビットを用いて量子状態ψ（θ）を作り出し、エネルギーＥを測定する。パラメータθを変えることで異なる量子状態ψ（θ）が生成される。エネルギーＥは、数式（２）に示すように、量子状態ψ（θ）にハミルトニアンＨを適用した期待値である。数式（１）から、エネルギーＥは、量子状態ψ（θ）に一般化パウリ行列Ｏｉを適用した期待値を、係数ｈｉで重み付けした和である。ＶＱＥは、量子状態ψ（θ）を繰り返し生成し、Ｎ個の一般化パウリ行列Ｏｉそれぞれについて、測定値＜ψ（θ）｜Ｏｉ｜ψ（θ）＞を繰り返し算出してその平均を期待値として算出する。ＶＱＥは、Ｎ個の一般化パウリ行列Ｏｉに対応するＮ個の期待値の重み付き和をエネルギーＥと定義する。
【0053】
【数2】
【0054】
量子状態ψ（θ）から一般化パウリ行列Ｏｉの測定値を算出するため、情報処理装置１００は、量子デバイス３０に対してゲート操作を指示する。ここで、量子回路に使用することができる各種の量子ゲートについて説明する。
【0055】
量子ゲートには、数式（３）に示すパウリＸゲート、パウリＹゲートおよびパウリＺゲートが含まれる。パウリＸゲート、パウリＹゲートおよびパウリＺゲートは、１個の量子ビットに作用する１量子ゲートである。パウリＸゲートは、Ｘ軸を中心とした１８０度の回転であり、ビット反転に相当する。パウリＹゲートは、Ｙ軸を中心とした１８０度の回転であり、ビット反転と位相反転の組み合わせに相当する。パウリＺゲートは、Ｚ軸を中心とした１８０度の回転であり、位相反転に相当する。パウリＹゲートは、パウリＸゲートとパウリＺゲートの両方の性質を併せもっている。
【0056】
【数3】
【0057】
また、量子ゲートには、数式（４）に示すアダマールゲートＨおよび位相シフトゲートＳが含まれる。アダマールゲートＨおよび位相シフトゲートＳは、１個の量子ビットに作用する１量子ゲートである。アダマールゲートＨは、Ｘ軸とＺ軸の間の４５度の軸を中心とした１８０度の回転である。位相シフトゲートＳは、９０度の位相回転である。
【0058】
【数4】
【0059】
また、量子ゲートには、数式（５）に示すＣＮＯＴゲートおよびＣＺゲートが含まれる。ＣＮＯＴゲートおよびＣＺゲートは、２個の量子ビットに作用する２量子ゲートである。ＣＮＯＴゲートは、制御ビットと呼ばれる一方の量子ビットが１である場合、標的ビットと呼ばれる他方の量子ビットにパウリＸゲートを適用する。ＣＮＯＴゲートは、２つの量子ビットの排他的論理和に相当し、２つの量子ビットの加算に相当する。ＣＺゲートは、制御ビットが１である場合、標的ビットにパウリＺゲートを適用する。
【0060】
【数5】
【0061】
次に、情報処理装置１００のソフトウェア構造について説明する。
図３は、情報処理装置のソフトウェア構造例を示す図である。
情報処理装置１００は、物理配置記憶部１２１、射影演算子記憶部１２２および量子回路記憶部１２３を有する。これらの記憶部は、例えば、ＲＡＭ１０２またはＨＤＤ１０３を用いて実現される。また、情報処理装置１００は、量子回路生成部１２４、ゲート操作部１２５および量子化学計算部１２６を有する。これらの処理部は、例えば、ＣＰＵ１０１およびプログラムを用いて実現される。
図３は、情報処理装置のソフトウェア構造例を示す図である。
情報処理装置１００は、物理配置記憶部１２１、射影演算子記憶部１２２および量子回路記憶部１２３を有する。これらの記憶部は、例えば、ＲＡＭ１０２またはＨＤＤ１０３を用いて実現される。また、情報処理装置１００は、量子回路生成部１２４、ゲート操作部１２５および量子化学計算部１２６を有する。これらの処理部は、例えば、ＣＰＵ１０１およびプログラムを用いて実現される。
【0062】
物理配置記憶部１２１は、量子デバイス３０の物理配置情報を記憶する。物理配置情報は、量子デバイス３０の量子ビットの接続関係を示す。物理配置情報は、量子ビットに対応するノードと接続に対応するエッジとを含む無向グラフであってもよい。また、物理配置情報は、量子ビットに対応する行および列を含み、接続されていない量子ビットのペアは０であり、接続されている量子ビットのペアは１である隣接行列であってもよい。
【0063】
射影演算子記憶部１２２は、射影演算子情報を記憶する。射影演算子情報は、ユーザから指定されたＮ個の一般化パウリ行列ＯｉおよびＮ個の係数ｈｉを含む。一般化パウリ行列Ｏｉはそれぞれ、長さＮのパウリ文字列によって表される。パウリ文字列の各文字は、Ｘ，ＹまたはＺである。ただし、長さ調整のためパウリ文字列がＩを含むこともある。
【0064】
量子回路記憶部１２３は、情報処理装置１００が生成した量子回路を記憶する。量子回路は、量子デバイス３０が実行するゲート操作の手順を規定したプログラムに相当する。情報処理装置１００が生成する量子回路は、ＶＱＥのための複数の量子ゲートを含む。後述するように、この量子回路は、量子状態を生成するアンザッツ回路と、Ｎ個の一般化パウリ行列に基づく観測を並列に行う測定回路とを含む。
【0065】
量子回路生成部１２４は、物理配置記憶部１２１に記憶された物理配置情報と、射影演算子記憶部１２２に記憶された射影演算子情報とに基づいて、量子回路を生成する。量子回路生成部１２４は、生成された量子回路を量子回路記憶部１２３に保存する。後述するように、量子回路生成部１２４は、Ｎ個の一般化パウリ行列を示すＮ個のパウリ文字列からスタビライザー行列を生成し、スタビライザー行列を用いて測定回路の量子ゲートを決定する。このとき、量子回路生成部１２４は、スタビライザー行列を対角化するための効率的な手順を判定し、判定した手順に対応する量子ゲートを生成する。
【0066】
ゲート操作部１２５は、量子回路記憶部１２３に記憶された量子回路が示すゲート操作を量子デバイス３０に対して指示する。ゲート操作部１２５は、量子デバイス３０から測定値を読み出して量子化学計算部１２６に報告する。
【0067】
量子化学計算部１２６は、ＶＱＥを実行する。量子化学計算部１２６は、量子状態ψ（θ）のパラメータθを指定して、ゲート操作部１２５に量子回路の実行を要求し、Ｎ個の一般化パウリ行列に対応するＮ個の測定値を取得する。１つの一般化パウリ行列の１回の測定値は、０または１の二値である。量子化学計算部１２６は、量子回路の実行を繰り返して測定値を平均化し、Ｎ個の一般化パウリ行列に対応するＮ個の期待値を算出する。
【0068】
量子化学計算部１２６は、Ｎ個の期待値の重み付き和によって、量子状態ψ（θ）に対応するエネルギーＥを算出する。量子化学計算部１２６は、パラメータθを変えながらエネルギーＥを算出し、エネルギーＥが最小になる量子状態ψ（θ）を探索する。量子化学計算部１２６は、ＶＱＥの実行結果を出力する。量子化学計算部１２６は、実行結果をＨＤＤ１０３などの不揮発性ストレージに保存してもよいし、表示装置１１１に表示してもよいし、他の情報処理装置に送信してもよい。
【0069】
次に、情報処理装置１００が生成する量子回路について説明する。
図４は、測定回路を含む量子回路の例を示す図である。
第２の実施の形態では、説明を簡単にするためＮ＝４の例を挙げる。量子回路は、アンザッツ回路１３１、測定回路１３２および測定ゲート１３３，１３４，１３５，１３６を含む。アンザッツ回路１３１は、パラメータθに応じた量子状態ψ（θ）を表すように、量子ビット３１，３２，３３，３４（ｑ０，ｑ１，ｑ２，ｑ３）を初期化する。
図４は、測定回路を含む量子回路の例を示す図である。
第２の実施の形態では、説明を簡単にするためＮ＝４の例を挙げる。量子回路は、アンザッツ回路１３１、測定回路１３２および測定ゲート１３３，１３４，１３５，１３６を含む。アンザッツ回路１３１は、パラメータθに応じた量子状態ψ（θ）を表すように、量子ビット３１，３２，３３，３４（ｑ０，ｑ１，ｑ２，ｑ３）を初期化する。
【0070】
測定回路１３２は、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４に基づく量子状態ψ（θ）の観測を並列に実行する。測定回路１３２は、量子ビット３１，３２，３３，３４に対して、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４の仕様に応じたゲート操作を実行する。これにより、量子ビット３１，３２，３３，３４は、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４の測定値を保持する。例えば、量子ビット３１が一般化パウリ行列Ｏ１の測定値を保持し、量子ビット３２が一般化パウリ行列Ｏ２の測定値を保持し、量子ビット３３が一般化パウリ行列Ｏ３の測定値を保持し、量子ビット３４が一般化パウリ行列Ｏ４の測定値を保持する。ただし、測定回路１３２の設計によって、量子ビット３１，３２，３３，３４と一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４との対応関係が変わることがある。
【0071】
測定ゲート１３３，１３４，１３５，１３６はそれぞれ、量子ビットから０または１の二値を読み出す。測定ゲート１３３は量子ビット３１の値を読み出し、測定ゲート１３４は量子ビット３２の値を読み出し、測定ゲート１３５は量子ビット３３の値を読み出し、測定ゲート１３６は量子ビット３４の値を読み出す。
【0072】
ここで、測定回路１３２は、一般化パウリ行列の仕様から自動的に生成される。ただし、同じ一般化パウリ行列からでも、生成アルゴリズムによって測定回路１３２の量子ゲート数が異なる。通常、測定回路の量子ゲートが多いほど、直列に並んだ量子ゲートの個数（量子回路の深さまたは長さと言うこともできる）が大きくなる。
【0073】
量子ゲート１つ当たりの実行時間は数ナノ秒から数百ナノ秒であり、量子回路の深さが大きいほど計算時間が増大する。また、１回の量子計算は量子ビットの持続時間内に完了させることを要するため、量子回路の深さが過大であると量子計算が完了しない可能性がある。また、量子ゲート１つ毎に一定確率でエラーが発生するため、量子回路の深さが大きいほど、量子回路の出力のエラー確率が増大する。
【0074】
このため、量子回路生成部１２４は、量子ゲートが少ない効率的な測定回路１３２を生成することが好ましい。以下では、スタビライザー行列を用いて測定回路１３２を生成する生成アルゴリズムの例を説明し、その後に、測定回路１３２の量子ゲートが更に少なくなる別の生成アルゴリズムを説明する。スタビライザー行列を用いる生成アルゴリズムについては、例えば、前述の非特許文献２にも記載されている。
【0075】
図５は、スタビライザー行列を用いた測定回路の第１の設計例を示す図である。
ここでは、量子回路生成部１２４は、射影演算子情報４０に対応する測定回路を生成する。射影演算子情報４０は、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４のパウリ文字列を含む。Ｏ１＝ＸＸＸＸ，Ｏ２＝ＸＸＹＹ，Ｏ３＝ＸＹＸＹ，Ｏ４＝ＹＸＸＹである。
ここでは、量子回路生成部１２４は、射影演算子情報４０に対応する測定回路を生成する。射影演算子情報４０は、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４のパウリ文字列を含む。Ｏ１＝ＸＸＸＸ，Ｏ２＝ＸＸＹＹ，Ｏ３＝ＸＹＸＹ，Ｏ４＝ＹＸＸＹである。
【0076】
量子回路生成部１２４は、２Ｎ×Ｎのスタビライザー行列４１を生成する。スタビライザー行列４１の上半分のＮ行はＺ行列を形成し、スタビライザー行列４１の下半分のＮ行はＸ行列を形成する。スタビライザー行列４１のＮ列は、Ｎ個のパウリ文字列に対応する。Ｚ行列のＮ行およびＸ行列のＮ行は、Ｎ個の量子ビットに対応する。
【0077】
よって、ここで生成されるスタビライザー行列４１は、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４に対応する列＃０，＃１，＃２，＃３をもつ。また、スタビライザー行列４１に含まれるＺ行列およびＸ行列は、量子ビット３１，３２，３３，３４（ｑ０，ｑ１，ｑ２，ｑ３）に対応する行＃０，＃１，＃２，＃３をもつ。
【0078】
スタビライザー行列４１の各要素は、０または１のフラグである。量子回路生成部１２４は、一般化パウリ行列Ｏｊに含まれるｉ番目の文字に基づいて、Ｚ行列の（ｉ，ｊ）の値とＸ行列の（ｉ，ｊ）の値を決定する。一般化パウリ行列Ｏｊのｉ番目がＸである場合、Ｚ（ｉ，ｊ）＝０，Ｘ（ｉ，ｊ）＝１である。一般化パウリ行列Ｏｊのｉ番目がＹである場合、Ｚ（ｉ，ｊ）＝１，Ｘ（ｉ，ｊ）＝１である。一般化パウリ行列Ｏｊのｉ番目がＺである場合、Ｚ（ｉ，ｊ）＝１，Ｘ（ｉ，ｊ）＝０である。なお、一般化パウリ行列Ｏｊのｉ番目がＩである場合、Ｚ（ｉ，ｊ）＝０，Ｘ（ｉ，ｊ）＝０であってもよい。
【0079】
次に、量子回路生成部１２４は、Ｚ行列およびＸ行列の階数（ランク）を算出し、Ｚ行列またはＸ行列の階数が最大になるように、Ｚ行列の行＃ｉとＸ行列の行＃ｉとを入れ替える。ここでは、量子回路生成部１２４は、Ｚ行列の行＃１，＃２，＃３とＸ行列の行＃１，＃２，＃３とを入れ替える。これにより、スタビライザー行列４２が生成される。行＃ｉの入れ替えは、量子ビットｑｉへのアダマールゲートの実行に相当する。
【0080】
次に、量子回路生成部１２４は、ガウスの消去法によってＸ行列を対角行列に変換する。ガウスの消去法は、掃き出し法と呼ばれることもある。各要素が０または１の二値であるため、対角化されたＸ行列は単位行列である。すなわち、対角化されたＸ行列は、対角要素が１であり非対角要素が０の行列である。
【0081】
Ｘ行列に対するガウスの消去法は、基本変形として、ある行を別の行に加算する行操作を繰り返す。各要素が０または１の二値であるため、２つの行の和は２つの行の排他的論理和に相当する。このとき、量子回路生成部１２４は、Ｘ行列とは逆方向の加算をＺ行列対して実行する。量子回路生成部１２４は、Ｘ行列の行＃ｉを行＃ｊに加算した場合、Ｚ行列の行＃ｊを行＃ｉに加算する。Ｘ行列の行＃ｉを行＃ｊに加算する行操作は、量子ビットｑｉに基づいて量子ビットｑｊを更新するＣＮＯＴゲートに相当する。
【0082】
ガウスの消去法の間、量子回路生成部１２４は、スタビライザー行列の列を入れ替えてもよい。列の入れ替えは、測定回路の構造に影響を与えない。ただし、列の入れ替えは、測定回路の出力時点の量子ビットｑ０，ｑ１，ｑ２，ｑ３と一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４との対応関係を変化させる。
【0083】
列＃ｉと列＃ｊを入れ替えると、量子ビットｑｉが一般化パウリ行列Ｏｊに対応し、量子ビットｑｊが一般化パウリ行列Ｏｉに対応する。そのため、量子回路生成部１２４は、スタビライザー行列の列を入れ替えた場合、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４の順序を記録しておく。量子化学計算部１２６は、量子デバイス３０から４つの測定値を読み出すと、上記の情報に基づいて一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４と４つの測定値との対応関係を解釈し、それら４つの測定値を並び替える。
【0084】
ここでは、量子回路生成部１２４は、Ｘ行列の行＃１を行＃２に加算し、Ｘ行列の行＃２を行＃１に加算し、Ｘ行列の行＃１を行＃２に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃２を行＃１に加算し、Ｚ行列の行＃１を行＃２に加算し、Ｚ行列の行＃２を行＃１に加算する。これにより、スタビライザー行列４３が生成される。
【0085】
更に、量子回路生成部１２４は、Ｘ行列の行＃１を行＃３に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃３を行＃１に加算する。これにより、スタビライザー行列４４が生成される。更に、量子回路生成部１２４は、Ｘ行列の行＃２を行＃３に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃３を行＃２に加算する。これにより、スタビライザー行列４５が生成される。
【0086】
更に、量子回路生成部１２４は、Ｘ行列の行＃３を行＃１に加算し、Ｘ行列の行＃２を行＃１に加算し、Ｘ行列の行＃１を行＃０に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃０を行＃３に加算し、Ｚ行列の行＃０を行＃２に加算し、Ｚ行列の行＃０を行＃１に加算する。これにより、スタビライザー行列４６が生成される。スタビライザー行列４６に含まれるＸ行列は、対角行列である。
【0087】
次に、量子回路生成部１２４は、Ｚ行列をゼロ行列に変換する。ゼロ行列への変換には、対角要素Ｚ（ｉ，ｉ）を０にする操作と、非対角要素Ｚ（ｉ，ｊ）とＺ（ｊ，ｉ）を０にする操作とが用いられる。Ｚ（ｉ，ｉ）＝０は、量子ビットｑｉへの位相シフトゲートの実行に相当する。Ｚ（ｉ，ｊ）＝０かつＺ（ｊ，ｉ）＝０は、量子ビットｑｉ，ｑｊへのＣＺゲートの実行に相当する。なお、位相シフトゲートおよびＣＺゲートのＺ行列に対する効果は、Ｘ行列が対角化されていることが前提である。
【0088】
ここでは、量子回路生成部１２４は、Ｚ（０，３）＝０，Ｚ（３，０）＝０の操作と、Ｚ（１，３）＝０，Ｚ（３，１）＝０の操作と、Ｚ（２，３）＝０，Ｚ（３，２）＝０の操作とを実行する。これにより、スタビライザー行列４７が生成される。スタビライザー行列４７に含まれるＺ行列は、ゼロ行列である。
【0089】
次に、量子回路生成部１２４は、Ｚ行列とＸ行列の全ての行を入れ替える。前述の通り、行＃ｉの入れ替えは、量子ビットｑｉへのアダマールゲートの実行に相当する。これにより、スタビライザー行列４８が生成される。スタビライザー行列４８に含まれるＺ行列は対角行列であり、スタビライザー行列４８に含まれるＸ行列はゼロ行列である。
【0090】
図６は、測定回路の第１の例を示す図である。
量子回路生成部１２４は、スタビライザー行列４１を対角化する上記の操作に対応する量子ゲートを生成することで、測定回路を生成する。図５のアルゴリズムによって生成された測定回路は、量子ゲート５０～６７を含む。
量子回路生成部１２４は、スタビライザー行列４１を対角化する上記の操作に対応する量子ゲートを生成することで、測定回路を生成する。図５のアルゴリズムによって生成された測定回路は、量子ゲート５０～６７を含む。
【0091】
量子ゲート５０，５１，５２は、量子ビットｑ１，ｑ２，ｑ３へのアダマールゲートである。量子ゲート５３は、量子ビットｑ１からｑ２へのＣＮＯＴゲートである。量子ゲート５４は、量子ビットｑ２からｑ１へのＣＮＯＴゲートである。量子ゲート５５は、量子ビットｑ１からｑ２へのＣＮＯＴゲートである。量子ゲート５６は、量子ビットｑ１からｑ３へのＣＮＯＴゲートである。量子ゲート５７は、量子ビットｑ２からｑ３へのＣＮＯＴゲートである。量子ゲート５８は、量子ビットｑ３からｑ０へのＣＮＯＴゲートである。量子ゲート５９は、量子ビットｑ２からｑ０へのＣＮＯＴゲートである。量子ゲート６０は、量子ビットｑ１からｑ０へのＣＮＯＴゲートである。量子ゲート６１は、量子ビットｑ０，ｑ３へのＣＺゲートである。量子ゲート６２は、量子ビットｑ１，ｑ３へのＣＺゲートである。量子ゲート６３は、量子ビットｑ２，ｑ３へのＣＺゲートである。量子ゲート６４，６５，６６，６７は、量子ビットｑ０，ｑ１，ｑ２，ｑ３へのアダマールゲートである。
【0092】
しかし、この測定回路は、量子デバイス３０における量子ビット間の接続関係の制約を満たしておらず、量子デバイス３０では実行可能でない。例えば、量子ゲート５６，６２は、量子ビットｑ１，ｑ３が接続されていないため実行可能でない。量子ゲート５９は、量子ビットｑ０，ｑ２が接続されていないため実行可能でない。
【0093】
そこで、量子回路生成部１２４は、スタビライザー行列に基づいて生成された測定回路を、物理配置情報を参照して修正する。ここでは、量子回路生成部１２４は、２つの量子ビットの値を入れ替えるスワップゲートを、測定回路に挿入する。スワップゲートは、３つのＣＮＯＴゲートを用いて実装されることがある。量子ビットｑｉ，ｑｊのスワップゲートは、量子ビットｑｉからｑｊへのＣＮＯＴゲートと、量子ビットｑｊからｑｉへのＣＮＯＴゲートと、量子ビットｑｉからｑｊへのＣＮＯＴゲートと等価である。
【0094】
ここでは、量子回路生成部１２４は、量子ゲート５５と量子ゲート５６の間に量子ゲート６８を挿入する。また、量子回路生成部１２４は、量子ゲート５７と量子ゲート５８の間に量子ゲート６９を挿入する。また、量子回路生成部１２４は、量子ゲート５８と量子ゲート５９の間に量子ゲート７０を挿入する。また、量子回路生成部１２４は、量子ゲート５９と量子ゲート６０の間に量子ゲート７１を挿入する。また、量子回路生成部１２４は、量子ゲート６１と量子ゲート６２の間に量子ゲート７２を挿入する。
【0095】
量子ゲート６８，６９，７０，７１，７２は、スワップゲートである。なお、スワップゲートの挿入によって量子ビットの実質的位置が変化するため、量子回路図では、他の量子ゲートが配置されるラインも変化している。
【0096】
これによって、射影演算子情報４０に対応する測定回路が生成される。ただし、スタビライザー行列に基づいて生成された測定回路に、事後的にスワップゲートが挿入されている。このため、スタビライザー行列の対角化を最適化しても、最終的に生成される測定回路が量子ゲートの少ない効率的な量子回路にならないことがある。図６の例では、Ｘ行列の対角化部分のＣＮＯＴゲート数は２０である。
【0097】
図７は、測定回路の第２の例を示す図である。
ここでは、前述の非特許文献１の生成アルゴリズムを用いて生成される測定回路の例を挙げる。この測定回路も、量子デバイス３０の接続関係の制約を満たすために、スワップゲート７３，７４，７５が挿入されている。図６に示したＸ行列の対角化部分に相当する区間のＣＮＯＴゲート数は１４である。
ここでは、前述の非特許文献１の生成アルゴリズムを用いて生成される測定回路の例を挙げる。この測定回路も、量子デバイス３０の接続関係の制約を満たすために、スワップゲート７３，７４，７５が挿入されている。図６に示したＸ行列の対角化部分に相当する区間のＣＮＯＴゲート数は１４である。
【0098】
そこで、第２の実施の形態の情報処理装置１００は、測定回路の量子ゲートが更に減少するように生成アルゴリズムを修正する。情報処理装置１００は、図５で説明したガウスの消去法の中で、量子デバイス３０の接続関係の制約を満たすように、加算操作を行うＸ行列の行を適切に選択する。これによって、スタビライザー行列の対角化を通じて生成される測定回路が接続関係の制約を既に満たしており、情報処理装置１００は事後的に測定回路を修正しなくてよい。そのため、スタビライザー行列の対角化を最適化することで、量子ゲートの少ない高効率な測定回路を生成することが可能となる。
【0099】
図８は、スタビライザー行列を用いた測定回路の第２の設計例を示す図である。
量子回路生成部１２４は、射影演算子情報１４０に基づいてスタビライザー行列１４２を生成する。射影演算子情報１４０は、図５の射影演算子情報４０と同じである。スタビライザー行列１４２は、図５のスタビライザー行列４１と同じである。量子回路生成部１２４は、スタビライザー行列１４２のＺ行列またはＸ行列の階数が最大になるように、Ｚ行列の行＃ｉとＸ行列の行＃ｉを入れ替える。これにより、図５のスタビライザー行列４２と同じスタビライザー行列１４３が生成される。
量子回路生成部１２４は、射影演算子情報１４０に基づいてスタビライザー行列１４２を生成する。射影演算子情報１４０は、図５の射影演算子情報４０と同じである。スタビライザー行列１４２は、図５のスタビライザー行列４１と同じである。量子回路生成部１２４は、スタビライザー行列１４２のＺ行列またはＸ行列の階数が最大になるように、Ｚ行列の行＃ｉとＸ行列の行＃ｉを入れ替える。これにより、図５のスタビライザー行列４２と同じスタビライザー行列１４３が生成される。
【0100】
次に、量子回路生成部１２４は、物理配置情報１４１を参照して、スタビライザー行列１４３のＸ行列に対してガウスの消去法を実行し、Ｘ行列を対角化する。物理配置情報１４１は、量子ビットｑ０，ｑ１，ｑ２，ｑ３の接続関係を示している。量子回路生成部１２４は、接続されている量子ビットのペアに対応する行のペアに限定して加算操作を行うことで、接続関係の制約を満たすような手順でＸ行列を対角化する。
【0101】
量子回路生成部１２４は、一般化パウリ行列Ｏ１，Ｏ２，Ｏ３，Ｏ４に対応する４つの列を順に選択していく。量子回路生成部１２４は、選択した列の中から、１を残す要素（対角要素にするもの）を選択する。このとき、量子回路生成部１２４は、Ｘ行列を効率的に対角化できるように、スタビライザー行列の列を入れ替えてもよい。量子回路生成部１２４は、選択した要素に対応する量子ビットを、中心ビットとして選択する。
【0102】
量子回路生成部１２４は、物理配置情報１４１に基づいて、中心ビットと他の量子ビットそれぞれとの間の距離ｄを算出する。距離ｄは、一方の量子ビットから他方の量子ビットに到達するまでに経由する接続の個数であり、ホップ数に相当する。
【0103】
量子回路生成部１２４は、選択した列の中に、中心ビットに相当する要素以外に１の要素が存在する場合、中心ビットに相当する要素が１になり他の要素が０になるように、加算操作を行う。このとき、量子回路生成部１２４は、距離ｄが大きい量子ビットに対応する要素から優先的に０になるよう、加算操作を行う。すなわち、量子回路生成部１２４は、遠い量子ビットから中心ビットに向かって順に、遠い量子ビットの状態を「０」にしつつ状態「１」を中心ビットに近付けていく。
【0104】
ここでは、量子回路生成部１２４は、スタビライザー行列１４３から、一般化パウリ行列Ｏ１に対応する列＃０を選択する。Ｘ行列の列＃０は、行＃０の要素が１で行＃１，＃２，＃３の要素が０であるため対角化済みである。よって、選択された列の処理はスキップされる。次に、量子回路生成部１２４は、スタビライザー行列１４３の列＃１，＃２を入れ替える。これにより、スタビライザー行列１４４が生成される。列＃１，＃２を入れ替えたのは、行＃１の対角要素を効率的に１にするためである。
【0105】
次に、量子回路生成部１２４は、スタビライザー行列１４４から、一般化パウリ行列Ｏ３に対応する列＃１を選択する。量子回路生成部１２４は、行＃１に対応する量子ビットｑ１を中心ビットとして選択し、量子ビットｑ１から最も遠い量子ビットｑ３に対応する行＃３を優先的に処理する。具体的には、量子回路生成部１２４は、Ｘ行列の行＃０を行＃３に加算し、Ｘ行列の行＃３を行＃０に加算し、Ｘ行列の行＃１を行＃０に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃３を行＃０に加算し、Ｚ行列の行＃０を行＃３に加算し、Ｚ行列の行＃０を行＃１に加算する。
【0106】
これにより、スタビライザー行列１４５が生成される。スタビライザー行列１４５では、Ｘ行列の列＃１は、行＃１の要素が１で行＃０，＃２，＃３の要素が０であるため対角化済みである。よって、選択された列の処理は終了する。
【0107】
次に、量子回路生成部１２４は、スタビライザー行列１４５から、一般化パウリ行列Ｏ２に対応する列＃２を選択する。量子回路生成部１２４は、行＃２に対応する量子ビットｑ２を中心ビットとして選択し、量子ビットｑ２から最も遠い量子ビットｑ０に対応する行＃０を優先的に処理する。具体的には、量子回路生成部１２４は、Ｘ行列の行＃２を行＃１に加算し、Ｘ行列の行＃１を行＃０に加算し、Ｘ行列の行＃０を行＃１に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃１を行＃２に加算し、Ｚ行列の行＃０を行＃１に加算し、Ｚ行列の行＃１を行＃０に加算する。
【0108】
上記の加算操作の後、Ｘ（１，２）＝１であり、列＃２には、中心ビットに対応する要素以外に１の要素が残っている。そこで、量子回路生成部１２４は、量子ビットｑ１に対応する行＃１を処理する。具体的には、量子回路生成部１２４は、Ｘ行列の行＃２を行＃１に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃１を行＃２に加算する。これにより、スタビライザー行列１４６が生成される。スタビライザー行列１４６では、Ｘ行列の列＃２は、行＃２の要素が１で行＃０，＃１，＃３の要素が０であるため対角化済みである。よって、選択された列の処理は終了する。
【0109】
次に、量子回路生成部１２４は、スタビライザー行列１４３の列＃０，＃１を入れ替え、列＃１，＃３を入れ替える。これにより、スタビライザー行列１４７が生成される。スタビライザー行列１４７に含まれるＸ行列の対角要素は全て１になっている。
【0110】
次に、量子回路生成部１２４は、スタビライザー行列１４７から、最後の列として、一般化パウリ行列Ｏ４に対応する列＃１を選択する。列＃１の対角要素は行＃１にあるため、量子回路生成部１２４は、行＃１に対応する量子ビットｑ１を中心ビットとして選択し、量子ビットｑ０に対応する行＃０を処理する。具体的には、量子回路生成部１２４は、Ｘ行列の行＃１を行＃０に加算する。この間、量子回路生成部１２４は、Ｚ行列の行＃０を行＃１に加算する。これにより、スタビライザー行列１４８が生成される。
【0111】
スタビライザー行列１４８に含まれるＸ行列は対角行列である。よって、ガウスの消去法が終了する。次に、量子回路生成部１２４は、スタビライザー行列１４８に含まれるＺ行列をゼロ行列に変換する。ここでは、量子回路生成部１２４は、Ｚ（１，１）＝０の操作と、Ｚ（０，１）＝０，Ｚ（１，０）＝０の操作と、Ｚ（１，２）＝０，Ｚ（２，１）＝０の操作と、Ｚ（１，３）＝０，Ｚ（３，１）＝０の操作とを実行する。
【0112】
これにより、スタビライザー行列１４９が生成される。スタビライザー行列１４９に含まれるＺ行列はゼロ行列であり、スタビライザー行列１４９に含まれるＸ行列は対角行列である。量子回路生成部１２４は、Ｚ行列とＸ行列を入れ替える。これにより、図５のスタビライザー行列４８と同じスタビライザー行列が生成される。
【0113】
図９は、測定回路の第３の例を示す図である。
量子回路生成部１２４は、スタビライザー行列１４２を対角化する上記の操作に対応する量子ゲートを生成することで、測定回路を生成する。図８のアルゴリズムによって生成された測定回路は、量子ゲート１５０～１６９を含む。
量子回路生成部１２４は、スタビライザー行列１４２を対角化する上記の操作に対応する量子ゲートを生成することで、測定回路を生成する。図８のアルゴリズムによって生成された測定回路は、量子ゲート１５０～１６９を含む。
【0114】
量子ゲート１５０，１５１，１５２は、量子ビットｑ１，ｑ２，ｑ３へのアダマールゲートである。量子ゲート１５３は、量子ビットｑ０からｑ３へのＣＮＯＴゲートである。量子ゲート１５４は、量子ビットｑ３からｑ０へのＣＮＯＴゲートである。量子ゲート１５５は、量子ビットｑ１からｑ０へのＣＮＯＴゲートである。量子ゲート１５６は、量子ビットｑ２からｑ１へのＣＮＯＴゲートである。量子ゲート１５７は、量子ビットｑ１からｑ０へのＣＮＯＴゲートである。量子ゲート１５８は、量子ビットｑ０からｑ１へのＣＮＯＴゲートである。量子ゲート１５９は、量子ビットｑ２からｑ１へのＣＮＯＴゲートである。量子ゲート１６０は、量子ビットｑ１からｑ０へのＣＮＯＴゲートである。
【0115】
量子ゲート１６１は、量子ビットｑ１への位相シフトゲートである。量子ゲート１６２は、量子ビットｑ０，ｑ１へのＣＺゲートである。量子ゲート１６３は、量子ビットｑ１，ｑ２へのＣＺゲートである。量子ゲート１６４は、量子ビットｑ２，ｑ３へのスワップゲートである。量子ゲート１６５は、量子ビットｑ１，ｑ２へのＣＺゲートである。量子ゲート１６６，１６７，１６８，１６９は、量子ビットｑ０，ｑ１，ｑ２，ｑ３へのアダマールゲートである。なお、スタビライザー行列の列を入れ替えているため、出力時点の量子ビットｑ０，ｑ１，ｑ２，ｑ３は、一般化パウリ行列Ｏ３，Ｏ４，Ｏ１，Ｏ２に対応する。
【0116】
Ｘ行列の対角化部分のＣＮＯＴゲート数は８である。このように、図６，７と比べてＣＮＯＴゲートが少ない高効率の測定回路が生成される。
次に、情報処理装置１００の処理手順について説明する。
次に、情報処理装置１００の処理手順について説明する。
【0117】
図１０は、量子回路生成の手順例を示すフローチャートである。
（Ｓ１０）量子回路生成部１２４は、量子デバイス３０の量子ビットの接続関係を示す物理配置情報と、Ｎ個のパウリ文字列を示す射影演算子情報を読み出す。
（Ｓ１０）量子回路生成部１２４は、量子デバイス３０の量子ビットの接続関係を示す物理配置情報と、Ｎ個のパウリ文字列を示す射影演算子情報を読み出す。
【0118】
（Ｓ１１）量子回路生成部１２４は、Ｎ個のパウリ文字列から、Ｎ×ＮのＺ行列とＮ×ＮのＸ行列とを含む２Ｎ×Ｎのスタビライザー行列を生成する。
（Ｓ１２）量子回路生成部１２４は、Ｚ行列とＸ行列との間で行を入れ替えることで、Ｚ行列およびＸ行列の一方の階数を最大化する。
（Ｓ１２）量子回路生成部１２４は、Ｚ行列とＸ行列との間で行を入れ替えることで、Ｚ行列およびＸ行列の一方の階数を最大化する。
【0119】
（Ｓ１３）量子回路生成部１２４は、ガウスの消去法によってＸ行列を対角化する。このとき、量子回路生成部１２４は、物理配置情報が示す接続関係の制約を満たすように、操作対象の行ペアを選択する。行列対角化の詳細は後述する。
【0120】
（Ｓ１４）量子回路生成部１２４は、Ｚ行列をゼロ行列に変換する。
（Ｓ１５）量子回路生成部１２４は、Ｚ行列とＸ行列との間で全ての行を入れ替える。
（Ｓ１６）量子回路生成部１２４は、ステップＳ１２～Ｓ１５で行われた行列操作に対応する量子ゲートを含む量子回路を生成し、量子回路を保存する。また、量子回路生成部１２４は、スタビライザー行列で行われた列の入れ替えに基づいて、Ｎ個の量子ビットの測定値とＮ個のパウリ文字列との対応関係を示す情報を保存する。
（Ｓ１５）量子回路生成部１２４は、Ｚ行列とＸ行列との間で全ての行を入れ替える。
（Ｓ１６）量子回路生成部１２４は、ステップＳ１２～Ｓ１５で行われた行列操作に対応する量子ゲートを含む量子回路を生成し、量子回路を保存する。また、量子回路生成部１２４は、スタビライザー行列で行われた列の入れ替えに基づいて、Ｎ個の量子ビットの測定値とＮ個のパウリ文字列との対応関係を示す情報を保存する。
【0121】
図１１は、行列対角化の手順例を示すフローチャートである。
（Ｓ２０）量子回路生成部１２４は、列番号Ｃを１に初期化し、距離ｄを量子デバイス３０の中の最大距離に初期化し、量子ビット数Ｎを特定する。列番号Ｃは、Ｎ個の列のうち何個目の列を処理中であるかを示している。
（Ｓ２０）量子回路生成部１２４は、列番号Ｃを１に初期化し、距離ｄを量子デバイス３０の中の最大距離に初期化し、量子ビット数Ｎを特定する。列番号Ｃは、Ｎ個の列のうち何個目の列を処理中であるかを示している。
【0122】
（Ｓ２１）量子回路生成部１２４は、スタビライザー行列に含まれるＮ個の列のうち未処理の列を１つ選択する。このとき、量子回路生成部１２４は、今回の処理で１を残したい行が既に１である列を選択することが好ましい。量子回路生成部１２４は、スタビライザー行列に含まれる列を入れ替えてもよい。その場合、量子回路生成部１２４は、列の入れ替えに応じて、Ｎ個のパウリ文字列の順序を記録しておく。
【0123】
（Ｓ２２）量子回路生成部１２４は、Ｎ個の量子ビットのうち、選択された列の中で状態「１」を残す行（対角要素にする行）に対応する量子ビットを中心ビットとして選択する。量子回路生成部１２４は、量子デバイス３０の接続関係から、中心ビットと他のＮ－１個の量子ビットそれぞれとの間の距離を算出する。
【0124】
（Ｓ２３）量子回路生成部１２４は、中心ビットから距離ｄに、状態「１」の行に対応する量子ビットがあるか判断する。該当する量子ビットがある場合はステップＳ２４に処理が進み、該当する量子ビットがない場合はステップＳ２６に処理が進む。
【0125】
（Ｓ２４）量子回路生成部１２４は、数式（６），（７），（８）に規定される行列Ｍ１に従って、Ｘ行列の行をＸ行列の別の行に加算する行操作を行う。この行操作は、数式（６），（７），（８）のＣＮＯＴゲートによって規定される。数式（６）は、距離ｄにある量子ビットから中心ビットに向かう連鎖的なＣＮＯＴゲートを表す。数式（６），（７），（８）において、ＣＮＯＴｉ＞ｊは、中心ビットから距離ｉにある量子ビットを制御ビットとし、距離ｊにある量子ビットを標的ビットとするＣＮＯＴゲートを表す。
【0126】
ｃ１は、行（ｉ－１）が対角化済みである場合に、中心ビットから遠い量子ビットを制御ビットとし中心ビットから近い量子ビットを標的ビットとするＣＮＯＴゲートになる。ｃ２は、量子ビットｑ（ｉ－１）が０である場合に、中心ビットから遠い量子ビットを制御ビットとし中心ビットから近い量子ビットを標的ビットとするＣＮＯＴゲートになる。
【0127】
（Ｓ２５）量子回路生成部１２４は、ステップＳ２４におけるＸ行列の行操作とは逆方向の行操作を、Ｚ行列に対して実行する。Ｘ行列の行＃ｉを行＃ｊに加算する行操作は、Ｚ行列の行＃ｊを行＃ｉに加算する行操作に対応する。
【0128】
（Ｓ２６）量子回路生成部１２４は、距離ｄをｄ－１に更新する。
（Ｓ２７）量子回路生成部１２４は、距離ｄが１以上か判断する。距離ｄが１以上の場合はステップＳ２３に処理が戻り、それ以外の場合はステップＳ２８に処理が進む。
（Ｓ２７）量子回路生成部１２４は、距離ｄが１以上か判断する。距離ｄが１以上の場合はステップＳ２３に処理が戻り、それ以外の場合はステップＳ２８に処理が進む。
【0129】
（Ｓ２８）量子回路生成部１２４は、列番号ＣをＣ＋１に更新する。また、距離ｄを量子デバイス３０の中の最大距離に初期化する。
（Ｓ２９）量子回路生成部１２４は、列番号Ｃが量子ビット数Ｎ以下であるか判断する。列番号Ｃが量子ビット数Ｎ以下の場合はステップＳ２１に処理が戻り、それ以外の場合はステップＳ１３の行列対角化が終了する。
（Ｓ２９）量子回路生成部１２４は、列番号Ｃが量子ビット数Ｎ以下であるか判断する。列番号Ｃが量子ビット数Ｎ以下の場合はステップＳ２１に処理が戻り、それ以外の場合はステップＳ１３の行列対角化が終了する。
【0130】
【数6】
【0131】
【数7】
【0132】
【数8】
【0133】
ここで、図８におけるＸ行列の対角化の手順について説明を補足する。量子回路生成部１２４は、Ｃ＝１のとき量子ビットｑ０を中心ビットとして選択する。このとき、量子ビットｑ０の状態が１であり、量子ビットｑ１，ｑ２，ｑ３の状態が０である。よって、中心ビットから距離ｄ＝２に状態１の量子ビットは無く、距離ｄ＝１にも状態１の量子ビットは無い。このため、行操作は行われない。
【0134】
次に、量子回路生成部１２４は、Ｃ＝２のとき量子ビットｑ１を中心ビットとして選択する。このとき、量子ビットｑ０，ｑ１，ｑ３の状態が１であり、量子ビットｑ２の状態が０である。よって、中心ビットから距離ｄ＝２にある量子ビットｑ３が処理対象になる。このとき、量子ビットｑ（１）＝１であり行（１）は対角化済みであるため、ＣＮＯＴ１＞２とＣＮＯＴ２＞１とＣＮＯＴ１＞０が実行される。よって、量子ビットｑ０からｑ３へのＣＮＯＴゲートと、量子ビットｑ３からｑ０へのＣＮＯＴゲートと、量子ビットｑ１からｑ０へのＣＮＯＴゲートとが実行される。
【0135】
上記のＣＮＯＴゲートの後は、量子ビットｑ１の状態が１であり、量子ビットｑ０，ｑ２，ｑ３の状態が０である。このため、中心ビットから距離ｄ＝１に状態１の量子ビットは無く、更なる行操作は行われない。
【0136】
次に、量子回路生成部１２４は、Ｃ＝３のとき量子ビットｑ２を中心ビットとして選択する。このとき、量子ビットｑ０，ｑ２の状態が１であり、量子ビットｑ１，ｑ３の状態が０である。よって、中心ビットから距離ｄ＝２にある量子ビットｑ０が処理対象になる。ここでは、ＣＮＯＴ０＞１とＣＮＯＴ１＞２とＣＮＯＴ２＞１が実行される。よって、量子ビットｑ２からｑ１へのＣＮＯＴゲートと、量子ビットｑ１からｑ０へのＣＮＯＴゲートと、量子ビットｑ０からｑ１へのＣＮＯＴゲートとが実行される。
【0137】
上記のＣＮＯＴゲートの後は、量子ビットｑ１，ｑ２の状態が１であり、量子ビットｑ０，ｑ３の状態が０である。よって、中心ビットから距離ｄ＝１にある量子ビットｑ１が処理対象になる。ここでは、ＣＮＯＴ０＞１が実行される。よって、量子ビットｑ２からｑ１へのＣＮＯＴゲートが実行される。
【0138】
次に、量子回路生成部１２４は、Ｃ＝４のとき量子ビットｑ１を中心ビットとして選択する。このとき、量子ビットｑ０，ｑ１の状態が１であり、量子ビットｑ２，ｑ３の状態が０である。中心ビットから距離ｄ＝２に状態１の量子ビットは無いが、中心ビットから距離ｄ＝１に状態１の量子ビットｑ０がある。よって、量子ビットｑ０が処理対象になる。ここでは、ＣＮＯＴ０＞１が実行される。よって、量子ビットｑ１からｑ０へのＣＮＯＴゲートが実行される。以上により、Ｘ行列の対角化が完了する。
【0139】
以上説明したように、第２の実施の形態の情報処理装置１００は、複数のパウリ文字列に基づいて、量子状態から複数の測定値を並列に観測するための量子回路を生成する。これにより、情報処理装置１００によって量子回路の設計が支援され、量子回路の設計の負担が軽減される。また、情報処理装置１００は、複数のパウリ文字列からスタビライザー行列を生成し、スタビライザー行列の対角化を通じて量子回路の量子ゲートを決定する。これにより、情報処理装置１００は、様々なパウリ文字列に対して画一的方法で量子回路を生成することができ、量子回路を高速に生成することができる。
【0140】
また、情報処理装置１００は、スタビライザー行列の対角化処理の最適化を通じて、量子回路を最適化することができる。これにより、量子ゲートの少ない高効率な量子回路が生成される。また、情報処理装置１００は、スタビライザー行列の対角化の中で、量子ビットの接続関係の制約に従って、行操作を行う２つの行を選択する。これにより、パウリ文字列に適合する量子ゲートの決定と接続関係の制約を満たすための量子回路の修正を別個に行う場合と比べて、量子回路の生成が高速化される。また、量子ゲートの少ない高効率な量子回路が生成される。その結果、量子回路に従ったゲート操作の実行時間が短縮する。また、量子ビットが多い場合であっても、量子ビットの持続時間内に量子計算が完了する。また、量子ゲート数が少ないことで、エラー発生確率が低下する。
【0141】
上記については単に本発明の原理を示すものである。更に、多数の変形や変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応する全ての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【0142】
１０ 情報処理装置
１１ 記憶部
１２ 処理部
１３ 演算子情報
１４ 配置情報
１５ 行列
１６ 対角行列
１７ 量子回路
１１ 記憶部
１２ 処理部
１３ 演算子情報
１４ 配置情報
１５ 行列
１６ 対角行列
１７ 量子回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】