特許7573217映像信号処理装置、映像信号処理方法、プログラムおよび信号処理回路
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-17
(45)【発行日】2024-10-25
(54)【発明の名称】映像信号処理装置、映像信号処理方法、プログラムおよび信号処理回路
(51)【国際特許分類】
H04N 21/438 20110101AFI20241018BHJP
H04N 21/426 20110101ALI20241018BHJP
【ＦＩ】
H04N21/438
H04N21/426
【請求項の数】
6
(21)【出願番号】P 2022503080
(86)(22)【出願日】2020-10-13
(86)【国際出願番号】 JP2020038655
(87)【国際公開番号】W WO2021171687
(87)【国際公開日】2021-09-02
【審査請求日】2023-07-18
(31)【優先権主張番号】P 2020030744
(32)【優先日】2020-02-26
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】川那辺 一毅
(72)【発明者】
【氏名】藤石 修士
【審査官】富樫 明
(56)【参考文献】
【文献】特開２０１７－１６３４２７（ＪＰ，Ａ）
【文献】特開２００７－０９６７３７（ＪＰ，Ａ）
【文献】米国特許出願公開第２００３／０００２５７７（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２１／００－２１／８５８
(57)【特許請求の範囲】
【請求項1】
それぞれが複数のパケットを含む複数の映像信号を入力とし、前記複数の映像信号を多重化して多重化映像信号を１系統でのみ出力する第１信号処理部と、前記多重化映像信号を入力とし、当該多重化映像信号を逆多重化して前記複数の映像信号を出力する第２信号処理部と、を備え、
前記第１信号処理部は、前記複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、前記第２信号処理部に対して、チャンネルが変更された映像信号について１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を送信し、
前記第２信号処理部は、前記通知を受信することで前記検出処理を開始し、チャンネルが変更された映像信号について前記不足データを検出したときに、（ｉ）検出した前記不足データを破棄する処理または（ｉｉ）検出した前記不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う、
映像信号処理装置。
【請求項2】
前記第１信号処理部は、前記複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更する映像信号を多重化しないように制御する、請求項１記載の映像信号処理装置。
【請求項3】
それぞれが複数のパケットを含む複数の映像信号を入力とし、前記複数の映像信号を多重化して多重化映像信号を１系統でのみ出力する第１信号処理部と、前記多重化映像信号を入力とし、当該多重化映像信号を逆多重化して前記複数の映像信号を出力する第２信号処理部と、を備える映像信号処理装置における映像信号処理方法であって、前記複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルが変更された映像信号について１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を送信し、
前記通知を受信することで前記検出処理を開始し、チャンネルが変更された映像信号について前記不足データを検出したときに、（ｉ）検出した前記不足データを破棄する処理または（ｉｉ）検出した前記不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う、
映像信号処理方法。
【請求項4】
請求項３記載の映像信号処理方法をコンピュータに実行させるためのプログラム。
【請求項5】
それぞれが複数のパケットを含む複数の映像信号を入力とし、前記複数の映像信号を多重化して多重化映像信号を１系統でのみ出力し、前記複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルが変更された映像信号について１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を送信する、
信号処理回路。
【請求項6】
それぞれが複数のパケットを含む複数の映像信号が多重化され、１系統でのみ出力された多重化映像信号を入力とし、前記多重化映像信号を逆多重化して前記複数の映像信号を出力し、前記複数の映像信号のうちのいずれかの映像信号についてチャンネルが変更されるときに、チャンネルが変更された映像信号について１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を受信することで前記検出処理を開始し、
チャンネルが変更された映像信号について前記不足データを検出したときに、（ｉ）検出した前記不足データを破棄する処理または（ｉｉ）検出した前記不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う、
信号処理回路。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、映像信号を処理する映像信号処理装置等に関する。
【背景技術】
【0002】
欧州のデジタル放送を受信する映像信号処理装置では、スクランブル処理等で暗号化された映像信号を用いる有料放送の視聴に関してＤＶＢ－ＣＩ（Digital Video Broadcasting - Common Interface）方式が用いられている。ＤＶＢ－ＣＩ方式では、映像信号処理装置は、ＣＩ（Common Interface）スロットを備え、ＣＩスロットに挿入（装着）することで接続されるカード形状のＣＡＭ（Conditional Access Module）により、暗号化された映像信号の復号（デクリプト）が行われる。有料放送を選局して映像信号を受信したチューナーが出力するトランスポートストリーム（ＴＳ：Transport Stream）は、ＣＩスロットに接続されたＣＡＭにより復号される。
【0003】
特許文献１には、複数のＣＩスロットを備える映像信号処理装置が開示されており、複数種類の有料放送を同時に視聴したり、同時に録画したり、視聴しながら録画したりすることができる。
【先行技術文献】
【特許文献】
【0004】
【文献】欧州特許出願公開第２７５７７９６号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
コストまたはサイズ等の制限によって、映像信号処理装置は、出力端子等の資源が乏しく１系統でしか映像信号を出力できないＳｏＣ（System on a Chip）等の信号処理回路を備える場合がある。この場合、当該信号処理回路は複数の映像信号を多重化して１つの出力端子から多重化映像信号を出力する方法がある。ＦＰＧＡ（Field Programmable Gate Array）等の他の信号処理回路は、入力された多重化映像信号を逆多重化して複数の映像信号をそれぞれ対応するＣＩスロットに出力する。各ＣＩスロットでは挿入されたＣＡＭによって暗号化された映像信号の復号が行われる。このような１系統でしか映像信号を出力できない信号処理回路は、複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更する際に、１パケットのサイズに満たない不足データが発生する場合がある。詳細は後述するが、この不足データによって、チャンネルを変更しない他の映像信号が影響を受けるおそれがある。
【0006】
本開示は、１系統でのみ映像信号を出力する信号処理回路において複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更しない他の映像信号が影響を受けることを抑制できる映像信号処理装置等を提供する。
【課題を解決するための手段】
【0007】
本開示における映像信号処理装置は、それぞれが複数のパケットを含む複数の映像信号を入力とし、前記複数の映像信号を多重化して多重化映像信号を出力する第１信号処理部と、前記多重化映像信号を入力とし、当該多重化映像信号を逆多重化して前記複数の映像信号を出力する第２信号処理部と、を備え、前記第２信号処理部は、前記複数の映像信号のうちのいずれかの映像信号について１パケットのサイズ未満の不足データを検出したときに、（ｉ）検出した前記不足データを破棄する処理または（ｉｉ）検出した前記不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
【0008】
本開示における映像信号処理方法は、それぞれが複数のパケットを含む複数の映像信号を入力とし、前記複数の映像信号を多重化して多重化映像信号を出力する第１信号処理部と、前記多重化映像信号を入力とし、当該多重化映像信号を逆多重化して前記複数の映像信号を出力する第２信号処理部と、を備える映像信号処理装置における映像信号処理方法であって、前記複数の映像信号のうちのいずれかの映像信号について１パケットのサイズ未満の不足データを検出したときに、（ｉ）検出した前記不足データを破棄する処理または（ｉｉ）検出した前記不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
【0009】
本開示におけるプログラムは、上記の映像信号処理方法をコンピュータに実行させるためのプログラムである。
【0010】
本開示における信号処理回路は、それぞれが複数のパケットを含む複数の映像信号を入力とし、前記複数の映像信号を多重化して多重化映像信号を出力し、１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を送信する。
【0011】
本開示における信号処理回路は、それぞれが複数のパケットを含む複数の映像信号が多重化された多重化映像信号を入力とし、前記多重化映像信号を逆多重化して前記複数の映像信号を出力し、１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を受信することで前記検出処理を開始し、前記複数の映像信号のうちのいずれかの映像信号について前記不足データを検出したときに、（ｉ）検出した前記不足データを破棄する処理または（ｉｉ）検出した前記不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
【発明の効果】
【0012】
本開示における映像信号処理装置等によれば、１系統でのみ映像信号を出力する信号処理回路において複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更しない他の映像信号が影響を受けることを抑制できる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【0015】
発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【0016】
【0017】
図１は、実施の形態に係る映像信号処理装置１０の構成の一例を示す図である。図１には、映像信号処理装置１０の他に外部記憶装置２０も示している。外部記憶装置２０は、例えばメモリまたはハードディスク等の記録媒体を有し、映像信号処理装置１０から伝送された映像信号に係るデータ（コンテンツのデータ）を記録媒体に記録し、ユーザ操作等に応じて、記録したデータに基づいてコンテンツを再生するための信号を、液晶ディスプレイ、プラズマディスプレイまたは有機ＥＬ（electroluminescence）ディスプレイ等を有する表示装置に伝送する。
【0018】
映像信号処理装置１０は、例えば、プロセッサ等を含むＳｏＣ、ＦＰＧＡ、メモリ、放送受信回路（チューナー）、通信インタフェースおよびユーザインタフェース等を有する。通信インタフェースは、他の装置との間で情報の送受信を行うための通信回路等である。メモリは、例えば、ＲＯＭまたはＲＡＭ等である。メモリには、後述する各構成要素の処理を実現するためのプログラムまたはそのプログラムで利用するための設定値等が予め格納される。メモリは、プログラムの実行に際して用いられる各値を一時的に格納するためにも用いられる。映像信号処理装置１０は、ＤＶＢ－ＣＩ方式およびＤＶＢ－ＣＩ Ｐｌｕｓ方式等に準拠し、ＣＩスロットを備え、アンテナおよびケーブル等（不図示）から受信部（チューナーおよび通信インタフェース等）で受信した、暗号化された有料放送に係る映像信号を、ＣＩスロットに挿入（装着）されて接続されるＣＡＭにより復号する。映像信号処理装置１０が受信する映像信号は、ＴＳを変調等して形成されるデジタル放送の信号であり、例えば、地上波放送、ＢＳ（Broadcast Satellite）放送、ＣＳ（Communication Satellite）放送、または、インターネット放送もしくはケーブルテレビジョン等といった各種放送方式のうちいずれにより放送（送信）される信号であってもよい。デジタル放送では、ＭＰＥＧ２システム規格に準拠したＴＳにより放送内容（コンテンツ）が多重化され伝送される。ユーザによる選局操作等に応じて、映像信号処理装置１０は放送信号を受信して、コンテンツに係る信号を出力する。映像信号処理装置１０が出力したコンテンツに係る信号は、表示装置（不図示）、および、録画再生装置等である外部記憶装置２０にケーブル等（不図示）を介して伝送される。これにより、ユーザは、例えば表示装置に表示されるコンテンツを視聴でき、外部記憶装置２０にコンテンツを記録させることができる。
【0019】
映像信号処理装置１０は、チューナー１１、第１ＣＩスロット１２、第２ＣＩスロット１３、画像表示部１４、入力受付部１５、ＳｏＣ１００およびＦＰＧＡ２００を備える。
【0020】
チューナー１１は、アンテナおよびケーブル等を介して放送波を受信し、ユーザ操作等に応じて選局されたチャンネルの放送波から抽出したＴＳを出力する。ＴＳは、複数のパケットを含む映像信号の一例である。例えば、チューナー１１は、アンテナにより受信されたデジタル放送の放送波に係る放送信号を予め定められた放送方式に従って同調および復調することでＴＳを得てＳｏＣ１００に出力する。ここで、予め定められた放送方式は、例えば、ＤＶＢ－Ｔ（Digital Video Broadcasting-Terrestrial）方式、ＤＶＢ－Ｔ２（Digital Video Broadcasting-Second Generation Terrestrial）方式、ＤＶＢ－Ｃ（Digital Video Broadcasting-Cable）方式、ＤＶＢ－Ｓ（Digital Video Broadcasting-Satellite）方式またはＤＶＢ－Ｓ２（Digital Video Broadcasting Satellite-Second Generation）方式等である。例えば、チューナー１１は、インターネット等のネットワークを通じて送信される放送信号を予め定められた通信プロトコルに従って受信することでＴＳを得てＳｏＣ１００に出力してもよい。チューナー１１は、２つの異なる放送局等による別々の放送波を同時に受信可能であり、２つのＴＳを並列に処理することができる。例えば、チューナー１１は、第１放送波を受信して第１ＴＳを出力し、第２放送波を受信して第２ＴＳを出力する。
【0021】
第１ＣＩスロット１２は、ＦＰＧＡ２００から出力された第１ＴＳを自身に挿入（接続）されたＣＡＭに入力する。第２ＣＩスロット１３は、ＦＰＧＡ２００から出力された第２ＴＳを自身に挿入（接続）されたＣＡＭに入力する。ＣＡＭは、暗号解読回路を含み、入力されたＴＳを復号して出力する。例えば、第１ＣＩスロット１２は、暗号化された第１ＴＳが入力され、ＣＡＭによって復号された第１ＴＳをＦＰＧＡ２００に出力し、第２ＣＩスロット１３は、暗号化された第２ＴＳが入力され、ＣＡＭによって復号された第２ＴＳをＦＰＧＡ２００に出力する。各ＣＩスロットに挿入される各ＣＡＭにおける復号可能な有料放送のＴＳは、同じであるとは限らない。例えば、一方のＣＡＭは、ある放送局Ａからの放送信号を復号でき、他方のＣＡＭは、その放送局Ａからの放送信号は復号できないが、ある放送局Ｂからの放送信号を復号できる。ここで、放送局を例として説明したが、復号できるか否かは必ずしも放送局単位で定まる必要はない。映像信号処理装置１０がＤＶＢ－ＣＩ Ｐｌｕｓ Ｖｅｒ２に準拠する場合には、第１ＣＩスロット１２および第２ＣＩスロット１３は、ＵＳＢ（Universal Serial Bus）に対応したインタフェースであってもよい。
【0022】
画像表示部１４は、ＳｏＣ１００から出力されたコンテンツを映像信号処理装置１０の外部の表示装置に出力する。
【0023】
入力受付部１５は、例えば、赤外線リモコン信号等の受信装置を含み、リモコンのボタン押下等により、受信する放送の選択（選局）等のユーザ操作に係る信号をリモコンから受信してＳｏＣ１００に出力する。入力受付部１５は、映像信号処理装置１０の筐体に設けられたボタンまたはスイッチ等のユーザインタフェースにより、受信する放送の選択（選局）等のユーザ操作を受け付けてＳｏＣ１００に出力する機能を有していてもよい。ユーザインタフェースは、ディスプレイを用いたグラフィカルユーザインタフェース（ＧＵＩ）であってもよい。
【0024】
ＳｏＣ１００は、それぞれが複数のパケットを含む複数のＴＳ（ここでは、第１ＴＳおよび第２ＴＳ）を入力とし、第１ＴＳおよび第２ＴＳを多重化して多重化ＴＳを出力する第１信号処理部（信号処理回路とも呼ぶ）の一例である。ＳｏＣ１００は、例えばコストまたはサイズ等の制限によって、１系統でのみＴＳを出力する（言い換えると１系統でしかＴＳを出力できない）信号処理回路である。例えば、ＳｏＣ１００には、ＴＳを出力可能な出力端子が１つしかなくてもよい。例えば、ＳｏＣ１００は、ＴＳを出力可能な出力端子を複数有していてもよく、様々な用途のために多くの出力端子を使用する必要があるときに、ＣＩスロットに対してＴＳを出力するために使用できる出力端子が１つしかなくてもよい。ＳｏＣ１００は、第１ＴＳ受信部１０１、第２ＴＳ受信部１０２、スイッチ／セレクタ１０３、マルチプレクサ（Ｍｕｘと呼ぶ）１０４、第２デマルチプレクサ（Ｄｅｍｕｘと呼ぶ）１０５、デコーダ１０６、画像処理部１０７および制御部１１０を備える。
【0025】
第１ＴＳ受信部１０１は、チューナー１１から出力された第１ＴＳを受信し、スイッチ／セレクタ１０３へ出力する。第２ＴＳ受信部１０２は、チューナー１１から出力された第２ＴＳを受信し、スイッチ／セレクタ１０３へ出力する。
【0026】
スイッチ／セレクタ１０３は、第１ＴＳ受信部１０１および第２ＴＳ受信部１０２のそれぞれから出力されるＴＳを、Ｍｕｘ１０４および第２Ｄｅｍｕｘ１０５のそれぞれに選択的に出力する。スイッチ／セレクタ１０３は、ＦＰＧＡ２００から出力されるＴＳを、第２Ｄｅｍｕｘ１０５へ出力する。チューナー１１が受信した放送波が有料放送の場合にはＴＳが暗号化されており、暗号化されているＴＳはＭｕｘ１０４へ出力される。暗号化されていないＴＳは、第２Ｄｅｍｕｘ１０５へ出力される。例えば、暗号化されていないＴＳが視聴用のＴＳの場合には、第２Ｄｅｍｕｘ１０５を介して画像表示部１４へ出力され、暗号化されていないＴＳが録画用のＴＳの場合には、第２Ｄｅｍｕｘ１０５を介して外部記憶装置２０へ出力される。
【0027】
Ｍｕｘ１０４は、スイッチ／セレクタ１０３から出力された第１ＴＳおよび第２ＴＳを多重化してＦＰＧＡ２００に出力する。上述したように、ＳｏＣ１００は、出力端子等の資源が乏しく１系統でしか映像信号を出力できない信号処理回路であるため、いったんＳｏＣ１００内において第１ＴＳおよび第２ＴＳが多重化され、多重化ＴＳがＦＰＧＡ２００等の外部チップで逆多重化されて第１ＴＳおよび第２ＴＳに分離される。Ｍｕｘ１０４は、第１ＴＳおよび第２ＴＳを多重化する際に、例えば、第１ＴＳに含まれる複数のパケットのそれぞれの先頭に配置されるシンクバイトの値を０ｘ４７とし、第２ＴＳに含まれる複数のパケットのそれぞれの先頭に配置されるシンクバイトの値を０ｘ４８とする。これは、ＣＩ Ｐｌｕｓ規格で定められた多重化の方法である。
【0028】
第２Ｄｅｍｕｘ１０５は、スイッチ／セレクタ１０３から出力されたＴＳが視聴用のＴＳの場合には、当該ＴＳにおいて多重化されている映像、音声、字幕または番組表等のデータを逆多重化して分離し、デコーダ１０６へ出力する。第２Ｄｅｍｕｘ１０５は、スイッチ／セレクタ１０３から出力されたＴＳが録画用のＴＳの場合には、当該ＴＳに含まれる不要なデータを削除し、当該ＴＳを暗号化して外部記憶装置２０へ出力する。
【0029】
第２Ｄｅｍｕｘ１０５から出力された視聴用のＴＳは、デコーダ１０６でデコードされ、画像処理部１０７で画像処理がされて、コンテンツとして画像表示部１４へ出力される。
【0030】
制御部１１０は、例えば、ＳｏＣ１００が備えるプロセッサがメモリに記憶されたプログラムを実行することにより実現される。制御部１１０は、入力受付部１５を介したユーザ操作等に応じて、ＳｏＣ１００が備える各構成要素を制御し、また、ＦＰＧＡ２００を制御する。制御部１１０の動作の詳細については後述する。
【0031】
ＦＰＧＡ２００は、多重化ＴＳを入力とし、当該多重化ＴＳを逆多重化して複数のＴＳ（ここでは第１ＴＳおよび第２ＴＳ）を出力する第２信号処理部（信号処理回路とも呼ぶ）の一例である。ＦＰＧＡ２００は、映像信号処理装置１０内においてＳｏＣ１００とは別に設けられた信号処理回路である。ＦＰＧＡ２００は、第１Ｄｅｍｕｘ２０１、第１同期判定部２０２、第２同期判定部２０３、第１ＴＳ出力部２０４、第２ＴＳ出力部２０５、第１ＴＳ入力部２０６、第２ＴＳ入力部２０７、第１ＴＳ送信部２０８、第２ＴＳ送信部２０９および管理部２１０を備える。
【0032】
第１Ｄｅｍｕｘ２０１は、ＳｏＣ１００から出力された多重化ＴＳを逆多重化して、シンクバイトに応じて第１ＴＳおよび第２ＴＳを分別し、各シンクバイトを０ｘ４７に変換した後に、第１ＴＳを第１同期判定部２０２へ、第２ＴＳを第２同期判定部２０３へ出力する。
【0033】
第１同期判定部２０２は、入力された第１ＴＳが、ＭＰＥＧ２システム規格で定められた１８８バイトのパケット単位となっているかを検出し、なっていれば第１ＴＳを第１ＴＳ出力部２０４へ出力する。
【0034】
第２同期判定部２０３は、入力された第２ＴＳが、ＭＰＥＧ２システム規格で定められた１８８バイトのパケット単位となっているかを検出し、なっていれば第２ＴＳを第２ＴＳ出力部２０５へ出力する。
【0035】
第１ＴＳ出力部２０４は、第１同期判定部２０２から出力された第１ＴＳを第１ＣＩスロット１２へ出力することで、暗号化された第１ＴＳを第１ＣＩスロット１２に挿入されたＣＡＭに復号させる。
【0036】
第２ＴＳ出力部２０５は、第２同期判定部２０３から出力された第２ＴＳを第２ＣＩスロット１３へ出力することで、暗号化された第２ＴＳを第２ＣＩスロット１３に挿入されたＣＡＭに復号させる。
【0037】
映像信号処理装置１０がＤＶＢ－ＣＩ Ｐｌｕｓに準拠する場合には、各ＣＩスロットに挿入されたＣＡＭによって再度ＴＳの暗号化が行われる。ＣＡＭによって暗号が施されたＴＳは、第２Ｄｅｍｕｘ１０５において復号される。
【0038】
第１ＴＳ入力部２０６は、第１ＣＩスロット１２に挿入されたＣＡＭによって復号された第１ＴＳが入力され、当該第１ＴＳを第１ＴＳ送信部２０８へ出力する。
【0039】
第２ＴＳ入力部２０７は、第２ＣＩスロット１３に挿入されたＣＡＭによって復号された第２ＴＳが入力され、当該第２ＴＳを第２ＴＳ送信部２０９へ出力する。
【0040】
第１ＴＳ送信部２０８は、第１ＴＳ入力部２０６から出力された第１ＴＳをＳｏＣ１００へ出力する。
【0041】
第２ＴＳ送信部２０９は、第２ＴＳ入力部２０７から出力された第２ＴＳをＳｏＣ１００へ出力する。
【0042】
管理部２１０は、ＳｏＣ１００の制御部１１０からの指示に応じてＦＰＧＡ２００の各構成要素を制御する。例えば、シンクバイトごとのＴＳに対してどのＣＩスロットへ出力するか、すなわち、シンクバイトごとのＴＳを第１Ｄｅｍｕｘ２０１から第１ＴＳ出力部２０４までの経路を通過させるか第１Ｄｅｍｕｘ２０１から第２ＴＳ出力部２０５までの経路を通過させるかは、ＳｏＣ１００の制御部１１０からの指示に応じて管理部２１０により管理される。管理部２１０の動作の詳細については後述する。
【0043】
第１ＴＳおよび第２ＴＳのうちのいずれかのチャンネルを変更する際に、チャンネルが変更されるＴＳについて１パケットのサイズに満たない不足データが発生する場合がある。ここで、不足データが発生する原理および不足データが発生するときの問題について図２Ａから図２Ｄを用いて説明する。
【0044】
図２Ａから図２Ｄは、不足データが発生する原理および不足データが発生するときの問題を説明するための図である。図２Ａから図２Ｄでは、ＳｏＣ１００が備える構成要素のうちＭｕｘ１０４のみを示し、ＦＰＧＡ２００が備える構成要素のうち第１Ｄｅｍｕｘ２０１のみを示す。
【0045】
図２Ａに示されるように、例えば、ＳｏＣ１００は、第１ＴＳとしてチャンネル１（ｃｈ１と表記する）のＴＳおよび第２ＴＳとしてチャンネル２（ｃｈ２と表記する）のＴＳを受信し、Ｍｕｘ１０４にて多重化する。例えば、Ｍｕｘ１０４にて多重化された後のｃｈ１の第１ＴＳのシンクバイトを０ｘ４７とし、ｃｈ２の第２ＴＳのシンクバイトを０ｘ４８とする。Ｍｕｘ１０４で多重化された後の、第１ＴＳに含まれる複数のパケットを「４７－Ａ」と表し、第２ＴＳに含まれる複数のパケットを「４８－Ａ」と表す。この「４７」および「４８」は、シンクバイトの値である０ｘ４７および０ｘ４８を模式的に表している。図２Ｂから図２Ｄで、「４７－Ｂ」、「４８－Ｂ」等のパケットを示しているが、ＴＳにおけるパケットの流れる順序を、「Ａ」、「Ｂ」、「Ｃ」・・・等のアルファベット順で示している。
【0046】
図２Ｂに示されるように、ここではまず、第１ＴＳの「４７－Ａ」のパケットおよび第２ＴＳの「４８－Ａ」のパケットが多重化される。このとき、第１ＴＳのチャンネルが変更され、図２Ｂに示されるように、ＳｏＣ１００内において第１ＴＳの「４７－Ａ」の後続のパケット（例えば「４７－Ｂ」のパケット）がチャンネルの変更によって途中で切れて、１パケットのサイズ（例えば１８８バイト）未満の端数パケットとなってしまう場合がある。
【0047】
この場合、図２Ｃに示されるように、第１ＴＳの「４７－Ｂ」の端数パケットおよび第２ＴＳの「４８－Ｂ」のパケットが多重化される。第１ＴＳの「４７－Ａ」のパケットおよび第２ＴＳの「４８－Ａ」のパケットは、第１Ｄｅｍｕｘ２０１において逆多重化され、各パケットのシンクバイトにしたがって分別され、「４７－Ａ」のパケットは第１ＣＩスロット１２へ出力され、「４８－Ａ」のパケットは第２ＣＩスロット１３へ出力される。第１Ｄｅｍｕｘ２０１において各パケットのシンクバイトは０ｘ４７に変換されるが、第１Ｄｅｍｕｘ２０１において逆多重化されて分別された第２ＴＳのパケットを第１ＴＳのパケットと区別するために「４８－＊」と示している。
【0048】
そして、図２Ｄに示されるように、第１Ｄｅｍｕｘ２０１では、「４７－Ｂ」のパケットの先頭（つまり当該パケットに配置されたシンクバイト）から１パケット分（例えば１８８バイト）が１つのパケットと解釈されて、「４７－Ｂ」の端数パケットと後続の「４８－Ｂ」のパケットの先頭側の一部分とが１つのパケットとして第１ＣＩスロット１２へ出力される。先頭側の一部分が切り取られた残りの「４８－Ｂ」のパケットは、先頭に配置されたシンクバイトが切り取られてシンクバイトが存在しないため、ＦＰＧＡ２００では、第１ＣＩスロット１２へ出力すべきパケットか、第２ＣＩスロット１３へ出力すべきパケットかの判別ができず破棄される。このように、第１ＴＳについて不足データが発生することで、第２ＴＳの一部のパケットが欠損することになり、チャンネルが変更されない第２ＴＳが影響を受けてしまい、例えば、表示装置の画面にノイズが表示されるおそれがある。
【0049】
そこで、ＳｏＣ１００およびＦＰＧＡ２００では、図３および図４で説明する処理が行われることで、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについてチャンネルを変更するときにチャンネルを変更しない他のＴＳが影響を受けることを抑制できる。
【0050】
図３は、実施の形態に係るＳｏＣ１００（具体的には制御部１１０）の動作の一例を示すフローチャートである。
【0051】
ＳｏＣ１００は、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについてチャンネルが変更されたか否かを判定する（ステップＳ１１）。例えば、ＳｏＣ１００は、入力受付部１５を介して、リモコンのボタン押下等により、受信する放送の選択（選局）等のユーザ操作に係る信号を受信することで、上記判定を行う。
【0052】
ＳｏＣ１００は、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについてチャンネルが変更されていないと判定した場合（ステップＳ１１でＮｏ）、チャンネルが変更されるまでステップＳ１１での処理を繰り返す。
【0053】
ＳｏＣ１００は、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについてチャンネルが変更されたと判定した場合（ステップＳ１１でＹｅｓ）、ＦＰＧＡ２００に対して、１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を送信する（ステップＳ１２）。具体的には、ＳｏＣ１００は、第１ＴＳおよび第２ＴＳのうちのいずれかの映像信号についてチャンネルを変更するときに、ＦＰＧＡ２００に対して、検出処理を開始させる通知を送信する。例えば、第１ＴＳのチャンネルが変更されたと判定された場合、第１ＴＳについて検出処理を開始させる通知が送信され、第２ＴＳのチャンネルが変更されたと判定された場合、第２ＴＳについて検出処理を開始させる通知が送信される。
【0054】
次に、ＳｏＣ１００は、ＦＰＧＡ２００に対して、変更後のチャンネルのＴＳを出力させる通知を送信する（ステップＳ１３）。ＦＰＧＡ２００は、当該通知を受信することで、例えば第１ＴＳのチャンネルが変更される場合には、第１ＴＳの出力先である第１ＣＩスロット１２へ変更後のチャンネルのＴＳを出力するようになり、例えば第２ＴＳのチャンネルが変更される場合には、第２ＴＳの出力先である第２ＣＩスロット１３へ変更後のチャンネルのＴＳを出力するようになる。
【0055】
次に、ＳｏＣ１００は、チャンネルを変更するＴＳを多重化しないようにする（ステップＳ１４）。言い換えると、ＳｏＣ１００は、チャンネルを変更するＴＳをＦＰＧＡ２００へ出力しないようにする。ＳｏＣ１００は、例えば第１ＴＳのチャンネルが変更される場合には、変更前のチャンネルの第１ＴＳをＭｕｘ１０４へ出力しないようにスイッチ／セレクタ１０３を制御し、例えば第２ＴＳのチャンネルが変更される場合には、変更前のチャンネルの第２ＴＳをＭｕｘ１０４へ出力しないようにスイッチ／セレクタ１０３を制御する。
【0056】
次に、ＳｏＣ１００は、チューナー１１の選局チャンネルを変更する（ステップＳ１５）。ＳｏＣ１００は、例えば第１ＴＳのチャンネルが変更される場合には、現状の第１ＴＳのチャンネルの代わりに変更後のチャンネルを選局し変更後のチャンネルのＴＳを出力するようにチューナー１１を制御し、例えば第２ＴＳのチャンネルが変更される場合には、現状の第２ＴＳのチャンネルの代わりに変更後のチャンネルを選局し変更後のチャンネルのＴＳを出力するようにチューナー１１を制御する。
【0057】
次に、ＳｏＣ１００は、ＦＰＧＡ２００に対して、変更するチャンネルのＴＳの出力先のＣＩスロットに対する出力のクロック周波数等のパラメータを、変更後のチャンネルに対応するパラメータに変更させる通知を送信する（ステップＳ１６）。ＳｏＣ１００は、例えば第１ＴＳのチャンネルが変更される場合には、第１ＴＳの出力先である第１ＣＩスロット１２に対する出力のパラメータを変更後のチャンネルに対応するパラメータに変更させる通知を送信し、例えば第２ＴＳのチャンネルが変更される場合には、第２ＴＳの出力先である第２ＣＩスロット１３に対する出力のパラメータを変更後のチャンネルに対応するパラメータに変更させる通知を送信する。
【0058】
次に、ＳｏＣ１００は、変更後のチャンネルのＴＳを多重化するようにする（ステップＳ１７）。言い換えると、ＳｏＣ１００は、変更後のチャンネルのＴＳをＦＰＧＡ２００へ出力するようにする。ＳｏＣ１００は、例えば、変更後のチャンネルのＴＳをＭｕｘ１０４へ出力するようにスイッチ／セレクタ１０３を制御する。
【0059】
そして、ＳｏＣ１００は、ＦＰＧＡ２００に対して、変更前のチャンネルのＴＳを出力させない通知を送信する（ステップＳ１８）。ＦＰＧＡ２００は、当該通知を受信することで、例えば第１ＴＳのチャンネルが変更される場合には、第１ＴＳを第１ＣＩスロット１２へ出力しないようになり、例えば第２ＴＳのチャンネルが変更される場合には、第２ＴＳを第２ＣＩスロット１３へ出力しないようになる。これにより、ＦＰＧＡ２００は、変更前のチャンネルのＴＳを気にせずに、変更後のチャンネルのＴＳを出力できる。
【0060】
ＳｏＣ１００で実行される処理の順序は、図３に示されるものに限らない。例えば、ステップＳ１８での処理は、ステップＳ１４の後であれば実行される順序は特に限定されない。例えば、ステップＳ１５での処理とステップＳ１６での処理とは実行される順序が入れ変えられてもよい。
【0061】
次に、ＦＰＧＡ２００の動作について図４を用いて説明する。
【0062】
図４は、実施の形態に係るＦＰＧＡ２００（具体的には管理部２１０）の動作の一例を示すフローチャートである。
【0063】
まず、ＦＰＧＡ２００は、ＳｏＣ１００から、１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知（具体的には、図３に示されるステップＳ１２で送信された通知）を受信する（ステップＳ２１）。
【0064】
次に、ＦＰＧＡ２００は、当該通知を受信することで、検出処理を開始する（ステップＳ２２）。例えば、ＦＰＧＡ２００は、ＳｏＣ１００において第１ＴＳのチャンネルが変更されたと判定された場合、第１ＴＳについて検出処理を開始し、ＳｏＣ１００において第２ＴＳのチャンネルが変更されたと判定された場合、第２ＴＳについて検出処理を開始する。
【0065】
次に、ＦＰＧＡ２００は、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについて不足データを検出したか否かを判定する（ステップＳ２３）。例えば、ＦＰＧＡ２００は、パケットの先頭に配置されたシンクバイトを検出したときに前のシンクバイトとの間に存在するバイト数を参照し、当該バイト数が１８８バイトに一致するか否かを判定することで、不足データの検出を行う。例えば、ＦＰＧＡ２００は、上記バイト数が１８８バイトに一致する場合、不足データを検出していないと判定し、上記バイト数が１８８バイトに一致しない場合、不足データを検出したと判定する。
【0066】
ＦＰＧＡ２００は、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについて不足データを検出しない場合（ステップＳ２３でＮｏ）、不足データを検出するまでステップＳ２３での処理を繰り返す。ただし、チャンネルの変更時に偶然不足データが発生しない場合もあるため、ＦＰＧＡ２００は、例えば、不足データを検出しない状態で、変更後のチャンネルのＴＳを受信した場合またはステップＳ２３での処理を開始してから所定の時間経過した場合等に、図４での処理を終了してもよい。
【0067】
ＦＰＧＡ２００は、第１ＴＳおよび第２ＴＳのうちのいずれかのＴＳについて不足データを検出した場合（ステップＳ２３でＹｅｓ）、検出した不足データを破棄する処理、または、検出した不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う（ステップＳ２４）。不足データのサイズを１パケットのサイズの整数倍のサイズにする処理とは、不足データの後ろにダミーデータを付与して不足データとダミーデータとが結合されたパケットを合計で例えば１８８バイトの整数倍のサイズ（１８８バイト、３７６バイト、５６４バイト・・・等）にする処理である。検出した不足データを破棄または検出した不足データにダミーデータを付与することで、チャンネルが変更されるＴＳの不足データと、後続のチャンネルが変更されない他のＴＳのパケットの先頭側の一部分とが１つのパケットとして扱われなくなるため、後続の他のＴＳのパケットの先頭側が欠損することを抑制できる。
【0068】
図５は、不足データが発生するときの問題が解決されることを説明するための図である。図５は、図２ＣにおいてＦＰＧＡ２００が不足データを検出する検出処理を行った後の状態を示す図である。つまり、ＦＰＧＡ２００が不足データを検出する検出処理を行うことで、図２Ｃの後に、図２Ｄの代わりに図５の状態となる。図５では、不足データが発生するときに不足データが破棄される例が示される。
【0069】
図５に示されるように、不足データである「４７－Ｂ」のパケットが破棄されることで、後続の「４８－Ｂ」のパケットの先頭側の一部分が切り取られず、「４８－Ｂ」のパケットを正しく第２ＣＩスロット１３へ出力することができる。不足データにダミーデータが付与される場合には、ダミーデータが付与された「４７－Ｂ」のパケットは第１ＣＩスロット１２へ出力され、「４８－Ｂ」のパケットは正しく第２ＣＩスロット１３へ出力することができる。
【0070】
検出処理を開始させる通知をＦＰＧＡ２００が受信することで、検出処理が開始される例について説明したが、これに限らない。例えば、ＦＰＧＡ２００は、常時検出処理を行っていてもよい。この場合、ＳｏＣ１００は検出処理を開始させる通知の送信が不要になるが、ＦＰＧＡ２００での負荷が増加する。一方で、ＳｏＣ１００からＦＰＧＡ２００に対して検出処理の通知が行われる場合、ＦＰＧＡ２００は必要なときだけ検出処理を行うことができ、ＦＰＧＡ２００の負荷を削減できる。
【0071】
複数の映像信号として２つのＴＳ（ここでは第１ＴＳおよび第２ＴＳ）が映像信号処理装置１０で扱われる例について説明したが、これに限らない。例えば、映像信号処理装置１０は、複数の映像信号として３つ以上のＴＳを扱ってもよく、３つ以上のＣＩスロットを備えていてもよい。
【0072】
［効果等］
以上説明したように、映像信号処理装置１０は、それぞれが複数のパケットを含む複数の映像信号を入力とし、複数の映像信号を多重化して多重化映像信号を出力する第１信号処理部（例えばＳｏＣ１００）と、多重化映像信号を入力とし、当該多重化映像信号を逆多重化して複数の映像信号を出力する第２信号処理部（例えばＦＰＧＡ２００）と、を備える。第２信号処理部は、複数の映像信号のうちのいずれかの映像信号について１パケットのサイズ未満の不足データを検出したときに、（ｉ）検出した不足データを破棄する処理または（ｉｉ）検出した不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
以上説明したように、映像信号処理装置１０は、それぞれが複数のパケットを含む複数の映像信号を入力とし、複数の映像信号を多重化して多重化映像信号を出力する第１信号処理部（例えばＳｏＣ１００）と、多重化映像信号を入力とし、当該多重化映像信号を逆多重化して複数の映像信号を出力する第２信号処理部（例えばＦＰＧＡ２００）と、を備える。第２信号処理部は、複数の映像信号のうちのいずれかの映像信号について１パケットのサイズ未満の不足データを検出したときに、（ｉ）検出した不足データを破棄する処理または（ｉｉ）検出した不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
【0073】
これによれば、第２信号処理部は、チャンネルが変更された映像信号に不足データが発生したときに、不足データを破棄または１パケットのサイズの整数倍のサイズにするため、不足データと共にチャンネルを変更しない他の映像信号のパケットの先頭側の一部分が切り取られて１パケット化されることが抑制される。したがって、１系統でのみ映像信号を出力する信号処理回路（例えば第１信号処理部）において複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更しない他の映像信号が影響を受けることを抑制できる。
【0074】
例えば、第１信号処理部は、第２信号処理部に対して、不足データを検出する検出処理を開始させる通知を送信してもよい。第２信号処理部は、当該通知を受信することで検出処理を開始してもよい。
【0075】
これによれば、第２信号処理部は、第１信号処理部から送信される当該通知をトリガーとして検出処理を開始することができる。
【0076】
例えば、第１信号処理部は、複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、第２信号処理部に対して、検出処理を開始させる通知を送信してもよい。
【0077】
これによれば、第２信号処理部は、複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、検出処理を開始することができる。
【0078】
例えば、第１信号処理部は、複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更する映像信号を多重化しないように制御してもよい。
【0079】
これによれば、チャンネルを変更する映像信号が多重化されて第２信号処理部へ出力されないようにすることができる。
【0080】
信号処理回路（例えばＳｏＣ１００）は、それぞれが複数のパケットを含む複数の映像信号を入力とし、複数の映像信号を多重化して多重化映像信号を出力し、１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を送信する。
【0081】
これによれば、信号処理回路（例えばＳｏＣ１００）は、他の信号処理回路（例えばＦＰＧＡ２００）に不足データを検出する検出処理を開始させることができるため、１系統でのみ映像信号を出力する信号処理回路において複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更しない他の映像信号が影響を受けることを抑制できる。
【0082】
信号処理回路（例えばＦＰＧＡ２００）は、それぞれが複数のパケットを含む複数の映像信号が多重化された多重化映像信号を入力とし、多重化映像信号を逆多重化して複数の映像信号を出力し、１パケットのサイズ未満の不足データを検出する検出処理を開始させる通知を受信することで検出処理を開始し、複数の映像信号のうちのいずれかの映像信号について不足データを検出したときに、（ｉ）検出した不足データを破棄する処理または（ｉｉ）検出した不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
【0083】
これによれば、信号処理回路（例えばＦＰＧＡ２００）は、他の信号処理回路（例えばＳｏＣ１００）から、不足データを検出する検出処理を開始させる通知を受信することで検出処理を開始することができるため、１系統でのみ映像信号を出力する他の信号処理回路において複数の映像信号のうちのいずれかの映像信号についてチャンネルを変更するときに、チャンネルを変更しない他の映像信号が影響を受けることを抑制できる。
【0084】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適応可能である。上記実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適応可能である。上記実施の形態で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
【0085】
例えば、上記実施の形態では、映像信号に含まれる複数のパケットのそれぞれの１パケットのサイズを１８８バイトの固定長として説明したが、１パケットのサイズは可変長であってもよい。この場合、例えば、パケットのヘッダに次のシンクバイトまでのバイト数が記載され、シンクバイト間に存在するバイト数がパケットのヘッダに記載されたバイト数と一致するか否かが判断されることで、不足データが発生したか否かが判断されてもよい。
【0086】
例えば、上記実施の形態では、放送波のチャンネルの変更について説明したが、本開示は、インターネット等の放送のチャンネルの変更時にも適用できる。
【0087】
本開示は、映像信号処理装置１０として実現できるだけでなく、映像信号処理装置１０を構成する構成要素が行うステップ（処理）を含む映像信号処理方法として実現できる。
【0088】
具体的には、映像信号処理方法は、それぞれが複数のパケットを含む複数の映像信号を入力とし、複数の映像信号を多重化して多重化映像信号を出力する第１信号処理部と、多重化映像信号を入力とし、当該多重化映像信号を逆多重化して複数の映像信号を出力する第２信号処理部と、を備える映像信号処理装置１０における映像信号処理方法であって、複数の映像信号のうちのいずれかの映像信号について１パケットのサイズ未満の不足データを検出したときに、（ｉ）検出した不足データを破棄する処理または（ｉｉ）検出した不足データにダミーデータを付与することで当該不足データのサイズを１パケットのサイズの整数倍のサイズにする処理を行う。
【0089】
例えば、映像信号処理方法は、コンピュータ（コンピュータシステム）によって実行されてもよい。そして、本開示は、映像信号処理方法に含まれるステップを、コンピュータに実行させるためのプログラムとして実現できる。さらに、本開示は、そのプログラムを記録したＣＤ－ＲＯＭ等である非一時的なコンピュータ読み取り可能な記録媒体として実現できる。
【0090】
例えば、本開示が、プログラム（ソフトウェア）で実現される場合には、コンピュータのＣＰＵ、メモリおよび入出力回路等のハードウェア資源を利用してプログラムが実行されることによって、各ステップが実行される。つまり、ＣＰＵがデータをメモリまたは入出力回路等から取得して演算したり、演算結果をメモリまたは入出力回路等に出力したりすることによって、各ステップが実行される。
【0091】
上記実施の形態の映像信号処理装置１０に含まれる構成要素は、集積回路（ＩＣ：Integrated Circuit）であるＬＳＩ（Large Scale Integration）として実現されてもよい。
【0092】
集積回路はＬＳＩに限られず、専用回路または汎用プロセッサで実現されてもよい。プログラム可能なＦＰＧＡ、または、ＬＳＩ内部の回路セルの接続および設定が再構成可能なリコンフィギュラブル・プロセッサが、利用されてもよい。
【0093】
さらに、半導体技術の進歩または派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて、映像信号処理装置１０に含まれる構成要素の集積回路化が行われてもよい。
【0094】
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【0095】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面および詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【0096】
上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【0097】
本開示は、テレビ等の映像機器に適用可能である。
【符号の説明】
【0098】
１０ 映像信号処理装置
１１ チューナー
１２ 第１ＣＩスロット
１３ 第２ＣＩスロット
１４ 画像表示部
１５ 入力受付部
２０ 外部記憶装置
１００ ＳｏＣ
１０１ 第１ＴＳ受信部
１０２ 第２ＴＳ受信部
１０３ スイッチ／セレクタ
１０４ Ｍｕｘ
１０５ 第２Ｄｅｍｕｘ
１０６ デコーダ
１０７ 画像処理部
１１０ 制御部
２００ ＦＰＧＡ
２０１ 第１Ｄｅｍｕｘ
２０２ 第１同期判定部
２０３ 第２同期判定部
２０４ 第１ＴＳ出力部
２０５ 第２ＴＳ出力部
２０６ 第１ＴＳ入力部
２０７ 第２ＴＳ入力部
２０８ 第１ＴＳ送信部
２０９ 第２ＴＳ送信部
２１０ 管理部
１１ チューナー
１２ 第１ＣＩスロット
１３ 第２ＣＩスロット
１４ 画像表示部
１５ 入力受付部
２０ 外部記憶装置
１００ ＳｏＣ
１０１ 第１ＴＳ受信部
１０２ 第２ＴＳ受信部
１０３ スイッチ／セレクタ
１０４ Ｍｕｘ
１０５ 第２Ｄｅｍｕｘ
１０６ デコーダ
１０７ 画像処理部
１１０ 制御部
２００ ＦＰＧＡ
２０１ 第１Ｄｅｍｕｘ
２０２ 第１同期判定部
２０３ 第２同期判定部
２０４ 第１ＴＳ出力部
２０５ 第２ＴＳ出力部
２０６ 第１ＴＳ入力部
２０７ 第２ＴＳ入力部
２０８ 第１ＴＳ送信部
２０９ 第２ＴＳ送信部
２１０ 管理部
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3】
【図4】
【図5】