知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特許7573615データ構造の初期化後にデモートするように示された複数のメモリ・デバイスのデータ構造の管理
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-17
(45)【発行日】2024-10-25
(54)【発明の名称】データ構造の初期化後にデモートするように示された複数のメモリ・デバイスのデータ構造の管理
(51)【国際特許分類】
G06F 12/06 20060101AFI20241018BHJP
G06F 3/06 20060101ALI20241018BHJP
G06F 12/0866 20160101ALI20241018BHJP
【ＦＩ】
G06F12/06 515J
G06F3/06 301M
G06F3/06 304N
G06F12/0866 100
【請求項の数】
25
(21)【出願番号】P 2022537265
(86)(22)【出願日】2020-12-15
(65)【公表番号】
(43)【公表日】2023-03-08
(86)【国際出願番号】 IB2020061952
(87)【国際公開番号】W WO2021140385
(87)【国際公開日】2021-07-15
【審査請求日】2023-05-25
(31)【優先権主張番号】16/736,221
(32)【優先日】2020-01-07
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】ピーターソン、ベス、アン
(72)【発明者】
【氏名】グプタ、ローケーシュ、モハン
(72)【発明者】
【氏名】クレイグ、マシュー、リチャード
(72)【発明者】
【氏名】ボーリック、マシュー
【審査官】北村 学
(56)【参考文献】
【文献】特開２００２－０９１８１１（ＪＰ，Ａ）
【文献】特開２００３－０１５８９２（ＪＰ，Ａ）
【文献】特開２００５－３０９７３９（ＪＰ，Ａ）
【文献】特開２０１６－０８５６６６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０１６４７１１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
ＩＰＣ Ｇ０６Ｆ １２／００ － １２／１２８
Ｇ０６Ｆ ３／０６ － ３／０８
(57)【特許請求の範囲】
【請求項1】
コンピューティング・システムの複数のメモリ・デバイスのデータを管理するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品が、実行されたとき、操作を実行するコンピュータ可読プログラム・コードが組み入れられているコンピュータ可読ストレージ媒体を含み、前記操作が、初期化後に第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにデモートすべきデータ構造を示すことであり、前記第１のレベルのメモリ・デバイスが、前記第２のレベルのメモリ・デバイスよりも低いレイテンシを有する、示すことと、
前記第１のレベルのメモリ・デバイスの前記データ構造の初期化の完了に応じて、初期化後にデモートするように示された前記データ構造を前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、初期化後に移すように示された前記データ構造を前記第１のレベルのメモリ・デバイスから削除することと
を含む、コンピュータ・プログラム製品。
【請求項2】
前記操作が、前記第２のレベルのメモリ・デバイスに格納されたデータ構造への読み出し要求を受け取ることと、
前記第２のレベルのメモリ・デバイスに格納された前記データ構造から前記読み出し要求にデータを返すことと
をさらに含む、請求項１に記載のコンピュータ・プログラム製品。
【請求項3】
前記操作が、初期化後にデモートするように示されていない前記第１のレベルのメモリ・デバイスに格納された前記データ構造のアクセス・カウントを維持することであり、アクセス・カウントが、初期化後にデモートするように示されたデータ構造では維持されない、維持すること
をさらに含む、請求項１に記載のコンピュータ・プログラム製品。
【請求項4】
前記操作が、前記アクセス・カウントを使用して、データ構造を選択し、前記第１のレベルのメモリ・デバイスから削除し、前記第２のレベルのメモリ・デバイスに保持し、前記第１のレベルのメモリ・デバイスのスペースを空けることと、
前記アクセス・カウントを使用して、アクセスされたデータ構造を前記第２のレベルのメモリ・デバイスから削除すべきかどうかを決定することと
をさらに含む、請求項３に記載のコンピュータ・プログラム製品。
【請求項5】
前記操作が、初期化後にデモートするように示されたデータ構造への更新を受け取ることと、
更新すべき前記データ構造を、前記第２のレベルのメモリ・デバイスから前記第１のレベルのメモリ・デバイスにコピーして更新することと、
更新データ構造を、前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
をさらに含む、請求項１に記載のコンピュータ・プログラム製品。
【請求項6】
コンピューティング・システムの複数のメモリ・デバイスのデータを管理するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品が、実行されたとき、操作を実行するコンピュータ可読プログラム・コードが組み入れられているコンピュータ可読ストレージ媒体を含み、前記操作が、第１のレベルのメモリ・デバイスからデモートするように示されたデータ構造への更新を受け取ることと、
更新すべき前記データ構造を、第２のレベルのメモリ・デバイスから前記第１のレベルのメモリ・デバイスにコピーして更新することであり、前記第１のレベルのメモリ・デバイスが、前記第２のレベルのメモリ・デバイスよりも低いレイテンシを有する、更新することと、
更新データ構造を、前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記データ構造の更新に応じて前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
を含む、コンピュータ・プログラム製品。
【請求項7】
前記データ構造への前記更新が、前記データ構造のすべてのフィールドよりも少ない、更新すべき前記データ構造の少なくとも１つのフィールドに対するものであり、前記データ構造を前記コピーすることが、更新すべき前記少なくとも１つのフィールドのみを前記データ構造から前記第１のレベルのメモリ・デバイスにコピーすることを含み、前記更新データ構造を前記コピーすることが、前記更新される少なくとも１つのフィールドを前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーすることと、前記更新される少なくとも１つのフィールドを前記第１のレベルのメモリ・デバイスから抹消することとを含む、請求項６に記載のコンピュータ・プログラム製品。
【請求項8】
更新すべき前記データ構造が、前記第２のレベルのメモリ・デバイスに存在し、前記操作は、前記更新が、複数の事前定義された更新イベントのうちの更新イベントを含むかどうかを決定することと、
前記更新が前記更新イベントを含むという決定に応じて、更新すべき前記データ構造を前記第１のレベルのメモリ・デバイスにコピーすることと、
前記更新イベントの一部として複数の書き込みを前記データ構造に実行することと、
前記更新イベントの一部として更新される前記データ構造を前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記更新イベントの前記書き込みの完了に応じて、前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
をさらに含む、請求項６に記載のコンピュータ・プログラム製品。
【請求項9】
前記事前定義された更新イベントが、前記コンピューティング・システムの論理デバイス、前記コンピューティング・システムにおけるボリューム、パス・グループ、物理パス、論理パスについての追加または削除、ならびにサブシステム特性および他の構成変更を含む更新イベントのサブセットのメンバである複数の更新イベントを含む、請求項８に記載のコンピュータ・プログラム製品。
【請求項10】
前記操作は、前記更新が前記複数の事前定義された更新イベントのうちの１つを含まないという決定に応じて、更新すべき前記データ構造への前記更新を前記第２のレベルのメモリ・デバイスにおいて実行すること
をさらに含む、請求項８に記載のコンピュータ・プログラム製品。
【請求項11】
第１のレベルのメモリ・デバイスと、第２のレベルのメモリ・デバイスと、
初期化後に第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにデモートすべきデータ構造を示すことであり、前記第１のレベルのメモリ・デバイスが、前記第２のレベルのメモリ・デバイスよりも低いレイテンシを有する、示すことと、
前記第１のレベルのメモリ・デバイスの前記データ構造の初期化の完了に応じて、初期化後にデモートするように示された前記データ構造を前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、初期化後に移すように示された前記データ構造を前記第１のレベルのメモリ・デバイスから削除することと
を実行するための仮想メモリ・マネージャと
を含む、システム。
【請求項12】
前記実行する操作が、前記第２のレベルのメモリ・デバイスに格納されたデータ構造への読み出し要求を受け取ることと、
前記第２のレベルのメモリ・デバイスに格納された前記データ構造から前記読み出し要求にデータを返すことと
をさらに含む、請求項１１に記載のシステム。
【請求項13】
前記実行する操作が、初期化後にデモートするように示されていない前記第１のレベルのメモリ・デバイスに格納された前記データ構造のアクセス・カウントを維持することであり、アクセス・カウントが、初期化後にデモートするように示されたデータ構造では維持されない、維持すること
をさらに含む、請求項１１に記載のシステム。
【請求項14】
前記実行する操作が、前記アクセス・カウントを使用して、データ構造を選択し、前記第１のレベルのメモリ・デバイスから削除し、前記第２のレベルのメモリ・デバイスに保持し、前記第１のレベルのメモリ・デバイスのスペースを空けることと、
前記アクセス・カウントを使用して、アクセスされたデータ構造を前記第２のレベルのメモリ・デバイスから削除すべきかどうかを決定することと
をさらに含む、請求項１３に記載のシステム。
【請求項15】
前記実行する操作が、初期化後にデモートするように示されたデータ構造への更新を受け取ることと、
更新すべき前記データ構造を、前記第２のレベルのメモリ・デバイスから前記第１のレベルのメモリ・デバイスにコピーして更新することと、
更新データ構造を、前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
をさらに含む、請求項１１に記載のシステム。
【請求項16】
第１のレベルのメモリ・デバイスと、第２のレベルのメモリ・デバイスと、
前記第１のレベルのメモリ・デバイスからデモートするように示されたデータ構造への更新を受け取ることと、
更新すべき前記データ構造を、第２のレベルのメモリ・デバイスから前記第１のレベルのメモリ・デバイスにコピーして更新することであり、前記第１のレベルのメモリ・デバイスが、前記第２のレベルのメモリ・デバイスよりも低いレイテンシを有する、更新することと、
更新データ構造を、前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記データ構造の更新に応じて前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
を実行するための仮想メモリ・マネージャと
を含む、システム。
【請求項17】
前記データ構造への前記更新が、前記データ構造のすべてのフィールドよりも少ない、更新すべき前記データ構造の少なくとも１つのフィールドに対するものであり、前記データ構造を前記コピーすることが、更新すべき前記少なくとも１つのフィールドのみを前記データ構造から前記第１のレベルのメモリ・デバイスにコピーすることを含み、前記更新データ構造を前記コピーすることが、前記更新される少なくとも１つのフィールドを前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーすることと、前記更新される少なくとも１つのフィールドを前記第１のレベルのメモリ・デバイスから抹消することとを含む、請求項１６に記載のシステム。
【請求項18】
更新すべき前記データ構造が、前記第２のレベルのメモリ・デバイスに存在し、前記実行する操作は、前記更新が、複数の事前定義された更新イベントのうちの更新イベントを含むかどうかを決定することと、
前記更新が前記更新イベントを含むという決定に応じて、更新すべき前記データ構造を前記第１のレベルのメモリ・デバイスにコピーすることと、
前記更新イベントの一部として複数の書き込みを前記データ構造に実行することと、
前記更新イベントの一部として更新される前記データ構造を前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記更新イベントの前記書き込みの完了に応じて、前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
をさらに含む、請求項１６に記載のシステム。
【請求項19】
前記事前定義された更新イベントが、前記システムの論理デバイス、前記システムにおけるボリューム、パス・グループ、物理パス、論理パスについての追加または削除、ならびにサブシステム特性および他の構成変更を含む更新イベントのサブセットのメンバである複数の更新イベントを含む、請求項１８に記載のシステム。
【請求項20】
前記実行する操作が、前記更新が前記複数の事前定義された更新イベントのうちの１つを含まないという決定に応じて、更新すべき前記データ構造への前記更新を前記第２のレベルのメモリ・デバイスにおいて実行すること
をさらに含む、請求項１８に記載のシステム。
【請求項21】
コンピューティング・システムの複数のメモリ・デバイスのデータを管理するための方法であって、初期化後に第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにデモートすべきデータ構造を示すことであり、前記第１のレベルのメモリ・デバイスが、前記第２のレベルのメモリ・デバイスよりも低いレイテンシを有する、示すことと、
前記第１のレベルのメモリ・デバイスの前記データ構造の初期化の完了に応じて、初期化後にデモートするように示された前記データ構造を前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、初期化後に移すように示された前記データ構造を前記第１のレベルのメモリ・デバイスから削除することと
を含む、方法。
【請求項22】
前記第２のレベルのメモリ・デバイスに格納されたデータ構造への読み出し要求を受け取ることと、前記第２のレベルのメモリ・デバイスに格納された前記データ構造から前記読み出し要求にデータを返すことと
をさらに含む、請求項２１に記載の方法。
【請求項23】
初期化後にデモートするように示されていない前記第１のレベルのメモリ・デバイスに格納された前記データ構造のアクセス・カウントを維持することであり、アクセス・カウントが、初期化後にデモートするように示されたデータ構造では維持されない、維持することをさらに含む、請求項２１に記載の方法。
【請求項24】
前記アクセス・カウントを使用して、データ構造を選択し、前記第１のレベルのメモリ・デバイスから削除し、前記第２のレベルのメモリ・デバイスに保持し、前記第１のレベルのメモリ・デバイスのスペースを空けることと、前記アクセス・カウントを使用して、アクセスされたデータ構造を前記第２のレベルのメモリ・デバイスから削除すべきかどうかを決定することと
をさらに含む、請求項２３に記載の方法。
【請求項25】
初期化後にデモートするように示されたデータ構造への更新を受け取ることと、更新すべき前記データ構造を、前記第２のレベルのメモリ・デバイスから前記第１のレベルのメモリ・デバイスにコピーして更新することと、
更新データ構造を、前記第１のレベルのメモリ・デバイスから前記第２のレベルのメモリ・デバイスにコピーし、前記更新データ構造を前記第１のレベルのメモリ・デバイスから抹消することと
をさらに含む、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、データ構造の初期化後にデモート（demote）するように示された複数のメモリ・デバイスのデータ構造を管理するためのコンピュータ・プログラム製品、システム、および方法に関する。
【背景技術】
【0002】
ストレージ・クラス・メモリ（ＳＣＭ）システムは、高いレイテンシで低いコストのＮＡＮＤデバイスを使用することによって大きい記憶容量をメモリまたはキャッシュに低いコストで提供するために、低いレイテンシのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）と、ＤＲＡＭよりも低いコストの１つまたは複数の高いレイテンシのフラッシュＮＡＮＤメモリ・デバイスとを利用する。ＳＣＭにより、高速アクセスの不揮発性メモリＮＡＮＤデバイスを用いてシステム・メモリを拡張することができる。
【0003】
フラッシュ・メモリ・デバイスは、フラッシュ・ビット・セルの消去サイクル数が限定されており、ＤＲＡＭセルよりもはるかに少ないので、ＤＲＡＭよりも耐久性が低い。フラッシュ・メモリ・デバイスの消耗を低減するための先行技術の１つの技法は、特定のフラッシュ・メモリ・セルの過剰使用を避けるために、同じまたは異なるデバイス内の多数のフラッシュ・メモリ・セルにわたって書き込みを分散させるウェア・レベリング（wear leveling：劣化平準化）技法を使用することである。
【0004】
当技術分野では、ＳＣＭシステムなどのメモリ・サブシステムにおける多数のメモリ・デバイスのデータの格納を管理するための改善された技法が必要である。
【発明の概要】
【0005】
データ構造の初期化後にデモートするように示された複数のメモリ・デバイスのデータ構造を管理するためのコンピュータ・プログラム製品、システム、および方法が提供される。初期化後に第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにデモートすべきデータ構造が示される。第１のレベルのメモリ・デバイスは、第２のレベルのメモリ・デバイスよりも低いレイテンシを有する。第１のレベルのメモリ・デバイスのデータ構造の初期化の完了に応じて、初期化後にデモートするように示されたデータ構造が、第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにコピーされ、初期化後に移すように示されたデータ構造が第１のレベルのメモリ・デバイスから削除される。
【0006】
上述の実施形態では、極めてまれにしかアクセスされないデータ構造は、継続的に格納するために下位レベルのメモリ・デバイスに移すことができるが、その理由は、そのデータ構造は、まれにしかアクセスされず、読み出しアクセスは、下位レベルのメモリ・デバイスからサービスを提供され得るからである。しかしながら、初期化後デモートとして示されたデータ構造に書き込む必要がある場合、データ構造は、そのデータ構造への１つまたは複数の書き込み操作のために第１のレベルのメモリ・デバイスに移すことができる。書き込み操作が完了すると、データ構造を、第１のレベルのメモリ・デバイスからデモートし、下位レベルのメモリ・デバイスに移すことができるが、その理由は、データ構造が、かなりの時間の間書き込みアクセスされる可能性がないからである。
【0007】
さらなる実施形態では、アクセス・カウントは、初期化後にデモートするように示されていない第１のレベルのメモリ・デバイスに格納されたデータ構造では維持され、アクセス・カウントは、初期化後にデモートするように示されたデータ構造では維持されない。
【0008】
上述の実施形態では、アクセス・カウントは、更新または初期化された後に自動的にデモートされるデータ構造では必要とされないが、その理由は、アクセス・カウントは、アクセス・カウントに関係なく使用された後に第１のレベルのメモリ・デバイスから空にされるからである。
【0009】
さらなる実施形態では、アクセス・カウントを使用して、データ構造を選択し、第１のレベルのメモリ・デバイスから削除し、第２のレベルのメモリ・デバイスに保持し、第１のレベルのメモリ・デバイスのスペースを空ける。アクセス・カウントを使用して、アクセスされたデータ構造を第２のレベルのメモリ・デバイスから削除すべきかどうかを決定する。
【0010】
上述の実施形態では、アクセス・カウントを使用して、低いレイテンシのストレージまたは高いレイテンシのストレージのどちらにデータ構造を格納するべきかどうかを決定すると、システム性能を最適化するために低いレイテンシのストレージに高アクセス・カウントのデータを配置し、低いアクセス・カウント・データはそれほど頻繁にアクセスされないのでシステム性能への影響が少ない高いレイテンシのストレージに低いアクセス・カウントのデータを配置することによって、システム性能を改善することが可能になる。
【0011】
さらなる実施形態では、初期化後にデモートするように示されたデータ構造への更新が受け取られる。更新すべきデータ構造は、第２のレベルのメモリ・デバイスから第１のレベルのメモリ・デバイスにコピーされて更新される。更新データ構造は、第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにコピーされ、更新データ構造は、第１のレベルのメモリ・デバイスから抹消される。
【0012】
上述の実施形態では、システム性能は、初期化後にデモートするように示された更新データ構造を低いレイテンシのメモリ・デバイスに移して更新を実行することによって改善される。次いで、データ構造は、初期化後にデモートするように示されたデータ構造が極めてまれにしかアクセスされないとすればアクセスされる可能性が低いので、更新された後、第１のレベルのメモリ・デバイスから抹消される。
【0013】
コンピューティング・システムの複数のメモリ・デバイスのデータを管理するためのコンピュータ・プログラム製品、システム、および方法がさらに提供される。第１のレベルのメモリ・デバイスからデモートするように示されたデータ構造への更新が受け取られる。更新すべきデータ構造は、第２のレベルのメモリ・デバイスから第１のレベルのメモリ・デバイスにコピーされて更新される。第１のレベルのメモリ・デバイスは、第２のレベルのメモリ・デバイスよりも低いレイテンシを有する。更新データ構造は、第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにコピーされ、データ構造の更新に応じて第１のレベルのメモリ・デバイスから抹消される。
【0014】
上述の実施形態では、システム性能は、デモートするように示された更新データ構造を低いレイテンシのメモリ・デバイスに移して更新を実行し、次いで、初期化後にデモートするように示されたデータ構造が極めてまれにしかアクセスされないとすればアクセスされる可能性が低いので、更新された後、第１のレベルのメモリ・デバイスから抹消されることによって改善される。まれにしかアクセスされないデータ構造を低いレイテンシのデバイスから格納のための高いレイテンシのデバイスに移動させると、より頻繁にアクセスされるデータ構造のために利用可能な低いレイテンシのデバイスの空きスペースを最大にすることによって、システム性能が改善される。
【0015】
さらなる実施形態では、データ構造への更新は、データ構造のすべてのフィールドよりも少ない、更新すべきデータ構造の少なくとも１つのフィールドに対するものである。データ構造をコピーすることは、更新すべき少なくとも１つのフィールドのみをデータ構造から第１のレベルのメモリ・デバイスにコピーすることを含み、更新データ構造をコピーすることは、更新される少なくとも１つのフィールドを第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにコピーすることと、更新される少なくとも１つのフィールドを第１のレベルのメモリ・デバイスから抹消することとを含む。
【0016】
上述の実施形態では、低いレイテンシの第１のレベルのメモリのスペースは、更新すべきフィールドを、第２のレベルのメモリ・デバイスのデータ構造から第１のレベルのメモリ・デバイスに単にコピーして更新することによってさらに節約および最適化される。
【0017】
さらなる実施形態では、更新すべきデータ構造は、第２のレベルのメモリ・デバイスに存在する。決定は、更新が複数の事前定義された更新イベントのうちの更新イベントを含むかどうかである。データ構造は、更新が更新イベントを含むという決定に応じて、第１のレベルのメモリ・デバイスに更新のためにコピーされる。データ構造への複数の書き込みが、更新イベントの一部として実行される。更新イベントの一部として更新されるデータ構造は、第１のレベルのメモリ・デバイスから第２のレベルのメモリ・デバイスにコピーされ、更新イベントの書き込みの完了に応じて、更新データ構造が第１のレベルのメモリ・デバイスから抹消される。
【0018】
上述の実施形態では、更新または初期化された後にデモートされるべきデータ構造は、一般にまれにしかアクセスされないが、データ構造が書き込みのバーストの対象になりそうである場合、第１のレベルのメモリ・デバイスにコピーされる。そのようなデータ構造は、システム構成ファイルを更新するための操作の一部として、書き込みのバーストのために、第１のレベルのメモリ・デバイスに定期的にステージングされ得る。そのような構成ファイルは極めてまれにしか更新されないので、更新イベントの後、システム・データ構造は、格納およびアクセスのために下位レベルのメモリ・デバイスに戻すことができる。これにより、他のより頻繁にアクセスされるデータのために、より速いアクセスの第１のレベルのメモリ・デバイスのスペースが解放される。
【図面の簡単な説明】
【0019】
【図1】複数のメモリ・デバイスを有するメモリ・サブシステムを有するコンピュータ環境の一実施形態を示す図である。
【図2】メモリ・デバイスのデータ構造の格納を管理するためのデータ構造情報の一実施形態を示す図である。
【図3】初期システム・データ構造を生成するためにシステム初期化を実行するための操作の一実施形態を示す図である。
【図4】データ構造の単一のコピーのみがメモリ・サブシステムの全体にわたって格納される単一のコピーの場合について、アクセス要求を処理するための操作の一実施形態を示す図である。
【図5】データ構造の単一のコピーのみがメモリ・サブシステムの全体にわたって格納される単一のコピーの場合について、第１のレベルのメモリ・デバイスのスペースを開放するためにメモリ管理操作を実行するための操作の一実施形態を示す図である。
【図6】データ構造の多数のコピーがメモリ・サブシステムの全体にわたって格納される多数のコピーの場合について、アクセス要求を処理するための操作の一実施形態を示す図である。
【図7】データ構造の多数のコピーがメモリ・サブシステムの全体にわたって格納される多数のコピーの場合について、第１のレベルのメモリ・デバイスのスペースを開放するためにメモリ管理操作を実行するための操作の一実施形態を示す図である。
【図8】別個の更新および読み出しカウントによるデータ構造の多数のコピーがメモリ・サブシステムの全体にわたって格納される多数のコピーの場合について、アクセス要求を処理するための操作の一実施形態を示す図である。
【図9】別個の更新および読み出しカウントによるデータ構造の多数のコピーがメモリ・サブシステムの全体にわたって格納される多数のコピーの場合について、第１のレベルのメモリ・デバイスのスペースを開放するためにメモリ管理操作を実行するための操作の一実施形態を示す図である。
【図10】複数のメモリ・デバイスを有するメモリ・サブシステムにおいてシステム初期化を実行し、データ構造を生成するための操作の一実施形態を示す図である。
【図11】複数のメモリ・デバイスのメモリ・サブシステムにおいて初期化後にデモートされるデータ構造へのアクセスを処理するための操作の一実施形態を示す図である。
【発明を実施するための形態】
【0020】
コンピューティング・システムの論理デバイスを規定するために使用されるシステム制御構造は、メインＤＲＡＭメモリで維持することができる。しかしながら、ＤＲＡＭがほぼ満杯に達すると、時間のかかるメモリ管理プロセスを使用して、ＤＲＡＭのデータ構造を下位レベルのストレージ、例えば、より高いレイテンシのＮＡＮＤ型フラッシュ・メモリまたはディスク・ストレージなどに移す。
【0021】
記載の実施形態は、異なる特性を有する複数の異なるレベルのメモリ・デバイス、例えば、最低レイテンシの第１のレベルのメモリ・デバイス、例えば、ＤＲＡＭと、異なるより高いレイテンシのより安価な下位レベルのメモリ・デバイス、例えば、ＮＡＮＤフラッシュ・メモリとで構成されたメモリ・サブシステムのデータ構造を管理するための改善されたコンピュータ技術を提供する。記載の実施形態では、アクセス・カウントが、第１のレベルのメモリ・デバイスからより高いレイテンシを有する下位レベルのメモリ・デバイスにデータ構造をいつ移すかを決定するために使用される。アクセス・カウントはまた、適切な耐久プロファイル、例えば、消去サイクル数を有する下位レベルのメモリ・デバイスのデータ構造の配置をデータ構造のアクセス・カウント・プロファイルと整合させるために、異なる下位レベルのメモリ・デバイスで維持されるアクセス閾値に基づいて、データ構造の多数のコピーを第１のレベルのメモリ・デバイスおよび下位レベルのメモリ・デバイスに維持すべきかどうかを決定するために使用することができる。
【0022】
さらなる実施形態では、アクセス・カウントは、データ構造にアクセスするときにメモリ・デバイスの多数にデータ構造の多数のコピーを維持すべきか、または単に第１のレベルのメモリ・デバイスに残すべきかどうかを決定するために使用することができる。最も頻繁に更新されるデータ構造ほどには頻繁アクセスされないデータ構造は、より高いレイテンシを有する下位レベルのメモリ・デバイスへの格納を可能にするためにスワップ可能として示すことができるが、最も頻繁にアクセスされるデータ構造は、スワップ可能ではなく、最低レイテンシの第１のレベルのメモリ・デバイスにとどまることができる。
【0023】
しかもさらに、アクセス・カウントは、それほど頻繁に更新されないデータ構造を下位レベルのメモリ・デバイスに移すべきかどうかを決定するのに使用するための別個の読み出しおよび更新カウントを含むことができる。さらに、より多くの消去サイクルを可能にするなどのより高い耐久性を有する下位レベルのメモリ・デバイスのより高価なものが存在することができ、最も高いアクセス・カウント・データ構造のみがより大きい耐久性を有する下位レベルのメモリ・デバイスに配置され、より低い更新カウントを有するデータ構造は、耐久性が低い、例えば、少ない消去サイクルしか可能にしないそれほど高価でない下位レベルのメモリ・デバイスに格納することができる。これにより、下位レベルのメモリ・デバイスの耐久性に基づいて、更新カウントによってデータ構造を下位レベルのメモリ・デバイスと整合させて、下位レベルのメモリ・デバイスの中のデータ構造の配置を最適化することが可能になる。
【0024】
図１は、コンピュータ環境の一実施形態を示す。複数のホスト１０２は、入力／出力（Ｉ／Ｏ）要求をストレージ・コントローラ１０４にネットワーク１０６を介して送り出して、ストレージ１１０内のボリューム１０８（例えば、論理ユニット番号、論理デバイス、論理サブシステムなど）のデータにアクセスすることができる。ストレージ・コントローラ１０４は、１つまたは複数のプロセッサ１１２と、複数のメモリ・デバイス、例えば、第１のレベルのメモリ・デバイス１１６１、第２のレベルのメモリ・デバイス１１６２から第ｎのレベルのメモリ・デバイス１１６ｎまでなどのうちの１つへのトラックの配置を管理するための仮想メモリ・マネージャ１１４を有するストレージ・クラス・メモリ（ＳＣＭ）のメモリ・システムなどのメモリ・サブシステムとを含む。仮想メモリ・マネージャ１１４は、システム初期化中にオペレーティング・システムによって生成されたシステム・データ構造またはオブジェクトなどのデータ構造１１８１、１１８２、および１１８３に関する情報を有するデータ構造情報２００を維持し、仮想メモリ・マネージャ１１４は、データ構造情報２００を処理して、システムおよび他のデータ構造を格納すべき１つまたは複数のレベル・メモリ・デバイス１１６１…１１６ｎを決定する。仮想メモリ・マネージャ１１４はまた、アドレス変換テーブルを維持して、変換サービスを提供し、ボリューム１０８内のトラックをメモリ・デバイス１１６１…１１６ｎの物理的または論理的場所にマッピングすることができる。仮想メモリ・マネージャ１１４は、下位レベルのメモリ・デバイス１１６１…１１６ｎの寿命を延ばすために、消去サイクル数が限られているソリッド・ステート・ストレージ・デバイス（ＳＳＤ）またはフラッシュ・メモリなどの異なるメモリ・デバイス１１６１…１１６ｎおよびメモリ・デバイス内の異なる場所に書き込み操作を分散させるためのウェア・レベリングを実行するアルゴリズムをさらに含むことができる。特定の実施形態では、仮想メモリ・マネージャ１１４およびレベル・メモリ・デバイス１１６１…１１６ｎを含むメモリ・サブシステムは、ストレージ・コントローラ１０４または他のコンピューティング・デバイスのためのキャッシュとして機能することができる。
【0025】
プロセッサ１１２、仮想メモリ・マネージャ１１４、およびメモリ・デバイス１１６１…１１６ｎは、１つまたは複数のバス・インタフェース１２０を介して通信することができる。さらに、仮想メモリ・マネージャ１１４は、メモリ・デバイス１１６１…１１６ｎの別々のものに対して、異なるタイプおよび別個のバスおよびデバイス・インタフェースを介して通信することができる。例えば、ローカル・メモリ・インタフェースを使用して、ＤＲＡＭなどの第１のレベルのメモリ・デバイス１１６１と通信することができ、ストレージ・デバイス・インタフェースを使用して、不揮発性メモリ・エクスプレス（ＮＶＭＥ）などの下位レベルのメモリ・デバイス１１６２…１１６ｎと通信し、それによって、フラッシュ・メモリおよびＳＳＤと通信することができる。
【0026】
１つの実施形態では、第１のレベルのメモリ・デバイス１１６１は、高コストで非常に低いレイテンシのデバイス、例えば、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）またはスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）などを含むことができ、下位レベルのメモリ・デバイス１１６１…１１６ｎは、それほど高価でなくより高いレイテンシでより大容量のストレージ・デバイス、例えば、磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）、相変化メモリ（ＰＣＭ）、抵抗性ランダム・アクセス・メモリ（ＲＲＡＭ）、スピン・トランスファ・トルク・メモリ（ＳＴＭ－ＲＡＭ）、導電性ブリッジングＲＡＭ（ＣＢＲＡＭ）、フラッシュ・メモリおよびソリッド・ステート・ドライブ（ＳＳＤ）などのＮＡＮＤメモリ・デバイス、などを含む不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）などを含むことができる。１つの実施形態では、下位レベルのメモリ・デバイス１１６２…１１６ｎは、異なる利用可能消去サイクル数の耐久プロファイルを有することができ、その結果、メモリ・デバイス１１６２…１１６ｎのより高いレベルのものは、メモリ・デバイス１１６２…１１６ｎのより低いレベルのものよりも多い消去サイクル数、すなわち、より大きい耐久性を可能にする。例えば、下位レベルのメモリ・デバイス１１６ｉは、下位レベルのメモリ・デバイス１１６ｊよりも大きい耐久性、すなわち、より多い消去サイクル数を有することができ、ここで、ｉ＜ｊである。１つまたは複数の下位レベルのメモリ・デバイス１１６ｉがあってもよい。
【0027】
仮想メモリ・マネージャ１１４は、特定用途向け集積回路（ＡＳＩＣ）などのストレージ・コントローラ１０４のハードウェア・デバイスにマイクロコードまたはファームウェアとして実装された別個の処理またはハードウェア・デバイスを含むことができる。代替として、仮想メモリ・マネージャ１１４は、メモリ・デバイスにロードされたコードを実行するプロセッサを有するシステムを含むことができる。その上さらに、仮想メモリ・マネージャ１１４は、第１のレベルのメモリ・デバイス１１６１にロードされ、プロセッサ１１２によって実行されるコードとして実装することができる。
【0028】
ストレージ１１０は、ソリッド・ステート・ストレージ・デバイス（ＳＳＤ）、磁気ハード・ディスク・ドライブ、光ディスク、テープなどのような、当技術分野で知られている１つまたは複数のストレージ・デバイスを含むことができる。ストレージ・デバイスは、さらに、単なるディスクの束（Just a Bunch of Disks（ＪＢＯＤ））、直接アクセス・ストレージ・デバイス（Direct Access Storage Device（ＤＡＳＤ））、独立ディスクの冗長アレイ（Redundant Array of Independent Disks（ＲＡＩＤ））のアレイ、仮想化デバイスなどのようなデバイスのアレイに構成することができる。さらに、ストレージ・デバイスは、異なるベンダからの、または同じベンダからの異種のストレージ・デバイスを含むことができる。
【0029】
ネットワーク１０６は、ストレージ・エリア・ネットワーク（ＳＡＮ）、ローカル・エリア・ネットワーク（ＬＡＮ）、ワイド・エリア・ネットワーク（ＷＡＮ）、インターネット、およびイントラネットなどを含むことができる。代替として、ホスト１０２は、周辺構成要素相互接続（ＰＣＩ）バス・インタフェースおよび当技術分野で知られている他のインタフェースなどのバス・インタフェースを介してストレージ・コントローラ１０４に接続することができる。
【0030】
図２は、ファイルまたはオブジェクト名などのデータ構造識別子（ＩＤ）２０２、データ構造２０２を第１のレベルのメモリ・デバイス１１６１と下位レベルのメモリ・デバイス１１６２…１１６ｎとの間で定期的に移すことができるかどうかを示すスワップ可能フラグ、データ構造２０２が測定期間内に更新された回数を示す更新カウント２０６、データ構造２０２が測定期間内に読み出された回数を示す読み出しカウント２０８、データ構造２０２が第１のレベルのメモリ・デバイス１１６１で生成された後すぐにデモートされるべきであるかどうかを示す初期化後デモートフラグ２１０、およびデータ構造２０２が現在格納されているレベル・メモリ・デバイス１１６１…１１６ｎを示すデバイス・ポインタ２１２を含むデータ構造のデータ構造情報２００ｉの事例の一実施形態を示す。
【0031】
１つの実施形態では、スワップ可能フラグ２０４、および初期化後デモートフラグ２１０は、データ構造がアクセスされる推定頻度に基づいて、オペレーティング・システム開発者または管理者によって設定され得る。例えば、最も頻繁に更新またはアクセスされるデータ構造は、最高速の第１のレベルのメモリ・デバイス１１６１に常に保持するためにスワップ可能としてマークすることができる。それほど頻繁にアクセスされないデータ構造１１８１、１１８２、１１８３は、時々、第１のレベルのメモリ・デバイス１１６１のスペースを開放するために、下位レベルのメモリ・デバイス１１６２…１１６ｎにスワップされ得る。
【0032】
更新カウント２０６は、耐久性または利用可能な消去サイクルと整合するようにデータ構造を格納できる下位レベルのメモリ・デバイス１１６ｉを選択するために使用することができる。例えば、より頻繁にアクセスされるデータ構造、すなわち、より高い更新カウント２０６もつデータ構造は、より高い耐久性を有する下位レベルのメモリ・デバイス１１６ｉに配置することができる。このようにして、下位レベルのメモリ・デバイス１１６２…１１６ｎの各々は、更新カウントの範囲と関連づけることができる。代替実施形態では、データ構造を第１のレベルのメモリ・デバイス１１６１からいつスワップすべきかを決定し、スワップされたデータ構造を格納するための下位レベルのメモリ・デバイス１１６ｉを選択するために使用される読み出しまたは書き込みあるいはその両方のためのただ１つのアクセス・カウントがあり得る。
【0033】
スワップ可能２０４でないとして示されたデータ構造情報２００ｉは、そのようなデータ構造がアクセスに基づいてメモリ・デバイス間で管理されないので、アクセス・カウント２０６、２０８を維持しないことがある。
【0034】
初期化後デモートフラグ２１０は、静的でめったにないが時には変更される、スワップ可能２０４でないとしてさらに示されるデータ構造に対して設定されることがある。そのような場合、そのような極めてまれにしかアクセスされないデータ構造は、継続的に格納するために下位レベルのメモリ・デバイス１１６ｉに移すことができるが、その理由は、極めてまれな書き込みアクセスおよび読み出しアクセスには、下位レベルのメモリ・デバイス１１６ｉからサービスを提供することができるからである。しかしながら、初期化後デモート２１０として示されたデータ構造に書き込む必要がある場合、データ構造は、そのデータ構造への１つまたは複数の書き込み操作のために第１のレベルのメモリ・デバイス１１６１に移すことができる。書き込み操作が完了すると、データ構造は、第１のレベルのメモリ・デバイス１１６１からデモートし、下位レベルのメモリ・デバイス１１６ｉに移すことができるが、その理由は、データ構造が、かなりの時間の間書き込みアクセスされる可能性がないからである。
【0035】
１つの実施形態では、仮想メモリ・マネージャ１１４によって管理されるデータ構造は、システム初期化または初期マイクロコード・ロード（ＩＭＬ）中に生成されたデータ構造を含み、ハードウェア・デバイスおよび論理デバイス、パスおよびサブシステム、デバイス特性、ならびに設定のための構成情報を与える構造を含むことができる。代替実施形態では、データ構造は、アプリケーションによって生成され得る。
【0036】
特定の実施形態では、定期的に、仮想メモリ・マネージャ１１４は、経時的にアクセスの重み付けを低減するために、更新カウント２０６および読み出しカウント２０８などのアクセス・カウントをデクリメントすることができる。これにより、アクセス・カウントの強度は、時間依存になり、経時的に減衰することが規定される。
【0037】
図３は、第１のレベルのメモリ・デバイス１１６１および仮想メモリ・マネージャ１１４に維持され得るストレージ・コントローラ１０４のオペレーティング・システムによってストレージ・コントローラ１０４のシステム初期化のために実行される操作の一実施形態を示す。システム初期化を開始すると（ブロック３００において）、システム・データ構造が生成され（ブロック３０２において）、第１のレベルのメモリ・デバイス１１６１に格納される。初期化後デモート２１０として示された生成されたデータ構造の各々に対して、生成されたデータ構造は、最低位レベルのメモリ・デバイス（例えば、第３のレベル）にコピーされ（ブロック３０４において）、第１のレベルのメモリ・デバイス１１６１から削除される。
【0038】
図４は、データ構造１１８ｉの１つのコピーのみがメモリ・デバイス１１６１…１１６ｎに維持される単一のコピーの場合について、読み出しまたは書き込みなどのアクセス要求を処理するために仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。アクセス要求を処理する（ブロック４００において）際に、（ブロック４０２において）アクセスされたデータ構造１１８ｉがスワップ可能２０４でない場合、制御は、スワップ不可能なデータ構造として処理するために図１１に進む。（ブロック４０２において）アクセスされたデータ構造１１８ｉのデータ構造情報２００ｉのスワップ可能フラグ２０４が、データ構造１１８ｉがスワップ可能であることを示している場合、アクセス・カウントはインクリメントされる（ブロック４０６において）。図４および図５の実施形態において、読み出しアクセスまたは書き込みアクセスあるいはその両方のためにただ１つのアクセス・カウントがあり得る。
【0039】
（ブロック４０８において）アクセスされたデータ構造１１８ｉが第１のレベルのメモリ・デバイス１１６１に存在する場合、アクセス要求は、第１のレベルのメモリ・デバイス１１６１において実行される（ブロック４１０において）。データ構造１１８ｉが第１のレベルのメモリ・デバイス１１６１に存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを下位レベルのメモリ・デバイス１１６ｉから第１のレベルのメモリ・デバイス１１６１にコピーし（ブロック４１２において）、データ構造１１８ｉを下位レベルのメモリ・デバイス１１６ｉから削除し（ブロック４１４において）、第１のレベルのメモリ・デバイス１１６１を示すようにデバイス・ポインタ２１２を更新する。
【0040】
図４の実施形態では、仮想メモリ・マネージャ１１４は、メモリ・デバイス１１６ｉのうちの１つにデータ構造の単一のコピーを維持し、アクセスされたとき、スワップ可能なデータ構造を下位レベルのメモリ・デバイス１１６ｉから第１のレベルのメモリ・デバイス１１６１に移す。
【0041】
図５は、データ構造１１８ｉの単一のコピーがメモリ・デバイス１１６ｉのうちの１つに維持される場合に、第１のレベルのメモリ・デバイス１１６１のスペースを開放するために、仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。メモリ管理を開始すると（ブロック５００において）、（ブロック５０２において）第１のレベルのメモリ・デバイス１１６１の空きスペースの量がメモリ閾値を超えている場合、制御は終了する。（ブロック５０２において）空きスペースの量がメモリ閾値を下回っている場合、仮想メモリ・マネージャ１１４は、空きスペース量を満たす最少アクセス・カウントを有するスワップ可能として示された第１のレベルのメモリ・デバイス１１６１のデータ構造１１８ｉを選択する（ブロック５０４において）。選択されたデータ構造は、下位レベルのメモリ・デバイス１１６ｉのうちの１つにコピーされ（ブロック５０６において）、第１のレベルのメモリ・デバイス１１６１から削除され、移されたデータ構造のデバイス・ポインタ２１２は、選択されたデータ構造が追加された下位レベルのメモリ・デバイス１１６ｉを指し示すように更新される。
【0042】
１つの実施形態では、選択されたデータ構造のアクセス・カウントを使用して、データ構造が格納される下位レベルのメモリ・デバイスを決定することができる。下位レベルのメモリ・デバイス１１６ｉが消去可能サイクルの点から耐久性に従って順序付けされ、小さい番号のデバイスが、大きい番号のデバイスよりも高い耐久性を有する、例えば、メモリ・デバイス１１６２がメモリ・デバイス１１６３よりも大きい耐久性を有する場合、データ構造は、データ構造アクセス・カウントを超えている最低位レベル閾値を有するメモリ・デバイス１１６ｉに配置される。
【0043】
図５の実施形態では、第１のレベルのメモリ・デバイス１１６１のスペースを開放するために、仮想メモリ・マネージャ１１４は、最少アクセス・カウントを有するデータ構造を考慮するが、その理由は、そのようなデータ構造が、それほど頻繁に更新およびアクセスされず、下位レベルのメモリ・デバイス１１６２…１１６ｎに格納するのに最も適しているからである。
【0044】
図６は、データ構造１１８ｉの多数のコピーが、メモリ・デバイス１１６１…１１６ｎの多数のものに維持される場合に、アクセス要求を処理するために仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。図６および図７の実施形態では、更新カウント２０６または読み出しカウント２０８あるいはその両方を含む１つのアクセス・カウントが存在する。アクセス要求を処理する（ブロック６００において）際に、（ブロック６０２において）アクセスされたデータ構造１１８ｉがスワップ可能２０４でない場合、制御は、スワップ不可能なデータ構造として処理するために図１１に進む。（ブロック６０２において）アクセスされたデータ構造１１８ｉに関するデータ構造情報２００ｉのスワップ可能フラグ２０４が、データ構造１１８ｉがスワップ可能であることを示している場合、アクセス・カウントはインクリメントされる（ブロック６０６において）。
【0045】
（ブロック６０８において）アクセスされたデータ構造１１８ｉが第１のレベルのメモリ・デバイス１１６１に存在する場合、アクセス要求は、第１のレベルのメモリ・デバイス１１６１において実行される（ブロック６１０において）。データ構造１１８ｉが第１のレベルのメモリ・デバイス１１６１に存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを下位レベルのメモリ・デバイス１１６ｉから第１のレベルのメモリ・デバイス１１６１にコピーし（ブロック６１２において）、第１のレベルのメモリ・デバイス１１６１を示すようにデバイス・ポインタ２１２を更新する（ブロック６１４において）。（ブロック６１６において）アクセス要求が更新である場合、１つまたは複数のメモリ・デバイスのデータ構造のコピーが更新される（ブロック６１６において）。
【0046】
仮想メモリ・マネージャ１１４は、データ構造１１８ｉのアクセス・カウントを超えている最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊを決定し（ブロック６１８において）、下位レベルのメモリ・デバイス１１６ｊは、選択されたデータ構造１１８ｉのアクセス・カウントに最も適した耐久性を有するメモリ・デバイスである。（ブロック６２０において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを、データ構造１１８ｉを現在有している下位レベルのメモリ・デバイス１１６ｉから、決定された最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊにコピーし（ブロック６２２において）、データ構造がコピーされた下位レベルのメモリ・デバイス１１６ｉからデータ構造１１８ｉを削除する（ブロック６２４において）。（ブロック６２０において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに既に存在するか、またはそこにコピーされている（ブロック６２２において）場合、デバイス・ポインタ２１２は、今ではデータ構造１１８ｉを有する下位レベルのメモリ・デバイス１１６ｊを示すように更新される（ブロック６２６において）。
【0047】
図６の実施形態では、アクセスされたデータ構造は、第１のレベルのメモリ・デバイス１１６１に移され、データ構造のアクセス・カウントに相応した耐久性、すなわち、消去可能サイクルを有する下位レベルのメモリ・デバイスを含む下位レベルのメモリ・デバイスにも保持される。アクセス・カウントによるデータ構造を耐久性による下位レベルのメモリ・デバイスと整合させることによって、データ構造は、データ構造のアクセスの頻度に最も適した耐久性レベルを有する下位レベルのメモリ・デバイスに格納される。さらに、データ構造のアクセス・カウントが、第２のメモリ・レベル・デバイス１１６２の最も高いレベルの閾値よりも高い場合、データ構造は、アクセス・カウントが下位レベルのメモリ・デバイス１１６２…１１６ｎには高すぎるので、データ構造を別のメモリ・レベル・デバイスに移すことなしに、データ構造を有するメモリ・レベル・デバイス１１６ｉから削除される。
【0048】
図７は、データ構造１１８ｉのコピーが多数のレベル・メモリ・デバイス１１６１…１１６ｎに維持される場合にメモリ管理を実行するために仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。多数のコピーの場合のメモリ管理を開始すると（ブロック７００において）、（ブロック７０２において）第１のレベルのメモリ・デバイス１１６１の空きスペースの量がメモリ閾値を超えている場合、制御は終了する。（ブロック７０２において）空きスペースの量がメモリ閾値を下回っている場合、仮想メモリ・マネージャ１１４は、空きスペース量を満たす最少アクセス・カウントを有するスワップ可能として示された第１のレベルのメモリ・デバイス１１６１のデータ構造１１８ｉを選択する（ブロック７０４において）。ブロック７０６からブロック７１８においての操作は、選択されたデータ構造１１８ｉの各々に対して実行される。
【0049】
仮想メモリ・マネージャ１１４は、データ構造１１８ｉのアクセス・カウントを超えている最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊを決定し（ブロック７０８において）、下位レベルのメモリ・デバイス１１６ｊは、選択されたデータ構造１１８ｉのアクセス・カウントに最も適した耐久性を有するメモリ・デバイスである。（ブロック７１０において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを、第１のレベルのメモリ・デバイス１１６１から、決定された最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊにコピーする（ブロック７１２において）。（ブロック７１０において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに既に存在するか、またはそこにコピーされている（ブロック７１２において）場合、データ構造１１８ｉは、第１のレベルのメモリ・デバイス１１６１から削除され（ブロック７１４において）、デバイス・ポインタ２１２は、今ではデータ構造１１８ｉを有する下位レベルのメモリ・デバイス１１６ｊを示すように更新される（ブロック７１６において）。
【0050】
図７の実施形態では、第１のレベルのメモリ・デバイス１１６１のスペースを開放するために、仮想メモリ・マネージャ１１４は、最少アクセス・カウントを有するデータ構造を考慮するが、その理由は、そのようなデータ構造は、更新およびアクセスされる可能性が低く、下位レベルのメモリ・デバイス１１６２…１１６ｎに格納するのに最も適しているからである。最少アクセス・カウントを有する選択されたデータ構造は、第１のレベルのメモリ・デバイス１１６１から削除され、移すべきデータ構造のアクセス・カウントを含むレベル閾値を有する下位レベルのメモリ・デバイス１１６ｉに保持される。
【0051】
図８は、データ構造１１８ｉの多数のコピーが、メモリ・デバイス１１６１…１１６ｎの多数のものに維持され、別個の更新カウント２０６および読み出しカウント２０８がある場合に、アクセス要求を処理するために仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。アクセス要求を処理する（ブロック８００において）際に、（ブロック８０２において）アクセスされたデータ構造１１８ｉがスワップ可能２０４でない場合、制御は、スワップ不可能なデータ構造として処理するために図１１に進む。（ブロック８０２において）アクセスされたデータ構造１１８ｉに関するデータ構造情報２００ｉのスワップ可能フラグ２０４が、データ構造１１８ｉがスワップ可能であることを示している場合、アクセスが書き込みであれば、更新カウント２０６がインクリメントされ、アクセスが読み出しであれば、読み出しカウント２０８がインクリメントされる（ブロック８０６において）。
【0052】
（ブロック８０８において）アクセスされたデータ構造１１８ｉが第１のレベルのメモリ・デバイス１１６１に存在する場合、アクセス（読み出しまたは書き込み）は、第１のレベルのメモリ・デバイス１１６１において実行される（ブロック８１０において）。（ブロック８０８において）データ構造１１８ｉが第１のレベルのメモリ・デバイス１１６１に存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを下位レベルのメモリ・デバイス１１６ｉから第１のレベルのメモリ・デバイス１１６１にコピーし（ブロック８１２において）、第１のレベルのメモリ・デバイス１１６１を示すようにデバイス・ポインタ２１２を更新する（ブロック８１４において）。（ブロック８１６において）アクセス要求が更新である場合、第１のレベルのメモリ・デバイス１１６１および下位レベルのメモリ・デバイス１１６ｉのデータ構造のコピーが更新される（ブロック８１８において）。
【0053】
アクセスが、読み出しである（ブロック８１６からの）か、またはデータの更新である（ブロック８１８からの）場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉの更新カウント２０６を超えている最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊを決定し（ブロック８２０において）、下位レベルのメモリ・デバイス１１６ｊは、選択されたデータ構造１１８ｉの更新カウントに最も適した耐久性を有するメモリ・デバイスである。（ブロック８２２において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを、データ構造１１８ｉを有している下位レベルのメモリ・デバイス１１６ｉから、決定された最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊにコピーし（ブロック８２４において）、データ構造１１８ｉは、下位レベルのメモリ・デバイス１１６ｉから削除される（ブロック８２６において）。データ構造が、最低位レベル閾値を有する決定された下位レベルのメモリ・デバイス１１６ｊに存在すれば（ブロック８２２または８２６から）、デバイス・ポインタ２１２は、今ではデータ構造１１８ｉを有する下位レベルのメモリ・デバイス１１６ｊを示すように更新される（ブロック８２８において）。
【0054】
図８の実施形態では、アクセスされたデータ構造は、第１のレベルのメモリ・デバイス１１６１に移され、データ構造の更新カウントに相応した耐久性、すなわち、消去可能サイクルを有する下位レベルのメモリ・デバイスを含む下位レベルのメモリ・デバイスにも保持される。更新カウントによるデータ構造を耐久性による下位レベルのメモリ・デバイスと整合させることによって、データ構造は、データ構造の更新の頻度に最も適した耐久性レベルを有する下位レベルのメモリ・デバイスに格納される。さらに、データ構造の更新カウントが、第２のメモリ・レベル・デバイス１１６２の最も高いレベルの閾値よりも高い場合、データ構造は、更新カウントが下位レベルのメモリ・デバイス１１６２…１１６ｎの耐久プロファイルには高すぎるので、データ構造を別のメモリ・レベル・デバイスに移すことなしに、データ構造を有するメモリ・レベル・デバイス１１６ｉから削除される。
【0055】
図９は、データ構造１１８ｉのコピーが多数のレベル・メモリ・デバイス１１６１…１１６ｎに維持される場合にメモリ管理を実行するために仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。別個の更新および読み出しカウントによる多数のコピーの場合のメモリ管理を開始すると（ブロック９００において）、（ブロック９０２において）第１のレベルのメモリ・デバイス１１６１の空きスペースの量がメモリ閾値を超えている場合、制御は終了する。（ブロック９０２において）空きスペースの量がメモリ閾値を下回っている場合、仮想メモリ・マネージャ１１４は、空きスペース量を満たす最少更新カウント２０６を有するスワップ可能として示された第１のレベルのメモリ・デバイス１１６１のデータ構造１１８ｉを選択する（ブロック９０４において）。ブロック９０６からブロック９１８においての操作は、選択されたデータ構造１１８ｉの各々に対して実行される。
【0056】
仮想メモリ・マネージャ１１４は、データ構造１１８ｉの更新カウント２０６を超えている最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊを決定し（ブロック９０８において）、下位レベルのメモリ・デバイス１１６ｊは、選択されたデータ構造１１８ｉの更新カウントに最も適した耐久性を有するメモリ・デバイスである。（ブロック９１０において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに存在しない場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉを、第１のレベルのメモリ・デバイス１１６１から、決定された最低位レベル閾値を有する下位レベルのメモリ・デバイス１１６ｊにコピーする（ブロック９１２において）。（ブロック９１０において）データ構造１１８ｉが、決定された下位レベルのメモリ・デバイス１１６ｊに既に存在するか、またはそこにコピーされている（ブロック９１２において）場合、データ構造１１８ｉは、第１のレベルのメモリ・デバイス１１６１から削除され（ブロック９１４において）、デバイス・ポインタ２１２は、今ではデータ構造１１８ｉを有する下位レベルのメモリ・デバイス１１６ｊを示すように更新される（ブロック９１６において）。
【0057】
図９の実施形態では、第１のレベルのメモリ・デバイス１１６１のスペースを開放するために、仮想メモリ・マネージャ１１４は、最少更新カウントを有するデータ構造を考慮するが、その理由は、そのようなデータ構造が、それほど頻繁に更新されず、下位レベルのメモリ・デバイス１１６２…１１６ｎに格納するのに最も適しているからである。最少更新カウントを有する選択されたデータ構造は、第１のレベルのメモリ・デバイス１１６１から削除され、移すべきデータ構造の更新カウントを含むレベル閾値を有する下位レベルのメモリ・デバイス１１６ｉに保持される。
【0058】
図１０は、論理サブシステム、論理ボリューム、パス・グループ、物理パス、論理パス、サブシステム特性、および他の構成データに関する構成情報を提供するデータ構造を含む、システム初期化中に、システム・タイプ・データ構造などのデータ構造を生成するために、仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。基本入力オペレーティング・システム（ＢＩＯＳ）、初期マイクロコード・ロード（ＩＭＬ）、または他のブート・デバイスで開始することができるシステム初期化（ブロック１０００において）を実行すると、システム・データ構造が、第１のレベルのメモリ・デバイス１１６１においてシステム初期化の一部として生成および格納される（ブロック１００２において）。生成されたシステム・データ構造１１８ｉに関するデータ構造情報２００ｉのデバイス・ポインタ２１２は、第１のレベルのメモリ・デバイス１１６１を示すように更新される（ブロック１００４において）。仮想メモリ・マネージャ１１４は、データ構造情報２００ｉがフィールド２１０においてデータ構造が初期化後にデモートされるべきであることを示しているデータ構造１１８ｉを決定する（ブロック１００６において）。決定されたデータ構造は、第１のレベルのメモリ・デバイス１１６１から、選択された下位レベルのメモリ・デバイス１１６ｉにコピーされる（ブロック１００８において）。選択された下位レベルのメモリ・デバイスを、アクセス・カウントまたは更新カウントに基づいて選択して、図７および図９に関して説明されたものなどのデータ構造へのアクセスまたは更新カウントに適する耐久プロファイルを有する下位レベルのメモリ・デバイスを選択することができる。
【0059】
コピーされた決定されたデータ構造１１８ｉは、第１のレベルのメモリ・デバイス１１６１から削除され（ブロック１０１０において）、移されたデータ構造１１８ｉのデバイス・ポインタ２１２は、移された選択された下位メモリ・デバイスを示すように更新される（ブロック１０１２において）。
【0060】
図１０の実施形態では、デモートするように示され、極めてまれにしかアクセスされないシステム・データ構造を含むことがあるデータ構造は、適切な下位レベルのメモリ・デバイス１１６ｉに移されるが、その理由は、まれなアクセス・パターンが、システム初期化中に、初期化された後にデータ構造を第１のレベルのメモリ・デバイス１１６１に格納する必要がないことを示しているからである。
【0061】
図１１は、それぞれ、図４、図６、および図８のブロック４０４、６０４、および８０４において起動されるものなどのスワップ不可能なデータ構造１１８ｉへのアクセスを処理するために仮想メモリ・マネージャ１１４によって実行される操作の一実施形態を示す。スワップ不可能なデータ構造１１８ｉへのアクセスを開始すると（ブロック１１００において）、（ブロック１１０２において）スワップ不可能なデータ構造１１８ｉが、初期化後デモートとしてフィールド２１０に示されない場合、仮想メモリ・マネージャ１１４は、第１のレベルのメモリ・デバイス１１６１のデータ構造１１８ｉへの読み出しまたは書き込みアクセスを行う（ブロック１１０４において）。（ブロック１１０２において）データ構造１１８ｉが初期化後デモートである場合、（ブロック１１０６において）アクセスが読み出しであるならば、仮想メモリ・マネージャ１１４は、アクセスされたデータ構造１１８ｉのデータ構造情報２００ｉ内のデバイス・ポインタ２１２によって識別されたレベル・メモリ・デバイス１１６ｉのデータ構造１１８ｉへの読み出しアクセスを行う（ブロック１１０８において）。
【0062】
（ブロック１１０６において）アクセスが書き込みである場合、および（ブロック１１１０において）データ構造１１８ｉへの更新が定義された更新イベントのセットのメンバでない場合、要求された書き込みは、データ構造１１８ｉのデバイス・ポインタ２１２で示された下位レベルのメモリ・デバイス１１６ｉで実行される（ブロック１１１２において）。（ブロック１１１０において）更新が、定義された更新イベントのメンバである場合、仮想メモリ・マネージャ１１４は、データ構造１１８ｉ（または更新すべき特定のフィールドまたは部分）を第１のレベルのメモリ・デバイス１１６１にコピーし（ブロック１１１４において）、第１のレベルのメモリ・デバイス１１６１を示すようにデバイス・ポインタ２１２を更新する。次いで、イベント書き込みが、イベントの一部として、データ構造１１８ｉ、またはデータ構造の特定のフィールドに実行される（ブロック１１１６において）。イベント関連書き込みが終了すると（ブロック１１１８において）、次に、仮想メモリ・マネージャ１１４は、更新データ構造１１８ｉ、または単に更新フィールドおよび部分を、第１のレベルのメモリ・デバイス１１６１から、選択された下位レベルのメモリ・デバイス１１６ｉ（例えば、ウェア・レベリングを低減するために選択された、最低位レベルなど）にコピーし（ブロック１１２０において）、データ構造１１８ｉを第１のレベルのメモリ・デバイス１１６１から削除し、選択された下位レベルのメモリ・デバイス１１６ｉを示すようにデバイス・ポインタ２１２を更新する。
【0063】
１つの実施形態では、データ構造を第１のレベルのメモリ・デバイス１１６１に移すことをトリガする定義されたイベントのセットは、論理サブシステム、ボリューム、パス・グループ、物理パス、および論理パスについての追加または削除などの極めてまれにしか更新されないシステム構成ファイルであるデータ構造を含むことができる。更新イベントは、新しいサブシステム特性および他の情報を用いて構成情報を更新することをさらに含むことができる。
【0064】
図１１の操作では、下位レベルのメモリ・デバイス１１６ｉに大部分は格納される初期化後デモートとして識別されたデータ構造１１８ｉは、システム構成ファイルを更新するための操作の一部として、書き込みのバーストのために、第１のレベルのメモリ・デバイス１１６１に定期的にステージングされ得る。そのような構成ファイルは極めてまれにしか更新されないので、更新イベントの後、システム・データ構造は、格納およびアクセスのために下位レベルのメモリ・デバイスに戻すことができる。これにより、他のより頻繁にアクセスされるデータのために、より速いアクセスの第１のレベルのメモリ・デバイス１１６１のスペースが解放される。
【0065】
本発明は、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであり得る。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を有する１つのコンピュータ可読ストレージ媒体（または複数の媒体）を含むことができる。
【0066】
コンピュータ可読ストレージ媒体は、命令実行デバイスによる使用のために命令を保持および格納することができる有形のデバイスとすることができる。コンピュータ可読ストレージ媒体は、例えば、限定はしないが、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、または前述のものの任意の適切な組合せとすることができる。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的なリストは、以下のもの、すなわち、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的に符号化されたデバイス、および前述のものの任意の適切な組合せを含む。本明細書で使用されるコンピュータ可読ストレージ媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通して伝送される電気信号などのそれ自体一過性信号であると解釈されるべきではない。
【0067】
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを介して外部コンピュータまたは外部ストレージ・デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、コンピュータ可読プログラム命令をネットワークから受け取り、そのコンピュータ可読プログラム命令をそれぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に格納するために転送する。
【0068】
本発明の操作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、あるいはＪａｖａ（Ｒ）、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのようなオブジェクト指向プログラミング言語および「Ｃ」プログラミング言語または同様のプログラミング言語などの従来の手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードのいずれかとすることができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータで、部分的にユーザのコンピュータで、スタンドアロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータでおよび部分的にリモート・コンピュータで、または完全にリモート・コンピュータもしくはサーバで実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを通してユーザのコンピュータに接続されてもよく、または接続が外部コンピュータに対して行われてもよい（例えば、インターネット・サービス・プロバイダを使用してインターネットを通して）。いくつかの実施形態では、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理アレイ（ＰＬＡ）を含む電子回路は、本発明の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個人専用にすることによってコンピュータ可読プログラム命令を実行することができる。
【0069】
本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して本明細書に記載されている。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実現され得ることが理解されよう。
【0070】
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するための手段を作り出すように、汎用コンピュータ、専用コンピュータ、または他のプログラマブル・データ処理装置のプロセッサに提供されて、マシンを生成することができる。これらのコンピュータ可読プログラム命令はまた、命令が格納されたコンピュータ可読ストレージ媒体が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作の態様を実施する命令を含む製品を構成するように、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに、特定の方法で機能するように指示することができるコンピュータ可読ストレージ媒体に格納されてもよい。
【0071】
コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイスで実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するように、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされて、コンピュータ実施プロセスを生成するために一連の操作ステップをコンピュータ、他のプログラマブル装置、または他のデバイスに実行させることができる。
【0072】
図における流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能、および操作を示す。これに関しては、流れ図またはブロック図の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または一部を表すことができる。いくつかの代替実施態様では、ブロックに記された機能は、図に記された順序から外れて行われてもよい。例えば、連続して示された２つのブロックは、実際には、実質的に同時に実行されてもよく、またはブロックは、時には、関連する機能に応じて逆の順序で実行されてもよい。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方のブロックの組合せは、指定された機能または動作を実行するかあるいは専用ハードウェア命令とコンピュータ命令の組合せを実行する専用ハードウェア・ベース・システムによって実施され得ることにも留意されたい。
【0073】
ホスト１０２およびストレージ・コントローラ１０４を含む図１の計算構成要素は、図１２に示されるコンピュータ・システム１２０２などの１つまたは複数のコンピュータ・システムに実装され得る。コンピュータ・システム／サーバ１２０２は、コンピュータ・システムによって実行されるプログラム・モジュールなどのコンピュータ・システム実行可能命令の一般的な文脈で説明することができる。一般に、プログラム・モジュールは、特定のタスクを実行するかまたは特定の抽象データ型を実施するルーチン、プログラム、オブジェクト、コンポーネント、論理、データ構造などを含む。コンピュータ・システム／サーバ１２０２は、通信ネットワークを介してリンクされるリモート処理デバイスによってタスクが実行される分散型クラウド・コンピューティング環境において実践されてもよい。分散型クラウド・コンピューティング環境では、プログラム・モジュールは、メモリ・ストレージ・デバイスを含む、ローカルおよびリモートの両方のコンピュータ・システム・ストレージ媒体に配置することができる。
【0074】
図１２に示されるように、コンピュータ・システム／サーバ１２０２は、汎用コンピューティング・デバイスの形態で示される。コンピュータ・システム／サーバ１２０２の構成要素は、限定はしないが、１つまたは複数のプロセッサまたは処理ユニット１２０４と、システム・メモリ１２０６と、システム・メモリ１２０６を含む様々なシステム構成要素をプロセッサ１２０４に結合させるバス１２０８とを含むことができる。バス１２０８は、メモリ・バスまたはメモリ・コントローラ、周辺バス、アクセラレーテッド・グラフィック・ポート、および様々なバス・アーキテクチャのうちのいずれかを使用するプロセッサまたはローカル・バスを含むいくつかのタイプのバス構造のうちのいずれかの１つまたは複数を表す。例として、限定ではなく、そのようなアーキテクチャには、業界標準アーキテクチャ（ＩＳＡ）バス、マイクロ・チャネル・アーキテクチャ（ＭＣＡ）バス、エンハンスドＩＳＡ（ＥＩＳＡ）バス、ビデオ・エレクトロニクス規格協会（ＶＥＳＡ）ローカル・バス、および周辺構成要素相互接続（ＰＣＩ）バスが含まれる。
【0075】
コンピュータ・システム／サーバ１２０２は、一般に、様々なコンピュータ・システム可読媒体を含む。そのような媒体は、コンピュータ・システム／サーバ１２０２によってアクセス可能な任意の利用可能な媒体とすることができ、揮発性および不揮発性媒体、取り外し可能および取り外し不能媒体を含む。
【0076】
システム・メモリ１２０６は、ランダム・アクセス・メモリ（ＲＡＭ）１２１０またはキャッシュ・メモリ１２１２あるいはその両方などの揮発性メモリの形態のコンピュータ・システム可読媒体を含むことができる。コンピュータ・システム／サーバ１２０２は、他の取り外し可能／取り外し不能で、揮発性／不揮発性のコンピュータ・システム・ストレージ媒体をさらに含むことができる。単に例として、ストレージ・システム１２１３は、取り外し不能で不揮発性の磁気媒体（図示せず、一般に、「ハードドライブ」と呼ばれる）から読み出し、それに書き込むために設けられることができる。図示されていないが、取り外し可能で不揮発性の磁気ディスクから読み出し、それに書き込むための磁気ディスク・ドライブ（例えば、「フロッピー（Ｒ）・ディスク」）と、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、または他の光学媒体などの取り外し可能で不揮発性の光ディスクから読み出し、またはそれに書き込むための光ディスク・ドライブとが設けられてもよい。そのような例では、各々は、１つまたは複数のデータ媒体インタフェースによってバス１２０８に接続され得る。以下でさらに図示および説明されるように、メモリ１２０６は、本発明の実施形態の機能を実行するように構成されたプログラム・モジュールのセット（例えば、少なくとも１つ）を有する少なくとも１つのプログラム製品を含むことができる。
【0077】
プログラム・モジュール１２１６のセット（少なくとも１つ）を有するプログラム／ユーティリティ１２１４は、例として、限定ではなく、オペレーティング・システム、１つまたは複数のアプリケーション・プログラム、他のプログラム・モジュール、およびプログラム・データと同様にメモリ１２０６に格納することができる。オペレーティング・システム、１つまたは複数のアプリケーション・プログラム、他のプログラム・モジュール、およびプログラム・データの各々、またはそれらの組合せは、ネットワーキング環境の実施態様を含むことができる。コンピュータ１２０２の構成要素は、一般に、本明細書に記載のような本発明の実施形態の機能または方法あるいはその両方を実行するプログラム・モジュール１２１６として実装することができる。図１のシステムは、１つまたは複数のコンピュータ・システム１２０２に実装することができ、ここで、図１のシステムが多数のコンピュータ・システム１２０２に実装される場合、コンピュータ・システムはネットワークを介して通信することができる。
【0078】
コンピュータ・システム／サーバ１２０２は、さらに、キーボード、ポインティング・デバイス、ディスプレイ１２２０などのような１つまたは複数の外部デバイス１２１８、ユーザがコンピュータ・システム／サーバ１２０２と対話できるようにする１つまたは複数のデバイス、またはコンピュータ・システム／サーバ１２０２が１つまたは複数の他のコンピューティング・デバイスと通信できるようにするデバイス（例えば、ネットワーク・カード、モデムなど）、あるいはその組合せと通信することができる。そのような通信は、入力／出力（Ｉ／Ｏ）インタフェース１２２２を介して行うことができる。さらに、コンピュータ・システム／サーバ１２０２は、ネットワーク・アダプタ１２２４を介して、ローカル・エリア・ネットワーク（ＬＡＮ）、汎用ワイド・エリア・ネットワーク（ＷＡＮ）、またはパブリック・ネットワーク（例えば、インターネット）、あるいはその組合せなどの１つまたは複数のネットワークと通信することができる。図示のように、ネットワーク・アダプタ１２２４は、バス１２０８を介してコンピュータ・システム／サーバ１２０２の他の構成要素と通信する。示されていないが、他のハードウェアまたはソフトウェア・コンポーネントあるいはその両方が、コンピュータ・システム／サーバ１２０２とともに使用されてもよいことを理解されたい。例は、限定はしないが、マイクロコード、デバイス・ドライバ、冗長処理ユニット、外部ディスク・ドライブ・アレイ、ＲＡＩＤシステム、テープ・ドライブ、およびデータ・アーカイブ・ストレージ・システムなどを含む。
【0079】
「an embodiment（一実施形態）」、「embodiment（実施形態）」、「embodiments（複数の実施形態）」、「the embodiment（その実施形態）」、「the embodiments（その複数の実施形態）」、「one or more embodiments（１つまたは複数の実施形態）」、「some embodiments（いくつかの実施形態）」、および「one embodiment（１つの実施形態）」という用語は、特に明記されない限り、「one or more (but not all) embodiments of the present invention(s)（本発明の１つまたは複数の（しかしすべてではない）実施形態）」を意味する。
【0080】
「including（含んでいる）」、「comprising（含んでいる、備えている）」、「having（有している）」という用語、およびそれらの変形は、特に明記されない限り、「including but not limited to（含んでいるが限定はしない）」を意味する。
【0081】
アイテムの列挙されたリスティングは、特に明記されない限り、アイテムのうちのいずれかまたはすべてが互いに排他的であることを意味しない。
【0082】
「a（１つの）」、「an（１つの）」、および「the（その）」という用語は、特に明記されない限り、「one or more（１つまたは複数の）」を意味する。
【0083】
互いに通信するデバイスは、特に明記されない限り、互いに連続的に通信する必要はない。加えて、互いに通信するデバイスは、１つまたは複数の仲介物を介して直接または間接的に通信することができる。
【0084】
互いに通信しているいくつかの構成要素を有する一実施形態の説明は、すべてのそのような構成要素が必要とされることを意味しない。それどころか、様々な任意の構成要素が、本発明の多種多様な可能な実施形態を例証するために記載される。
【0085】
単一のデバイスまたは物品が本明細書に記載されるとき、２つ以上のデバイス／物品が（それらが協働するか否かに関係なく）、単一のデバイス／物品の代わりに使用されてもよいことは容易に明らかであろう。同様に、２つ以上のデバイスまたは物品が本明細書に記載される（それらが協働するか否かに関係なく）場合、単一のデバイス／物品が、２つ以上のデバイスまたは物品の代わりに使用されてもよく、または異なる数のデバイス／物品が、示された数のデバイスまたはプログラムの代わりに使用されてもよいことは容易に明らかであろう。デバイスの機能または特徴あるいはその両方は、代替として、そのような機能／特徴を有すると明確に記載されていない１つまたは複数の他のデバイスによって具現化されてもよい。したがって、本発明の他の実施形態は、デバイス自体を含む必要はない。
【0086】
本発明の様々な実施形態の前述の説明は、例証および説明のために提示された。網羅的であること、または開示された正確な形態に本発明を限定することは意図されていない。多くの変更および変形が、上述の教示に照らして可能である。本発明の範囲は、この詳細な説明によってではなく、むしろ添付の特許請求の範囲によって限定されることが意図される。上述の明細書、例、およびデータは、本発明の構成物の製造および使用の完全な説明を提供している。本発明の多くの実施形態は、本発明の範囲から逸脱することなく構成することができるので、本発明は、後に添付した本明細書の特許請求の範囲に存する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】