特許 7573747 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-17

(45)【発行日】2024-10-25

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20241018BHJP

   H01L 29/12 20060101ALI20241018BHJP

   H01L 21/336 20060101ALI20241018BHJP

   H01L 29/47 20060101ALI20241018BHJP

   H01L 29/872 20060101ALI20241018BHJP

【ＦＩ】

H01L29/78 652N

H01L29/78 652T

H01L29/78 652E

H01L29/78 652F

H01L29/78 652S

H01L29/78 658A

H01L29/78 658F

H01L29/48 D

H01L29/48 M

H01L29/78 652J

H01L29/78 657D

H01L29/86 301D

H01L29/86 301M

H01L29/78 652M

H01L29/78 652C

H01L29/78 652D

【請求項の数】 9

(21)【出願番号】P 2023529170

(86)(22)【出願日】2021-06-14

(86)【国際出願番号】 JP2021022527

(87)【国際公開番号】W WO2022264212

(87)【国際公開日】2022-12-22

【審査請求日】2023-07-05

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】日野 史郎

(72)【発明者】

【氏名】川原 洸太朗

【審査官】志津木 康

(56)【参考文献】

【文献】国際公開第２０１９／１２４３８４（ＷＯ，Ａ１）

【文献】国際公開第２０２１／０４４６２４（ＷＯ，Ａ１）

【文献】特開２０１２－０９９６３０（ＪＰ，Ａ）

【文献】国際公開第２０２０／１１０２８５（ＷＯ，Ａ１）

【文献】特開２０２１－０７７７７４（ＪＰ，Ａ）

【文献】特開２０１９－１２５７６０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／２８－２１／４４５

Ｈ０１Ｌ ２９／００－２９／３８

Ｈ０１Ｌ ２９／４０－２９／６４

Ｈ０１Ｌ ２９／８６ー２９／９６

(57)【特許請求の範囲】

【請求項1】

第１導電型の半導体基板の第１の主面上に形成された、炭化珪素半導体の第１導電型のドリフト層と、
前記ドリフト層表層において断面横方向に離間して形成され、間に第１導電型の第１離間領域を備えた第２導電型のウェル領域と、
前記ウェル領域と前記ウェル領域との間に形成され、前記第１離間領域が形成されていない領域に形成される、第１導電型の第２離間領域と、
前記ウェル領域内の半導体表層の断面横方向の内部に形成された、第１導電型のソース領域と、
前記ウェル領域内の半導体表層の断面横方向の内部の前記ソース領域より前記第１離間領域側に形成された、第２導電型のコンタクト領域と、
前記コンタクト領域と前記第１離間領域との間の前記ウェル領域の表層部に形成された第１導電型の電流拡散領域と、
前記第２離間領域および前記第２離間領域に隣接する前記ウェル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記コンタクト領域上に形成されたオーミック電極と、
前記第１離間領域上に形成され、前記第１離間領域とショットキ接続するショットキ電極と、
前記オーミック電極と前記ショットキ電極との上に形成されたソース電極と、
前記半導体基板の前記第１の主面の反対の第２の主面に形成されたドレイン電極と
を備えた
炭化珪素半導体装置。

【請求項2】

さらに、前記ソース領域と前記第２離間領域との間の前記ウェル領域の表層部に、第１導電型のチャネル電流拡散領域を備えた
請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記電流拡散領域の第１導電型不純物濃度は、前記第１離間領域の第１導電型不純物濃度より高い
請求項１または請求項２に記載の炭化珪素半導体装置。

【請求項4】

前記電流拡散領域の第１導電型不純物濃度は、前記ソース領域の第１導電型不純物濃度より低い
請求項１から３のいずれか１項に記載の炭化珪素半導体装置。

【請求項5】

前記電流拡散領域の第１導電型不純物濃度は、前記ウェル領域の第２導電型不純物濃度より低い
請求項１から４のいずれか１項に記載の炭化珪素半導体装置。

【請求項6】

前記電流拡散領域は、前記コンタクト領域と接する
請求項１から５のいずれか１項に記載の炭化珪素半導体装置。

【請求項7】

前記電流拡散領域の第１導電型不純物濃度は、１×１０^１６ｃｍ^－３以上、１×１０^１９ｃｍ^－３ 以下である
請求項１から６のいずれか１項に記載の炭化珪素半導体装置。

【請求項8】

前記電流拡散領域の厚さは、１０ｎｍ以上、２００ｎｍ以下である
請求項１から７のいずれか１項に記載の炭化珪素半導体装置。

【請求項9】

請求項１～８のいずれか１項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記炭化珪素半導体装置のゲート電極の電圧をソース電極の電圧と同じにすることによってオフ動作させ、前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
を備えた電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置に関するものである。

【背景技術】

【0002】

ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）等のユニポーラ型のスイッチング素子と、ショットキバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）等のユニポーラ型の還流ダイオードとを内蔵する電力用の半導体装置が知られている（例えば特許文献１）。そのような半導体装置は、同一のチップにＭＯＳＦＥＴセルとＳＢＤセルとを並列に配置することで実現でき、一般的には、チップ内の特定の領域にショットキ電極を設け、その領域をＳＢＤとして動作させることで実現できる。

【0003】

スイッチング素子のチップに還流ダイオードを内蔵させることで、スイッチング素子に還流ダイオードを外付けする場合に比べてコストを低減できる。特に、炭化珪素（ＳｉＣ）を母材として用いたＭＯＳＦＥＴでは、ＳＢＤを内蔵させることにより寄生ｐｎダイオードによるバイポーラ動作を抑制できることも可能となる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００７－２３４９２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

このような、ＳＢＤ内蔵ＭＯＳＦＥＴでは、ショットキ電極とある導電型（例えばｎ型）の半導体層から構成されるショットキダイオードがあり、そのある導電型（例えばｎ型）の半導体層は、その導電型と反対の導電型（例えばｐ型）のウェル領域に挟まれて形成され、ショットキ界面にかかる電界は、両側の反対の導電型（例えばｐ型）のウェル領域からの距離が大きくなる程大きくなる。
一方、ショットキダイオードに流れる電流は、両側の反対の導電型（例えばｐ型）のウェル領域によって電流経路が空間的に制限され、ショットキダイオードに流れる電流の最大値を十分に大きくできない場合があった。

【0006】

本開示は、上記のような課題を解決するためになされたものであり、ショットキ界面に印加される電界を高くすること無くショットキダイオードに流れる電流を増大させることにより、信頼性の高い炭化珪素半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の炭化珪素半導体装置は、第１導電型の半導体基板の第１の主面上に形成された、炭化珪素半導体の第１導電型のドリフト層と、ドリフト層表層において断面横方向に離間して形成され、間に第１導電型の第１離間領域を備えた第２導電型のウェル領域と、ウェル領域とウェル領域との間に形成され、第１離間領域が形成されていない領域に形成される、第１導電型の第２離間領域と、ウェル領域内の半導体表層の断面横方向の内部に形成された、第１導電型のソース領域と、ウェル領域内の半導体表層の断面横方向の内部のソース領域より第１離間領域側に形成された、第２導電型のコンタクト領域と、コンタクト領域と第１離間領域との間のウェル領域の表層部に形成された第１導電型の電流拡散領域と、第２離間領域および第２離間領域に隣接するウェル領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、コンタクト領域上に形成されたオーミック電極と、第１離間領域上に形成され、第１離間領域とショットキ接続するショットキ電極と、オーミック電極とショットキ電極との上に形成されたソース電極と、前記半導体基板の第１の主面の反対の第２の主面に形成されたドレイン電極とを備えたものである。

【発明の効果】

【0008】

本開示にかかる炭化珪素半導体装置によれば、信頼性の高い炭化珪素半導体装置を得ることができる。

【図面の簡単な説明】

【0009】

【図1】実施の形態１に係る炭化珪素半導体装置の断面図である。

【図2】実施の形態１に係る炭化珪素半導体装置の平面図である。

【図3】実施の形態１に係る炭化珪素半導体装置の平面図である。

【図4】実施の形態１に係る炭化珪素半導体装置の変形例の断面図である。

【図5】実施の形態２に係る炭化珪素半導体装置の断面図である。

【図6】実施の形態３に係る電力変換装置図の構成を示す模式図である。

【発明を実施するための形態】

【0010】

以下、添付の図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
以下の実施の形態では、第１導電型をｎ型、第２導電型をｐ型として説明するが、導電型は反対であってもよい。

【0011】

実施の形態１．
まず、本開示の実施の形態１にかかる炭化珪素半導体装置について説明する。
図１は、実施の形態１にかかる炭化珪素半導体装置であるショットキバリアダイオード内蔵炭化珪素ＭＯＳＦＥＴ（ＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴ）の活性領域の一部分の断面図である。また、図２は、図１に示すＳＢＤ内蔵ＳｉＣトレンチＭＯＳＦＥＴの活性領域の一部分の平面図である。

【0012】

図１に示すように、ｎ型で低抵抗の炭化珪素で構成される半導体基板１０の表面上に、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の上層部には、断面視で離間した、ｐ型の炭化珪素で構成される一対のウェル領域３０が設けられている。一対のウェル領域３０の間は、ドリフト層２０の一部である、第１離間領域２１となっている。

【0013】

第１離間領域２１を挟んでウェル領域３０の外側は、ドリフト層２０の一部である、第２離間領域２２となっている。第２離間領域２２側から第１離間領域２１に向けてウェル領域３０の第２離間領域２２側の端から所定の間隔だけ内部に入った断面横方向の内部の位置に、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。また、ソース領域４０のさらに内側、すなわち、ソース領域４０より第１離間領域２１側のウェル領域３０の表層部の断面横方向の内部には、低抵抗ｐ型の炭化珪素で構成されるコンタクト領域３５が形成されている。ここで、イオン注入の有無によらず、炭化珪素で構成される領域、すなわち、ドリフト層２０として形成された領域を炭化珪素層と呼ぶ。
ここで、ソース領域４０とコンタクト領域３５とは接して形成される。

【0014】

また、第１離間領域２１とコンタクト領域３５との間のウェル領域３０の表層部には、第１離間領域２１よりｎ型不純物濃度が高いｎ型の電流拡散領域４１が形成されている。
ソース領域４０およびコンタクト領域３５の表面上には、オーミック電極７０が形成されている。第１離間領域２１上および電流拡散領域４１上にはショットキ電極７１が形成されており、ショットキ電極７１と第１離間領域２１とはショットキ接続されている。第１離間領域２１とショットキ電極７１とによりＳＢＤを構成し、第１離間領域２１とショットキ電極７１との界面がショットキ界面になる。

【0015】

ウェル領域３０内のソース領域４０の表面上と、第２離間領域２２上、および、ソース領域４０と第２離間領域２２との間のウェル領域３０上には、酸化珪素からなるゲート絶縁膜５０が形成されている。ソース領域４０から第２離間領域２２にかけての領域のゲート絶縁膜５０の上には、低抵抗多結晶シリコンからなるゲート電極６０が形成されている。ゲート電極６０が形成されている箇所の下部で、ゲート絶縁膜５０を介してゲート電極６０と対向するウェル領域３０の表層部がチャネル領域となる。

【0016】

ゲート電極６０とゲート絶縁膜５０との上には、酸化珪素からなる層間絶縁膜５５が形成されている。ショットキ電極７１上およびオーミック電極７０上は、ゲート絶縁膜５０と層間絶縁膜５５とが除去されたコンタクトホールになっており、ショットキ電極７１とオーミック電極７０との上のコンタクトホール内および層間絶縁膜５５上には、ソース電極８０が形成されている。
また、半導体基板１０のドリフト層２０と反対側の面には、裏面オーミック電極７２とその外側にドレイン電極８１とが形成されている。

【0017】

図２は、本開示の実施の形態１にかかるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの活性領域の炭化珪素層表面近傍の平面図である。図２において、第１離間領域２１を取り囲むように、内側から順に、電流拡散領域４１、コンタクト領域３５、ソース領域４０、ウェル領域３０、第２離間領域２２が形成されている。平面視においても、ショットキ電極７１は、第１離間領域２１上から電流拡散領域４１上にかけての領域上に形成されている。オーミック電極７０は、コンタクト領域３５上に形成されている。ゲート電極６０は、オーミック電極７０より外側に形成されている。電流拡散領域４１の断面下側にはウェル領域３０が形成されている。

【0018】

なお、本開示の実施の形態１のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの活性領域の単位セルは、図３にその平面図を示すように、ストライプ状であってもよい。ストライプ状の単位セルであっても、第１離間領域２１を中心にして内側から順に、電流拡散領域４１、コンタクト領域３５、ソース領域４０、ウェル領域３０、第２離間領域２２が形成されている。

【0019】

ここから、本開示の実施の形態１にかかる炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの製造方法について、説明する。

【0020】

まず、第１主面の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０の上に、化学気相堆積法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）により、１×１０^１５ｃｍ^－３以上、１×１０^１７ｃｍ^－３以下の不純物濃度でｎ型、５μｍ以上、８０μｍ以下の厚さの炭化珪素からなるドリフト層２０をエピタキシャル成長させる。ドリフト層２０の厚さは、炭化珪素半導体装置の耐圧によっては、８０μｍ以上であってもよい。

【0021】

つづいて、ドリフト層２０の表面の所定の領域にフォトレジスト等により注入マスクを形成し、ｐ型の不純物であるＡｌ（アルミニウム）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５μｍ以上、３μｍ以下程度とする。また、イオン注入されたＡｌの不純物濃度は、１×１０^１７ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下の範囲でありドリフト層２０の不純物濃度より高くする。その後、注入マスクを除去する。本工程によりＡｌイオン注入された領域がウェル領域３０となる。

【0022】

次に、ドリフト層２０の表面のウェル領域３０の内側の所定の箇所が開口するようにフォトレジスト等により注入マスクを形成し、ｎ型の不純物であるＮ（窒素）をイオン注入する。Ｎのイオン注入深さはウェル領域３０の厚さより浅いものとする。また、イオン注入したＮの不純物濃度は、１×１０^１８ｃｍ^－３以上、１×１０^２１ｃｍ^－３以下の範囲であり、ウェル領域３０のｐ型の不純物濃度を超えるものとする。本工程でＮが注入された領域のうちｎ型を示す領域がソース領域４０となる。その後、注入マスクを除去する。

【0023】

また、同様の方法により、ウェル領域３０の内側の所定の領域にウェル領域３０の不純物濃度より高い不純物濃度でＡｌをイオン注入することにより、コンタクト領域３５を形成する。コンタクト領域３５のＡｌの不純物濃度は、１×１０^１８ｃｍ^－３以上、１×１０^２０ｃｍ^－３以下の範囲であればよい。

【0024】

さらに、同様の方法により、コンタクト領域３５と第１離間領域２１との間のウェル領域３０の表層部に、Ｎをイオン注入して電流拡散領域４１を形成する。Ｎのイオン注入深さはウェル領域３０の厚さより浅い、例えば１０ｎｍ以上、２００ｎｍ以下とする。また、電流拡散領域４１のＮの不純物濃度は、１×１０^１６ｃｍ^－３以上、１×１０^１９ｃｍ^－３以下の範囲であればよい。

【0025】

次に、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００から１９００℃の温度で、３０秒から１時間のアニールを行なう。このアニールにより、イオン注入されたＮ及びＡｌを電気的に活性化させる。

【0026】

つづいて、ドリフト層２０、ウェル領域３０、ソース領域４０、電流拡散領域４１，およびコンタクト領域３５の炭化珪素層の表面を熱酸化して１０ｎｍ以上、３００ｎｍ以下の厚さのゲート絶縁膜５０である酸化珪素膜を形成する。次に、ゲート絶縁膜５０の上に、導電性を有する多結晶シリコン膜を減圧ＣＶＤ法により形成し、これをパターニングすることによりゲート電極６０を形成する。つづいて、酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。
また、半導体基板１０上のドリフト層２０が形成されていない面に裏面オーミック電極７２を形成する。

【0027】

次に、層間絶縁膜５５とゲート絶縁膜５０とを貫通し、活性領域内のコンタクト領域３５とソース領域４０とに到達するコンタクトホール（コンタクトホールの第１部分）をドライエッチング法により形成する。ドライエッチング法によりコンタクトホールを形成することにより、炭化珪素層の表面に垂直なコンタクトホールを形成でき、単位セルの繰り返し周期（セルピッチ）の縮小が可能となり、単位面積当たりのオン電流密度を増加させることができる。

【0028】

つづいて、スパッタ法等により、ニッケル（Ｎｉ）を主成分とする金属膜を形成後、６００から１１００℃の温度の熱処理を行ない、Ｎｉを主成分とする金属膜と、コンタクトホール（第１部分）内の炭化珪素層とを反応させて、炭化珪素層と金属膜との間にシリサイドを形成する。金属膜がＮｉの場合、シリサイドはニッケルシリサイドになる。つづいて、反応してできたシリサイド以外の残留した金属膜をウェットエッチングにより除去する。ここで形成されたシリサイドがオーミック電極７０になる。

【0029】

次に、オーミック電極７０および層間絶縁膜５５の表面上に、レジストマスクをフォトリソグラフィー法により形成する。
つづいて、レジストマスク９０が形成された状態で、フッ酸を含むエッチング液を用いて第１離間領域２１の表面および電流拡散領域４１の表面を含む領域の上方のゲート絶縁膜５０と層間絶縁膜５５とをウェットエッチングする。ここでウェットエッチングされた領域もコンタクトホールの一部（コンタクトホールの第２部分）となる。その後レジストマスクを除去する。

【0030】

次に、第１離間領域２１の表面上および電流拡散領域４１の表面上に、第１離間領域２１とショットキ接続する、Ｔｉ、Ｍｏなどのショットキ電極７１を形成する。また、ショットキ電極７１上、オーミック電極７０上にＡｌを主成分とするソース電極８０を形成する。

【0031】

つづいて、裏面側の裏面オーミック電極７２と、裏面オーミック電極７２に接して底側にドレイン電極８１を形成することによって、図１に断面図を示す、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴを製造することができる。

【0032】

ここで、電流拡散領域４１のｎ型不純物濃度は、ドリフト層２０、なかでも、第１離間領域２１のｎ型不純物濃度より高く形成される。また、電流拡散領域４１のｎ型不純物濃度は、ソース領域４０のｎ型不純物濃度より低いものとする。

【0033】

さらに、電流拡散領域４１のｎ型不純物濃度は、ウェル領域３０のｐ型不純物濃度より低く形成される。この構成にすることによって、オフ状態において電流拡散領域４１とウェル領域３０との間のｐｎ接合面から電流拡散領域４１側に延びる空乏層を電流拡散領域４１上に形成されたショットキ電極７１にまで達するようにでき、ショットキ電極７１にかかる電界を低減できる。

【0034】

なお、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴのドリフト層２０は、全域で同じ不純物濃度である必要は無く、図４にその断面図を示すように、炭化珪素層の表面からウェル領域３０の底の位置近傍までのｎ型不純物濃度を、ウェル領域３０より半導体基板１０側のドリフト層２０より高くしてもよい。このようにすると、第１離間領域２１および第２離間領域２２のｎ型不純物濃度がウェル領域３０より下部のドリフト層２０よりを高くでき、よりオン状態の抵抗を低下させることができる。

【0035】

また、ソース領域４０とコンタクト領域３５とは離間して形成されてもよい。ソース領域４０とコンタクト領域３５と接して形成した方がユニットセルのサイズを小さくでき、より単位面積当たりに流れるオン電流を増加させることができ、より低抵抗化できる。

【0036】

さらに、ショットキ電極７１とソース電極８０とは同じ材料で形成されていてもよいし、ソース電極８０が複数の材料が積層されたものであってもよい。

【0037】

本実施の形態の炭化珪素半導体装置によれば、第１離間領域２１とショットキ電極７１の間に形成されるＳＢＤに隣接して、ｎ型の電流拡散領域４１とショットキ電極７１が隣接する領域が設けられるので、還流動作状態時にショットキ界面を流れるユニポーラ電流が流れる領域である第１離間領域２１において、実質的にユニポーラ電流が流れる領域を断面横方向に拡げることができ、第１離間領域２１の幅を拡げてＭＯＳＦＥＴがオフ状態のときのショットキ界面に印加される電界強度を増加させることなく、還流状態で流れるユニポーラ電流密度を増加させることができる。
そのため、電流拡散領域４１が形成されていない炭化珪素半導体装置と比較して、ウェル領域３０とドリフト層２０との間に形成されるボディダイオードの動作を抑制するために必要となるチップサイズを縮小し、コストを低減することができる。

【0038】

実施の形態２．
図５は、実施の形態２の炭化珪素半導体装置における活性領域の一部分の断面図である。本実施の形態の炭化珪素半導体装置は、実施の形態１の炭化珪素半導体装置と異なり、第２離間領域２２とコンタクト領域３５との間のウェル領域３０の表層部にも電流拡散領域４１と同様のｎ型のチャネル電流拡散領域４２が形成されている。その他の点については、実施の形態１と同じであるので、詳しい説明を省略する。

【0039】

図５は、本実施の形態の炭化珪素半導体装置であるＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴの活性領域の一部分の断面図である。
図５に示すように、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴにおいては、第２離間領域２２とソース領域４０との間のウェル領域３０の表層部に、電流拡散領域４１と同様の、ｎ型不純物濃度が高いｎ型のチャネル電流拡散領域４２が形成されている。電流拡散領域４１とチャネル電流拡散領域４２とは同じ厚さで同じ不純物濃度で形成されている。

【0040】

本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴは、実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴと同様の製造方法で製造できるが、電流拡散領域４１およびチャネル電流拡散領域４２をｐ型のウェル領域３０を形成するときに使用したレジストマスクを使用してＮをイオン注入して形成すればよい。
このとき、ソース領域４０とコンタクト領域３５の表面部分にもＮをイオン注入するが、注入するイオンの密度がソース領域４０およびコンタクト領域３５の不純物濃度より１桁以上程度低いために、ソース領域４０とコンタクト領域３５とにほとんど影響は与えない。

【0041】

電流拡散領域４１とチャネル電流拡散領域４２とを、ウェル領域３０を形成するときに使用したレジストマスクを用いて形成することにより、電流拡散領域４１形成のための別のレジストマスクを形成する必要が無く、製造コストの上昇を抑えたまま、本開示の炭化珪素半導体装置を製造できる。

【0042】

また、本実施の形態のＳＢＤ内蔵ＳｉＣ－ＭＯＳＦＥＴによれば、チャネル領域の表層にｎ型のチャネル電流拡散領域４２を形成しているので、チャネル抵抗をより低抵抗化できる。

【0043】

なお、上記実施形態においては、ｐ型不純物としてアルミニウム（Ａｌ）を用いたが、ｐ型不純物がホウ素（Ｂ）またはガリウム（Ｇａ）であってもよい。ｎ型不純物は、窒素（Ｎ）で無く燐（Ｐ）であってもよい。実施の形態１～２で説明したＭＯＳＦＥＴにおいては、ゲート絶縁膜は、必ずしもＳｉＯ_２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。

【0044】

また、上記実施形態ではいわゆる縦型ＭＯＳＦＥＴの炭化珪素半導体装置にＳＢＤを内蔵させたものについて説明したが、スーパージャンクション構造を有するＭＯＳＦＥＴにＳＢＤを内蔵させたものにも適用することができる。

【0045】

実施の形態３．
本実施の形態は、上述した実施の形態１～２にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本開示を適用した場合について説明する。

【0046】

図６は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。

【0047】

図６に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

【0048】

電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図６に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
駆動回路２０２は、ノーマリオフ型の各スイッチング素子を、ゲート電極の電圧とソース電極の電圧とを同電位にすることによってオフ制御している。

【0049】

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

【0050】

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１～３のいずれかにかかる炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。

【0051】

駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

【0052】

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１～２にかかる炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。

【0053】

本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。

【0054】

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

【符号の説明】

【0055】

１０ 半導体基板、２０ ドリフト層、３０ ウェル領域、２１ 第１離間領域、２２ 第２離間領域、３５ コンタクト領域、４０ ソース領域、４１ 電流拡散領域、４２ チャネル電流拡散領域、５０ ゲート絶縁膜、５５ 層間絶縁膜、６０ ゲート電極、７０ オーミック電極、７１ ショットキ電極、８０ ソース電極、８１ ドレイン電極、１００ 電源、２００、電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】