知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-17
(45)【発行日】2024-10-25
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20241018BHJP
【ＦＩ】
H02M1/08 A
【請求項の数】
11
(21)【出願番号】P 2023563410
(86)(22)【出願日】2021-11-25
(86)【国際出願番号】 JP2021043201
(87)【国際公開番号】W WO2023095244
(87)【国際公開日】2023-06-01
【審査請求日】2024-01-09
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】地道 拓志
(72)【発明者】
【氏名】檜垣 優介
(72)【発明者】
【氏名】小柳 公之
(72)【発明者】
【氏名】中嶋 純一
【審査官】安池 一貴
(56)【参考文献】
【文献】特開２００９－１２４７８１（ＪＰ，Ａ）
【文献】特開２００４－２１５４１６（ＪＰ，Ａ）
【文献】特開２００８－０４３００３（ＪＰ，Ａ）
【文献】特開２００３－０１８８２０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ １／０８
(57)【特許請求の範囲】
【請求項1】
基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、
前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、
前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、
を備え、
前記磁気結合リアクトルは、前記複数のスイッチング素子間で、供給される前記駆動電圧の差を抑制するように、前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合され、
前記インピーダンス低減回路は、ノーマリオンスイッチにて構成されて、前記ゲート駆動回路の電源電圧が設定値を超えるまでの間、前記ゲート端子と前記基準端子との間のインピーダンスを低減する、
電力変換装置。
【請求項2】
基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、
前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、
前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、
前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、
を備え、
前記磁気結合リアクトルは、前記複数のスイッチング素子間で、供給される前記駆動電圧の差を抑制するように、前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合され、
前記インピーダンス低減回路は、ノーマリオンスイッチと抵抗との直列回路にて構成されて、前記ゲート駆動回路の電源電圧が設定値を超えるまでの間、前記ゲート端子と前記基準端子との間のインピーダンスを低減する、
電力変換装置。
【請求項3】
前記ノーマリオンスイッチは、前記ゲート駆動回路の電源が前記設定値を超えるとオフする、請求項１または請求項２に記載の電力変換装置。
【請求項4】
基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、
前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、
前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、
前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、
を備え、
前記アーム内の前記各スイッチング素子は、それぞれ複数の第１スイッチング素子を並列接続して成り、
前記ゲート駆動回路は、並列接続された前記複数の第１スイッチング素子に前記２配線を介して接続されて駆動電圧を供給し、
前記各第１スイッチング素子毎にそれぞれ前記インピーダンス低減回路を設けて、当該第１スイッチング素子の前記ゲート端子および前記基準端子の間のインピーダンスを低減する、
電力変換装置。
【請求項5】
前記磁気結合リアクトルは、前記複数のスイッチング素子間で、供給される前記駆動電圧の差を抑制するように、前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合され、
前記インピーダンス低減回路は、前記ゲート駆動回路の電源電圧が設定値を超えるまでの間、前記ゲート端子と前記基準端子との間のインピーダンスを低減する、
請求項４に記載の電力変換装置。
【請求項6】
前記アーム内の前記各スイッチング素子は、それぞれ複数の第１スイッチング素子を並列接続して成り、前記ゲート駆動回路は、並列接続された前記複数の第１スイッチング素子に前記２配線を介して接続されて駆動電圧を供給し、
前記各第１スイッチング素子毎にそれぞれ前記インピーダンス低減回路を設けて、当該第１スイッチング素子の前記ゲート端子および前記基準端子の間のインピーダンスを低減する、
請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項7】
前記ゲート駆動回路は、並列接続された前記複数の第１スイッチング素子の各々に、それぞれバランス抵抗を介して接続される、請求項４から請求項６のいずれか１項に記載の電力変換装置。
【請求項8】
並列接続された前記複数の第１スイッチング素子の各々に接続され、前記複数の第１スイッチング素子間の前記２配線を介する横流を抑制する横流抑制回路を備える、請求項４から請求項７のいずれか１項に記載の電力変換装置。
【請求項9】
前記各第１スイッチング素子に接続される前記横流抑制回路は、当該第１スイッチング素子に接続される前記ゲート配線と前記基準配線とが巻回されたコモンモードリアクトルである、請求項８に記載の電力変換装置。
【請求項10】
前記各スイッチング素子は半導体モジュール内に収納され、前記インピーダンス低減回路は、前記半導体モジュール上に配置された基板に実装される、請求項１から請求項９のいずれか１項に記載の電力変換装置。
【請求項11】
前記各第１スイッチング素子は半導体モジュール内に収納され、前記インピーダンス低減回路および前記横流抑制回路は、前記半導体モジュール上に配置された基板に実装される、請求項８または請求項９に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、電力変換装置に関するものである。
【背景技術】
【0002】
スイッチング回路などのアームを、複数の半導体スイッチング素子を直列接続して構成する場合、特定の素子への電圧集中を防ぐために、スイッチングを同時に行う必要があり、ゲート電流を揃えることが有効である。
従来の電力変換装置として、特許文献１に記載される半導体スイッチ回路は、直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするために当該電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる。そして、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させる。これにより、ゲート電流のアンバランスに応じて自動的にゲート線のインピーダンスが変化して、ゲート電流が一致するように動作する。
従来の電力変換装置として、特許文献１に記載される半導体スイッチ回路は、直列接続された複数個の電圧駆動型半導体素子と、これらの電圧駆動型半導体素子をオン・オフするために当該電圧駆動型半導体素子のゲート端子にゲート信号を供給するゲート駆動回路とからなる。そして、ゲート駆動回路と電圧駆動型半導体素子のゲート端子を接続するゲート線を互いに磁気結合させる。これにより、ゲート電流のアンバランスに応じて自動的にゲート線のインピーダンスが変化して、ゲート電流が一致するように動作する。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００２-２０４５７８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記特許文献１記載の従来の技術では、ゲート配線を互いに磁気結合させるため、ゲート配線のインピーダンスが増加する。インピーダンスの増加は、ゲート駆動回路が出力するゲート電圧に対して不安定要因であり、スイッチング素子が誤動作する可能性がある。特に、ゲート電源が確立されていない状態で、主回路への電圧印加によりゲート配線側に電流が回り込みゲート電圧が増加すると、スイッチング素子がオフを維持すべき期間に、誤動作によりオンする可能性がある。
【0005】
本願は、上記のような課題を解決するための技術を開示するものであり、アーム内で直列接続される複数のスイッチング素子が、互いにゲート電流が一致して同時スイッチングし、かつ、各スイッチング素子の誤動作を確実に防止できる信頼性の高い電力変換装置を提供する事を目的とする。
【課題を解決するための手段】
【0006】
本願に開示される電力変換装置は、基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、を備える。前記磁気結合リアクトルは、前記複数のスイッチング素子間で、供給される前記駆動電圧の差を抑制するように、前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合され、前記インピーダンス低減回路は、ノーマリオンスイッチにて構成されて、前記ゲート駆動回路の電源電圧が設定値を超えるまでの間、前記ゲート端子と前記基準端子との間のインピーダンスを低減する。
また、本願に開示される電力変換装置は、基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、を備える。前記磁気結合リアクトルは、前記複数のスイッチング素子間で、供給される前記駆動電圧の差を抑制するように、前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合され、前記インピーダンス低減回路は、ノーマリオンスイッチと抵抗との直列回路にて構成されて、前記ゲート駆動回路の電源電圧が設定値を超えるまでの間、前記ゲート端子と前記基準端子との間のインピーダンスを低減する。
また、本願に開示される電力変換装置は、基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、を備える。前記アーム内の前記各スイッチング素子は、それぞれ複数の第１スイッチング素子を並列接続して成り、前記ゲート駆動回路は、並列接続された前記複数の第１スイッチング素子に前記２配線を介して接続されて駆動電圧を供給し、前記各第１スイッチング素子毎にそれぞれ前記インピーダンス低減回路を設けて、当該第１スイッチング素子の前記ゲート端子および前記基準端子の間のインピーダンスを低減する。
また、本願に開示される電力変換装置は、基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、を備える。前記磁気結合リアクトルは、前記複数のスイッチング素子間で、供給される前記駆動電圧の差を抑制するように、前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合され、前記インピーダンス低減回路は、ノーマリオンスイッチと抵抗との直列回路にて構成されて、前記ゲート駆動回路の電源電圧が設定値を超えるまでの間、前記ゲート端子と前記基準端子との間のインピーダンスを低減する。
また、本願に開示される電力変換装置は、基準端子を含む２つの主端子とゲート端子とをそれぞれ有する複数のスイッチング素子が直列接続されて成るアームと、前記ゲート端子に接続されるゲート配線と前記基準端子に接続される基準配線とから成る２配線により前記各スイッチング素子と接続され、前記各スイッチング素子に駆動電圧を供給するゲート駆動回路と、前記アーム内で直列接続された前記複数のスイッチング素子における前記２配線の一方同士が互いに磁気結合された磁気結合リアクトルと、前記各スイッチング素子の前記ゲート端子と前記基準端子との間に設けられて、前記ゲート端子と前記基準端子との間のインピーダンスを低減するインピーダンス低減回路と、を備える。前記アーム内の前記各スイッチング素子は、それぞれ複数の第１スイッチング素子を並列接続して成り、前記ゲート駆動回路は、並列接続された前記複数の第１スイッチング素子に前記２配線を介して接続されて駆動電圧を供給し、前記各第１スイッチング素子毎にそれぞれ前記インピーダンス低減回路を設けて、当該第１スイッチング素子の前記ゲート端子および前記基準端子の間のインピーダンスを低減する。
【発明の効果】
【0007】
本願に開示される電力変換装置によれば、アーム内で直列接続される複数のスイッチング素子が、互いにゲート電流が一致して同時スイッチングし、かつ、各スイッチング素子の誤動作を確実に防止でき、信頼性が向上する。
【図面の簡単な説明】
【0008】
【図1】実施の形態１によるスイッチング回路の構成を示す回路図である。
【図2】実施の形態１によるゲート駆動回路の構成を示す回路図である。
【図5】実施の形態１による三相インバータの主回路構成を示す回路図である。
【図6】実施の形態２によるスイッチング回路の構成を示す回路図である。
【図7】実施の形態２の別例によるスイッチング回路の構成を示す回路図である。
【発明を実施するための形態】
【0009】
実施の形態１．
以下、実施の形態について、図面を参照して説明する。
図１は、実施の形態１によるスイッチング回路の構成を示す回路図である。この場合、電力変換装置として、２レベル変換器の１相分のスイッチング回路５０を示す。
図１に示すように、スイッチング回路５０は、直流母線（正側母線２Ｐおよび負側母線２Ｎ）間で、レグ回路４０が直流電源１に並列接続されている。レグ回路４０は、正極側アーム４１と負極側アーム４２との２つのアーム４１、４２の直列体から構成され、２つのアーム４１、４２の接続点に交流端子５が接続される。
以下、実施の形態について、図面を参照して説明する。
図１は、実施の形態１によるスイッチング回路の構成を示す回路図である。この場合、電力変換装置として、２レベル変換器の１相分のスイッチング回路５０を示す。
図１に示すように、スイッチング回路５０は、直流母線（正側母線２Ｐおよび負側母線２Ｎ）間で、レグ回路４０が直流電源１に並列接続されている。レグ回路４０は、正極側アーム４１と負極側アーム４２との２つのアーム４１、４２の直列体から構成され、２つのアーム４１、４２の接続点に交流端子５が接続される。
【0010】
正極側アーム４１は２つの半導体スイッチング素子（以下、単にスイッチング素子）４１Ａ、４１Ｂの直列体で構成され、負極側アーム４２は２つのスイッチング素子４２Ａ、４２Ｂの直列体で構成される。すなわち、各アーム４１、４２は、２つのスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）が直列接続された構成であり、１つのスイッチング素子でアームを構成する場合に比べ、より高電圧の電力変換が可能となる。
なお、アーム４１、４２内でスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）を２直列した場合を説明するが、３以上の複数のスイッチング素子の直列体でアーム４１、４２を構成しても、同様に適用できる。
また、直流電源１として電圧源を図示しているが、コンデンサなどのエネルギ蓄積源でも良い。
なお、アーム４１、４２内でスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）を２直列した場合を説明するが、３以上の複数のスイッチング素子の直列体でアーム４１、４２を構成しても、同様に適用できる。
また、直流電源１として電圧源を図示しているが、コンデンサなどのエネルギ蓄積源でも良い。
【0011】
各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂは、還流ダイオードが逆並列に接続され、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、あるいはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などが用いられる。
各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂは、基準端子を含む２つの主端子とゲート端子（以下、単にゲート）とをそれぞれ有する。以下では、図示されたＭＯＳＦＥＴを想定して、２つの主端子であるソース、ドレインを用い、ソースを基準端子として説明する。
なお、ＩＧＢＴの場合は、ソース、ドレインをそれぞれエミッタ、コレクタに読み替えることができる。
各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂは、基準端子を含む２つの主端子とゲート端子（以下、単にゲート）とをそれぞれ有する。以下では、図示されたＭＯＳＦＥＴを想定して、２つの主端子であるソース、ドレインを用い、ソースを基準端子として説明する。
なお、ＩＧＢＴの場合は、ソース、ドレインをそれぞれエミッタ、コレクタに読み替えることができる。
【0012】
また、スイッチング回路５０は、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂに駆動電圧を供給するゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂと、アーム４１、４２内で直列接続された２つのスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）におけるゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０と、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂにおけるゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０と、を備える。
【0013】
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂ毎に設けられて、対応するスイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂに駆動電圧を供給する。
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、ゲートに接続されるゲート配線３Ａ、３Ｂとソースに接続される基準配線としてのソース配線４Ａ、４Ｂとから成る２配線により、スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂと接続されて、ゲート－ソース間に駆動電圧を供給する。
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、ゲートに接続されるゲート配線３Ａ、３Ｂとソースに接続される基準配線としてのソース配線４Ａ、４Ｂとから成る２配線により、スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂと接続されて、ゲート－ソース間に駆動電圧を供給する。
【0014】
磁気結合リアクトル２０は、フェライトなどの磁性材料から成るコアに、２直列のスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）の双方のゲート配線３Ａ、３Ｂを巻回して磁気結合されて成る。この磁気結合リアクトル２０は、アーム４１（４２）内で直列接続されたスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）のゲート電流ｉＡ、ｉＢを一致させるように動作する。
なお、この場合、直列接続されたスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）におけるゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０を示したが、ソース配線４Ａ、４Ｂ同士が互いに磁気結合されたものでも良い。
なお、この場合、直列接続されたスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）におけるゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０を示したが、ソース配線４Ａ、４Ｂ同士が互いに磁気結合されたものでも良い。
【0015】
インピーダンス低減回路３０は、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂ毎に、それぞれ設けられる。また、インピーダンス低減回路３０は、抵抗ＲとノーマリオンスイッチＳＷとの直列回路にて構成される。そして、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂのゲート－ソース間、即ち、ゲート配線３Ａ、３Ｂとソース配線４Ａ、４Ｂとの間に接続され、ゲート－ソース間のインピーダンスを低減する。
【0016】
図２は、ゲート駆動回路の構成を示す回路図である。この場合、ゲート駆動回路１１Ａの場合を説明するが、ゲート駆動回路１１Ｂ、１２Ａ、１２Ｂについても同様である。
図２に示すように、ゲート駆動回路１１Ａは、フォトカプラ１３と、電源１４Ａ、１４Ｂと、ＮＰＮトランジスタＱ１と、ＰＮＰトランジスタＱ２と、正極側のゲート抵抗Ｒｇ１と、負極側のゲート抵抗Ｒｇ２とを備える。
ゲート駆動回路１１Ａでは、ゲート信号Ｇｓがフォトカプラ１３を介してＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２のベースに入力される。そして、入力されるゲート信号Ｇｓに応じて、電源１４Ａからの正極電圧（＋Ｖｇｐ）、電源１４Ｂからの負極電圧（－Ｖｇｎ）のいずれかが駆動電圧としてゲート－ソース間に供給される。
図２に示すように、ゲート駆動回路１１Ａは、フォトカプラ１３と、電源１４Ａ、１４Ｂと、ＮＰＮトランジスタＱ１と、ＰＮＰトランジスタＱ２と、正極側のゲート抵抗Ｒｇ１と、負極側のゲート抵抗Ｒｇ２とを備える。
ゲート駆動回路１１Ａでは、ゲート信号Ｇｓがフォトカプラ１３を介してＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２のベースに入力される。そして、入力されるゲート信号Ｇｓに応じて、電源１４Ａからの正極電圧（＋Ｖｇｐ）、電源１４Ｂからの負極電圧（－Ｖｇｎ）のいずれかが駆動電圧としてゲート－ソース間に供給される。
【0017】
ゲート駆動回路１１Ａは、ゲート信号ＧｓがＨｉの場合、ゲート－ソース間に正極電圧（＋Ｖｇｐ）を供給し、ゲート信号ＧｓがＬｏの場合、ゲート－ソース間に負極電圧（－Ｖｇｎ）を供給する。例えば、電源１４Ａからの正極電圧（＋Ｖｇｐ）は＋１５Ｖ、電源１４Ｂからの負極電圧（－Ｖｇｎ）は－９Ｖとなる。
【0018】
アーム４１、４２内で直列接続されたスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）には、スイッチングタイミングが一致されるように同じゲート信号Ｇｓが与えられる。
以下、正極側アーム４１について、スイッチング素子４１Ａ、４１Ｂのゲート駆動について説明するが、負極側アーム４２についても同様である。
以下、正極側アーム４１について、スイッチング素子４１Ａ、４１Ｂのゲート駆動について説明するが、負極側アーム４２についても同様である。
【0019】
アーム４１内の２つのゲート駆動回路１１Ａ、１１Ｂは、内在するフォトカプラ１３などの遅延バラつきにより、駆動電圧を出力するタイミングにずれが生じることがある。その場合、スイッチング素子４１Ａ、４１Ｂの各ゲートに入力されるゲート電流ｉＡ、ｉＢには偏差が生じる。
磁気結合リアクトル２０のコアには、スイッチング素子４１Ａ、４１Ｂの双方のゲート配線３Ａ、３Ｂが巻回されている。ゲート配線３Ａ、３Ｂの巻回方向は、ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが異なる場合に電圧差が生じる方向である。
ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが同等である場合は、ゲート電流ｉＡ、ｉＢにより発生する磁束が互いに打ち消し合い０になる。
磁気結合リアクトル２０のコアには、スイッチング素子４１Ａ、４１Ｂの双方のゲート配線３Ａ、３Ｂが巻回されている。ゲート配線３Ａ、３Ｂの巻回方向は、ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが異なる場合に電圧差が生じる方向である。
ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが同等である場合は、ゲート電流ｉＡ、ｉＢにより発生する磁束が互いに打ち消し合い０になる。
【0020】
上述したように、ゲート駆動回路１１Ａ、１１Ｂのタイミングずれによりゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢに偏差が生じると、磁気結合リアクトル２０は、偏差を抑制するように動作する。即ち、磁気結合リアクトル２０によってゲート電流ｉＡ、ｉＢの偏差は抑制され、最終的にゲート－ソース間電圧の偏差も抑制される。
仮に、ゲート駆動回路１１Ａ、１１Ｂのタイミングずれが生じた状態で、スイッチング素子４１Ａ、４１Ｂをターンオフした場合、早くターンオフした素子のドレイン－ソース間に直流電源１の電圧集中を招く、と言う不具合が生じる。
仮に、ゲート駆動回路１１Ａ、１１Ｂのタイミングずれが生じた状態で、スイッチング素子４１Ａ、４１Ｂをターンオフした場合、早くターンオフした素子のドレイン－ソース間に直流電源１の電圧集中を招く、と言う不具合が生じる。
【0021】
また、ゲート配線３Ａ、３Ｂが巻回された磁気結合リアクトル２０を設ける事により、ゲート配線３Ａ、３Ｂのインピーダンスが増加する。ゲート配線３Ａ、３Ｂのインピーダンスが増加する事は、駆動電圧の不安定要因となる。
この実施の形態では、各スイッチング素子４１Ａ、４１Ｂのゲート－ソース間にインピーダンス低減回路３０が接続されている。このため、ゲート－ソース間のインピーダンスは低減されて、ゲート－ソース間電圧、即ち駆動電圧は安定化される。このように、磁気結合リアクトル２０に起因して駆動電圧が不安定になることを防止して、スイッチング素子４１Ａ、４１Ｂの誤動作を防止できる。
この実施の形態では、各スイッチング素子４１Ａ、４１Ｂのゲート－ソース間にインピーダンス低減回路３０が接続されている。このため、ゲート－ソース間のインピーダンスは低減されて、ゲート－ソース間電圧、即ち駆動電圧は安定化される。このように、磁気結合リアクトル２０に起因して駆動電圧が不安定になることを防止して、スイッチング素子４１Ａ、４１Ｂの誤動作を防止できる。
【0022】
この場合、インピーダンス低減回路３０は、抵抗ＲとノーマリオンスイッチＳＷとの直列回路にて構成される。ノーマリオンスイッチＳＷは、機械式スイッチでも半導体式スイッチでもよく、通常オンで、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））が設定値を超えて確立されると、オフするように動作する。即ち、インピーダンス低減回路３０は、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））が設定値を超えるまでの間、ゲート－ソース間のインピーダンスを低減する。
【0023】
この場合、ノーマリオンスイッチＳＷは、例えば設定値として負極電圧（－Ｖｇｎ）の定格電圧の８割程度の大きさを設定し、負極電圧（－Ｖｇｎ）の大きさが設定値を超えるとオフするものとする。
なお、別途、駆動電源が不要であるノーマリオンスイッチＳＷをインピーダンス低減回路３０に用いるのは、ゲート駆動に係る電力低減の観点から望ましいが、それに限るものでは無い。
なお、別途、駆動電源が不要であるノーマリオンスイッチＳＷをインピーダンス低減回路３０に用いるのは、ゲート駆動に係る電力低減の観点から望ましいが、それに限るものでは無い。
【0024】
上述したように、磁気結合リアクトル２０を設ける事により、ゲート配線３Ａ、３Ｂのインピーダンスが増加し、駆動電圧の不安定化の要因となるが、インピーダンス低減回路３０の作用によりゲート－ソース間電圧は安定化される。インピーダンス低減回路３０の作用および効果について、以下に説明する。
【0025】
スイッチング素子４１Ａ、４１Ｂがオンするための閾値電圧Ｖｔｈは、通常３Ｖ程度である。
負極電圧（－Ｖｇｎ）が確立されていない条件では、（－Ｖｇｎ）は０Ｖであり、オフ時のゲート－ソース間電圧は０Ｖとなり、閾値電圧Ｖｔｈまでの電圧余裕が小さい。このとき、インピーダンス低減回路３０のノーマリオンスイッチＳＷはオン状態で、ゲート－ソース間は抵抗Ｒを介して接続されて低インピーダンスとなり、ゲート－ソース間電圧は安定化される。このため、ノイズ電流などが、インピーダンスが増加したゲート配線３Ａ、３Ｂに混入しても、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間電圧が上昇して不安定になることが抑制される。これにより、スイッチング素子４１Ａ、４１Ｂが、オフすべき時に誤動作によりオンする誤オン現象を防止できる。
負極電圧（－Ｖｇｎ）が確立されていない条件では、（－Ｖｇｎ）は０Ｖであり、オフ時のゲート－ソース間電圧は０Ｖとなり、閾値電圧Ｖｔｈまでの電圧余裕が小さい。このとき、インピーダンス低減回路３０のノーマリオンスイッチＳＷはオン状態で、ゲート－ソース間は抵抗Ｒを介して接続されて低インピーダンスとなり、ゲート－ソース間電圧は安定化される。このため、ノイズ電流などが、インピーダンスが増加したゲート配線３Ａ、３Ｂに混入しても、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間電圧が上昇して不安定になることが抑制される。これにより、スイッチング素子４１Ａ、４１Ｂが、オフすべき時に誤動作によりオンする誤オン現象を防止できる。
【0026】
スイッチング素子４１Ａ、４１Ｂの誤オン現象は、２つのアーム４１、４２による直流電源１の短絡を引き起こし、過大な短絡電流がスイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂに流れ、信頼性上の大きな懸念となる。このような誤オン現象を、インピーダンス低減回路３０を設けることで防止することが出来る。
【0027】
なお、ゲート駆動回路１１Ａ、１１Ｂの電源電圧である負極電圧（－Ｖｇｎ）が確立されている条件では、オフ時のゲート－ソース間電圧は、例えば（－９Ｖ）で負バイアスされる。このとき、インピーダンス低減回路３０は、ノーマリオンスイッチＳＷがオフ状態でインピーダンスを低減する動作をしない。しかし、ゲート配線３Ａ、３Ｂのインピーダンス増加によりゲート－ソース間電圧が不安定となっても、閾値電圧Ｖｔｈまでの電圧余裕が大きいので、スイッチング素子４１Ａ、４１Ｂの誤オン現象を引き起こしにくい。
【0028】
また、インピーダンス低減回路３０は、ノーマリオンスイッチＳＷがオン状態のときスイッチング素子４１Ａ、４１Ｂのゲート－ソース間を低インピーダンスに保つものであるが、その状態でもゲート駆動回路１１Ａ、１１Ｂからゲート－ソース間に電圧を印加できる。このため、ノーマリオンスイッチＳＷのオフ動作が遅れても、スイッチング素子４１Ａ、４１Ｂのスイッチング制御に問題が無く、スイッチングにおけるタイミング制御に自由度を有する。
【0029】
以上のように、この実施の形態によるスイッチング回路５０は、アーム４１、４２内で直列接続された複数のスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）におけるゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０と、各スイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）のゲート－ソース間に設けられて、ゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０とを備える。
これにより、アーム４１、４２内で直列接続される複数のスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）が、互いにゲート電流ｉＡ、ｉＢが一致して同時スイッチングし、かつ、各スイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）の誤動作を確実に防止でき、信頼性が向上する。
これにより、アーム４１、４２内で直列接続される複数のスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）が、互いにゲート電流ｉＡ、ｉＢが一致して同時スイッチングし、かつ、各スイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）の誤動作を確実に防止でき、信頼性が向上する。
【0030】
なお、磁気結合リアクトル２０を、ソース配線４Ａ、４Ｂをコアに巻回して磁気結合して構成した場合も、磁気結合リアクトル２０は、アーム４１、４２内で直列接続されたスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）のゲート電流ｉＡ、ｉＢを一致させるように動作する。この場合も、磁気結合リアクトル２０を設ける事により、ソース配線４Ａ、４Ｂのインピーダンスが増加し、駆動電圧の不安定化の要因となるが、インピーダンス低減回路３０の作用によりゲート－ソース間電圧は安定化される。これにより、各スイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）の誤動作を確実に防止できる。
【0031】
また、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂは、半導体モジュールに収納されて用いられる。アーム４１、４２内で直列接続される２つのスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）が１つの半導体モジュールに収納される例を、以下に示す。この場合、アーム４１について示すが、アーム４２内のスイッチング素子４２Ａ、４２Ｂについても、同様である。
なお、１つのモジュールに収納されるスイッチング素子の個数は２個に限るものではない。
なお、１つのモジュールに収納されるスイッチング素子の個数は２個に限るものではない。
【0032】
図３Ａは、半導体モジュールの構成を示す図である。
図３Ｂは、半導体モジュールおよび各部の配置を示す平面図である。
図３Ａに示すように、アーム４１内のスイッチング素子４１Ａ、４１Ｂが１つの半導体モジュール（以下、単にモジュール６）に収納される。そして、図３Ｂに示すように、モジュール６の直上に基板７が配置され、スイッチング素子４１Ａ、４１Ｂに対応する２つのインピーダンス低減回路３０が基板７に実装される。このように、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０を、各スイッチング素子４１Ａ、４１Ｂの直近に実装することで、確実にインピーダンス低減効果が得られる。
図３Ｂは、半導体モジュールおよび各部の配置を示す平面図である。
図３Ａに示すように、アーム４１内のスイッチング素子４１Ａ、４１Ｂが１つの半導体モジュール（以下、単にモジュール６）に収納される。そして、図３Ｂに示すように、モジュール６の直上に基板７が配置され、スイッチング素子４１Ａ、４１Ｂに対応する２つのインピーダンス低減回路３０が基板７に実装される。このように、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０を、各スイッチング素子４１Ａ、４１Ｂの直近に実装することで、確実にインピーダンス低減効果が得られる。
【0033】
上記実施の形態１では、抵抗ＲとノーマリオンスイッチＳＷとの直列回路にてインピーダンス低減回路３０を構成したが、他の構成でも良く、以下に示す。
図４Ａおよび図４Ｂは、それぞれ別例によるインピーダンス低減回路の構成を示す図である。
図４Ａに示すインピーダンス低減回路３０Ａは、ノーマリオンスイッチＳＷにて構成される。ノーマリオンスイッチＳＷは、上述したインピーダンス低減回路３０内の場合と同様であり、通常オンで、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））が設定値を超えて確立されると、オフするように動作する。即ち、インピーダンス低減回路３０Ａは、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））が設定値を超えるまでの間、ゲート－ソース間のインピーダンスを低減する。
図４Ａおよび図４Ｂは、それぞれ別例によるインピーダンス低減回路の構成を示す図である。
図４Ａに示すインピーダンス低減回路３０Ａは、ノーマリオンスイッチＳＷにて構成される。ノーマリオンスイッチＳＷは、上述したインピーダンス低減回路３０内の場合と同様であり、通常オンで、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））が設定値を超えて確立されると、オフするように動作する。即ち、インピーダンス低減回路３０Ａは、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））が設定値を超えるまでの間、ゲート－ソース間のインピーダンスを低減する。
【0034】
この場合も、インピーダンス低減回路３０Ａの作用によりゲート－ソース間電圧は安定化され、各スイッチング素子４１Ａ、４１Ｂの誤動作を確実に防止できる。
この場合、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間がノーマリオンスイッチＳＷにより接続されるため、ノーマリオンスイッチＳＷがオン状態のとき、ゲート－ソース間に駆動電圧が印加されない。
また、別途、駆動電源が不要であるノーマリオンスイッチＳＷをインピーダンス低減回路３０Ａに用いるのは、ゲート駆動に係る電力低減の観点から望ましいが、それに限るものでは無い。
この場合、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間がノーマリオンスイッチＳＷにより接続されるため、ノーマリオンスイッチＳＷがオン状態のとき、ゲート－ソース間に駆動電圧が印加されない。
また、別途、駆動電源が不要であるノーマリオンスイッチＳＷをインピーダンス低減回路３０Ａに用いるのは、ゲート駆動に係る電力低減の観点から望ましいが、それに限るものでは無い。
【0035】
図４Ｂに示すインピーダンス低減回路３０Ｂは、抵抗Ｒにて構成される。
この場合も、インピーダンス低減回路３０Ｂの作用によりゲート－ソース間電圧は安定化され、各スイッチング素子４１Ａ、４１Ｂの誤動作を確実に防止できる。
この場合、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間が常に抵抗Ｒを介して接続される。このため、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））に拘わらず、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間のインピーダンスが低減されるが、ゲート駆動に係わる消費電力が増加する。
この場合も、インピーダンス低減回路３０Ｂの作用によりゲート－ソース間電圧は安定化され、各スイッチング素子４１Ａ、４１Ｂの誤動作を確実に防止できる。
この場合、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間が常に抵抗Ｒを介して接続される。このため、ゲート駆動回路１１Ａ、１１Ｂの電源電圧（（＋Ｖｇｐ）、（－Ｖｇｎ））に拘わらず、スイッチング素子４１Ａ、４１Ｂのゲート－ソース間のインピーダンスが低減されるが、ゲート駆動に係わる消費電力が増加する。
【0036】
以上、スイッチング回路５０の正極側アーム４１について、主に説明したが、負極側アーム４２についても同様に構成でき、同様の効果が得られる。
また、上記実施の形態１は、２レベル変換器の１相分のスイッチング回路５０に適用したものを示したが、例えば、三相構成の電力変換装置にも同様に適用できる。
また、上記実施の形態１は、２レベル変換器の１相分のスイッチング回路５０に適用したものを示したが、例えば、三相構成の電力変換装置にも同様に適用できる。
【0037】
図５は、三相インバータの主回路構成を示す回路図である。
図５に示すように、電力変換装置としての三相インバータ１００は、直流母線（正側母線２Ｐおよび負側母線２Ｎ）間で、各相（Ｕ相、Ｖ相、Ｗ相）のレグ回路４０が直流電源１に並列接続されている。各相レグ回路４０は、正極側アーム４１と負極側アーム４２との２つのアーム４１、４２の直列体から構成され、２つのアーム４１、４２の接続点に各相交流端子５Ｕ、５Ｖ、５Ｗが接続される。
図５に示すように、電力変換装置としての三相インバータ１００は、直流母線（正側母線２Ｐおよび負側母線２Ｎ）間で、各相（Ｕ相、Ｖ相、Ｗ相）のレグ回路４０が直流電源１に並列接続されている。各相レグ回路４０は、正極側アーム４１と負極側アーム４２との２つのアーム４１、４２の直列体から構成され、２つのアーム４１、４２の接続点に各相交流端子５Ｕ、５Ｖ、５Ｗが接続される。
【0038】
なお、図５では図示省略したが、各相レグ回路４０には、上述したスイッチング回路５０の場合と同様に、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂに駆動電圧を供給するゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂと、アーム４１、４２内で直列接続された２つのスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）におけるゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０と、各スイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂにおけるゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０と、を備える。
【0039】
このような三相インバータ１００においても、各相レグ回路４０のアーム４１、４２内で直列接続される複数のスイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）が、互いにゲート電流ｉＡ、ｉＢが一致して同時スイッチングし、かつ、各スイッチング素子４１Ａ、４１Ｂ（４２Ａ、４２Ｂ）の誤動作を確実に防止でき、信頼性が向上する。
【0040】
実施の形態２．
上記実施の形態１のスイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂは、それぞれ並列構成にしても良く、この実施の形態２では、各アーム内で複数のスイッチング素子が直列および並列に接続された電力変換装置について説明する。
図６は、実施の形態２によるスイッチング回路の構成を示す回路図である。この場合、電力変換装置として、２レベル変換器の１相分のスイッチング回路５０Ａを示す。
図６に示すように、スイッチング回路５０Ａは、直流母線（正側母線２Ｐおよび負側母線２Ｎ）間で、レグ回路４０が直流電源１に並列接続されている。レグ回路４０は、正極側アーム４１と負極側アーム４２との２つのアーム４１、４２の直列体から構成され、２つのアーム４１、４２の接続点に交流端子５が接続される。
直流電源１として電圧源を図示しているが、コンデンサなどのエネルギ蓄積源でも良い。
上記実施の形態１のスイッチング素子４１Ａ、４１Ｂ、４２Ａ、４２Ｂは、それぞれ並列構成にしても良く、この実施の形態２では、各アーム内で複数のスイッチング素子が直列および並列に接続された電力変換装置について説明する。
図６は、実施の形態２によるスイッチング回路の構成を示す回路図である。この場合、電力変換装置として、２レベル変換器の１相分のスイッチング回路５０Ａを示す。
図６に示すように、スイッチング回路５０Ａは、直流母線（正側母線２Ｐおよび負側母線２Ｎ）間で、レグ回路４０が直流電源１に並列接続されている。レグ回路４０は、正極側アーム４１と負極側アーム４２との２つのアーム４１、４２の直列体から構成され、２つのアーム４１、４２の接続点に交流端子５が接続される。
直流電源１として電圧源を図示しているが、コンデンサなどのエネルギ蓄積源でも良い。
【0041】
正極側アーム４１は、２つの第１スイッチング素子４１ＡＡ、４１ＡＢが並列接続された並列回路と、２つの第１スイッチング素子４１ＢＡ、４１ＢＢが並列接続された並列回路とが直列接続された直列体で構成される。なお、第１スイッチング素子４１ＡＡと第１スイッチング素子４１ＢＡとが直列接続され、第１スイッチング素子４１ＡＢと第１スイッチング素子４１ＢＢとが直列接続され、これらが並列接続されるのと同じである。
負極側アーム４２は、２つの第１スイッチング素子４２ＡＡ、４２ＡＢが並列接続された並列回路と、２つの第１スイッチング素子４２ＢＡ、４２ＢＢが並列接続された並列回路とが直列接続された直列体で構成される。なお、第１スイッチング素子４２ＡＡと第１スイッチング素子４２ＢＡとが直列接続され、第１スイッチング素子４２ＡＢと第１スイッチング素子４２ＢＢとが直列接続され、これらが並列接続されるのと同じである。
負極側アーム４２は、２つの第１スイッチング素子４２ＡＡ、４２ＡＢが並列接続された並列回路と、２つの第１スイッチング素子４２ＢＡ、４２ＢＢが並列接続された並列回路とが直列接続された直列体で構成される。なお、第１スイッチング素子４２ＡＡと第１スイッチング素子４２ＢＡとが直列接続され、第１スイッチング素子４２ＡＢと第１スイッチング素子４２ＢＢとが直列接続され、これらが並列接続されるのと同じである。
【0042】
各アーム４１、４２は、４つの第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ（４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢ）が２直列２並列に接続された構成である。このため、スイッチング素子を直列に接続しない場合と比較して、より高電圧の電力変換が可能となる。また、スイッチング素子を並列に接続しない場合と比較して、より大電流の電力変換が可能となる。
なお、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ（４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢ）の直列数または並列数は、それぞれ３以上でも良く同様に適用できる。
なお、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ（４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢ）の直列数または並列数は、それぞれ３以上でも良く同様に適用できる。
【0043】
各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢは、還流ダイオードが逆並列に接続され、ＭＯＳＦＥＴあるいはＩＧＢＴなどが用いられる。
各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢは、基準端子を含む２つの主端子とゲート（ゲート端子）とをそれぞれ有する。以下では、図示されたＭＯＳＦＥＴを想定して、２つの主端子であるソース、ドレインを用い、ソースを基準端子として説明する。なお、ＩＧＢＴの場合は、ソース、ドレインをそれぞれエミッタ、コレクタに読み替えることができる。
各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢは、基準端子を含む２つの主端子とゲート（ゲート端子）とをそれぞれ有する。以下では、図示されたＭＯＳＦＥＴを想定して、２つの主端子であるソース、ドレインを用い、ソースを基準端子として説明する。なお、ＩＧＢＴの場合は、ソース、ドレインをそれぞれエミッタ、コレクタに読み替えることができる。
【0044】
また、スイッチング回路５０Ａは、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢに駆動電圧を供給するゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂと、各アーム４１、４２内の２つのゲート駆動回路１１Ａ、１１Ｂ（１２Ａ、１２Ｂ）に接続されるゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０と、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢにおけるゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０と、を備える。
【0045】
さらに、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのそれぞれに接続される２配線（ゲート配線３Ａ、３Ｂおよびソース配線４Ａ、４Ｂ）に横流抑制回路６０が接続される。横流抑制回路６０には、コモンモードリアクトルが用いられる。
さらに、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのそれぞれに接続されるゲート配線３Ａ、３Ｂにバランス抵抗７０が接続される。
さらに、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのそれぞれに接続されるゲート配線３Ａ、３Ｂにバランス抵抗７０が接続される。
【0046】
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、上記実施の形態１と同様に構成される。この場合、ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、２並列の第１スイッチング素子（４１ＡＡ、４１ＡＢ）、（４１ＢＡ、４１ＢＢ）、（４２ＡＡ、４２ＡＢ）、（４２ＢＡ、４２ＢＢ）に対応して設けられる。
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、ゲート配線３Ａ、３Ｂとソース配線４Ａ、４Ｂとから成る２配線により、２並列の第１スイッチング素子（４１ＡＡ、４１ＡＢ）、（４１ＢＡ、４１ＢＢ）、（４２ＡＡ、４２ＡＢ）、（４２ＢＡ、４２ＢＢ）と接続されて、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのゲート－ソース間に駆動電圧を供給する。
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、ゲート配線３Ａ、３Ｂとソース配線４Ａ、４Ｂとから成る２配線により、２並列の第１スイッチング素子（４１ＡＡ、４１ＡＢ）、（４１ＢＡ、４１ＢＢ）、（４２ＡＡ、４２ＡＢ）、（４２ＢＡ、４２ＢＢ）と接続されて、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのゲート－ソース間に駆動電圧を供給する。
【0047】
この場合、１つのゲート駆動回路、例えば、ゲート駆動回路１１Ａは、並列接続された２つの第１スイッチング素子４１ＡＡ、４１ＡＢのゲート－ソース間に同じ駆動電圧を供給する。このため、ゲート駆動回路１１Ａに接続されるゲート配線３Ａおよびソース配線４Ａは、２つに分岐して各第１スイッチング素子４１ＡＡ、４１ＡＢのゲートおよびソースに接続される。
【0048】
ゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂは、ゲート信号ＧｓがＨｉの場合、ゲート－ソース間に正極電圧（＋Ｖｇｐ）を供給し、ゲート信号ＧｓがＬｏの場合、ゲート－ソース間に負極電圧（－Ｖｇｎ）を供給する。例えば、正極電圧（＋Ｖｇｐ）は＋１５Ｖ、電源１４Ｂからの負極電圧（－Ｖｇｎ）は－９Ｖとなる。
【0049】
以下、正極側アーム４１について、スイッチング素子４１Ａ、４１Ｂのゲート駆動について説明するが、負極側アーム４２についても同様である。
アーム４１内で直列接続された２並列の第１スイッチング素子（４１ＡＡ、４１ＡＢ）、（４１ＢＡ、４１ＢＢ）には、スイッチングタイミングが一致されるように同じゲート信号Ｇｓが与えられる。
アーム４１内で直列接続された２並列の第１スイッチング素子（４１ＡＡ、４１ＡＢ）、（４１ＢＡ、４１ＢＢ）には、スイッチングタイミングが一致されるように同じゲート信号Ｇｓが与えられる。
【0050】
アーム４１内の２つのゲート駆動回路１１Ａ、１１Ｂは、内在するフォトカプラ１３などの遅延バラつきにより、駆動電圧を出力するタイミングにずれが生じることがある。その場合、２つのゲート駆動回路１１Ａ、１１Ｂからゲート配線３Ａ、３Ｂを介して、第１スイッチング素子４１ＡＡ、４１ＡＢおよび第１スイッチング素子４１ＢＡ、４１ＢＢのゲートに流れるゲート電流ｉＡ、ｉＢには偏差が生じる。
【0051】
磁気結合リアクトル２０は、フェライトなどの磁性材料から成るコアに、２つのゲート駆動回路１１Ａ、１１Ｂからの双方のゲート配線３Ａ、３Ｂを巻回して磁気結合されて成る。ゲート配線３Ａ、３Ｂの巻回方向は、ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが異なる場合に電圧差が生じる方向であり、磁気結合リアクトル２０は、ゲート電流ｉＡ、ｉＢを一致させるように動作する。
ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが同等である場合は、ゲート電流ｉＡ、ｉＢにより発生する磁束が互いに打ち消し合い０になる。
ゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢが同等である場合は、ゲート電流ｉＡ、ｉＢにより発生する磁束が互いに打ち消し合い０になる。
【0052】
なお、この場合、ゲート配線３Ａ、３Ｂ同士が互いに磁気結合された磁気結合リアクトル２０を示したが、ソース配線４Ａ、４Ｂ同士が互いに磁気結合されたものでも良い。
【0053】
上述したように、ゲート駆動回路１１Ａ、１１Ｂのタイミングずれによりゲート配線３Ａ、３Ｂを流れるゲート電流ｉＡ、ｉＢに偏差が生じると、磁気結合リアクトル２０は、偏差を抑制するように動作する。即ち、磁気結合リアクトル２０によってゲート電流ｉＡ、ｉＢの偏差は抑制され、最終的にゲート－ソース間電圧の偏差も抑制される。
仮に、ゲート駆動回路１１Ａ、１１Ｂのタイミングずれが生じた状態で、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢをターンオフした場合、早くターンオフした素子のドレイン－ソース間に直流電源１の電圧集中を招く、と言う不具合が生じる。
仮に、ゲート駆動回路１１Ａ、１１Ｂのタイミングずれが生じた状態で、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢをターンオフした場合、早くターンオフした素子のドレイン－ソース間に直流電源１の電圧集中を招く、と言う不具合が生じる。
【0054】
また、ゲート配線３Ａ、３Ｂが巻回された磁気結合リアクトル２０を設ける事により、ゲート配線３Ａ、３Ｂのインピーダンスが増加する。ゲート配線３Ａ、３Ｂのインピーダンスが増加する事は、駆動電圧の不安定要因となる。
この実施の形態では、アーム４１内の各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢのゲート－ソース間に、インピーダンスを低減するインピーダンス低減回路３０が接続されている。このため、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢのゲート－ソース間のインピーダンスは低減されて、ゲート－ソース間電圧、即ち駆動電圧は安定化される。
この実施の形態では、アーム４１内の各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢのゲート－ソース間に、インピーダンスを低減するインピーダンス低減回路３０が接続されている。このため、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢのゲート－ソース間のインピーダンスは低減されて、ゲート－ソース間電圧、即ち駆動電圧は安定化される。
【0055】
このように、磁気結合リアクトル２０に起因して駆動電圧が不安定になることを防止して、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢの誤動作を防止できる。特に、ゲート駆動回路１１Ａ、１１Ｂの電源電圧が確立されていない状態で、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢがオフすべき時に誤動作によりオンする誤オン現象を防止できる。
【0056】
インピーダンス低減回路３０は、上記実施の形態１と同様に、抵抗ＲとノーマリオンスイッチＳＷとの直列回路にて構成され、同様に動作して同様の効果が得られる。
なお、インピーダンス低減回路３０に替わり、図４Ａ、図４Ｂで示したインピーダンス低減回路３０Ａ、３０Ｂを用いても良い。
なお、インピーダンス低減回路３０に替わり、図４Ａ、図４Ｂで示したインピーダンス低減回路３０Ａ、３０Ｂを用いても良い。
【0057】
また、この実施の形態では、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのそれぞれに接続される２配線（ゲート配線３Ａ、３Ｂおよびソース配線４Ａ、４Ｂ）にコモンモードリアクトルから成る横流抑制回路６０が接続される。
横流抑制回路６０は、各アーム４１、４２内で並列接続された第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢ間において、主回路を流れる電流が、２配線（ゲート配線３Ａ、３Ｂおよびソース配線４Ａ、４Ｂ）に流れること、すなわち横流することを防止する。例えば、並列接続された第１スイッチング素子４１ＡＡ、４１ＡＢ間において、横流を防止する。
横流抑制回路６０は、各アーム４１、４２内で並列接続された第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢ間において、主回路を流れる電流が、２配線（ゲート配線３Ａ、３Ｂおよびソース配線４Ａ、４Ｂ）に流れること、すなわち横流することを防止する。例えば、並列接続された第１スイッチング素子４１ＡＡ、４１ＡＢ間において、横流を防止する。
【0058】
横流抑制回路６０は、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢの２配線（ゲート配線３Ａ、３Ｂおよびソース配線４Ａ、４Ｂ）に、合計して零にならない電流が発生すると、その電流に対してインピーダンスを持つ。横流抑制回路６０によるインピーダンスの増加により、ソース配線４Ａ、４Ｂに主電流が混入するのを防止して、ゲート駆動の信頼性が向上する。
【0059】
また、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢの各ゲート配線３Ａ、３Ｂに、バランス抵抗７０が接続される。バランス抵抗７０は、各アーム４１、４２内で並列接続された第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢにおいて、ゲート－ソース間の浮遊容量などでの共振を抑制する。例えば、並列接続された第１スイッチング素子４１ＡＡ、４１ＡＢにおいて、ゲート－ソース間の浮遊容量などで共振が発生することを抑制する。これにより、ゲート駆動の信頼性が向上する。
【0060】
横流抑制回路６０およびバランス抵抗７０は、これらを接続することによりゲート駆動回路１１Ａ、１１Ｂ、１２Ａ、１２Ｂから引き出されるゲート配線３Ａ、３Ｂあるいはソース配線４Ａ、４Ｂのインピーダンスが増加する。
このようなインピーダンスの増加は、上述したように駆動電圧の不安定要因となるが、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのゲート－ソース間にインピーダンス低減回路３０が接続されているため、ゲート－ソース間のインピーダンスは低減されて、ゲート－ソース間電圧、即ち駆動電圧は安定化される。
このようなインピーダンスの増加は、上述したように駆動電圧の不安定要因となるが、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのゲート－ソース間にインピーダンス低減回路３０が接続されているため、ゲート－ソース間のインピーダンスは低減されて、ゲート－ソース間電圧、即ち駆動電圧は安定化される。
【0061】
このように、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢのゲート－ソース間に接続されるインピーダンス低減回路３０は、磁気結合リアクトル２０、横流抑制回路６０およびバランス抵抗７０に起因して駆動電圧が不安定になることを防止して、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢの誤動作を防止できる。
【0062】
なお、上記実施の形態２では、コモンモードリアクトルを横流抑制回路６０に用いたが、これに限らない。
図７は、実施の形態２の別例によるスイッチング回路の構成を示す回路図である。
図７に示すように、横流抑制回路６０Ａとして、ソース配線４Ａ、４Ｂに挿入する抵抗Ｒａが用いられる。その他の構成は、図６で示した例と同様である。
この場合、横流抑制回路６０Ａにより、ソース配線４Ａ、４Ｂの抵抗値が増加し、ソース配線４Ａ、４Ｂに主電流が混入する横流を防止して、ゲート駆動の信頼性が向上する。
図７は、実施の形態２の別例によるスイッチング回路の構成を示す回路図である。
図７に示すように、横流抑制回路６０Ａとして、ソース配線４Ａ、４Ｂに挿入する抵抗Ｒａが用いられる。その他の構成は、図６で示した例と同様である。
この場合、横流抑制回路６０Ａにより、ソース配線４Ａ、４Ｂの抵抗値が増加し、ソース配線４Ａ、４Ｂに主電流が混入する横流を防止して、ゲート駆動の信頼性が向上する。
【0063】
そして、この場合も、インピーダンス低減回路３０は、磁気結合リアクトル２０、横流抑制回路６０Ａおよびバランス抵抗７０に起因したインピーダンス増加により駆動電圧が不安定になることを防止して、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢの誤動作を防止できる。
【0064】
また、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢ、４２ＡＡ、４２ＡＢ、４２ＢＡ、４２ＢＢは、半導体モジュールに収納されて用いられる。アーム４１、４２内で直列接続される２つの第１スイッチング素子（４１ＡＡ、４１ＢＡ）、（４１ＡＢ、４１ＢＢ）、（４２ＡＡ、４２ＢＡ）、（４２ＡＢ、４２ＢＢ）、（４２Ａ、４２Ｂ）が１つの半導体モジュールに収納される例を、以下に示す。この場合、アーム４１について示すが、アーム４２についても、同様である。
なお、１つのモジュールに収納されるスイッチング素子の個数は２個に限るものではない。
なお、１つのモジュールに収納されるスイッチング素子の個数は２個に限るものではない。
【0065】
図８Ａは、半導体モジュールの構成を示す図である。
図８Ｂおよび図８Ｃは、半導体モジュールおよび各部の配置を示す平面図である。
図８Ａに示すように、アーム４１内の第１スイッチング素子４１ＡＡ、４１ＢＡと第１スイッチング素子４１ＡＢ、４１ＢＢとが、それぞれ１つの半導体モジュール（以下、単にモジュール）６Ａ、６Ｂに収納される。そして、図８Ｂに示すように、２つのモジュール６Ａ、６Ｂの直上に基板７Ａが配置され、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢに対応して、４つのインピーダンス低減回路３０、４つの横流抑制回路６０および４つのバランス抵抗７０が、基板７Ａに実装される。
また、図８Ｃに示すように、２つのモジュール６Ａ、６Ｂの直上に基板７Ｂ、７Ｃがそれぞれ配置され、各基板７Ｂ、７Ｃに、２つのインピーダンス低減回路３０、２つの横流抑制回路６０および２つのバランス抵抗７０が、それぞれ実装されるものでも良い。
図８Ｂおよび図８Ｃは、半導体モジュールおよび各部の配置を示す平面図である。
図８Ａに示すように、アーム４１内の第１スイッチング素子４１ＡＡ、４１ＢＡと第１スイッチング素子４１ＡＢ、４１ＢＢとが、それぞれ１つの半導体モジュール（以下、単にモジュール）６Ａ、６Ｂに収納される。そして、図８Ｂに示すように、２つのモジュール６Ａ、６Ｂの直上に基板７Ａが配置され、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢに対応して、４つのインピーダンス低減回路３０、４つの横流抑制回路６０および４つのバランス抵抗７０が、基板７Ａに実装される。
また、図８Ｃに示すように、２つのモジュール６Ａ、６Ｂの直上に基板７Ｂ、７Ｃがそれぞれ配置され、各基板７Ｂ、７Ｃに、２つのインピーダンス低減回路３０、２つの横流抑制回路６０および２つのバランス抵抗７０が、それぞれ実装されるものでも良い。
【0066】
このように、第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢのゲート－ソース間のインピーダンスを低減するインピーダンス低減回路３０を、各第１スイッチング素子４１ＡＡ、４１ＡＢ、４１ＢＡ、４１ＢＢの直近に実装することで、確実にインピーダンス低減効果が得られる。
また、インピーダンス低減回路３０が実装された基板７Ａ、７Ｂ、７Ｃに、横流抑制回路６０およびバランス抵抗７０を実装することにより、実装面積を小さくでき、小型化、高密度化が可能になる。
また、インピーダンス低減回路３０が実装された基板７Ａ、７Ｂ、７Ｃに、横流抑制回路６０およびバランス抵抗７０を実装することにより、実装面積を小さくでき、小型化、高密度化が可能になる。
【0067】
また、上記実施の形態２は、２レベル変換器の１相分のスイッチング回路５０Ａに適用したものを示したが、例えば、三相構成の電力変換装置にも同様に適用できる。
【0068】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【0069】
３Ａ，３Ｂ ゲート配線、４Ａ，４Ｂ ソース配線、６，６Ａ，６Ｂ モジュール、７，７Ａ，７Ｂ，７Ｃ 基板、１１Ａ，１１Ｂ，１２Ａ，１２Ｂ ゲート駆動回路、２０ 磁気結合リアクトル、３０，３０Ａ，３０Ｂ インピーダンス低減回路、４１，４２ アーム、４１Ａ，４１Ｂ，４２Ａ，４２Ｂ スイッチング素子、４１ＡＡ，４１ＡＢ，４１ＢＡ，４１ＢＢ，４２ＡＡ，４２ＡＢ，４２ＢＡ，４２ＢＢ 第１スイッチング素子、５０，５０Ａ スイッチング回路、６０，６０Ａ 横流抑制回路、７０ バランス抵抗、１００ 三相インバータ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】