特許 7574059 パルス信号生成装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-18

(45)【発行日】2024-10-28

(54)【発明の名称】パルス信号生成装置

(51)【国際特許分類】

   B41J 2/47 20060101AFI20241021BHJP

   G03G 15/04 20060101ALI20241021BHJP

   H04N 1/113 20060101ALI20241021BHJP

【ＦＩ】

B41J2/47 101M

G03G15/04

H04N1/113

【請求項の数】 4

(21)【出願番号】P 2020189894

(22)【出願日】2020-11-13

(65)【公開番号】P2022078905

(43)【公開日】2022-05-25

【審査請求日】2023-11-13

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100126240

【弁理士】

【氏名又は名称】阿部 琢磨

(74)【代理人】

【識別番号】100223941

【弁理士】

【氏名又は名称】高橋 佳子

(74)【代理人】

【識別番号】100159695

【弁理士】

【氏名又は名称】中辻 七朗

(74)【代理人】

【識別番号】100172476

【弁理士】

【氏名又は名称】冨田 一史

(74)【代理人】

【識別番号】100126974

【弁理士】

【氏名又は名称】大朋 靖尚

(72)【発明者】

【氏名】武田 庄司

【審査官】大浜 登世子

(56)【参考文献】

【文献】特開２０２０－１１６７５１（ＪＰ，Ａ）

【文献】特開２０１８－０６９６８２（ＪＰ，Ａ）

【文献】特開２０２０－１３１５７５（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／０１７４７９４（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｂ４１Ｊ ２／４７

Ｇ０３Ｇ １５／０４

Ｈ０４Ｎ １／１１３

(57)【特許請求の範囲】

【請求項1】

パルス信号を生成するパルス信号生成装置であって、
基準クロックを生成するクロック信号生成手段と、
前記基準クロックをＮ逓倍した逓倍クロックを生成する逓倍クロック生成手段と、
前記基準クロックに基づいてカウント値を変化させるカウンタと、
前記パルス信号のローレベルを示す第１信号値と前記パルス信号のハイレベルを示す第２信号値との少なくとも一方を含むＮビットのビットパターンを、前記基準クロックの１周期ごとに生成する、パターン生成手段と、
前記ビットパターンを前記逓倍クロックに応じて出力してパルス信号を出力する変換手段と、
１画素の期間の開始から終了までの長さを示す周期比較値と、前記１画素の期間の開始から当該１画素に対応するパルス信号の立ち上がりまでの長さを示す立上り比較値と、前記１画素の期間の開始から当該１画素に対応するパルス信号の立ち下がりまでの長さを示す立下り比較値とを、当該１画素の濃度と画素倍率に基づいて画素毎に設定する設定手段と、
前記カウンタの前記カウント値と、前記周期比較値、前記立上り比較値、及び前記立下り比較値のそれぞれとを比較することで、前記基準クロックの１周期における前記パルス信号の立ち上がりの有無、及び立ち下がりの有無を、前記基準クロックの１周期ごとに判断する比較判断手段と、を有し、
前記比較判断手段による判断の結果、前記基準クロックの１周期の間に、前記パルス信号の立ち上がり、及び前記立ち下がりの少なくとも一方がある場合には、前記パターン生成手段は、前記基準クロックの１周期における前記パルス信号の立ち上がり、及び前記立ち下がりのタイミングに応じて、前記第１信号値のビットと前記第２信号値のビットとの両方を含むＮビットのビットパターンを生成し、
前記比較判断手段による判断の結果、前記基準クロックの１周期の間に、前記パルス信号の立ち上がり、及び前記立ち下がりのいずれもない場合には、前記パターン生成手段は、前記基準クロックの前の周期の最後に出力された信号値に応じて、前記第１信号値のビット、または前記第２信号値のビットのいずれか一方のみを含むＮビットのビットパターンを生成する、
ことを特徴とするパルス信号生成装置。

【請求項2】

前記比較判断手段による判断の結果、前記基準クロックの１周期の間に、前記パルス信号の立ち上がり、及び前記立ち下がりの両方がある場合であって、前記パルス信号の立ち上がりのタイミングのほうが早い場合には、前記パターン生成手段は、前記第１信号値のビット、前記第２信号値のビット、前記第１信号値のビットの順に並ぶＮビットのビットパターンを生成し、
前記比較判断手段による判断の結果、前記基準クロックの１周期の間に、前記パルス信号の立ち上がり、及び前記立ち下がりの両方がある場合であって、前記パルス信号の立ち下がりのタイミングのほうが早い場合には、前記パターン生成手段は、前記第２信号値のビット、前記第１信号値のビット、前記第２信号値のビットの順に並ぶＮビットのビットパターンを生成する、
ことを特徴とする請求項１に記載のパルス信号生成装置。

【請求項3】

前記周期比較値、前記立上り比較値、及び前記立下り比較値のそれぞれは、前記逓倍クロックの周期を基準とした長さの情報として設定され、
前記カウンタは、前記基準クロックに基づいて前記カウント値をＮずつ変化させる、
ことを特徴とする請求項１に記載のパルス信号生成装置。

【請求項4】

前記比較判断手段は、前記カウンタの前記カウント値と、前記周期比較値、前記立上り比較値、及び前記立下り比較値のそれぞれとの差分を演算し、
前記比較判断手段は、前記差分が０以上かつＮ未満の範囲に含まれているか否かによって、前記基準クロックの１周期における前記パルス信号の立ち上がりの有無、及び立ち下がりの有無を判断する、
ことを特徴とする請求項３に記載のパルス信号生成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複写機やプリンタなどの電子写真方式の画像形成装置に備えられる光走査装置のレーザー駆動用のパルス信号の生成に関する。

【背景技術】

【0002】

電子写真方式の画像形成装置は感光体を露光して静電潜像を形成するための光走査装置トを有している。光走査装置は、画像データに基づいてレーザー光を出射し、そのレーザー光を回転多面鏡で反射し、走査レンズを通過させることによって感光体を露光して感光体に静電潜像を形成する。走査レンズはｆθ特性を有するレンズである。ｆθ特性とは、回転多面鏡が一定の角速度で回転しているときにレーザー光のスポットが感光体の表面上を一定の速度で移動するようにレーザー光を感光体の表面に結像させる光学的特性である。このようにｆθ特性を有する走査レンズを用いることにより、主走査方向における画素あたりの露光長が一定の長さに維持される。しかしながら、光学的特性のバラツキや誤差によりレーザービームの走査速度を一定にすることは事実上不可能である。そのため、各画素の主走査バラツキを抑制するようにレーザー駆動信号の周期を制御することで、色ずれや濃度ムラ等、画質の劣化を抑制している。レーザー駆動信号は通常ＰＷＭ信号（Ｐｕｌｓｅ ｗｉｄｔｈ Ｍｏｄｕｌａｔｅｄ 信号、または単純にパルス信号）で駆動されることが多く、ＰＷＭ周期の調整で画素サイズ調整が可能で、パルスのＯＮ幅（あるいはＯＦＦ幅）を調整することによって画素濃度の制御を可能としている。そのため、高画質の画像を形成するためにはより高精度にパルス幅が調整されたＰＷＭ信号を生成することが必要とされている。

【0003】

従来は特許文献１で、画素濃度値からＰＷＭ信号のビットパターンデータへＬＵＴ（ＬｏｏｋＵｐＴａｂｌｅ）を用いて変換して、ビットパターンをパラシリ変換することでＰＷＭ信号を生成することが提案されている。この文献には記載されていないが、レーザー走査位置に対応して１画素の画素サイズ（ＰＷＭパターンのビット数）を切り替えて走査時間を変えることで、画像倍率を制御することが可能である。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００９－１３７０３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、画像倍率を制御する場合、ＰＷＭパターンデータのビット数が画素毎に変動することとなり、パラシリ変換回路で変換するパラレルビット数と一致しなくなっている。そのためＬＵＴとパラシリ変換回路の間に一時的な記憶回路（ＦＩＦＯ）を配置し、ＰＷＭビットパターンをパラシリ変換回路のパラレル入力ビット幅に切り取って出力するようになっている。図１に従来の構成例を示す。画像データ１０１は画素毎に入力される画素濃度値で、例えば０から１５の１６段階の濃度を持っている。倍率１０３は画像データ１０１にレーザー走査の主走査位置に対応する倍率データをＩＬＵＴ１０２に出力する。ＩＬＵＴ１０２は画像データ１０１と倍率１０３からレーザー駆動用ＰＷＭ信号のビットパターンに変換する回路である。図２にＰＷＭビットパターンの例を示す。２０１はＰＷＭ周期３１で画像濃度が０～１５の場合、２０２はＰＷＭ周期３９で画像濃度が０～１５の場合、２０３はＰＷＭ周期３４で画像濃度が０～１５の場合である。ＩＬＵＴ１０２は画素濃度と倍率に応じてビット長の異なるデータをＦＩＦＯ１０４に出力する。ＦＩＦＯ１０４は図２のようなＰＷＭビットパターンを入力し、一時的に記憶する。そして、パラシリ変換１０５に固定のビット幅（２４ビット）で絶え間なく（毎クロック）出力する。図３にＦＩＦＯ１０４の構成を示す。３０１、３０２は一時記憶部でそれぞれ２４ビットで構成される。実際には同様のブロックが１１ブロックで合計２４×１１＝２６４ビットが一時記憶できる。ＰＷＭパターン３０３は前述のＩＬＵＴ１０２からの入力データで画素ごとにビット数が変動する。そして一時記憶部３０１、３０２の各ビットでＰＷＭパターン３０３の１ビットを選択する。同時に一番最初記憶されたデータからパラシリ変換１０５へ２４ビット単位で毎クロック出力される。同時に一時記憶部３０１は位置記憶部３０２へ２４ビット単位のシフトを行う。そして、一時記憶部３０１、３０２が空いて、次のＰＷＭパターン数の空きができたら、前画素のＰＷＭパターンの最終ビット位置＋１の場所から書込む。

【0006】

具体的には１画素目３０６がＰＷＭパターン３０３に入力される時、セレクタ３０４の下方２個とセレクタ３０５以下の２４個のセレクタが、それぞれＰＭＷパターン３０３のビット２６～０をそれぞれでセレクトすることにより一時記憶部３０１の下方の２個と３０２の２４個にＰＷＭパターン３０６が入る。

【0007】

次のタイミングで一時記憶部３０２の２４個のデータはパラシリ変換部１０５に出力される。同時に、セレクタ３０５の下方２個が一時記憶部３０１の下方２個（１画素目３０６のビット２４と２５）をセレクトし、残りのセレクタ３０５（２４－２＝）２２個とセレクタ３０４の下方（３０－２２＝）８個は２画素目のビット２９～０をセレクトすることにより一時記憶部３０１の下方８個と一時記憶部３０２の２４個に、ＰＷＭパターン３０６のビット２４、２５とＰＷＭパターン３０７が入る。

【0008】

更に次のタイミングで一時記憶部３０２の２４個のデータはパラシリ変換部１０５に出力され、同時に次のＰＷＭパターンが一時記憶部３０１、３０２に入る。

【0009】

このようにＰＷＭパターンのＦＩＦＯ動作を行っている。このため一時記憶部３０１、３０２が必要であり、またすべてのセレクト値が異なるセレクタが各記憶部に必要となり、制御回路複雑化となっている。

【課題を解決するための手段】

【0010】

本発明の一側面に係るパルス信号生成装置は、パルス信号を生成するパルス信号生成装置であって、基準クロックを生成するクロック信号生成手段と、前記基準クロックをＮ逓倍した逓倍クロックを生成する逓倍クロック生成手段と、前記基準クロックに基づいてカウント値を変化させるカウンタと、前記パルス信号のローレベルを示す第１信号値と前記パルス信号のハイレベルを示す第２信号値との少なくとも一方を含むＮビットのビットパターンを、前記基準クロックの１周期ごとに生成する、パターン生成手段と、前記ビットパターンを前記逓倍クロックに応じて出力してパルス信号を出力する変換手段と、１画素の期間の開始から終了までの長さを示す周期比較値と、前記１画素の期間の開始から当該１画素に対応するパルス信号の立ち上がりまでの長さを示す立上り比較値と、前記１画素の期間の開始から当該１画素に対応するパルス信号の立ち下がりまでの長さを示す立下り比較値とを、当該１画素の濃度と画素倍率に基づいて画素毎に設定する設定手段と、前記カウンタの前記カウント値と、前記周期比較値、前記立上り比較値、及び前記立下り比較値のそれぞれとを比較することで、前記基準クロックの１周期における前記パルス信号の立ち上がりの有無、及び立ち下がりの有無を、前記基準クロックの１周期ごとに判断する比較判断手段と、を有する。前記比較判断手段による判断の結果、前記基準クロックの１周期の間に、前記パルス信号の立ち上がり、及び前記立ち下がりの少なくとも一方がある場合には、前記パターン生成手段は、前記基準クロックの１周期における前記パルス信号の立ち上がり、及び前記立ち下がりのタイミングに応じて、前記第１信号値のビットと前記第２信号値のビットとの両方を含むＮビットのビットパターンを生成し、前記比較判断手段による判断の結果、前記基準クロックの１周期の間に、前記パルス信号の立ち上がり、及び前記立ち下がりのいずれもない場合には、前記パターン生成手段は、前記基準クロックの前の周期の最後に出力された信号値に応じて、前記第１信号値のビット、または前記第２信号値のビットのいずれか一方のみを含むＮビットのビットパターンを生成する。

【発明の効果】

【0011】

パルス信号生成装置の回路規模を小さく、簡単化することが可能となる。

【図面の簡単な説明】

【0012】

【図1】従来の構成例

【図2】ＰＷＭパターンデータの例

【図3】従来の制御回路例

【図4】実施する画像形成装置の例

【図5】実施例の構成図

【図6】実施例の制御部構成図

【図7】実施例１の構成によって生成されるＰＷＭ信号の波形例

【図8】実施例１における制御フローチャート

【図9】実施例１のＰＷＭ信号のパターン例

【図10】実施例１のカウント動作例

【図11】実施例１の出力連続ＰＷＭパターン例

【図12】実施例２のＰＷＭ波形例

【図13】実施例２のフローチャート

【図14】実施例２のＰＷＭパターン例

【図15】実施例２のカウント動作例

【図16】実施例３のＰＷＭ波形例

【図17】実施例３のＰＷＭパターン例

【図18】実施例３のフローチャート

【図19】実施例３のカウント動作例

【発明を実施するための形態】

【0013】

〔実施例１〕
以下、本発明を実施するための形態について図面を用いて説明する。

【0014】

（画像形成装置）
図４は、本発明を適用した画像形成装置の一例で、複数色のトナーを用いて画像形成するデジタルフルカラープリンター（カラー画像形成装置）の概略断面図である。図４を用いて本実施例の画像形成装置４００について説明する。画像形成装置４００には色別に画像を形成する４つの画像形成部４０１Ｙ、４０１Ｍ、４０１Ｃ、４０１Ｋが備えられている。Ｙ、Ｍ、Ｃ、Ｋは、それぞれイエロー、マゼンタ、シアン、ブラックを表している。

【0015】

画像形成部はそれぞれ、イエロー、マゼンタ、シアン、ブラックのトナーを用いて画像形成を行う。画像形成部には感光体であるところの感光ドラム４０２Ｙ、４０２Ｍ、４０２Ｃ、４０２Ｋが備えられている。各感光ドラムの周りには、帯電装置４０３Ｙ、４０３Ｍ、４０３Ｃ、４０３Ｋ、光走査装置４０４Ｙ、４０４Ｍ、４０４Ｃ、４０４Ｋ、現像装置４０５Ｙ、４０５Ｍ、４０５Ｃ、４０５Ｋがそれぞれ設けられている。また、感光ドラムの下方には無端ベルト状の中間転写ベルト４０７が配置されている。中間転写ベルト４０７は、駆動ローラ４０８と従動ローラ４０９及び４１０に張架され、画像形成中は図中の矢印Ｂ方向に回転する。また、中間転写ベルト４０７（中間転写体）を介して、感光ドラムに対向する位置には一次転写装置４１１Ｙ、４１１Ｍ、４１１Ｃ、４１１Ｋが設けられている。また、中間転写ベルト４０７上のトナー像を定着するための定着装置４１３を備える。

【0016】

ここでかかる構成を有する画像形成装置４００の帯電工程から現像工程までの画像形成プロセスを説明する。各画像形成部における当該画像形成プロセスは同一であるため、画像形成部４０１Ｙを例にして説明し、画像形成部４０１Ｍ、４０１Ｃ、４０１Ｋにおける画像形成プロセスについては説明を省略する。まず画像形成部４０１Ｙの帯電装置４０３Ｙは回転駆動される感光ドラム４０２Ｙを帯電する。帯電された感光ドラム４０２Ｙ（像担持体）は、光走査装置４０４Ｙから出射されるレーザー光によって露光される。これによって、回転する感光体上に静電潜像が形成される。その後、該静電潜像は現像装置４０５Ｙによってイエローのトナー像として現像される。

【0017】

以下、転写工程以降の画像形成プロセスについて説明する。一次転写装置４１１Ｙ、４１１Ｍ、４１１Ｃ、４１１Ｋが転写ベルトに転写バイアスを印加することによって各画像形成部の感光ドラム４０２Ｙ、４０２Ｍ、４０２Ｃ、４０２Ｋ上に形成されたイエロー、マゼンタ、シアン、ブラックのトナー像はそれぞれ中間転写ベルト４０７に転写される。これによって中間転写ベルト４０７上で各色のトナー像が重ね合される。中間転写ベルト４０７に４色のトナー像が転写されると、中間転写ベルト４０７上に転写された４色トナー像は２次転写装置４１２にて、手差し給送カセット４１４または給紙カセット４１５から２次転写部に搬送されてきた記録媒体Ｓ上に再び転写（２次転写）される。そして、記録媒体Ｓ上のトナー像は定着装置４１３で加熱定着され、廃止部４１６に排紙され、記録媒体Ｓ上にフルカラー画像が得られる。

【0018】

（感光ドラムと光走査装置）
図５に感光ドラム４０２、光走査装置４０４、および、光走査装置４０４の制御部の構成を示す。なお、各色の感光ドラムと光走査装置の構成は同一であるので、以下の説明では色を示す添え字Ｙ、Ｍ、Ｃ、Ｋを省略する。

【0019】

光走査装置４０４は、複数のレーザー光（光ビーム）を発生するマルチビームレーザー光源５０１と、レーザー光を平行光に整形するコリメータレンズ５０２と、コリメータレンズ５０２を通過したレーザー光を副走査方向（感光ドラムの回転方向に対応する方向）へ集光するシリンドリカルレンズ５０３と、ポリゴンミラー（回転多面鏡）５０４を備える。なお、レーザー光源５０１は複数のビームを配列したマルチビーム光源、または単一の光源を用いた場合も同様に動作させるものとする。ポリゴンミラー５０４は、回転動作するモータ部とモータ軸に取り付けられた反射ミラーからなる。本実施例では５面のミラーだが、他の面数でも良い。さらに、ポリゴンミラー５０４によって偏向されたレーザー光を検知し、レーザー光を検知したことに応じて水平同期信号（以下、ＢＤ信号）を出力する信号生成手段であるところのＢｅａｍＤｅｔｅｃｔｏｒ５０７（以下、ＢＤ５０７）を備える。

【0020】

光走査装置４０４から出射したレーザー光は、感光ドラム４０２上を走査する。レーザー光の走査方向は、感光ドラム４０２の回転軸に対して略平行に走査するように、光走査装置４０４と感光ドラム４０２の位置決めがなされている。ポリゴンミラー５０４のミラー面が感光ドラム上を一回走査する度に、前記マルチビームレーザーのレーザー素子数分の走査ラインを同時に形成する。ここで、走査ラインはポリゴンミラー５０４で反射後ｆθレンズを用いて感光ドラム４０２上を一定速度で走査するようになるのだが、コスト削減のためｆθレンズ無の構成にして、レーザー駆動５１０で生成されるレーザー駆動信号を補正することで画像形成する。レーザー駆動信号は制御部５０８で生成される。この時メモリ５０９内のＰＷＭテーブルを用いてＰＷＭ信号（Ｐｕｌｓｅ ｗｉｄｔｈ Ｍｏｄｕｌａｔｅｄ 信号、または単純にパルス信号）を生成する。

【0021】

（パルス信号生成装置）
以下、パルス信号生成装置について説明する。本実施例のパルス信号生成装置は、少なくとも後述するクロック信号生成部、逓倍クロック生成部、制御部を含む。クロック信号生成部、逓倍クロック生成部は制御部に内蔵されていても良い。図６に制御部５０８のブロック図を示す。制御部５０８は一つのプロセッサで構成されても良いし、以下で説明する各機能を複数のプロセッサで実行するよう構成しても良い。

【0022】

ＩＬＵＴ６０１は画像データと画素サイズからＰＷＭビットパターンデータに変換するＬＵＴ（ルックアップテーブル）であり、図２のＬＵＴ１０２と同じである。また、ここでは入力される画像データを０～１５の４ビットデータとする。ＰＷＭビットパターンデータは、例えば図７（ｂ）および（ｃ）に示すように、感光ドラム４０２の主走査方向に沿って主走査倍率７０７から求められる画素サイズに応じて決定される。具体的には、入力される画素サイズに応じてＩＬＵＴ６０１の中から対応する変換するＬＵＴをセレクトする。例えば、画素サイズが３１であれば図２中のＬＵＴ２０１を使用し、画素サイズが３４であればＬＵＴ２０３を使用する。実際には主走査倍率７０７の全域で使用する画素サイズに対応するテーブルが図５のメモリ５０９に準備される。例えば、主走査倍率が１～１．３まで変動する場合は、画素サイズ１００～１３０までの連続する画素サイズに対応する３１個のテーブルが準備されている。

【0023】

制御部５０８は不図示のメモリ制御部により、メモリ５０９から所望のテーブルをセレクトし、ＩＬＵＴ６０１に設定する。そして、ＩＬＵＴ６０１に設定されたテーブルから入力画像データ０～１５に応じたＰＷＭビットパターンデータに変換する。ＰＷＭビットパターンの変換例としてここでは、図７（ａ）の７０８の部分の２画素を説明する。７０８の部分は感光ドラム４０２の後端に近く、レーザー走査速度が速くなっている。そのため、主走査倍率７０７は上昇し、画素サイズが連続する２画素で大きくなっている。ＰＷＭ開始位置から立上り位置までの比較値７０１、７０４と、立下り位置までの比較値７０２、７０５と、ＰＷＭ周期比較値７０３、７０６を有する。比較値７０１、７０２、７０３はｍ画素目で、画素サイズ１０４の濃度９のＰＷＭテーブルデータ７０９となる。比較値７０４、７０５、７０６がｍ＋１画素目で、画素サイズ１１１の濃度１０のＰＷＭテーブルデータ７１０となる。テーブル７０９は画素サイズ１０４のＰＷＭテーブルで、テーブル７１０は画素サイズ１１１のＰＷＭテーブルである。また、図７（ａ）で示される座標値は逓倍クロックｃｌｋ２で何個分かを示している。図６に示すように制御部５０８には基準クロックとしてのｃｌｋ１を生成するクロック信号生成部６１１が接続されている。制御部５０８にはクロック信号生成部６１１からｃｌｋ１が入力される。クロック信号生成部６１１から出力されるｃｌｋ１はＰＬＬ６１２（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）にも入力されている。ＰＬＬ６１２は、ｃｌｋ１をＮ逓倍した逓倍クロック信号を生成する逓倍クロック生成部として機能する。具体的に、ｃｌｋ１クロックは１６０ＭＨｚで、逓倍数Ｎは２４、ｃｌｋ２クロックは１６０ＭＨｚ×２４逓倍＝３．８４ＧＨｚである。

【0024】

設定部６０２はＰＷＭデータ（立上り比較値、立下り比較値、周期比較値）を一時的に保持し、後述の立上り比較部と立下り比較部と周期比較部からの指示でデータを更新する。カウンタ６０６はカウント整数部６０７とカウンタ小数部６０８で構成される。カウンタ整数部６０７とカウンタ小数部６０８はｃｌｋ１クロックで動作する。

【0025】

立上り比較部６０３は設定部６０２とカウンタ６０６を比較して、立上りタイミング信号と立上り位置情報Ａを後述のパターン生成部６０９へ出力する。立上りタイミング信号は画像形成するためのレーザー駆動部５１０が１画素毎にレーザーをＯＮするタイミングである。また、立上り位置情報ＡはＰＷＭ信号の立上り位置がｃｌｋ１クロックの周期をＮ等分した時のどこにあるかを示す情報で、逓倍クロックｃｌｋ２のクロック数で表される。

【0026】

立下り比較部６０４は設定部６０２とカウンタ６０６を比較して、立下りタイミング信号と立下り位置情報Ｂを後述のパターン生成部６０９へ出力する。立下りタイミング信号は画像形成するためのレーザー駆動部５１０が１画素毎にレーザーをＯＦＦするタイミングである。また、立下り位置情報ＢはＰＷＭ信号の立下り位置がｃｌｋ１クロックの周期をＮ等分した時のどこにあるかを示す情報で、逓倍クロックｃｌｋ２のクロック数で表される。

【0027】

周期比較部６０５は設定部６０２とカウンタ６０６を比較して、周期タイミング信号と次のカウント開始初期値Ｃを計算してカウンタ６０６へ出力する。周期タイミング信号は画像形成するためのＰＷＭの１画素が終わるタイミングである。また、カウント開始初期値Ｃは次のＰＷＭの開始位置がｃｌｋ１のクロック周期をＮ等分した時のＮ―（どこにあるかを示す情報）で、逓倍クロックｃｌｋ２のクロック数で表される。

【0028】

パターン生成部６０９はＮビットのＰＷＭパターンデータを生成する。具体的には立上り比較部６０３から立上りタイミング信号を受信した時、同時に受信した立上り位置情報ＡからＡ個の０と残りのビットに１を連結してＮビットパターンを生成する。また、立下り比較部６０４から立下りタイミング信号を受信した時は、同時に受信した立下り位置情報ＢからＢ個の１と残りのビットに０を連結してＮビットのパターンを生成する。立上りタイミング信号と立下りタイミング信号ともに受信しなかった時は、１クロック前の出力パターンの最後の値０／１の何れかをＮ個連結したビットパターンを生成する。パラシリ変換６１０はＮビットのパターンデータをｃｌｋ１クロック毎に受信して、逓倍クロックｃｌｋ２でパラシリ変換（パラレル－シリアル変換）してシリアルに１ビットずつ出力する。このようにＮビットのパターンデータを順次出力することでＰＷＭ信号を生成する。

【0029】

（ＰＷＭ信号生成フロー）
中央成長のＰＷＭを画像濃度とサイズに対応して随時変更して出力する方法について説明する。なお、ＰＷＭの最小パルス幅、最小パルスＯＦＦ幅は３．８４ＧＨｚの２４クロック分以上である条件での動作とする。

【0030】

図８は制御部５０８の動作で、ＢＤ５０７にレーザー光が入射してから感光ドラム４０２上を走査して次の走査開始までの動作のフローチャートである。

【0031】

カウント開始はＢＤ５０７にレーザー光が入射したことを制御部５０８が検知することで始まり、Ｓ８０１からＳ８１０までの動作はｃｌｋ１の１周期で毎クロック実行される。パラメータ設定Ｓ８０１では、ＩＬＵＴ６０１が入力画像データとサイズデータに対応したＰＷＭデータ（周期比較値、立上り比較値、立下り比較値）をメモリ５０９から読み出す。読み出したＰＷＭデータは図７（ｂ）（ｃ）に示すＰＷＭ信号を生成する時のデータである。

【0032】

図７（ａ）の領域７０８の２画素について説明する。ｃｌｋ２のクロック周波数は３．８４ＧＨｚとする。

【0033】

図７（ａ）に示すように１画素目の画素サイズ１０４である。すなわち、１画素目はｃｌｋ２の１０４個のクロック周期によって規定される。１画素目の画素データはサイズ６０のＯＮデータ（レーザを点灯させるためのデータ）を含む。１画素目の始まりからＯＮデータの立上りまでのクロックカウント数７０１は３２で、

【0034】

【数1】

【0035】

となる。１画素目の始まりからＯＮデータの立下りまでのクロックカウント数７０２は９２であり、

【0036】

【数2】

【0037】

となる。１画素のクロックカウント数７０３は１０４で、

【0038】

【数3】

【0039】

となる。すなわち、１画素目は２７．０８ｎｓで規定される。１画素目の形成開始から８．３ｎｓ経過するとＰＷＭ信号にパルスが立上がり、１画素目の形成開始から２３．９６ｎｓ経過するとパルスが立下がる。２３．９６ｎｓ－８．３ｎｓ＝１５．６６ｎｓの期間にレーザが点灯するＰＷＭ信号が生成される。

【0040】

図７（ａ）に示すように２画素目の画素サイズ１１１である。すなわち、２画素目はｃｌｋ２の１１１個のクロック周期によって規定される。２画素目の画素データはサイズ６０のＯＮデータを含む。２画素目の始まりからＯＮデータの立上りまでのクロックカウント数７０４は２８で、

【0041】

【数4】

【0042】

となる。２画素目の始まりからＯＮデータの立下りまでのクロックカウント数７０５は８８で、

【0043】

【数5】

【0044】

となる。２画素目のクロックカウント数７０６は１１１で、

【0045】

【数6】

【0046】

となる。すなわち、２画素目には１走査周期中の２８．９１ｎｓが割り当てられる。２画素目の形成開始から７．２９ｎｓ経過するとＰＷＭ信号にパルスが立上がり、２画素目の形成開始から２２．９２ｎｓ経過するとパルスが立下がる。２２．９２ｎｓ－７．２９ｎｓ＝１５．６３ｎｓの期間にレーザが点灯するＰＷＭ信号が生成される。

【0047】

立上り判定Ｓ８０２ではカウンタ６０６の値と設定部６０２の立上り比較値を立上り比較部６０３で比較して、立上りタイミング信号と立上り位置情報Ａを生成する。ＰＷＭの立上りまでの残りカウント値＝立上り設定値－カウンタ値＝Ａを計算する。Ａの値が０以上でＮより小さい（０≦Ａ＜Ｎ）（次の１ｃｌｋ１クロック周期内にＰＷＭの立上りがある）時に、立上りタイミングと判定し、立上りタイミング信号をＨｉｇｈ（アクティブ）に、立上り位置情報Ａをパターン生成部６０９へ出力する。立上り位置情報Ａの値がＮ以上（Ａ≧Ｎ）の（次の１ｃｌｋ１クロック周期内にＰＷＭの立上りがない）時は立上りタイミング信号をＬｏｗ（インアクティブ）にする。

【0048】

立下り判定Ｓ８０３ではカウンタ６０６の値と設定部６０２の立下り比較値を立下り比較部６０４で比較して、立下りタイミング信号と立下り位置情報Ｂを生成する。ＰＷＭの立下りまでの残りカウント値＝立下り設定値－カウンタ値＝Ｂを計算する。立下り位置情報Ｂの値が０以上でＮより小さい（０≦Ｂ＜Ｎ）（次の１ｃｌｋ１クロック周期内にＰＷＭの立下りがある）時に、立下りタイミングと判定し、立下りタイミング信号をＨｉｇｈ（アクティブ）に、立下り位置情報Ｂをパターン生成部６０９へ出力する。立下り位置情報Ｂの値がＮ以上（Ｂ≧Ｎ）の（次の１ｃｌｋ１クロック周期内にＰＷＭの立下りがない）時は立下りタイミング信号をＬｏｗ（インアクティブ）にする。

【0049】

立上りパターン生成Ｓ８０４はＳ８０２によって発生した立上りタイミング信号がＨｉｇｈの時、実行される。立上り位置情報Ａから、Ａビットの０と（Ｎ－Ａ）ビットの１を連結したパターンデータを生成する。図９に示すパターンデータは立上り位置情報Ａ＝４（９０１）の場合を示している。

【0050】

立下りパターン生成Ｓ８０５はＳ８０２によって発生した立下りタイミング信号がＨｉｇｈの時、実行される。立下り位置情報Ｂから、Ｂビットの１と（Ｎ－Ｂ）ビットの０を連結したパターンデータを生成する。図９（ｂ）に示すパターンデータは立下り位置情報Ｂ＝１８（９０２）の場合を示している。

【0051】

一定パターン生成Ｓ８０６はＳ８０３によって立上りタイミング信号と立下りタイミング信号がともに発生しなかった時に実行される。図９の（ｃ）、（ｄ）にこの時生成するパターンを示す。図９（ｃ）は、パターン生成部６０９で前回生成したパターンの最終ビット（ｂｉｔ２３）が１（例えば図９（ａ））の時の生成パターンである。図９（ｄ）は前回生成したパターンの最終ビット（ｂｉｔ２３）が０（例えば図９（ｂ））の時の生成パターンである。このように前回生成の最終ビットを引き続き出力するパターンを生成する。

【0052】

カウントアップＳ８０７はカウンタ６０６のカウントアップで、次のカウント値を計算する。次のカウント値＝今のカウント値＋Ｎとなる。実施例ではＮ＝２４である。

【0053】

周期判定Ｓ８０８でカウンタ６０６の値と設定部６０２の周期比較値を周期比較部６０５で比較して、周期タイミング信号とカウンタオーバー値Ｃを生成する。カウント値が周期比較値を超えた時（Ｃ≧０）、１周期の終了タイミングと判定して、周期タイミング信号をＨｉｇｈに、カウントオーバー値Ｃ＝カウント値―周期比較値をパターン生成部６０９に出力する。周期タイミングと判定されなかった時は、Ｓ８０２に戻る。

【0054】

カウンタ初期化Ｓ８０９はＳ８０８によって発生した周期タイミング信号がＨｉｇｈの時、実行される。カウンタオーバー値Ｃを次のＰＷＭ周期のカウンタ６０６の初期値としてセットする。

【0055】

次パラメータ設定Ｓ８１０では次の画素の入力画像データとサイズデータに対応したＰＷＭデータ（周期比較値、立上り比較値、立下り比較値）をメモリ５０９から読み出す。そして、Ｓ８０２からＳ８０９の手順を繰り返す。

【0056】

図８のＰＷＭ生成フローに関して、１ラインの画素を全てＰＷＭ信号として出力する場合の設定部６０２の立上り比較値、立下り比較値、周期比較値とカウンタ６０６の値を図１０を用いて説明する。図１０はカウンタ６０６の値を縦軸に、時間経過を横軸としている。１００１は逓倍クロックｃｌｋ２である３．８４ＧＨｚでカウントアップした場合のカウント値遷移である。但し、説明のために示したもので実際には３．８４ＧＨｚでカウントアップするカウンタはない。一方で１００５はｃｌｋ１の１６０ＭＨｚでカウントアップしているカウンタ６０６のカウント値遷移である。

【0057】

横軸＝０の時点１００６ではカウンタ６０６の値は０である。この時、立上り比較値１００２、立下り比較値１００３、周期比較値１００４が設定部６０２に設定される（Ｓ８０１）。

【0058】

立上り判定Ｓ８０２では立上り位置情報Ａ＝３２－０＝３２で、０≦Ａ＜Ｎ（＝２４）は不成立のため、立下り判定Ｓ８０３となる。立下り判定Ｓ８０３では立下り位置情報Ｂ＝９２－０＝９２で、０≦Ｂ＜Ｎ（＝２４）は不成立のため、一定パターン生成Ｓ８０６となる。一定パターン生成Ｓ８０６では前回出力パターンの最終ビット（ｂｉｔ２３）をＮビット並べた一定パターンを生成する。ここで前回パターンは無いため出力初期値０をＮビット（２４ビット）のパターンを生成する。カウントアップＳ８０７では＋Ｎ（＝２４）を実行してカウンタ６０６＝２４となる。周期判定Ｓ８０８ではカウンタオーバー値Ｃ＝２４－１０４＝－８０で、Ｃ≧０は不成立のため、立上り判定Ｓ８０２に戻る。

【0059】

ここで、ｃｌｋ１クロックの１周期時間が経過することで、生成したビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。図１１に出力パターンを示す。１１０１の２４ビット０のパターン出力である。

【0060】

次にｃｌｋ１クロックの時間経過により、図１０の横軸１００７となる。カウンタ６０６の値は２４で、上述のＳ８０２に戻り、同様の処理を行う。立上り判定Ｓ８０２では立上り位置情報Ａ＝３２－２４＝８で、０≦Ａ＜Ｎ（＝２４）は成立するため、立上りタイミング信号を生成し、立上り位置情報Ａをパターン生成部６０９に出力し、立上りパターン生成Ｓ８０４となる。立上りパターン生成Ｓ８０４では立上り位置情報Ａ＝８の２４ビットパターンを生成する。図９（ａ）のＡ＝８の場合のパターンが生成される。カウントアップＳ８０７では＋Ｎ（＝２４）を実行してカウンタ６０６＝４８となる。周期判定Ｓ８０８ではカウンタオーバー値Ｃ＝４８－１０４＝－５６で、Ｃ≧０は不成立のため、立上り判定Ｓ８０２に戻る。

【0061】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成したビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。図１１の１１０２に立上りパターンの２４ビットパターン出力を示す。次のｃｌｋ１クロックの時間経過により、図１０の横軸１００８となる。カウンタ６０６の値は４８で、上述のＳ８０２に戻り、同様の処理を行う。立上り判定Ｓ８０２では立上り位置情報Ａ＝３２－４８＝－１６で、０≦Ａ＜Ｎ（＝２４）は不成立となり、立下り判定Ｓ８０３となる。

【0062】

立下り判定Ｓ８０３では立下り位置情報Ｂ＝９２－４８＝４４で、０≦Ｂ＜Ｎ（＝２４）は不成立のため、一定パターン生成Ｓ８０６となる。一定パターン生成Ｓ８０６では前回出力パターンのｂｉｔ２３を２４ビット並べた一定パターンを生成する。ここで前回パターン１１０２のｂｉｔ２３は１である。２４ビット１のパターンを生成する。カウントアップＳ８０７では＋Ｎ（＝２４）を実行してカウンタ６０６＝７２となる。

【0063】

周期判定Ｓ８０８ではカウンタオーバー値Ｃ＝７２－１０４＝－３２で、Ｃ≧０は不成立のため、立上り判定Ｓ８０２に戻る。ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成したビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。図１１の１１０３に２４ビット１のパターン出力を示す。

【0064】

次のｃｌｋ１クロックの時間経過により、図１０の横軸１００９となる。カウンタ６０６の値は７２で、上述のＳ８０２に戻り、同様の処理を行う。立上り判定Ｓ８０２では立上り位置情報Ａ＝３２－７２＝－４０で、０≦Ａ＜Ｎ（＝２４）は不成立となり、立下り判定Ｓ８０３となる。立下り判定Ｓ８０３では立下り位置情報Ｂ＝９２－７２＝２０で、０≦Ｂ＜Ｎ（＝２４）が成立し、立下りパターン生成Ｓ８０５となる。立下りパターン生成Ｓ８０５では立下り位置情報Ｂ＝２０の２４ビットパターンを生成する。図９（ｂ）のＢ＝２０の場合のパターンが生成される。カウントアップＳ８０７では＋Ｎ（＝２４）を実行してカウンタ６０６＝９６となる。周期判定Ｓ８０８ではカウンタオーバー値Ｃ＝９６－１０４＝－８で、Ｃ≧０は不成立のため、立上り判定Ｓ８０２に戻る。

【0065】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成したビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。図１１の１１０４に２４ビットの立下りパターン出力を示す。

【0066】

次のｃｌｋ１クロックの時間経過により、図１０の横軸１０１０となる。カウンタ６０６の値は９６で、上述のＳ８０２に戻り、同様の処理を行う。立上り判定Ｓ８０２では立上り位置情報Ａ＝３２－９６＝－６４で、０≦Ａ＜Ｎ（＝２４）は不成立となり、立下り判定Ｓ８０３となる。立下り判定Ｓ８０３では立下り位置情報Ｂ＝９２－９６＝－４で、０≦Ｂ＜Ｎ（＝２４）は不成立となり、一定パターン生成Ｓ８０６となる。一定パターン生成Ｓ８０６では前回出力パターンのｂｉｔ２３をＮ（＝２４）ビット並べた一定パターンを生成する。ここで前回パターン１１０４のｂｉｔ２３は０である。２４ビット０のパターンを生成する。カウントアップＳ８０７では＋Ｎ（＝２４）を実行してカウンタ６０６＝１２０となる。

【0067】

周期判定Ｓ８０８ではカウンタオーバー値Ｃ＝１２０－１０４＝１６で、Ｃ≧０が成立し、周期タイミング信号とカウンタオーバー値Ｃをカウンタ６０６へ出力する。カウンタ初期化Ｓ８０９ではカウンタオーバー値Ｃを初期値としてカウンタ６０６にセットする。カウンタ６０６の値は１６となる。そして次パラメータ設定Ｓ８１０で次の画素の入力画像データとサイズデータに対応したＰＷＭデータ（周期比較値、立上り比較値、立下り比較値）をメモリ５０９から読み出し、設定部６０２に設定する。図１０の立上り比較値１０１１と立下り比較値１０１２と周期比較値１０１３である。

【0068】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成したビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。図１１の１１０５に２４ビットパターン出力を示す。

【0069】

次のｃｌｋ１クロックの時間経過により、図１０の横軸１０１４となる。カウンタ６０６の値は１６で、上述のＳ８０２に戻り、同様の処理を行う。立上り判定Ｓ８０２では立上り位置情報Ａ＝２８－１６＝１２で、０≦Ａ＜Ｎ（＝２４）は成立のため、立上りタイミング信号を生成し、立上り位置情報Ａをパターン生成部６０９に出力し、立上りパターン生成Ｓ８０４となる。立上りパターン生成Ｓ８０４では立上り位置情報Ａ＝１２の２４ビットパターンを生成する。図９（ａ）のＡ＝１２の場合のパターンが生成される。

【0070】

カウントアップＳ８０７では＋Ｎ（＝２４）を実行してカウンタ６０６＝４０となる。

【0071】

周期判定Ｓ８０８ではカウンタオーバー値Ｃ＝４０－１１１＝－７１で、Ｃ≧０は不成立のため、立上り判定Ｓ８０２に戻る。

【0072】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成したビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。図１１の１１０６に２４ビットの立上りパターン出力を示す。

【0073】

〔実施例２〕
実施例１との違いは、ＰＷＭの最小パルス幅が３．８４ＧＨｚのＮ（＝２４）クロック分以下である条件での動作とする。図１２にＰＷＭパルス幅が４ｃｌｋ２クロックのパルスを示す。立上り比較値１２０１は５３で、立下り比較値１２０２は５７、周期比較値１２０３は１０４のパルスを生成する。

【0074】

図１３のフローチャートで動作を説明する。パラメータ設定Ｓ１３０１までは、実施例１と同様でＰＷＭデータ（周期比較値、立上り比較値、立下り比較値）を設定する。

【0075】

立上りまでのクロックカウント数１２０１は５３で、

【0076】

【数7】

【0077】

となる。立下りまでのクロックカウント数１２０１２は５７で、

【0078】

【数8】

【0079】

となる。周期のクロックカウント数１２０３は１０４で、

【0080】

【数9】

【0081】

となる。この時のクロックはｃｌｋ２クロックの３．８４ＧＨｚである。

【0082】

立上り／立下り判定Ｓ１３０２ではカウンタ６０６の値と設定部６０２の立上り設定値を立上り比較部６０３で比較して、立上りタイミング信号と立上り位置情報Ａを生成する。更にカウンタ６０６の値と設定部６０２の立下り設定値を立下り比較部６０４で比較して、立下りタイミング信号と立下り位置情報Ｂを生成する。

【0083】

立上り情報＝立上り設定値－カウンタ値＝Ａを計算する。立下り情報＝立下り設定値－カウンタ値＝Ｂを計算する。０≦Ａ＜Ｎの時、立上りタイミングと判定し、０≦Ｂ＜Ｎの時、立下りタイミングと判定する。立上り判定と立下り判定がどちらも発生していない時と、どちらか一方が発生している時は実施例１と同様となる。そのため立上りパターン生成Ｓ１３０４と立下りパターン生成Ｓ１３０５と一定パターン生成Ｓ１３０６の説明は省略する。

【0084】

パルスパターン生成Ｓ１３０３はＳ１３０２によって立上りタイミングと立下りタイミングが同時に発生した場合で、立上り位置情報Ａと立下り位置情報Ｂから、Ａ個の０と（Ｂ－Ａ）個の１と残り０を連結してＮ（＝２４）ビットのパターンデータを生成する。図１４に示すパターンデータはＡ＝４（１４０１）、Ｂ＝１７（１４０２）の場合を示している。

【0085】

カウントアップＳ１３０７は実施例１と同様で、次のカウント値＝今のカウント値＋Ｎを計算する。実施例ではＮ＝２４である。

【0086】

周期判定Ｓ１３０８も実施例１と同様で、カウントオーバー値Ｃが０以上（Ｃ≧０）で判定する。周期タイミングと判定されなかった時は、Ｓ１３０２に戻る。

【0087】

カウンタ初期化Ｓ１３０９も実施例１と同様で、カウンタオーバー値Ｃを次のＰＷＭ周期のカウンタ６０６の初期値としてセットする。

【0088】

次パラメータ設定Ｓ１３１０も実施例１と同様で、次の画素の入力画像データとサイズデータに対応したＰＷＭデータ（周期比較値、立上り比較値、立下り比較値）をメモリ５０９から読み出す。そして、Ｓ１３０２からＳ１３０９の手順を繰り返す。

【0089】

上述の動作について図１５を用いて設定部６０２とカウンタ６０６の値を説明する。図１５はカウンタ６０６の値を縦軸に、時間経過を横軸としている。１５０１は逓倍クロックｃｌｋ２の３．８４ＧＨｚでカウントアップした場合のカウント値遷移である。但し、説明のために示したもので実際には３．８４ＧＨｚでカウントアップするカウンタはない。一方で１５０５はｃｌｋ１の１６０ＭＨｚでカウントアップしているカウンタ６０６のカウント値遷移である。

【0090】

横軸＝０の時点１５０６ではカウンタ６０６の値は０である。この時、立上り比較値１５０２、立下り比較値１５０３、周期比較値１５０４が設定部６０２に設定される。（Ｓ１３０１）
立上り／立下り判定Ｓ１３０２では立上り位置情報Ａ＝５３－０＝５３、立下り位置情報Ｂ＝５７－０＝５７で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）はともに不成立のため、一定パターン生成Ｓ１３０６となる。

【0091】

一定パターン生成Ｓ１３０６では実施例１と同様で、前回パターンは無いため出力初期値０を２４ビットのパターンを生成する。

【0092】

カウントアップＳ１３０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝２４となる。

【0093】

周期判定Ｓ１３０８も実施例１と同様で、カウントオーバー値Ｃ＝２４－９０＝－６６で、Ｃ≧０は不成立のため、立上り判定Ｓ１３０２に戻る。

【0094】

ここで、ｃｌｋ１クロックの１周期時間が経過することで、生成した全て０のビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。

【0095】

次にｃｌｋ１クロックの時間経過により、図１５の横軸１５０７となる。カウンタ６０６の値は２４で、上述のＳ１３０２に戻り、同様の処理を行う。立上り／立下り判定Ｓ１３０２では立上り位置情報Ａ＝５３－２４＝２９、立下り位置情報Ｂ＝５７－２４＝３３で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）はともに不成立のため、一定パターン生成Ｓ１３０６となる。

【0096】

一定パターン生成Ｓ１３０６では実施例１と同様で、前回パターンは無いため出力初期値０を２４ビットのパターンを生成する。カウントアップＳ１３０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝４８となる。周期判定Ｓ１３０８も実施例１と同様で、カウンタオーバー値Ｃ＝４８－９０＝－４２で、Ｃ≧０は不成立のため、立上り判定Ｓ１３０２に戻る。ここで、ｃｌｋ１クロックの１周期時間が経過することで、生成した全て０のビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。

【0097】

次のｃｌｋ１クロックの時間経過により、図１５の横軸１５０８となる。カウンタ６０６の値は４８で、上述のＳ１３０２に戻り、同様の処理を行う。立上り／立下り判定Ｓ１３０２では立上り位置情報Ａ＝５３－４８＝５、立下り位置情報Ｂ＝５７－４８＝９で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）はともに成立となり、パルスパターン生成Ｓ１３０３となる。

【0098】

パルスパターン生成Ｓ１３０３では、立上り位置情報Ａ＝５と立下り位置情報Ｂ＝９から２４ビットのパルスパターンを生成する。図１４のＡ＝５、Ｂ＝９の場合である。カウントアップＳ１３０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝７２となる。周期判定Ｓ１３０８も実施例１と同様で、カウンタオーバー値Ｃ＝７２－９０＝－１８で、Ｃ≧０は不成立のため、立上り判定Ｓ１３０２に戻る。

【0099】

ここで、ｃｌｋ１クロックの１周期時間が経過することで、生成したＬｏｗ→Ｈｉｇｈ→Ｌｏｗのビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。

【0100】

次のｃｌｋ１クロックの時間経過により、図１５の横軸１５０９となる。カウンタ６０６の値は７２で、上述のＳ１３０２に戻り、同様の処理を行う。立上り／立下り判定Ｓ１３０２では立上り位置情報Ａ＝５３－７２＝－１９、立下り位置情報Ｂ＝５７－７２＝－１５で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）はともに不成立となり、一定パターン生成Ｓ１３０６となる。

【0101】

一定パターン生成Ｓ１３０６では実施例１と同様で、前回パターンのビット２３の値０の２４ビットのパターンを生成する。カウントアップＳ１３０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝９６となる。周期判定Ｓ１３０８も実施例１と同様で、カウンタオーバー値Ｃ＝９６－９０＝６となる。Ｃ≧０が成立し、カウンタオーバー値Ｃをカウンタ６０６へ出力する。カウンタ初期化Ｓ１３０９ではカウンタオーバー値を初期値としてカウンタ６０６にセットする。カウンタ６０６の値は６となる。そして次パラメータ設定Ｓ１３１０も実施例１と同様で、次の画素の入力画像データとサイズデータに対応したＰＷＭデータ（周期比較値、立上り比較値、立下り比較値）をメモリ５０９から読み出し、設定部６０２に設定する。

【0102】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成した全て０のビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。以降同様の手順で１ラインの画素を全てＰＷＭ信号として出力する。

【0103】

〔実施例３〕
ＰＷＭのパルスＯＦＦ幅が３．８４ＧＨｚのＮ（＝２４）クロック分以下である条件での動作とする。図１６に示す２パルスの生成で説明する。１パルス目の立上り比較値（１６０１）は８で、立下り比較値（１６０２）は５４、周期比較値（１６０３）は５６で、２パルス目の立上り比較値（１６０４）は６で、立下り比較値（１６０５）は３６、周期比較値（１６０６）は４８である。この２パルスの間のパルスＯＦＦ幅は５６－５４＋６＝８となっている。

【0104】

図１８に実施例３のフローチャートを示す。実施例２との違いはパルスパターン生成Ｓ１８０３の動作と次パラメータ１設定Ｓ１８１１が追加されていることである。パルスパターン生成Ｓ１８０３は、０，１，０の凸パターンと１，０，１の凹パターンの２種類を生成する。Ｓ１８０２によって立上りタイミングと立下りタイミングが同時に発生した場合で、立上り位置情報Ａと立下り位置情報Ｂから、Ａ＜Ｂの時は、Ａ個の０と（Ｂ－Ａ）個の１と残り０を連結してＮ（＝２４）ビットの凸パターンデータを生成する。図１４に示すパターンデータはＡ＝４、Ｂ＝１７の場合を示している。Ａ＞Ｂの時はＢ個の１と（Ｂ－Ａ）個の０と残りは１を連結してＮ（＝２４）ビットの凹パターンデータを生成する。図１７に示すパターンデータはＡ＝１８（１７０１）、Ｂ＝７（１７０２）の場合を示している。

【0105】

図１９を用いて設定部６０２とカウンタ６０６の値を説明する。図１９はカウンタ６０６の値を縦軸に、時間経過を横軸としている。１９０１は逓倍クロックｃｌｋ２である３．８４ＧＨｚでカウントアップした場合のカウント値遷移である。但し、説明のために示したもので実際には３．８４ＧＨｚでカウントアップするカウンタはない。一方で１９０５はクロックｃｌｋ１の１６０ＭＨｚでカウントアップしているカウンタ６０６のカウント値遷移である。

【0106】

パラメータ設定Ｓ１８０１は、横軸＝０の時点１９０６でカウンタ６０６の値は０である。この時、立上り比較値１９０２、立下り比較値１９０３、周期比較値１９０４が設定部６０２に設定される。ここで、立上り比較値＝８、立下り比較値＝５４、周期比較値＝５６である。

【0107】

立上り／立下り判定Ｓ１８０２では立上り位置情報Ａ＝８－０＝８、立下り位置情報Ｂ＝５４－０＝５４で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）は立上り比較のみ成立のため、立上りパターン生成Ｓ１８０４となる。立上りパターン生成Ｓ１３０４では立上り位置情報Ａ＝８の２４ビットパターンを生成する。図９（ａ）のＡ＝８の場合のパターンが生成される。次パラメータ１設定Ｓ１８１１では、次の画素の入力画像データとサイズデータに対応したＰＷＭデータをメモリ５０９から読み出し、立上り設定値と立下り設定値を更新する。今は立上りタイミングのため、立上り比較値のみ更新する。次ＰＷＭの立上り比較値と現在周期比較値を加算して（立上り比較値＋現在の周期比較値＝６＋５６＝６２）設定部６０２に設定する。図１９の１９１１となる。カウントアップＳ１８０７は実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝２４となる。周期判定Ｓ１８０８も実施例１と同様で、カウンタオーバー値Ｃ＝２４－５６＝－３２で、Ｃ≧０は不成立のため、立上り判定Ｓ１８０２に戻る。

【0108】

ここで、ｃｌｋ１クロックの１周期時間が経過することで、生成した立上りのビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。次にｃｌｋ１クロックの時間経過により、図１９の横軸１９０７となる。カウンタ６０６の値は２４で、同様の処理を行う。立上り／立下り判定Ｓ１８０２では立上り位置情報Ａ＝６２－２４＝３８、立下り位置情報Ｂ＝５４－５６＝－２で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）はともに不成立のため、一定パターン生成Ｓ１８０６となる。

【0109】

一定パターン生成Ｓ１８０６は実施例１と同様で、前回パターンの最終ビット（ｂｉｔ２３）の値＝１を２４個連結した２４ビットパターンを生成する。カウントアップＳ１８０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝４８となる。周期判定Ｓ１８０８も実施例１と同様で、カウンタオーバー値＝４８－５６＝―８で、Ｃ≧０は不成立のため、立上り判定Ｓ１８０２に戻る。

【0110】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成した全て１のビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。次のｃｌｋ１クロックの時間経過により、図１９の横軸１９０８となる。カウンタ６０６の値は４８で、同様の処理を行う。立上り／立下り判定Ｓ１８０２では立上り位置情報Ａ＝６２－４８＝１４、立下り位置情報Ｂ＝５４－４８＝６で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）はともに成立となり、パルスパターン生成Ｓ１８０３となる。パルスパターン生成Ｓ１３０３で、Ａ＜ＢもしくはＡ＞Ｂを確認する。立上り位置情報Ａ＝１４、立下り位置情報Ｂ＝６でＡ＞Ｂのため、Ｂ個の１と（Ｂ－Ａ）個の０と残りは１を連結してＮ（＝２４）ビットの凹パターンデータを生成する。図１７に示すパターンデータのＡ＝１４（１７０１）、Ｂ＝６（１７０２）の場合となる。次パラメータ１設定Ｓ１８１１で、次の画素の入力画像データとサイズデータに対応したＰＷＭデータをメモリ５０９から読み出し、立上り比較値と立下り比較値を更新する。次ＰＷＭの立上り比較値と現在周期比較値と次周期比較値を加算して（９＋５６＋４８＝１１３）立上り比較値を計算し、次ＰＷＭ立下り比較値と現在周期比較値を加算して（３６＋５６＝９２）立上り比較値を計算し、設定部６０２に設定する。図１９の１９１２（立上り比較値）と１９１３（立下り比較値）となる。カウントアップＳ１８０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝７２となる。周期判定Ｓ１８０８も実施例１と同様で、カウンタオーバー値Ｃ＝７２－５６＝１６で、Ｃ≧０は成立のため、カウンタオーバー値Ｃをカウンタ６０６へ出力する。カウンタ初期化Ｓ１８０９ではカウンタオーバー値を初期値としてカウンタ６０６にセットする。カウンタ６０６の値は１６となる。次パラメータ２設定Ｓ１８１０では、次の画素の入力画像データとサイズデータに対応したＰＷＭデータをメモリ５０９から読み出し、次ＰＷＭ周期比較値を設定部６０２に設定する。同時に立上り比較値と立下り比較値から現在のＰＷＭ周期比較値を減算する。周期比較値＝４８（１９１４）、立上り比較値＝１１３（１９１２）―５６＝５７、立下り比較値＝９２（１９１３）―５６＝３６となる。そして、Ｓ１８０２に戻り、同様の処理を行う。図１９の１９１５（立上り比較値）と１９１６（立下り比較値）である。

【0111】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成した凹ビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。

【0112】

次のｃｌｋ１クロックの時間経過により、図１９の横軸１９０９となる。カウンタ６０６の値は１６で、同様の処理を行う。立上り／立下り判定Ｓ１８０２では立上り位置情報Ａ＝５７－１６＝４１、立下り位置情報Ｂ＝３６－１６＝２０で、０≦Ａ＜Ｎ（＝２４）、０≦Ｂ＜Ｎ（＝２４）は立下りタイミングが成立となり、立下りパターン生成Ｓ１８０５となる。立下りパターン生成Ｓ１８０５では実施例１と同様で、立下り位置情報Ｂ＝２０の２４ビットパターンを生成する。図９（ｂ）のＢ＝２０の場合のパターンが生成される。

【0113】

次パラメータ１設定Ｓ１８１１で、次の画素の入力画像データとサイズデータに対応したＰＷＭデータをメモリ５０９から読み出し、立上り比較値と立下り比較値を更新する。今は立下りタイミングのみのため、次ＰＷＭ立下り比較値と現在周期比較値を加算して（４０＋４８＝８８）立上り比較値を計算し、設定部６０２に設定する。次ＰＷＭ立下り比較値４０は図示しない。カウントアップＳ１８０７も実施例１と同様で、＋Ｎ（＝２４）を実行してカウンタ６０６＝４０となる。周期判定Ｓ１８０８も実施例１と同様で、カウンタオーバー値Ｃ＝４０－４８＝－８となる。Ｃ≧０は不成立のため、立上り判定Ｓ１８０２に戻る。

【0114】

ここで、同様にｃｌｋ１クロックの１周期時間が経過することで、生成した立下りのビットパターンがパラシリ変換部６１０でＬＳＢファーストで順次出力される。

【0115】

以降同様の手順で１ラインの画素を全てＰＷＭ信号として出力する。以上の様にＰＷＭカウンタからＮ（＝２４）ビットパターンデータを生成することで、パラシリ変換回路に入力前の一時記憶部とその制御回路を無くし、回路規模を小さく簡単化することが可能となる。

【符号の説明】

【0116】

５０８ 制御部
６０２ 設定部
６０３ 立上り比較部
６０４ 立下り比較部
６０５ 周期比較部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】